CN102473596A - 高击穿电压嵌入式mim电容器结构 - Google Patents

高击穿电压嵌入式mim电容器结构 Download PDF

Info

Publication number
CN102473596A
CN102473596A CN2010800349563A CN201080034956A CN102473596A CN 102473596 A CN102473596 A CN 102473596A CN 2010800349563 A CN2010800349563 A CN 2010800349563A CN 201080034956 A CN201080034956 A CN 201080034956A CN 102473596 A CN102473596 A CN 102473596A
Authority
CN
China
Prior art keywords
capacitor
grid material
dielectric
semiconductor device
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800349563A
Other languages
English (en)
Other versions
CN102473596B (zh
Inventor
梧泰·康
金郑海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102473596A publication Critical patent/CN102473596A/zh
Application granted granted Critical
Publication of CN102473596B publication Critical patent/CN102473596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

呈现与多个高击穿电压嵌入式电容器有关的方法和装置。半导体装置包括：栅极材料(204)，其嵌入于绝缘体(209)中；多个金属接触件(213)；以及多个电容器(C1-C4)。所述多个电容器包括：下部电极(217)；电介质(219)，其经形成以覆盖所述下部电极的表面；以及上部电极(221b、c)，其形成于所述电介质上。此外，所述多个接触件可将所述多个电容器的所述下部电极中的每一者连接到所述栅极材料。所述多个电容器经由所述栅极材料而串联连接。

Description

高击穿电压嵌入式MIM电容器结构
技术领域
所揭示的实施例大体上涉及半导体装置的制造，且更特定来说，涉及高击穿电压嵌入式金属-绝缘体-金属(MIM)电容器结构的制造。
背景技术
对合并的存储器与逻辑半导体装置的使用和兴趣与日俱增。合并的存储器与逻辑装置为例如DRAM的存储器和例如逻辑电路的逻辑实施于单一芯片中的结构。与常规芯片相比，在合并的存储器与逻辑半导体装置中将存储器和逻辑实施于单一芯片中是有利的，因为可能实现高速且低功率驱动而无须任何特定设计改变。此外，合并的存储器与逻辑半导体装置可包括多个常见硬件装置，包括电容器。
电容器为广泛用于半导体装置中以用于存储电荷的元件元件。电容器本质上包含通过绝缘体分离的两个导电板。电容(或根据所施加电压而由电容器保持的电荷量)取决于若干参数，例如，板面积、板之间的距离，和板之间的绝缘体的电介质常数值。电容器可用于滤波器、模/数转换器、存储器装置、控制应用和许多其它类型的半导体装置中。
一种类型的电容器为金属-绝缘体-金属(MIM)电容器，其常用于(例如)混合信号装置和逻辑半导体装置中。MIM电容器用以在多种半导体装置中存储电荷。举例来说，MIM电容器经常在存储器装置中用作存储节点。MIM电容器通常水平地形成于半导体晶片上，其中两个金属板包夹平行于晶片表面的电介质层。因此，MIM电容器经常被称为薄膜电容器。结果，难以制造每单元面积具有相对大电容的MIM电容器。
此外，常规MIM电容器具有低击穿电压，且通常不适合用于高电压应用中，例如，大于2.5V。结果，需要能够应付较高电压应用的具有较大击穿电压容限的嵌入式MIM电容器。
发明内容
示范性实施例是针对一种半导体装置，其可包括：栅极材料，其嵌入于绝缘体中；以及第一和第二电容器，每一电容器包含：下部电极；电介质，其经形成以覆盖所述下部电极的表面；以及上部电极，其形成于所述电介质上，其中金属接触件将所述电容器中的每一者的所述下部电极耦合到所述栅极材料，且其中所述第一和第二电容器经由所述栅极材料而串联连接。
另一实施例可包括一种用于制造具有多个嵌入式电容器的半导体装置的方法，其包含：将栅极材料嵌入于绝缘层中；形成多个金属接触件；形成第一和第二电容器，其中所述电容器中的每一者包含：下部电极，其由第一金属层形成；电介质，其经形成以覆盖所述下部电极的表面；以及上部电极，其由形成于所述电介质上的第二金属层形成；以及经由所述金属接触件将所述电容器的所述下部电极中的每一者连接到所述栅极材料，其中所述第一和第二电容器经由所述栅极材料而串联连接。
另一实施例可包括一种用于制造具有多个嵌入式电容器的半导体装置的方法，其包含：用于将栅极材料嵌入于绝缘层中的步骤；用于形成多个金属接触件的步骤；用于形成第一和第二电容器的步骤，其中所述电容器中的每一者包含：下部电极，其由第一金属层形成；电介质，其经形成以覆盖所述下部电极的表面；以及上部电极，其由形成于所述电介质上的第二金属层形成；用于经由所述金属接触件将所述电容器的所述下部电极中的每一者连接到所述栅极材料的步骤，其中所述多个电容器经由所述栅极材料而串联连接。
另一实施例可包括一种半导体装置，其包含：用于使栅极材料绝缘的装置；第一和第二电容器，其每一者包含：下部电极；电介质，其经形成以覆盖所述下部电极的表面；以及上部电极，其形成于所述电介质上；以及用于将所述电容器中的每一者耦合到所述栅极材料的装置，其中所述电容器经由所述栅极材料而串联连接。
附图说明
呈现附图以协助描述实施例，且提供所述图式仅用于说明实施例而非对其加以限制。
图1A说明使用MIM电容器的常规半导体；
图1B说明多个MIM电容器的串联等效电路；
图2A说明具有示范性MIM电容器的示范性半导体装置的横截面图；
图2B说明图2A中所示的多个MIM电容器C1、C2、C3和C4的等效电路；
图3A到3V说明横截面图，所述横截面图说明制造根据示范性实施例的高击穿电压嵌入式MIM电容器的过程。
具体实施方式
实施例的各方面揭示于以下描述和针对此些实施例的相关图式中。在不脱离本发明的范围的情况下可设计出替代实施例。另外，将不详细描述实施例的众所周知的元件或将其省略以便不混淆相关细节。
词语“示范性”在本文中用以指“充当实例、例子或说明”。没有必要将本文中描述为“示范性”的任何实施例解释为比其它实施例优选或有利。同样，术语“本发明的实施例”并不要求本发明的所有实施例包括所论述的特征、优点或操作模式。
本文中所使用的术语仅出于描述特定实施例的目的且无意限制本发明。如本文中所使用，单数形式“一”和“所述”意欲还包括复数形式，除非上下文另外清楚地指示。应进一步理解，术语“包含”和/或“包括”当在本文中使用时指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或一个以上其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。
此外，依据待由(例如)计算装置的元件执行的动作序列来描述许多实施例。应认识到，本文中所描述的各种动作可通过特定电路(例如，专用集成电路(ASIC))、由一个或一个以上处理器执行的程序指令，或两者的组合来执行。另外，可认为本文中所描述的这些动作序列完全体现在任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中存储有在执行时将致使相关联的处理器执行本文中所描述的功能性的对应计算机指令集。因此，本发明的各种方面可以若干不同形式体现，预期其均在所主张的标的物的范围内。另外，对于本文中所描述的实施例中的每一者，任何此些实施例的对应形式可在本文中描述为(例如)“经配置以执行所描述的动作的逻辑”。
在后续图中，出于说明和/或清楚的目的，可放大各个层和结构的厚度和区域。另外，当说明形成于其它元件上的层、膜、区域和板时，可不排除插入其间的其它元件。此外，术语“连接”、“耦合”和其变化形式不要求元件直接连接(即，不具有介入元件)，且也并不排除元件可直接连接。
参看图1A，说明使用MIM电容器100的常规半导体。图1A中所说明的MIM电容器100并行排列。图1B中展示多个MIM电容器的串联等效电路。图1A中所示的MIM电容器结构使用并联连接的两个电容器C1和C3。此外，在外部串联连接并联的电容器是常规的。
MIM电容器100可包括并联电容器C 1和C3。电容器C1和C3可包括：下部电极109，其由金属制造；电介质111，其由堆叠于下部电极109上的氧化物绝缘体形成；以及上部电极113，其通常由堆叠于电介质111上的板金属制成。
MIM电容器100形成于半导体衬底101上。扩散区103形成于衬底101上，且NiSi结105形成于扩散区103上。扩散区103可为n型或p型半导体材料。扩散区103的垂直厚度可用以增加或降低漏电流量。因此，扩散区103的垂直厚度越小，则所得漏电流越大。在常规MIM结构中，漏电流可集中于扩散区103中。
NiSi结105可连接到接触件107a和107b。此外，接触件107a可用以将并联电容器C1和C3连接到NiSi结105。接触件107b可能为双接触类型，且可用以将NiSi结105连接到顶部板金属115a和115b。
常规扩散结通常可具有大的串联薄层电阻和接触电阻。此外，MIM电容器类型可具有低击穿电压，此可在CMOS类型电路(包括用于射频(RF)应用的电路)的设计方面造成困难。
为了解决MIM电容器装置的低击穿电压，图1A中所示的MIM电容器可串联连接。然而，MIM电容器网络中的每一者将经由外部串联连接而彼此连接，所述外部串联连接会增加薄层和接触电阻，且使MIM电容器形成/制造工艺变复杂。此外，用以在Si衬底上形成扩散区105的工艺受晶体管源极/漏极设计的限制。使用扩散区的图1A中所示的示范性MIM电容器装置100的电容泄漏可在NiSi扩散区处具有集中的结泄漏。
图1B为多个MIM电容器的串联等效电路。电容器C1和C2(与C1类似地建构)可彼此串联连接，且电容器C3和C4(与C3类似地建构)可彼此串联连接。此外，C1和C2的串联连接可与电容器C3和C4并联。图1B说明顶部电极113可连接到正电压端子(未图示)，且下部电极109可连接到接地端。然而，应理解，顶部电极113可连接到接地端(未图示)，且下部电极109可连接到正电压端子(未图示)。
图2A为根据至少一个实施例的具有示范性MIM电容器的示范性半导体装置的横截面图。
如图2A中所揭示，示范性MIM电容器200可包括下部电极217；电介质219，其经形成以覆盖下部电极217的表面；以及上部电极221，其形成于电介质219上。下部电极217可由任何合适金属(例如，TiN)形成。同样，电介质219可由任何合适材料(例如，高k电介质、氧化物等)形成。上部电极221可由任何合适金属(例如，TiN)形成。如图2A中所说明，实例MIM电容器200具有井型结构。因此，下部电极217、电介质层219和上部电极221可覆盖较大面积，所述较大面积允许较高密度的电容。
示范性MIM电容器200可形成于衬底201上。举例来说，衬底201可为p型半导体材料或n型半导体材料。第一绝缘层203形成于衬底201上。举例来说，第一绝缘层203可由基于氧化物的材料制成以便使衬底201与上部层(例如，栅极材料204)绝缘。栅极材料204可以岛形状形成于第一绝缘层203上。栅极材料204可包括多个层或可为单层。示范性实施例说明栅极材料204，其包括掺杂层205和第一金属层207。举例来说，掺杂层205可使用n+掺杂材料或p+掺杂材料形成，且第一金属层207可通过硅化(silicidation)工艺而由NiSi形成。硅化是导致形成金属-Si合金(硅化物)以充当接触件的退火(烧结)工艺，例如，Ni沉积于Si上而形成NiSi。掺杂层205可形成于第一绝缘层203上，且第一金属层207可形成于掺杂层205上。此外，举例来说，栅极材料204可串联连接电容器C1和C2，且可串联连接电容器C3和C4。因此，栅极材料204可降低串联薄层和接触电阻，且还可经由嵌入式电容器的串联连接而使击穿电压加倍。此外，栅极材料204可实质上比第一绝缘层203厚，从而导致较大击穿电压。举例来说，栅极材料204可比第一绝缘层203厚至少三倍。
第二绝缘层209可覆盖栅极材料204。举例来说，第二绝缘层209可具有与第一绝缘层203相同的材料，使得栅极材料204被第一绝缘层203或第二绝缘层209囊封。
第三绝缘层211可覆盖第二绝缘层209。举例来说，第三绝缘层211可具有与第一绝缘层203或第二绝缘层209相同的材料，使得栅极材料204被第一绝缘层203、第二绝缘层209或第三绝缘层211中的任一者囊封。因此，在一个实施例中可认为所说明的各种绝缘层为一个层。除了栅极材料204之外，第二绝缘层209和第三绝缘层211可含有多个接触件213。
接触件213可形成于第二绝缘层209和第三绝缘层211中。接触件可用以将栅极材料204连接到电容器C1、C2、C3和C4。举例来说，接触件213可将栅极材料204与电容器C1和C2串联连接，且还可将栅极材料204与电容器C3和C4串联连接。
第四绝缘层215可形成于第三绝缘层211的顶部上。可使用第四绝缘层215以便使电容器C1、C2、C3和C4电绝缘。此外，举例来说，第四绝缘层215可具有与其它绝缘层203、209和/或211中的任一者相同的材料，以使得可囊封接触件213。此外，第一绝缘层203、第二绝缘层209、第三绝缘层211和/或第四绝缘层215可由任何氧化物材料形成。
多个下部电极217可形成于第四绝缘层215中。可使用下部电极217中的每一者以便形成电容器C1、C2、C3和C4。电介质层219可形成于多个下部电极219上。此外，电介质层219还可形成于井与下部电极219中的每一者的上表面两者上，以便使电容器C1、C2、C3和C4中的每一者的表面积最大化。
多个上部电极221b-d可由沉积于第四绝缘层215之上和电介质层219的顶部上的金属层形成。可使用上部电极221b-d中的每一者以便形成电容器C1、C2、C3和C4。另外，如所说明，多个上部电极经排列使得上部电极221b将电容器C2和C4连接到共同接触件227且促进电容器C1和C2与电容器C3和C4的并联连接。
多个接触件223可将多个存储金属板225和共同板227连接到上部电极221。接触件223、存储金属板225和共同板227可由任何金属材料或具有金属性质的材料的任何组合而形成。
多个存储金属板225可直接形成于接触件223的顶部上。此外，多个存储金属板225可提供电容器C1、C2、C3和C4与任何电压源(未图示)之间的电连接。此外，存储金属板225可与上部电极221正交。在另一示范性实施例中，存储金属板225与接触件223之间的连接可位于MIM电容器200的外部。
共同板227可直接形成于接触件223中的一者的顶部上。此外，共同板227可提供电容器C1、C2、C3和C4与任何共同或接地源(未图示)之间的电连接。此外，共同板227可与上部电极221正交。在另一示范性实施例中，共同板227与接触件223之间的连接可位于MIM电容器200的外部。
结果，图2A中所示的MIM电容器在与常规MIM电容器相比时可展现出众多有益性质。举例来说，使用NiSi作为示范性栅极材料204以用于底部串联连接(而非常规扩散结)可减小串联薄层和接触电阻(与扩散连接相比时)。此外，用以制造示范性栅极材料204和接触件213的工艺不如在Si衬底上形成扩散区复杂，因为衬底受晶体管源极/漏极设计的限制。
此外，与使用扩散区的常规MIM接触件(例如，图1A)相比，图2A中所示的示范性MIM电容器装置200的电容泄漏有所减小，因为在栅极材料204/接触件213的界面处不存在MIM接触结泄漏；而使用扩散区的常规MIM接触件在NiSi扩散区处具有集中的结泄漏。而且，MIM电容器200的示范性实施例可改进嵌入式MIM电容器的击穿电压，且可克服与常规CMOS技术工艺有关的困难。
图2B为图2A中所示的多个MIM电容器C1、C2、C3和C4的等效电路。电容器C1和C2可彼此串联连接，且电容器C3和C4可彼此串联连接。图2B说明存储板金属225可连接到正电压端子(未图示)，且共同板227可连接到接地端。然而，应理解，存储板金属225可连接到接地端(未图示)，且共同板227可连接到正电压端子(未图示)。
下文描述根据一示范性实施例的制造高击穿电压嵌入式MIM电容器的方法。
图3A到3V说明横截面图，所述横截面图说明根据一示范性实施例的制造高击穿电压嵌入式MIM电容器的过程。首先，如图3A和3B中所示，第一绝缘层203可放置于衬底201上。举例来说，第一绝缘层203可由基于氧化物的材料形成。
如图3C和3D中所示，栅极材料204(掺杂层205和第一金属层207)可沉积于第一绝缘层203上。栅极材料204可包括多个层(掺杂层205和第一金属层207)或可由单层形成(未图示)。
如图3E中所示，第一孔部分209a可形成于第一绝缘层203与栅极材料204中，使得多个栅极部分被图案化或形成于衬底201上。此外，第一孔部分209a可通过常规光刻方法图案化/形成。举例来说，可应用掩模以覆盖栅极材料204的表面的部分且应用蚀刻剂，从而形成第一孔部分209a。
如图3F中所示，第二绝缘层209可沉积于栅极材料204和衬底201的表面上。举例来说，第二绝缘层209可为基于氧化物的材料。此外，第二绝缘层209可具有与第一绝缘层203相同的材料，使得栅极材料204被第一绝缘层203或第二绝缘层209囊封。
如图3G中所示，第二孔部分209b可经由常规蚀刻工艺而形成于第二绝缘层209中，使得形成于衬底201上的多个栅极部分被第一绝缘层203和第二绝缘层209囊封。此外，第二孔部分209b可经由常规蚀刻工艺而形成。举例来说，可应用正掩模或负掩模以覆盖第二绝缘层209的表面的部分且应用蚀刻剂，从而形成第二孔部分209b。
如图3H中所示，第三绝缘层211可沉积于第二绝缘层209与栅极材料204的表面上。此外，可经由化学机械抛光(CMP)工艺而平坦化所沉积的第三绝缘层211。举例来说，第三绝缘层211可为基于氧化物的材料。此外，第三绝缘层211可具有与第一绝缘层203或第二绝缘层209相同的材料，使得栅极材料204被第一绝缘层203、第二绝缘层209或第三绝缘层211中的任一者囊封。
如图3I中所示，第三孔部分213a可经由常规蚀刻工艺而形成于第三绝缘层211和第二绝缘层209的表面中。此外，第三孔部分213a可通过包括氧化物蚀刻工艺(用以移除覆盖接触部分(例如，图3J中的213)的任何氧化物的部分)的常规光刻方法而形成。举例来说，可应用正掩模或负掩模来覆盖第三绝缘层211的表面的部分且应用蚀刻剂，从而形成第三孔部分213a。
如图3J中所示，接触件213可沉积和/或形成于第三孔部分213a中(使得接触件213可形成于第二绝缘层209与第三绝缘层211两者中)。接触件213可用以将栅极材料204连接到电容器C1、C2、C3和C4。举例来说，接触件213可将栅极材料204与电容器C1和C2串联连接，且还可将栅极材料204与电容器C3和C4串联连接。此外，接触件213可被第三绝缘层211和第二绝缘层209囊封。可通过化学机械抛光(CMP)工艺而平坦化接触件213的表面。
如图3K中所示，第四绝缘层215可沉积/形成于第三绝缘层211的顶部上。举例来说，第四绝缘层215可由基于氧化物的材料形成。可使用第四绝缘层215以便使电容器C1、C2、C3和C4电绝缘。此外，第四绝缘层215可具有与第一绝缘层203、第二绝缘层209或第三绝缘层211相同的材料。
如图3L中所示，第四孔部分215a可经由常规蚀刻工艺而形成于第四绝缘层215的表面中。此外，第四孔部分215a可通过包括氧化物蚀刻工艺(用以移除覆盖接触部分213的任何氧化物的部分)的常规光刻方法而形成。举例来说，可应用正掩模或负掩模来覆盖第四绝缘层215的表面部分且应用蚀刻剂，从而形成第四孔部分215a。在第四绝缘层215被蚀刻之后，第四孔部分215a在第四绝缘层215中形成井型结构。
如图3M中所示，多个下部电极217可沉积/形成于第四绝缘层215和接触件213上。可使用下部电极217中的每一者以便形成电容器C1、C2、C3和C4。下部电极217的表面可通过CMP工艺而平坦化。
如图3N中所示，电介质层219可沉积/形成于多个下部电极217上。此外，电介质层219还可沉积/形成于下部电极217中的每一者的上表面上以便使电容器C1、C2、C3和C4中的每一者的板的表面积最大化。举例来说，电介质层219可为高k氧化物类型。此外，电介质层219还可形成于第四绝缘层215上。然而，可从覆盖第四绝缘层215的部分(未图示)移除电介质层219。
如图3O中所示，单一上部电极220可形成于第四绝缘层215上，且直接形成于电介质层219的部分的顶部上。此外，在此示范性实施例中，单一上部电极220为单一金属层。单一上部电极220的表面可通过CMP工艺而平坦化。
如图3P中所示，单一上部电极220随后可被划分成多个上部电极221，其中一些上部电极221经由常规蚀刻工艺而被第五孔部分221a分离。然而，上部电极的部分还可保持彼此连接(221b)。举例来说，可应用正掩模或负掩模以覆盖单一上部电极220的表面的部分且应用蚀刻剂，从而形成第五孔部分221a。此外，可使用上部电极221中的每一者以便形成电容器C1、C2、C3和C4。此外，举例来说，保持连接的上部电极的部分(221b)可将电容器C1和C2与电容器C3和C4并联连接(图2A中所示)。
如图3Q中所示，第五绝缘层222可沉积/形成于第四绝缘层215和多个上部电极221的顶部上。举例来说，第五绝缘层222可由基于氧化物的材料形成。可使用第五绝缘层222以使电容器C1、C2、C3和C4电绝缘。此外，第五绝缘层222可具有与先前绝缘层中的任一者(例如，203、209、211和/或215)相同的材料。
如图3R中所示，第六孔部分222a可经由常规蚀刻工艺而形成于第五绝缘层222的表面中。此外，第六孔部分222a可通过包括氧化物蚀刻工艺(用以移除覆盖连接部分(例如，图3S中的多个接触件223)的任何氧化物的部分)的常规光刻方法而形成。举例来说，可应用正掩模或负掩模以覆盖第五绝缘层222的表面的部分且应用蚀刻剂，从而形成第六孔部分222a。此外，第六孔部分222a可具有任意斜率的倾斜侧壁。
如图3S中所示，可形成多个接触件223，其可将存储金属板225和共同板227(图3V中所示)连接到上部电极221。多个接触件223可沉积/形成于第六绝缘层222和第六孔部分222a上。可通过CMP工艺而平坦化接触件223的表面。
如图3T中所示，第六绝缘层224可沉积/形成于第五绝缘层222和多个接触件223的顶部上。举例来说，第六绝缘层224可由基于氧化物的材料形成。此外，第六绝缘层224可具有与先前绝缘层(例如，203、209、211、215和/或222)中的任一者相同的材料。
如图3U中所示，第七孔部分224a可经由常规蚀刻工艺而形成于第六绝缘层224的表面中。此外，第七孔部分224a可通过包括氧化物蚀刻工艺(用以移除覆盖多个连接部分223的任何氧化物的部分)的常规光刻方法而形成。举例来说，可应用正掩模或负掩模以覆盖第六绝缘层224的表面的部分且应用蚀刻剂，从而形成第七孔部分224a。
如图3V中所示，多个存储金属板225和共同板227可直接形成于接触件223的顶部上和第七孔部分224a内。此外，多个存储金属板225和共同板227可提供电容器C1、C2、C3和C4与任何电压源(未图示)之间的电连接。此外，存储金属板225和共同板227可与上部电极221正交。在另一示范性实施例中，存储金属板225/共同板227与接触件223之间的连接可位于MIM电容器200的外部。存储金属板225和共同板227的表面可通过CMP工艺而平坦化。
应了解，如上文所论述，板225和227可与上部电极正交地延伸，且多个MIM电容器200可以由板225和227互连的阵列图案形成，使得可通过增加互连的MIM电容器200的数目来增加电容。举例来说，MIM电容器C1a、C2a、C3a、C4a；C1b、C2b、C3b、C4b；以及C1c、C2c、C3c、C4c的阵列可各自连接到板225和227。具体来说，存储金属板225的第一部分可连接到C1a-c的顶部电极。同样，存储金属板225的第二部分可连接到C3a-c的顶部电极，且存储金属板225的第一部分和第二部分可(例如，通过在电容器阵列外部的第三部分或任何其它合适连接)耦合在一起。另外，C2a-c和C4a-c的共同顶部电极部分(例如，图2A的221b)可连接到共同板227。因此，可增加板225与227之间的电容。
应了解，使用如所说明的高击穿电压嵌入式电容器结构的半导体装置(例如，图2A中)可包括于移动电话、便携式计算机、手持式个人通信系统(PCS)单元、例如个人数据助理(PDA)的便携式数据单元、具备GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备的固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合内。因此，本发明的实施例可合适用于包括此高击穿电压嵌入式电容器结构的任何装置中。
所属领域的技术人员应了解，可使用多种不同技术和技艺中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示在整个以上描述中可能引用的数据、指令、命令、信息、信号、位、符号和码片。
前述揭示的装置和方法通常经设计且经配置于存储于计算机可读媒体上的GDSII和GERBER计算机文件中。这些文件又被提供到基于这些文件来制造装置的制造处置机。所得产品为半导体晶片，所述半导体晶片接着被切割成半导体裸片且被封装成半导体芯片。所述芯片随后用于上文所描述的装置中。
尽管前述揭示内容展示说明性实施例，但应注意，可在不脱离如所附权利要求书所界定的本发明的范围的情况下对本文进行各种改变和修改。无需以任何特定次序执行根据本文中所描述的实施例的方法权利要求的功能、步骤和/或动作。此外，尽管可能以单数形式描述或主张元件，但除非明确规定限于单数形式，否则还预期复数形式。

Claims (35)

1.一种半导体装置，其包含：
栅极材料，其嵌入于绝缘体中；以及
第一和第二电容器，每一电容器包含：下部电极；电介质，其经形成以覆盖所述下部电极的表面；以及上部电极，其形成于所述电介质上，
其中金属接触件将所述电容器中的每一者的所述下部电极耦合到所述栅极材料，且其中所述第一和第二电容器经由所述栅极材料而串联连接。
2.根据权利要求1所述的半导体装置，其中所述栅极材料包括第一层和第二层。
3.根据权利要求2所述的半导体装置，其中所述栅极材料的所述第一层为NiSi材料。
4.根据权利要求2所述的半导体装置，其中所述栅极材料的所述第二层为n+掺杂材料。
5.根据权利要求2所述的半导体装置，其中所述栅极材料的所述第二层为p+掺杂材料。
6.根据权利要求1所述的半导体装置，其中所述栅极材料形成于第一绝缘层上，且其中所述栅极材料比所述第一绝缘层厚至少三倍。
7.根据权利要求1所述的半导体装置，其中所述电容器为金属-绝缘体-金属MIM电容器类型。
8.根据权利要求1所述的半导体装置，其中所述电介质为高k电介质类型。
9.根据权利要求1所述的半导体装置，其进一步包含：
第三和第四电容器，每一电容器包含：下部电极；电介质，其经形成以覆盖所述下部电极的所述表面；以及上部电极，其形成于所述电介质上，其中所述第三和第四电容器经由第二栅极材料而串联连接，且
其中所述第一和第二电容器中的一者以及所述第三和第四电容器中的一者共享形成所述上部电极的共同金属部分。
10.根据权利要求1所述的半导体装置，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元，和计算机，所述半导体装置集成到所述装置中。
11.一种用于制造具有多个电容器的半导体装置的方法，其包含：
将栅极材料嵌入于绝缘层中；
形成多个金属接触件；
形成第一和第二电容器，其中所述电容器中的每一者包含：下部电极，其由第一金属层形成；电介质，其经形成以覆盖所述下部电极的表面；以及上部电极，其由形成于所述电介质上的第二金属层形成；以及
经由所述金属接触件将所述电容器的所述下部电极中的每一者连接到所述栅极材料，其中所述第一和第二电容器经由所述栅极材料而串联连接。
12.根据权利要求11所述的方法，其进一步包含：
形成第三和第四电容器，每一电容器包含：下部电极；电介质，其经形成以覆盖所述下部电极的所述表面；以及上部电极，其形成于所述电介质上，其中所述第三和第四电容器经由第二栅极材料而串联连接。
13.根据权利要求12所述的方法，其中所述第一和第二电容器中的一者以及所述第三和第四电容器中的一者共享形成所述上部电极的共同金属部分。
14.根据权利要求11所述的方法，其中所述栅极材料包括第一层和第二层。
15.根据权利要求14所述的方法，其中所述栅极材料的所述第一层为NiSi材料。
16.根据权利要求14所述的方法，其中所述栅极材料的所述第二层为n+掺杂材料。
17.根据权利要求14所述的方法，其中所述栅极材料的所述第二层为p+掺杂材料。
18.根据权利要求11所述的方法，其中所述多个电容器为金属-绝缘体-金属MIM电容器类型。
19.根据权利要求11所述的方法，其中所述电介质为高k电介质类型。
20.一种用于制造具有多个嵌入式电容器的半导体装置的方法，其包含：
用于将栅极材料嵌入于绝缘层中的步骤；
用于形成多个金属接触件的步骤；
用于形成第一和第二电容器的步骤，其中所述电容器中的每一者包含：下部电极，其由第一金属层形成；电介质，其经形成以覆盖所述下部电极的表面；以及上部电极，其由形成于所述电介质上的第二金属层形成；
用于经由所述金属接触件将所述电容器的所述下部电极中的每一者连接到所述栅极材料的步骤，其中所述多个电容器经由所述栅极材料而串联连接。
21.根据权利要求20所述的方法，其进一步包含：
用于形成第三和第四电容器的步骤，每一电容器包含：下部电极；电介质，其经形成以覆盖所述下部电极的所述表面；以及上部电极，其形成于所述电介质上，其中所述第三和第四电容器经由第二栅极材料而串联连接。
22.根据权利要求21所述的方法，其中所述第一和第二电容器中的一者以及所述第三和第四电容器中的一者共享形成所述上部电极的共同金属部分。
23.根据权利要求20所述的方法，其中所述栅极材料包括第一层和第二层。
24.根据权利要求23所述的方法，其中所述栅极材料的所述第一层为NiSi材料。
25.根据权利要求23所述的方法，其中所述栅极材料的所述第二层为n+掺杂材料。
26.根据权利要求23所述的方法，其中所述栅极材料的所述第二层为p+掺杂材料。
27.根据权利要求20所述的方法，其中所述多个电容器为金属-绝缘体-金属MIM电容器类型。
28.根据权利要求20所述的方法，其中所述电介质为高k电介质类型。
29.一种半导体装置，其包含：
用于使栅极材料绝缘的装置；
第一和第二电容器，其各自包含：下部电极；电介质，其经形成以覆盖所述下部电极的表面；以及上部电极，其形成于所述电介质上；以及
用于将所述电容器中的每一者耦合到所述栅极材料的装置，其中所述电容器经由所述栅极材料而串联连接。
30.根据权利要求29所述的半导体装置，其中所述栅极材料包括第一层和第二层。
31.根据权利要求30所述的半导体装置，其中所述栅极材料的所述第一层为NiSi材料。
32.根据权利要求30所述的半导体装置，其中所述栅极材料的所述第二层为n+掺杂材料。
33.根据权利要求30所述的半导体装置，其中所述栅极材料的所述第二层为p+掺杂材料。
34.根据权利要求29所述的半导体装置，其中所述栅极材料形成于第一绝缘层上，且其中所述栅极材料比所述第一绝缘层厚至少三倍。
35.根据权利要求29所述的半导体装置，其进一步包含：
第三和第四电容器，每一电容器包含：下部电极；电介质，其经形成以覆盖所述下部电极的所述表面；以及上部电极，其形成于所述电介质上，其中所述第三和第四电容器经由第二栅极材料而彼此串联连接，且
其中所述第一和第二电容器中的一者以及所述第三和第四电容器中的一者共享形成所述上部电极的共同金属部分。
CN201080034956.3A 2009-08-06 2010-08-06 高击穿电压嵌入式mim电容器结构 Active CN102473596B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/536,819 US8604586B2 (en) 2009-08-06 2009-08-06 High breakdown voltage embedded MIM capacitor structure
US12/536,819 2009-08-06
PCT/US2010/044724 WO2011017623A1 (en) 2009-08-06 2010-08-06 High breakdown voltage embedded mim capacitor structure

Publications (2)

Publication Number Publication Date
CN102473596A true CN102473596A (zh) 2012-05-23
CN102473596B CN102473596B (zh) 2014-11-19

Family

ID=43031534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080034956.3A Active CN102473596B (zh) 2009-08-06 2010-08-06 高击穿电压嵌入式mim电容器结构

Country Status (7)

Country Link
US (2) US8604586B2 (zh)
EP (1) EP2462610A1 (zh)
JP (2) JP5538539B2 (zh)
KR (1) KR101315911B1 (zh)
CN (1) CN102473596B (zh)
TW (1) TW201117355A (zh)
WO (1) WO2011017623A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103138725A (zh) * 2013-01-11 2013-06-05 华为技术有限公司 具有金属板电容的电路及射频开关、低噪声放大器
CN107799519A (zh) * 2017-11-20 2018-03-13 荣湃半导体（上海）有限公司 一种高压隔离电路
CN110546756A (zh) * 2017-04-14 2019-12-06 高通股份有限公司 化合物半导体晶体管与高密度电容器的集成

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604586B2 (en) 2009-08-06 2013-12-10 Qualcomm Incorporated High breakdown voltage embedded MIM capacitor structure
US9105602B2 (en) 2013-12-23 2015-08-11 Qualcomm Incorporated Embedded three-dimensional capacitor
US9502586B1 (en) * 2015-09-14 2016-11-22 Qualcomm Incorporated Backside coupled symmetric varactor structure
US9601545B1 (en) * 2015-10-15 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series MIM structures compatible with RRAM process
KR102078059B1 (ko) * 2015-11-25 2020-02-17 구글 엘엘씨 프리즘-기반 눈 추적
TWI709248B (zh) 2015-12-10 2020-11-01 聯華電子股份有限公司 電容及其製作方法
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
US20210013318A1 (en) * 2019-07-11 2021-01-14 Micron Technology, Inc. Electrode formation
US20230197597A1 (en) * 2021-12-17 2023-06-22 Wolfspeed, Inc. Configurable metal - insulator - metal capacitor and devices and processes implementing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856938A (en) * 1996-02-22 1999-01-05 Nec Corporation Small-sized multi-valued semiconductor memory device with coupled capacitors between divided bit lines
US20010031528A1 (en) * 2000-01-14 2001-10-18 Hiroaki Tsugane Semiconductor devices and methods for manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940485B2 (ja) * 1996-09-13 1999-08-25 日本電気株式会社 半導体記憶装置
JP2768341B2 (ja) * 1996-02-22 1998-06-25 日本電気株式会社 半導体記憶装置
JPH1012838A (ja) * 1996-06-21 1998-01-16 Mitsubishi Electric Corp 半導体装置
JP3085280B2 (ja) 1998-05-15 2000-09-04 日本電気株式会社 多値ｄｒａｍ半導体装置
JP2000150813A (ja) * 1998-09-02 2000-05-30 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP2001196559A (ja) * 2000-01-13 2001-07-19 Seiko Epson Corp 半導体装置及びその製造方法
US7105891B2 (en) * 2002-07-15 2006-09-12 Texas Instruments Incorporated Gate structure and method
US6919233B2 (en) 2002-12-31 2005-07-19 Texas Instruments Incorporated MIM capacitors and methods for fabricating same
KR100655074B1 (ko) * 2004-11-11 2006-12-11 삼성전자주식회사 스토리지 커패시터 및 그의 제조방법
KR100701697B1 (ko) * 2005-06-29 2007-03-29 주식회사 하이닉스반도체 듀얼 폴리사이드 게이트를 갖는 씨모스 소자의 제조방법
KR100675287B1 (ko) 2005-11-03 2007-01-29 삼성전자주식회사 커플링 커패시터 및 이를 이용하는 메모리 소자
JP2008108897A (ja) * 2006-10-25 2008-05-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5214169B2 (ja) 2007-05-17 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
US8436408B2 (en) * 2008-09-17 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with decoupling capacitor design
US8604586B2 (en) 2009-08-06 2013-12-10 Qualcomm Incorporated High breakdown voltage embedded MIM capacitor structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856938A (en) * 1996-02-22 1999-01-05 Nec Corporation Small-sized multi-valued semiconductor memory device with coupled capacitors between divided bit lines
US20010031528A1 (en) * 2000-01-14 2001-10-18 Hiroaki Tsugane Semiconductor devices and methods for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103138725A (zh) * 2013-01-11 2013-06-05 华为技术有限公司 具有金属板电容的电路及射频开关、低噪声放大器
CN110546756A (zh) * 2017-04-14 2019-12-06 高通股份有限公司 化合物半导体晶体管与高密度电容器的集成
CN107799519A (zh) * 2017-11-20 2018-03-13 荣湃半导体（上海）有限公司 一种高压隔离电路

Also Published As

Publication number Publication date
JP2014075613A (ja) 2014-04-24
US8604586B2 (en) 2013-12-10
US20140065792A1 (en) 2014-03-06
EP2462610A1 (en) 2012-06-13
KR101315911B1 (ko) 2013-10-10
JP5538539B2 (ja) 2014-07-02
CN102473596B (zh) 2014-11-19
US8889522B2 (en) 2014-11-18
JP2013501385A (ja) 2013-01-10
TW201117355A (en) 2011-05-16
US20110031586A1 (en) 2011-02-10
KR20120034129A (ko) 2012-04-09
JP5843893B2 (ja) 2016-01-13
WO2011017623A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
CN102473596B (zh) 高击穿电压嵌入式mim电容器结构
TW525220B (en) Multilayer pillar array capacitor structure for deep sub-micron CMOS
KR20210106580A (ko) 셀 교란을 감소시키기 위해 리커 디바이스를 커패시터 구성에 통합하는 방법, 및 리커 디바이스를 통합하는 커패시터 구성
CN115835626B (zh) 3d堆叠的半导体器件、3d存储器及其制备方法、电子设备
TW202125777A (zh) 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法
EP2544241A2 (en) Insulated gate field-effect transistor having a dummy gate
US20160126246A1 (en) Integrated circuit devices having metal-insulator-silicon contact and methods of fabricating the same
US20050275016A1 (en) Deep trench super switch device
US20140332860A1 (en) Stacked carbon-based fets
US9318566B2 (en) Method of fabricating semiconductor device having grooved source contact region
CN106972016A (zh) 半导体器件
US11901404B2 (en) Capacitor architectures in semiconductor devices
CN103579178B (zh) 置于集成电路产品中装置层级的电容器及其制作方法
JP4241444B2 (ja) 半導体装置の製造方法
US9991266B2 (en) Semiconductor memory device and semiconductor memory array comprising the same
US9391271B1 (en) Resistive random access memory and manufacturing method thereof
CN103700645A (zh) Mom电容及其制作方法
CN105789436B (zh) 一种半导体器件及其制造方法、电子装置
TW410440B (en) Manufacturing method for crown type capacitor of dynamic random access memory
KR20140035169A (ko) 반도체 소자
CN105633173A (zh) 金属绝缘体金属电容器与其制造方法
CN115568218A (zh) 半导体结构及半导体结构的制备方法
KR100928511B1 (ko) 반도체 소자 및 그 제조 방법
CN115700034A (zh) 将漏电器装置并入到电容器配置中以减少单元干扰的方法及并入漏电器装置的电容器配置
CN107451509A (zh) 消除指纹识别芯片中垂直天线效应的电路、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant