CN115568218A - 半导体结构及半导体结构的制备方法 - Google Patents

Abstract

本公开提供了一种半导体结构及其制备方法，该半导体结构包括：有源柱，有源柱中设置有有源区，有源柱具有相对的第一端和第二端，第一端和第二端中设置有有源区的源/漏极；电容器，电容器设置于第一端远离第二端的一侧，且电容器电连接于位于第一端的源/漏极；位线，位线设置于第二端远离第一端的一侧，且位线电连接于位于第二端的源/漏极；以及，逻辑电路，逻辑电路设置于位线远离有源柱的一侧，逻辑电路电连接于位线。这种结构能够避免传统技术中将逻辑电路与有源区制备在一个衬底上的问题，能够增大半导体衬底中可供制备有源柱的区域，进而提高器件的集成度。

Description

半导体结构及半导体结构的制备方法

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制备方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是目前常用的一种电脑内存，其通常包括使用一个晶体管、一个电容(1 Transistor and 1 Capacitor，简称：1T1C)来代表一个比特。在实际的动态随机存储器的整体结构中，通常包括设置在衬底上的晶体管、字线和位线，除此之外，还需要在衬底上非晶体管所处的区域上设置逻辑电路。这使得衬底上可供制造晶体管的区域面积大幅减少，进而影响器件的集成度。

发明内容

基于此，针对上述背景技术中的问题，为了提高衬底上可供制造晶体管的区域并进而提高器件的集成度，有必要提供一种半导体结构及其制备方法。

根据本公开的一些实施例，提供了一种半导体结构，其包括：

有源柱，所述有源柱中设置有有源区，所述有源柱具有相对的第一端和第二端，所述第一端和所述第二端中设置有所述有源区的源/漏极；

电容器，所述电容器设置于所述第一端远离所述第二端的一侧，且所述电容器电连接于位于所述第一端的所述源/漏极；

位线，所述位线设置于所述第二端远离所述第一端的一侧，且所述位线电连接于位于所述第二端的所述源/漏极；以及，

逻辑电路，所述逻辑电路设置于所述位线远离所述有源柱的一侧。

在本公开的其中一些实施例中，还包括第二电接触层，所述第二电接触层设置于所述有源柱的第二端远离所述第一端的一侧，且所述第二电接触层位于所述有源柱与所述位线之间。

在本公开的其中一些实施例中，还包括第一电接触层，所述第一电接触层设置于所述有源柱的第一端远离所述第二端的一侧，且所述第一电接触层位于所述有源柱与所述电容器之间。

在本公开的其中一些实施例中，所述第一电接触层的材料包括导电的金属硅化物。

在本公开的其中一些实施例中，所述第二电接触层的材料包括导电的金属硅化物。

在本公开的其中一些实施例中，所述电容器包括下电极、电介质层和上电极，所述下电极电连接于位于所述第一端的所述源/漏极，所述电介质层覆盖于所述下电极上，所述上电极覆盖于所述电介质层上。

在本公开的其中一些实施例中，所述下电极有多个，相邻的两个所述下电极间隔设置，所述上电极还填充于相邻的两个所述下电极之间。

在本公开的其中一些实施例中，还包括支撑层和电容触点，所述电容触点设置于所述支撑层中，并位于所述电容器和所述有源柱之间，所述下电极通过所述电容触点电连接于所述有源柱。

在本公开的其中一些实施例中，所述电容触点包括触点接触层和触点阻挡层，所述触点阻挡层设置于所述触点接触层与所述有源柱以及所述触点接触层与所述支撑层之间。

在本公开的其中一些实施例中，所述有源柱中的所述第一端和所述第二端的连线处在第一方向上，在与所述第一方向相交的第二方向上具有多个依次间隔排布的所述有源柱，所述位线沿所述第二方向延伸。

在本公开的其中一些实施例中，在与所述第一方向和所述第二方向两两相交的第三方向上也具有多个依次间隔排布的有源柱，所述半导体结构还包括字线，所述字线设置于所述有源柱的侧壁上，且所述字线沿所述第三方向延伸。

在本公开的其中一些实施例中，所述字线包括导电层和栅介质层，所述导电层环绕所述有源柱设置，所述栅介质层设置于所述导电层和所述有源层之间。

在本公开的其中一些实施例中，所述逻辑电路和所述有源柱分别设置于两个衬底上，所述位线接触于设置有所述逻辑电路的衬底以及设置有所述有源柱的衬底。

本公开还提供了一种上述实施例中的半导体结构的制备方法，其包括如下步骤：

在第一衬底的相对两侧表面上分别制备所述电容器和所述位线；以及，在制备所述电容器和制备所述位线的步骤之间，刻蚀所述第一衬底以形成所述有源柱；

在所述位线远离所述有源柱的一侧设置所述逻辑电路。

在本公开的其中一些实施例中，刻蚀所述第一衬底的步骤在制备所述电容器之后进行。

在本公开的其中一些实施例中，在制备所述电容器的步骤之前，还包括：在所述第一衬底上制备第一电接触层、支撑层以及电容触点的步骤，所述电容触点形成于所述支撑层之间。

在本公开的其中一些实施例中，在所述第一衬底上制备第一电接触层、支撑层以及电容触点的步骤包括：

在所述第一衬底上制备支撑层；

对所述支撑层进行图案化处理，在所述支撑层中形成露出第一衬底的触点通孔；

在所述触点通孔露出的所述第一衬底上制备所述第一电接触层；

在所述第一电接触层上制备所述电容触点。

在本公开的其中一些实施例中，刻蚀所述第一衬底的步骤包括：翻转制备有所述电容器的第一衬底，以所述第一衬底的远离所述电容器的一侧表面作为加工表面，从所述加工表面开始刻蚀所述第一衬底，以形成所述有源柱。

在本公开的其中一些实施例中，在形成所述有源柱之后，还包括：在所述有源柱的远离所述电容器的一端上制备第二电接触层。

在本公开的其中一些实施例中，设置所述逻辑电路的步骤包括：在第二衬底上制备逻辑电路，将设置有所述逻辑电路的所述第二衬底设置于所述位线远离所述有源柱的一侧；或，

在所述位线远离所述有源柱的一侧设置第二衬底，再于所述第二衬底上制备所述逻辑电路。

传统技术中通常将位线埋设于具有有源区的衬底中，并且在该衬底的其他区域设置逻辑电路。相对于传统技术，本公开提供的半导体结构的制备方法中，将位线和电容器分别设置于有源柱的相对两侧，并且将逻辑电路设置于位线远离有源柱的一侧。这种结构将逻辑电路与有源区分离并转移设置在位线远离有源区的一侧，能够节约有源柱所处衬底上的空间，进而能够增大半导体衬底中可供制备有源柱的区域，提高器件的集成度。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图1为本公开的半导体结构的结构示意图；

图2为本公开的半导体结构的制备方法的步骤示意图；

图3为形成有支撑层的第一衬底的结构示意图；

图4为在图3所示的结构的基础上，对其中支撑层进行图案化处理以及形成第一电接触层后的结构示意图；

图5为在图4所示的结构的基础上，制备电容触点后的结构示意图；

图6为在图5所示的结构的基础上，形成牺牲层后的结构示意图；

图7为在图6所示的结构的基础上，在牺牲层中形成电容孔以及在电容孔中形成下电极后的结构示意图；

图8为在图7所示的结构的基础上，去除牺牲层后的结构示意图；

图9为在图8所示的结构的基础上，制备电介质层后的结构示意图；

图10为在图9所示的结构的基础上，制备上电极后的结构示意图；

图11为在图10所示的结构的基础上，形成有源柱后的结构示意图；

图12为在图11所示的结构的基础上，制备字线以及第二电接触层后的结构示意图；

图13为在图12所示的结构的基础上，制备位线后的结构示意图；

其中，各附图标记及其含义如下：

100、第一衬底；110、有源柱；120、第一电接触层；130、第二电接触层；140、字线；211、触点阻挡层；212、触点接触层；220、支撑层；221、牺牲层；230、电容孔；231、下电极；232、电介质层；233、上电极；300、位线；400、逻辑电路。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本公开的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。电连接的方式用于表示电流可以在电连接的多个元件之间传导，其具体方式可以是一个元件直接接触另一个元件，也可以是一个元件通过其他导电元件连接至另一个元件。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

本公开的一个实施例提供了一种半导体结构，其包括：

有源柱，有源柱中设置有有源区，有源柱具有相对的第一端和第二端，第一端和第二端中设置有有源区的源/漏极；

电容器，电容器设置于第一端远离第二端的一侧，且电容器电连接于位于第一端的源/漏极；

位线，位线设置于第二端远离第一端的一侧，且位线电连接于位于第二端的源/漏极；以及，

逻辑电路，逻辑电路设置于位线远离有源柱的一侧。

传统技术中通常将位线埋设于具有有源区的衬底中，并且在该衬底的其他区域设置逻辑电路。相对于传统技术，本公开提供的半导体结构的制备方法中，将位线和电容器分别设置于有源柱的相对两侧，并且将逻辑电路设置于位线远离有源柱的一侧。这种结构将逻辑电路与有源区分离并转移设置在位线远离有源区的一侧，能够节约有源柱所处衬底上的空间，进而能够增大半导体衬底中可供制备有源柱的区域，提高器件的集成度。

为了便于理解本公开提供的半导体结构，图1示出了该半导体结构的其中一个实施方式。

参照图1所示，该半导体结构包括有源柱110、位线300、逻辑电路400和电容器。其中，有源柱110中设置有有源区，有源柱110具有相对的第一端和第二端，有源区中具有源/漏极，有源柱110的第一端和第二端中设置有有源区的源/漏极。可以理解，其中的“源/漏极”可以是源极或漏极，其具体位置可以根据该半导体结构的实际功能需求决定。例如，第一端中设置有漏极、第二端中设置有源极，或者，第一端中设置有源极、第二端中设置有漏极。

在该半导体结构中，电容器设置于第一端远离第二端的一侧，且电容器电连接于第一端中的源/漏极。位线300设置于第二端远离第一端的一侧，且位线300电连接于第二端中的源/漏极。逻辑电路400设置于位线300远离有源柱110的一侧。可以理解，逻辑电路400用于控制位线300的导通与断开。其中，有源柱110和逻辑电路400可以分别在不同的衬底上形成，以避免传统技术中将逻辑电路400与有源区制备在同一个衬底上的问题。

在该实施例的一些示例中，有源柱110包括元素半导体材料或者晶态无机化合物半导体材料，元素半导体材料可以选自硅或者锗，晶态无机化合物半导体材料可以选自碳化硅、锗化硅、砷化镓或者镓化铟。可以理解，有源区可以是有源柱110的经过特定掺杂的部分区域，也可以位于有源柱110整体中。

参照图1所示，在该实施例的一些示例中，有源柱110的延伸方向为第一方向，即，有源柱110中的第一端和第二端的连线处在第一方向上，在与第一方向相交的第二方向上具有多个依次间隔排布的有源柱110，位线300沿第二方向延伸。其中，第一方向与第二方向之间可以按照一定的角度相交。可选地，第一方向与第二方向互相垂直。参照图1所示，为了便于表述，以第一方向为z轴，以第二方向为y轴。多个有源柱110沿着y轴的方向依次间隔排布。

在该实施例的一些示例中，在与第一方向和第二方向两两相交的第三方向上也具有多个依次间隔排布的有源柱110，半导体结构还包括字线140，字线140设置于有源柱110的侧壁上，且字线140沿第三方向延伸。可选地，第三方向与第一方向相垂直，即，第一方向与由第二方向和第三方向所确定的平面相垂直。

在该实施例的一些示例中，字线140包括导电层和栅介质层，导电层环绕有源柱110设置，栅介质层设置于导电层和有源层之间。其中，导电层可以作为对应的有源区的栅极，控制有源区中载流子的通断。可选地，导电层的材料可以是金属和/或导电的金属化合物。其中，金属可以选自钨、铝、铜、银和金中的一种或多种。导电的金属化合物可以选自氮化钛和氮化钽中的一种或多种。

参照图1所示，在该实施例的一些示例中，该半导体结构还包括第二电接触层130，第二电接触层130设置于有源柱110的第二端远离第一端的一侧，第二电接触层130设置于有源柱110与位线300之间。第二电接触层130用于提高位线300与有源柱110的有源区之间的导电性。由于传统技术中的半导体结构中通常采用埋入式位线300的设计，这会显著增加在位线300与有源区之间额外设置电接触层的难度。该实施例的半导体结构将位线300设置在有源柱110的第二端上，能够避免埋入式位线300的设计，便于制备第二电接触层130。

可选地，第二电接触层130的材料包括由有源柱110的材料参与形成的导电合金。例如，有源柱110的材料包括硅，第二电接触层130的材料可以包括导电的金属硅化物，例如硅化钴。

参照图1所示，在该实施例的一些示例中，该半导体结构还包括第一电接触层120，第一电接触层120设置于有源柱110的第一端远离第二端的一侧，第一电接触层120位于电容器与有源柱110之间。第一电接触层120用于提高电容器与有源柱110的有源区之间的导电性。

可选地，第一电接触层120的材料包括由有源柱110的材料参与形成的导电合金。例如，有源柱110的材料包括硅，第一电接触层120的材料可以包括导电的金属硅化物，例如硅化钴。

参照图1所示，位线300设置于第二电接触层130远离有源柱110的一侧。在该实施例的一些示例中，位线300的材料包括单金属、导电金属化合物或合金。其中，单金属可以选自铜、铝、钨、金或银。导电金属化合物可以选自氮化钽或氮化钛。合金可以选自铜、铝、钨、金和银中的至少两者构成的合金材料。通过选取电导率较高的材料制备位线300，有利于降低位线300的电阻，提高位线300中电信号的传输速率，降低位线300中的寄生电容并降低位线300的功耗以及产热。

参照图1所示，逻辑电路400设置于位线300远离有源柱110的一侧。在该实施例的一些示例中，逻辑电路400和有源柱110分别设置于两个衬底上，位线300接触于设置有逻辑电路400的衬底以及设置有有源柱110的衬底。其中，衬底可以是具有半导体材料的晶片(Wafer)。

参照图1所示，电容器包括下电极231、电介质层232和上电极233，下电极231电连接于位于第一端的源/漏极，电介质层232覆盖于下电极231上，上电极233覆盖于电介质层232上。其中，下电极231和上电极233的材料均包括导电材料。可选地，下电极231和上电极233各自独立地包括单金属、导电金属化合物或合金。其中，单金属可以选自铜、铝、钨、金或银。导电金属化合物可以选自氮化钽或氮化钛。合金可以选自铜、铝、钨、金和银中的至少两者构成的合金材料。电介质层232的材料包括高介电材料(high-k材料)，例如二氧化硅、氮化硅或氮氧化硅。

参照图1所示，下电极231有多个，相邻的两个下电极231间隔设置，上电极233还填充于相邻的两个下电极231之间。

参照图1所示，该半导体结构还包括支撑层220和电容触点，电容触点设置于支撑层220中，并位于电容器和有源柱110之间，下电极231通过电容触点电连接于有源柱110。电容触点接触于电容器的下电极231，用于供下电极231附着，并提高下电极231和有源柱110之间的导电性能。

可选地，支撑层220的材料选自绝缘材料，例如氧化硅和氮化硅中的一种或两种。

参照图1所示，在该实施例的一些示例中，电容触点包括触点接触层212和触点阻挡层211，触点阻挡层211设置于触点接触层212与有源柱110以及触点接触层212与支撑层220之间。触点阻挡层211用于阻挡触点接触层212的原子扩散至有源柱110或支撑层220中。可选地，触点阻挡层211呈凹槽状，触点接触层212设置于触点阻挡层211的凹槽内。进一步地，触点接触层212的上表面与触点阻挡层211的上表面持平。

在该实施例的一些示例中，触点接触层212的材料可以选自金属和导电金属硅化物中的一种或多种。其中，金属可以选自钨、银、铜、铝、钛和金中的一种或多种，导电金属硅化物可以选自硅化钴、硅化钛和硅化镍中的一种或多种。

在该实施例的一些示例中，触点阻挡层211的材料可以选自导电的金属氮化物，例如氮化钛和氮化钽中的一种或多种。

本公开的一个实施例还提供了一种上述实施例中的半导体结构的制备方法，其包括如下步骤。

在第一衬底100的相对两侧表面上分别制备电容器和位线300；以及，在制备电容器和制备位线300的步骤之间，刻蚀第一衬底100以形成有源柱110；

在位线300远离有源柱110的一侧设置逻辑电路400。

本公开提供的该半导体结构的制备方法中，有源柱110作为晶体管的主要功能部件，有源区设置于有源柱110中，有源区的源/漏极位于有源柱110的第一端和第二端。其中，可以是漏极位于第一端、源极位于第二端，也可以是漏极位于第二端而源极位于第一端。

传统技术中，对于垂直环栅结构的晶体管，通常需要制备埋入式的位线300，这需要较复杂的制备工艺，并且存在较高的制备难度。在该半导体结构的制备方法中，直接在第一衬底100的相对两侧制备位线300和电容器，避免了埋入式位线300的制备，因此位线300的制备工艺能够得到有效简化、制备难度也更低。

本公开提供的该半导体结构的制备方法中，可以不对各步骤的进行顺序进行特别限定。其制备顺序可以基于技术人员的通常理解进行调换，只要能够实现制备过程并获得所需的结构即可。例如，电容器可以在制备位线300之前进行制备，也可以在制备位线300之后进行制备。

在本公开的其中一些实施例中，为了便于支撑层220等其他部件的制备，可以先制备电容器、再制备位线300。

为了便于理解上述半导体结构的制备方法的实现过程，参照图2所示，本公开还提供了该半导体结构的制备方法的一种实施方式，其包括步骤S1～步骤S5。

步骤S1，提供第一衬底。

其中，第一衬底100用于在后续的制备过程中制备形成有源柱110。参照图3所示，第一衬底100具有相对的顶面和底面。顶面和底面用于区分半导体第一衬底100上的相对的两面，而不意味着在制备过程中顶面必然位于底面的上方，并且该制备方法涉及第一衬底100的翻转，因而在后续的某些制备步骤中，顶面又位于底面的下方。

在该实施例的一些示例中，第一衬底100的材料包括半导体材料，可选地，半导体材料可以是硅、锗或硅锗合金。

图3、图4和图5示出了在第一衬底100上形成第一电接触层120以及在第一衬底100上形成支撑层220和电容触点的一种方式。参照图3所示，第一衬底100的第一端上形成有一层覆盖第一衬底100的支撑层220。再参照图4所示，对支撑层220进行图案化处理，以在支撑层220中形成露出部分第一衬底100的触点通孔，再于该通孔露出的部分第一衬底100上制备第一电接触层120。再参照图5所示，于第一电接触层120上制备电容触点。

在该实施例的一些示例中，支撑层220的材料选自绝缘材料，例如氧化硅和氮化硅中的一种或两种。

在该实施例的一些示例中，第一衬底100中含有硅，形成第一电接触层120的步骤包括：在第一衬底100的用于形成第一电接触层120的区域上形成金属材料，进行热处理使金属材料与第一衬底100中的硅进行合金化反应，以在第一衬底100上形成导电的金属硅化物。

在该实施例的一些示例中，第一电接触层120有多个，多个第一电接触层120沿第二方向间隔排列。可以理解，多个第一电接触层120分别对应设置于待制备的多个有源柱110的第一端上。

在该实施例的一些示例中，电容触点包括触点接触层212和触点阻挡层211，触点阻挡层211设置于触点接触层212与第一衬底100之间以及触点接触层212与支撑层220之间。触点阻挡层211用于阻挡触点接触层212的原子扩散至支撑层220或者第一衬底100中。可以理解，支撑层220用于支撑后续制备的电容器。

在该实施例的一些示例中，制备电容触点的步骤包括：在支撑层220的通孔中形成具有凹槽的触点阻挡层211，再于触点阻挡层211的凹槽中形成触点接触层212。

在该实施例的一些示例中，电容触点有多个，分别对应于多个第一电接触层120。

步骤S2，在第一衬底的顶面上制备电容器。

其中，电容器包括上电极233、下电极231和电介质层232。下电极231电连接于位于第一端的源/漏极，电介质层232覆盖于下电极231上，上电极233覆盖于电介质层232上。

在该实施例的一些示例中，下电极231有多个，相邻的两个下电极231间隔设置，上电极233还填充于相邻的两个下电极231之间，通过在相邻的两个下电极231之间设置上电极233，能够提高电容器的电容。

图6～图9示出了一种制备电容器的方式。参照图6所示，在该实施例的一些示例中，先在支撑层220和电容触点上形成牺牲层221。可选地，牺牲层221的材料可以与后续制备的下电极231材料不同的材料，例如，牺牲层221的材料可以是氧化硅和氮化硅中的一种或两种。

参照图7所示，在牺牲层221中形成露出触点连接部的电容孔230，在电容孔230中形成电容器的下电极231。其中，下电极231覆盖电容孔230的孔壁，并且下电极231接触于触点连接部。可选地，下电极231的材料包括单金属、导电金属化合物或合金。其中，单金属可以选自铜、铝、钨、金或银。导电金属化合物可以选自氮化钽或氮化钛。合金可以选自铜、铝、钨、金和银中的至少两者构成的合金材料。

参照图8所示，在形成下电极231之后，去除牺牲层221。则相邻的下电极231之间具有空隙。

参照图9所示，在下电极231上制备覆盖下电极231的电介质层232。其中，电介质层232覆盖下电极231形成的凹槽的槽壁以及凹槽的顶端。可选地，电介质层232还覆盖相邻的下电极231之间露出的电容触点和支撑层220。电介质层232的材料可以包括高介电材料(high-k材料)，例如二氧化硅、氮化硅或氮氧化硅。

参照图10所示，在电介质层232上制备覆盖电介质层232的上电极233。其中，上电极233填充于电介质层232形成的凹槽。可选地，上电极233还覆盖位于相邻的下电极231之间的电介质层232，以提高上电极233与下电极231之间的相对面积，进而提高电容器的电容。

步骤S3，刻蚀第一衬底以形成有源柱。

参照图11所示，在刻蚀第一衬底100时，先将制备有电容器的第一衬底100上下翻转，将第一衬底100的顶面翻转至下方，使得第一衬底100的底面位于上方，以第一衬底100的底面作为加工表面。从第一衬底100的底面开始对第一衬底100进行刻蚀。可以理解，在刻蚀第一衬底100时，可以在第一衬底100上刻蚀出从第一衬底100的底面贯穿至顶面的环状通孔，位于环状通孔之间的部分第一衬底100可以进一步制备形成有源柱110。有源柱110在第一方向上具有第一端和第二端，其中，第一端更靠近第一衬底100的顶面，第二端更靠近第一衬底100的底面。电容器设置于有源柱110的第一端远离第二端的一侧，且电容器电连接于位于第一端的源/漏极。

在该实施例的一些示例中，可以对有源柱110进行掺杂，以形成有源柱110中的有源区。在其他一些示例中，提供的第一衬底100已经完成了对应区域的掺杂，经过刻蚀即可直接得到具有有源区的有源柱110。可以理解，该有源区具有源/漏极，源/漏极设置于有源柱110的第一端和第二端。

在该实施例的一些示例中，有源柱110有多个，多个有源柱110沿第二方向间隔排布。可以理解，多个有源柱110分别对应于多个电容触点设置。

在该实施例的一些示例中，在刻蚀第一衬底100时，在刻蚀至支撑层220和电容触点时，即停止对第一衬底100的刻蚀，以避免损伤已经制备于第一衬底100顶面上的电容器。

参照图12所示，在刻蚀出有源柱110之后，还包括在有源柱110的侧壁上制备字线140的步骤。其中，在第三方向上也可以设置多个依次间隔排布的有源柱110(图中未示出)，字线140沿第三方向延伸。

在该实施例的一些示例中，字线140包括导电层和栅介质层，导电层环绕有源柱110设置，栅介质层设置于导电层和有源柱110之间。可以理解，有源柱110中的有源区可以分布在有源柱110靠近侧壁表面的区域，以便于栅极控制其开启或关闭。

可选地，导电层的材料可以是金属和/或导电的金属化合物。其中，金属可以选自钨、铝、铜、银和金中的一种或多种。导电的金属化合物可以选自氮化钛和氮化钽中的一种或多种。

参照图12所示，还包括在有源柱110的第二端上形成第二电接触层130的步骤。可选地，第二电接触层130的材料包括由有源柱110的材料参与形成的导电合金。例如，有源柱110的材料包括硅，第二电接触层130的材料可以包括导电的金属硅化物，例如硅化钴。形成第二电接触层130的步骤包括：在有源柱110的第二端上形成金属材料，进行热处理使金属材料与有源柱110中的半导体材料进行合金化反应，以在有源柱110的第二端上形成该第二电接触层130。

步骤S4，在有源柱的第二端上制备位线。

参照图13所示，位线300设置于第二电接触层130远离有源柱110的一侧。位线300沿第二方向延伸，电连接于沿第二方向排布的多个有源柱110。

在该实施例的一些示例中，位线300的材料包括单金属、导电金属化合物或合金。其中，单金属可以选自铜、铝、钨、金或银。导电金属化合物可以选自氮化钽或氮化钛。合金可以选自铜、铝、钨、金和银中的至少两者构成的合金材料。制备位线300的方式可以是沉积，例如物理气相沉积法或化学气相沉积法。

步骤S5，在位线远离有源柱的一侧设置逻辑电路。

可以理解，逻辑电路400用于通过位线300和有源柱110以对电容器进行读写。

在该实施例的一些示例中，逻辑电路400和有源柱110分别在不同的衬底上制备。其中，逻辑电路400可以是预先制备在第二衬底上的逻辑电路400，然后在该步骤中将该第二衬底设置于位线300远离有源柱110的一侧。也可以是将用于制备逻辑电路400的第二衬底先设置于位线300远离有源柱110的一侧，再在该第二衬底上制备逻辑电路400。传统技术中，逻辑电路400和有源层通常制备在同一个衬底上。在该实施例中，逻辑电路400和有源柱110分别位于两个衬底上，并且将逻辑电路400和有源柱110层叠设置，使得用于制备有源柱110的衬底无需再预留额外的用于制备逻辑电路400的区域，因此能够提高有源柱110的密度，进而提高集成密度。

请注意，上述实施例仅出于说明性目的而不意味对本公开的限制。

应该理解的是，除非本文中有明确的说明，的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

Claims (19)

1.一种半导体结构，其特征在于，包括：

有源柱，所述有源柱中设置有有源区，所述有源柱具有相对的第一端和第二端，所述第一端和所述第二端中设置有所述有源区的源/漏极；

电容器，所述电容器设置于所述第一端远离所述第二端的一侧，且所述电容器电连接于位于所述第一端的所述源/漏极；

位线，所述位线设置于所述第二端远离所述第一端的一侧，且所述位线电连接于位于所述第二端的所述源/漏极；以及，

逻辑电路，所述逻辑电路设置于所述位线远离所述有源柱的一侧。

2.根据权利要求1所述的半导体结构，其特征在于，还包括第二电接触层，所述第二电接触层设置于所述有源柱的第二端远离所述第一端的一侧，且所述第二电接触层位于所述有源柱与所述位线之间。

3.根据权利要求2所述的半导体结构，其特征在于，还包括第一电接触层，所述第一电接触层设置于所述有源柱的第一端远离所述第二端的一侧，且所述第一电接触层位于所述有源柱与所述电容器之间。

4.根据权利要求3所述的半导体结构，其特征在于，所述第一电接触层的材料包括导电的金属硅化物；和/或

所述第二电接触层的材料包括导电的金属硅化物。

5.根据权利要求1～4任一项所述的半导体结构，其特征在于，所述电容器包括下电极、电介质层和上电极，所述下电极电连接于位于所述第一端的所述源/漏极，所述电介质层覆盖于所述下电极上，所述上电极覆盖于所述电介质层上。

6.根据权利要求5所述的半导体结构，其特征在于，所述下电极有多个，相邻的两个所述下电极间隔设置，所述上电极还填充于相邻的两个所述下电极之间。

7.根据权利要求5所述的半导体结构，其特征在于，还包括支撑层和电容触点，所述电容触点设置于所述支撑层中，并位于所述电容器和所述有源柱之间，所述下电极通过所述电容触点电连接于所述有源柱。

8.根据权利要求7所述的半导体结构，其特征在于，所述电容触点包括触点接触层和触点阻挡层，所述触点阻挡层设置于所述触点接触层与所述有源柱以及所述触点接触层与所述支撑层之间。

9.根据权利要求1～4及6～8任一项所述的半导体结构，其特征在于，所述有源柱中的所述第一端和所述第二端的连线处在第一方向上，在与所述第一方向相交的第二方向上具有多个依次间隔排布的所述有源柱，所述位线沿所述第二方向延伸。

10.根据权利要求9所述的半导体结构，其特征在于，在与所述第一方向和所述第二方向两两相交的第三方向上也具有多个依次间隔排布的有源柱，所述半导体结构还包括字线，所述字线设置于所述有源柱的侧壁上，且所述字线沿所述第三方向延伸。

11.根据权利要求10所述的半导体结构，其特征在于，所述字线包括导电层和栅介质层，所述导电层环绕所述有源柱设置，所述栅介质层设置于所述导电层和所述有源柱之间。

12.根据权利要求1～4、6～8及10～11任一项所述的半导体结构，其特征在于，所述逻辑电路和所述有源柱分别设置于两个衬底上，所述位线接触于设置有所述逻辑电路的衬底以及设置有所述有源柱的衬底。

13.一种根据权利要求1～12任一项所述的半导体结构的制备方法，其特征在于，包括如下步骤：

在第一衬底的相对两侧表面上分别制备所述电容器和所述位线；以及，在制备所述电容器和制备所述位线的步骤之间，刻蚀所述第一衬底以形成所述有源柱；

在所述位线远离所述有源柱的一侧设置所述逻辑电路。

14.根据权利要求13所述的半导体结构的制备方法，其特征在于，刻蚀所述第一衬底的步骤在制备所述电容器之后进行。

15.根据权利要求14所述的半导体结构的制备方法，其特征在于，在制备所述电容器的步骤之前，还包括：在所述第一衬底上制备第一电接触层、支撑层以及电容触点的步骤，所述电容触点形成于所述支撑层之间。

16.根据权利要求15所述的半导体结构的制备方法，其特征在于，在所述第一衬底上制备第一电接触层、支撑层以及电容触点的步骤包括：

在所述第一衬底上制备支撑层；

对所述支撑层进行图案化处理，在所述支撑层中形成露出第一衬底的触点通孔；

在所述触点通孔露出的所述第一衬底上制备所述第一电接触层；

在所述第一电接触层上制备所述电容触点。

17.根据权利要求14～16任一项所述的半导体结构的制备方法，其特征在于，刻蚀所述第一衬底的步骤包括：翻转制备有所述电容器的第一衬底，以所述第一衬底的远离所述电容器的一侧表面作为加工表面，从所述加工表面开始刻蚀所述第一衬底，以形成所述有源柱。

18.根据权利要求17所述的半导体结构的制备方法，其特征在于，在形成所述有源柱之后，还包括：在所述有源柱的远离所述电容器的一端上制备第二电接触层。

19.根据权利要求13～16及18任一项所述的半导体结构的制备方法，其特征在于，设置所述逻辑电路的步骤包括：在第二衬底上制备逻辑电路，将设置有所述逻辑电路的所述第二衬底设置于所述位线远离所述有源柱的一侧；或，

在所述位线远离所述有源柱的一侧设置第二衬底，再于所述第二衬底上制备所述逻辑电路。

Images