JP2013501385A - 高い絶縁破壊電圧の埋め込まれたmimキャパシタ構造体 - Google Patents
高い絶縁破壊電圧の埋め込まれたmimキャパシタ構造体 Download PDFInfo
- Publication number
- JP2013501385A JP2013501385A JP2012523978A JP2012523978A JP2013501385A JP 2013501385 A JP2013501385 A JP 2013501385A JP 2012523978 A JP2012523978 A JP 2012523978A JP 2012523978 A JP2012523978 A JP 2012523978A JP 2013501385 A JP2013501385 A JP 2013501385A
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- gate material
- layer
- dielectric
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 192
- 230000015556 catabolic process Effects 0.000 title abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 116
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 229910005883 NiSi Inorganic materials 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 136
- 230000008569 process Effects 0.000 description 43
- 238000004519 manufacturing process Methods 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 238000013461 design Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021471 metal-silicon alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
101 半導体基板
103 拡散領域
105 NiSi接点
107a 接触部
107b 接触部
109 下部電極
111 誘電体
113 上部電極
115a 上部プレート金属
115b 上部プレート金属
200 MIMキャパシタ
201 基板
203 第1絶縁層
204 ゲート材料
205 ドーピング
207 第1金属層
209 第2絶縁層
209a 第1ホール部分
209b 第2ホール部分
211 第3絶縁層
213 接触部
213a 第3ホール部分
215 第4絶縁層
215a 第4ホール部分
217 下部電極
219 誘電体
221 上部電極
221a 第5ホール部分
222 第5絶縁層
223 接触部
225 ストレージ金属プレート
227 共通プレート
C1 キャパシタ
C2 キャパシタ
C3 キャパシタ
C4 キャパシタ
Claims (35)
- 絶縁体に埋め込まれたゲート材料と、
第1及び第2キャパシタであって、各々のキャパシタが、下部電極、前記下部電極の表面を覆うように形成される誘電体及び前記誘電体に形成される上部電極を備える第1及び第2キャパシタと、を備え、
金属接触部が、前記キャパシタの各々の下部電極を前記ゲート材料に連結し、前記第1及び第2キャパシタが、前記ゲート材料を介して直列に接続される、半導体装置。 - 前記ゲート材料が、第1層及び第2層を含む、請求項1に記載の半導体装置。
- 前記ゲート材料の第1層がNiSi材料である、請求項2に記載の半導体装置。
- 前記ゲート材料の第2層が、n+ドーピングされた材料である、請求項2に記載の半導体装置。
- 前記ゲート材料の第2層が、p+ドーピングされた材料である、請求項2に記載の半導体装置。
- 前記ゲート材料が、第1絶縁層に形成され、前記ゲート材料が、前記第1絶縁層より少なくとも3倍厚い、請求項1に記載の半導体装置。
- 前記キャパシタが、金属−絶縁体−金属(MIM)キャパシタタイプである、請求項1に記載の半導体装置。
- 前記絶縁体が、高誘電率誘電体タイプである、請求項1に記載の半導体装置。
- 第3及び第4キャパシタであって、各々のキャパシタが、下部電極、前記下部電極の表面を覆うように形成される誘電体及び前記誘電体に形成される上部電極を備える第3及び第4キャパシタと、をさらに備え、前記第3及び第4キャパシタが、第2のゲート材料を介して直列に接続され、前記第1及び第2キャパシタの一方、並びに、前記第3及び第4キャパシタの一方が、前記上部電極を形成する共通金属部を共有する、請求項1に記載の半導体装置。
- 前記半導体装置に一体化される、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーション装置、通信装置、携帯端末(PDA)、固定位置データユニット及びコンピューターから選択される装置をさらに備える、請求項1に記載の半導体装置。
- 絶縁層にゲート材料を埋め込み、
複数の金属接触部を形成し、
第1及び第2キャパシタを形成することであって、前記キャパシタの各々が、第1金属層から形成される下部電極、前記下部電極の表面を覆うように形成される誘電体及び前記誘電体に形成される第2金属層から形成される上部電極を備える第1及び第2キャパシタを形成し、
前記金属接触部を介して前記キャパシタの下部電極の各々を前記ゲート材料に接続することであって、前記第1及び第2キャパシタが前記ゲート材料を介して直列に接続されること、
を含む、複数のキャパシタを有する半導体装置の組立方法。 - 第3及び第4キャパシタを形成することであって、各々のキャパシタが、下部電極、前記下部電極の表面を覆うように形成される誘電体及び前記誘電体に形成される上部電極を備え、前記第3及び第4キャパシタが、第2ゲート材料を介して直列に接続されることをさらに含む、請求項11に記載の方法。
- 前記第1及び第2キャパシタの一方、並びに、前記第3及び第4キャパシタの一方が、前記上部電極を形成する共通金属部を共有する、請求項12に記載の方法。
- 前記ゲート材料が、第1層及び第2層を含む、請求項11に記載の方法。
- 前記ゲート材料の第1層がNiSi材料である、請求項14に記載の方法。
- 前記ゲート材料の第2層が、n+ドーピングされた材料である、請求項14に記載の方法。
- 前記ゲート材料の第2層が、p+ドーピングされた材料である、請求項14に記載の方法。
- 前記複数のキャパシタが、金属−絶縁体−金属(MIM)キャパシタタイプである、請求項11に記載の方法。
- 前記絶縁体が、高誘電率誘電体タイプである、請求項11に記載の方法。
- 絶縁層にゲート材料を埋め込む段階と、
複数の金属接触部を形成する段階と、
第1及び第2キャパシタを形成する段階であって、前記キャパシタの各々が、第1金属層から形成される下部電極、前記下部電極の表面を覆うように形成される誘電体及び前記誘電体に形成される第2金属層から形成される上部電極を備える第1及び第2キャパシタを形成する段階と、
前記金属接触部を介して前記キャパシタの下部電極の各々を前記ゲート材料に接続する段階であって、前記複数のキャパシタが前記ゲート材料を介して直列に接続される段階と、
を含む、埋め込まれた複数のキャパシタを有する半導体装置の組立方法。 - 第3及び第4キャパシタを形成する段階であって、各々のキャパシタが、下部電極、前記下部電極の表面を覆うように形成される誘電体及び前記誘電体に形成される上部電極を備え、前記第3及び第4キャパシタが、第2ゲート材料を介して直列に接続される段階をさらに含む、請求項20に記載の方法。
- 前記第1及び第2キャパシタの一方、並びに、前記第3及び第4キャパシタの一方が、前記上部電極を形成する共通金属部を共有する、請求項21に記載の方法。
- 前記ゲート材料が、第1層及び第2層を含む、請求項20に記載の方法。
- 前記ゲート材料の第1層がNiSi材料である、請求項23に記載の方法。
- 前記ゲート材料の第2層が、n+ドーピングされた材料である、請求項23に記載の方法。
- 前記ゲート材料の第2層が、p+ドーピングされた材料である、請求項23に記載の方法。
- 前記複数のキャパシタが、金属−絶縁体−金属(MIM)キャパシタタイプである、請求項20に記載の方法。
- 前記絶縁体が高誘電率誘電体タイプである、請求項20に記載の方法。
- ゲート材料を絶縁する手段と、
第1及び第2キャパシタであって、各々が、下部電極、前記下部電極の表面を覆うように形成される誘電体及び前記誘電体に形成される上部電極を備える第1及び第2キャパシタと、
前記キャパシタの各々を前記ゲート材料に連結する手段であって、前記キャパシタが前記ゲート材料を介して直列に接続される手段と、
を備える半導体装置。 - 前記ゲート材料が、第1層及び第2層を含む、請求項29に記載の半導体装置。
- 前記ゲート材料の第1層がNiSi材料である、請求項30に記載の半導体装置。
- 前記ゲート材料の第2層が、n+ドーピングされた材料である、請求項30に記載の半導体装置。
- 前記ゲート材料の第2層が、p+ドーピングされた材料である、請求項30に記載の半導体装置。
- 前記ゲート材料が、第1絶縁層に形成され、前記ゲート材料が、前記第1絶縁層より少なくとも3倍厚い、請求項29に記載の半導体装置。
- 第3及び第4キャパシタであって、各々のキャパシタが、下部電極、前記下部電極の表面を覆うように形成される誘電体及び前記誘電体に形成される上部電極を備える第3及び第4キャパシタと、をさらに備え、前記第3及び第4キャパシタが、第2のゲート材料を介して互いに直列に接続され、
前記第1及び第2キャパシタの一方、並びに、前記第3及び第4キャパシタの一方が、前記上部電極を形成する共通金属部を共有する、請求項29に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/536,819 US8604586B2 (en) | 2009-08-06 | 2009-08-06 | High breakdown voltage embedded MIM capacitor structure |
US12/536,819 | 2009-08-06 | ||
PCT/US2010/044724 WO2011017623A1 (en) | 2009-08-06 | 2010-08-06 | High breakdown voltage embedded mim capacitor structure |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014007523A Division JP5843893B2 (ja) | 2009-08-06 | 2014-01-20 | 高い絶縁破壊電圧の埋め込まれたmimキャパシタ構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013501385A true JP2013501385A (ja) | 2013-01-10 |
JP5538539B2 JP5538539B2 (ja) | 2014-07-02 |
Family
ID=43031534
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012523978A Expired - Fee Related JP5538539B2 (ja) | 2009-08-06 | 2010-08-06 | 高い絶縁破壊電圧の埋め込まれたmimキャパシタ構造体 |
JP2014007523A Expired - Fee Related JP5843893B2 (ja) | 2009-08-06 | 2014-01-20 | 高い絶縁破壊電圧の埋め込まれたmimキャパシタ構造体 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014007523A Expired - Fee Related JP5843893B2 (ja) | 2009-08-06 | 2014-01-20 | 高い絶縁破壊電圧の埋め込まれたmimキャパシタ構造体 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8604586B2 (ja) |
EP (1) | EP2462610A1 (ja) |
JP (2) | JP5538539B2 (ja) |
KR (1) | KR101315911B1 (ja) |
CN (1) | CN102473596B (ja) |
TW (1) | TW201117355A (ja) |
WO (1) | WO2011017623A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604586B2 (en) | 2009-08-06 | 2013-12-10 | Qualcomm Incorporated | High breakdown voltage embedded MIM capacitor structure |
CN103138725A (zh) * | 2013-01-11 | 2013-06-05 | 华为技术有限公司 | 具有金属板电容的电路及射频开关、低噪声放大器 |
US9105602B2 (en) | 2013-12-23 | 2015-08-11 | Qualcomm Incorporated | Embedded three-dimensional capacitor |
US9502586B1 (en) * | 2015-09-14 | 2016-11-22 | Qualcomm Incorporated | Backside coupled symmetric varactor structure |
US9601545B1 (en) * | 2015-10-15 | 2017-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Series MIM structures compatible with RRAM process |
KR102078059B1 (ko) * | 2015-11-25 | 2020-02-17 | 구글 엘엘씨 | 프리즘-기반 눈 추적 |
TWI709248B (zh) | 2015-12-10 | 2020-11-01 | 聯華電子股份有限公司 | 電容及其製作方法 |
US10026731B1 (en) * | 2017-04-14 | 2018-07-17 | Qualcomm Incorporated | Compound semiconductor transistor integration with high density capacitor |
CN107799519A (zh) * | 2017-11-20 | 2018-03-13 | 荣湃半导体(上海)有限公司 | 一种高压隔离电路 |
JP7179634B2 (ja) * | 2019-02-07 | 2022-11-29 | 株式会社東芝 | コンデンサ及びコンデンサモジュール |
US20210013318A1 (en) * | 2019-07-11 | 2021-01-14 | Micron Technology, Inc. | Electrode formation |
US20230197597A1 (en) * | 2021-12-17 | 2023-06-22 | Wolfspeed, Inc. | Configurable metal - insulator - metal capacitor and devices and processes implementing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232531A (ja) * | 1996-02-22 | 1997-09-05 | Nec Corp | 半導体記憶装置 |
JPH1093040A (ja) * | 1996-09-13 | 1998-04-10 | Nec Corp | 半導体記憶装置 |
JPH11330272A (ja) * | 1998-05-15 | 1999-11-30 | Nec Corp | 多値dram半導体装置 |
JP2004214668A (ja) * | 2002-12-31 | 2004-07-29 | Texas Instruments Inc | Mimキャパシタおよびその作製方法 |
JP2008288372A (ja) * | 2007-05-17 | 2008-11-27 | Renesas Technology Corp | 半導体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100231404B1 (ko) | 1996-02-22 | 1999-11-15 | 가네꼬 히사시 | 다수의 값을 갖는 소형 반도체 메모리 디바이스 |
JPH1012838A (ja) * | 1996-06-21 | 1998-01-16 | Mitsubishi Electric Corp | 半導体装置 |
JP2000150813A (ja) * | 1998-09-02 | 2000-05-30 | Sanyo Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2001196559A (ja) * | 2000-01-13 | 2001-07-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2001196560A (ja) | 2000-01-14 | 2001-07-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US7105891B2 (en) * | 2002-07-15 | 2006-09-12 | Texas Instruments Incorporated | Gate structure and method |
KR100655074B1 (ko) * | 2004-11-11 | 2006-12-11 | 삼성전자주식회사 | 스토리지 커패시터 및 그의 제조방법 |
KR100701697B1 (ko) * | 2005-06-29 | 2007-03-29 | 주식회사 하이닉스반도체 | 듀얼 폴리사이드 게이트를 갖는 씨모스 소자의 제조방법 |
KR100675287B1 (ko) | 2005-11-03 | 2007-01-29 | 삼성전자주식회사 | 커플링 커패시터 및 이를 이용하는 메모리 소자 |
JP2008108897A (ja) * | 2006-10-25 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US8436408B2 (en) * | 2008-09-17 | 2013-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with decoupling capacitor design |
US8604586B2 (en) | 2009-08-06 | 2013-12-10 | Qualcomm Incorporated | High breakdown voltage embedded MIM capacitor structure |
-
2009
- 2009-08-06 US US12/536,819 patent/US8604586B2/en not_active Expired - Fee Related
-
2010
- 2010-08-06 KR KR1020127005953A patent/KR101315911B1/ko not_active IP Right Cessation
- 2010-08-06 JP JP2012523978A patent/JP5538539B2/ja not_active Expired - Fee Related
- 2010-08-06 CN CN201080034956.3A patent/CN102473596B/zh active Active
- 2010-08-06 TW TW099126353A patent/TW201117355A/zh unknown
- 2010-08-06 WO PCT/US2010/044724 patent/WO2011017623A1/en active Application Filing
- 2010-08-06 EP EP10744636A patent/EP2462610A1/en not_active Withdrawn
-
2013
- 2013-11-11 US US14/076,395 patent/US8889522B2/en not_active Expired - Fee Related
-
2014
- 2014-01-20 JP JP2014007523A patent/JP5843893B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232531A (ja) * | 1996-02-22 | 1997-09-05 | Nec Corp | 半導体記憶装置 |
JPH1093040A (ja) * | 1996-09-13 | 1998-04-10 | Nec Corp | 半導体記憶装置 |
JPH11330272A (ja) * | 1998-05-15 | 1999-11-30 | Nec Corp | 多値dram半導体装置 |
JP2004214668A (ja) * | 2002-12-31 | 2004-07-29 | Texas Instruments Inc | Mimキャパシタおよびその作製方法 |
JP2008288372A (ja) * | 2007-05-17 | 2008-11-27 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2014075613A (ja) | 2014-04-24 |
US8604586B2 (en) | 2013-12-10 |
US20140065792A1 (en) | 2014-03-06 |
EP2462610A1 (en) | 2012-06-13 |
KR101315911B1 (ko) | 2013-10-10 |
JP5538539B2 (ja) | 2014-07-02 |
CN102473596A (zh) | 2012-05-23 |
CN102473596B (zh) | 2014-11-19 |
US8889522B2 (en) | 2014-11-18 |
TW201117355A (en) | 2011-05-16 |
US20110031586A1 (en) | 2011-02-10 |
KR20120034129A (ko) | 2012-04-09 |
JP5843893B2 (ja) | 2016-01-13 |
WO2011017623A1 (en) | 2011-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5843893B2 (ja) | 高い絶縁破壊電圧の埋め込まれたmimキャパシタ構造体 | |
KR101675923B1 (ko) | 강화된 캐패시턴스를 가진 금속-산화물-금속(mom) | |
JP3822569B2 (ja) | 半導体装置およびその製造方法 | |
US20110084360A1 (en) | Embedded series deep trench capacitors and methods of manufacture | |
WO2022048159A1 (zh) | 带铁电或负电容器的半导体器件及其制造方法及电子设备 | |
WO2013066336A1 (en) | Etchstop layers and capacitors | |
US20210408002A1 (en) | Double wall capacitors and methods of fabrication | |
US10825891B2 (en) | Metal-insulator-metal capacitor structure | |
CN111900168A (zh) | 存储单元、存储器件及电子设备 | |
TW201143035A (en) | Stacked capacitor for double-poly flash memory | |
TWI774102B (zh) | 整合組件及形成整合組件之方法 | |
WO2019132890A1 (en) | Ferroelectric memory devices with integrated capacitors and methods of manufacturing the same | |
CN102592968B (zh) | 一种多层金属-氮化硅-金属电容的制造方法 | |
TW427003B (en) | Manufacturing method of crown type DRAM capacitor | |
CN115206973A (zh) | 集成组合件及形成集成组合件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5538539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |