CN110546756A - 化合物半导体晶体管与高密度电容器的集成 - Google Patents

化合物半导体晶体管与高密度电容器的集成 Download PDF

Info

Publication number
CN110546756A
CN110546756A CN201880024649.3A CN201880024649A CN110546756A CN 110546756 A CN110546756 A CN 110546756A CN 201880024649 A CN201880024649 A CN 201880024649A CN 110546756 A CN110546756 A CN 110546756A
Authority
CN
China
Prior art keywords
dielectric layer
layer
conductive interconnect
conductive
capacitive component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880024649.3A
Other languages
English (en)
Inventor
杨斌
李夏
陶耿名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN110546756A publication Critical patent/CN110546756A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

金属‑绝缘体‑金属(MIM)电容器包括化合物半导体衬底。MIM电容器包括化合物半导体衬底上的集电极接触层、集电极接触层上的第一电介质层、第一电介质层上的导电电极层以及导电电极层上的第二电介质层。MIM电容器包括第二电介质层上的第一导电互连、第一导电互连上的第三电介质层以及第三电介质层上的第二导电互连。第一电容组件包括集电极接触层、导电电极层和第一电介质层。第二电容组件包括第一导电互连、导电电极层和第二电介质层。第三电容组件包括第二导电互连、第一导电互连和第三电介质层。第一电容组件、第二电容组件和第三电容组件彼此并联布置。

Description

化合物半导体晶体管与高密度电容器的集成
技术领域
本公开总地涉及无线通信系统，并且更具体地涉及与高密度电容器集成的化合物半导体晶体管。
背景技术
无线通信系统中的无线设备(例如，蜂窝电话或智能电话)可以包括射频(RF)收发器，以发射和接收用于双向通信的数据。移动RF收发器可以包括用于数据发射的发射部分和用于数据接收的接收部分。对于数据发射，发射部分可以用数据调制RF载波信号以获得经调制的RF信号，放大经调制的RF信号以获得具有适当输出功率电平的经放大的RF信号，并且经由天线向基站发射经放大的RF信号。对于数据接收，接收部分可以经由天线获得经接收的RF信号，并且可以放大和处理经接收的RF信号以恢复由基站发送的数据。
移动RF收发器的发射部分可以放大和发射通信信号。发射部分可以包括一个或多个用于放大和发射通信信号的电路。放大器电路可以包括一个或多个放大器级，该一个或多个放大器级可以具有一个或多个驱动器级和一个或多个功率放大器级。每个放大器级包括以各种方式配置用于放大通信信号的一个或多个晶体管。通常选择被配置成放大通信信号的晶体管以在基本更高的频率操作，用于支持通信增强，例如载波聚合。这些晶体管通常使用化合物半导体晶体管来实现，例如双极结型晶体管(BJT)、异质结双极晶体管(HBT)等。
移动RF收发器的进一步设计挑战包括模拟/RF性能考虑，包括不匹配、噪声和其他性能考虑。这些移动RF收发器的设计包括使用附加的无源器件，例如用于抑制谐振和/或执行滤波、旁路和耦合。不幸的是，无源器件和化合物半导体晶体管的集成是有问题的。
发明内容
金属-绝缘体-金属(MIM)电容器包括化合物半导体衬底。MIM电容器包括化合物半导体衬底上的集电极接触层、集电极接触层上的第一电介质层、第一电介质层上的导电电极层以及导电电极层上的第二电介质层。MIM电容器包括第二电介质层上的第一导电互连、第一导电互连上的第三电介质层以及第三电介质层上的第二导电互连。第一电容组件包括集电极接触层、导电电极层和第一电介质层。第二电容组件包括第一导电互连、导电电极层和第二电介质层。第三电容组件包括第二导电互连、第一导电互连和第三电介质层。第一电容组件、第二电容组件和第三电容组件彼此并联布置。
制造高密度金属-绝缘体-金属(MIM)电容器的方法可以包括在化合物半导体衬底上的集电极接触层上沉积第一电介质层并在第一电介质层上沉积导电电极层，以形成第一电容组件。该方法还可以包括在导电电极层上沉积第二电介质层以及在第二电介质层上形成第一导电互连，形成第二电容组件。该方法还可以包括在第一导电互连上沉积第三电介质层以及在第三电介质层上形成第二导电互连，形成第三电容组件。第三电容组件可以与第二电容组件和第一电容组件并联布置。
MIM电容器可以包括用于支撑MIM电容器的部件。MIM电容器还可以包括在用于支撑的所述部件上的集电极接触层、在集电极接触层上的第一电介质层、在第一电介质层上的导电电极层。MIM电容器还可包括导电电极层上的第二电介质层、第二电介质层上的第一导电互连、第一导电互连上的第三电介质层以及第三电介质层上的第二导电互连。第一电容组件可以包括集电极接触层、导电电极层和第一电介质层。第二电容组件可以包括第一导电互连、导电电极层以及第二电介质层。第三电容组件可以包括第二导电互连、第一导电互连和第三电介质层。第一电容组件、第二电容组件和第三电容组件可以彼此并联布置。
这已经相当广泛地概述了本公开的特征和技术优点，以便可以更好地理解随后的详细描述。下面将描述本公开的附加特征和优点。本领域技术人员应该理解，本公开可以容易地用作修改或设计用于实现本公开的相同目的的其他结构的基础。本领域技术人员还应该认识到，这种等效构造不脱离所附权利要求中阐述的本公开的教导。当结合附图考虑时，从以下描述将更好地理解被认为是本公开的特征的新颖特征(关于其组织和操作方法)以及其他目的和优点。然而，应该清楚地理解，提供每个附图仅用于说明和描述的目的，并不旨在作为对本公开的限制的定义。
附图说明
图1示出了半导体晶片的透视图。
图2示出了裸片的横截面视图。
图3示出了示例性无线设备的框图。
图4示出了集成化合物半导体晶体管、电阻器和化合物半导体电容器的异质结双极晶体管(HBT)芯片。
图5A至图5C示出了根据本公开的方面的并联电容器配置中的高密度化合物半导体MIM电容器。
图6A至图6C示出了根据本公开的方面的备选并联电容器配置中的高密度化合物半导体MIM电容器。
图7A至图7C示出了根据本公开的方面的另一备选并联电容器配置中的高密度化合物半导体MIM电容器。
图8A至图8C示出了根据本公开的方面的另一备选并联电容器配置中的高密度化合物半导体MIM电容器。
图9是说明根据本公开的方面的制造高密度金属-绝缘体-金属(MIM)电容器的方法的流程图。
图10是示出其中可以有利地采用本公开的方面的示例性无线通信系统的框图。
具体实施方式
以下结合附图阐述的详细描述旨在作为对各种配置的描述，而无意表示是可实践本文所描述的构思的仅有配置。详细描述包括具体细节，以便提供对各种构思的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践这些构思。在一些实例中，以框图形式示出了公知的结构和组件，以避免模糊这些构思。
如本文所述，术语“和/或”的使用旨在表示“兼或”，并且术语“或”的使用旨在表示“异或”。如本文所述，贯穿本说明书使用的术语“示例性”意味着“用作示例、实例或说明”，并且不应被解释为比其他示例性配置更优选或更具优势。在整个说明书中使用的术语“耦合”表示“通过中间连接(例如，开关)电气、机械或其他方式直接或间接地连接”，并且不必限于物理连接。另外，连接可以使得物体永久地被连接或可释放地被连接。连接可以通过开关。
由于成本和功耗考虑，移动射频(RF)芯片设计(例如，移动RF收发器)的制造在深亚微米工艺节点处变得复杂。移动RF收发器可以包括用于数据发射的发射部分和用于数据接收的接收部分。对于数据发射，发射部分可以用数据调制RF载波信号以获得经调制的RF信号，放大经调制的RF信号以获得具有适当输出功率电平的经放大的RF信号，并且经由天线向基站发射经放大的RF信号。对于数据接收，接收部分可以经由天线获得经接收的RF信号，并且可以放大和处理经接收的RF信号以恢复由基站发送的数据。
移动RF收发器的发射部分可以放大和发射通信信号。发射部分可以包括一个或多个用于放大和发射通信信号的电路。放大器电路可以包括一个或多个放大器级，该一个或多个放大器级可以具有一个或多个驱动器级和一个或多个功率放大器级。每个放大器级包括以各种方式配置用于放大通信信号的一个或多个晶体管。通常选择被配置成放大通信信号的晶体管以在基本上更高的频率操作，用于支持通信增强，例如载波聚合。这些晶体管通常使用化合物半导体晶体管来实现，例如双极结型晶体管(BJT)、异质结双极晶体管(HBT)、高电子迁移率晶体管(HEMT)、假晶高电子迁移率晶体管(PHEMT)等。
移动RF收发器的进一步设计挑战包括模拟/RF性能考虑，例如不匹配、噪声和其他性能考虑。这些移动RF收发器的设计包括使用附加的无源器件，以例如抑制谐振和/或执行滤波、旁路和耦合。不幸的是，无源器件和化合物半导体晶体管(例如双极晶体管)的集成是有问题的。
双极晶体管，也称为双极结型晶体管(BJT)，是一种使用空穴电荷和电子载流子的晶体管。双极晶体管被制造在集成电路中，并且也用作单独的组件。双极晶体管被设计用于放大电流。双极晶体管的这一基本功能使其成为实现放大器和开关的合理选择。结果，双极晶体管被广泛用于电子装备，例如蜂窝电话、音频放大器和无线电发射器。
异质结双极晶体管(HBT)是一种双极晶体管，其针对器件的发射极区域和基极区域使用不同的半导体材料，从而产生异质结。异质结双极晶体管可以使用III-V族化合物半导体材料、II-VI族化合物半导体材料或其他类似的化合物半导体材料。III-V(和II-VI)族化合物半导体材料通常表现出高载流子迁移率和直接能隙。异质结双极晶体管通过支持实质上更高的频率(例如，高达几百千兆赫兹(GHz))来改进双极晶体管。因此，异质结双极晶体管通常用于高速电路，例如RF芯片设计，包括移动RF收发器中的RF功率放大器。
相对少量的硅基CMOS晶体管被用于制造RF功率放大器。高度复杂和高度集成的基带和收发器RF集成电路涉及先进的、减小的栅极长度的CMOS工艺，用于在非常小的裸片中集成功能。例如，在RF前端模块内，CMOS工艺被用于制造开关以及数字控制。相反，化合物半导体异质结双极晶体管被用于实现功率放大器。
诸如集成的化合物半导体晶体管和无源器件之类的现代半导体芯片产品的成功制造涉及所采用的工艺和材料之间的相互作用。用于集成电路结构的半导体制造的工艺流程可以包括前端(FEOL)工艺、中间(MOL)(也称为中端(MEOL))工艺以及后端(BEOL)工艺以形成互连(例如，M1、M2、M3、M4等)。前端工艺可以包括形成有源器件(例如晶体管、电容器和二极管)的工艺步骤集合。
前端工艺包括离子注入、退火、氧化、化学气相沉积(CVD)或原子层沉积(ALD)、蚀刻、化学机械抛光(CMP)和外延。中间工艺可以包括能够将晶体管连接到后端互连的工艺步骤集合。这些步骤包括硅化和接触形成以及应力引入。后端工艺可以包括形成联接独立晶体管并形成电路的互连的工艺步骤集合。
异质结双极晶体管(HBT)是化合物半导体晶体管的一个示例。异质结双极晶体管集成电路(HBT芯片)可以集成电阻器、电容器和异质结双极晶体管，以提供例如功率放大器。不幸的是，由于HBT工艺中可用的有限范围的电介质材料，电容器(例如，金属绝缘体金属(MIM)电容器)可占据HBT芯片面积的多达百分之二十(20％)。也就是说，化合物半导体(例如，III族和V族(III-V)材料)电介质通常是不可用的，从而使得难以在化合物半导体器件中制造电容器(例如，MIM电容器)。相比之下，CMOS(互补金属氧化物半导体)硅基MIM电容器可以表现出比化合物半导体MIM电容器大四倍(4x)的电容密度。
本公开的各方面可以通过将化合物半导体晶体管(例如，化合物半导体场效应晶体管、异质结双极晶体管、高电子迁移率晶体管(HEMT)等)与高密度化合物半导体金属-绝缘体-金属(MIM)电容器(CAP)集成来解决该问题。用高密度化合物半导体MIM电容器代替HBT芯片的化合物半导体MIM电容器增加了电容密度(例如，增加了300％-600％)。高密度化合物半导体MIM电容器可占据显著减小的电容器面积(例如，原始尺寸的1/3至1/6)。这种HBT芯片面积减小可以显著降低HBT芯片成本(例如，降低13％-16％(从约20％))。此外，执行高密度化合物半导体MIM电容器在HBT芯片中的集成，而不改变HBT工艺并且不牺牲HBT的性能。高密度化合物半导体MIM电容器在HBT芯片中的集成也不涉及额外的掩模。
图1示出了半导体晶片的透视图。晶片100可以是半导体晶片，或者可以是在晶片100的表面上具有一层或多层半导体材料的衬底材料。当晶片100是半导体材料时，它可以使用直拉法(Czochralski)工艺从晶种生长，其中将晶种浸入半导体材料的熔浴中并缓慢旋转，并从熔池中移除。然后熔融的材料以晶体的取向结晶到晶种上。
晶片100可以由以下材料构成：化合物半导体材料，例如砷化镓(GaAs、InP)或氮化镓(GaN)；三元材料，例如砷化铟镓(InGaAs、AlGaAs、InGaSb)；四元材料(InGaAsP)；或任何可以作为其他化合物半导体材料的衬底材料的材料。尽管许多材料本质上可以是结晶的，但是多晶或非晶材料也可以被用于晶片100。
晶片100或耦合到晶片100的层可以被供应有使晶片100更导电的材料。例如但不限于，硅晶片可以具有添加到晶片100的磷或硼，以允许电荷在晶片100中流动。这些添加剂被称为掺杂剂，并在晶片100或晶片100的部分内提供额外的电荷载流子(电子或空穴)。通过选择提供额外电荷载流子的区域、提供哪种类型的电荷载流子以及晶片100中的附加电荷载流子的量(密度)，可以在晶片100中或晶片100上形成不同类型的电子器件。
晶片100具有取向102，其指示晶片100的晶体取向。取向102可以是如图1所示的晶片100的平坦边缘，或者可以是凹口或其他标记以示出晶片100的晶体取向。取向102可以指示晶片100中晶格平面的米勒指数。
在根据需要处理晶片100之后，沿着切割线104分割晶片100。切割线104指示晶片100将被分开或分成片的位置。切割线104可以限定已经制造在晶片100上的各种集成电路的轮廓。
一旦限定了切割线104，就可以将晶片100锯切或以其他方式分成片以形成裸片106。裸片106中的每一个可以是具有许多器件的集成电路，或者可以是单个电子器件。裸片106(也可以称为芯片或半导体芯片)的物理尺寸至少部分地取决于将晶片100分成特定尺寸的能力以及裸片106被设计为包含的单独器件的数量。
在将晶片100分成一个或多个裸片106之后，可以将裸片106安装到封装中以允许接入在裸片106上制造的器件和/或集成电路。封装可以包括单列直插式封装、双列直插式封装、主板封装、倒装芯片封装、铟点/凸点封装或提供对裸片106的接入的其他类型的器件。还可以通过导线接合、探针或其他连接来直接接入裸片106，而无需将裸片106安装到分离的封装中。
图2示出了裸片106的横截面视图。在裸片106中，可以存在衬底200，衬底200可以是半导体材料和/或可以用作用于电子器件的机械支撑。衬底200可以是经掺杂的半导体衬底，该经掺杂的半导体衬底具有遍及衬底200存在的电子(指定为N沟道)或空穴(指定为P沟道)电荷载流子。随后用电荷载流子离子/原子对衬底200的掺杂可以改变衬底200的电荷承载能力。
半导体衬底还可以具有阱206和阱208。阱208可以完全在阱206内，并且在一些情况下，可以形成双极结型晶体管(BJT)、异质结双极晶体管(HBT)或其他类似的化合物半导体晶体管。阱206还可以用作隔离阱以将阱208与裸片106内的电场和/或磁场隔离。
可以将层(例如，210至214)添加到裸片106。层210可以是例如氧化物或绝缘层，其可以将阱(例如，202-208)彼此隔离或者与裸片106上的其他器件隔离。在这种情况下，层210可以是二氧化硅、聚合物、电介质或另一电绝缘层。层210也可以是互连层，在这种情况下，它可以包括导电材料，例如铜、钨、铝、合金或其他导电或金属材料。
层212也可以是电介质或导电层，这取决于期望的器件特性和/或层的材料(例如，210和214)。层214可以是包封层，其可以保护层(例如，210和212)以及阱202-208和衬底200免受外力。例如但不作为限制，层214可以是保护裸片106免受机械损坏的层，或者层214可以是保护裸片106免受电磁或辐射损坏的材料层。
在裸片106上设计的电子器件可以包括许多特征或结构组件。例如，裸片106可以暴露于任何数量的方法以将掺杂剂赋予衬底200、阱202-208以及(如果需要)层(例如，210-214)。例如但不限于，裸片106可以暴露于离子注入、通过扩散工艺驱动到晶格中的掺杂剂原子的沉积、化学气相沉积、外延生长或其他方法。通过部分层(例如，210-214)的选择性生长、材料选择和去除，以及通过衬底200和阱202-208的选择性去除、材料选择和掺杂剂浓度，在本公开的范围内可以形成许多不同的结构和电子器件。
此外，可以通过各种工艺选择性地去除或添加衬底200、阱202-208和层(例如，210-214)。化学湿法蚀刻、化学机械平坦化(CMP)、等离子体蚀刻、光致抗蚀剂掩模、镶嵌工艺和其他方法可以产生本公开的结构和器件。本公开的各方面包括高密度化合物半导体晶体管与诸如异质结双极晶体管的化合物半导体晶体管的集成。
异质结双极晶体管(HBT)是一种双极晶体管，其针对器件的发射极区域和基极区域使用不同的半导体材料，从而产生异质结。异质结双极晶体管可以使用III-V族化合物半导体材料、II-VI族化合物半导体材料或其他类似的化合物半导体材料。III-V(和II-VI)族化合物半导体材料通常表现出高载流子迁移率和直接能隙。异质结双极晶体管通过支持实质上更高的频率(例如，高达几百千兆赫兹(GHz))来改进双极晶体管。因此，异质结双极晶体管通常用于高速电路，例如包括射频(RF)前端模块的移动RF收发器中的RF功率放大器的RF芯片设计，例如，如图3所示。
图3示出了无线设备300的示例性设计的框图。图3示出了收发器320的示例，其可以是无线收发器(WTR)。通常，发射器330和接收器350中的信号的调节可以由放大器、滤波器、上变频器、下变频器等的一个或多个级来执行。这些电路块可以与图3所示的配置不同地布置。此外，图3中未示出的其他电路块也可被用于调节发射器330和接收器350中的信号。除非另有说明，否则在图3或任何其它附图中的任何信号都可以是单端或差分。图3中的一些电路块也可以省略。
在图3所示的示例中，无线设备300通常包括收发器320和数据处理器310。数据处理器310可以包括用于存储数据和程序代码的存储器(未示出)，并且通常可以包括模拟和数字处理元件。收发器320可以包括支持双向通信的发射器330和接收器350。通常，无线设备300可以包括用于任何数量的通信系统和频带的任何数量的发射器和/或接收器。收发器320的全部或一部分可以在一个或多个模拟集成电路(IC)、射频(RF)集成电路(RFIC)、混合信号IC等上实现。
发射器或接收器可以用超外差架构或直接转换架构实现。在超外差架构中，信号在多个级中在射频和基带之间进行频率转换，例如，对于接收器在一个级中从射频到中频(IF)，并且然后在另一个级中从中频到基带。在直接转换架构中，信号在一级中在射频和基带之间进行频率转换。超外差和直接转换架构可以使用不同的电路块和/或具有不同的要求。在图3所示的示例中，发射器330和接收器350用直接转换架构实现。
在发射路径中，数据处理器310处理要发射的数据。数据处理器310还在发射路径中向发射器330提供同相(I)和正交(Q)模拟输出信号。在示例性方面，数据处理器310包括数模转换器(DAC)314a和314b，用于将数据处理器310产生的数字信号转换成同相(I)和正交(Q)模拟输出信号(例如，I和Q输出电流)用于进一步处理。
在发射器330内，低通滤波器332a和332b分别对同相(I)和正交(Q)模拟发射信号进行滤波，以去除由先前的数模转换引起的不需要的图像。放大器(Amp)334a和334b分别放大来自低通滤波器332a和332b的信号，并提供同相(I)和正交(Q)基带信号。上变频器340将与来自TX LO信号发生器390的同相(I)和正交(Q)发射(TX)本地振荡器(LO)信号同相(I)和正交(Q)的基带信号上变频，以提供上变频信号。滤波器342对上变频信号进行滤波，以去除由上变频引起的不需要的图像以及接收频带中的噪声。功率放大器(PA)344放大来自过滤器342的信号以获得期望的输出功率电平且提供发射射频信号。发射射频信号通过双工器/开关346路由，并经由天线348发射。
在接收路径中，天线348接收通信信号并提供所接收的射频(RF)信号，所接收的RF信号通过双工器/开关346被路由并提供给低噪声放大器(LNA)352。双工器/开关346被设计为在特定接收(RX)-发射(TX)(RX-TX)双工器频率分离的情况下操作，使得RX信号与TX信号隔离。所接收的RF信号由LNA 352放大且由滤波器354滤波，以获得期望的RF输入信号。下变频混频器361a和361b将滤波器354的输出与来自RX LO信号发生器380的同相(I)和正交(Q)接收(RX)LO信号(即，LO_I和LO_Q)混合以产生同相(I)和正交(Q)基带信号。同相(I)和正交(Q)基带信号由放大器362a和362b放大，并由低通滤波器364a和364b进一步过滤，以获得同相(I)和正交(Q)模拟输入信号，该同相(I)和正交(Q)模拟输入信号被提供到数据处理器310。在所示的示例性配置中，数据处理器310包括模数转换器(ADC)316a和316b，用于将模拟输入信号转换为数字信号，以供数据处理器310进一步处理。
在图3中，发射本地振荡器(TX LO)信号发生器390产生被用于上变频的同相(I)和正交(Q)TX LO信号，而接收本地振荡器(RX LO)信号发生器380产生被用于下变频的同相(I)和正交(Q)RX LO信号。每个LO信号是具有特定基频的周期信号。锁相环(PLL)392从数据处理器310接收定时信息，并产生用于调节来自TX LO信号发生器390的TX LO信号的频率和/或相位的控制信号。类似地，PLL382从数据处理器310接收定时信息，并产生用于调节来自RX LO信号发生器380的RX LO信号的频率和/或相位的控制信号。
无线设备300可以支持载波聚合，并且可以(i)接收由一个或多个小区在不同频率的多个下行链路载波上发射的多个下行链路信号和/或(ii)在多个上行链路载波上将多个上行链路信号发射给一个或多个小区。对于带内载波聚合，传输在相同频带中的不同载波上被发送。对于带间载波聚合，传输在不同频带的多个载波上被发送。然而，本领域技术人员将理解，本文描述的方面可以在不支持载波聚合的系统、设备和/或架构中实现。
功率放大器344可以包括具有例如驱动器级、功率放大器级或其他组件的一个或多个级，其可以被配置为在一个或多个频率上、在一个或多个频带中以及在一个或多个功率水平放大通信信号。通常选择被配置成放大通信信号的晶体管以在实质上更高的频率操作。异质结双极晶体管通过支持实质上更高的频率(例如，高达几百千兆赫兹(GHz))来改进双极晶体管。因此，异质结双极晶体管通常被用于高速电路，例如包括移动RF收发器中的RF功率放大器的指定高功率效率的RF芯片设计。
异质结双极晶体管集成电路(HBT芯片)可以集成电阻器、电容器和异质结双极晶体管，以提供例如功率放大器。不幸的是，由于HBT工艺中可用的有限范围的电介质材料，电容器(例如，金属绝缘体金属(MIM)电容器)可能占据HBT芯片面积的实质上一部分。也就是说，化合物半导体(例如，III族和V族(III-V)材料)电介质通常是不可用的，从而使得难以在化合物半导体器件中制造电容器(例如，MIM电容器)。相比之下，相对于化合物半导体MIM电容器，CMOS(互补金属氧化物半导体)硅基MIM电容器可以表现出显著增加的电容密度。
本公开的各方面可以通过将化合物半导体晶体管(例如，化合物半导体场效应晶体管、异质结双极晶体管、高电子迁移率晶体管(HEMT)等)与高密度化合物半导体金属-绝缘体-金属(MIM)电容器(CAP)集成来解决该问题。可以在不改变HBT工艺并且不牺牲HBT性能的情况下执行高密度化合物半导体MIM电容器在HBT芯片中的集成。高密度化合物半导体MIM电容器在HBT芯片中的集成也可以不涉及额外的掩模，同时减小化合物半导体MIM电容器的占地面积(footprint)。
图4示出了异质结双极晶体裸片片400，其集成了化合物半导体晶体管(例如，异质结双极晶体管(HBT)410)、电阻器402(例如，薄膜电阻器)和化合物半导体MIM电容器430。虽然示出为集成HBT410和化合物半导体MIM电容器430，但是化合物半导体MIM电容器430可以与场效应晶体管或其他类似的化合物半导体器件集成，例如高电子迁移率晶体管(HEMT)。
HBT芯片400可以提供例如基于HBT的功率放大器，例如图3的功率放大器344。HBT410包括发射极420(EM)、接触发射极420的基极414、接触基极414的集电极412和接触集电极412的子集电极411。发射极420包括发射极接触422(EC)，基极414包括基极接触424(BC)，并且子集电极411包括集电极接触426(CC)。HBT 410由化合物半导体衬底428(例如，砷化镓(GaAs))支撑。另外，电阻器402和化合物半导体MIM电容器430邻近HBT 410布置。电阻器402的导电材料可包括但不限于氮化钽(TaN)、硅化钨(WSi)、铬化镍(NiCr)、氮化钴(CoN)或其他类似导电材料。电阻器402的厚度可以在十埃(10A)至一千埃(1000A)的范围内。
如所述，化合物半导体MIM电容器430可占据HBT芯片400的芯片面积的多达百分之二十(20％)。化合物半导体MIM电容器430的大尺寸是由于用于形成化合物半导体MIM电容器430的HBT工艺造成的。特别地，用于形成化合物半导体MIM电容器430的HBT电介质(例如，氮化硅(SiN))通常表现出低电介质常数(例如，大约7)。因此，化合物半导体MIM电容器430的电容密度低，因为电容密度与绝缘体的电介质常数成正比。在图4所示的堆叠MIM电容器配置中，化合物半导体MIM电容器430的电容密度增加。
在这种布置中，三个电极用于支撑两个并联电容器。第一电容器(C1)形成在第一导电互连(M1)电极、第二电介质层434(第一SiNx)和第二导电互连(M2)电极之间。第二电容器(C2)形成在(M1)电极、第一电介质层432(第二SiNx)和集电极接触(CC)金属之间。第一电容器C1(例如，第一电容组件)可以表现出每平方米六百皮法(600pF/mm2)的电容密度。第二电容器C2(例如，第二电容组件)可以表现出每平方米三百皮法(300pF/mm2)的电容密度，总堆叠电容密度为900pF/mm2。相比之下，硅基CMOS电容器可以表现出每平方米四千法拉(4000fF/mm2)的电容密度，同时占据芯片面积的不到百分之五(5％)。
图5A至图5C示出了根据本公开方面的并联电容器配置中的高密度化合物半导体MIM电容器。图5A示出了根据本公开方面的化合物半导体MIM电容器500的横截面图。在一些实施例中，术语“在...上”可以指物理接触。在一些实施例中，术语“在...上”可以指经由一个或多个中间层的接触，以给出本公开的效果。化合物半导体MIM电容器500可以包括支撑第一电介质层SiN1和过孔一(V1)的集电极接触层(CC金属)。第一导电互连M1布置在第一电介质层SiN1上。CC金属的导电材料可包括但不限于钛(Ti)、铂(Pt)、金(Au)、钴(Co)或其他类似的导电材料。CC金属的厚度可以在十埃(10A)至一千埃(1000A)的范围内。
在这种布置中，代替第二电介质层，将高K电介质层(HiK层)沉积在第一导电互连M1上。另外，第二导电互连M2布置在HiK层上以形成第一电容组件(例如，电容器C1)。M1电极通过过孔一(V1)与第一导电互连M1电接触，并且M2电极与第二导电互连M2电接触以接入第一电容器C1。此外，集电极接触(CC)电极通过过孔一V1和过孔二V2与CC金属电接触，以接入第二电容组件(例如，电容器C2)。第一导电互连M1和第二导电互连M2的材料可包括但不限于钨(W)、铜(Cu)、铝(Al)、钴(Co)或其他类似的导电材料。第一导电互连M1和第二导电互连M2的厚度可以在十分之五微米(.5μm)至四(4)和八(8)微米之间的范围内。
在一种布置中，HiK层是氧化铪(HfO2)或其他类似的高K电介质，包括但不限于氧化铝(Al2O3)、氧化镧(La2O3)、氧化钇(Y2O3)、铝酸镧(LaAlO3)、钛酸锶(SrTiO)、氧化锆(ZrO2)、氧氮化硅(SiON)、碳氧氮化硅、五氧化二钽(Ta2O5)、氧化钛(TiO2)、氧化铈(CeO2)、溴锆钛氧化物(BaZrTiO3)、(Bz，Ca，Sr)F2、钡锶钛氧化物(BaSrTiO3)、铅镧钛氧化物(PbLaZrTiO3)、铅钛氧化物(PbTiO3)、铅镁铌氧化物(PbMgNbO3)、氧化镁(MgO)或氧化锌(ZnO)。HiK层的厚度可以在2纳米(2nm)至100纳米(100nm)的范围内。使用这些高K电介质可以显著增加化合物半导体MIM电容器500的电容密度(例如，300％)，同时引起来自后端金属电容的可忽略的影响。
图5B示出了顶视图550，并且图5C示出了根据本公开方面的图5A的化合物半导体MIM电容器500的简化端子视图。在图5B的布置中，HiK层的使用使得第一电容器C1的M2极板的尺寸能够显著减小。M2极板的减小可以使电容器面积减小百分之二十(20％)。电容器面积减小可达总芯片面积的约7％(7％)，这导致显著的裸片成本的降低(例如，13％)。
图6A至图6C示出了根据本公开方面的备选并联电容器配置中的高密度化合物半导体MIM电容器600。在该布置中，导电电极层640(例如，氮化钽(TaN)或镍铬(NiCr)金属)沉积在第一电介质层SiN1上。另外，在导电电极层640上沉积高K层(HiK层)以形成第二高密度电容器C2。该HiK层可以称为第三电介质层。
基于图6C的化合物半导体MIM电容器600的简化端子视图670，导电接触电极642通过过孔一V1和过孔二V2与导电电极层640电接触。对高密度第二电容器C2的接入通过导电接触电极642和M1电极提供。另外，M1电极通过过孔二V2与第一导电互连M1电接触，并且M2电极与第二导电互连M2电接触。在这种布置中，通过M1电极和M2电极提供对低密度电容器C1的接入。
如在顶视图650(图6B)中所见，HiK层的使用使得第一电容器C1的M2极板的尺寸能够显著减小。M2极板的减小也可以产生显著的电容器面积减小。电容器面积减小可以相当于总芯片面积的显著减小，这降低了裸片成本。另外，导电电极层640的材料可以从高精度金属电阻器(例如图4的电阻器402)被略微修改。
图7A至图7C示出了根据本公开的方面的另一备选并联电容器配置中的高密度化合物半导体MIM电容器700。在这种布置中，第二高K层(HiK层-2#)沉积在第一高密度电容器C1的M1极板上，以代替第二电介质层SiN2，如图6A所示。类似于6A中的配置，在导电电极层640上沉积第一高K层(HiK层-1#)以形成第二高密度电容器C2。另外，将导电电极层640沉积在第一电介质层SiN1上。
基于图7C的化合物半导体MIM电容器700的简化的端子视图770，通过M1电极和M2电极提供对第一高密度电容器C1的接入。在这种布置中，M1电极通过过孔二V2与M1极板电接触，并且M2电极与第一高密度电容器的M2极板电接触。另外，导电接触电极642还通过过孔一V1和过孔二V2与导电电极层640电接触。还通过导电接触电极642和M1电极提供对第二高密度电容器C2的接入。
在图7B的顶视图750中，第一HiK层-1#和第二HiK层-2#的使用提供了电容密度的显著增加(例如，500％的改善)。这种布置还产生显著的电容器面积减小(例如，20％)。电容器面积减小可以相当于总芯片面积的显著减小(例如，4％)，从而降低了裸片成本(例如，16％)。
图8A至图8C示出了根据本公开方面的另一备选并联电容器配置中的高密度化合物半导体MIM电容器800。在这种布置中，第二高K层(HiK层-2#)也沉积在第一高密度电容器C1的M1极板上，以代替第二电介质层SiN2，如图6A所示。类似于7A中的配置，第一高K层(HiK层-1#)沉积在导电电极层640上以形成第二高密度电容器C2。另外，导电电极层640沉积在第一电介质层SiN1上。
在这种布置中，CC电极通过过孔一V1和过孔二V2与CC金属电接触。CC电极的这种布置提供与第一高密度电容器C1和第二高密度电容器C2并联的第三电容组件(例如，电容器C3)。第三电容器C3(例如，第三电容组件)可以包括作为第一极板的CC金属、作为电容器电介质的第一电介质层SiN1以及作为第二极板的导电电极层640。
基于图8C的化合物半导体MIM电容器800的简化的端子视图870，CC电极通过过孔一V1和过孔二V2电接触CC金属。通过导电接触电极642和CC电极提供对第三电容器C3的接入。另外，M1电极通过过孔二V2与第一导电互连M1电接触，并且M2电极与第二导电互连M2电接触。在这种布置中，通过M1电极和M2电极提供对第一高密度电容器C1的接入。通过M1电极和导电接触电极642提供对第二高密度电容器的接入。
在图8B的顶视图850中，第三电容器C3的添加提供了电容密度的进一步增加(例如，560％的改善)。这种布置还产生显著的电容器面积减小(例如，20％)。电容器面积减小可以相当于总芯片面积的显著减小(例如，3.5％)，同样节省成本(例如，16.5％)。这在无需修改HBT工艺的情况下实现了显著的裸片成本降低。
虽然示出包括三个并联电容器(例如，C1、C2和C3)，但应该认识到：根据本公开的方面涵盖使用附加的互连层(例如，M3、M4等)和电介质层来实现附加的并联或串联耦合电容器的形成。例如，第四电容器C4(例如，第四电容组件)可以由第一导电互连M1或第二导电互连M2上的第四电介质层和第三导电互连M3形成。
根据本公开的附加方面，化合物半导体材料可以包括但不限于砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、镓锑(GaSb)、磷化镓(GaP)、砷化铟镓(InGaAs)、砷化铝镓(AlGaAs)、磷化铟镓(InGaP)、磷化铝镓(AsGaP)、铝镓锑(AlGaSb)、铟镓锑(InGaSb)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、砷磷化铟镓(InGaAsP)、砷锑化铟镓(InGaAsSb)或砷氮化铟镓(InGaAs:N)。这些仅是示例性的，并且其他材料也是可能的。
图9是说明根据本发明的方面的制造高密度金属-绝缘体-金属(MIM)电容器的方法的流程图。方法900中的块可以以所示顺序执行或不执行，并且在一些方面，可以至少部分地并行执行。
方法900开始于框902，其中第一电介质层沉积在由化合物半导体衬底支撑的集电极接触层上。例如，第一电介质层SiN1沉积在CC金属上，如图5A所示。备选地，可以在CC金属上沉积高K电介质层以增加电容密度。在框904处，在第一电介质层上沉积导电电极层以形成第一电容组件。例如，导电电极层640沉积在第一电介质层SiN1上以形成第三电容器C3。通过用高K电介质代替第一电介质层SiN1，可以将第三电容器C3转换为高密度电容器。
再次参考图9，在框906处，在导电电极层上沉积第二电介质层。例如，如图8A所示，HiK层-1#沉积在导电电极层640上。在框908处，在第二电介质层上形成第一导电互连以形成第二电容组件。例如，如图8A所示，第一导电互连M1形成在HiK层-1#上，以形成第二高密度电容器C2。在框910处，在第一导电互连上沉积第三电介质层。例如，HiK层-2#可以沉积在第一导电互连M1上。在框912处，在第三电介质层上形成第二导电互连以形成第三电容组件。例如，第二导电互连M2形成在HiK层-2#上以形成第一高密度电容器C1(第一电容组件)。
HBT芯片可以集成电阻器、电容器和异质结双极晶体管，以提供例如功率放大器。执行高密度化合物半导体MIM电容器在HBT芯片中的集成，而无需修改HBT工艺并且无需牺牲HBT的性能。高密度化合物半导体MIM电容器在HBT芯片中的集成也不涉及额外的掩模，同时减小了化合物半导体MIM电容器的占地面积。
根据本公开的另一方面，描述了金属-绝缘体-金属电容器。MIM电容器可以包括用于支撑所述MIM电容器的部件。支撑部件可以例如包括化合物半导体衬底428，如图4所示。在另一方面，前述部件可以是任何层、模块或被配置为执行通过前述部件叙述的功能的任何装置。
图10是示出示例性无线通信系统100的框图，其中可以有利地采用本公开的一个方面。出于说明的目的，图10示出了三个远程单元1020、1030和1050以及两个基站1040。将认识到，无线通信系统可以具有更多的远程单元和基站。远程单元1020、1030和1050包括IC器件1025A、1025C和1025B，其包括所公开的化合物半导体MIM电容器。将认识到，其他设备也可以包括所公开的化合物半导体MIM电容器，例如基站、用户设备和网络设备。图10示出了从基站1040到远程单元1020、1030和1050的前向链路信号1080以及从远程单元1020、1030和1050到基站1040的反向链路信号1090。
在图10中，远程单元1020被示为移动电话，远程单元1030被示为便携式计算机，并且远程单元1050被示为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持个人通信系统(PCS)单元、诸如个人数字助理(PDA)的便携式数据单元、GPS使能设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表装备的固定位置数据单元、或者存储或检索数据或计算机指令的其他通信设备或其组合。尽管图10示出了根据本公开的方面的远程单元，但是本公开不限于这些示例性示出的单元。本发明的各方面可适用于包括所公开的化合物半导体MIM电容器的许多设备。
所附权利要求及其等同物旨在涵盖落入保护范围和精神内的这些形式或修改。例如，这里公开的示例装置、方法和系统可以应用于订阅多个通信网络和/或通信技术的多SIM无线设备。除其它之外，本文公开的装置、方法和系统还可以数字地和不同地实现。图中所示的各种组件可以实现为例如但不限于处理器上的软件和/或固件、ASIC/FPGA/DSP或专用硬件。而且，以上公开的特定示例方面的特征和属性可以以不同方式组合以形成附加方面，所有这些方面都落入本公开的范围内。
提供前述方法描述和工艺流程图仅作为说明性示例，并不旨在要求或暗示必须以所呈现的顺序执行该方法的操作。某些操作可以以不同顺序执行。诸如“之后”、“然后”、“接下来”等词语并不旨在限制操作的顺序；这些词只是用来引导读者阅读方法的描述。
结合本文中所揭示的方面而描述的各种说明性逻辑块、模块、电路和操作可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，本文已经在其功能方面一般性地描述了各种示例性的组件、块、模块、电路和操作。将此功能性实施为硬件还是软件取决于具体应用和强加于整个系统的设计约束。技术人员可以针对每个具体应用以不同方式实现所描述的功能，但是这种实现决策不应被解释为导致脱离本公开的范围。
用于实现结合本文公开的各个方面描述的各种说明性逻辑、逻辑块、模块和电路的硬件可以用被设计用于执行本文所述功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、离散门或晶体管逻辑、分立硬件组件或其任何组合来实现或执行。通用处理器可以是微处理器，但是备选地，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实现为接收器设备的组合(例如DSP和微处理器的组合)、多个微处理器、结合DSP内核的一个或多个微处理器或任何其他这样的配置。备选地，一些操作或方法可以由特定于给定功能的电路系统执行。
在一个或多个示例性方面中，本文中所描述的功能可以硬件、软件、固件或其任何组合来实现。如果以软件实现，则可以将功能作为一个或多个指令或代码存储在非暂时性计算机可读存储介质或非暂时性处理器可读存储介质上。本文所公开的方法或算法的操作可以在可驻留在非暂时性计算机可读或处理器可读存储介质上的处理器可执行指令中来体现。非暂时性计算机可读或处理器可读存储介质可以是可由计算机或处理器访问的任何存储介质。作为示例而非限制，这种非暂时性计算机可读或处理器可读存储介质可包括随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、闪存存储器、CD-ROM或其他光盘存储装置、磁盘存储装置或其他磁存储设备、或可用于以指令或数据结构的形式存储所需程序代码并且可由计算机访问的任何其他介质。这里使用的磁盘和光盘包括致密盘(CD)、激光盘、光盘、数字通用光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据而光盘通过激光光学地再现数据。以上的组合也包括在非暂时性计算机可读和处理器可读介质的范围内。另外，方法或算法的操作可以作为代码和/或指令的一个或任何组合或一组代码和/或指令驻留在非暂时性处理器可读存储介质和/或计算机可读存储介质上，其可以合并到计算机程序产品中。
尽管本公开提供了某些示例方面和应用，但是对于本领域普通技术人员显而易见的其他方面，包括没有提供本文所阐述的所有特征和优点的方面，也在本公开的范围内。例如，除其它之外，这里描述的装置、方法和系统可以数字地和不同地执行。因此，本公开的范围旨在仅通过参考所附权利要求来限定。

Claims (22)

1.一种金属-绝缘体-金属(MIM)电容器，包括：
化合物半导体衬底；
在所述化合物半导体衬底上的集电极接触层；
在所述集电极接触层上的第一电介质层；
在所述第一电介质层上的导电电极层，第一电容组件包括所述集电极接触层、所述导电电极层和所述第一电介质层；
在所述导电电极层上的第二电介质层；
在所述第二电介质层上的第一导电互连，第二电容组件包括所述第一导电互连、所述导电电极层和所述第二电介质层；
在所述第一导电互连上的第三电介质层；和
在所述第三电介质层上的第二导电互连，第三电容组件包括所述第二导电互连、所述第一导电互连和所述第三电介质层，并且与所述第二电容组件和所述第一电容组件并联布置。
2.根据权利要求1所述的MIM电容器，其中所述第一电介质层、所述第二电介质层和/或所述第三电介质层包括高K电介质层。
3.根据权利要求1所述的MIM电容器，还包括：
第四电介质层；和
第三导电互连，第四电容组件包括所述第一导电互连和所述第二导电互连中的一个、所述第四电介质层以及所述第三导电互连。
4.根据权利要求1所述的MIM电容器，其中所述导电电极层包括氮化钽(TaN)或镍铬(NiCr)。
5.根据权利要求1所述的MIM电容器，其与从所述导电电极层的材料制造的电阻器集成。
6.根据权利要求1所述的MIM电容器，其中所述化合物半导体衬底包括磷化铟(InP)、氮化镓(GaN)、镓锑(GaSb)、磷化镓(GaP)、砷化铟镓(InGaAs)、砷化铝镓(AlGaAs)、磷化铟镓(InGaP)、磷化铝镓(AsGaP)、铝镓锑(AlGaSb)、铟镓锑(InGaSb)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、砷磷化铟镓(InGaAsP)、砷锑化铟镓(InGaAsSb)或砷氮化铟镓(InGaAs:N)。
7.根据权利要求1所述的MIM电容器，其与异质结双极晶体管(HBT)集成在HBT芯片上。
8.根据权利要求7所述的MIM电容器，其中所述HBT芯片被结合到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机中的至少一个中。
9.一种制造高密度金属-绝缘体-金属(MIM)电容器的方法，包括：
在化合物半导体衬底上的集电极接触层上沉积第一电介质层；
在所述第一电介质层上沉积导电电极层，以形成第一电容组件；
在所述导电电极层上沉积第二电介质层；
在所述第二电介质层上形成第一导电互连，以形成第二电容组件；
在所述第一导电互连上沉积第三电介质层；以及
在所述第三电介质层上形成第二导电互连，以形成第三电容组件，所述第三电容组件与所述第二电容组件和所述第一电容组件并联布置。
10.根据权利要求9所述的方法，其中沉积所述第二电介质层包括：在所述导电电极层上沉积高K电介质层。
11.根据权利要求9所述的方法，还包括：
在所述第二导电互连上沉积第四电介质层；以及
在所述第四电介质层上沉积第三导电互连，以形成第四电容组件。
12.根据权利要求9所述的方法，其中沉积所述导电电极层包括：在所述第一电介质层上沉积氮化钽(TaN)或镍铬(NiCr)。
13.根据权利要求9所述的方法，还包括：从所述导电电极层的材料制造在所述化合物半导体衬底上的电阻器。
14.根据权利要求9所述的方法，还包括：
将所述MIM电容器与异质结双极晶体管(HBT)集成在HBT芯片上；以及
将所述HBT芯片集成到无线收发器中，所述无线收发器被结合到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机中的至少一个中。
15.一种金属-绝缘体-金属(MIM)电容器，包括：
用于支撑MIM电容器的部件；
在用于支撑的所述部件上的集电极接触层；
在所述集电极接触层上的第一电介质层；
在所述第一电介质层上的导电电极层，第一电容组件包括所述集电极接触层、所述导电电极层和所述第一电介质层；
在所述导电电极层上的第二电介质层；
在所述第二电介质层上的第一导电互连，第二电容组件包括所述第一导电互连、所述导电电极层和所述第二电介质层；
在所述第一导电互连上的第三电介质层；以及
在所述第三电介质层上的第二导电互连，第三电容组件包括所述第二导电互连、所述第一导电互连和所述第三电介质层，并且与所述第二电容组件和所述第一电容组件并联布置。
16.根据权利要求15所述的MIM电容器，其中所述第一电介质层、所述第二电介质层和/或所述第三电介质层包括高K电介质层。
17.根据权利要求15所述的MIM电容器，还包括：
第四电介质层；以及
第三导电互连，第四电容组件包括所述第一导电互连和所述第二导电互连中的一个、所述第四电介质层以及所述第三导电互连。
18.根据权利要求15所述的MIM电容器，其中所述导电电极层包括氮化钽(TaN)或镍铬(NiCr)。
19.根据权利要求15所述的MIM电容器，其与从所述导电电极层的材料制造的电阻器集成。
20.根据权利要求15所述的MIM电容器，其中用于支撑的所述部件包括磷化铟(InP)、氮化镓(GaN)、镓锑(GaSb)、磷化镓(GaP)、砷化铟镓(InGaAs)、砷化铝镓(AlGaAs)、磷化铟镓(InGaP)、磷化铝镓(AsGaP)、铝镓锑(AlGaSb)、铟镓锑(InGaSb)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、砷磷化铟镓(InGaAsP)、砷锑化铟镓(InGaAsSb)或砷氮化铟镓(InGaAs:N)。
21.根据权利要求15所述的MIM电容器，其与异质结双极晶体管(HBT)集成在HBT芯片上。
22.根据权利要求21所述的MIM电容器，其中所述HBT芯片被结合到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机中的至少一个中。
CN201880024649.3A 2017-04-14 2018-02-20 化合物半导体晶体管与高密度电容器的集成 Pending CN110546756A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/488,108 US10026731B1 (en) 2017-04-14 2017-04-14 Compound semiconductor transistor integration with high density capacitor
US15/488,108 2017-04-14
PCT/US2018/018790 WO2018190951A1 (en) 2017-04-14 2018-02-20 Compound semiconductor transistor integration with high density capacitor

Publications (1)

Publication Number Publication Date
CN110546756A true CN110546756A (zh) 2019-12-06

Family

ID=61569438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880024649.3A Pending CN110546756A (zh) 2017-04-14 2018-02-20 化合物半导体晶体管与高密度电容器的集成

Country Status (4)

Country Link
US (1) US10026731B1 (zh)
EP (1) EP3610502A1 (zh)
CN (1) CN110546756A (zh)
WO (1) WO2018190951A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767650A (zh) * 2019-09-20 2020-02-07 福建省福联集成电路有限公司 一种提高抗击穿能力的smim电容结构及制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544682A (zh) * 2019-09-09 2019-12-06 上海华虹宏力半导体制造有限公司 形成并联电容器的方法及并联电容器
JP2024520787A (ja) * 2021-06-11 2024-05-24 華為技術有限公司 集積デバイス、半導体デバイス、および集積デバイスの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247500A (ja) * 2003-02-13 2004-09-02 Sony Corp キャパシタおよびその製造方法
KR20050057705A (ko) * 2003-12-10 2005-06-16 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법
CN1685475A (zh) * 2002-09-23 2005-10-19 国际商业机器公司 双镶嵌结构中的金属－绝缘体－金属电容结构及制造方法
CN101364532A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法、半导体器件及其制造方法
CN102473596A (zh) * 2009-08-06 2012-05-23 高通股份有限公司 高击穿电压嵌入式mim电容器结构
US20140138793A1 (en) * 2012-11-21 2014-05-22 Qualcomm Incorporated Capacitor using middle of line (mol) conductive layers
US20140312390A1 (en) * 2013-04-17 2014-10-23 Win Semiconductors Corp. Layout Structure of Heterojunction Bipolar Transistors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900001394B1 (en) 1985-04-05 1990-03-09 Fujitsu Ltd Super high frequency intergrated circuit device
JP2940306B2 (ja) * 1992-06-24 1999-08-25 松下電器産業株式会社 ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法
US5268315A (en) * 1992-09-04 1993-12-07 Tektronix, Inc. Implant-free heterojunction bioplar transistor integrated circuit process
KR100220250B1 (ko) * 1996-10-19 1999-09-15 김영환 광전자 집적 회로의 제조 방법
US5821602A (en) 1996-11-25 1998-10-13 Spectrian, Inc. RF power transistor having improved stability and gain
JP2001326284A (ja) 2000-05-17 2001-11-22 Nec Corp 化合物半導体集積回路およびその製造方法
TWI288435B (en) * 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system
GB0126895D0 (en) 2001-11-08 2002-01-02 Denselight Semiconductors Pte Fabrication of a heterojunction bipolar transistor with intergrated mim capaci or
US20070023901A1 (en) * 2005-07-29 2007-02-01 Gerard Mahoney Microelectronic bond pad
JP2013026540A (ja) * 2011-07-25 2013-02-04 Renesas Electronics Corp 半導体集積回路装置
JP6462367B2 (ja) 2015-01-13 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1685475A (zh) * 2002-09-23 2005-10-19 国际商业机器公司 双镶嵌结构中的金属－绝缘体－金属电容结构及制造方法
JP2004247500A (ja) * 2003-02-13 2004-09-02 Sony Corp キャパシタおよびその製造方法
KR20050057705A (ko) * 2003-12-10 2005-06-16 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법
CN101364532A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法、半导体器件及其制造方法
CN102473596A (zh) * 2009-08-06 2012-05-23 高通股份有限公司 高击穿电压嵌入式mim电容器结构
US20140138793A1 (en) * 2012-11-21 2014-05-22 Qualcomm Incorporated Capacitor using middle of line (mol) conductive layers
US20140312390A1 (en) * 2013-04-17 2014-10-23 Win Semiconductors Corp. Layout Structure of Heterojunction Bipolar Transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767650A (zh) * 2019-09-20 2020-02-07 福建省福联集成电路有限公司 一种提高抗击穿能力的smim电容结构及制作方法

Also Published As

Publication number Publication date
WO2018190951A1 (en) 2018-10-18
EP3610502A1 (en) 2020-02-19
US10026731B1 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
US10084074B1 (en) Compound semiconductor field effect transistor gate length scaling
US10062683B1 (en) Compound semiconductor transistor and high-Q passive device single chip integration
US10461164B2 (en) Compound semiconductor field effect transistor with self-aligned gate
US10546852B2 (en) Integrated semiconductor devices and method of fabricating the same
CN110301048B (zh) 用于功率放大器的具有多个基极台面和功率级的异质结双极晶体管单位单元
CN110546756A (zh) 化合物半导体晶体管与高密度电容器的集成
US11437367B2 (en) Heterogeneous integrated wideband high electron mobility transistor power amplifier with a single-crystal acoustic resonator/filter
US10680086B2 (en) Radio frequency silicon-on-insulator integrated heterojunction bipolar transistor
KR102205010B1 (ko) 저 도핑된 드레인을 갖는 고전력 화합물 반도체 전계 효과 트랜지스터 디바이스들
US20220302107A1 (en) Compound semiconductor and complementary metal oxide semiconductor (cmos) transistor integration
US10622465B2 (en) Heterojunction bipolar transistor (HBT)
CN110870076B (zh) 具有低掺杂漏极的高功率化合物半导体场效应晶体管器件
US10622491B2 (en) Well doping for metal oxide semiconductor (MOS) varactor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191206

WD01 Invention patent application deemed withdrawn after publication