CN110767650A - 一种提高抗击穿能力的smim电容结构及制作方法 - Google Patents
一种提高抗击穿能力的smim电容结构及制作方法 Download PDFInfo
- Publication number
- CN110767650A CN110767650A CN201910890383.7A CN201910890383A CN110767650A CN 110767650 A CN110767650 A CN 110767650A CN 201910890383 A CN201910890383 A CN 201910890383A CN 110767650 A CN110767650 A CN 110767650A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- contact metal
- nitride layer
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 230000015556 catabolic process Effects 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 509
- 239000002184 metal Substances 0.000 claims abstract description 509
- 150000004767 nitrides Chemical class 0.000 claims abstract description 177
- 239000004642 Polyimide Substances 0.000 claims abstract description 67
- 229920001721 polyimide Polymers 0.000 claims abstract description 67
- 230000001681 protective effect Effects 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 239000000203 mixture Substances 0.000 claims abstract description 10
- 238000001704 evaporation Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 440
- 239000011241 protective layer Substances 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- -1 helium ions Chemical class 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 29
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910005540 GaP Inorganic materials 0.000 description 4
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- JHKXZYLNVJRAAJ-WDSKDSINSA-N Met-Ala Chemical compound CSCC[C@H](N)C(=O)N[C@@H](C)C(O)=O JHKXZYLNVJRAAJ-WDSKDSINSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明公开一种提高抗击穿能力的SMIM电容结构及制作方法，其中方法包括如下步骤：在第二外延结构的绝缘区域上蒸镀第一层金属，形成电容的第一极板；沉积第三氮化物层，并在第一层极板上蚀刻出第一保护环窗口，保留第一保护环窗口外侧的第三氮化物层作为第一保护环组成结构；沉积第四氮化物层，并在第一极板上的一侧蚀刻出金属连接窗口，第一极板上保留的第四氮化物层作为第一介电层和第一保护环组成结构。第三氮化物层和第四氮化物层、第五氮化物层、第六氮化物层和聚酰亚胺层组成的保护环结构，能够提升SMIM电容的抗击穿能力，并提高电容器件的抗水汽能力和可靠性。
Description
技术领域
本发明涉及半导体器件上电容制作领域，尤其涉及一种SMIM电容结构及制作方法。
背景技术
目前应用在的HBT MMIC中的堆叠薄膜电容(STACK MIM简称SMIM)是两个MIM电容的并联结构，其作用在于能提高电容的容值。但在HBT的集成芯片的制造中，为了节省生产成本，电容的极板金属往往与HBT的三个极的接触金属或者导线金属共用，三个极的氮化硅钝化层往往也会被用作SMIM电容的介电层，但是这样在容值提升的同时，其抗击穿能力随之下降；而在SMIM的结构上，存在一定的高低差，容易导致金属断裂。
发明内容
为此，需要提供一种提高抗击穿能力的SMIM电容的制作方法，解决传统SMIM电容抗击穿能力弱的问题。
为实现上述目的，发明人提供了一种提高抗击穿能力的SMIM电容结构的制作方法，包括以下步骤：
在第二外延结构的绝缘区域上蒸镀第一层金属，形成电容的第一极板；
沉积第三氮化物层，并在第一层极板上蚀刻出第一保护环窗口，保留第一保护环窗口外侧的第三氮化物层作为第一保护环组成结构；
沉积第四氮化物层，并在第一极板上的一侧蚀刻出金属连接窗口，第一极板上保留的第四氮化物层作为第一介电层和第一保护环组成结构；
蒸镀第二层金属，制作第一连接金属和第一介电层上的第二极板，第一连接金属通过金属连接窗口与第一极板相连接；
沉积第五氮化物层，在第二极板上蚀刻出第二保护环窗口，保留第二保护环窗口外侧的第五氮化物为第二保护环组成结构；
继续沉积第六氮化物层，在第一连接金属上和第二极板上的一侧蚀刻出窗口，第二极板上保留的第六氮化物层作为第二介电层，第五氮化物层上保留的第六氮化物层作为第二保护环组成结构；
涂布聚酰亚胺层，在第二保护环窗口、第六氮化物层的窗口上蚀刻出窗口，第二保护环窗口外侧保留的聚酰亚胺层为第二保护环组成结构；
蒸镀第三层金属，制作第二连接金属、第三连接金属和第三极板，第三连接金属与第一连接金属相连接，第二连接金属通过聚酰亚胺层在第二极板上的一侧的窗口与第二极板连接，第三极板处在第二极板上方并与第三连接金属连接。
进一步地，还包括晶体管制作步骤：
蒸镀第一层金属时，在第一外延结构的非绝缘区域形成晶体管的集电极接触金属；
沉积第四氮化物层时，在发射极接触金属、基极接触金属和集电极接触金属上对第三、第四氮化物层蚀刻出窗口；
蒸镀第二层金属时，制作发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属，发射极接触金属的一层连接金属通过第四氮化物层在发射极接触金属上的窗口与发射极接触金属连接，基极接触金属的一层连接金属通过第四氮化物层在基极接触金属上的窗口与基极接触金属相连接，集电极接触金属的一层连接金属通过第四氮化物层在集电极接触金属上的窗口与集电极接触金属相连接；
沉积第六氮化物层时，发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属上蚀刻出窗口，保留窗口外侧的第六氮化物层；
涂布聚酰亚胺层时，在发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属上继续蚀刻出窗口，保留窗口外侧的聚酰亚胺层；
蒸镀第三层金属时，制作发射极接触金属的二层连接金属、基极接触金属的二层连接金属、集电极接触金属的二层连接金属，发射极接触金属的二层连接金属通过聚酰亚胺层在发射极接触金属的一层连接金属上的窗口与发射极接触金属的一层连接金属相连接，基极接触金属的二层连接金属通过聚酰亚胺层在基极接触金属的一层连接金属上的窗口与基极接触金属的一层连接金属相连接，集电极接触金属的二层连接金属通过聚酰亚胺层在集电极接触金属的一层连接金属上的窗口与集电极接触金属的一层连接金属相连接。
进一步地，还包括晶体管制作步骤：
在第一外延结构的非绝缘区域上制作发射极接触金属和基极接触金属；
在发射极接触金属和基极接触金属上沉积第一氮化物层；
蚀刻第一外延结构至缓冲层；
在第一外延结构上沉积第二氮化物层。
进一步地，涂布厚度为
至
的聚酰亚胺层。
进一步地，还包括如下步骤：
沉积保护层，保护层覆盖第三金属层和聚酰亚胺层，并在第三层金属上方蚀刻出开口。
进一步地，还包括步骤：
在第二外延结构上用离子植入机植入氦离子的方式制作绝缘区域。
本发明提供一种提高抗击穿能力的SMIM电容结构，包括第二外延结构，第二外延结构具有绝缘区域，绝缘区域上设置第一极板，第一极板外侧设置有第一保护环结构，第一保护环包括有第一保护环窗口外侧的第三氮化物层和第四氮化物层；
第一极板上设置有第一介电层，第一介电层上设置有第二极板和第一连接金属，第一连接金属通过第一极板上的一侧的窗口与第一极板连接，第二极板上设置第五氮化物层和第六氮化物层，第五氮化物层上设置有第二保护环窗口，第六氮化物层覆盖住第二极板和第五氮化物层，第六氮化物层上设置有聚酰亚胺层，第二保护环窗口外侧的第五氮化物层、第六氮化物层和聚酰亚胺层组成第二保护环结构；
第三连接金属通过聚酰亚胺层在第一连接金属上的一侧的窗口与第一连接金属相连接，第二连接金属通过聚酰亚胺层在第二极板上的一侧的窗口与第二极板连接，第三极板处在第二极板上方并与第三连接金属连接。
进一步地，还包括晶体管结构，所述晶体管结构包括第一外延结构，第一外延结构上设置有非绝缘区域，非绝缘区域上设置有发射极接触金属、基极接触金属和集电极接触金属，集电极接触金属位于第一外延结构的缓冲层上；
发射极接触金属和基极接触金属上设置有覆盖发射极接触金属和基极接触金属的第一氮化物层，发射极接触金属、基极接触金属和集电极接触金属的外侧上设置有第三氮化物层，第四氮化物层覆盖住第三氮化物层；
发射极接触金属的一层连接金属通过第四氮化物层在发射极接触金属上的窗口与发射极接触金属相连接，基极接触金属的一层连接金属通过第四氮化物层在基极接触金属上的窗口与基极接触金属相连接，集电极接触金属的一层连接金属通过第四氮化物层在集电极接触金属上的窗口与集电极接触金属相连接；
在发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属外侧上方设有第五氮化物层，第六氮化物层覆盖第五氮化物层，聚酰亚胺层覆盖第六氮化物层，聚酰亚胺层上分别设置有连接发射极接触金属的一层连接金属、基极接触金属的一层连接金属和集电极接触金属的一层连接金属的窗口；
发射极接触金属的二层连接金属通过聚酰亚胺层在发射极接触金属的一层连接金属上的窗口与发射极接触金属的一层连接金属相连接，基极接触金属的二层连接金属通过聚酰亚胺层在基极接触金属的一层连接金属上的窗口与基极接触金属的一层连接金属相连接，集电极接触金属的二层连接金属通过聚酰亚胺层在集电极接触金属的一层连接金属上的窗口与集电极接触金属的一层连接金属相连接。
进一步地，所述第三连接金属、第二连接金属和聚酰亚胺层的上方设置保护层，保护层上设置有开口。
区别于现有技术，上述技术方案在实施过程中，第三氮化物层和第四氮化物层、第五氮化物层、第六氮化物层和聚酰亚胺层组成的保护环结构，能够提升SMIM电容的抗击穿能力，并提高电容器件的抗水汽能力和可靠性。
附图说明
图1为具体实施方式所述HBT和SMIM电容结构制作流程图一
图2为具体实施方式所述HBT和SMIM电容结构制作流程图二；
图3为具体实施方式所述SMIM电容器结构剖面示意图；
图4为具体实施方式所述HBT SMIM电容器结构剖面示意图；
图5为具体实施方式所述第一保护环结构剖面示意图；
图6为具体实施方式所述第二保护环结构剖面示意图；
图7为具体实施方式所述SMIM电容器电路示意图；
图8为具体实施方式所述传统MIM电容器电容电路示意图。
附图标记说明：
1、第一外延结构；
2、第二外延结构；
3、发射极接触金属；
4、基极接触金属；
5、第一氮化物层；
51、第二氮化物层；
6、金属；
61、集电极接触金属；
62、第一极板；
7、第三氮化物层；
8、第四氮化物层；
81、第一介电层；
9、第二层金属；
91、第一连接金属；
92、第二极板；
10、第五氮化物层；
11、第六氮化物层；
12、聚酰亚胺层；
13、第三极板；
14、保护层。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1至图2，本实施例提供了一种提高抗击穿能力的SMIM电容结构的制作方法，本发明制作方法是在逐层外延生长的砷化镓缓冲层(GaAs buffer)、磷化铟镓层(InGaP)、砷化镓层(GaAs)、衬底(Substrate)的外延结构上进行制作，外延结构可以是砷化镓、氮化镓、EPI材料。本发明可以单独用于制作SMIM电容，或者可以与晶体管一起制作。其中有源器件HBT(异质结双极晶体管)在第一外延结构1上的非绝缘区域制备。无源器件SMIM电容在第二外延结构2上的绝缘区域制备，整个操作工艺步骤如图1和图2所示。
在将HBT与SMIM同时制备的时候，可以在集电极接触金属与第一极板开始同时制作，则晶体管前面工艺步骤可以提前制作。晶体管前面工艺步骤包括如下步骤：制作HBT的发射极接触金属3和基极接触金属4；工艺步骤如图1所示，在第一外延结构1上涂布光阻，而后曝光显影使得要沉积金属的部位开口，沉积金属，金属举离和去胶清洗，得到发射极接触金属3和基极接触金属4，发射极接触金属3和基极接触金属4位于第一外延结构上，结构如图4所示。在发射极接触金属3和基极接触金属4上沉积第一氮化物层5，蚀刻第一外延结构至砷化镓缓冲层(GaAs buffer)，第一氮化物层5用来保护发射极接触金属3和基极接触金属4，避免金属受到外部结构的干扰。再沉积第二氮化物层51来保护发射极接触金属3和基极接触金属4以外的第一外延结构1的区域。
在某些实施例中，包括对第二外延结构2进行绝缘区域的处理，工艺步骤如图1所示；制作方式可以通过离子植入的方式，首先在外延结构上涂布光阻，光阻可以保护发射极接触金属3和基极接触金属4，而后曝光显影使得第二外延结构2的区域开口，最后采用离子植入机植入氦离子的方式隔离出无缘区(绝缘区域，implant)，以便于在无源区制作电容，绝缘区域制作完成后要清洗去除光阻。
绝缘区域制作完毕后，在外延结构上涂布光阻，曝光和显影使得要蚀刻的部位开口，使用湿法蚀刻第一外延结构1集电极处的砷化镓缓冲层(GaAs buffer)和磷化铟镓(InGaP)层和第二外延结构2的砷化镓缓冲层(GaAs buffer)和磷化铟镓(InGaP)层，蚀刻完成后去除光阻，结构如图1的第三个图所示。
在外延结构上制作集电极接触金属61和SMIM电容的第一极板62，工艺步骤如图1所示，在外延结构上涂布光阻，图形化光阻，即曝光显影使得第一外延结构1和第二外延结构2上要蒸镀金属的部位开口，蒸镀厚度为
至
的第一层金属6，蒸镀在第一外延结构1上的第一层金属6作为集电极接触金属61，结构如图1的第三图所示，集电极接触金属在磷化铟镓(InGaP)层上，在第二外延结构2上的第一层金属作为SMIM电容的第一极板62，而后金属举离并去除光阻，结构如图1的第四图所示。蒸镀的金属可以为AuGe共晶型合金与Ni、Au、Pt等金属组成的复合层。发射极接触金属3、基极接触金属4和集电极接触金属61作为HBT的三个极板。
而后沉积第三层氮化物层7；工艺步骤如图1的第三个图所示，在外延结构上沉积厚度为
至
第三氮化物层7，第三氮化物层7可以是氮化硅材料，涂布光阻，对第一极板62上的区域进行曝光、显影，然后以光阻为掩模蚀刻第三层氮化物层7至第一极板62，形成第一保护环窗口，保留第一保护环窗口外侧的第三层氮化物层7，其轮廓斜坡角度为30°至50°，结构如图3和图5所示。第一保护环窗口外侧的第三层氮化物层7是SMIM电容的下层电容的保护环(Guard Ring)组成结构之一。集电极接触金属61上的第三层氮化物层7可以保护集电极接触金属61不受外部干扰。
继续沉积厚度为
至
的第四氮化物层8，工艺步骤如图1的第四个图所示，覆盖在第一极板62上的第四氮化物层8还可以作为SMIM电容器下层电容的第一介电层81，用来避免第一极板和第二极板之间的电连接，结构如图3所示。第四氮化物层8可以是氮化硅材料，由松散层和致密层组合而成，用于定义该层电容器上下极板间距，而其沉积在第一保护环窗口外侧的第三层氮化物层7上的第四氮化物层8，亦作为SMIM电容器的下层电容的保护环的组成结构之一。下层介电层的膜厚减薄了，也使SMIM电容容值高于MIM电容的容值。
第一保护环窗口外侧的第三层氮化物层7和沉积在第一保护环窗口外侧的第三层氮化物层7上的第四氮化物层8组成下层电容的第一保护环结构，第一保护环结构如图5所示。第四氮化物层8的厚度比MIM的介电层薄，使得SMIM电容的容值高于MIM电容的容值。
而后在第四氮化物层8制作金属连接窗口，涂布光阻，在第一极板62上的一侧进行曝光显影，得到开口，以光阻为掩模干法蚀刻第四氮化物层8至第一极板62，清除光阻，得到金属连接窗口，工艺步骤可以如图1所示。金属连接窗口方便后续第一极板62和第一连接金属91进行连接。
在HBT与SMIM电容一起制作的实施例中，在第四氮化物层8制作金属连接窗口的同时，也制作出HBT三个极板(集电极、发射极、基极)的金属连接窗口；工艺步骤如图1所示，对第一极板62上的光阻进行显影时，在发射极接触金属3、基极接触金属4和集电极接触金属61上也同时进行曝光显影，得到开口，分别以光阻为掩模蚀刻第四氮化物层8至发射极接触金属3、基极接触金属4和集电极接触金属61，得到HBT三个极板的金属连接窗口。
沉积第二层金属9，制作第一连接金属91、第二极板92、发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属；工艺步骤参照图1，具体工艺为：在外延结构上涂布光阻，曝光显影，使得要蒸镀金属的部位开口，蒸镀厚度为的第二层金属9，金属可以是Au、AuGe、Ti、Pt、Ni等金属的复合层或单层，而后金属举离并清洗光阻，分别形成第一连接金属91、第二极板92、发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属，结构如图4所示。第一连接金属91通过金属连接窗口与第一极板62相连接，外部电路可以通过连接第一连接金属91的方式与第一极板62进行连接。第一极板62和第二极板92组成下层电容器的两个极板，第二极板92位于第一介电层81上，第一介电层81完全隔离开第一极板62和第二极板92，避免第一极板62和第二极板92之间的电连接。发射极接触金属的一层连接金属通过第四氮化物层8上的窗口与发射极接触金属连接，基极接触金属的一层连接金属通过第四氮化物层8上的窗口与基极接触金属相连接，集电极接触金属的一层连接金属通过第四氮化物层8上的窗口与集电极接触金属相连接。
沉积厚度为
至
的第五氮化物层10，工艺步骤参照图2，在第五氮化物层10上涂布光阻，对第二极板92上面的区域进行曝光显影，以光阻为掩模蚀刻第五氮化物层至第二极板92形成第二保护环窗口，保留第二保护环窗口外侧的第五氮化物层，第二保护环窗口外侧的第五氮化物层10作为SMIM电容器上层电容的保护环组成结构之一，其轮廓斜坡角度为30°至45°。第五氮化物层10也将第一连接金属91和第二极板92隔离，结构如图3所示。
继续沉积厚度为
至的第六氮化物层11，第六氮化物层11可以是氮化硅材料，工艺步骤参照图2。第六氮化物层11覆盖住第二极板92和第五氮化物层10，覆盖在第五层氮化物层10上的第六氮化物层11也作为SMIM电容器上层电容的第二保护环的组成结构之一，结构如图3所示。覆盖在第二极板92上的第六氮化物层11作为SMIM电容器上层电容的介电层，用于定义该层电容器上下极板间距，并隔离开第二极板92和第三极板13，避免第二极板92和第三极板13之间的电连接。
在第六氮化物层11上制作连接HBT三个极板和第一连接金属91的窗口。涂布光阻，对第一连接金属91、发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属上进行曝光显影，分别使用干法蚀刻的方式蚀刻第六氮化物层11至第一连接金属91、发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属，得到窗口，结构如图4所示。
涂布厚度为至
的聚酰亚胺层12，涂布光阻，对第二极板92上方的区域进行曝光显影，以光阻为掩模蚀刻聚酰亚胺层12至第六氮化物层11，形成定义电容器面积的窗口，即为电容器所有窗口中最小的一个，结构如图3所示，该窗口在介电层平缓处，应力集中较少，故对能提高SMIM电容器抗击穿能力。此时该窗口外侧的聚酰亚胺层12亦作为SMIM电容器上层电容的第二保护环的组成结构之一，其廓斜坡角度在50°至70°。电容器件表面会有着不同程度的凹槽，涂布聚酰亚胺层12后可以降低半导体表面的高低差，填平凹槽处，保持表面平坦度，减少金属的断裂几率。
工艺步骤参照图2，在对第二极板92上方的区域进行曝光显影同时，也在第一连接金属91上、第二极板92上的一侧、发射极接触金属的一层连接金属上、基极接触金属的一层连接金属上、集电极接触金属的一层连接金属上进行曝光显影，以光阻为掩模蚀刻聚酰亚胺层12得到分别连接第一连接金属91、第二极板92、发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属的窗口。制得的窗口的位置与第六氮化物层11上的窗口的位置位于同一竖直方向，以便后续制作的金属可以通过窗口与极板相接触。
第五氮化物层10、第六氮化物层11、聚酰亚胺层12组成上层电容的第二保护环结构，结构如图6所示。第六氮化物层11充当极板之间的介电层，也作为保护环的一层。用聚酰亚胺定义电容面积的窗口在介电层平缓处，也是电容器所有窗口中最小的一个应力集中较少，故对能提高SMIM电容器抗击穿能力,聚酰亚胺层12后可以降低半导体表面的高低差，填平凹槽处，保持表面平坦度，减少金属的断裂几率。
第一保护环和第二保护环结构在电介质击穿电压(Voltage ramp dielectricbreakdown)、温湿偏置(Temperature-Humidity Bias)、高加速应力试验(Highlyaccelerated stress test)等可靠性测试中，耐击穿能力和整体性能得到提升，并提高电容器件的抗水汽能力和可靠性。且该保护环结构不需要额外增加现有生产线的成本，便于生产，高效有用。
沉积第三层金属；工艺步骤参照图2，在外延结构上涂布光阻，图形化光阻，使得要蒸镀金属的部位开口，蒸镀厚度为
至
的第三层金属，金属可以是Au、AuGe、Ti、Pt、Ni等金属的复合层或单层，分别作为第三极板13、第三连接金属、发射极接触金属的二层连接金属、基极接触金属的二层连接金属、集电极接触金属的二层连接金属、第二连接金属，结构如图4所示。第三极板13处在第二极板92上方，第三连接金属通过聚酰亚胺层12在第一连接金属91上的窗口与第一连接金属91相连接，第二连接金属通过聚酰亚胺层在第二极板92上的一侧的窗口与第二极板92连接，发射极接触金属的二层连接金属通过聚酰亚胺层12上的窗口与发射极接触金属的一层连接金属相连接，基极接触金属的二层连接金属通过聚酰亚胺上层12的窗口与基极接触金属的一层连接金属相连接，集电极接触金属的二层连接金属通过聚酰亚胺层12上的窗口与集电极接触金属的一层连接金属相连接。便于外界电路对电容器进行连接。
为了实现对电容结构的保护，避免外部结构与电容的直接接触，本发明还包括制作保护层14，通过在表面采用化学气相沉积法镀上氮化硅或其他保护层材料，保护层14覆盖住各个极板的连接金属和第三极板13，覆盖住后，从外部只会接触到保护层14，而不会接触到电容结构。在保护层14上涂布光阻，而后图形化光阻，以光阻为掩模蚀刻保护层14至第三连接金属、发射极接触金属的二层连接金属、基极接触金属的二层连接金属、集电极接触金属的二层连接金属、第二连接金属，形成窗口，用作外界电路的连线点。
通过第一连接金属91和第三连接金属之间的连接作用，实现上层电容(第一极板62和第二极板92)和下层电容(第二极板92和第三极板13)的并联结构，电路结构如图7所示，在不影响三个极的特性的情况下，并联结构能够提高SMIM电容的容值，传统的MIM电容器电容电路示意图如图8所示，仅仅为一个电容结构。
本发明提供了一种提高抗击穿能力的SMIM电容结构，结构如图3、图5、图6所示，本实施例的电容结构可以根据上面的方法制得。一种提高抗击穿能力的SMIM电容结构包括：第二外延结构2，第二外延结构2具有绝缘区域，绝缘区域上设置第一极板62，第一极板62外侧设置有第一保护环结构，第一保护环包括有第一保护环窗口外侧的第三氮化物层7和第四氮化物层8；
第一极板上62设置有第一介电层81，第一介电层81上设置有第二极板92和第一连接金属91，第一连接金属91通过第一极板62上的一侧的窗口与第一极板62连接，第二极板92上设置第五氮化物层10和第六氮化物层11，第五氮化物层10上设置有第二保护环窗口，第六氮化物层11覆盖住第二极板92和第五氮化物层10，第六氮化物10层上设置有聚酰亚胺层12，第二保护环窗口外侧的第五氮化物层10、第六氮化物层11和聚酰亚胺层12组成第二保护环结构；
第三连接金属通过聚酰亚胺层12在第一连接金属91上的一侧的窗口与第一连接金属91相连接，第二连接金属通过聚酰亚胺层12在第二极板92上的一侧的窗口与第二极板92连接，第三极板13处在第二极板92上方。
第一保护环窗口外侧的第三层氮化物层7和沉积在第一保护环窗口外侧的第三层氮化物层7上的第四氮化物层8组成下层电容的第一保护环结构，第一保护环结构如图5所示。第三层氮化物层7还可以保护集电极接触金属61不受外部干扰。第四氮化物层8作为SMIM电容地第一介电层的厚度比MIM的介电层薄，使得SMIM电容的容值高于MIM电容的容值。覆盖在第一极板62上的第四氮化物层8作为SMIM电容器下层电容的第一介电层81，用来避免第一极板和第二极板之间的电连接。
第五氮化物层10、第六氮化物层11、聚酰亚胺层12组成上层电容的第二保护环结构，如图6所示。第六氮化物层11充当极板之间的介电层，也作为保护环的一层。用聚酰亚胺定义电容面积的窗口在介电层平缓处，也是电容器所有窗口中最小的一个应力集中较少，故对能提高SMIM电容器抗击穿能力,聚酰亚胺层12后可以降低半导体表面的高低差，填平凹槽处，保持表面平坦度，减少金属的断裂几率。第一保护环和第二保护环结构耐击穿能力和整体性能得到提升，并提高电容器件的抗水汽能力和可靠性。且该保护环结构不需要额外增加现有生产线的成本，便于生产，高效有用。
本SMIM电容结构还包括晶体管结构，晶体管结构如图4所示，所述晶体管结构包括：第一外延结构1，第一外延结构1上设置有非绝缘区域，非绝缘区域上设置有发射极接触金属3、基极接触金属4和集电极接触金属61；
发射极接触金属3和基极接触金属4上设置有覆盖发射极接触金属3和基极接触金属4的第一氮化物层5，发射极接触金属3、基极接触金属4和集电极接触金属61的外侧上设置有第三氮化物层7，第四氮化物层8覆盖住第三氮化物层7；
发射极接触金属的一层连接金属通过第四氮化物层8在发射极接触金属3上的窗口与发射极接触金属3相连接，基极接触金属的一层连接金属通过第四氮化物层8在基极接触金属4上的窗口与基极接触金属4相连接，集电极接触金属的一层连接金属通过第四氮化物层8在集电极接触金属61上的窗口与集电极接触金属61相连接；
在发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属外侧上方设有第五氮化物层10，第六氮化物层11覆盖第五氮化物层10，聚酰亚胺层12覆盖第六氮化物层11，聚酰亚胺层12上分别设置有连接发射极接触金属的一层连接金属、基极接触金属的一层连接金属和集电极接触金属的一层连接金属的窗口；
发射极接触金属的二层连接金属通过聚酰亚胺层12在发射极接触金属的一层连接金属上的窗口与发射极接触金属的一层连接金属相连接，基极接触金属的二层连接金属通过聚酰亚胺层12在基极接触金属的一层连接金属上的窗口与基极接触金属的一层连接金属相连接，集电极接触金属的二层连接金属通过聚酰亚胺层12在集电极接触金属的一层连接金属上的窗口与集电极接触金属的一层连接金属相连接。
所述第二连接金属、基极接触金属的二层连接金属、发射极接触金属的二层连接金属、集电极接触金属的二层连接金属、第三连接金属和聚酰亚胺层12的上方设置保护层14，保护层14上设置有连接第二连接金属、基极接触金属的二层连接金属、发射极接触金属的二层连接金属、集电极接触金属的二层连接金属、第三连接金属的开口，方便外部电路与电容进行连接。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (9)
1.一种提高抗击穿能力的SMIM电容结构的制作方法，其特征在于，包括以下步骤：
在第二外延结构的绝缘区域上蒸镀第一层金属，形成电容的第一极板；
沉积第三氮化物层，并在第一层极板上蚀刻出第一保护环窗口，保留第一保护环窗口外侧的第三氮化物层作为第一保护环组成结构；
沉积第四氮化物层，并在第一极板上的一侧蚀刻出金属连接窗口，第一极板上保留的第四氮化物层作为第一介电层和第一保护环组成结构；
蒸镀第二层金属，制作第一连接金属和第一介电层上的第二极板，第一连接金属通过金属连接窗口与第一极板相连接；
沉积第五氮化物层，在第二极板上蚀刻出第二保护环窗口，保留第二保护环窗口外侧的第五氮化物为第二保护环组成结构；
继续沉积第六氮化物层，在第一连接金属上和第二极板上的一侧蚀刻出窗口，第二极板上保留的第六氮化物层作为第二介电层，第五氮化物层上保留的第六氮化物层作为第二保护环组成结构；
涂布聚酰亚胺层，在第二保护环窗口、第六氮化物层的窗口上蚀刻出窗口，第二保护环窗口外侧保留的聚酰亚胺层为第二保护环组成结构；
蒸镀第三层金属，制作第二连接金属、第三连接金属和第三极板，第三连接金属与第一连接金属相连接，第二连接金属通过聚酰亚胺层在第二极板上的一侧的窗口与第二极板连接，第三极板处在第二极板上方并与第三连接金属连接。
2.根据权利要求1所述的一种提高抗击穿能力的SMIM电容结构的制作方法，其特征在于，还包括晶体管制作步骤：
蒸镀第一层金属时，在第一外延结构的非绝缘区域形成晶体管的集电极接触金属；
沉积第四氮化物层时，在发射极接触金属、基极接触金属和集电极接触金属上对第三、第四氮化物层蚀刻出窗口；
蒸镀第二层金属时，制作发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属，发射极接触金属的一层连接金属通过第四氮化物层在发射极接触金属上的窗口与发射极接触金属连接，基极接触金属的一层连接金属通过第四氮化物层在基极接触金属上的窗口与基极接触金属相连接，集电极接触金属的一层连接金属通过第四氮化物层在集电极接触金属上的窗口与集电极接触金属相连接；
沉积第六氮化物层时，发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属上蚀刻出窗口，保留窗口外侧的第六氮化物层；
涂布聚酰亚胺层时，在发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属上继续蚀刻出窗口，保留窗口外侧的聚酰亚胺层；
蒸镀第三层金属时，制作发射极接触金属的二层连接金属、基极接触金属的二层连接金属、集电极接触金属的二层连接金属，发射极接触金属的二层连接金属通过聚酰亚胺层在发射极接触金属的一层连接金属上的窗口与发射极接触金属的一层连接金属相连接，基极接触金属的二层连接金属通过聚酰亚胺层在基极接触金属的一层连接金属上的窗口与基极接触金属的一层连接金属相连接，集电极接触金属的二层连接金属通过聚酰亚胺层在集电极接触金属的一层连接金属上的窗口与集电极接触金属的一层连接金属相连接。
3.根据权利要求2所述的一种提高抗击穿能力的SMIM电容结构的制作方法，其特征在于，还包括晶体管制作步骤：
在第一外延结构的非绝缘区域上制作发射极接触金属和基极接触金属；
在发射极接触金属和基极接触金属上沉积第一氮化物层；
蚀刻第一外延结构至缓冲层；
在第一外延结构上沉积第二氮化物层。
4.根据权利要求1或2所述的一种提高抗击穿能力的SMIM电容结构的制作方法，其特征在于，涂布厚度为
至
的聚酰亚胺层。
5.根据权利要求1或2所述的一种提高抗击穿能力的SMIM电容结构的制作方法，其特征在于，还包括如下步骤：
沉积保护层，保护层覆盖第三金属层和聚酰亚胺层，并在第三层金属上方蚀刻出开口。
6.根据权利要求1所述的一种提高抗击穿能力的SMIM电容结构的制作方法，其特征在于，还包括步骤：
在第二外延结构上用离子植入机植入氦离子的方式制作绝缘区域。
7.一种提高抗击穿能力的SMIM电容结构，其特征在于，包括第二外延结构，第二外延结构具有绝缘区域，绝缘区域上设置第一极板，第一极板外侧设置有第一保护环结构，第一保护环包括有第一保护环窗口外侧的第三氮化物层和第四氮化物层；
第一极板上设置有第一介电层，第一介电层上设置有第二极板和第一连接金属，第一连接金属通过第一极板上的一侧的窗口与第一极板连接，第二极板上设置第五氮化物层和第六氮化物层，第五氮化物层上设置有第二保护环窗口，第六氮化物层覆盖住第二极板和第五氮化物层，第六氮化物层上设置有聚酰亚胺层，第二保护环窗口外侧的第五氮化物层、第六氮化物层和聚酰亚胺层组成第二保护环结构；
第三连接金属通过聚酰亚胺层在第一连接金属上的一侧的窗口与第一连接金属相连接，第二连接金属通过聚酰亚胺层在第二极板上的一侧的窗口与第二极板连接，第三极板处在第二极板上方并与第三连接金属连接。
8.根据权利要求7所述的一种提高抗击穿能力的SMIM电容结构，其特征在于，还包括晶体管结构，所述晶体管结构包括第一外延结构，第一外延结构上设置有非绝缘区域，非绝缘区域上设置有发射极接触金属、基极接触金属和集电极接触金属，集电极接触金属位于第一外延结构的缓冲层上；
发射极接触金属和基极接触金属上设置有覆盖发射极接触金属和基极接触金属的第一氮化物层，发射极接触金属、基极接触金属和集电极接触金属的外侧上设置有第三氮化物层，第四氮化物层覆盖住第三氮化物层；
发射极接触金属的一层连接金属通过第四氮化物层在发射极接触金属上的窗口与发射极接触金属相连接，基极接触金属的一层连接金属通过第四氮化物层在基极接触金属上的窗口与基极接触金属相连接，集电极接触金属的一层连接金属通过第四氮化物层在集电极接触金属上的窗口与集电极接触金属相连接；
在发射极接触金属的一层连接金属、基极接触金属的一层连接金属、集电极接触金属的一层连接金属外侧上方设有第五氮化物层，第六氮化物层覆盖第五氮化物层，聚酰亚胺层覆盖第六氮化物层，聚酰亚胺层上分别设置有连接发射极接触金属的一层连接金属、基极接触金属的一层连接金属和集电极接触金属的一层连接金属的窗口；
发射极接触金属的二层连接金属通过聚酰亚胺层在发射极接触金属的一层连接金属上的窗口与发射极接触金属的一层连接金属相连接，基极接触金属的二层连接金属通过聚酰亚胺层在基极接触金属的一层连接金属上的窗口与基极接触金属的一层连接金属相连接，集电极接触金属的二层连接金属通过聚酰亚胺层在集电极接触金属的一层连接金属上的窗口与集电极接触金属的一层连接金属相连接。
9.根据权利要求8所述的一种提高抗击穿能力的SMIM电容结构，其特征在于，所述第三连接金属、第二连接金属和聚酰亚胺层的上方设置保护层，保护层上设置有开口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910890383.7A CN110767650B (zh) | 2019-09-20 | 2019-09-20 | 一种提高抗击穿能力的smim电容结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910890383.7A CN110767650B (zh) | 2019-09-20 | 2019-09-20 | 一种提高抗击穿能力的smim电容结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110767650A true CN110767650A (zh) | 2020-02-07 |
| CN110767650B CN110767650B (zh) | 2021-12-10 |
Family
ID=69330175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910890383.7A Active CN110767650B (zh) | 2019-09-20 | 2019-09-20 | 一种提高抗击穿能力的smim电容结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110767650B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414606A (zh) * | 2007-10-16 | 2009-04-22 | 东部高科股份有限公司 | 半导体器件中的叠层电容器及其制造方法 |
| CN108538816A (zh) * | 2018-02-07 | 2018-09-14 | 厦门市三安集成电路有限公司 | 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法 |
| US20190189570A1 (en) * | 2017-12-20 | 2019-06-20 | Skyworks Solutions, Inc. | Capacitor metal guard ring for moisture ingression prevention |
| CN110071096A (zh) * | 2019-03-13 | 2019-07-30 | 福建省福联集成电路有限公司 | 一种提高容值和耐压的叠状电容及制作方法 |
| CN110546756A (zh) * | 2017-04-14 | 2019-12-06 | 高通股份有限公司 | 化合物半导体晶体管与高密度电容器的集成 |
-
2019
- 2019-09-20 CN CN201910890383.7A patent/CN110767650B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414606A (zh) * | 2007-10-16 | 2009-04-22 | 东部高科股份有限公司 | 半导体器件中的叠层电容器及其制造方法 |
| CN110546756A (zh) * | 2017-04-14 | 2019-12-06 | 高通股份有限公司 | 化合物半导体晶体管与高密度电容器的集成 |
| US20190189570A1 (en) * | 2017-12-20 | 2019-06-20 | Skyworks Solutions, Inc. | Capacitor metal guard ring for moisture ingression prevention |
| CN108538816A (zh) * | 2018-02-07 | 2018-09-14 | 厦门市三安集成电路有限公司 | 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法 |
| CN110071096A (zh) * | 2019-03-13 | 2019-07-30 | 福建省福联集成电路有限公司 | 一种提高容值和耐压的叠状电容及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110767650B (zh) | 2021-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10074729B2 (en) | Forming highly conductive source/drain contacts in III-Nitride transistors | |
| US20150221782A1 (en) | Vertical gallium nitride schottky diode | |
| CN115050737B (zh) | 半导体结构及其形成方法 | |
| CN115440810A (zh) | 一种半导体器件、共源共栅级联器件及其制备方法 | |
| US20240021718A1 (en) | Hemt transistor including an improved gate region and related manufacturing process | |
| CN113964103A (zh) | 半导体器件及其制备方法 | |
| CN110767650B (zh) | 一种提高抗击穿能力的smim电容结构及制作方法 | |
| US20230402288A1 (en) | Method of removing step height on gate structure | |
| CN110752207A (zh) | 一种背面电容结构及制作方法 | |
| KR20180037878A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JPH11274175A (ja) | 半導体装置及びその製造方法 | |
| CN110223970B (zh) | 一种孔槽式的电容结构及制作方法 | |
| JP6147973B2 (ja) | キャパシタの製造方法 | |
| US9590027B2 (en) | Method for fabricating an integrated-passives device with a MIM capacitor and a high-accuracy resistor on top | |
| TW200849554A (en) | Semiconductor device and manufacturing method therefor | |
| TW548845B (en) | Schottky barrier diode and method for producing the same | |
| KR100205018B1 (ko) | 이종접합 트랜지스터의 베이스층을 이용한 커패시터의제조방법 | |
| JP2002064183A (ja) | 半導体装置およびその製造方法 | |
| CN110676380A (zh) | 一种提高抗击穿能力的mim电容结构及制作方法 | |
| CN215644508U (zh) | 功率二极管器件 | |
| CN112802802B (zh) | 基于su-8光阻胶的半导体功率器件及其制备方法和包括其的功率模块 | |
| CA2271790A1 (en) | Semiconductor device | |
| KR100612187B1 (ko) | 쇼트키 배리어 다이오드의 제조 방법 | |
| US20110053336A1 (en) | Method for selective deposition of dielectric layers on semiconductor structures | |
| CN116209353A (zh) | 电容结构及其形成方法、半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |