CN102468034A - 线圈组件及其制造方法 - Google Patents

Abstract

本发明提供一种线圈组件及其制造方法。线圈组件(100)设置有：基板(11)；薄膜线圈层(12)，其设置在基板(11)上；第一凸块电极(13a)和第二凸块电极(13b)，它们设置在薄膜线圈层(12)的表面上；第一引线导体(20)，其与第一凸块电极(13a)和第二凸块电极(13b)一起设置在薄膜线圈层(12)的表面上并与第一凸块电极(13a)一体地形成；以及绝缘体层(14)，其设置在第一凸块电极(13a)和第二凸块电极(13b)之间。薄膜线圈层(12)包含作为平面线圈图案的第一螺旋导体(16)。第一凸块电极(13a)经过第一引线导体(20)连接到第一螺旋导体(16)的内周端。第二凸块电极(13b)连接到第一螺旋导体(16)的外周端。

Description

线圈组件及其制造方法

技术领域

本发明涉及线圈组件及制造该线圈组件的方法，具体地说，涉及包含线圈导体的薄膜共模滤波器的结构及其制造方法。

背景技术

近年来，USB2.0和IEEE1394的标准作为高速信号传输接口而广泛应用，并用于诸如个人计算机和数码相机的大量数字装置。这些接口采用使用成对的信号线传输差分信号的差分传输方法，以便实现比传统的单端传输方法更快的信号传输。

共模滤波器广泛用作去除高速差分传输线上的噪声的滤波器。共模滤波器的特征在于对在成对的信号线中传输的信号的差分分量的阻抗低，而对共模分量(共模噪声)的阻抗高。因此，通过在成对的信号线之间插入共模滤波器，能够截止共模噪声而基本不衰减差分模式信号。

图12是示出传统的表面安装的共模滤波器的结构的示例的示意分解立体图。

如图12所示，传统的共模滤波器1包括薄膜线圈层2以及磁性基板3a、3b，薄膜线圈层2包括彼此电磁耦合的一对螺旋导体5、6，磁性基板3a、3b设置在薄膜线圈层2的上下并由铁氧体制成。薄膜线圈层2包括顺序地叠置的第一绝缘层2a到第四绝缘层2d、在第一绝缘层2a的表面上形成的第一螺旋导体5、在第二绝缘层2b的表面上形成的第二螺旋导体6、和在第三绝缘层2c的表面上形成的第一和第二引线导体8a、8b。

第一螺旋导体5的内周端5a经过穿过第二绝缘层2b和第三绝缘层2c的接触孔导体9a和第一引线导体8a连接到第一外部端子电极7a，并且第二螺旋导体6的内周端6a经过穿过第三绝缘层2c的接触孔导体9b和第二引线导体8b连接到第三外部端子电极7c。第一螺旋导体5和第二螺旋导体6的外周端5b、6b分别连接到外部端子电极7b、7d。外部端子电极7a到7d形成在磁性基板3a，3b的侧面和上下表面上。通常通过对磁性基板3a、3b的表面进行溅射或镀敷来形成外部端子电极7a到7d。

在第一绝缘层2a到第四绝缘层2d的中心区域和第一螺旋导体5和第二螺旋导体6的内侧设置有穿过第一绝缘层2a到第四绝缘层2d的开口2h，并且在开口2h的内部形成有用于形成磁路的磁芯4。

WO2006/073029公开一种共模滤波器的端子电极结构。共模滤波器的端子电极具有通过向组件的表面涂敷含Ag的导电糊剂或者通过溅射或气相沉积形成的Ag膜，接着通过对Ag膜执行湿型电镀进一步形成Ni金属膜。

日本专利申请特开No.2007-53254公开一种共模扼流线圈，通过在硅基板上利用薄膜形成技术连续地形成绝缘层、含线圈导体的线圈层、以及电连接到线圈导体的外部电极，该共模扼流线圈具有在整体上为长方体的外形。在该共模扼流线圈中，通过在绝缘层的上表面(安装表面)上延伸形成外电极。内电极端子构成为其中叠置有多个导电层的多层结构的电极。

图12中所示的传统的共模滤波器1具有这样的结构，其中薄膜线圈层2夹在两个磁性基板3a，3b之间，从而不仅具有高磁性属性和良好的高频属性，而且具有高机械强度。然而，传统的共模滤波器的结构利用由铁氧体制成的上磁性基板3a和下磁性基板3b，并且铁氧体基板太薄时容易破裂，使得难以使基板纤薄。此外，叠置的磁性基板3a，3b使滤波器更厚，使得难以作为薄化芯片产品提供。此外，使用大量的昂贵磁性材料，导致高制造成本和取决于用途，滤波器性能的规格过剩问题。

此外，传统的共模滤波器1具有通过溅射等在各个芯片组件的表面上形成的四个微型外部端子电极7a到7d，导致非常难以以高精度形成外部端子电极7a到7d的问题。此外，在日本专利申请特开No.2007-53254中描述的共模扼流圈中，内电极端子由许多叠置的导体层形成，从而形成有故障的电极的概率较高，并且造成由于电极形成的工时增加导致的制造成本的增加的问题。

发明内容

因此，本发明的一个目的是在确保期望的滤波器性能的同时提供一种能够小型化、薄化和以低成本制造的线圈组件。本发明的另一个目的是提供一种能够容易地并且以低成本制造线圈组件的制造这种线圈组件的方法。

为解决上述问题，根据本发明的线圈组件包括：基板；薄膜线圈层，该薄膜线圈层设置在基板上；第一凸块电极和第二凸块电极，该第一凸块电极和该第二凸块电极设置在薄膜线圈层的表面上；第一引线导体，该第一引线导体与第一凸块电极和第二凸块电极一起设置在薄膜线圈层的表面上，并且该第一引线导体与第一凸块电极一体地形成；以及绝缘体层，该绝缘体层设置在第一凸块电极和第二凸块电极之间，其中薄膜线圈层包含作为平面线圈图案的第一螺旋导体，第一凸块电极经过第一引线导体连接到第一螺旋导体的内周端，并且第二凸块电极连接到第一螺旋导体的外周端。

根据本发明，可以以低成本提供省略了一个基板的薄线圈组件。因为将可以以高精度进行二维管理的凸块电极用作外部端子电极，因此与过去相比，能够以更高的精度形成电极。而且，围绕凸块电极设置绝缘体层，因此，能够加强凸块电极，以防止凸块电极的剥离。此外，凸块电极的一部分与螺旋导体在平面图上重叠，因此，能够小型化线圈组件。

此外，根据本发明，当在薄膜线圈层中形成引线导体时，省略了过去需要的专用绝缘层，因此能够提供更薄的线圈组件。省略绝缘层中的一层，作为共模滤波器，使得例如由复合铁氧体制造的绝缘体层与薄膜线圈层之间的距离彼此接近，因此能够增加共模阻抗。此外，省略绝缘层和独立引线导体，减小材料成本和工时，从而可以提供能够以低成本制造的线圈组件。此外，不再需要在传统上用于在薄膜线圈层中形成的引线导体的一部分的端子电极图案，并且能够去除端子电极图案，因此能够增加线圈布置区域。因此，可通过使螺旋导体的线宽加宽来减小DC电阻Rdc。而且，通过增加螺旋导体的匝数，能够增大共模阻抗Zc。

在本发明中，优选的是，第一引线导体的高度低于第一凸块电极的高度。根据该构造，能够使第一凸块电极和第二凸块电极露出，并且能够仅使第一引线导体埋置在绝缘体层下面，使得能够提供好看的端子电极图案。

在本发明中，第一凸块电极和第二凸块电极优选地具有相同的平面形状。根据该构造，凸块电极是对称的，因此，能够提供不被约束的安装方向所限制的端子电极图案。

根据本发明的线圈组件优选地还包括：第三凸块电极和第四凸块电极，该第三凸块电极和该第四凸块电极设置在薄膜线圈层的表面上；以及第二引线导体，该第二引线导体与第三凸块电极和第四凸块电极一起设置在薄膜线圈层的表面上，并且该第二引线导体与第三凸块电极一体地形成，其中，薄膜线圈层还包括第二螺旋导体，第二螺旋导体由磁耦合到第一螺旋导体的平面线圈图案构成，绝缘体层设置在第一凸块电极到第四凸块电极之间，第三凸块电极经过第二引线导体连接到第二螺旋导体的内周端，并且第四凸块电极连接到第二螺旋导体的外周端。

根据该构造，能够提供实现操作/效果的共模滤波器。尽管共模滤波器的小型化要求较强，但是由于4端子结构，单个外部端子电极的面积不可避免地较小。然而，如果外部端子电极形成为凸块电极，则可以以高尺寸精度形成凸块电极，使得能够确保相邻电极之间的绝缘。此外，根据本发明，可以省略凸块电极和引线导体之间的绝缘体层，使得能够提供更薄的线圈组件。省略绝缘层中的一层，使得例如由复合铁氧体制造的绝缘体层与薄膜线圈层之间的距离彼此接近，因此能够增加共模阻抗。此外，由于省略了绝缘层和独立引线导体，所以减小了材料成本和工时，从而可以能够以低成本提供线圈组件。此外，不再需要在传统上用于在薄膜线圈层中形成的引线导体的端子电极图案，并且能够去除端子电极图案，因此能够增加线圈布置区域。因此，可通过使螺旋导体的线宽加宽来减小DC电阻Rdc。而且，通过增加螺旋导体的匝数，能够增大共模阻抗Zc。

为解决上述问题，根据本发明的制造线圈组件的方法包括：在由例如陶瓷材料制成的基板上形成包含作为平面线圈图案的螺旋导体的薄膜线圈层的步骤，以及在薄膜线圈层上形成凸块电极和引线导体的步骤，其中形成凸块电极和引线导体的步骤包括：在薄膜线圈层的表面上形成基底导电膜的步骤；通过以下方式同时形成凸块电极和引线导体的步骤，即，在利用第一掩模覆盖不包括要形成凸块电极和引线导体的预定区域的第一区域之后，通过镀敷使将要形成凸块电极的区域中的基底导电膜生长到适于凸块电极的预定厚度。

根据该方法，可以通过电镀一次性地形成引线导体以及第一凸块电极和第二凸块电极，因此，能够通过减小工时降低成本。

此外，根据本发明的制造线圈组件的方法包括：在由例如陶瓷材料制成的基板上形成包含作为平面线圈图案的螺旋导体的薄膜线圈层的步骤，以及在薄膜线圈层上形成凸块电极和引线导体的步骤，其中形成凸块电极和引线导体的步骤包括：在薄膜线圈层的表面上形成基底导电膜的步骤；通过以下方式同时形成凸块电极和引线导体的下部的步骤，即，在利用第一掩模覆盖不包括要形成凸块电极和引线导体的预定区域的第一区域之后，通过镀敷使基底导电膜的露出部分生长到适于引线导体的预定厚度，以及在利用第二掩模覆盖不包括要形成凸块电极的预定区域的第二区域之后，通过镀敷使凸块电极的下部生长到适于凸块电极的预定厚度的步骤。

根据该方法，可以在使第一凸块电极和第二凸块电极露出的同时仅使第一引线导体埋置在绝缘体层下面，因此，能够可靠地制造具有好看的端子电极图案的线圈组件。

根据本发明，能够提供在确保期望的滤波器性能的同时能够小型化、薄化和以低成本制造的线圈组件。此外，根据本发明，可提供能够以低成本容易地制造这样的线圈组件的制造方法。

附图说明

结合附图，参照本发明的以下详细描述，本发明的以上及其他目的、特征和优点将变得更加清楚，其中：

图1为示出根据本发明的第一实施方式的线圈组件100的外观结构的示意立体图；

图2是详细示出线圈组件100的层结构的示意分解立体图；

图3是示出薄膜线圈层12中的导体图案与凸块电极13a到13d之间的空间关系的示意平面图；

图4是示出螺旋导体图案的修改的示意平面图；

图5是示出线圈组件100的制造方法的流程图；

图6是形成有大量的线圈组件100的磁性晶片的构造的示意平面图；

图7A到7E是例示凸块电极13a、13c和引线导体20、21的形成过程的示意截面图；

图8为示出根据本发明的第二实施方式的线圈组件200的层结构的示意分解立体图；

图9是示出凸块电极和引线导体的结构的示意截面图；

图10A到图10G是例示凸块电极和引线导体的形成过程的示意截面图；

图11为示出根据比较示例的线圈组件300的层结构的示意分解立体图；以及

图12是示出传统的表面安装的共模滤波器的结构的示例的示意分解立体图。

具体实施方式

下面将参照附图来详细描述本发明的优选实施方式。

图1是示出根据本发明的第一实施方式的线圈组件100的总体结构的示意立体图，并且示出了安装表面方向向上的状态。

如图1所示，根据本实施方式的线圈组件100是共模滤波器并且包括：基板11；设置在基板11的一个主表面(上表面)上的包括共模滤波器元件的薄膜线圈层12；设置在薄膜线圈层12的主表面(上表面)上的第一凸块电极13a到第四凸块电极13d；以及绝缘体层14，其设置在薄膜线圈层12的不包括凸块电极13a到13d的形成位置的主表面上。

线圈组件100是基本上是长方体形状的表面安装芯片组件，并且第一凸块电极13a到第四凸块电极13d形成为也露出于由基板11、薄膜线圈层12和绝缘体层14构成的分层产品的外周面。在这些凸块电极当中，第一凸块电极13a和第三凸块电极13c从平行于分层产品的纵向的第一侧面10a露出，并且第二凸块电极13b和第四凸块电极13d从与第一侧面10a相背对的第二侧面10b露出。线圈组件100在安装时上下反转，以便在使用时使凸块电极13a到13d的一侧方向朝下。

基板11确保线圈组件100的机械强度，并且还用作共模滤波器的封闭磁路。磁性陶瓷材料，例如，烧结的铁氧体可以用作基板11的材料。尽管没有特别限制，但是当芯片尺寸为1.0×1.25×0.6(mm)时，基板11的厚度可以设置为大约0.35到0.4mm。

薄膜线圈层12是设置在基板11和绝缘体层14之间的包含共模滤波器元件的层。如下面将详细描述的，薄膜线圈层12具有通过交替叠置的绝缘层和导体图案形成的多层结构。从而，根据本实施方式的线圈组件100即为所谓的薄膜型线圈组件，并且要与具有其中导体线绕着磁芯缠绕的结构的绕线型区分开。

绝缘体层14是构成线圈组件100的安装表面(底面)的层，与基板11一起保护薄膜线圈层12，并且还用作线圈组件100的封闭磁路。然而，绝缘体层14的机械强度比基板11的弱，并且在强度上仅起到补充作用。包含铁氧体粉末的环氧树脂(复合铁氧体)可以用作绝缘体层14。尽管没有特别限制，但是当芯片尺寸为1.0×1.25×0.6(mm)时，绝缘体层14的厚度可以设置为大约0.08到0.1mm。

图2是详细示出线圈组件100的层结构的示意分解立体图。

如图2所示，薄膜线圈层12包括：顺序地从基板11侧向绝缘体层14侧叠置的第一绝缘层15a到第三绝缘层15c；形成在第一绝缘层15a上的第一螺旋导体16和端子电极24a、24b；形成在第二绝缘层15b上的第二螺旋导体17和端子电极24a、24b。绝缘层的数量小于图16中所示的传统技术中的数量。

第一绝缘层15a、第二绝缘层15b以及第三绝缘层15c使在不同的层中设置的螺旋导体图案绝缘，并且还用于确保其上形成螺旋导体图案的平面的平坦度。具体地，第一绝缘层15a用于通过缓冲基板11的表面的不平坦来增加对螺旋导体图案进行精加工的精度。优选的是使用在电磁绝缘属性上优异并且易于加工的树脂作为绝缘层15a到15c的材料，并且尽管没有具体限制，但是可以使用聚酰亚胺树脂或环氧树脂。

第一螺旋导体16的内周端16a经过穿过第二绝缘层15b和第三绝缘层15c的第一接触孔18连接到第一引线导体20和第一凸块电极13a。第一螺旋导体16的外周端16b连接到第一端子电极24a。

第二螺旋导体17的内周端17a经过穿过第三绝缘层15c的第二接触孔19连接到第二引线导体21和第三凸块电极13c。第二螺旋导体17的外周端17b连接到第二端子电极24b。

在本实施方式中，与第一螺旋导体16和第二螺旋导体17的内周端16a、17a连接的端子电极不设置在第一绝缘层15a到第三绝缘层15c上。这是因为，如上所述，第一螺旋导体16和第二螺旋导体17的内周端16a、17a分别经过第一接触孔18和第二接触孔19连接到第一凸块电极13a和第三凸块电极13c，而不穿过第一到第三绝缘层15a到15c的端面。如果端子电极在第一绝缘层15a到第三绝缘层15c的一侧(图1中的侧面10b侧)上形成，则在相背对侧(图1中的侧面10a侧)上形成没有端子电极图案的空余空间，使得能够增大线圈布置区域。因此，可通过使螺旋导体16、17的线宽更宽来减小DC电阻Rdc。而且，可通过增加螺旋导体16、17的匝数增大共模阻抗Zc。

第一螺旋导体16和第二螺旋导体17具有同样的平面形状，并且在平面图中被设置在同一位置。第一螺旋导体16和第二螺旋导体17完全重叠，从而两个导体之间产生强的磁耦合。利用上述构造，薄膜线圈层12中的导体图案构成共模滤波器。

第一螺旋导体16和第二螺旋导体17都具有环状螺旋外形。环状螺旋导体在高频下衰减更小，从而能够优选用作高频电感。根据本实施方式的螺旋导体16、17具有长椭圆形，但还可以具有完全圆形或者完全椭圆形。或者，螺旋导体16、17可以具有大致矩形形状。上述导体图案通过利用溅射或镀敷进行构图来形成，并且可以使用Cu、Ag和Au等，但优选使用Cu。

在第一绝缘层15a到第三绝缘层15c的中心区域和第一螺旋导体16和第二螺旋导体17的内侧设置有穿过第一绝缘层15a到第三绝缘层15c的开口25，并且在开口25的内部形成有用于形成磁路的磁芯26。优选使用与绝缘体层14的材料相同的含磁粉树脂(复合铁氧体)作为磁芯26的材料。

第一凸块电极13a到第四凸块电极13d和第一引线导体20和第二引线导体21设置在构成薄膜线圈层12的表面层的绝缘层15c上。第二凸块电极13b连接到端子电极24a，第四凸块电极13d连接到端子电极24b。与通过利用倒装芯片接合器对Cu、Au等的金属球进行热压缩形成的电极相反，“凸块电极”这里意思是通过镀敷形成的厚膜镀敷电极。凸块电极的厚度等于绝缘体层14的厚度或更大，并且可以设置为大约0.08到0.1mm。即，凸块电极13a到13d的厚度比薄膜线圈层12中的导体图案更厚，并且具体地，具有薄膜线圈层12中的螺旋导体图案的五倍或更大的厚度。

在本实施方式中，第一引线导体20和第二引线导体21与第一凸块电极13a到第四凸块电极13d一起形成在薄膜线圈层12的第三绝缘层15c上。第一引线导体20与第一凸块电极13a一体地设置在同一层中，并且第二引线导体21与第三凸块电极13c一体地设置在同一层中。因此，可以省略在图16中所示的传统线圈组件中设置的用于形成第一引线导体8a和第二引线导体8b的专用绝缘层2d这一层，从而能够以低成本提供更薄的线圈组件。

绝缘体层14被形成在其上形成有第一凸块电极13a到第四凸块电极13d和第一引线导体20和第二引线导体21的第三绝缘层15c上。绝缘体层14被设置为如填充在凸块电极13a到13d的周围一样。第一引线导体20和第二引线导体21比凸块电极13a、13c更低，从而被埋置在绝缘体层14下而不露出于表面。因此，可以提供好看的端子电极图案。顺便提一下，第一引线导体20和第二引线导体21可以被制作成与凸块电极13a到13d一样高，并且在这种情况下，引线导体20，21还与凸块电极13a到13d一起露出。然而，即使利用这种构造，在凸块电极之间也没有短路，不会造成实际问题。

图3是示出薄膜线圈层12中的螺旋导体16、17的图案与凸块电极13a到13d之间的空间关系的示意平面图。

如图3所示，第一螺旋导体16和第二螺旋导体17都形成从内周端向外周端的逆时针方向的平面螺旋，并在平面图中完全重叠，并且因此在两个导体之间产生强的磁耦合。而且在本实施方式中，第一凸块电极13a到第四凸块电极13d的一部分与螺旋导体16、17交叠。必要的是，确保凸块电极13a到13d的安装表面一侧的一定大小的面积，以保证焊接到印制板，并且如果凸块电极13a到13d被布置为与螺旋导体16、17重叠，则可以在不增大芯片面积的情况下确保电极面积。还可以配置成，凸块电极13a到13d不与螺旋导体16，17交叠，但是在这种情况下，芯片组件会变得更大。

凸块电极13a到13d的与绝缘体层14接触的侧面13e优选地具有无棱边的弯曲形状，如图3所示。如下面详细描述的，在形成凸块电极13之后，通过浇注复合铁氧体的糊剂形成绝缘体层14，并且，如果此时凸块电极13a到13d的侧面13e具有边角，则凸块电极的周围不被糊剂完全封装，并且更有可能包含气泡。然而，如果凸块电极13a到13d的侧面是弯曲的，则流体树脂到达每个角落，使得能够形成不包含气泡的紧密封装的绝缘体层14。此外，绝缘体层14和凸块电极13a到13d之间的粘性被增加使得凸块电极13a到13d的牢固性能够被增强。

在本实施方式中，第一凸块电极13a到第四凸块电极13d具有基本相同的平面形状。根据该构造，线圈组件100的底表面中的凸块电极图案是对称的，从而可以提供不被约束的安装方向所限制并且好看的端子电极图案。

图4是示出螺旋导体图案的修改的示意平面图。

如图4所示，螺旋导体16、17特征在于环形尺寸在Y方向增大宽度W。因此，磁芯26的面积增大。如上所述，如果省略与第一螺旋导体16和第二螺旋导体17的内周端16a、17a连接的端子电极，则在与端子电极24a、24b相反的区域中形成空余空间，并且因此，像本实施方式中一样，可以增大螺旋导体的环尺寸，并且还可以增大磁芯26的横截面。因此，可以增大共模阻抗Zc。

如上所述，根据本实施方式的线圈组件100仅在薄膜线圈层12的一侧上设置有基板11，而省略另一侧上的基板，并且替代地，提供绝缘体层14，使得能够以低成本提供薄膜芯片组件。而且，通过提供与绝缘体层14一样厚的凸块电极13a到13d，可以省略在芯片组件的侧面或上表面或下表面上形成外部电极表面的过程，使得能够容易地以高精度形成外部电极。

此外，在根据本实施方式的线圈组件100中，引线导体20、21与凸块电极13a到13d一起形成在薄膜线圈层12的表面上，第一引线导体20与第一凸块电极13a一体地设置在同一层上，并且第二引线导体21与第三凸块电极13c一体地设置在同一层上，因此，能够提供更加薄的线圈组件。由于省略了在薄膜线圈层12中形成第一引线导体20和第二引线导体21需要的绝缘层，使绝缘体层14和薄膜线圈层12之间的距离接近，从而可增加共模阻抗。此外，由于省略了专用绝缘层和独立引线导体，所以材料成本和工时被降低，并且因此可提供可利用低成本制造的线圈组件。

接着，将详细描述线圈组件100的制造方法。

图5是示出线圈组件100的制造方法的流程图。图6是其上形成有大量线圈组件100的磁性晶片的构造的示意平面图。此外，图7A到7E是例示凸块电极13a、13c和引线导体20、21的形成过程的示意截面图。

如图5和图6所示，对线圈组件100的制造执行批量生产过程，其中，在大的磁性基板(磁性晶片)上形成大量共模滤波器元件(线圈导体图案)，接着单个地切割每个元件，以制造大量芯片组件。因此，首先制备磁性晶片(步骤S11)，并且在磁性晶片的表面上形成其上布置大量共模滤波器元件的薄膜线圈层12(步骤S12)。

通过所称的薄膜技术形成薄膜线圈层12。薄膜技术是这样的方法，即，通过反复执行涂敷感光树脂以通过其曝光和显影形成绝缘层、然后在绝缘层的表面上形成导体图案的过程，形成交替形成有绝缘膜和导体层的多层膜。下面将详细描述薄膜线圈层12的形成过程。

在薄膜线圈层12的形成过程中，首先形成绝缘层15a，然后在绝缘层15a上形成第一螺旋导体16和端子电极24a到24d。接着，在绝缘层15a上形成绝缘层15b之后，在绝缘层15b上形成第二螺旋导体17和端子电极24a到24d，进而，在绝缘层15b上形成绝缘层15c(见图2)。

能够通过利用感光树脂对基板表面进行旋涂并对该基板表面进行曝光和显影来形成各绝缘层15a到15c。具体地，在第二绝缘层15b中形成开口25、用于形成接触孔导体18的通孔、以及与端子电极24a、24b相对应的开口，并且在第三绝缘层15c中形成开口25、用于形成接触孔导体18、19的通孔、以及与端子电极24a、24b相对应的开口。Cu等可以用作导体图案的材料，可以通过气相沉积或溅射形成导体层、然后在该导体层上形成图案化的抗蚀剂层、以及在该去除抗蚀剂层之前执行电镀来形成该导体图案。

接着，在作为薄膜线圈层12的表面层的绝缘层15c上形成凸块电极13a到13d和第一引线导体20和第二引线导体21。作为凸块电极13a到13d的形成方法，如图7A所示，首先通过溅射在绝缘层15c的整个表面上形成基底导电膜31。Cu等可以用作基底导电膜31的材料。接着，如图7B所示，粘贴干燥膜，并且然后通过曝光和显影选择性地去除其中将要形成凸块电极13a到13d和第一引线导体20和第二引线导体21的位置处的干燥膜，以形成干燥膜层32(第一掩模)并露出基底导电膜31。

接着，如图7C所示，执行电镀，并使基底导电膜31的露出部分生长以形成厚的凸块电极13a到13d。此时，用于形成接触孔导体18、19的通孔填充了镀敷材料，由此形成接触孔导体18、19。用于形成端子电极24a、24b的开口也填充了镀敷材料，并且由此形成端子电极24a、24b。此外，通过镀敷生长第一引线导体20和第二引线导体21，但是由于与凸块电极13a到13d相比镀敷生长表面的线宽较窄，并且其高度低于凸块电极13a到13d，因此其镀敷生长不完全。第一引线导体20和第二引线导体21的高度根据其位置而有一些改变并随着接近凸块电极而增大，但是平均高度大约是凸块电极的高度的约30％到50％。可以通过调节镀敷条件有意使引线导体20、21的高度接近于凸块电极13a到13d的高度，但是在本实施方式中，该控制是不需要的。

接着，如图7D所示，去除干燥膜层32并通过蚀刻整个表面来去除不必要的基底导电膜31，以便完成大体为柱形形状的凸块电极13a到13d，以及第一引线导体20和第二引线导体21。此时，如图6所示，大体上是柱形形状的凸块电极13形成为由沿所例示的Y方向上彼此相邻的两个芯片组件共用的电极。通过后面描述的划片将凸块电极13划分成两个部分，并且由此形成与每个元件相对应的单独的凸块电极13a到13d。

接着，如图7E所示，将复合铁氧体的糊剂浇注到其上形成有凸块电极13的磁性晶片上，并将其固化以形成绝缘体层14(步骤S14)。此时，浇注了大量糊剂，以牢固地形成绝缘体层14，由此将凸块电极13a到13d和引线导体20、21埋置在绝缘体层14下面。这样，对绝缘体层14抛光，直到使凸块电极13a到13d的上表面露出为止，以具有预定厚度，并且使其表面平滑(步骤S15)。此外，还对磁性晶片进行抛光以使其具有预定厚度(步骤S16)。

通过对绝缘体层14抛光使凸块电极13a到13d露出，但是如上所述，第一引线导体20和第二引线导体21低于凸块电极13a到13d，并且因此，如图7E所示，仍然埋置在绝缘体层14下面，而不露出其表面。因此，在本实施方式中，仅凸块电极13a到13d露出绝缘体层14的表面，并且因此，可以提供与过去一样好看的端子电极图案。

接着，通过对磁性晶片划片使每个共模滤波器元件个体化(形成芯片)，以制作图2中所示的芯片组件(步骤S17)。在这种情况下，如图6所示，在沿X方向延伸的切割线C1和沿Y方向延伸的切割线C2当中，切割线C1穿过凸块电极13的中心，并且所获得的凸块电极13a到13d的切割表面露出线圈组件100的侧面。凸块电极13a到13d的侧面在安装期间变成焊料倒角的形成表面，并且因此增加焊接过程中的固定强度。

接着，在通过对芯片组件执行滚筒抛光去除棱边(步骤S18)之后，执行电镀(步骤S19)，以形成平滑电极表面，该平滑电极表面完全集成了露出薄膜线圈层12的侧面10b侧的端子电极24a、24b和凸块电极13b、13d，由此完成图1中所示的凸块电极13a到13d。通过如上所述对芯片组件的外表面执行滚筒抛光，可以制造能够抵抗诸如芯片缺口(chipping)这样的损害的线圈组件。对凸块电极13a到13d的露出芯片组件外周表面的表面进行镀敷，从而可以使凸块电极13a到13d的表面成为平滑表面。

根据本实施方式中的线圈组件100的制造方法，如上所述，省略了传统使用的上下磁性基板之一，并且替代地，形成了绝缘体层14，并且因此，能够以低成本容易地制造线圈组件。此外，绝缘体层14围绕凸块电极13a到13d形成，因此，能够加强凸块电极13a到13d，以防止凸块电极13a到13d等剥离。而且，根据本实施方式中的线圈组件100的制造方法，通过镀敷形成凸块电极13a到13d，从而与例如通过溅射的形成相比，可以提供精加工精度更高并且更稳定的外部端子电极。此外，根据本实施方式中的线圈组件100的制造方法，通过电镀敷同时将引线导体20、21和凸块电极13a到13d形成在同一平面上，并且因此能够通过减少工时而降低成本。

图8为示出根据本发明的第二个实施方式的线圈组件200的层结构的示意分解立体图。图9是示出凸块电极和引线导体的结构的示意截面图。

如图8和图9所示，线圈组件200特征在于，使第一引线导体20和第二引线导体21的高度(厚度)在与凸块电极13a到13d的边界处迅速降低。其它构造与根据第一个实施方式的线圈组件100的构造基本相同，并且对同样的元件使用同样的附图标记，并省略其详细描述。

根据本实施方式的线圈组件200，除线圈组件100的发明效果外，还有的是，仅使凸块电极13a到13d从芯片组件的底面可靠地露出，并且能够使第一引线导体20和第二引线导体21可靠地埋置在绝缘体层14的下面。

图10A到图10G是例示凸块电极和引线导体的形成过程的示意截面图。下面参照图5中的流程图随着图10A到图10G来详细描述线圈组件200的制造方法。

在线圈组件200的制造过程中，首先制备磁性晶片(步骤S11)，并在磁性晶片的表面上形成其上布置大量的共模滤波器元件的薄膜线圈层12。这与根据第一实施方式的线圈组件100基本相同，因此，省略其详细描述。

接着，在绝缘层15c上形成凸块电极13a到13d和第一引线导体20和第二引线导体21(步骤S13)。作为凸块电极13a到13d的形成方法，如图10A所示，首先通过溅射在绝缘层15c的整个表面上形成基底导电膜31。接着，如图10B所示，涂敷光刻胶，然后通过曝光和显影选择性地去除其中将形成凸块电极13a到13d以及第一引线导体20和第二引线导体21的位置处的光刻胶，以形成光刻胶层33(第一掩模)并露出基底导电膜31。

接着，如图10C所示，执行第一电镀，以使基底导电膜31的露出部分生长到适合第一引线导体20和第二引线导体21的厚度。此时，用于形成接触孔导体18、19的通孔填充满了导电膜，由此形成接触孔导体18、19。用于形成端子电极24a，24b的开口也填充满了导电材料，由此形成端子电极24a、24b。此外，在凸块电极13a到13d的形成位置形成凸块电极的下部13f。

接着，如图10D所示，粘贴干燥膜，接着通过曝光和显影选择性地去除其中将要形成凸块电极13a到13d以及第一引线导体20和第二引线导体21的位置处的干燥膜，以形成干燥膜层34(第二掩模)并露出通过镀敷生长到适合引线导体20、21的厚度的凸块电极13a到13d的下部13f。

接着，如图10E所示，执行第二电镀，以便使凸块电极13a到13d的下部13f进一步生长，以形成厚的凸块电极13a到13d。此时，引线导体20、21覆盖有干燥膜层34，并且不通过镀敷生长。

接着，如图10F所示，去除干燥膜层34和光刻胶层33并通过蚀刻整个表面来去除不必要的基底导电膜31，以便完成大体为柱形形状的凸块电极13a到13d和第一引线导体20和第二引线导体21。

接着，如图10G所示，将复合铁氧体的糊剂浇注到其上形成有凸块电极13a到13d和引线导体20、21的磁性晶片上，并对其进行固化以形成绝缘体层14(步骤S14)。此时，浇注了大量糊剂，以牢固地形成绝缘体层14，由此将凸块电极13a到13d和引线导体20，21埋置在绝缘体层14下面。这样，对绝缘体层14进行抛光，直到使凸块电极13a到13d的上表面露出为止，以具有预定厚度，还使其表面平滑(步骤S15)。此外，磁性晶片还被抛光以具有预定厚度(步骤S16)。

通过对绝缘体层14进行抛光而使凸块电极13a到13d露出，但是如上所述，第一引线导体20和第二引线导体21肯定低于凸块电极，因此，仍然埋置在绝缘体层14下面，而不露出绝缘体层14的表面。因此，在本实施方式中，仅凸块电极13a到13d露出绝缘体层14的表面，并且因此，可以提供与过去一样好看的端子电极图案。

接着，通过对磁性晶片划片使每个共模滤波器元件个体化(形成芯片)，以制作图8中所示的芯片组件(步骤S17)。此外，在通过对芯片组件执行滚筒抛光去除棱边(步骤S18)之后，执行电镀(步骤S19)，以形成完全集成了露出薄膜线圈层12的侧面10b一侧的端子电极24a、24b和凸块电极13b、13d的平滑电极表面，由此完成图8中所示的凸块电极13a到13d。

根据本实施方式中的线圈组件200的制造方法，如上所述，电镀过程分成两个过程，并且引线导体20、21的高度与凸块电极13a到13d的高度明显不同，因此，能够仅使引线导体20、21可靠地埋置在绝缘体层14的下面，同时凸块电极13a到13d露出，并且能够可靠地制造具有好看的端子电极图案的线圈组件。

尽管上面解释了本发明的优选实施方式，但是本发明并不限于此。可以在不脱离本发明的范围的情况下对这些实施方式做出各种变型，并且不用说，这样的变型也被包含在本发明的范围内。

在上述实施方式中，例如，在磁性晶片上形成薄膜线圈层12和绝缘体层14，通过划片使磁性晶片个体化，并且在滚筒抛光之后进一步执行镀敷，但是本发明不限于上述方法，并且可以在对划片之前的晶片进行非电镀敷之后执行划片。

而且在上述实施方式中，在薄膜线圈层12的主表面上形成由复合铁氧体制成的绝缘体层14，但是绝缘体层14也可以由非磁性材料形成。本发明可以应用于被配置成通过引线导体连接螺旋导体的内周端和外部端子电极的线圈组件，并且不仅可以应用于4端子结构的线圈组件，而且可以应用于2端子结构的线圈组件。

在上述实施方式中设置了磁芯26，但是磁芯26不是必需的。然而，磁芯26可以由与磁性树脂层14相同的材料形成，并且因此，只要形成开口25，则磁芯26和磁性树脂层14可同时形成，而不经历特定过程。

[示例]

作为示例1，制备具有图2中所示的构造和图4所示的螺旋导体图案的线圈组件，并测量其共模阻抗Zc。结果，根据示例1的线圈组件具有Zc＝86.5Ω。

另一方面，作为比较示例制备图11中所示的线圈组件300。线圈组件300具有以与图12中所示的传统线圈组件1相同的方式配置的薄膜线圈层2和与图2中所示的线圈组件100的凸块电极类似的位于每个外部端子电极7a到7d上的凸块电极13a到13d，并且没有图2中的引线电极20、21。接着，测量线圈组件300的共模阻抗Zc。比较示例的线圈组件300具有与示例1相同的芯片大小和与示例1的构造不同的磁性基板3b和引线导体8a、8b的构造。作为测量结果，根据比较示例的线圈组件具有Zc＝85.4Ω。根据上述结果，根据示例1的线圈组件证明与比较示例相比，属性改善，Zc增加1.4％。

作为示例2，制备如下的线圈组件，该线圈组件具有通过使图3中所示的薄膜线圈层2的螺旋导体16、17的线圈宽度增加8％，并且在保持开口25的形状的同时使该螺旋导体16、17和开口25沿-Y方向移位获得的螺旋导体图案，并且测量其DC电阻Rdc。结果，根据示例2的线圈组件具有Rdc＝2.77Ω。

另一方面，上述比较示例的线圈组件300的DC电阻Rdc的测量示出Rdc＝2.95Ω。根据上述结果，根据示例2的线圈组件证明与比较示例相比，属性改善，Rdc减小6.1％。

Claims (6)

1.一种线圈组件，所述线圈组件包括：

基板；

薄膜线圈层，所述薄膜线圈层设置在所述基板上；

第一凸块电极和第二凸块电极，所述第一凸块电极和第二凸块电极设置在所述薄膜线圈层的表面上；

第一引线导体，所述第一引线导体与所述第一凸块电极和所述第二凸块电极一起设置在所述薄膜线圈层的表面上，并且所述第一引线导体与所述第一凸块电极一体地形成；以及

绝缘体层，所述绝缘体层设置在所述第一凸块电极和所述第二凸块电极之间，其中

所述薄膜线圈层包含作为平面线圈图案的第一螺旋导体，

所述第一凸块电极经过所述第一引线导体连接到所述第一螺旋导体的内周端，并且

所述第二凸块电极连接到所述第一螺旋导体的外周端。

2.根据权利要求1所述的线圈组件，其中，所述第一引线导体的高度低于所述第一凸块电极的高度。

3.根据权利要求1所述的线圈组件，其中，所述第一凸块电极和所述第二凸块电极具有相同的平面形状。

4.根据权利要求1到3中任一项所述的线圈组件，所述线圈组件还包括：

第三凸块电极和第四凸块电极，所述第三凸块电极和所述第四凸块电极设置在所述薄膜线圈层的表面上；以及

第二引线导体，所述第二引线导体与所述第三凸块电极和所述第四凸块电极一起设置在所述薄膜线圈层的表面上，并且所述第二引线导体与所述第三凸块电极一体形成；其中

所述薄膜线圈层还包括第二螺旋导体，所述第二螺旋导体由磁耦合到所述第一螺旋导体的平面线圈图案构成，

所述绝缘体层设置在所述第一凸块电极到所述第四凸块电极之间，

所述第三凸块电极经过所述第二引线导体连接到所述第二螺旋导体的内周端，并且

所述第四凸块电极连接到所述第二螺旋导体的外周端。

5.一种制造线圈组件的方法，所述方法包括以下步骤：

在基板上形成薄膜线圈层，所述薄膜线圈层包含作为平面线圈图案的螺旋导体，以及

在所述薄膜线圈层上形成凸块电极和引线导体，其中

所述形成凸块电极和引线导体的步骤包括以下步骤：

在所述薄膜线圈层的表面上形成基底导电膜，以及

通过以下方式同时形成所述凸块电极和所述引线导体：在利用第一掩模覆盖不包括要形成所述凸块电极和所述引线导体的预定区域的第一区域之后，通过镀敷使位于将要形成所述凸块电极的区域中的所述基底导电膜生长到适于所述凸块电极的预定厚度。

6.一种制造线圈组件的方法，所述方法包括以下步骤：

在基板上形成薄膜线圈层，所述薄膜线圈层包含作为平面线圈图案的螺旋导体，以及

在所述薄膜线圈层上形成凸块电极和引线导体，其中

所述形成凸块电极和引线导体的步骤包括以下步骤：

在所述薄膜线圈层的表面上形成基底导电膜，

通过以下方式同时形成所述凸块电极和所述引线导体的下部：在利用第一掩模覆盖不包括要形成所述凸块电极和所述引线导体的预定区域的第一区域之后，通过镀敷使所述基底导电膜的露出部分生长到适于所述引线导体的预定厚度，以及

在利用第二掩模覆盖不包括要形成所述凸块电极的所述预定区域的第二区域之后，通过镀敷使所述凸块电极的所述下部生长到适于所述凸块电极的预定厚度。

Images