CN101958295A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101958295A
CN101958295A CN2010102226752A CN201010222675A CN101958295A CN 101958295 A CN101958295 A CN 101958295A CN 2010102226752 A CN2010102226752 A CN 2010102226752A CN 201010222675 A CN201010222675 A CN 201010222675A CN 101958295 A CN101958295 A CN 101958295A
Authority
CN
China
Prior art keywords
pattern
chip
lead
semiconductor device
radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102226752A
Other languages
English (en)
Other versions
CN101958295B (zh
Inventor
江川秀范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201410486030.8A priority Critical patent/CN104332454B/zh
Priority to CN201410239237.5A priority patent/CN104037156B/zh
Publication of CN101958295A publication Critical patent/CN101958295A/zh
Application granted granted Critical
Publication of CN101958295B publication Critical patent/CN101958295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明提供了一种半导体装置，该半导体装置包括布线板和IC芯片，该布线板具有在至少一个主表面上形成的导电图案，该IC芯片安装在布线板上。该IC芯片包括与布线板进行导体连接的多个电极。导电图案包括引线图案和散热图案。引线图案通过导体与多个电极中的至少一个相连接。散热图案与IC芯片和引线图案物理地分隔开，并且该散热图案具有的表面面积大于引线图案的表面面积。另外，引线图案和散热图案被设置成彼此相对且其间具有间隙，并且它们的相对部分分别具有相互交叉的形状且被布置成各个相互交叉的形状彼此啮合且其间具有间隙。

Description

半导体装置
相关申请的交叉引用
本申请是基于2009年7月15日提交的日本专利申请No.2009-166975的优先权并且要求该优先权的权益，该申请的全部公开内容通过引用结合于此。
技术领域
本发明涉及一种包括布线板和在布线板上安装的集成电路(IC)芯片的半导体装置，并且具体而言，涉及半导体装置中的散热结构。
背景技术
诸如液晶驱动器IC的IC芯片在操作期间的热值正在增加。与使用刚性布线板的半导体装置相比，在使用柔性布线板的半导体装置中，IC芯片热值的增加是特别明显的。因此，半导体装置中的散热结构变得愈加重要。
柔性布线板具有如下结构：在柔性绝缘膜上形成诸如线的导体层。例如，通过将铜箔施加到作为绝缘膜的聚酰亚胺膜来形成导体层。与刚性布线板相比，对于薄的外形来说，柔性布线板具有更低的热容和更低的机械强度。因此，通常难以将诸如热沉的沉重部件安装到柔性布线板上。
为了在使用柔性布线板时处理热问题，日本未经审查的专利申请公布No.2007-158001和No.2004-111996公开了一种带载封装(TCP)的散热结构，带载封装是一种使用柔性布线板的半导体装置类型。日本未经审查的专利申请公布No.2007-158001(JP 2007-158001A)中所公开的TCP具有如下的结构。即，在柔性布线板上安装IC芯片，该IC芯片具有用于散热的电极，该电极与用于与外部装置进行信号输入/输出的电极分隔开。另外，在柔性布线板的表面上，形成与信号线图案物理地隔离开的散热导电图案。IC芯片的散热电极和布线板的散热导电图案通过导体(金凸块、焊料等)连接。在该说明书中，通过诸如金凸块或焊料的导体进行的连接被称作“导体连接”。
日本未经审查的专利申请公布No.2004-111996(JP 2004-111996A)还公开了一种技术，该技术在柔性布线板的表面上形成散热导电图案，用于对柔性布线板上安装的IC芯片进行散热。然而，在JP2004-111996A中，IC芯片中没有电极与散热导电图案相连接。具体来讲，JP 2004-111996A公开了一种IC芯片和散热导电图案物理分隔开的结构(JP 2004-111996A中的图3)以及一种IC芯片和散热导电图案物理接触的结构(JP 2004-111996A中的图6)。更具体来讲，JP2004-111996A中的图3和图6示出了如下结构：IC芯片中没有电极与散热导电图案处于导体连接，并且散热导电图案被形成为与矩形IC芯片的整个短边长度相对。
发明内容
如上所述，JP 2007-158001A中公开的半导体装置具有如下的散热结构，在所述结构中，在柔性布线板上形成的散热导电图案和IC芯片的散热电极由具有低热阻的导体来连接。IC芯片与散热导电图案之间的热阻由此减小，这样使得散热效果得以改进。然而，存在许多如下的情况，即例如当具有不同电势的端子在IC芯片附近不规则地布置时或者当关注静电放电(ESD)时，在IC芯片的电极与散热导电图案之间不能进行导体连接。例如，当IC芯片是用于驱动液晶显示面板的驱动器IC时，驱动器IC会由于与荷电的人体与液晶显示面板接触时的放电而受损。因为散热导电图案通常具有用于增强散热效果的大表面面积，所以散热导电图案与IC芯片之间的导体连接使由ESD而导致IC芯片受损的可能性增加。
另一方面，如上所述，JP 2004-111996A中公开的散热结构是其中在IC芯片的电极与散热导电图案之间没有进行导体连接的结构。具体来讲，JP 2004-111996A中的图3和图6示出的结构为：散热导电图案和芯片电极电绝缘，以及散热导电图案被形成为与矩形芯片一侧的整个长度相对。该结构的优点在于，可以可靠地避免IC芯片由于ESD而受损，并且因此在IC芯片的电极与散热导电图案之间不能进行导体连接的情况下是有效的。
然而，认为实际上难以采用其中IC芯片的电极与散热导电图案物理接触而在IC芯片的电极与散热导电图案之间没有接触的结构(JP2004-111996A中的图6)，这是JP 2004-111996A中公开的散热结构之一。这在其中利用面对布线板的形成有功能化的电路和电极的表面来安装IC芯片的倒装芯片封装(面向下的封装)中是尤其困难的。为了确保稳定连接，大量的电极焊盘通常布置在IC芯片的周边部中，这样需要减小尺寸，并且通常难以通过避免与电极接触来在散热导电图案与IC芯片之间形成物理接触。
另一方面，关于其中IC芯片和散热导电图案物理分隔开的结构(JP2004-111996A)中的结构(其是JP 2004-111996A中公开的另一种散热结构)，矩形IC芯片和散热导电图案被放置成彼此相对的界面处的长度与IC芯片的短边的长度一样短。因此，从IC芯片到散热导电图案的导热是不充分的，这样就使IC芯片的温度升高并且因此使得IC芯片附近的温度梯度增加。
如上所述，JP 2007-158001A和JP 2004-111996A中公开的散热结构的问题在于，当在IC芯片的电极与散热导电图案之间不能形进行导体连接时，从IC芯片到散热导电图案的导热是不充分的。
本发明的示例性方面是半导体装置，该半导体装置包括布线板和IC芯片，该布线板具有在至少一个主表面上形成的导电图案，该IC芯片安装在布线板上。IC芯片包括用于与布线板进行导体连接的多个电极。
导电图案包括引线图案和散热图案。引线图案通过导体与多个电极中的至少一个相连接。散热图案与芯片和引线图案中的每个物理分隔开，并且具有表面面积大于引线图案的表面面积。
另外，引线图案和散热图案被放置成彼此相对并且其间具有间隙，引线图案和散热图案中的相对部分分别具有相互交叉的形状(interdigitated shape)，并且被布置成各个相互交叉的形状彼此啮合且其间具有间隙。
根据上述的本发明的示例性方面，可以通过与IC芯片的电极形成导体连接的导电引线图案从IC芯片有效率地释放热。另外，因为引线图案和散热图案以它们相互交叉的形状彼此啮合且其间具有间隙的方式来被布置，所以可以使间隙的总延伸足够长，并且降低引线图案与散热图案之间的热阻。因此，可以减小从IC芯片到散热图案的热阻，由此增强散热效果。另外，容易使间隙的纵向长度的总延伸比IC芯片的短边的长度更长。
根据上述的本发明的示例性方面，即使当IC芯片的电极与散热图案之间不能进行导体连接时，也可以降低IC芯片与散热导电图案之间的热阻并且增强散热效果。
附图说明
根据以下结合附图对某些示例性实施例进行的说明，以上和其他示例性的方面、优点和特征将更清楚，其中：
图1是示意性示出根据本发明的第一示例性实施例的半导体装置结构的平面图；
图2是示意性示出图1所示的半导体装置中包括的IC芯片的电极布局实例的平面图；
图3是示出图1所示的半导体装置中包括的引线图案和散热图案的附近的放大平面图；
图4是沿着图3中的线A-A的示意性横截面图；
图5A和图5B是用于描述图1所示的半导体装置的散热效果的半导体装置的平面图和温度分布图；
图5C和图5D是根据比较例的半导体装置的平面图和温度分布图；
图6是示出引线图案和散热图案的替选实例的视图；
图7A至图7D是示出引线图案和散热图案的替选实例的视图；
图8A至图8E是示出引线图案和散热图案的替选实例的视图；
图9A和图9B是示出引线图案和散热图案的替选实例的视图；
图10A和图10B是示出引线图案和散热图案的替选实例的视图；
图11A和图11B是示出引线图案和散热图案的替选实例的视图；
图12是示意性示出根据本发明的第二示例性实施例的半导体装置结构的平面图；以及
图13是示出图12所示的半导体装置中包括的引线图案和散热图案的附近的放大平面图。
具体实施方式
下文中，将参照附图来详细描述本发明的示例性实施例。注意的是，在附图中，用相同的附图标记标注基本上具有相同功能和结构的结构元件，并且省略了对这些结构元件的重复说明。
第一示例性实施例
根据该示例性实施例的半导体装置是带载封装(TCP)，并且具体来讲，是并入用于驱动液晶显示面板的驱动器IC的TCP。图1是根据示例性实施例的TCP 1的示意性平面图。TCP 1包括柔性布线板10和IC芯片11。布线板10具有如下的结构：由诸如聚酰亚胺膜的柔性绝缘膜上的铜箔等来形成导电图案。该导电图案包括输入信号线图案12、输出信号线图案13、引线图案14和散热图案15。注意的是，沿着柔性布线板10的两端以规则间隔制成的多个输送孔(sprocket hole)100用于在TCP 1被切割之前携载和定位载带。
IC芯片11是在柔性布线板10的形成有导电图案的主表面上安装的倒装芯片。IC芯片11具有多个第一电极111和多个第二电极112，所述多个第一电极111用于从外部装置(例如，输入侧上的显示控制器、输出侧上的液晶显示面板等)输出电源、显示数据、控制信号等以及将输出电源、显示数据、控制信号等输入到外部装置(例如，输入侧上的显示控制器、输出侧上的液晶显示面板等)，所述多个第二电极通常不与外部装置连接并且主要用于确保稳定连接和散热。
图2是示出在IC芯片11的主表面上形成的电极111和112的布局实例的平面图。在图2的实例中，沿着IC芯片11的矩形主表面的长边布置多个第一电极111，以及沿着IC芯片11的主表面的短边布置多个第二电极112。多个第一电极111中的每个通过导体凸块(Au凸块、焊料凸块等)接合到输入信号线图案12或输出信号线图案13。另外，多个第二电极112中的每个通过导体凸块接合到引线图案14。注意的是，该布置只是个实例，并且第二电极112不必仅沿着短边布置，而是可以沿着长边布置或沿着所述两边布置。
返回参照图1，输入信号线图案12和输出信号线图案13用于在IC芯片11与外部装置(例如，输入侧上的显示控制器、输出侧上的液晶显示面板等)之间输入和输出电源、显示数据、控制信号等。虽然没有在图1中示出，但是输入信号线图案12包括多个微细的输入线，以及输出信号线图案13包括多个微细的输出线。
引线图案14与第一电极111和第二电极112中的至少一个电极处于导体连接。散热图案15与IC芯片11、信号线图案12和13以及引线图案14中的每个物理地分隔开，并且其具有比引线图案14大的表面面积。另外，引线图案14和散热图案15被设置成彼此相对并且其间具有间隙。彼此相对的引线图案14和散热图案15中的各个部分具有互相交叉的形状，并且它们以各个相互交叉的形状彼此啮合并且其间具有间隙。换言之，引线图案14和散热图案15中的相对部分的边界线具有相互交叉的形状。该边界线的形状还可以被视为波形、Z字形、蜿蜒形或星状的形状。
图3是示出位于图1所示的IC芯片11的右侧上的引线图案14和散热图案15的附近的放大平面图。在图3的实例中，引线图案14由相互分离的五个引线141至145构成。图4是沿着图3中的A-A线的示意性横截面图。在图4中，没有示出密封树脂。如图4所示，引线145形成在柔性绝缘膜101上并且通过导体凸块113接合到电极112。按照与引线145相同的方式，其他引线141至144还通过导体凸块113接合到IC芯片11。
另外，如图3所示，引线141至145被布置成从IC芯片11的短边放射出。引线141至145的放射状的端部对应于引线图案14的凸部。另外，散热图案15被布置成围绕引线141至145的端部并且其间具有间隙16。换言之，引线141至145被布置成在散热图案15内部。具体来讲，散热图案15的凸部151至156在各个引线141至145之间、在芯片11与线141之间以及在芯片11与线145之间延伸。
以此方式，引线图案14(引线141至145)和散热图案15中的相对部分被设计有相互交叉的结构并且被布置成彼此啮合且其间具有间隙16，由此增加了图案14和图案15中的相对部分的长度(即，边界线的长度或间隙16的长度)。因为作为绝缘膜的间隙16具有的导热率低于由诸如铜或铝的导体制成的图案14和图案15，所以造成图案14与图案15之间边界处的热阻增大。然而，通过使间隙16的纵向长度的总延伸足够长，可以减小引线图案14与散热图案15之间的热阻。注意的是，容易使间隙16的纵向长度的总延伸比IC芯片11的短边长度更长。因此，当在IC芯片11与散热图案15之间不能够进行导体连接时，与在JP 2004-111996A中公开的散热结构(其中IC芯片与散热导电图案之间的界面长度大约为IC芯片的短边长度的结构)相比，可以在根据示例性实施例的散热结构中期望更高的散热效果。
下文中，参照图5A至图5D，描述示例性实施例中描述的引线图案14和散热图案15的布局得到的散热效果。图5A是其中等温线L1至L8增加到图3所示的图案14和15的布局的平面图。图5B是示出沿着图5A的X轴的温度分布的曲线图。另一方面，图5C是在图案14和15之间的边界线不具有相互交叉的形状的情况下与比较例相关的平面图。图5D是示出沿着图5C中的X轴的温度分布的曲线图。应该注意的是，图5C所示的结构是由本发明的发明者为了与TCP 1相比较而设计的，并因此这不是公知的结构。
如根据图5B和5D之间的比较结果明显示出的是，根据示例性实施例，热从IC芯片11有效释放到散热图案15，使得IC芯片11的温度下降并且散热图案15的温度上升。由此，如图5B所示，沿着IC芯片11的边界P1的温度梯度变得不太陡峭。
因为在图5C和图5D中作为热源的IC芯片11附近的温度梯度陡峭，所以降低温度梯度导致有效的散热。如图1和图3所示，通过形成引线图案14以便从IC芯片11放射状地扩展，可以改进散热效果。这是因为放射状的线布局沿着热电流的扩散方向。通过沿着紧邻IC芯片11的热电流扩散方向放置放射状的引线图案14，IC芯片11附近的温度梯度变得不太陡峭(如图5A和图5B所示)，这样就能够进行有效率的散热。
另外，通过使用放射状的引线图案14，引线图案14的总面积会小。因此，当关注由于ESD而导致IC芯片11击穿时，放射状的引线图案14是尤其有效的。
根据示例性实施例，即使当散热图案15与IC芯片11的导体连接对于ESD对策、IC芯片11的电极布局上的限制等不可用时，也可以减小IC芯片11与散热图案15之间的热阻并且增大散热效果。另外，通过使间隙16的总延伸足够长，可以得到等同于当IC芯片11与散热图案15之间进行导体连接时的散热效果。
注意的是，图1、图3和图5中所示的引线图案14的形状只是个实例。例如，当可以进行电连接时，引线图案14可以具有一体的导电图案，在该导电图案中，引线141至145在中央部分146处连接，如图6所示。
在图7A至图7D以及图8A至图8E示出引线图案14的替选实例。图7A至图7D示出具有放射状的引线141至145的引线图案14的替选实例。图7A是其中图3所示的引线141至145中的每个进行分叉以由此另外增大了边界长度的实例。图7B是其中引线141至145中的每个向着它们的端部变宽的实例。图7C和图7D是其中引线141至145中的每个的端部比根部宽并且每个均具有波纹边缘以由此进一步增大边界长度的实例。
图8A至图8D示出具有非放射状的引线141至145的引线图案14的替选实例。虽然在热电流扩散特性方面非放射状的引线图案14可能没有比放射状的图案更有利，但是当由于布局限制而导致难以采用放射状的引线图案14时是有效的。
另外，散热图案15可以电悬浮或提供有一定电势。例如，散热图案15可以接地。在根据示例性实施例的散热结构中，引线图案14和散热图案15彼此物理地分隔开。因此，当对散热图案15提供给定电势时，散热结构也是可应用的。
另外，用于散热的电极112可以在IC芯片11内连接到电源电势、地电势等。以不同的方式表述，引线图案14(引线141至145)可以通过IC芯片11的内部线电连接到外部装置。在根据示例性实施例的散热结构中，引线图案14的各个引线141至145以及引线图案14和散热图案15分别彼此物理地分隔开。因此，当给定电势提供到引线图案14的各个引线141至145时，散热结构也是可应用的。
虽然以上描述了散热图案15是一个岛状图案的情况，但是散热图案15可以分成多个岛状图案。
根据示例性实施例的散热结构的一个特征在于，引线图案14与散热图案15之间的边界线具有相互交叉的形状(包括波纹形、Z字形、蜿蜒形或星状的形状)。该布局通常可应用于其中引线图案14和散热图案15彼此紧邻布置的部分。
具体来讲，更优选地，与图案14和图案15之间的边界线(L21)是如图9A所示的直线相比，彼此相对且其间具有间隙的引线图案14和散热图案15之间的边界线(L22)具有如图9B所示的相互交叉的形状。另外，当引线图案14包括多个微细线(图10A)时，优选地变化各个微细线的长度并且形成梳子形状，使得图案14和图案15之间的边界线(L22)具有相互交叉的形状(图10B)。另外，当引线图案14和散热图案15都包括多个微细线时，优选地使各个图案具有梳子形状并且彼此啮合且其间具有间隙，使得图案14与图案15之间的边界线(L22)具有相互交叉的形状(图11B)。
第二示例性实施例
在该示例性实施例中，描述了图9B、图10B和图11B中所示的导体图案布局的应用。图12是根据示例性实施例的TCP 2的示意性平面图。在图12的实例中，虚置线(虚置引线)被形成区域21中，在所述区域21中没有形成信号输入/输出图案13和14。通常在使用柔性布线板的诸如TCP的半导体装置中进行，以在空白部分中形成虚置线。虚置线还有助于IC芯片11的散热。
另外，在图12的实例中，在区域21中形成折叠线24。折叠线24以折叠方式连接在IC芯片11的电极之中的、没有连接到外部装置的两个电极112之间。例如，折叠线24被设置用于电源。当存在折叠线24时，虚置线由折叠线24分断。在该示例性实施例中，图9至图11所示的导电图案的布局用于提高分断的虚置线与折叠线24之间的热传导性。
图13是示出区域21中设置的折叠线24的附近的放大平面图。折叠线24没有连接到外部装置，并且与IC芯片11的电极112处于导体连接。因此，折叠线24对应于引线图案14。另外，虚置线25与IC芯片11、信号线图案12和13以及折叠线24(对应于引线图案14)中的每个物理地分隔开，并且所述虚置线25具有的表面面积大于折叠线24的表面面积。因此，虚置线25对应于散热图案15。虚置线26通过导体凸块连接到IC芯片11的虚置电极，以确保与柔性布线板10的稳定连接。要注意的是，虚置线26不必与IC芯片11的电极处于导体连接。
如图13所示，折叠线24(对应于引线图案14)和虚置线25(对应于散热图案15)中的相对部分具有相互交叉的形状并且彼此啮合且其间具有间隙，由此减小热阻。同样，优选地，IC芯片11侧上的虚置线26与折叠线24之间的边界线也具有相互交叉的形状。由此，可以减少从IC芯片11到虚置线25的热阻。
在本发明的第一和第二示例性实施例中，描述了引线图案与电极112处于导体连接的结构，电极112与电极111分隔开而没有连接到外部装置，电极111连接到外部装置并且主要用于确保稳定连接并且散热的目的。然而，与连接到外部装置的电极111相连接的输入信号线图案12和输出信号线图案13中的至少一个可以被设置成与散热图案15相对且其间具有间隙。换言之，输入信号线图案12和输出信号线图案13中的至少一个还可以用作引线图案。
如上所述，在TCP 1和TCP 2中，引线图案14和散热图案15被布置成彼此啮合且其间具有间隙，因此可以减小热阻而在引线图案14和散热图案15之间不进行电连接。因此，应该避免与散热图案15进行电连接的输入信号图案12和输出信号线图案13可以用作引线图案14。以此方式，因为与外部装置连接的信号线图案12和13等可以用作引线图案14，所以具有引线图案14和散热图案15的散热结构具有的优点在于对布局的限制较少。
另外，在使用柔性布线板的半导体装置中，特别是在具有绝缘膜上形成的导电层是单层并且IC芯片以倒装芯片方式被安装在与导电层相同的主表面上的结构的TCP中，本发明以上的第一和第二示例性实施例中描述的半导体装置的散热结构是尤其有效的。该封装被称作膜上芯片(COF)。在COF中，不需要在绝缘膜的与IC芯片相对的部分中形成孔，并且不需要使用飞线。其中只在膜的主表面上形成导电层并且IC芯片被安装在主表面上的COF是通用的封装类型，其用于与微细的节距结构相兼容并且能够降低TCP的制造成本并且确保柔性。另一方面，在具有这种结构的TCP中，对导电图案进行严格的布局限制，并且IC芯片温度有可能升高。然而，通过使用第一和第二示例性实施例中描述的散热结构，可以当在IC芯片11与散热图案15之间进行导体连接时增强散热效果。
然而，第一和第二示例性实施例中描述的半导体装置的散热结构也可应用于使用与TCP不同的柔性布线板的半导体装置。另外，柔性布线板的布线层(导电层)可以具有多层的结构。另外，导电层可以同时形成在柔性布线板的两个主表面上。此外，将IC芯片11安装到柔性布线板10中不限于上述的倒装芯片安装。例如，可应用于带式自动结合(TAB)安装。另外，散热结构也可应用于使用刚性布线板的半导体装置，而不限于柔性布线板。
本领域的普通技术人员可以根据需要将第一和第二示例性实施例组合。
虽然已经根据几个示例性实施例描述了本发明，但是本领域的技术人员将认识到，可以在不脱离所附权利要求的精神和范围的情况下实践本发明的各种修改，并且本发明不限于上述的实例。
另外，权利要求的范围不受上述的示例性实施例限制。
此外，要注意的是，申请人的意图在于涵盖所有权利要求要素的等价物，即使是在随后审查过程中进行修改时，也涵盖所有权利要求要素的等价物。

Claims (13)

1.一种半导体装置，包括：
布线板，所述布线板具有在至少一个主表面上形成的导电图案；以及
集成电路芯片，所述集成电路芯片被安装在所述布线板上，并且包括多个电极，以与所述布线板进行导体连接，其中
所述导电图案，包括：
引线图案，所述引线图案通过导体与所述多个电极中的至少一个相连接；以及
散热图案，所述散热图案与所述集成电路芯片和所述引线图案中的每个物理地分隔开，并且所述散热图案具有的表面面积大于所述引线图案的表面面积，
所述引线图案和所述散热图案被设置成彼此相对并且其间具有间隙，以及
所述引线图案和所述散热图案中的相对部分分别具有相互交叉的形状，并且被布置成各个所述相互交叉的形状彼此啮合且其间具有间隙。
2.根据权利要求1所述的半导体装置，其中
所述引线图案被形成为从所述集成电路芯片放射出，以及
所述散热图案被形成为围绕所述引线图案的放射状的端部。
3.根据权利要求1所述的半导体装置，其中
所述集成电路芯片的主表面具有矩形形状，以及
所述引线图案和所述散热图案中的相对部分的长度比所述集成电路芯片的短边的长度更长。
4.根据权利要求1所述的半导体装置，其中所述引线图案包括多个引线，所述多个引线与所述多个电极中的至少两个电极相连接。
5.根据权利要求4所述的半导体装置，其中
所述多个引线被形成为从所述集成电路芯片放射出，以及
所述散热图案被形成为围绕所述多个放射状的引线的每个端部。
6.根据权利要求1所述的半导体装置，其中所述引线图案包括折叠线图案，所述折叠线图案连接在所述多个电极中包括的两个电极之间。
7.根据权利要求6所述的半导体装置，其中
所述多个电极包括被设置在由所述折叠线图案连接的所述两个电极之间的其他电极，
所述导电图案还包括虚置线图案，所述虚置线图案通过导体与所述其他电极相连接，
所述折叠线图案的边缘的至少一部分具有相互交叉的形状，以及
在与所述其他电极不连接的一侧上的虚置线图案的端部具有相互交叉的形状，并且被布置成与所述折叠线图案的所述相互交叉的形状啮合并且其间具有间隙。
8.根据权利要求1所述的半导体装置，其中所述散热图案包括多个岛状图案。
9.根据权利要求1所述的半导体装置，其中所述引线图案和所述散热图案中的相对部分由相同的导电层制成。
10.根据权利要求1所述的半导体装置，其中
所述导电图案形成在所述布线板的一个主表面上，以及
所述集成电路芯片被封装在所述布线板的在其上形成有所述导电图案的所述一个主表面上。
11.根据权利要求1所述的半导体装置，其中，所述布线板具有如下结构：所述导电图案由柔性膜基板上的单个导电层形成。
12.根据权利要求1所述的半导体装置，其中，所述布线板是柔性布线板。
13.根据权利要求1所述的半导体装置，其中，所述半导体装置是带载封装。
CN201010222675.2A 2009-07-15 2010-06-30 半导体装置 Active CN101958295B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410486030.8A CN104332454B (zh) 2009-07-15 2010-06-30 半导体装置
CN201410239237.5A CN104037156B (zh) 2009-07-15 2010-06-30 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-166975 2009-07-15
JP2009166975A JP5325684B2 (ja) 2009-07-15 2009-07-15 半導体装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CN201410486030.8A Division CN104332454B (zh) 2009-07-15 2010-06-30 半导体装置
CN201410239237.5A Division CN104037156B (zh) 2009-07-15 2010-06-30 半导体装置
CN201310356421.3A Division CN103500735B (zh) 2009-07-15 2010-06-30 半导体装置

Publications (2)

Publication Number Publication Date
CN101958295A true CN101958295A (zh) 2011-01-26
CN101958295B CN101958295B (zh) 2014-10-01

Family

ID=43464699

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201010222675.2A Active CN101958295B (zh) 2009-07-15 2010-06-30 半导体装置
CN201410239237.5A Active CN104037156B (zh) 2009-07-15 2010-06-30 半导体装置
CN201410486030.8A Active CN104332454B (zh) 2009-07-15 2010-06-30 半导体装置
CN201310356421.3A Active CN103500735B (zh) 2009-07-15 2010-06-30 半导体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201410239237.5A Active CN104037156B (zh) 2009-07-15 2010-06-30 半导体装置
CN201410486030.8A Active CN104332454B (zh) 2009-07-15 2010-06-30 半导体装置
CN201310356421.3A Active CN103500735B (zh) 2009-07-15 2010-06-30 半导体装置

Country Status (4)

Country Link
US (5) US8384230B2 (zh)
JP (1) JP5325684B2 (zh)
CN (4) CN101958295B (zh)
HK (2) HK1199554A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5405679B2 (ja) * 2013-01-25 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2016115751A (ja) * 2014-12-12 2016-06-23 ラピスセミコンダクタ株式会社 半導体パッケージ
WO2017195605A1 (ja) * 2016-05-10 2017-11-16 オリンパス株式会社 電子回路ユニット、撮像ユニット、撮像モジュールおよび内視鏡
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
KR102628847B1 (ko) * 2019-06-12 2024-01-25 삼성디스플레이 주식회사 디스플레이 장치
JP6973861B2 (ja) * 2019-08-28 2021-12-01 Ｎｅｃプラットフォームズ株式会社 半導体装置、電子機器及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961107A (en) * 1989-04-03 1990-10-02 Motorola Inc. Electrically isolated heatsink for single-in-line package
CN1979829A (zh) * 2005-12-05 2007-06-13 恩益禧电子股份有限公司 带载封装及搭载有该带载封装的显示装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484625A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier
JP2000174075A (ja) 1991-09-20 2000-06-23 Hitachi Ltd 液晶ドライバ用テ―プキャリアパッケ―ジ及び液晶表示装置
JPH06252285A (ja) * 1993-02-24 1994-09-09 Fuji Xerox Co Ltd 回路基板
US6683594B1 (en) * 1995-04-20 2004-01-27 Canon Kabushiki Kaisha Display apparatus and assembly of its driving circuit
DE69629982T2 (de) 1995-06-30 2004-07-22 Eastman Kodak Co. Zoomobjektiv ###
JP3524549B1 (ja) * 1996-03-26 2004-05-10 キヤノン株式会社 接続構造体及び表示装置
US6497477B1 (en) * 1998-11-04 2002-12-24 Matsushita Electric Industrial Co., Ltd. Ink-jet head mounted with a driver IC, method for manufacturing thereof and ink-jet printer having the same
KR100404997B1 (ko) * 1999-03-11 2003-11-10 세이코 엡슨 가부시키가이샤 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
JP3666318B2 (ja) * 1999-09-27 2005-06-29 セイコーエプソン株式会社 電気光学装置及びそれを用いた電子機器並びに表示駆動ｉｃ
JP2002093861A (ja) 2000-09-12 2002-03-29 Mitsui Mining & Smelting Co Ltd ２メタルｔａｂ及び両面ｃｓｐ、ｂｇａテープ、並びにその製造方法
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP2003068804A (ja) 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板
JP4176979B2 (ja) * 2001-09-27 2008-11-05 パイオニア株式会社 フラットパネル型表示装置
JP3748075B2 (ja) * 2002-08-30 2006-02-22 セイコーエプソン株式会社 電子モジュール及びその製造方法並びに電子機器
JP4776861B2 (ja) * 2002-09-26 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2004207296A (ja) 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2004296998A (ja) * 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4689202B2 (ja) * 2004-07-07 2011-05-25 ルネサスエレクトロニクス株式会社 駆動装置及び表示装置
JP4573103B2 (ja) 2004-11-24 2010-11-04 Ｏｋｉセミコンダクタ株式会社 チップオンフィルム用フィルムキャリアおよびそれを用いた半導体装置
KR100632807B1 (ko) * 2004-11-26 2006-10-16 삼성전자주식회사 반도체 칩 및 그를 포함하는 탭 패키지
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP2006269496A (ja) * 2005-03-22 2006-10-05 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板、および半導体装置
JP2006286837A (ja) * 2005-03-31 2006-10-19 Toyoda Gosei Co Ltd Ｌｅｄ装置
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR100987479B1 (ko) * 2005-12-19 2010-10-13 삼성전자주식회사 반도체 칩 및 이를 이용한 반도체 칩 패키지
KR100681398B1 (ko) * 2005-12-29 2007-02-15 삼성전자주식회사 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지
KR100729537B1 (ko) 2006-02-28 2007-06-18 주식회사 탑 엔지니어링 본딩 장비의 테잎 피딩 방법
JP4806313B2 (ja) * 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
JP4283292B2 (ja) 2006-09-08 2009-06-24 シャープ株式会社 半導体装置用テープキャリア、および半導体装置の製造方法
TWI317547B (en) * 2006-10-14 2009-11-21 Chipmos Technologies Inc Substrate with heat-dissipating dummy pattern for semiconductor packages
JP4143666B2 (ja) 2006-12-08 2008-09-03 シャープ株式会社 Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
JP5273333B2 (ja) * 2006-12-28 2013-08-28 株式会社ジャパンディスプレイ 表示装置
TWI337402B (en) * 2007-01-03 2011-02-11 Chipmos Technologies Inc Semiconductor packaging substrate improving capability of electrostatic dissipation
JP4185954B2 (ja) * 2007-01-19 2008-11-26 シャープ株式会社 フレキシブル基板及び半導体装置
JP2008205142A (ja) * 2007-02-20 2008-09-04 Sumitomo Metal Mining Package Materials Co Ltd Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
JP4378387B2 (ja) 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP4983386B2 (ja) * 2007-05-15 2012-07-25 住友金属鉱山株式会社 Ｃｏｆ用配線基板
US20090020316A1 (en) * 2007-07-19 2009-01-22 Chia-Hui Wu Method of manufacturing chip on film and structure thereof
JP4975584B2 (ja) * 2007-10-26 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法。
JP4344766B2 (ja) * 2007-11-30 2009-10-14 シャープ株式会社 ソースドライバ、ソースドライバの製造方法、および液晶モジュール
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961107A (en) * 1989-04-03 1990-10-02 Motorola Inc. Electrically isolated heatsink for single-in-line package
CN1979829A (zh) * 2005-12-05 2007-06-13 恩益禧电子股份有限公司 带载封装及搭载有该带载封装的显示装置

Also Published As

Publication number Publication date
CN103500735B (zh) 2015-05-06
CN104037156B (zh) 2019-01-11
US20110012265A1 (en) 2011-01-20
US20200066611A1 (en) 2020-02-27
US8686574B2 (en) 2014-04-01
CN104332454A (zh) 2015-02-04
HK1199554A1 (zh) 2015-07-03
US11244883B2 (en) 2022-02-08
US20130147039A1 (en) 2013-06-13
CN104037156A (zh) 2014-09-10
US20140167258A1 (en) 2014-06-19
US8384230B2 (en) 2013-02-26
CN104332454B (zh) 2017-04-12
HK1204507A1 (zh) 2015-11-20
CN101958295B (zh) 2014-10-01
JP5325684B2 (ja) 2013-10-23
CN103500735A (zh) 2014-01-08
US8975762B2 (en) 2015-03-10
US20150123274A1 (en) 2015-05-07
JP2011023528A (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
CN101958295B (zh) 半导体装置
KR100987479B1 (ko) 반도체 칩 및 이를 이용한 반도체 칩 패키지
CN1979829A (zh) 带载封装及搭载有该带载封装的显示装置
KR20060123941A (ko) 테이프 캐리어 패키지용 탭 테이프
EP2863419B1 (en) Semiconductor device
CN102270619B (zh) 用于电子封装组件的焊盘配置
TWI559826B (zh) 接合結構及可撓式裝置
TW200524137A (en) Semiconductor apparatus
CN101419957B (zh) 半导体器件及其制造方法
TW200807662A (en) Mounting substrate
JP4020795B2 (ja) 半導体装置
JP2018085522A (ja) 半導体装置
US10256174B2 (en) Film type semiconductor package
JP5657767B2 (ja) 半導体装置
JP5878611B2 (ja) 半導体装置
JP7318055B2 (ja) 半導体装置
JP2004349300A (ja) 半導体装置及びその製造方法
JP6870043B2 (ja) 半導体装置
JP5405679B2 (ja) 半導体装置
JP2016058758A (ja) 半導体装置
JP2005203634A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder