JP4573103B2 - チップオンフィルム用フィルムキャリアおよびそれを用いた半導体装置 - Google Patents

Description

本発明は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ／チップオンフィルム）構造の半導体装置の製造に用いるチップオンフィルム用フィルムキャリアおよびそれを用いた半導体装置に関する。

従来のＣＯＦ構造の半導体装置は、自由に折り曲げることが可能な柔軟性に富んだ薄いベースフィルム上に配線パターンを形成し、配線パターンに設けられた半導体素子を接続するためのインナーリードと入力端子および出力端子以外の部分をレジストで覆って形成されたチップオンフィルム用フィルムキャリア（以下、フィルムキャリアという。）を用いて製造される。

そして、半導体装置を製造するときには、レジストに覆われていない半導体素子を搭載する領域（半導体素子搭載領域という。）に露出しているインナーリードと半導体素子の端子に形成されたバンプとの位置を合わせ、これらを接合して半導体素子をフィルムキャリアに搭載し、半導体素子搭載領域の４隅に設けたダミーパターンにより搭載した半導体素子とベースフィルムとの隙間に注入する封止樹脂の流動速度を低減して気泡発生率を５０％以下に低減した状態で半導体素子を封止し、その後に封止された半導体素子を入力端子や出力端子を含めてフィルムキャリアから切り離している（例えば、特許文献１参照。）。

このような、フィルムキャリア上で行われる半導体素子の接合は、半導体素子搭載領域のインナーリードと半導体素子のバンプとの位置合せを行った後に、熱圧着により半導体素子のバンプを融解させてインナーリードに接合することにより行われる。
このときの接合強度の確認は、インナーリードとバンプとの接合部がベースフィルムに覆われ、接合強度を直接測定することが困難であるので、一般に図１５（ａ）〜（ｅ）に示すようにフィルムキャリア１０１を半導体素子１１４から引き剥がし、この引き剥がした状態を観察して全てのインナーリード１０８がバンプ１１５から剥れずにインナーリード１０８が破断している状態（図１５（ｅ）に示す状態）であれば接合強度が十分であると判断している。

一方、ＣＯＦ構造の半導体装置と類似する表面実装型の半導体装置であるＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）構造の半導体装置の製造においては、可撓性を有するキャリアテープに予め半導体素子を搭載するための貫通した窓部を形成し、この窓部に突出させた片持ちのインナーリードに半導体素子のバンプを接合し、接合後の接合強度をインナーリードに直接引掛けたテンションゲージからのフックを上方に引張る引張試験により測定してインナーリード毎の接合強度を定量的に把握している（例えば、特許文献２参照。）。
特開２００２−１２４５２６号公報（第５頁段落００３８−第４頁段落００４３、第１図、第２図） 特開平６−１１７９９３号公報（第２頁段落０００２−段落０００３、第３図、第６図）

しかしながら、上述したＣＯＦ構造の半導体装置の用いられるフィルムキャリアと半導体素子との接合強度の従来の確認方法においては、インナーリードとバンプの接合の良否を定性的に判定することはできるものの、インナーリード毎の接合強度を直接測定することができないため、接合強度のバラツキおよびボンディングツールの凹凸や傾き、異物の付着等に起因する接合状態の異常等を把握することが困難であるという問題がある。

また、接合強度を定量的に把握することができないため、製造工程の管理において、定量的な管理基準を設けることができず、工程の異常を事前に見つけ出すことができないという問題がある。
更に、特許文献１の技術においては、フィルムキャリアの半導体素子搭載領域の４隅に設けたダミーパターンにより半導体素子とベースフィルムとの隙間への封止樹脂の注入における気泡発生率を５０％以下に低減したといえども、依然として硬化後の封止樹脂の内部には気泡が存在し、クラックや腐食等の不具合が生じるという問題がある。

更に、特許文献１の技術においては、半導体素子とインナーリードとの位置決めを行う際には、ベースフィルム上に搭載する半導体素子の表面パターンをベースフィルムを透して確認しなければならず、ベースフィルムを構成している材料の影およびベースフィルムのしわやゆがみによる誤差により半導体素子の位置決め精度が低下する場合があるという問題がある。

本発明は、上記の問題点を解決するためになされたもので、チップオンフィルム用フィルムキャリアを用いる場合においても、接合後のインナーリード毎の接合強度を定量的に把握する手段を提供することを目的とする。
また、半導体素子とベースフィルムとの隙間への封止樹脂の注入における気泡の巻き込みを防止する手段を提供することを目的とする。

更に、半導体素子とインナーリードとの位置決めを行う際に、ベースフィルム上に搭載する半導体素子の表面パターンを確実に確認する手段を提供することを目的とする。

本発明は、上記課題を解決するために、ベースフィルムと、該ベースフィルム上に形成された配線パターンと、該配線パターンを保護するレジストとを備え、前記配線パターンのインナーリードを前記レジストの開口により形成された半導体素子搭載領域に露出させたチップオンフィルム用フィルムキャリアにおいて、前記半導体素子搭載領域のベースフィルムに、前記インナーリードの側面と、前記インナーリードの先端をたどる無端状の線とに沿った切取線を形成したことを特徴とする。

このように、本発明は、フィルムキャリアの半導体素子搭載領域のベースフィルムに、インナーリードの側面とインナーリードの先端をたどる無端状の線とに沿って切取線を形成するようにしたことによって、切取線により切取った空間を用いてインナーリードと半導体素子のバンプとの接合強度を容易に測定することができるという効果が得られる。
また、半導体素子搭載領域のインナーリードの先端をたどる無端状の線に沿って設けた切取線によりフィルムキャリアの中央部のベースフィルムを切取って開口を設けるようにしたことによって、切取った開口から封止樹脂を注入して半導体素子の外部へ向けて封止樹脂を流出させることができ、半導体素子とベースフィルムとの隙間への封止樹脂の注入における気泡の巻き込みを防止することができるという効果が得られる。

以下に、図面を参照して本発明によるフィルムキャリアの実施例について説明する。

図１は実施例１のフィルムキャリアのインナーリード先端部を示す拡大図、図２は実施例１のフィルムキャリアを示す上面図、図３は実施例１のフィルムキャリアの半導体素子搭載領域近傍を示す拡大断面図、図４は図１のＡ−Ａ断面図、図５は実施例１のインナーリード近傍を示す部分拡大図、図６は実施例１の半導体素子の接合工程の終了状態を示す拡大断面図である。なお図１は図３の下方から見た下面図である。

図２、図３において、１はフィルムキャリアである。
２はフィルムキャリア１のベースフィルムであり、比較的耐熱性の高いポリイミド等の樹脂材料で製作された柔軟性に富んだ１００μｍ以下の薄いフィルムであって、その長手方向に沿った両側の縁部には図示しない駆動装置で駆動されるスプロケットの歯に嵌合してフィルムキャリア１の送り方向の移動やその位置決めを行うために所定のピッチで穿孔された複数のスプロケットホール３が形成されている。

４は配線パターンであり、ベースフィルム２上にメッキ等により形成された金属箔、例えば銅箔をフォトエッチング等により選択的に切取って形成され、入力端子５や出力端子６と半導体素子搭載領域７に形成されたインナーリード８との間を電気的に接続する。
９はレジストであり、配線パターン４の入力端子５や出力端子６およびインナーリード８以外の部分を覆ってその部分の配線を保護する。

半導体素子搭載領域７は、フィルムキャリア１に後述する半導体素子１４を搭載する領域としてレジスト９に設けられた開口であり、その開口の周縁部にはベースフィルム２上に形成されたインナーリード８が露出している。
図１、図４、図５において、１１、１２は切取線であり、本実施例では図１、図４に示すようにベースフィルム２を貫通する略四角形の貫通孔を断続的に穿孔して形成されたミシン目である。

切取線１１はインナーリード８の両方の側面に沿って形成され、切取線１２は図２、図４に示すようにインナーリード８の先端部、つまり半導体素子設置領域７の中央側の端部の先端をたどる無端状の線に沿って形成される。
なお、切取線１１、１２として用いるミシン目の孔形状は上記の四角形に限らず、円や楕円、長円等どのような形状でもよく、加工後にベースフィルム２の弾性等により孔が塞がった形状であってもよい。要はベースフィルム２を貫通する切断部が断続的に形成されていれば足りる。

また、切取線１１、１２を設ける位置は、インナーリード８とベースフィルム２が接する部分に可能な限り近づけて形成することが望ましく、可能であればインナーリード８とベースフィルム２が接する部分に形成するとよい。
図６において１４はＬＳＩ等の半導体素子であり、その端子に形成されたバンプ１５により半導体素子搭載領域７に露出しているインナーリード８と接合される。

インナーリード８と半導体素子１４のバンプ１５との接合は、図３に示すフィルムキャリア１の上下を反対にして配置し、バンプ１５を形成した半導体素子１４をボンディングステージ１８にバンプ１５を上にして設置し、ボンディングステージ１８を移動させてバンプ１５とインナーリード８との位置合わせを行い、ボンディングステージ１８を上昇させると共にボンディングツール１９を降下させ、ボンディングステージ１８上の半導体素子１４のバンプ１５とインナーリード８を加熱したボンディングツール１９によりベースフィルム２を介して押圧してバンプ１５を融解させて熱圧着し、その後にボンディングステージ１８を降下させ、ボンディングツール１９を上昇させてボンディングステージ１８を半導体素子１４から離すと共にボンディングツール１９をベースフィルム２から離して図４に示す状態にし、半導体素子１４の接合工程を終了する。

なお、本実施例では半導体素子１４の角部とインナーリード８との接触による電気的不良を防止するために、図６に示すように接合工程の終了時にはインナーリード８が図６において下方に曲げられた形に加工される。
このようにして接合された半導体素子１４のバンプ１５とインナーリード８との接合強度を確認するときは、図７に示すように接合強度を測定するインナーリード８とその両側に位置するインナーリード８との間のベースフィルム２を切取線１２および切取線１１を用いて切取って剥がし、そこに形成された空間を利用して図８に示すようにインナーリード８にフック２０を引掛け、図示しない強度測定装置によりフック２０を図８において上方に引き上げ、インナーリード８とバンプ１５とが破断したときの荷重を読取ってインナーリード８とバンプ１５との接合強度を定量的に確認する。

複数のインナーリード８とバンプ１５との接合強度を測定する場合は、上記を繰返して接合強度の測定を行う。
なお、このような接合強度の測定は定期的（例えば１ロット毎に１個）または必要に応じて実施される。
また、上記のようにして接合された半導体素子１４は、その後に封止され、封止された半導体素子１４を入力端子５や出力端子６を含めてフィルムキャリア１から切り離して半導体装置を製造する。

以上説明したように、本実施例では、フィルムキャリアの半導体素子搭載領域のベースフィルムに、インナーリードの側面とインナーリードの先端をたどる無端状の線とに沿って切取線を形成するようにしたことによって、切取線により切取った空間を用いてインナーリードと半導体素子のバンプとの接合強度を容易に測定することができ、インナーリード毎の接合強度を定量的に把握して接合状態の異常等の発見や製造工程の管理に有効に活用することができ、工程の異常を未然に防止することができる。

また、切取線をベースフィルムを貫通するミシン目で形成したことによって、ベースフィルムの切取りを容易に行うことができる。
なお、本実施例では切取線をベースフィルムを貫通するミシン目で形成するとして説明したが、以下に示すような切取線であってもよい。
図９は実施例１の切取線の他の形態を示すインナーリード先端部近傍の拡大図、図１０は図９のＢ−Ｂ断面図である。なお図９は図３の下方から見た下面図である。

本形態の切取線１１、１２は、図９に示すように上記と同様の位置に形成され、その形状は図１０に示すようにいわゆる紙一重で止めたベースフィルム２を貫通しない切込みによりミシン目状の加工を施して形成される。
このように切取線をベースフィルムを貫通しない切込みにより形成すれば、半導体素子の接合工程後に、半導体素子とベースフィルムの間に注入される封止樹脂のベースフィルムの裏面への染み出しを防止することができる。

上記のように、本実施例ではミシン目または、ミシン目状の切込みにより切取線を形成しているので、ベースフィルムを予め切取っておく場合に較べてフィルムキャリアの剛性を高く維持することが可能になり、製造工程でのフィルムキャリアの取扱を容易とすることができる。このことは特にＣＯＦ構造の半導体装置の製造に用いる柔軟性に富んだチップオンフィルム用フィルムキャリアにおいて特に有用である。

なお、切取線をベースフィルムを貫通しない切込みにより形成するときは、前記のようにミシン目状に形成する他、それぞれを連続した一本の溝として形成するようにしてもよい。

図１１は実施例２の半導体素子搭載領域近傍を示す下面図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図１１は上記実施例１で説明した半導体素子１４の接合工程の後に、切取線１２を用いてベースフィルム２のインナーリード８の中央部側を切取って取り去り、半導体素子１４を露出させた状態を示している。

なお、本実施例のレジスト９は図１２に示すように半導体素子１４に比較的近い位置まで形成され、インナーリード８の長さは上記実施例１に較べて短くなるように設定されている。
このように切取線１２を用いてベースフィルム２のインナーリード８の中央部側に開口を設けたフィルムキャリア１は、図１２に網掛けで示す封止樹脂２１による封止工程で以下のように用いる。

すなわち、図１２に示すように封止樹脂２１を注入するノズル２２を用いてインナーリード８の中央部側の開口から封止樹脂２１を注入する。
このときの封止樹脂２１の注入は、開口の中央部付近にノズル２２を移動させながら行われ、半導体素子１４の腹側に注入した封止樹脂２１を半導体素子１４を伝うようにして半導体素子１４の四方へ広げてインナーリード８とバンプ１５との接合部を覆い、そこから半導体素子１４の外側へはみ出させ、封止樹脂２１がレジスト９に達してインナーリード８の露出部を覆ったところで注入を停止する。その後に加熱等により封止樹脂２１を硬化させ、半導体素子１４の封止工程を終了する。

以上説明したように、本実施例では、半導体素子搭載領域のインナーリードの先端をたどる無端状の線に沿って設けた切取線によりフィルムキャリアの中央部のベースフィルムを切取って開口を設けるようにしたことによって、切取った開口から封止樹脂を注入して半導体素子の外部へ向けて封止樹脂を流出させることができ、空気溜りが生ずることがないので、半導体素子とベースフィルムとの隙間への封止樹脂の注入における気泡の巻き込みを防止して硬化後の封止樹脂に生ずるクラックや腐食等を防止することができる。

また、通常ＣＯＦ構造の半導体装置の封止に用いる封止樹脂は高価であるが、切取った開口から封止樹脂を注入するようにすれば比較的安価なＴＣＰ構造の半導体装置の封止に用いる封止樹脂を用いることが可能になるので、ＣＯＦ構造の半導体装置のコストの低減を図ることができる。

図１３は実施例３の半導体素子搭載領域近傍を示す下面図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図１３において、２５は切取線であり、半導体素子搭載領域７のベースフィルム２に、半導体素子搭載領域７に属する閉曲線に沿って形成される。
本実施例の切取線２５は、半導体素子搭載領域７のインナーリード８の中央部側の４隅に設けられた円形状の閉曲線に沿って形成されたミシン目である。

このような切取線２５は半導体素子１４の接合工程におけるバンプ１５とインナーリード８との位置合せに用いられる。
すなわち、図１４に示すように上記実施例１で説明した半導体素子１４の位置合せの前にポンチ等を用いて切取線２５によって形成された閉曲線を打抜き、これを覗き孔として半導体素子１４の一部をベースフィルム２側から視認可能にする。

そして、バンプ１５とインナーリード８との位置合せを行うときに、覗き孔から半導体素子１４の表面パターンを直接確認して位置合せを行い、その後に実施例１と同様にしてバンプ１５とインナーリード８との接合を行う。
なお、本実施例では切取線２５を４箇所設けるとして説明したが、半導体素子１４の表面パターンを直接確認できればよく、切取線２５は少なくとも一箇所設ければ足りる。

以上説明したように、本実施例では、半導体素子搭載領域のベースフィルムに半導体素子搭載領域に属する閉曲線に沿って切取線を設けたことによって、半導体素子とインナーリードとの位置決めを行う際に、切取線を用いてベースフィルムを切取れば搭載する半導体素子の表面パターンを確実に確認することができ、搭載する半導体素子の位置決め精度を向上させることができる。

実施例１のフィルムキャリアのインナーリード先端部を示す拡大図 実施例１のフィルムキャリアを示す上面図 実施例１のフィルムキャリアの半導体素子搭載領域近傍を示す拡大断面図 図１のＡ−Ａ断面図 実施例１のインナーリード近傍を示す部分拡大図 実施例１の半導体素子の接合工程の終了状態を示す説明図 実施例１のベースフィルムの切取線による切取状態を示す説明図 実施例１の半導体素子の接合強度の測定状態を示す説明図 実施例１の切取線の他の形態を示すインナーリード先端部近傍の拡大図 図９のＢ−Ｂ断面図 実施例２の半導体素子搭載領域近傍を示す下面図 実施例２の半導体素子の封止工程を示す説明図 実施例３の半導体素子搭載領域近傍を示す下面図 実施例３の覗き孔の打抜き状態を示す下面図 従来の半導体素子の接合強度の確認方法を示す説明図

符号の説明

１、１０１ フィルムキャリア
２ ベースフィルム
３ スプロケットホール
４ 配線パターン
５ 入力端子
６ 出力端子
７ 半導体素子搭載領域
８、１０８ インナーリード
９ レジスト
１１、１２、２５ 切取線
１４、１１４ 半導体素子
１５、１１５ バンプ
１８ ボンディングステージ
１９ ボンディングツール
２０ フック
２１ 封止樹脂
２２ ノズル

Claims (4)

1. ベースフィルムと、該ベースフィルム上に形成された配線パターンと、該配線パターンを保護するレジストとを備え、前記配線パターンのインナーリードを前記レジストの開口により形成された半導体素子搭載領域に露出させたチップオンフィルム用フィルムキャリアにおいて、
   前記半導体素子搭載領域のベースフィルムに、前記インナーリードの側面と、前記インナーリードの先端をたどる無端状の線とに沿った切取線を形成したことを特徴とするチップオンフィルム用フィルムキャリア。
2. 請求項１において、
   前記切取線が、前記ベースフィルムを貫通するミシン目で形成されていることを特徴とするチップオンフィルム用フィルムキャリア。
3. 請求項１において、
   前記切取線が、前記ベースフィルムを貫通しないミシン目状の切込みで形成されていることを特徴とするチップオンフィルム用フィルムキャリア。
4. 請求項１から請求項３のいずれかに記載のチップオンフィルム用フィルムキャリアを用いて形成したことを特徴とする半導体装置。

Images