CN101779252A - 移位寄存器 - Google Patents

移位寄存器 Download PDF

Info

Publication number
CN101779252A
CN101779252A CN200880103414A CN200880103414A CN101779252A CN 101779252 A CN101779252 A CN 101779252A CN 200880103414 A CN200880103414 A CN 200880103414A CN 200880103414 A CN200880103414 A CN 200880103414A CN 101779252 A CN101779252 A CN 101779252A
Authority
CN
China
Prior art keywords
circuit
transistor
terminal
signal
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880103414A
Other languages
English (en)
Other versions
CN101779252B (zh
Inventor
古田成
村上祐一郎
佐佐木宁
清水新策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101779252A publication Critical patent/CN101779252A/zh
Application granted granted Critical
Publication of CN101779252B publication Critical patent/CN101779252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

在移位寄存器(10)的单元电路(11)中设置：由晶体管(T1、T2)、电容(C1)构成的自举电路；晶体管(T3、T4)；以及复位信号生成电路(12)。复位信号生成电路(12)利用高电平期间不重叠的两相时钟信号(CK、CKB)，生成通常为高电平、在输入信号(IN)为高电平时变为低电平的复位信号。在复位信号为高电平期间，利用晶体管(T3、T4)进行节点(N1)的放电和输出信号(OUT)的下拉。由此，获得一种移位寄存器，该移位寄存器不使用后级电路的输出信号而进行节点(N1)的放电和输出信号(OUT)的下拉，面积小且功耗低。

Description

移位寄存器
技术领域
本发明涉及移位寄存器，尤其涉及适用于显示装置、摄像装置的驱动电路等的移位寄存器。
背景技术
有源矩阵型的显示装置以行为单位选择配置成二维形状的像素电路，并向所选择的像素电路写入对应于显示数据的电压，由此显示图像。为了以行为单位选择像素电路，采用基于时钟信号将输出信号依次移位的移位寄存器作为扫描信号线驱动电路。另外，在进行点顺序驱动的显示装置中，在数据信号线驱动电路的内部设置有同样的移位寄存器。
液晶显示装置等往往采用用于形成像素电路内的TFT(薄膜晶体管(Thin Film Transistor))的制造工艺，来将像素电路的驱动电路与像素电路形成为一体。在此情况下，为了降低制造成本，最好是用与TFT相同导电型的晶体管形成包含移位寄存器在内的驱动电路。另外，若增加提供给移位寄存器的时钟信号的数量，则块布线用的布局面积、功耗等增加。由这样的背景可知，需要采用同一导电型的晶体管来构成基于两相时钟信号而工作的移位寄存器。
在由N沟道型晶体管构成的移位寄存器中，为了将时钟信号以原有的电压电平输出，使用图36所示的自举电路。在图36所示的电路中，若输入信号IN为高电平，则节点N1被预充电至电位(VDD-Vth)(其中，VDD为电源电压，Vth为晶体管T1的阈值电压)，晶体管T2变为导通状态。之后，若输入信号IN为低电平，则节点N1变为浮置状态，而晶体管T2保持导通状态。
在此状态下，若时钟信号CK从低电平变为高电平，则由于设置于晶体管T2的栅极端子与源极端子之间的电容C1的作用，节点N1的电位变得比VDD还高(自举效果)。因此，最大电压为VDD的时钟信号CK无电压降地通过晶体管T2，从而时钟信号CK从输出端子OUT以原有的电压电平输出。
为了用图36所示的电路构成用于显示装置等的移位寄存器，需要添加使节点N1放电的功能和将输出信号OUT下拉的功能。关于这点，一直以来已知有以下的技术。专利文献1中记载有以下技术：即，如图37所示，利用晶体管Q11，基于后级电路的输出信号使节点N1放电，利用晶体管Q12，基于时钟信号CK2将输出信号OUT下拉。专利文献2中记载有以下技术：即，如图38所示，基于后级电路的输出信号CT，利用晶体管Q21使节点N1放电，并且利用晶体管Q22、Q23将输出信号OUT下拉。
专利文献1：日本专利特开2001-273785号公报
专利文献2：日本专利特开2002-258819号公报
发明内容
然而，在上述现有电路中，由于将后级电路的输出信号用于节点N1的放电和输出信号OUT的下拉，所以存在电路间的布线增加且布局面积、功耗增大的问题。对于具有扫描方向切换功能的移位寄存器，此问题更加显著。
因此，本发明的目的在于，提供一种不使用后级电路的输出信号的、面积小且功耗低的移位寄存器。
本发明的第一方面一种移位寄存器，该移位寄存器具有将同一导电型的晶体管所构成的单元电路级联连接的结构，且基于两相时钟信号工作，
所述单元电路包括：
输出控制晶体管，向该输出控制晶体管的一侧导通端子提供一个时钟信号，该输出控制晶体管的另一侧导通端子与输出端子连接；
预充电电路，该预充电电路在输入信号为导通电平的期间内，向所述输出控制晶体管的控制端子提供导通电压；
复位信号生成电路，该复位信号生成电路不使用后级单元电路的输出信号而生成通常为导通电平但在所述输入信号为导通电平时变为截止电平的复位信号；以及
放电电路，该放电电路在所述复位信号为导通电平的期间内，向所述输出控制晶体管的控制端子提供截止电压。
本发明的第二方面是在本发明的第一方面中，
所述单元电路还包括输出复位电路，该输出复位电路在所述复位信号为导通电平的期间内，向所述输出端子提供截止电压。
本发明的第三方面是在本发明的第一方面中，
所述单元电路还包括扫描方向切换电路，该扫描方向切换电路从前方单元电路的输出信号和后方单元电路的输出信号中选择所述输入信号。
本发明的第四方面是在本发明的第一方面中，
所述单元电路还包括复位信号固定电路，该复位信号固定电路在向所述输出端子提供导通电压的期间内，将所述复位信号固定为截止电平。
本发明的第五方面的特征在于，在本发明的第一方面中，
所述单元电路还包括新增输出控制晶体管，该新增输出控制晶体管的一侧导通端子和控制端子的连接与所述输出控制晶体管的相同，该新增输出控制晶体管的另一侧导通端子与新增输出端子连接，
将来自所述输出端子的输出信号输出到外部，将来自所述新增输出端子的输出信号提供给后级单元电路。
本发明的第六方面是在本发明的第五方面中，
所述单元电路还包括新增输出复位电路，该新增输出复位电路在所述复位信号为导通电平的期间内，向所述新增输出端子提供截止电压。
本发明的第七方面是在本发明的第一方面中，
所述单元电路还包括全导通控制电路，该全导通控制电路根据全导通控制信号，向所述输出端子提供导通电压。
本发明的第八方面的特征在于，在本发明的第一方面中，
所述复位信号生成电路包括：
第一晶体管，向该第一晶体管的控制端子提供一个时钟信号，向该第一晶体管的一侧导通端子提供导通电压；
第二晶体管，向该第二晶体管的控制端子提供另一时钟信号，将该第二晶体管的一侧导通端子与所述第一晶体管的另一侧导通端子连接；以及
第三晶体管，向该第三晶体管的控制端子提供所述输入信号，将该第三晶体管的一侧导通端子与所述第二晶体管的另一侧导通端子连接，向该第三晶体管的另一侧导通端子提供截止电压，
从所述第二及第三晶体管的连接点输出所述复位信号。
本发明的第九方面的特征在于，在本发明的第一方面中，
所述复位信号生成电路包括：
电阻电路，向该电阻电路的一端提供导通电压；
第一晶体管，向该第一晶体管的控制端子提供另一时钟信号，将该第一晶体管的一侧导通端子与所述电阻电路的另一端连接；以及
第二晶体管，向该第二晶体管的控制端子提供所述输入信号，将该第二晶体管的一侧导通端子与所述第一晶体管的另一侧导通端子连接，向该第二晶体管的另一侧导通端子提供截止电压，
从所述第一及第二晶体管的连接点输出所述复位信号。
本发明的第十方面是一种显示装置，该显示装置包括：
配置成二维形状的多个像素电路；以及
包含了本发明的第一～第九方面中的任一方面所述的移位寄存器的驱动电路。
根据本发明的第一方面，能够不利用后级单元电路的输出信号而在单元电路内生成复位信号，并利用此信号向输出控制晶体管的控制端子提供截止电压。因此，不需要为了向输出控制晶体管的控制端子提供截止电压而使用后级电路的输出信号。因而，能够减少电路间的布线，减小移位寄存器的布局面积、功耗。
根据本发明的第二方面，能够利用向输出控制晶体管的控制端子提供截止电压时所用的复位信号，来向输出端子提供截止电压。因此，不需要为了向输出端子提供截止电压而使用后级电路的输出信号。因而，能够减少电路间的布线，减小移位寄存器的布局面积、功耗。
根据本发明的第三方面，能够利用扫描方向切换电路来选择前方的单元电路的输出信号和后方的单元电路的输出信号中的某一个作为输入信号，从而切换扫描方向。
根据本发明的第四方面，能够在输出信号为高电平的期间内，将复位信号固定为截止电平，从而防止移位寄存器的误动作。
根据本发明的第五方面，能够将从单元电路输出到外部的输出信号与后级单元电路的输入信号分离而输出，从而防止移位寄存器的误动作。
根据本发明的第六方面，能够利用向输出控制晶体管的控制端子提供截止电压时所用的复位信号，来向新增输出端子提供截止电压。因此，不需要为了向新增输出端子提供截止电压而使用后级电路的输出信号。因而，在将从单元电路输出到外部的输出信号与后级单元电路的输入信号分离而输出的情况下，能够减少电路间的布线，减小移位寄存器的布局面积、功耗。
根据本发明的第七方面，能够在电源接通时、检查时等从外部提供全导通控制信号，从而使所有的输出信号为导通电平。
根据本发明的第八方面，能够利用少数的晶体管，生成通常为导通电平但在输入信号为导通电平时变为截止电平的复位信号。
根据本发明的第九方面，能够利用少数的晶体管，生成在输入信号为导通电平时变为截止电平、在任一时钟信号为导通电平时立即变为导通电平的复位信号。
根据本发明的第十方面，能够利用包含面积小、功耗低的移位寄存器的驱动电路来获得小型且低功耗的显示装置。
附图说明
图1是表示本发明第一实施方式的移位寄存器的结构的框图。
图2是图1所示的移位寄存器所包含的单元电路的电路图。
图3是图1所示的移位寄存器的时序图。
图4是表示具有图1所示的移位寄存器的液晶显示装置的结构的框图。
图5是表示具有图1所示的移位寄存器的其它液晶显示装置的结构的框图。
图6是图1所示的移位寄存器初始化时的时序图。
图7是表示本发明第二实施方式的移位寄存器的结构的框图。
图8是图7所示的移位寄存器所包含的单元电路的电路图。
图9是表示本发明第三实施方式的移位寄存器的结构的框图。
图10是图9所示的移位寄存器所包含的单元电路的电路图。
图11是图9所示的移位寄存器的时序图。
图12是图9所示的移位寄存器所包含的其它初始化电路的电路图。
图13是本发明第四实施方式的移位寄存器所包含的单元电路的电路图。
图14是本发明第五实施方式的移位寄存器的结构的框图。
图15是图14所示的移位寄存器所包含的单元电路的电路图。
图16是表示本发明第六实施方式的移位寄存器的结构的框图。
图17是图16所示的移位寄存器所包含的单元电路的电路图。
图18是图16所示的移位寄存器的时序图。
图19是表示本发明第七实施方式的移位寄存器的结构的框图。
图20是图19所示的移位寄存器所包含的单元电路的电路图。
图21是图19所示的移位寄存器的时序图。
图22是表示本发明第八实施方式的移位寄存器的结构的框图。
图23是图22所示的移位寄存器所包含的单元电路的电路图。
图24是图22所示的移位寄存器的时序图。
图25是本发明第九实施方式的移位寄存器所包含的单元电路的电路图。
图26是本发明第九实施方式的移位寄存器所包含的其它复位信号生成电路的电路图。
图27是本发明第九实施方式的移位寄存器的时序图。
图28是本发明第一变形例的移位寄存器所包含的预充电电路的电路图。
图29是本发明第一变形例的移位寄存器所包含的其它预充电电路的电路图。
图30是本发明第二变形例的移位寄存器所包含的单元电路的电路图。
图31是本发明第三变形例的移位寄存器所包含的单元电路的电路图。
图32是本发明第三变形例的移位寄存器的时序图。
图33是表示本发明第四变形例的移位寄存器的结构的框图。
图34是本发明第五变形例的移位寄存器所包含的单元电路的电路图。
图35是本发明第五变形例的移位寄存器的时序图。
图36是移位寄存器所包含的自举电路的电路图。
图37是表示现有的移位寄存器的结构的电路图。
图38是表示现有的其它移位寄存器的结构的电路图。
标号说明
10、20、30、50、60、70、80、100…移位寄存器
11、17～19、21、31、41、51、61、71、81、91…单元电路
12、14、92、93…复位信号生成电路
13、15、16…预充电电路
22…扫描方向切换电路
32、33…初始化电路
110、120…液晶显示装置
111、121…像素阵列
112、122…显示控制电路
113、123…扫描信号线驱动电路
114、124…数据信号线驱动电路
125…采样开关
具体实施方式
(第一实施方式)
图1是表示本发明第一实施方式的移位寄存器的结构的框图。图1所示的移位寄存器10采用将n个(n为2以上的整数)单元电路11级联连接的结构。单元电路11具有时钟端子CK、CKB、输入端子IN及输出端子OUT。以下，将经由各端子输入输出的信号以与该端子相同的名称称呼(例如，将经由时钟端子CK输入的信号称为时钟信号CK)。
从外部向移位寄存器10提供起始脉冲ST和两相时钟信号CK1、CK2。将起始脉冲ST提供给给第一级单元电路11的输入端子IN。将时钟信号CK1提供给奇数级的单元电路11的时钟端子CK和偶数级的单元电路11的时钟端子CKB。将时钟信号CK2提供给奇数级的单元电路11的时钟端子CKB和偶数级的单元电路11的时钟端子CK。将单元电路11的输出信号OUT作为输出信号SROUT1～SROUTn输出到外部，并且提供给后级电位电路11的输入端子IN。
图2是移位寄存器10所包含的单元电路11的电路图。如图2所示，单元电路11由同一导电型的晶体管构成，包含七个N沟道型晶体管T1～T7和三个电容C1～C3。以下，将提供给栅极端子后使得晶体管为导通状态的电压(信号的电平)称为导通电压(导通电平)，将提供给栅极端子后使得晶体管为截止状态的电压(信号的电平)称为截止电压(截止电平)。对于N沟道型晶体管，高电压为导通电压(高电平为导通电平)，低电压为截止电压(低电平为截止电平)，P沟道型晶体管则相反。
向晶体管T1的漏极端子提供电源电压VDD，其栅极端子与输入端子IN连接。晶体管T1的源极端子与晶体管T2的栅极端子和晶体管T4的漏极端子连接。以下，将此连接点称为节点N1。晶体管T2的漏极端子与时钟端子CK连接，源极端子与输出端子OUT和晶体管T3的漏级端子连接。晶体管T3、T4的源极端子接地。
向晶体管T5的漏极端子提供电源电压VDD，晶体管T5的源极端子与晶体管T6的漏极端子连接。晶体管T6的源极端子与晶体管T7的漏极端子连接，晶体管T7的源极端子接地。晶体管T5～T7的栅极端子分别与时钟端子CK、CKB及输入端子IN连接。晶体管T6、T7的连接点也与晶体管T3、T4的栅极端子连接。以下，将此连接点称为节点N2，将晶体管T5、T6的连接点称为节点N3。
电容C1～C3由电容元件构成。电容C1设置于晶体管T2的栅极端子和源极端子之间，电容C2设置于节点N3与接地之间，电容C3设置于节点N2与接地之间。电容C1起自举电容的作用，电容C2、C3起电荷泵电容的作用。以下，假设电容C2、C3的电容值相等。
在单元电路11中，晶体管T5～T7和电容C2、C3形成复位信号生成电路12，晶体管T1～T4分别起预充电电路13、输出控制晶体管、输出复位电路、放电电路的作用。晶体管T2根据栅极端子电位，对是否将时钟信号CK从输出端子OUT输出进行切换。晶体管T1在输入信号IN为高电平的期间内，向节点N1(晶体管T2的栅极端子)提供高电压。复位信号生成电路12生成通常为高电平但在输入信号IN为高电平时变为低电平的复位信号。晶体管T4在复位信号为高电平的期间内，向节点N1提供低电压。晶体管T3在复位信号为高电平的期间内，向输出端子OUT提供低电压。
图3是移位寄存器10的时序图。图3中，期间t0～tn+1相当于一行的时间(一个水平期间)，各期间分为前半段和后半段。起始脉冲ST在期间t0的前半段为高电平，时钟信号CK1在期间to(o为奇数；以下称为奇数期间)的前半段为高电平，时钟信号CK2在te(e为偶数；以下称为偶数期间)的前半段为高电平。在除此以外的期间里，上述三个信号为低电平。这样，时钟信号CK1、CK2具有高电平期间不重叠的特性。以下，若无特别说明，则认为包含时钟信号CK1、CK2在内，移位寄存器10的内部信号和输入输出信号的电位在高电平时为VDD，在低电平时为VSS(0)。
提供图3所示的输入信号后，第一级的单元电路11(以下称为单元电路SR1)动作如下。在单元电路SR1中，输入信号IN在期间t0的前半段为高电平，时钟信号CK在奇数期间的前半段为高电平，时钟信号CKB在偶数期间的前半段为高电平。
在期间t0之前，由于输入信号IN为高电平，所以晶体管T1、T7处于截止状态。此时，由于节点N2、N3的电位为VDD(理由将在后文中阐述)，所以晶体管T3、T4处于导通状态。因而，节点N1和输出端子OUT的电位为VSS，晶体管T2处于截止状态。在该时刻，电容C1中未积累电荷，电容C2、C3中积累了对应于电源电压VDD的电荷。
在期间t0的前半段，由于输入信号IN和时钟信号CKB为高电平，所以晶体管T1、T6、T7为导通状态。因此，电容C2、C3中积累的电荷被放电，节点N2、N3的电位为VSS，晶体管T3、T4为截止状态。另外，若晶体管T1为导通状态，则节点N1的电位为(VDD-Vth)(其中，Vth为晶体管T1的阈值电压)，晶体管T2为导通状态。此时，由于时钟信号CK为低电平，所以输出信号OUT保持低电平不变。因此，电容C1中积累了对应于晶体管T2的栅极-源极间电位差(VDD-Vth)的电荷。
在期间t0的后半段，由于输入信号IN和时钟信号CKB为低电平，所以晶体管T1、T6、T7为截止状态。若晶体管T1为截止状态，则节点N1为浮置状态，而节点N1的电位由电容C 1保持在(VDD-Vth)。
在期间t1的前半段，时钟信号CK为高电平。此时，由于晶体管T2处于导通状态，所以输出信号OUT也为高电平。由于节点N1处于浮置状态，节点N1与晶体管T2的源极端子通过保持电位差(VDD-Vth)的电容C1连接，所以若晶体管T2的源极端子电位从VSS变为VDD，则节点N1的电位变化相同的量，从而变得比电源电压VDD还高(自举效果)。因此，最大电压为VDD的时钟信号CK无电压降地通过晶体管T2，从而时钟信号CK从输出端子OUT以原有的电压电平输出。另外，若时钟信号CK为高电平，则晶体管T5为导通状态。此时，由于晶体管T6处于截止状态，所以节点N3的电位为VDD，电容C2中积累对应于电源电压VDD的电荷。
在期间t1的后半段，时钟信号CK为低电平。此时，由于晶体管T2处于导通状态，所以输出信号OUT也为低电平，节点N1的电位返回至(VDD-Vth)。另外，晶体管T5为截止状态。在期间t1的终端，节点N2的电位为VSS，节点N3的电位为VDD。
在期间t2的前半段，由于时钟信号CKB为高电平，所以晶体管T6为导通状态。此时，电容C2中积累的电荷的一部分向电容C3移动，节点N2的电位上升。在电容C2、C3的电容值相等的情况下，节点N2、N3等电位，节点N2的电位上升至VDD/2。在确定电容C2、C3的电容值时，将该时刻的节点N2的电位确定为高于晶体管T3、T4的阈值电压。因此，在期间t2的前半段，晶体管T3、T4为导通状态，节点N1和输出端子OUT的电位为VSS。
之后，单元电路SR1内的复位信号生成电路12动作如下。在奇数期间的前半段，由于时钟信号CK为高电平，时钟信号CKB为低电平，所以晶体管T5为导通状态，晶体管T6为截止状态。此时，节点N3的电位为VDD，电容C2中积累对应于电源电压VDD的电荷。另一方面，在偶数期间的前半段，由于时钟信号CK为低电平，时钟信号CKB为高电平，所以晶体管T5为截止状态，晶体管T6为导通状态。此时，电容C2中积累的电荷的一部分向电容C3移动，节点N2的电位上升。在电容C2、C3的电容值相等的情况下，节点N2的电位阶段性地上升，最终达到VDD。
其结果如图3所示，单元电路SR1内的节点N1的电位(记为SR1N1；下同)在期间t0和期间t1的后半段为(VDD-Vth)，在期间t1的前半段为比VDD还高的电平，除此以外为VSS。单元电路SR1内的节点N2的电位在期间t0和期间t1为VSS，在期间t2之后阶段性地上升，最终变为VDD。单元电路SR1的输出信号OUT(移位寄存器10的输出信号SROUT1)在期间t1的前半段为高电平，除此以外为低电平。
同样，第i级(i为1以上n以下的整数)单元电路11的输出信号OUT(移位寄存器10的输出信号SROUTi)在期间ti的前半段为高电平，除此以外为低电平。这样，移位寄存器10基于两相时钟信号CK1、CK2，使输出信号SROUT1～SROUTn逐个依次变为高电平。
移位寄存器10用于例如显示装置、摄像装置的驱动电路等。图4是表示具有移位寄存器10的液晶显示装置的结构的框图。图4所示的液晶显示装置110是包括像素阵列111、显示控制电路112、扫描信号线驱动电路113、以及数据信号线驱动电路114的有源矩阵型显示装置。液晶显示装置110中，移位寄存器10用作扫描信号线驱动电路113。
图4所示的像素阵列111包括：n根扫描信号线G1～Gn；m根数据信号线S1～Sm；以及(m×n)个像素电路Pij(其中，m是2以上的整数，j是1以上m以下的整数)。扫描信号线G1～Gn相互平行地配置，数据信号线S1～Sm相互平行且与扫描信号线G1～Gm正交配置。在扫描信号线Gi与数据信号线Sj的交点附近配置像素电路Pij。这样，(m×n)个像素电路Pij配置成每行m个每列n个的二维形状。扫描信号线Gi与配置于第i行的像素电路Pij共同连接，数据信号线Sj与配置于第j列的像素电路Pij共同连接。
从液晶显示装置110的外部提供水平同步信号HSYNC、垂直同步信号VSYNC等控制信号和显示数据DT。显示控制电路112基于这些信号，对扫描信号线驱动电路113输出时钟信号CK1、CK2和起始脉冲ST，对数据信号线驱动电路114输出控制信号SC和显示数据DT。
扫描信号线驱动电路113由n级的移位寄存器10构成。移位寄存器10基于时钟信号CK1、CK2，使输出信号SROUT1～SROUTn逐个依次变为高电平(表示选择状态)。将输出信号SROUT1～SROUTn分别提供给扫描信号线G1～Gn。由此，逐根依次选择扫描信号线G1～Gn，从而一次选择一整行的像素电路Pij。
数据信号线驱动电路114基于控制信号SC和显示数据DT，对数据信号线S1～Sm提供对应于显示数据DT的电压。由此，将对应于显示数据DT的电压写入所选择的一整行的像素电路Pij。通过这样，液晶显示装置110显示图像。
图5是表示具有移位寄存器10的其它液晶显示装置的结构的框图。图5所示的液晶显示装置120是包括像素阵列121、显示控制电路122、扫描信号线驱动电路123、以及数据信号线驱动电路124的有源矩阵型显示装置。液晶显示装置120中，将移位寄存器10内置于进行点顺序驱动的数据信号线驱动电路124中使用。
图5所示的像素阵列121具有与图4所示的像素阵列111相同的结构。但是，在像素阵列121中，扫描信号线的根数为m根，数据信号线的根数为n根，(m×n)个像素电路Pij配置成每行n个每列m个的二维形状。
显示控制电路122基于外部提供的控制信号和显示数据DT，对扫描信号线驱动电路123输出控制信号GC，对数据信号线驱动电路124输出时钟信号CK1、CK2、起始脉冲ST以及模拟显示数据ADT。扫描信号线驱动电路123基于控制信号GC，逐根依次选择扫描信号线G1～Gm。
数据信号线驱动电路124包含n级的移位寄存器10和n个采样开关125。n个采样开关125的一端分别与数据信号线S1～Sn连接，向另一端提供模拟显示数据ADT。向n个采样开关125的栅极端子分别提供移位寄存器10的输出信号SROUT1～SROUTn。
由于输出信号SROUT1～SROUTn逐个依次变为高电平，所以n个采样开关125逐个依次变为导通状态，模拟显示数据ADT被提供给与导通状态的采样开关125连接的数据信号线。由此，将对应于显示数据DT的电压逐个依次写入扫描信号线驱动电路123所选择的一整行的像素电路Pij。通过这样，液晶显示装置120显示图像。此外，也可以将一个输出信号SROUTi提供给多个采样开关的栅极端子。
这样，将移位寄存器10用作显示装置的扫描信号线驱动电路，或者将其内置于显示装置的数据信号线驱动电路中使用。除此以外，也可将移位寄存器10用于摄像装置的驱动电路等。通过将移位寄存器10用于显示装置、摄像装置等，能够正确地驱动扫描信号线、数据信号线。
以下，说明本实施方式的移位寄存器10的效果。如上所述，单元电路11内的复位信号生成电路12基于高电平期间不重叠的两相时钟信号CK1、CK2生成高电平的复位信号，若输入信号IN为高电平则使复位信号变为低电平。单元电路11利用此复位信号，向晶体管T2的栅极端子和输出端子OUT提供低电压(即，进行节点N1的放电和输出信号OUT的下拉)。
这样，移位寄存器10能够不用后级单元电路的输出信号在单元电路11内生成复位信号，并利用此信号向晶体管T2的栅极端子和输出端子OUT提供低电压。因此，不需要为了进行节点N1的放电、输出信号OUT的下拉而使用后级电路的输出信号。因而，根据移位寄存器10，能够减少电路间的布线，减小移位寄存器的布局面积、功耗。另外，移位寄存器10由于不使用后级电路的输出信号，所以稳定地工作。
另外，在移位寄存器10中，由于时钟信号CK1、CK2的高电平期间不重叠，所以晶体管T5、T6不同时为导通状态，晶体管T5、T6中不流过贯通电流。因此，能够不流过贯通电流而生成高电平的复位信号，并利用此信号进行节点N1的放电和输出信号OUT的下拉。因而，根据移位寄存器10，能够不流过贯通电流而低功耗地在通常时将输出信号OUT固定为低电平。
另外，通过用晶体管T5～T7和电容C2、C3构成复位信号生成电路12，从而能够利用少数的晶体管生成通常为高电平但在输入信号IN为高电平时变为低电平的复位信号。
另外，如图6所示的期间t那样，若对移位寄存器10提供低电平的起始脉冲ST和高电平的时钟信号CK1、CK2，则电位电路11内的节点N2的电位为VDD，节点N1和输出端子OUT的电位为VSS。这样，在移位寄存器10中，通过使时钟信号CK1、CK2都为高电平，也能够进行节点N1的放电和输出信号OUT的下拉。
第二～第八实施方式的移位寄存器具有与移位寄存器10相同的结构，按与移位寄存器10相同的方式使用。因此，在以下所示的各实施方式中，对其与第一实施方式的不同点进行说明，省略说明其与第一实施方式的共同点。
(第二实施方式)
图7是表示本发明第二实施方式的移位寄存器的结构的框图。图7所示的移位寄存器20包括具有扫描方向切换端子UD、UDB及输入端子INu、INd的n个单元电路21。移位寄存器20在第一实施方式的移位寄存器10中增添了切换扫描方向(使输出信号移位的方向)的功能。
移位寄存器20中，将单元电路21的序号增大的方向(图7中向下的方向)称为正向，将其反方向(图7中向上的方向)称为反向，将序号小1的单元电路21称为前方的单元电路，将序号大1的单元电路21称为后方的单元电路。在扫描方向为正向时，前方的单元电路为前级的单元电路，后方的单元电路为后级的单元电路。另一方面，在扫描方向为反向时，前方的单元电路为后级的单元电路，后方的单元电路为前级的单元电路。
将起始脉冲ST提供给第一个单元电路21的输入端子INu和第n个电位电路21的输入端子INd。将单元电路21的输出信号OUT提供给后方的单元电路21的输入端子INu和前方的单元电路21的输入端子INd。将外部提供的扫描方向切换信号UD、UDB(UD的否)分别提供给单元电路21的扫描方向切换端子UD、UDB。
图8是移位寄存器20所包含的单元电路21的电路图。图8所示的单元电路21在第一实施方式的单元电路11中增添了包含两个N沟道型晶体管T11、T12的扫描方向切换电路22。晶体管T11、T12的漏极端子分别与输入端子INu、INd连接，栅极端子分别与扫描方向切换端子UD、UDB连接。晶体管T11、T12的源极端子都与扫描方向切换电路22的输出端子连接，此输出端子与晶体管T1、T7的栅极端子连接。
当扫描方向切换信号UD为高电平，扫描方向切换信号UDB为低电平时，晶体管T11为导通状态，晶体管T12为截止状态，晶体管T1、T7的栅极端子与输入端子INu连接。此时，单元电路21接收前方的单元电路21的输出信号，移位寄存器20沿正向使输出信号依次移位。
在扫描方向切换信号UD为低电平，扫描方向切换信号UDB为高电平时，晶体管T11为截止状态，晶体管T12为导通状态，晶体管T1、T7的栅极端子与输入端子INd连接。此时，单元电路21接收后方的单元电路21的输出信号，移位寄存器20沿反向使输出信号依次移位。此外，不需要为了在n为偶数时沿反向使输出信号移位而使得时钟信号CK1、CK2的高电平期间彼此相反。
根据本实施方式的移位寄存器20，通过利用扫描方向切换电路22来选择前方的单元电路的输出信号(输入信号INu)和后方的单元电路的输出信号(输入信号INd)中的某一个作为输入信号，从而能够不设置虚拟级而切换扫描方向。
另外，将后级电路的输出信号用于节点N1的放电、输出信号OUT的下拉的现有移位寄存器中，需要对一个单元电路设置两个与扫描方向切换电路22相同的电路。与此相对，移位寄存器20中，只要对单元电路21设置一个扫描方向切换电路22即可。这样，根据移位寄存器20，能够减少具有扫描方向切换功能的移位寄存器的电路量。
(第三实施方式)
图9是表示本发明第三实施方式的移位寄存器的结构的框图。图9所示的移位寄存器30包括具有初始化端子INIT的n个单元电路31。移位寄存器30在第一实施方式的移位寄存器10中增添了初始化功能。将外部提供的初始化信号INIT提供给单元电路31的初始化端子INIT。
图10是移位寄存器30所包含的单元电路31的电路图。图10所示的单元电路31在第一实施方式的单元电路11中增添了包含N沟道型晶体管T13的初始化电路32。向晶体管T13的漏极端子提供电源电压VDD，将源极端子与节点N2连接，将栅极端子与初始化端子INIT连接。
当初始化信号INIT为低电平时，晶体管13为截止状态，单元电路31的工作与第一实施方式的单元电路11相同。当初始化信号INIT为高电平时，晶体管T13为导通状态，节点N2的电位为VDD。因此，晶体管T3、T4为导通状态，节点N1和输出端子OUT的电位为VSS。
图11是移位寄存器30的时序图。如图11所示，初始化前，单元电路31内的节点N1、N2和输出端子OUT的电位不固定(以叉号表示)。在初始化信号INIT为高电平的期间t内，节点N2的电位为VDD，节点N1和输出端子OUT的电位为VSS。
根据本实施方式的移位寄存器30，在初始化时，能够通过从外部提供初始化信号INIT使复位信号为高电平，使所有的输出信号SROUT1～SROUTn为低电平。
此外，单元电路31也可以具有图12所示的初始化电路33来取代初始化电路32。在初始化电路33中，晶体管T13的漏极端子和栅极端子都与初始化端子INIT连接。在使用初始化电路33的情况下，也是在初始化信号INIT为高电平的期间，晶体管T13为导通状态，节点N2的电位为VDD，节点N1和输出端子OUT的电位为VSS。另外，通过使用初始化电路33，也能够减轻栅极-漏极间的电压造成的压力。
(第四实施方式)
本发明的第四实施方式的移位寄存器具有与第一实施方式相同的结构(图1)。本实施方式的移位寄存器在第一实施方式的移位寄存器中增添了在输出信号为高电平的期间内将复位信号固定为低电平的功能。
图13是本实施方式的移位寄存器所包含的单元电路41的电路图。图13所示的单元电路41在第一实施方式的单元电路11中增添了起到复位信号固定电路作用的晶体管T14。晶体管T14的漏极端子与节点N2连接，栅极端子与输出端子OUT连接，源极端子接地。在向输出端子OUT提供高电压的期间内，晶体管T14为导通状态，向节点N2提供低电压(即，将复位信号固定为低电平)。
在第一实施方式的单元电路11中，在输入信号IN变为低电平后时钟信号CKB变为高电平为止的期间，节点N2为浮置状态。此时，节点N2的电位正确的应该是VSS，但往往受到噪声等影响而变动。因此，有可能节点N2的电位上升，晶体管T3变为导通状态，从而使得输出信号OUT不能正确输出。
为了消除此问题，单元电路41具有在输出信号OUT为高电平的期间内使复位信号为低电平的晶体管T14(复位信号固定电路)。因而，根据本实施方式的移位寄存器，通过在输出信号为高电平的期间内将复位信号固定为低电平，从而能够防止移位寄存器的误动作。
(第五实施方式)
图14是表示本发明第五实施方式的移位寄存器的结构的框图。图14所示的移位寄存器50包括具有输出端子OUT1、OUT2的n个单元电路51。移位寄存器50在第一实施方式的移位寄存器10中增添了输出多个相同的输出信号的功能(输出分离功能)。
在移位寄存器50中，从单元电路51的输出端子OUT1、OUT2输出相同的输出信号。单元电路51的输出信号OUT1作为输出信号SROUT1～SROUTn输出到外部。除了第n级，单元电路51的输出信号OUT2都被提供给后级的单元电路51的输入端子IN。第n级的单元电路51的输出信号OUT2作为测试输出信号TESTOUT输出到外部。
图15是移位寄存器50所包含的单元电路51的电路图。图15所示的单元电路51在第一实施方式的单元电路11中增添了晶体管T15、T16和电容C4。晶体管T15起到新增输出控制晶体管的作用。晶体管T16起到在复位信号为高电平的期间内向输出端子OUT2提供低电压的新增输出复位电路的作用。
在单元电路51中，晶体管T2、T3的连接点与输出端子OUT1连接。晶体管T15的漏极端子和栅极端子像晶体管T2那样连接。即，晶体管T15的漏极端子与时钟端子CK连接，栅极端子与节点N1连接。晶体管T15的源极端子与输出端子OUT2和晶体管T6的漏极端子连接。晶体管T16的源极端子接地，栅极端子与节点N2连接。电容C4设置于晶体管15的栅极端子与源极端子之间。
在移位寄存器50中，从单元电路51分离输出到外部的输出信号(输出信号OUT1)与后级单元电路的输入信号(输出信号OUT2)。因此，即使受到外部噪声等影响从而输出信号OUT1的电平发生变动，其影响也不波及后级单元电路的输入信号。因而，根据本实施方式的移位寄存器50，通过分离输出到外部的输出信号与后级的单元电路的输入信号，能够防止移位寄存器的误动作。
此外，单元电路51可以具有电容C1、C4两者，也可以具有电容C1、C4中的一个。通过减小电容C4的电容值，能够减轻时钟信号CK1、CK2的电平变动对输出信号OUT2造成的影响。另外，通过减小电容C1的电容值，能够减轻输出信号OUT1的电平变动对输出信号OUT2造成的影响。考虑以上各点，通过适当地确定电容C1、C4的电容值，能够减轻来自外部的噪声的影响，并且使移位寄存器50以最适的状态工作。
另外，通过将第n级的输出信号OUT2作为测试输出信号TESTOUT输出，能够不改变第n级的输出信号OUT1的负载且不设置虚拟级而输出测试输出信号。
(第六实施方式)
图16是表示本发明第六实施方式的移位寄存器的结构的框图。图16所示的移位寄存器60包括具有全导通控制端子AON、AONB的n个单元电路61。移位寄存器60在第一实施方式的移位寄存器10中增添了使所有的输出信号为高电平的功能(全导通功能)。将从外部提供的全导通控制信号AON、AONB(AON的否)提供给单元电路61的全导通控制端子AON、AONB。
图17是移位寄存器60所包含的单元电路61的电路图。图17所示的单元电路61在第一实施方式的单元电路11中增添了起全导通控制电路作用的晶体管T17、T18。向晶体管T17的漏极端子提供电源电压VDD，将栅极端子与晶体管T5的漏极端子连接，将栅极端子与全导通控制端子AONB连接。向晶体管T18的漏极端子提供电源电压VDD，将源极端子与输出端子OUT连接，将栅极端子与全导通控制端子AON连接。
当全导通控制信号AON为低电平，全导通控制信号AONB为高电平时，晶体管17为导通状态，晶体管T18为截止状态，单元电路61的工作与第一实施方式的单元电路11相同。当全导通控制信号AON为高电平，全导通控制信号AONB为低电平时，晶体管17为截止状态，晶体管T18为导通状态。此时，晶体管T7为导通状态，节点N2的电位为VSS，输出端子OUT的电位为VDD。
图18是移位寄存器60的时序图。图18中，在全导通控制信号AON和起始脉冲ST为低电平、全导通控制信号AONB和时钟信号CK1、CK2为高电平的期间t内，如图6所示的期间t那样，单元电路61内的节点N2的电位为VDD，节点N1和输出端子OUT的电位为VSS。在全导通控制信号AON、起始脉冲ST以及时钟信号CK1、CK2为高电平、全导通控制信号AONB为低电平的期间ta内，节点N2的电位为VSS，节点N1和输出端子OUT的电位为VDD。
根据本实施方式的移位寄存器60，通过在电源接通时和检查时等从外部提供全导通控制信号AON、AONB，从而能够使所有的输出信号SROUT1～SROUTn为高电平。
(第七实施方式)
图19是表示本发明第七实施方式的移位寄存器的结构的框图。图19所示的移位寄存器70包括具有初始化端子INIT、全导通控制端子AON以及输出端子OUT1、OUT2的n个单元电路71。移位寄存器70在第一实施方式的移位寄存器10中增添了输出分离功能和全导通功能。
在移位寄存器70中，与移位寄存器50一样，将单元电路71的输出信号OUT1作为输出信号SROUT1～SROUTn输出到外部，除了第n级，单元电路71的输出信号OUT2都被提供给后级的单元电路71的输入端子IN，第n级单元电路71的输出信号OUT2作为测试输出信号TESTOUT输出到外部。将外部提供的初始化信号INIT和全导通控制信号AON提供给单元电路71的初始化端子INIT和全导通控制端子AON。
图20是移位寄存器70所包含的单元电路71的电路图。图20所示的单元电路71在第五实施方式的单元电路51中增添了晶体管13，改变了晶体管T3的源极端子的连接目标。晶体管T13的连接形式及功能与第三实施方式相同。晶体管T3的源极端子与全导通控制端子AON连接。
当初始化信号INIT为低电平，全导通控制信号AON为低电平时，晶体管T13为截止状态，向晶体管T3的源极端子提供电位VSS，单元电路71的工作与第一实施方式的单元电路11相同。另外，在初始化信号INIT为高电平的期间内，晶体管T13为导通状态，节点N2的电位为VDD，晶体管T3、T16为导通状态。此时，若全导通控制信号AON为高电平，则输出端子OUT2的电位保持VSS不变，输出端子OUT1的电位为VDD。不使初始化信号INIT为高电平而使时钟信号CK1、CK2为高电平时，也与此相同。
图21是移位寄存器70的时序图。图21中，在初始化信号INIT、起始脉冲ST以及全导通控制信号AON为低电平，时钟信号CK1、CK2为高电平的期间t内，如图6所示的期间t那样，单元电路71内的节点N2的电位为VDD，节点N1和输出端子OUT1、OUT2的电位为VSS。在初始化信号INIT和起始脉冲ST为低电平，全导通控制信号AON和时钟信号CK1、CK2为高电平的期间tb内，节点N2和输出端子OUT1的电位为VDD，节点N1和输出端子OUT2的电位为VSS。在初始化信号INIT和全导通控制信号AON为高电平，起始脉冲ST和时钟信号CK1、CK2为低电平的期间tc内，也与此相同。
根据本实施方式的移位寄存器70，通过从单元电路71分离输出到外部的输出信号与后级的单元电路的输入信号分离而输出，能够防止移位寄存器的误动作，并且在电源接通时和检查时等通过从外部提供初始化信号INIT和全导通控制信号AON，从而使所有的输出信号SROUT1～SROUTn为高电平。
(第八实施方式)
图22是表示本发明第八实施方式的移位寄存器的结构的框图。图22所示的移位寄存器80包括没有时钟端子CKB的n个单元电路81。移位寄存器80不用两相的时钟信号而在单元电路内生成复位信号。
图23是移位寄存器80所包含的单元电路81的电路图。图23所示的单元电路81在第一实施方式的单元电路11中，将复位信号生成电路12替换成复位信号生成电路14。复位信号生成电路14包含两个N沟道型晶体管T7、T14和电阻R1。向电阻R1的一端提供电源电压VDD，电阻R1的另一端与晶体管T7、T14的漏极端子连接。电阻R1与晶体管T7、T14的连接点也与晶体管T3、T4的栅极端子连接(此连接点为节点N2)。晶体管T14的源极端子接地，栅极端子与输出端子OUT连接。
当输入信号IN为高电平时，晶体管T7为导通状态，当输出信号OUT为高电平时，晶体管T14为导通状态。因此，节点N2的电位在输入信号IN或输出信号OUT为高电平时为VSS，在除此以外的时间里为VDD。这样，复位信号生成电路14不用时钟信号CK1、CK2而生成通常为高电平但在输入信号IN为高电平时变为低电平的复位信号。
图24是移位寄存器80的时序图。图24所示的时序图与图3所示的时序图的不同点如下所示。在图3中，时钟信号CK1、CK2不同时变化，单元电路11内的节点N2的电位从VSS阶段性地上升并达到VDD。与此相对，在图24中，时钟信号CK1、CK2同时变化，单元电路81内的节点N2的电位在输出信号OUT变为低电平时立即变为VDD。
如本实施方式的移位寄存器80那样，也能够不用两相的时钟信号CK1、CK2而在单元电路81内生成复位信号，并利用此信号进行节点N1的放电和输出信号OUT的下拉。此外，复位信号生成电路14也可以包含二极管连接的晶体管来取代电阻R1。
(第九实施方式)
本发明的第九实施方式的移位寄存器具有与第一实施方式相同的结构(图1)。本实施方式的移位寄存器在第一实施方式的移位寄存器10中将复位信号生成电路12所包含的晶体管15替换为电阻电路。
图25是本实施方式的移位寄存器所包含的单元电路91的电路图。图25所示的单元电路91在第一实施方式的单元电路11中，将复位信号生成电路12替换成复位信号生成电路92。复位信号生成电路92包含两个N沟道型晶体管T6、T7和电容C3以及电阻R2。向电阻R2的一端提供电源电压VDD，电阻R2的另一端与晶体管T6的漏极端子连接。晶体管T6的源极端子与晶体管T7的漏极端子连接，晶体管T7的源极端子接地。晶体管T6、T7的栅极端子分别与时钟端子CKB及输入端子IN连接。晶体管T6、T7的连接点也与晶体管T3、T4的栅极端子连接(此连接点为节点N2)。
单元电路91也可以包含图26所示的复位信号生成电路93来取代复位信号生成电路92。复位信号生成电路93包含二极管连接的晶体管T19来取代电阻R2。向晶体管T19的漏极端子和栅极端子提供电源电压VDD，源极端子与晶体管T7的漏极端子连接。这样连接的晶体管T19起到与电阻R2相同的电阻电路的功能。
图27是本实施方式的移位寄存器的时序图。图27所示的时序图与图3所示的时序图的不同点如下所示。在图3中，节点N2的电位阶段性地上升并最终达到VDD。与此相对，在图27中，若时钟信号CKB为高电平，则晶体管T6为导通状态，通过电阻R2(或晶体管T19)向节点N2提供电源电压VDD，所以节点N2的电位立即变为VDD。例如，第一级的单元电路91内的节点N2的电位在期间t2的开始立即变为VDD。
这样，通过用晶体管T6、T7和电容C3以及阻抗R2(或晶体管T19)构成复位信号生成电路92，能够用少数晶体管生成在输入信号IN为高电平时变为低电平、在时钟信号CKB为高电平时立即变为高电平的复位信号。
因而，根据本实施方式的移位寄存器，能够在时钟信号CKB变为高电平时，立即利用复位信号进行节点N1的放电和输出信号OUT的下拉，防止输出信号OUT中载入噪声。另外，由于每次时钟信号CKB变为高电平，复位信号都被再次设定成高电平，所以能够使电路稳定地工作。另外，在第八实施方式中需要使时钟信号CK1、CK2同时变化，而在本实施方式中，与第一～第七实施方式一样，都无此需要。因而，能够高度自由地设计时钟信号的定时。
此外，对于第一～第九实施方式的移位寄存器，可以构成各种变形例。以下，作为示例说明第一实施方式的移位寄存器10的变形例。例如，单元电路11也可以具有图28所示的预充电电路15或图29所示的预充电电路16来取代图2所示的预充电电路13。晶体管T1的栅极端子在预充电电路15中与时钟端子CKB连接，在预充电电路16中与输入端子IN连接。
预充电电路13、15、16中的某一个在输入信号IN为高电平的期间内，向节点N1(晶体管T2的栅极端子)提供高电压。预充电电路13中，由于向晶体管的栅极端子提供输入信号，所以有负载较小的效果。预充电电路15中，当时钟信号CKB为高电平且输入信号IN为低电平时，将积累在节点N1的电荷放电，有也起放电电路的作用的效果。预充电电路16中，有能够减轻栅极-漏极间电压造成的压力的效果。
另外，如图30所示的单元电路17那样，也可以不用电容元件而用布线电容、晶体管的寄生电容来构成电容C1～C3的全部或一部分。由此，能够削减不设置电容元件的部分的电路量。
另外，在单元电路11中，由于节点N1的电位比VDD还高，所以向晶体管T1的漏极-栅极间、晶体管T4的漏极-栅极间及漏极-源极间施加了高电压。若此高电压超过耐压电压，则晶体管T1、T4会被损坏。另外，即使高电压在耐压电压以内，也不希望对晶体管T1、T4持续施加高电压压力。另外，由于漏极-源极间加有高电压，晶体管T1、T4的截止漏电流增加，所以处于浮置状态的节点N1的电位有可能降低，晶体管10有可能误动作。
因此，作为针对耐压、截止漏电流的对策，也可以如图31所示的单元电路18那样，在节点N1与晶体管T1的源极端子之间、节点N1与晶体管T4的漏极端子之间设置晶体管T21、T22，向该晶体管T21、T22的栅极端子提供电源电压VDD。单元电路18可以具有晶体管T21、T22两者，也可以具有晶体管T21、T22中的一个。将晶体管T1、T21的连接点作为节点N4，将晶体管T4、T22的连接点作为节点N5时，节点N4、N5的电位始终在(VDD-Vth)以下(参考图32)。
除此以外，作为针对截止漏电流的对策，也可以考虑使晶体管T1、T4的栅极长度增加的方法、串联连接多个晶体管而构成晶体管T1、T4的方法、和用LDD(轻掺杂漏极(Lightly Doped Drain))的结构构成晶体管T1、T4的方法等。
另外，也可以如图33所示的移位寄存器100那样，在移位寄存器10中增添单元电路11作为虚拟级，将第(n+1)级的单元电路11的输出信号OUT作为测试输出信号TESTOUT输出。由此，能够使测试输出信号TESTOUT从外部受到的噪声的影响比具有输出分离功能的移位寄存器50(图14)更小，从而防止移位寄存器的误动作。
另外，也可以如图34所示，通过用P沟道型晶体管构成单元电路19并将其级联连接，来构成n级的移位寄存器。图35是具有单元电路19的移位寄存器的时序图。由于单元电路19的结构细节及动作与单元电路11相同，所以在此省略说明。
对于第二～第九实施方式的移位寄存器，也可以构成与第一实施方式相同的变形例。另外，也可以将第一～第九实施方式及其变形例的移位寄存器的特征在不违反其特性的前提下任意地组合而构成新的移位寄存器。通过这样，能够获得不使用后级电路的输出信号的、面积小且功耗低的移位寄存器。
工业上的实用性
本发明的移位寄存器有不使用后级电路的输出信号、面积小且功耗低的效果，所以能够用于例如显示装置、摄像装置的驱动电路等。

Claims (10)

1.一种移位寄存器，具有将同一导电型的晶体管所构成的单元电路级联连接的结构，基于两相的时钟信号工作，其特征在于，
所述单元电路包括：
输出控制晶体管，向该输出控制晶体管的一侧导通端子提供一个时钟信号，该输出控制晶体管的另一侧导通端子与输出端子连接；
预充电电路，该预充电电路在输入信号为导通电平的期间内，向所述输出控制晶体管的控制端子提供导通电压；
复位信号生成电路，该复位信号生成电路不使用后级单元电路的输出信号而生成通常为导通电平但在所述输入信号为导通电平时变为截止电平的复位信号；以及
放电电路，该放电电路在所述复位信号为导通电平的期间内，向所述输出控制晶体管的控制端子提供截止电压。
2.如权利要求1所述的移位寄存器，其特征在于，
所述单元电路还包括输出复位电路，该输出复位电路在所述复位信号为导通电平的期间内，向所述输出端子提供截止电压。
3.如权利要求1所述的移位寄存器，其特征在于，
所述单元电路还包括扫描方向切换电路，该扫描方向切换电路从前方的单元电路的输出信号和后方的单元电路的输出信号中选择所述输入信号。
4.如权利要求1所述的移位寄存器，其特征在于，
所述单元电路还包括复位信号固定电路，该复位信号固定电路在向所述输出端子提供导通电压的期间内，将所述复位信号固定为截止电平。
5.如权利要求1所述的移位寄存器，其特征在于，
所述单元电路还包括新增输出控制晶体管，该新增输出控制晶体管的控制端子和一侧导通端子的连接与所述输出控制晶体管的相同，将该新增输出控制晶体管的另一侧导通端子与新增输出端子连接，
将来自所述输出端子的输出信号输出到外部，将来自所述新增输出端子的输出信号提供给后级的单元电路。
6.如权利要求5所述的移位寄存器，其特征在于，
所述单元电路还包括新增输出复位电路，该新增输出复位电路在所述复位信号为导通电平的期间内，向所述新增输出端子提供截止电压。
7.如权利要求1所述的移位寄存器，其特征在于，
所述单元电路还包括全导通控制电路，该全导通控制电路根据全导通控制信号，向所述输出端子提供导通电压。
8.如权利要求1所述的移位寄存器，其特征在于，
所述复位信号生成电路包括：
第一晶体管，向该第一晶体管的控制端子提供一个时钟信号，向该第一晶体管的一侧导通端子提供导通电压；
第二晶体管，向该第二晶体管的控制端子提供另一时钟信号，将该第二晶体管的一侧导通端子与所述第一晶体管的另一侧导通端子连接；以及
第三晶体管，向该第三晶体管的控制端子提供所述输入信号，将该第三晶体管的一侧导通端子与所述第二晶体管的另一侧导通端子连接，向该第三晶体管的另一侧导通端子提供截止电压，
从所述第二及第三晶体管的连接点输出所述复位信号。
9.如权利要求1所述的移位寄存器，其特征在于，
所述复位信号生成电路包括：
电阻电路，向该电阻电路的一端提供导通电压；
第一晶体管，向该第一晶体管的控制端子提供另一时钟信号，将该第一晶体管的一侧导通端子与所述电阻电路的另一端连接；以及
第二晶体管，向该第二晶体管的控制端子提供所述输入信号，将该第二晶体管的一侧导通端子与所述第一晶体管的另一侧导通端子连接，向该第二晶体管的另一侧导通端子提供截止电压，
从所述第一及第二晶体管的连接点输出所述复位信号。
10.一种显示装置，其特征在于，包括：
配置成二维形状的多个像素电路；以及
包含权利要求1～9中的任一项所述的移位寄存器的驱动电路。
CN200880103414XA 2007-09-12 2008-05-15 移位寄存器 Active CN101779252B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007236251 2007-09-12
JP2007-236251 2007-09-12
JP2007-336236 2007-12-27
JP2007336236 2007-12-27
PCT/JP2008/058927 WO2009034750A1 (ja) 2007-09-12 2008-05-15 シフトレジスタ

Publications (2)

Publication Number Publication Date
CN101779252A true CN101779252A (zh) 2010-07-14
CN101779252B CN101779252B (zh) 2013-05-15

Family

ID=40451762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880103414XA Active CN101779252B (zh) 2007-09-12 2008-05-15 移位寄存器

Country Status (5)

Country Link
US (1) US8269714B2 (zh)
EP (1) EP2189988B1 (zh)
JP (1) JP5538890B2 (zh)
CN (1) CN101779252B (zh)
WO (1) WO2009034750A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102419949A (zh) * 2011-09-02 2012-04-18 友达光电股份有限公司 移位寄存器电路
WO2013078955A1 (zh) * 2011-11-28 2013-06-06 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
WO2013123808A1 (zh) * 2012-02-21 2013-08-29 北京京东方光电科技有限公司 驱动电路、移位寄存器、阵列基板栅极驱动器及显示装置
CN103366662A (zh) * 2012-04-06 2013-10-23 群康科技(深圳)有限公司 影像显示系统与双向移位寄存器电路
US8836686B2 (en) 2010-03-12 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104282279A (zh) * 2014-09-28 2015-01-14 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN105336300A (zh) * 2015-12-04 2016-02-17 昆山龙腾光电有限公司 移位寄存器、栅极驱动电路及显示装置
CN105493195A (zh) * 2013-07-25 2016-04-13 夏普株式会社 移位寄存器和显示装置
CN105629601A (zh) * 2015-12-31 2016-06-01 武汉华星光电技术有限公司 阵列基板行驱动电路及显示装置
CN105989797B (zh) * 2015-02-06 2018-10-02 上海和辉光电有限公司 扫描控制线驱动模块以及显示装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427602B (zh) 2006-10-17 2014-02-21 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
CN101785065B (zh) * 2007-09-12 2013-05-15 夏普株式会社 移位寄存器
CN101868833B (zh) * 2007-12-27 2013-03-13 夏普株式会社 移位寄存器和显示装置
BRPI0819443A2 (pt) 2007-12-28 2015-05-05 Sharp Kk Circuito de acionamento da linha de capacitor de armazenamento e dispositivo de display
RU2458460C2 (ru) 2007-12-28 2012-08-10 Шарп Кабусики Кайся Полупроводниковое устройство и дисплейное устройство
US8675811B2 (en) 2007-12-28 2014-03-18 Sharp Kabushiki Kaisha Semiconductor device and display device
CN101861617B (zh) 2007-12-28 2012-11-28 夏普株式会社 显示驱动电路和显示装置
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
US20110292007A1 (en) * 2009-04-08 2011-12-01 Sharp Kabushiki Kaisha Shift register, display device provided with same, and method of driving shift register
JP5478165B2 (ja) * 2009-06-30 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
KR101904811B1 (ko) 2009-07-24 2018-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102024410B (zh) 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
CN102081969B (zh) * 2009-12-01 2014-06-25 群康科技(深圳)有限公司 移位寄存电路及双向传输栅极驱动电路
WO2011108343A1 (en) * 2010-03-02 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
DE112011106101B3 (de) * 2010-03-02 2022-03-24 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101840181B1 (ko) * 2010-05-21 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
WO2012029799A1 (ja) * 2010-09-02 2012-03-08 シャープ株式会社 シフトレジスタ及び表示装置
US9030237B2 (en) 2010-09-02 2015-05-12 Sharp Kabushiki Kaisha Transistor circuit, flip-flop, signal processing circuit, driver circuit, and display device
US8923472B2 (en) * 2010-09-02 2014-12-30 Sharp Kabushiki Kaisha Flip flop, shift register, driver circuit, and display device
JP5873755B2 (ja) 2011-05-13 2016-03-01 株式会社半導体エネルギー研究所 半導体装置及び表示装置
CN102646401B (zh) 2011-12-30 2013-10-16 北京京东方光电科技有限公司 移位寄存器、goa面板及栅极驱动方法
CN102708796B (zh) * 2012-02-29 2014-08-06 京东方科技集团股份有限公司 阵列基板行驱动单元、阵列基板行驱动电路以及显示装置
EP2838200B1 (en) 2012-04-10 2020-08-05 Joled Inc. Buffer circuit and method for driving buffer circuit
WO2014054518A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ
WO2014148170A1 (ja) 2013-03-21 2014-09-25 シャープ株式会社 シフトレジスタ
WO2014148171A1 (ja) 2013-03-21 2014-09-25 シャープ株式会社 シフトレジスタ
KR101990568B1 (ko) * 2013-07-24 2019-06-19 삼성디스플레이 주식회사 주사 구동 장치 및 이를 이용한 유기발광표시장치
US20160240159A1 (en) * 2013-10-08 2016-08-18 Sharp Kabushiki Kaisha Shift register and display device
JP6599100B2 (ja) * 2013-12-24 2019-10-30 エルジー ディスプレイ カンパニー リミテッド 表示装置用の駆動回路および表示装置
CN104091573B (zh) * 2014-06-18 2016-08-17 京东方科技集团股份有限公司 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
CN104078017B (zh) * 2014-06-23 2016-05-11 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路及显示装置
US10706803B2 (en) 2015-05-25 2020-07-07 Sharp Kabushiki Kaisha Shift register circuit
KR102519364B1 (ko) * 2018-03-16 2023-04-10 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN110060620B (zh) * 2018-06-14 2022-10-25 友达光电股份有限公司 栅极驱动装置
CN108648718B (zh) * 2018-08-01 2020-07-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109545164B (zh) * 2019-01-02 2021-04-09 合肥京东方显示技术有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
JP7383216B2 (ja) * 2019-02-20 2023-11-20 Ｔｏｐｐａｎホールディングス株式会社 シフトレジスタ回路および表示装置
CN110311556B (zh) * 2019-06-27 2020-08-04 南京中电熊猫液晶显示科技有限公司 一种电源模块、电源控制电路以及改善显示面板放电不足的方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5295961A (en) * 1976-02-09 1977-08-12 Hitachi Ltd Solid scanning circuit
JPS5553925A (en) 1978-10-16 1980-04-19 Toshiba Corp Insulated gate field effect transistor logic circuit
JPS5829200A (ja) * 1981-08-12 1983-02-21 Semiconductor Res Found 走査回路
US4520283A (en) * 1981-09-01 1985-05-28 Itsuo Sasaki Band pass filter with a switched capacitor
JPS63139426A (ja) * 1986-12-02 1988-06-11 Mitsubishi Electric Corp 半導体ブ−トストラツプ回路
JPS63155822A (ja) * 1986-12-18 1988-06-29 Oki Electric Ind Co Ltd Ｍｏｓ論理回路
JP2844882B2 (ja) * 1990-08-30 1999-01-13 新日本製鐵株式会社 ２入力論理回路
US5222082A (en) * 1991-02-28 1993-06-22 Thomson Consumer Electronics, S.A. Shift register useful as a select line scanner for liquid crystal display
JP3189990B2 (ja) * 1991-09-27 2001-07-16 キヤノン株式会社 電子回路装置
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
JP2000114946A (ja) * 1998-10-05 2000-04-21 Seiko Epson Corp オートリセット回路
KR100430099B1 (ko) * 1999-03-02 2004-05-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP2000349163A (ja) * 1999-06-04 2000-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3809750B2 (ja) 1999-12-02 2006-08-16 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP3997674B2 (ja) * 1999-12-09 2007-10-24 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP2001273785A (ja) 2000-03-29 2001-10-05 Casio Comput Co Ltd シフトレジスタ及び電子装置
JP2002133890A (ja) * 2000-10-24 2002-05-10 Alps Electric Co Ltd シフトレジスタ
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
TW525139B (en) 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
JP4310939B2 (ja) * 2001-06-29 2009-08-12 カシオ計算機株式会社 シフトレジスタ及び電子装置
AU2003241202A1 (en) * 2002-06-10 2003-12-22 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
JP2006228312A (ja) 2005-02-16 2006-08-31 Alps Electric Co Ltd シフトレジスタ及び液晶駆動回路
JP4899327B2 (ja) * 2005-03-15 2012-03-21 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
US7286627B2 (en) * 2005-07-22 2007-10-23 Wintek Corporation Shift register circuit with high stability
US7430268B2 (en) * 2006-01-05 2008-09-30 Au Optronics Corporation Dynamic shift register with built-in disable circuit
JP4968671B2 (ja) * 2006-11-27 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路、走査回路、及びそれを用いた表示装置
CN101785065B (zh) * 2007-09-12 2013-05-15 夏普株式会社 移位寄存器
WO2009084271A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha シフトレジスタ
CN101868833B (zh) * 2007-12-27 2013-03-13 夏普株式会社 移位寄存器和显示装置
TWI410944B (zh) * 2009-06-10 2013-10-01 Au Optronics Corp 顯示裝置之移位暫存器

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836686B2 (en) 2010-03-12 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102419949B (zh) * 2011-09-02 2014-06-04 友达光电股份有限公司 移位寄存器电路
CN102419949A (zh) * 2011-09-02 2012-04-18 友达光电股份有限公司 移位寄存器电路
US9589537B2 (en) 2011-11-28 2017-03-07 Boe Technology Group Co., Ltd. Shift register and the driving method thereof, gate driving apparatus and display device
WO2013078955A1 (zh) * 2011-11-28 2013-06-06 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
US9734918B2 (en) 2011-11-28 2017-08-15 Boe Technology Group Co., Ltd. Shift register and the driving method thereof, gate driving apparatus and display apparatus
US9058893B2 (en) 2011-11-28 2015-06-16 Boe Technology Group Co., Ltd. Shift register and the driving method thereof, gate driving apparatus and display apparatus
WO2013123808A1 (zh) * 2012-02-21 2013-08-29 北京京东方光电科技有限公司 驱动电路、移位寄存器、阵列基板栅极驱动器及显示装置
CN103366662A (zh) * 2012-04-06 2013-10-23 群康科技(深圳)有限公司 影像显示系统与双向移位寄存器电路
CN105493195A (zh) * 2013-07-25 2016-04-13 夏普株式会社 移位寄存器和显示装置
CN105493195B (zh) * 2013-07-25 2019-08-02 夏普株式会社 移位寄存器和显示装置
US9898958B2 (en) 2014-09-28 2018-02-20 Boe Technology Group Co., Ltd. Shift register unit, shift register, gate driver circuit and display apparatus
CN104282279A (zh) * 2014-09-28 2015-01-14 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN105989797B (zh) * 2015-02-06 2018-10-02 上海和辉光电有限公司 扫描控制线驱动模块以及显示装置
CN105336300A (zh) * 2015-12-04 2016-02-17 昆山龙腾光电有限公司 移位寄存器、栅极驱动电路及显示装置
CN105629601B (zh) * 2015-12-31 2017-12-22 武汉华星光电技术有限公司 阵列基板行驱动电路及显示装置
WO2017113443A1 (zh) * 2015-12-31 2017-07-06 武汉华星光电技术有限公司 阵列基板行驱动电路及显示装置
CN105629601A (zh) * 2015-12-31 2016-06-01 武汉华星光电技术有限公司 阵列基板行驱动电路及显示装置

Also Published As

Publication number Publication date
EP2189988A1 (en) 2010-05-26
US8269714B2 (en) 2012-09-18
EP2189988A4 (en) 2010-09-22
WO2009034750A1 (ja) 2009-03-19
JPWO2009034750A1 (ja) 2010-12-24
CN101779252B (zh) 2013-05-15
JP5538890B2 (ja) 2014-07-02
US20100141642A1 (en) 2010-06-10
EP2189988B1 (en) 2012-12-12

Similar Documents

Publication Publication Date Title
CN101779252B (zh) 移位寄存器
CN101785065B (zh) 移位寄存器
CN101868833B (zh) 移位寄存器和显示装置
CN101064194B (zh) 移位寄存器电路及具备该电路的图像显示装置
US10269282B2 (en) Shift register, gate driving circuit, display panel and driving method
CN100583297C (zh) 移位寄存器电路和具备该电路的图像显示装置
CN100530337C (zh) 移位寄存器电路及具备该电路的图像显示装置
CN100524533C (zh) 移位寄存器电路及具备它的图像显示装置
CN109935196B (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN101861625B (zh) 移位寄存器
CN103098140B (zh) 移位寄存器及显示装置
CN106057116B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109935200B (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109935208B (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
JP2007317288A (ja) シフトレジスタ回路およびそれを備える画像表示装置
CN102428521A (zh) 移位寄存器
CN103714792A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
US10885825B2 (en) Gate driving circuit, dispaly apparatus and driving method thereof
CN106652901B (zh) 驱动电路及使用其的显示装置
CN102881243A (zh) 移位寄存器
CN110880304B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109935197B (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109036252B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
CN110534048B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant