CN101861625B

CN101861625B - 移位寄存器

Info

Publication number: CN101861625B
Application number: CN200880116106.0A
Authority: CN
Inventors: 横山真; 古田成; 村上祐一郎; 佐佐木宁
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2007-12-27
Filing date: 2008-08-26
Publication date: 2014-04-16
Anticipated expiration: 2028-08-26
Also published as: US20100214206A1; US8457272B2; CN101861625A; WO2009084271A1

Abstract

本发明的目的是在包括级联连接的多个单元电路的移位寄存器中，即使多个单元电路同时导通而输出高电平的输出信号，也能使所有单元电路瞬间复原到通常动作。当由于移位寄存器10进行误动作，从前级单元电路11和后级单元电路11施加的输出信号同时成为高电平时，单元电路11所内置的误动作复原电路17、18检测出误动作。误动作复原电路17对节点N2施加高电压而强制下拉输出信号OUT。另外，误动作复原电路18使节点N1强制放电，释放电容C1所蓄积的电荷。其结果是：能够使进行误动作的移位寄存器10瞬间复原到通常动作。本发明应用于显示装置、摄像装置的驱动电路等。

Description

移位寄存器

技术领域

本发明涉及移位寄存器，特别涉及适合应用于显示装置、摄像装置的驱动电路等的移位寄存器。

背景技术

有源矩阵型的显示装置以行为单位选择2维状配置的像素电路，对所选择的像素电路写入与显示数据相应的电压，由此显示影像。为了以行为单位选择像素电路，使用根据时钟信号而使输出信号顺序地移位的移位寄存器作为扫描信号线驱动电路。另外，在进行点顺序驱动的显示装置中，在数据信号线驱动电路的内部设有同样的移位寄存器。

在液晶显示装置等中，有时使用用于形成像素电路内的TFT(Thin Film Transistor：薄膜晶体管)的制造工艺，与像素电路一体地形成像素电路的驱动电路。在这种情况下，为了削减制造成本，优选用与TFT相同导电型的晶体管形成包括移位寄存器的驱动电路。另外，当增加对移位寄存器施加的时钟信号的个数时，时钟配线用的布设面积、功耗等增加。从这样的背景出发，需要构成使用相同导电型的晶体管、根据2相的时钟信号进行动作的移位寄存器。

在包括N沟道晶体管的移位寄存器中，为了将时钟信号按其原有的电压电平输出，使用图16示出的自举电路。在图16示出的电路中，当输入信号IN成为高电平时，节点N1被预充电到电位(VDD-Vth)(此处，VDD是电源电压，Vth是晶体管T1的阈值电压)，晶体管T2成为导通状态。其后当输入信号IN成为低电平时，节点N1成为悬浮状态，但是晶体管T2保持导通状态。

在该状态下当时钟信号CK从低电平变为高电平时，通过设置在晶体管T2的栅极端子和源极端子之间的电容C1的作用，节点N1的电位变得比VDD高(自举效果)。因此，最大电压是VDD的时钟信号CK不降低电压地通过晶体管T2，时钟信号CK从输出端子OUT以其原有的电压电平被输出。

为了使用图16示出的电路来构成用于显示装置等的移位寄存器，需要增加使节点N1放电的功能和下拉输出信号OUT的功能。关于这一点，以往己知有下面的技术。在日本特开2001-273785号公报中，记载了如下内容：如图17所示，使用晶体管Q11根据后级电路的输出信号使节点N1放电，使用晶体管Q12根据时钟信号CK2下拉输出信号OUT。在日本特开2002-258819号公报中，记载了如下内容：如图18所示，根据后级电路的输出信号CT，使用晶体管Q21使节点N1放电，并且使用晶体管Q22下拉输出信号OUT。

专利文献1：日本特开2001-273785号公报

专利文献2：日本特开2002-258819号公报

发明内容

发明要解决的问题

但是，在上述现有电路中，如果E SD(electrostatic discharge：静电放电)这种通常的驱动中无法预料的噪声进入将单元电路级联连接而成的移位寄存器，有时多个单元电路会同时导通并输出激活的输出信号。在这种情况下，时钟信号线的负荷变重，并且对移位寄存器供给驱动电力的外部的电源电路的功耗变大，因此，存在不能瞬间复原到通常动作的问题。

因此，本发明的目的在于提供即使级联连接的多个单元电路同时导通且输出激活的输出信号也能够瞬间复原到通常动作的移位寄存器。

用于解决问题的方案

本发明的第1方案是将包括相同导电型的晶体管的多个单元电路级联连接并根据多相的时钟信号进行动作的移位寄存器，其特征在于：

上述单元电路具备误动作复原电路，其在检测出上述多个单元电路为激活时，输出激活的检测信号，使上述多个单元电路成非激活；输出控制晶体管，其一方导通端子被施加上述多相的时钟信号中的任一个，另一方导通端子连接到输出端子；预充电电路，其在输入信号是导通电平的期间，对上述输出控制晶体管的控制端子施加导通电压；放电电路，其对上述输出控制晶体管的上述控制端子施加截止电压；以及输出复位晶体管，其一方导通端子被施加截止电压，另一方导通端子连接到上述输出端子，

上述误动作复原电路在检测出从前方的上述单元电路的输出信号和后方的上述单元电路的输出信号中分别各选择一个的输出信号都为激活时，使上述放电电路成激活，对上述输出控制晶体管的上述控制端子施加截止电压，并且对上述输出复位晶体管的上述控制端子输出导通电压。

另外，本发明的第1方案还可以是一种移位寄存器，将包括相同导电型的晶体管的多个单元电路级联连接，根据多相的时钟信号进行动作，其特征在于：具备检测电路，该检测电路在检测出上述多个单元电路为激活时，输出激活的检测信号，上述单元电路具备：复位信号生成电路，其生成复位信号，所述复位信号通常是导通电平，当上述输入信号成为导通电平时变为截止电平；输出控制晶体管，其一方导通端子被施加上述多相的时钟信号中的任一个，另一方导通端子连接到输出端子；预充电电路，其在输入信号是导通电平的期间，对上述输出控制晶体管的控制端子施加导通电压；放电电路，其对上述输出控制晶体管的上述控制端子施加截止电压；输出复位晶体管，其一方导通端子被施加截止电压，另一方导通端子连接到上述输出端子；以及复原执行电路，其根据上述激活的检测信号使上述多个单元电路成非激活，上述复位信号生成电路包括：第1晶体管，其控制端子被施加与上述多相的时钟信号中施加到上述输出控制晶体管的上述一方导通端子的时钟信号相同的时钟信号；第2晶体管，其控制端子被施加与上述多相的时钟信号中施加到上述输出控制晶体管的上述一方导通端子的时钟信号不同的任一时钟信号，一方导通端子连接到上述第1晶体管的另一方导通端子；以及第3晶体管，其控制端子被施加上述输入信号，一方导通端子连接到上述第2晶体管的另一方导通端子，另一方导通端子被施加截止电压，上述第2晶体管和上述第3晶体管的连接点与上述输出复位晶体管的控制端子连接，

上述检测电路在检测出从连接到同一时钟信号线的第偶数级单元电路或者第奇数级单元电路中的任一方中任意选择的2个以上的单元电路的所有输出信号为激活时，对上述多个单元电路的上述复原执行电路施加上述激活的检测信号，上述复原执行电路激活上述放电电路，由此对上述输出控制晶体管的上述控制端子施加截止电压，并且对上述输出复位晶体管的控制端子输出导通电压。

而且，本发明的第1方案还可以是一种移位寄存器，将包括相同导电型的晶体管的多个单元电路级联连接，根据多相的时钟信号进行动作，其特征在于：具备检测电路，该检测电路在检测出上述多个单元电路为激活时，输出激活的检测信号，上述单元电路具备：复位信号生成电路，其生成复位信号，所述复位信号通常是导通电平，当上述输入信号成为导通电平时变为截止电平；输出控制晶体管，其一方导通端子被施加上述多相的时钟信号中的任一个，另一方导通端子连接到输出端子；预充电电路，其在输入信号是导通电平的期间，对上述输出控制晶体管的控制端子施加导通电压；放电电路，其对上述输出控制晶体管的上述控制端子施加截止电压；输出复位晶体管，其一方导通端子被施加截止电压，另一方导通端子连接到上述输出端子；以及复原执行电路，其根据上述激活的检测信号使上述多个单元电路成非激活，上述复位信号生成电路包括：第1晶体管，其控制端子被施加与上述多相的时钟信号中施加到上述输出控制晶体管的上述一方导通端子的时钟信号相同的时钟信号；第2晶体管，其控制端子被施加与上述多相的时钟信号中施加到上述输出控制晶体管的上述一方导通端子的时钟信号不同的任一时钟信号，一方导通端子连接到上述第1晶体管的另一方导通端子；以及第3晶体管，其控制端子被施加上述输入信号，一方导通端子连接到上述第2晶体管的另一方导通端子，另一方导通端子被施加截止电压，上述第2晶体管和上述第3晶体管的连接点与上述输出复位晶体管的控制端子连接，

上述检测电路根据上述多个单元电路的所有输出，检测己激活的单元电路的个数，输出与上述个数相应的激活的检测信号，上述复原执行电路激活上述放电电路，由此对上述输出控制晶体管的上述控制端子施加截止电压，并且对上述输出复位晶体管的控制端子输出导通电压。

本发明的第2方案的特征在于：在本发明的第1方案中，

上述单元电路具备：

输出控制晶体管，其一方导通端子被施加上述多相的时钟信号中的任一个，另一方导通端子连接到输出端子；

预充电电路，其在输入信号是导通电平的期间，对上述输出控制晶体管的控制端子施加导通电压；

放电电路，其对上述输出控制晶体管的上述控制端子施加截止电压；以及

输出复位晶体管，其一方导通端子被施加截止电压，另一方导通端子连接到上述输出端子，

上述复原执行电路激活上述放电电路，由此对上述输出控制晶体管的上述控制端子施加截止电压。

本发明的第3方案的特征在于：在本发明的第2方案中，

上述复原执行电路对上述输出复位晶体管的控制端子输出导通电压。

本发明的另一方案的特征在于：在本发明的第2方案中，

上述单元电路还具备复位信号生成电路，其生成复位信号，所述复位信号通常是导通电平，当上述输入信号成为导通电平时变为截止电平，

上述复位信号生成电路包括：

第1晶体管，其控制端子被施加与上述多相的时钟信号中施加到上述输出控制晶体管的上述一方导通端子的时钟信号相同的时钟信号；

第2晶体管，其控制端子被施加与上述多相的时钟信号中施加到上述输出控制晶体管的上述一方导通端子的时钟信号不同的任一时钟信号，一方导通端子连接到上述第1晶体管的另一方导通端子；以及

第3晶体管，其控制端子被施加上述输入信号，一方导通端子连接到上述第2晶体管的另一方导通端子，另一方导通端子被施加截止电压，

上述第2晶体管和上述第3晶体管的连接点与上述输出复位晶体管的控制端子连接。

本发明的第4方案的特征在于：在本发明的第2方案中，

上述单元电路包括上述检测电路和上述复原执行电路，

上述检测电路在检测出从前方的上述单元电路的输出信号和后方的上述单元电路的输出信号分别各选择一个的输出信号都为激活时，输出上述激活的检测信号。

本发明的第5方案的特征在于：在本发明的第2方案中，

上述单元电路包括上述复原执行电路，

上述检测电路在检测出从连接到同一时钟信号线的第偶数级单元电路或者第奇数级单元电路中的任一方中任意选择的2个以上的单元电路的所有输出信号为激活时，对上述多个单元电路施加上述激活的检测信号。

本发明的第6方案的特征在于：在本发明的第5方案中，

上述检测电路还包括初始化电路，所述初始化电路在从外部施加初始化信号时被激活，

上述复原执行电路在上述初始化电路为激活时，使上述放电电路激活。

本发明的第7方案的特征在于：在本发明的第6方案中，

上述复原执行电路在上述初始化电路为激活时，对上述输出复位晶体管的上述控制端子施加导通电压。

本发明的第8方案的特征在于：在本发明的第2方案中，

上述单元电路包括上述复原执行电路，

上述检测电路根据上述多个单元电路的所有输出，检测已激活的单元电路的个数，输出与上述个数相应的激活的检测信号。

本发明的第9方案的特征在于：在本发明的第8方案中，

上述检测电路具备：个数检测电路，其输出与上述多个单元电路中已激活的单元电路的个数相应的个数检测信号；和

信号输出电路，其在来自上述个数检测电路的上述个数检测信号超过规定的范围时，对上述检测电路输出激活的检测信号，

上述个数检测电路包括：

电阻元件；和

多个晶体管，上述多个单元电路的输出端子连接到所述多个晶体管各自的栅极端子，并且所述多个晶体管是并联连接的，其一方导通端子连接到上述电阻元件的一端，

对上述信号输出电路输出上述电阻元件与上述多个晶体管的一方导通端子的连接点的电位。

本发明的第12方案的特征在于：

具备2维状配置的多个像素电路和包括本发明的第1到第11方案中的任一方案的移位寄存器的驱动电路，上述多个像素电路和上述移位寄存器包括相同导电型的晶体管。

发明效果

根据本发明的第1方案，当检测出根据多相的时钟信号进行动作的移位寄存器多个单元电路为激活而发生误动作时，能够使所有单元电路为非激活且瞬间复原到通常动作。

根据本发明的第2方案，在检测出多个单元电路进行误动作时，复原执行电路输出导通电压，使放电电路激活。如果放电电路激活，则输出控制晶体管成为截止状态，截断施加有时钟信号的一方导通端子和输出端子。其结果是：时钟信号线的负荷变轻，会对输出复位晶体管的控制端子瞬间施加导通电压，对输出端子输出截止电压。这样，即使单元电路误动作，也能够通过强制下拉输出信号瞬间复原到通常动作。

根据本发明的第3方案，输出复位晶体管通过从复原执行电路施加的导通电压成为导通状态，对输出端子输出截止电压。因此，即使单元电路误动作，也能够通过强制下拉输出信号瞬间复原到通常动作。

根据本发明的第4方案，当单元电路所内置的检测电路根据前方的单元电路的输出信号和后方的单元电路的输出信号而检测出移位寄存器进行误动作时，单元电路所内置的复原执行电路使单元电路瞬间复原到通常动作。

根据本发明的第5方案，单元电路所内置的检测电路根据从连接到相同的时钟信号线的第偶数级或者第奇数级单元电路中的任一方任意选择的2个以上的单元电路的输出信号来检测出移位寄存器是否进行误动作。并且，在检测出进行误动作的情况下，内置的复原执行电路使单元电路瞬间复原到通常动作。

根据本发明的第6方案，当初始化电路激活时，复原执行电路使放电电路激活，使输出控制晶体管成为截止状态，因此，截断施加有时钟信号的一方导通端子和输出端子。其结果是：时钟信号线的负荷变轻，对输出复位晶体管的控制端子瞬间施加导通电压，因此，对输出端子输出截止电压。这样，单元电路即使误动作也会通过强制下拉输出信号而被初始化。另外，还能够将复原执行电路用于单元电路的初始化，因此，能够将具备初始化功能的移位寄存器的电路数量的增加抑制到最小限度。

根据本发明的第7方案，当初始化电路激活时，复原执行电路使输出复位晶体管为导通状态。因此，对输出端子输出截止电压，单元电路被初始化。因此，能够得到与第6方案的发明同样的效果。

根据本发明的第8方案，根据与激活的单元电路的个数相应的检测信号，使单元电路所内置的复原执行电路动作，由此即使单元电路误动作也能够瞬间复原到通常动作。

根据本发明的第9方案，根据基于与多个单元电路分别逐一连接的晶体管的导通电阻而生成的个数检测信号是否在规定的范围，由此能够检测出移位寄存器的误动作。另外，能通过调整串联地连接到晶体管的电阻元件的电阻值来改变个数检测信号的规定的范围。

根据本发明的第10方案，在检测电路检测出多个单元电路的误动作时，复原执行电路能够使进行误动作的所有单元电路瞬间复原到通常动作。

根据本发明的第11方案，当移位寄存器误动作时，复原执行电路使输出控制晶体管成为截止状态，使时钟信号线的负荷较轻。另一方面，在复位信号生成电路中，如果时钟信号线的负荷变轻，则能够瞬间生成导通电压的复位信号。当对输出复位晶体管的控制端子施加所生成的复位信号时，输出复位晶体管成为导通状态。因此，单元电路能够强制下拉输出信号而瞬间复原到通常动作。

根据本发明的第12方案，能够得到包括即使误动作也能够瞬间复原到通常动作的移位寄存器的显示装置。

附图说明

图1是示出本发明的第1实施方式的移位寄存器的结构的框图。

图2是图1示出的移位寄存器所包括的单元电路的电路图。

图3是图2示出的单元电路所包括的误动作复原电路的电路图。

图4是图1示出的移位寄存器进行通常动作时的时序图。

图5是图1示出的移位寄存器进行误动作时的时序图。

图6是示出具备图1所示的移位寄存器的液晶显示装置的结构的框图。

图7是示出具备图1所示的移位寄存器的其它的液晶显示装置的结构的框图。

图8是示出本发明的第2实施方式的移位寄存器的结构的框图。

图9是图8示出的移位寄存器所包括的单元电路的电路图。

图10是图8示出的移位寄存器进行误动作时的时序图。

图11是示出图8所示的移位寄存器的第3变形例和第4变形例所包括的误动作检测部的电路图。

图12是示出图8所示的移位寄存器的第5变形例和第6变形例所包括的误动作检测部的电路图。

图13是示出本发明的第3实施方式的移位寄存器的结构的框图。

图14是本发明的第1实施方式的移位寄存器所包括的单元电路的其它变形例的电路图。

图15是图14示出的单元电路所包括的误动作复原电路的电路图。

图16移位寄存器所包括的自举电路的电路图。

图17是示出现有移位寄存器的结构的电路图。

图18是示出以往的其它移位寄存器的结构的电路图。

附图标记说明

10、20、30：移位寄存器；11、21、31、51：单元电路；12：复位信号生成电路；13：预充电电路；17、18：误动作复原电路；19：复原执行电路；20b、22b、23b、24b、25b：误动作检测电路；23d、24d、25d：初始化部；110、120：液晶显示装置；111、121：像素阵列；112、122：显示控制电路；113、123：扫描信号线驱动电路；114、124：数据信号线驱动电路。

具体实施方式

<1.第1实施方式>

图1是示出本发明的第1实施方式的移位寄存器10的结构的框图。图1示出的移位寄存器10是将n个(n是2以上的整数)单元电路11级联连接而构成的。单元电路11具有时钟端子CK、CKB、输入端子INp、INn以及输出端子OUT。下面将经由各端子而输入输出的信号用与该端子相同的名称称呼(例如，将经由时钟端子CK而输入的信号称为时钟信号CK)。

从外部对移位寄存器10供给启动脉冲ST和2相的时钟信号CK1、CK2。对第1级单元电路11的输入端子INp施加启动脉冲ST。对第奇数级单元电路11的时钟端子CK和第偶数级单元电路11的时钟端子CKB施加时钟信号CK1。对第奇数级单元电路11的时钟端子CKB和第偶数级单元电路11的时钟端子CK施加时钟信号CK2。输出信号SROUT1～SROUTn从各单元电路11的输出端子分别输出到外部，并且施加到后级单元电路11的输入端子INp和前级单元电路11的输入端子INn。在该移位寄存器10中，将在单元电路11的编号变小的方向(图1中的上方向)上编号减小1的单元电路11称为前级单元电路，将在其反方向(图1中的下方向)上编号增大1的单元电路11称为后级单元电路。

图2是移位寄存器10所包括的单元电路11的电路图。图2示出的单元电路11包括相同导电型的晶体管，包括7个N沟道晶体管T1～T7、3个电容C1～C3以及2个误动作复原电路17、18。下面将当对栅极端子施加时使晶体管处于导通状态的电压(信号的电平)称为导通电压(导通电平)，将当对栅极端子施加时使晶体管处于截止状态的电压(信号的电平)称为截止电压(截止电平)。在N沟道晶体管中，高电压成为导通电压(高电平是导通电平)，低电压成为截止电压(低电平是截止电平)，在P沟道晶体管中与其相反。

晶体管T1的漏极端子被施加电源电压VDD，栅极端子连接到输入端子INp。晶体管T1的源极端子连接到晶体管T2的栅极端子和晶体管T4的漏极端子。下面将该连接点称为节点N1。晶体管T2的漏极端子连接到时钟端子CK，源极端子连接到输出端子OUT和晶体管T3的漏极端子。晶体管T3、T4的源极端子接地。

晶体管T5的漏极端子被施加电源电压VDD，源极端子连接到晶体管T6的漏极端子。晶体管T6的源极端子连接到晶体管T7的漏极端子，晶体管T7的源极端子接地。晶体管T5～T7的栅极端子分别连接到时钟端子CK、CKB以及输入端子INp。晶体管T6的源极端子和晶体管T7的漏极端子的连接点还连接到晶体管T3、T4的栅极端子。下面将该连接点称为节点N2，将晶体管T5的源极端子和晶体管T6的漏极端子的连接点称为节点N3。

电容C1～C3包括电容元件。在晶体管T2的栅极端子和源极端子之间设置电容C1，在节点N3和接地之间设置电容C2，在节点N2和接地之间设置电容C3。电容C1发挥自举电容的功能，电容C2、C3发挥电荷泵电容的功能。下面假定电容C2、C3的电容值相等。

在单元电路11中，晶体管T5～T7和电容C2、C3形成复位信号生成电路12，晶体管T1～T4分别发挥预充电电路13、输出控制晶体管、输出复位晶体管以及放电电路的功能。晶体管T2根据栅极端子的电位来切换是否从输出端子OUT输出时钟信号CK。晶体管T1在输入信号INp是高电平的期间，对节点N1(晶体管T2的栅极端子)施加高电压。复位信号生成电路12生成通常是高电平、当输入信号INp成为高电平时变为低电平的复位信号。晶体管T4在复位信号是高电平的期间对节点N1施加低电压。晶体管T3在复位信号是高电平的期间对输出端子OUT施加低电压

误动作复原电路17的输入端子IN1连接到输入端子INp，输入端子IN2连接到输入端子INn。输出端子ROUT 1连接到节点N2。另外，误动作复原电路18的输入端子IN3连接到输入端子INp，输出端子IN4连接到输入端子INn。输出端子ROUT2连接到节点N1。

图3的(A)是单元电路11中设置的误动作复原电路17的电路图。图3的(A)示出的误动作复原电路17包括2个N沟道晶体管T11、T12，晶体管T11的漏极端子被施加电源电压VDD，源极端子连接到晶体管T12的漏极端子。晶体管T12的源极端子连接到输出端子ROUT1。另外，晶体管T11的栅极端子连接到输入端子IN1，晶体管T12的栅极端子连接到输入端子IN2。因此，仅在各栅极端子分别被施加高电平的输入信号IN1、IN2的情况下，晶体管T11和T12成为导通状态，误动作复原电路17从输出端子ROUT1对节点N2输出高电压。

图3的(B)是单元电路11中设置的误动作复原电路18的电路图。图3的(B)示出的误动作复原电路18包括2个N沟道晶体管T13、T14，晶体管T14的漏极端子接地，漏极端子连接到晶体管T13的源极端子。晶体管T13的漏极端子连接到输出端子ROUT2。另外，晶体管T13的栅极端子连接到输入端子IN3，晶体管T14的栅极端子连接到输入端子IN4。因此，仅在各栅极端子分别被施加高电平的输入信号IN3、IN4的情况下，晶体管T13和T14成为导通状态，误动作复原电路18从输出端子ROUT2对节点N1输出低电压。

图4是进行通常动作的移位寄存器10的时序图。在图4中，期间t0～tn+1分别被分为前半和后半，启动脉冲ST在期间t0的前半成为高电平，时钟信号CK1在期间tod(od是奇数，下面称为奇数期间)的前半成为高电平，时钟信号CK2在期间tev(ev是偶数，下面称为偶数期间)的前半成为高电平。当除此以外时，这3个信号成为低电平。这样时钟信号CK1、CK2具有高电平期间不重复的特性。下面，只要没有特别否定，包括时钟信号CK1、CK2、移位寄存器10的内部信号和输入输出信号的电位在高电平时是VDD，在低电平时是VSS(零)。

在此，移位寄存器10进行通常动作一般是指移位寄存器10按顺序每次输出所决定的个数的高电压的输出信号的情况。但是，在下面的说明中，移位寄存器10进行通常动作是指逐一顺序输出高电压的输出信号的情况，移位寄存器10进行误动作是指移位寄存器10顺序地每次同时输出2个以上的高电压的输出信号的情况。

当施加图4示出的启动脉冲ST作为输入信号INp时，第1级单元电路11(下面称为单元电路SR1)进行如下的动作。在单元电路SR1中，输入信号INp在期间t0的前半成为高电平，并且时钟信号CK在奇数期间的前半成为高电平，时钟信号CKB在偶数期间的前半成为高电平。

在期间t0之前，输入信号INp是低电平，因此，晶体管T1、T7是截止状态。此时，节点N2、N3的电位是VDD(原因后叙)，因此，晶体管T3、T4是导通状态。因此，节点N1和输出端子OUT的电位是VSS，晶体管T2是截止状态。在该时刻，在电容C1中不蓄积电荷，在电容C2、C3中蓄积有与电源电压VDD相应的电荷。

在期间t0的前半，输入信号INp和时钟信号CKB成为高电平，因此，晶体管T1、T6、T7成为导通状态。因此，电容C2、C3所蓄积的电荷被释放，节点N2、N3的电位成为VSS，晶体管T3、T4成为截止状态。另外，当晶体管T1成为导通状态时，节点N1的电位成为(VDD-Vth)(此处，Vth是晶体管T1的阈值电压)，晶体管T2成为导通状态。此时，时钟信号CK是低电平，因此，输出信号OUT仍然是低电平。因此，在电容C1中蓄积有与晶体管T2的栅极源极之间的电位差(VDD-Vth)相应的电荷。

在期间t0的后半，输入信号INp和时钟信号CKB成为低电平，因此，晶体管T1、T6、T7成为截止状态。当晶体管T1成为截止状态时，节点N1成为悬浮状态，但是节点N1的电位通过电容C1保持为(VDD-Vth)。

在期间t1的前半，时钟信号CK成为高电平。此时，晶体管T2是导通状态，因此，输出信号OUT也成为高电平。节点N1是悬浮状态，通过保持有电位差(VDD-Vth)的电容C1而连接节点N1和晶体管T2的源极端子，因此，当晶体管T2的源极端子的电位从VSS变为VDD时，节点N1的电位改变相同的量而变得比电源电压VDD高(自举效应)。因此，最大电压是VDD的时钟信号CK不降低电压地通过晶体管T2，时钟信号CK从输出端子OUT以其原有的电压电平被输出。另外，当时钟信号CK成为高电平时，晶体管T5成为导通状态。此时，晶体管T6是截止状态，因此，节点N3的电位成为VDD，在电容C2中蓄积有与电源电压VDD相应的电荷。

在期间t1的后半，时钟信号CK成为低电平。此时晶体管T2是导通状态，因此，输出信号OUT也成为低电平，节点N1的电位返回到(VDD-Vth)。另外，晶体管T5成为截止状态。在期间t1的终端，节点N2的电位是VSS，节点N3的电位是VDD。

在期间t2的前半，时钟信号CKB成为高电平，因此，晶体管T6成为导通状态。此时，电容C2所蓄积的电荷的一部分移动到电容C3，节点N2的电位上升。在电容C2、C3的电容值相等的情况下，节点N2、N3成为等电位，节点N2的电位上升到VDD/2。当决定电容C2、C3的电容值时，决定为该时刻的节点N2的电位变得比晶体管T3、T4的阈值电压高。因此，在期间t2的前半，晶体管T3、T4成为导通状态，节点N1和输出端子OUT的电位成为VSS。

其后，单元电路SR1内的复位信号生成电路12进行如下的动作。在奇数期间的前半，时钟信号CK成为高电平，时钟信号CKB成为低电平，因此，晶体管T5成为导通状态，晶体管T6成为截止状态。此时，节点N3的电位成为VDD，在电容C2中蓄积有与电源电压VDD相应的电荷。另一方面，在偶数期间的前半，时钟信号CK成为低电平，时钟信号CKB成为高电平，因此，晶体管T5成为截止状态，晶体管T6成为导通状态。此时，电容C2所蓄积的电荷的一部分移动到电容C3，节点N2的电位上升。在电容C2、C3的电容值相等的情况下，节点N2的电位阶段性地上升，最终到达VDD。

其结果是：如图4所示，单元电路SR1内的节点N1的电位(记载为SR1_N1，下面相同)在期间t0和期间t1的后半成为(VDD-Vth)，在期间t 1的前半成为比VDD高的电平，除此以外成为VSS。单元电路SR1内的节点N2的电位在期间t0和期间t1中成为VSS，在期间t2以后阶段性地上升，最终成为VDD。单元电路SR1的输出信号OUT(输出信号SROUT1)在期间t1的前半成为高电平，除此以外成为低电平。输出信号SROUT1作为移位寄存器10的输出信号被输出，并且成为第2级单元电路SR2的输入信号INp。

同样，第i级(i是1以上n以下的整数)的单元电路11(下面称为单元电路SRi)的输出信号OUT(输出信号SROUTi)在期间ti的前半成为高电平，除此以外成为低电平。输出信号SROUTi作为移位寄存器10的输出信号被输出。这样移位寄存器10根据2相的时钟信号CK1、CK2逐一顺序地使输出信号SROUT1～SROUTn成为高电平。此外，输出信号SROUTi作为第(i-1)级单元电路SR(i-1)的输入信号INn和第(i+1)级单元电路SR(i+1)的输入信号INp被输出。

当移位寄存器10进行通常动作时，如果单元电路SRi的输出信号SROUTi是高电平，则其前级单元电路SR(i-1)和后级单元电路SR(i+1)的输出信号SROUT(i-1)和SROUT(i+1)都是低电平。因此，对单元电路SRi施加的输入信号INp、INn成为低电平，误动作复原电路17、18不进行动作，其输出端子ROUT1、ROUT2都成为高阻抗状态。

下面，说明使因为噪声而进行误动作的移位寄存器10复原到通常动作的情况。图5是在进行通常动作的移位寄存器10误动作的情况下，用于使移位寄存器10复原到通常动作的时序图。

当移位寄存器10进行通常动作时，从前级单元电路SR(i-1)和后级单元电路SR(i+1)对单元电路SRi的输入端子INp、INn分别施加低电平的输出信号SROUT(i-1)、SROUT(i+1)。因此，单元电路SRi的误动作复原电路17、18的输出端子ROUT1、ROUT2都成为高阻抗状态，既不会输出高电压也不会输出低电压。此时，如图4的时序图所示，从单元电路SRi的输出端子OUT输出高电平的输出信号SROUTi。

然后，当单元电路SR(i-1)、SR(i+1)误动作时，输入端子INp、INn分别被施加高电平的输出信号SROUT(i-1)、SROUT(i+1)。在这种情况下，对误动作复原电路17、18的输入端子IN1、IN3输入高电平的输入信号INp，对输入端子IN2、IN4输入高电平的输入信号INn。因此，误动作复原电路17从输出端子ROUT1对节点N2输出高电压，误动作复原电路18从输出端子ROUT2对节点N1输出低电压。

节点N2的电位成为(VDD-Vth)(此处，Vth是晶体管T11、T12的阈值电压)，因此，晶体管T3和T4都成为导通状态。因此，输出端子OUT的电位成为VSS，输出信号SROUTi被强制下拉。另外，节点N1也被放电，其电位成为VSS，因此，晶体管T2的栅极源极之间的电位差消失，电容C1所蓄积的电荷被强制放电。

这样，输出信号SROUTi成为低电平。在单元电路SR(i-1)、SR(i+1)中也同样，输出信号SROUT(i-1)、SROUT(i+1)成为低电平。因此，移位寄存器10能够从误动作瞬间复原。

移位寄存器10用于例如显示装置、摄像装置的驱动电路等。图6是示出具备移位寄存器10的液晶显示装置的结构的框图。图6示出的液晶显示装置110是具备像素阵列111、显示控制电路112、扫描信号线驱动电路113以及数据信号线驱动电路114的有源矩阵型的显示装置。在液晶显示装置110中，移位寄存器10被用作扫描信号线驱动电路113。

图6示出的像素阵列111包括n个扫描信号线G1～Gn，m个数据信号线S1～Sm以及(m×n)个像素电路Pij(此处，m是2以上的整数，j是1以上m以下的整数)。相互平行地配置扫描信号线G1～Gn，相互平行地配置数据信号线S1～Sm，使其与扫描信号线G1～Gn正交。在扫描信号线Gi和数据信号线Sj的交点附近配置像素电路Pij。这样，2维状地配置(m×n)个像素电路Pij，在行方向上各配置m个，在列方向上各配置n个。扫描信号线Gi公共连接到配置在第i行的像素电路Pij，数据信号线Sj公共连接到配置在第j列的像素电路Pij。

从液晶显示装置110的外部供给水平同步信号HSYNC、垂直同步信号VSYNC等控制信号和显示数据DT。显示控制电路112根据这些信号对扫描信号线驱动电路113输出时钟信号CK1、CK2以及启动脉冲ST，对数据信号线驱动电路114输出控制信号SC和显示数据DT。

扫描信号线驱动电路113包括n级移位寄存器10。移位寄存器10根据时钟信号CK1、CK2使输出信号SROUT1～SROUTn逐一顺序地成为高电平(示出选择状态)。分别对扫描信号线G1～Gn施加输出信号SROUT1～SROUTn。由此，逐一顺序地选择扫描信号线G1～Gn，一并选择一行的像素电路Pij。

数据信号线驱动电路114根据控制信号SC和显示数据DT对数据信号线S1～Sm施加与显示数据DT相应的电压。由此，对所选择的一行的像素电路Pij写入与显示数据DT相应的电压。这样，液晶显示装置110显示影像。

图7是示出具备移位寄存器10的其它的液晶显示装置的结构的框图。图7示出的液晶显示装置120是具备像素阵列121、显示控制电路122、扫描信号线驱动电路123以及数据信号线驱动电路124的有源矩阵型的显示装置。在液晶显示装置120中，在进行点顺序驱动的数据信号线驱动电路124中内置使用移位寄存器10。

图7示出的像素阵列121具有与图6示出的像素阵列111同样的结构。此处，在像素阵列121中，扫描信号线的个数是m个，数据信号线的个数是n个，2维状地配置(m×n)个像素电路Pij，在行方向上各配置n个，在列方向上各配置m个。

显示控制电路122根据从外部供给的控制信号和显示数据DT对扫描信号线驱动电路123输出控制信号GC，对数据信号线驱动电路124输出时钟信号CK1、CK2、启动脉冲ST以及模拟显示数据ADT。扫描信号线驱动电路123根据控制信号GC逐一顺序地选择扫描信号线G1～Gm。

数据信号线驱动电路124包括n级的移位寄存器10和n个采样开关125。n个采样开关125的一端分别连接到数据信号线S1～Sn，另一端被施加模拟显示数据ADT。对n个采样开关125的栅极端子分别施加移位寄存器10的输出信号SROUT1～SROUTn。

输出信号SROUT1～SROUTn逐一顺序地成为高电平，因此，n个采样开关125逐一顺序地成为导通状态，对连接到导通状态的采样开关125的数据信号线施加模拟显示数据ADT。由此，对通过扫描信号线驱动电路123选择的1行的像素电路Pij逐一顺序地写入与显示数据DT相应的电压。这样，液晶显示装置120显示影像。此外，也可以对多个采样开关125的栅极端子施加1个输出信号SROUTi。

这样，移位寄存器10被用作显示装置的扫描信号线驱动电路，或者内置在显示装置的数据信号线驱动电路内使用。除此以外，移位寄存器10还用于摄像装置的驱动电路等。将移位寄存器10用于显示装置、摄像装置等，由此即使因为噪声，显示装置的扫描信号线驱动电路或者数据信号线驱动电路误动作而发生影像的混乱，也能够瞬间消除该混乱。

下面说明本实施方式的移位寄存器10的效果。如上所述，当由于移位寄存器10误动作而从前级单元电路11和后级单元电路11施加的输出信号同时成为高电平时，单元电路11所内置的误动作复原电路17、18检测出误动作。在这种情况下，误动作复原电路17对节点N2施加高电压，强制地下拉输出信号OUT。另外，误动作复原电路18对节点N1施加低电压，强制地使节点N1放电，释放电容C1所蓄积的电荷。其结果是：能够使进行误动作的移位寄存器10瞬间复原到通常动作。

<1.1第1变形例>

在第1实施方式中，在各单元电路11中内置有2个误动作复原电路17、18。但是，没有必要必须内置有2个误动作复原电路17、18，也可以仅内置有任一方。在仅内置有误动作复原电路17的情况下，如上所述，从误动作复原电路17的输出端子ROUT1对节点N2输出高电压(VDD-Vth)。因此，节点N2的电位成为(VDD-Vth)。其结果是：晶体管T3成为导通状态，输出信号OUT被强制下拉。另外，晶体管T4成为导通状态，因此，节点N1的电位成为VSS，节点N1被强制放电。

另一方面，在仅内置有误动作复原电路18的情况下，从误动作复原电路18的输出端子ROUT2对节点N1输出低电压。因此，节点N1被强制放电，对晶体管T2的栅极端子施加VSS，因此，晶体管T2成为截止状态，并且时钟端子CK的负荷变轻。其结果是：缩短了到复位信号生成电路12输出高电平的复位信号为止的时间。当对晶体管T3的栅极电极施加高电平的复位信号时，晶体管T3成为导通状态而强制地将输出信号OUT下拉到VSS。

这样，即使在单元电路11中仅内置误动作复原电路17、18中的任一方，也会强制使节点N1放电，并且能够强制地下拉对输出端子OUT所输出的输出信号OUT。因此，能够削减单元电路11的电路量，进而能够使移位寄存器10变小。

<1.2第2变形例>

在第1实施方式中，对第i级单元电路SRi输入第(i-1)级单元电路SR(i-1)的输出信号SROUT(i-1)和第(i+1)级单元电路SR(i+1)的输出信号SROUT(i+1)，但是不限于此，也可以分别输入第(i-q)级(q是1以上(i-1)以下的整数)单元电路SR(i-q)的输出信号SROUT(i-q)和第(i+r)级(r是1以上(n-i)以下的整数)单元电路SR(i+r)的输出信号SROUT(i+r)。这种情况下的效果与第1实施方式的效果相同。

<2.第2实施方式>

图8是示出第2实施方式的移位寄存器20的结构的电路图。第2实施方式的移位寄存器20具有与移位寄存器10同样的结构，以与移位寄存器10同样的方式使用。因此，在下面的说明中，说明与第1实施方式的不同点，对于与第1实施方式的共同点则省略说明。

图8示出的移位寄存器20具备将n个单元电路21级联连接的基本移位寄存器20a和误动作检测电路20b。单元电路21具有被施加前级单元电路21的输出信号OUT的输入端子IN和被施加检测信号DET(详细情况后述)的错误端子ERR。

误动作检测电路20b是在基本移位寄存器20a外分开设置的，根据与相同的时钟信号线连接的第偶数级的任意2个单元电路21的输出信号或者从与相同的时钟信号线连接的第奇数级的任意2个单元电路21输出的输出信号，检测基本移位寄存器20a是否进行误动作。并且，在误动作检测电路20b检测出基本移位寄存器20a进行误动作的情况下，对所有单元电路21的错误端子ERR施加高电平的检测信号DET。

误动作检测电路20b包括2个N沟道晶体管T21、T22和1个电阻元件R21，晶体管T21的漏极端子被施加电源电压VDD，源极端子连接到晶体管T22的漏极端子。晶体管T22的源极端子通过电阻元件R21接地。另外，晶体管T22的源极端子和电阻元件R21的连接点连接到单元电路SR1～SRn的各错误端子ERR。

晶体管T21、T22的栅极端子连接到分别与相同的时钟信号线连接的第偶数级的任意2个单元电路21。在下面的说明中，说明了将晶体管T21、T22的栅极端子连接到第g级(g是2以上n以下的偶数)单元电路SRg的输出端子OUTg和第h级(h是2以上n以下的偶数)单元电路SRh的输出端子OUTh作为第偶数级的任意2个单元电路21。

当对晶体管T21和T22的栅极端子分别施加高电平(VDD)的输出信号SROUTg和SROUTh时，晶体管T21、T22都成为导通状态。因此，晶体管T22的源极端子和电阻元件R21的连接点的电位成为(VDD-Vth)(此处，Vth是晶体管T21、T22的阈值电压)，对单元电路SR1～SRn的各错误端子ERR施加高电平(VDD-Vth)的检测信号DET。另一方面，当对晶体管T21和T22的栅极端子分别施加的输出信号SROUTg和SROUTh中的至少任一方是低电平时，施加有低电平的输出信号的晶体管成为截止状态。因此，晶体管T22的源极端子和电阻元件R21的连接点的电位成为VSS，对各单元电路SR1～SRn的错误端子ERR施加低电平的检测信号DET。

图9是基本移位寄存器20a所包括的单元电路21的电路图。图9示出的单元电路21的不同点在于设置有连接到错误端子ERR的复原执行电路19来代替第1实施方式的单元电路11所设置的误动作复原电路17、18，其它的结构要素与单元电路11相同。

在复原执行电路19所包括的2个N沟道晶体管T8、T9中，晶体管T8的漏极端子被施加电源电压VDD，源极端子连接到节点N2。晶体管T9的漏极端子连接到节点N1，源极端子接地。另外，晶体管T8、T9的栅极端子连接到错误端子ERR。

在进行通常动作的第1实施方式的单元电路11中，对输入端子INp、INn分别施加低电平输入信号INp、INn，而在单元电路21中，不同点在于对错误端子ERR施加检测信号DET。但是，两者实质上相同，因此，进行通常动作时的基本移位寄存器20a的动作与移位寄存器10的动作相同。因此，省略基本移位寄存器20a进行通常动作时的说明。

下面说明使因为噪声而进行误动作的基本移位寄存器20a复原到通常动作的情况。图10是进行通常动作的基本移位寄存器20a发生了误动作，因此使基本移位寄存器20a复原到通常动作的情况的时序图。

当基本移位寄存器20a进行通常动作时，从误动作检测电路20b对各单元电路21施加低电平的检测信号DET。当对构成复原执行电路19的晶体管T8、T9的各栅极端子施加低电平的检测信号DET时，晶体管T8、T9都保持截止状态，因此，分别不能使VDD、VSS通过。即，在进行通常动作期间，晶体管T8的源极端子和晶体管T9的漏极端子成为高阻抗状态。

当基本移位寄存器20a误动作时，对错误端子ERR施加高电平(VDD-Vth)的检测信号DET，因此，晶体管T8、T9都成为导通状态。因此，从晶体管T8的源极端子输出(VDD-Vth)(此处，Vth是晶体管T8的阈值电压)，从晶体管T9的源极端子输出VSS。其结果是：节点N2的电位成为(VDD-2Vth)，因此，晶体管T3成为导通状态，强制地下拉输出信号OUT。另外，节点N1的电位被强制放电而成为VSS，因此，电容C1所蓄积的电荷也被释放。其结果是：输出信号OUT和检测信号DET都成为低电平，基本移位寄存器20a能够从误动作瞬间复原。

下面说明本实施方式的移位寄存器20的效果。如上所述，当从与相同时钟信号线连接的第偶数级的任意2个单元电路SRg、SRh的输出端子OUT分别输出的输出信号SROUTg、SROUTh都成为高电平时，误动作检测电路20b对各单元电路21的错误端子ERR施加高电平的检测信号DET。因此，各单元电路21强制地将输出信号OUT下拉到VSS，并且使节点N1放电而释放电容C1所蓄积的电荷。因此，与相同时钟信号线连接的多个单元电路21同时导通，由此即使在基本移位寄存器20a中发生误动作，也能够使基本移位寄存器20a瞬间复原到通常动作。

此外，在与相同时钟信号线连接的第偶数级的多个单元电路21输出高电平的输出信号OUT的情况下，输出高电平的输出信号OUT的所有单元电路21的时钟端子CK通过输出端子OUT连接到外部，因此，时钟信号线的负荷变重，单元电路21变得难以从误动作复原。因此，与相同时钟信号线连接的第偶数级的所有单元电路21同时输出高电平的输出信号OUT的情况较多。因此，如果使用移位寄存器20，选择与相同时钟信号线连接的第偶数级的任意2个单元电路21，由此能够以高概率检测出误动作。此处，在所选择的单元电路21是未进行误动作的电路的情况下，有时即使未选择的单元电路21进行误动作，移位寄存器20也不能检测出其误动作。另外，为了检测出是否进行误动作，输出端子OUT连接到误动作检测电路20b的单元电路21没有限定于任意的2个，也可以是任意的3个或者其以上。

<2.1第1变形例>

在第2实施方式中，在单元电路21内设置有2个晶体管T8、T9作为复原执行电路19。但是，没有必要必须设置2个晶体管T8、T9作为复原执行电路19，也可以仅设置任一方。在仅设置晶体管T8的情况下，与在第1实施方式的第1变形例中设置误动作复原电路17的情况一样，输出信号OUT被强制地下拉，并且，节点N1被强制地放电。

另一方面，在仅设置晶体管T9的情况下，与在第1实施方式的第1变形例中设置误动作复原电路18的情况一样，节点N1被强制地放电，并且，从复位信号生成电路12输出高电平的复位信号，由此输出信号OUT被强制地下拉。

这样，即使在复原执行电路19中仅设置晶体管T8、T9中的任一方，也能够使节点N1强制放电，并且能够强制地下拉输出信号OUT。因此，能够进一步削减单元电路21的电路量，进而能够使移位寄存器20较小。

<2.2第2变形例>

在第2实施方式中，对误动作检测电路20b施加输出信号的单元电路21是与相同时钟信号线连接的第偶数级的任意2个单元电路21。但是，也可以将与相同时钟信号线连接的第奇数级的任意2个单元电路21的输出端子与误动作检测电路20b的晶体管T21、T22的栅极端子连接。在这种情况下的效果与第2实施方式的效果相同。另外，为了检测出是否进行误动作，其输出端子与误动作检测电路20b连接的单元电路21没有限定于任意的2个，也可以是任意的3个或者其以上。

此外，如果在使用第偶数级单元电路21的情况下，使用第2级单元电路21的输出信号和来自第最大偶数个单元电路21的输出信号，在使用第奇数级单元电路21的情况下，使用第1级单元电路21的输出信号和来自第最大奇数个单元电路21的输出信号，就能够容易地设计移位寄存器20。

下面针对移位寄存器20所用的误动作检测电路20b说明第3～第6变形例。此外，在任一变形例中，基本移位寄存器和单元电路都与第2实施方式的基本移位寄存器20a和单元电路21相同，因此，省略其说明。

<2.3第3变形例>

图11的(A)是作为第1变形例的误动作检测电路22b的电路图。在图11的(A)示出的误动作检测电路22b中，通过电阻元件R31对晶体管T31的漏极端子施加电源电压VDD。晶体管T31的源极端子连接到晶体管T32的漏极端子，晶体管T32的源极端子接地。另外，晶体管T33的漏极端子被施加电源电压VDD，源极端子连接到晶体管T34的漏极端子。晶体管T34的源极端子连接到晶体管T35的漏极端子，晶体管T35的漏极端子接地。晶体管T35的栅极端子连接到晶体管T31的漏极端子和电阻元件R31的连接点。

晶体管T31、T33的栅极端子连接到单元电路SRg的输出端子OUTg，晶体管T32、T34的栅极端子连接到单元电路SRh的输出端子OUTh。晶体管T34的源极端子和晶体管T35的漏极端子的连接点连接到各单元电路21的错误端子ERR。

当基本移位寄存器20a误动作，由此对晶体管T31、T33的栅极端子施加从单元电路SRg施加的高电平(VDD)的输出信号SROUTg2，对晶体管T32、T34的栅极端子施加从单元电路SRh施加的高电平(VDD)的输出信号SROUTh时，晶体管T31～T34都成为导通状态。此时，晶体管T31的漏极端子和电阻元件R31的连接点的电位成为VSS，因此，对晶体管T35的栅极端子施加截止电压，晶体管T35成为截止状态。因此，晶体管T34的源极端子和晶体管T35的漏极端子的连接点的电位成为(VDD-Vth)(此处，Vth是晶体管T33、T34的阈值电压)，误动作检测电路22b对各单元电路21的错误端子ERR施加高电平(VDD-Vth)的检测信号DET。另外，在误动作检测电路22b中，当单元电路SRg、SRh误动作时，通常对晶体管T35的栅极端子施加VSS，因此，可靠地输出高电平的检测信号DET。

<2.4第4变形例>

图11的(B)是第2变形例的误动作检测电路23b的电路图。图11的(B)示出的误动作检测电路23b是将误动作检测部23c和初始化部23d组合的电路。误动作检测部23c是与第2实施方式的误动作检测电路20b相同的结构，因此，对与误动作检测电路20b的结构要素相同的结构要素附上相同的参照符号且省略其说明。

初始化部23d包括1个N沟道晶体管T41，其漏极端子被施加电源电压VDD，源极端子连接到晶体管T22的源极端子和电阻元件R21的连接点。

当基本移位寄存器20a误动作时，如上所述误动作检测部23c对各单元电路21施加高电平(VDD-Vth)(此处，Vth是晶体管T21、T22的阈值电压)的检测信号DET。

另外，当从外部对晶体管T41的栅极端子施加高电平(VDD)的初始化信号INIT时，晶体管T41成为导通状态，晶体管T41的源极端子和电阻元件R21的连接点的电位成为(VDD-Vth)(此处，Vth是晶体管T41的阈值电压)。其结果是：对各单元电路21的错误端子ERR施加高电平(VDD-Vth)的初始化信号INIT，因此，各单元电路21被初始化。

这样，误动作检测电路23b对各单元电路21的错误端子ERR一起施加来自误动作检测部23c的检测信号DET和来自初始化部23d的初始化信号INIT。其结果是：不仅对各单元电路21内的复原执行电路19施加检测信号DET，由此单元电路21从误动作瞬间复原，而且还对复原执行电路19施加初始化信号INIT，由此单元电路21被初始化。另外，复原执行电路19不仅用于使各单元电路21从误动作复原的情况，还用于将其初始化的情况。因此，与在单元电路21中内置初始化电路的情况相比，能够将单元电路21的电路量的增加抑制到最小限度。

<2.5第5变形例>

图12的(A)是示出第3变形例的误动作检测电路24b的电路图。图12的(A)示出的误动作检测电路24b是将误动作检测部24c和初始化部24d组合的电路。误动作检测部24c是与第1变形例的误动作检测电路22b相同的结构，初始化部24d是与第2变形例的初始化部23d相同的结构。因此，对与各自的结构要素相同的结构要素附上相同的参照符号且省略其说明。

当基本移位寄存器20a误动作时，如上所述从单元电路SRg、SRh对误动作检测部24c的晶体管T31～T34的栅极端子分别施加高电平(VDD)的输出信号SROUTg、SROUTh。其结果是：误动作检测部24c与误动作检测电路22b一样对各单元电路21的错误端子ERR施加高电平(VDD-Vth)(此处，Vth是晶体管T33、T34的阈值电压)的检测信号DET。

另外，当从外部对初始化部24d的晶体管T41的栅极端子施加高电平(VDD)的初始化信号INIT时，如上所述，初始化部24d对各单元电路21的错误端子ERR施加高电平(VDD-Vth)(此处，Vth是晶体管T41的阈值电压)的初始化信号INIT。

因此，误动作检测电路24b具有与第2变形例的误动作检测电路23b相同的效果。另外，误动作检测电路24b的误动作检测部24c是与第1变形例的误动作检测电路22b相同的结构，因此，误动作检测电路24b能够可靠地输出高电平的检测信号DET。

<2.6第6变形例>

图12的(B)是第4变形例的误动作检测电路25b的电路图。图12的(B)示出的误动作检测电路25b是将误动作检测部25c和初始化部25d组合的电路。误动作检测部25c包括2个N沟道晶体管T51、T52，晶体管T51的漏极端子被施加电源电压VDD，源极端子连接到晶体管T52的漏极端子。晶体管T52的源极端子连接到电阻元件R52的一端，并且连接到各单元电路21的错误端子ERR。另外，晶体管T51和T52的栅极端子分别连接到单元电路SRg和SRh的输出端子OUTg、OUTh。

初始化部25d包括1个N沟道晶体管T53和1个电阻元件R51，晶体管T53的源极端子接地，漏极端子通过电阻元件R51被施加电源电压VDD。另外，栅极端子被施加初始化信号INITB(INIT的非)。电阻元件R51和晶体管T53的漏极端子的连接点连接到电阻元件R52的另一端。

当移位寄存器20误动作，从单元电路SRg、SRh对误动作检测部25c的晶体管T51、T52的栅极端子分别施加的输出信号SROUTg、SROUTh都是高电平(VDD)时，晶体管T51、T52都成为导通状态。因此，晶体管T52和电阻元件R52的连接点的电位成为(VDD-Vth)(此处，Vth是晶体管T51、T52的阈值电压)，误动作检测部25c对各单元电路21的错误端子ERR施加高电平的检测信号DET。

另外，如果对晶体管T53的栅极端子施加低电平的初始化信号INITB，则晶体管T53成为截止状态，因此，晶体管T53的漏子端子和电阻元件R52的连接点的电位成为VDD。因此，初始化部25d对各单元电路21的错误端子ERR施加高电平(VDD)的检测信号DET。在这种情况下也具有与第2变形例的误动作检测电路23b相同的效果。

<3.第3实施方式>

图13是示出本发明的第3实施方式的移位寄存器30的结构的框图。移位寄存器30具备将单元电路31级联连接的基本移位寄存器30a和根据从基本移位寄存器30a输出的输出信号来检测出基本移位寄存器30a是否进行误动作的误动作检测电路30b。基本移位寄存器30a与第2实施方式的情况同样是将单元电路31级联连接的电路，另外，单元电路31与在第2实施方式中所用的单元电路21相同。因此，省略这些说明。

说明误动作检测电路30b。在误动作检测电路30b中设置与n个单元电路SR1～SRn对应的n个N沟道晶体管T611～T61n。晶体管T611～T61N的源极端子分别接地，漏极端子连接到电阻元件R61的一端，使各晶体管T611～T61n并联地连接。对电阻元件R61的另一端施加电源电压VDD。另外，通过电阻元件R62，对晶体管T62的漏极端子施加电源电压VDD，晶体管T62的源极端子接地。

晶体管T62的栅极端子连接到电阻元件R61和晶体管T611～T61n的漏极端子的连接点，电阻元件R62和晶体管T62的栅极端子的连接点连接到各单元电路31的错误端子ERR。此外，预先调整电阻元件R61的电阻值，使得当晶体管T611～T61n中的导通状态的晶体管是1个时，即晶体管的导通电阻是1个晶体管的量时，晶体管T62成为截止状态，当导通状态的晶体管是2个以上时，即晶体管的导通电阻是2个以上的量时，晶体管T62成为导通状态。这样，晶体管T62具有检测出单元电路31的误动作的检测晶体管的功能。

下面说明误动作检测电路30b的动作。首先，说明移位寄存器30进行通常动作的情况。在这种情况下，总是从任一单元电路SRx(x是1以上n以下的整数)输出高电平的输出信号SROUTx，该输出信号SROUTx被施加到所对应的晶体管T61x的栅极端子。因此，仅晶体管T61x成为导通状态。

在这种情况下，在误动作检测电路30b中，电阻元件R61和晶体管T61x的导通电阻成为串联连接的状态，对晶体管T62的栅极端子施加电阻元件R61和晶体管T61x的漏极端子的连接点的电位。预先调整电阻元件R61的电阻值，使得仅在晶体管T611～T61n中的导通状态的晶体管是1个的情况下，如上所述，晶体管T62成为导通状态。因此，在仅晶体管T61x成为导通状态的情况下，晶体管T62成为导通状态，因此，晶体管T62的漏极端子和电阻元件R62的连接点的电位成为VSS。因此，对各单元电路31的错误端子ERR施加低电平的检测信号DET。

下面，说明如下情况：由于基本移位寄存器30a误动作，从单元电路31中的2个单元电路SRx、SRy(y是1以上n以下的整数)对对应的晶体管T61x、T61y的栅极端子分别施加的输出信号SROUTx、SROUTy同时成为高电平。在这种情况下，仅栅极端子被施加高电平的输出信号SROUTx、SROUTy的2个晶体管T61x、T61y成为导通状态。因此，2个晶体管T61x、T61y的导通电阻并联连接所得的电阻成为串联连接到电阻元件R61的状态。在这种情况下，与1个晶体管T61x的导通电阻串联连接到电阻元件R61时相比，导通电阻的电阻值变小。因此，电阻元件R61和晶体管T61x、T61y的漏极端子的连接点的电位变得比1个晶体管T61x是导通状态时的电位小。

另一方面，如上所述，电阻元件R62的电阻值被调整成在2个晶体管T61x、T61y成为导通状态的情况下晶体管T62成为截止状态。因此，晶体管T62成为截止状态，电阻元件R62和晶体管T62的连接点的电位成为VDD。因此，对各单元电路31的错误端子ERR施加高电平(VDD)的检测信号DET。

同样，当3个以上的单元电路31的输出信号同时成为高电平时，导通状态的晶体管的导通电阻并联连接，因此，其电阻值变得更低。因此，晶体管T62成为截止状态，电阻元件R62和晶体管T62的连接点的电位成为VDD。因此，对单元电路31的错误端子ERR施加高电平(VDD)的检测信号DET。

此外，单元电路31与图8示出的第2实施方式的单元电路21的电路相同。因此，当在单元电路31中对错误端子ERR施加高电平检测信号DET时，如已经说明的那样，单元电路31强制下拉输出信号，并且，使节点N1放电而使电容C1所蓄积的电荷放电，从误动作瞬间复原到通常动作。

说明本实施方式的移位寄存器30的效果。当从所有单元电路31的输出端子输出的输出信号SROUT1～SROUTn中的至少2个以上的单元电路31同时输出高电平的输出信号时，晶体管T611～T61n中的栅极端子被施加高电平的输出信号的晶体管成为导通状态。因此，电阻R61和晶体管T611～T61n的漏极端子的连接点的电位变低。其结果是：晶体管T62成为截止状态，对各单元电路31的错误端子ERR施加高电平的检测信号DET，因此，各单元电路31能够瞬间复原到通常动作。此外，调整电阻R61的电阻值，由此能够改变为了输出高电平的检测信号DET所需的导通状态的晶体管的个数。另外，误动作检测电路30b还可以应用于由P沟道晶体管形成的情况，在该情况下，电阻R61和晶体管T611～T61n的漏极端子的连接点的电位变高。

<4.其它>

上述的第1实施方式～第3实施方式以及其变形例所包括的电路使用N沟道晶体管构成，但也可以使用P沟道晶体管构成。作为其一个例子，在图14中，示出了用P沟道晶体管构成单元电路51的电路。另外，图15是用P沟道晶体管构成单元电路51所包括的误动作复原电路57、58的电路。单元电路51以及误动作复原电路57、58的构成和动作与单元电路11以及误动作复原电路17、18一样，因此在此省略说明。

另外，在上述的第1实施方式～第3实施方式以及其变形例中，说明了根据2相的时钟信号进行动作的移位寄存器。但是，没有限定于用2相的时钟信号进行动作的移位寄存器，根据多相的时钟信号进行动作的移位寄存器也与2相的时钟信号的情况一样地动作且产生一样的效果。

工业上的可利用性

本发明应用于当级联连接的多个单元电路同时导通而进行输出高电平的输出信号的误动作时，使所有单元电路瞬间复原到通常动作的移位寄存器，特别应用于显示装置、摄像装置的驱动电路等。

Claims

1.一种移位寄存器，将包括相同导电型的晶体管的多个单元电路级联连接，根据多相的时钟信号进行动作，其特征在于：

上述单元电路具备：

误动作复原电路，其在检测出上述多个单元电路为激活时，输出激活的检测信号，使上述多个单元电路成非激活；

2.根据权利要求1所述的移位寄存器，其特征在于：

上述复位信号生成电路包括：

3.一种移位寄存器，将包括相同导电型的晶体管的多个单元电路级联连接，根据多相的时钟信号进行动作，其特征在于：

具备：

检测电路，该检测电路在检测出上述多个单元电路为激活时，输出激活的检测信号，

上述单元电路具备：

复位信号生成电路，其生成复位信号，所述复位信号通常是导通电平，当上述输入信号成为导通电平时变为截止电平；

放电电路，其对上述输出控制晶体管的上述控制端子施加截止电压；

输出复位晶体管，其一方导通端子被施加截止电压，另一方导通端子连接到上述输出端子；以及

复原执行电路，其根据上述激活的检测信号使上述多个单元电路成非激活，

上述复位信号生成电路包括：

上述第2晶体管和上述第3晶体管的连接点与上述输出复位晶体管的控制端子连接，

上述检测电路在检测出从连接到同一时钟信号线的第偶数级单元电路或者第奇数级单元电路中的任一方中任意选择的2个以上的单元电路的所有输出信号为激活时，对上述多个单元电路的上述复原执行电路施加上述激活的检测信号，

上述复原执行电路激活上述放电电路，由此对上述输出控制晶体管的上述控制端子施加截止电压，并且对上述输出复位晶体管的控制端子输出导通电压。

4.根据权利要求3所述的移位寄存器，其特征在于：

5.根据权利要求4所述的移位寄存器，其特征在于：

6.一种移位寄存器，将包括相同导电型的晶体管的多个单元电路级联连接，根据多相的时钟信号进行动作，其特征在于：

具备：

上述单元电路具备：

上述复位信号生成电路包括：

上述检测电路根据上述多个单元电路的所有输出，检测已激活的单元电路的个数，输出与上述个数相应的激活的检测信号，

7.根据权利要求6所述的移位寄存器，其特征在于：

上述检测电路具备：

个数检测电路，其输出与上述多个单元电路中已激活的单元电路的个数相应的个数检测信号；和

上述个数检测电路包括：

电阻元件；和

8.一种显示装置，其特征在于：

具备2维状配置的多个像素电路和包括权利要求1～7中的任一项所述的移位寄存器的驱动电路，上述多个像素电路和上述移位寄存器包括相同导电型的晶体管。