CN101315914A - 半导体中介片及其在电子封装上的应用 - Google Patents

半导体中介片及其在电子封装上的应用 Download PDF

Info

Publication number
CN101315914A
CN101315914A CNA2007103022642A CN200710302264A CN101315914A CN 101315914 A CN101315914 A CN 101315914A CN A2007103022642 A CNA2007103022642 A CN A2007103022642A CN 200710302264 A CN200710302264 A CN 200710302264A CN 101315914 A CN101315914 A CN 101315914A
Authority
CN
China
Prior art keywords
mediplate
semiconductor
substrate
contact pad
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103022642A
Other languages
English (en)
Other versions
CN100547773C (zh
Inventor
许昭顺
赵智杰
彭迈杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101315914A publication Critical patent/CN101315914A/zh
Application granted granted Critical
Publication of CN100547773C publication Critical patent/CN100547773C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电子封装的可编程半导体中介片的各种结构。其中形成有具有各种数值的半导体元件阵列。借由选择性连接此阵列的半导体元件中的不同者与形成于中介片的表面上的接触垫可编程中介片，形成具有所需值的“虚拟”元件。一种电子封装结构，包括标准中介片以及一元件选择单元，其中标准中介片具有各种数值的未连接元件的阵列，且此元件选择单元选择性地连接标准中介片中的半导体元件阵列中的不同者与封装在电子封装中的集成电路芯片，进而可将形成的客制电路功能耦合至集成电路芯片。一种制造前述的可编程半导体中介片与电子封装的方法。所述中介片的初始设计与制造成本可为不同客户共享与分摊，因此可降低成本。

Description

半导体中介片及其在电子封装上的应用
技术领域
本发明涉及一种电子封装的半导体中介片(Interposer)及其制造方法，特别是涉及一种标准可编程中介片，在此可编程中介片中形成有所需的电路功能，且这些电路功能耦合至附设在此中介片的集成电路芯片。
背景技术
随着在集成电路上提供实质增加的电路功能的趋势的持续，所谓的系统芯片(System-On-Chip；SOC)集成电路架构在集成电路的几乎所有的应用领域中迅速达到普及。因此，已需要在一集成电路芯片上形成非常大量的晶体管。在此同时，在一集成电路芯片上形成复杂的电子系统时，在此集成电路芯片与电子系统的其余部分之间会需要大量的输入/输出(I/O)接点，其中此集成电路芯片为电子系统的一部分。为满足此一需求，已发展出新封装技术，例如覆晶球栅阵列(BGA)技术。在覆晶球栅阵列封装中，以二维阵列方式设置大量输入/输出连接端点(焊球)于集成电路芯片的主要表面的大部分上。具有焊球形成于其上的芯片表面接着附着于支撑封装基板。虽然覆晶球栅阵列封装提供节省空间的解决方法，但仍有其他技术挑战产生。首先，封装基板(通常为介电材料)的热膨胀系数无法与集成电路芯片的半导体材料达到良好匹配。热应力可能会造成焊锡凸块(SolderBumps)与芯片去撕裂封装结构，而导致此架构的封装产生严重的可靠度问题。其次，举例而言，随着系统芯片集成电路的逻辑部分的元件特征尺寸的持续缩减，尺寸难以缩减的电路，例如射频(RF)电路，会占据芯片面积中的相对大部分，因为这些电路通常需要大数值的电容器与电感器来达到电路功能。此现象最终有可能会使得芯片尺寸的进一步缩减变得非常困难。系统芯片架构的其他问题为在系统芯片的设计上所产生的逐渐增加的挑战，例如将数字与射频功能整合在同一芯片上，已使得电路型态变得更加复杂，且芯片内系统干扰难以解决。这类或其他的挑战已导致在电子封装中采用中介片，其中此中介片是由热膨胀系数与半导体芯片匹配的材料所构成的结构，且此中介片结构设置在集成电路芯片与封装基板之间。亦可将包含大尺寸的无源/有源元件的电路功能形成在中介片中，并将这些电路功能耦合至附设在此中介片的集成电路芯片。
图1是绘示与现有硅中介片耦合的集成电路芯片的剖面示意图，其中此硅中介片与支撑封装基板耦合。在图1中，硅基集成电路芯片10贴设在硅中介片30的第一侧。利用数个焊锡凸块15来提供集成电路芯片10与硅中介片30之间的电性连接。硅中介片30的第二侧通过数个焊球55而贴设在封装基板50上。这些焊球55提供硅中介片30与封装基板50之间的电性连接，接着并通过数条封装导线65而电性连接至印刷电路板(PCB)(未绘示)。硅中介片30对集成电路芯片10提供匹配的热膨胀系数，以降低集成电路芯片10与封装基板50之间因热应力而造成的可能的焊接失败。硅中介片30亦可调和集成电路芯片上间距缩减且尺寸较小的接触垫与封装基板上间距增加且尺寸较大的接触垫。此外，可将各种电路元件加入硅中介片30。这些电路元件可为有源元件、无源元件、或有源与无源元件的组合。
图2是绘示图1的硅中介片的剖面示意图。硅中介片30包括硅基板33、绝缘材料35、数个焊锡凸块15、数个焊球55、内连线32、以及数个穿过硅的介层窗34。一般而言，硅基板33类似于用以形成集成电路基片10的掺杂硅基板，其中硅基板33上可形成有数个有源半导体元件。绝缘材料35可为氧化物介电质或其他介电材料，其中数个内连线层可形成于绝缘材料35中，这些内连线层可由导电材料，例如铝与铜所组成。具有较小间距的焊锡凸块15适用来连接集成电路芯片10，而具有较大间距的焊球55适用来连接封装基板50。穿过硅的介层窗34提供数个直接的电性传导途径介于焊锡凸块15与焊球55之间。可看到可将数个无源元件，例如电容器41、电阻器42与电感器43，以及数个有源元件，例如金属氧化物半导体场效应晶体管(MOSFET)44，形成在绝缘材料35及/或硅基板33中。这些元件通过焊锡凸块15而与集成电路芯片10电性连接。整合在中介片中的有源与无源元件可提供必要的电路功能予集成电路芯片，并提供当上述元件设置在集成电路芯片中或封装基板所设置的印刷电路板上时所不可能产生的有利特征。举例而言，将去耦电容器(Decoupling Capacitor)设置在集成电路芯片中会大幅增加芯片尺寸，而将去耦电容器设置在印刷电路板上则会造成与金属路线及封装导线有关的不受欢迎的寄生电感。可借由将去耦电容器设置在相同电子封装中的邻近于集成电路芯片的中介片中的方式，来克服这些与其他缺点。
然而，技术缺点仍存在于现有中介片之中。在设计与制造现有中介片时，集成电路设计者(使用者、客户)必须先通过系统层级的模拟与验证，来决定什么电路功能与元件参数将来自于中介片。封装设计团队通常致力于设置定制的中介片，固定值的有源/无源元件形成在此中介片中以配合特定集成电路产品。受到此性质的影响，包含现有中介片的电子封装在设计上与制造上通常均非常昂贵。实际上，仅有大市场规模的集成电路产品可将关于含有封装结构的中介片的成本予以合理化。此缺点已妨碍电子封装更快且更广泛地采用现有中介片。有鉴于上述与其他在制作与使用现有中介片上所衍生的问题，需要一种标准且可编程的中介片，其中此中介片可设计并制作成大规模的标准产品，且当受到适当编程时，可对定制的集成电路产品供应特定电路功能。
由此可见，上述现有的半导体中介片及其在电子封装上的应用在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决的道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体中介片及其在电子封装上的应用，实属当前重要研发课题的一，亦成为当前业界极需改进的目标。
有鉴于上述现有的半导体中介片及其在电子封装上的应用存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的半导体中介片及其在电子封装上的应用，能够改进一般现有的半导体中介片及其在电子封装上的应用，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的半导体中介片存在的缺陷，而提供一种新型的半导体中介片，所要解决的技术问题是使其可大幅缩减制造中介片所需的周期时间(Cycle Time)与成本，非常适于实用。
本发明的另一目的在于，克服现有的半导体中介片存在的缺陷，而提供一种新的半导体中介片，所要解决的技术问题是使其具有元件选择单元，可选择性连接设在半导体中介片中的数个元件，而形成客制电路功能，进一步可将此客制电路功能提供予集成电路芯片，以利集成电路芯片进行预期应用，从而更加适于实用。
本发明的还一目的在于，克服现有的半导体中介片存在的缺陷，而提供一种新型的半导体中介片，所要解决的技术问题是使其借由将各种有源与无源元件阵列整合至中介片之中，可通过所选择的元件的适当连接，而获得具有所需元件参数的电路功能，从而更加适于实用。
本发明的再一目的在于，克服现有的电子封装存在的缺陷，而提供一种新的半导体中介片在电子封装上的应用，所要解决的技术问题是使其可大幅提升产品设计的弹性，且在制作成本上极具优势，从而更加适于实用，且具有产业上的利用价值。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。为达到上述目的，依据本发明的半导体中介片，至少包括：
一基板；
多个半导体元件所构成的一阵列，形成于该基板中，其中所述半导体元件具有多个电子参数；
一或多个第一导电接触垫，形成在该基板的一第一表面上；
一或多个第二导电接触垫，形成在该基板的一第二表面上；
一或多个导电路径，穿过该基板并将所述第一导电接触垫的至少一者连接至所述第二导电接触垫的至少一者；以及
一元件选择单元，形成于该基板中；
其中，该元件选择单元选择性地将所述半导体元件的至少一者连接至所述第一导电接触垫并形成具有一所需电子参数的一虚拟元件。
前述的半导体中介片，其中该基板至少包括一硅层。
前述的半导体中介片，其中该基板至少包括一绝缘层。
前述的半导体中介片，其中所述半导体元件至少包括至少一有源半导体元件。
前述的半导体中介片，其中该有源半导体元件至少包括金属氧化物半导体场效应晶体管、双极接面晶体管、二极管、静电放电保护元件、与存储器晶单元。
前述的半导体中介片，其中所述半导体元件至少包括多个无源元件。
前述的半导体中介片，其中所述无源元件至少包括电阻器、电容器、电感器、传输线、熔丝与反熔丝、以及微机电系统。
前述的半导体中介片，其中该元件选择单元是形成于该基板上的一或多个定制的导电层。
前述的半导体中介片，其中该元件选择单元是一内连线矩阵形成于该半导体中介片的多个上导电层中，其中一次性可编程熔丝或抗熔丝设置在所述上导电层的每一交叉点处。
前述的半导体中介片，其中该元件选择单元至少包括一可编程逻辑电路，该可编程逻辑电路可读取一外部指令，并在该半导体中介片的所述半导体元件之间形成连接。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。为达到上述目的，依据本发明的半导体中介片，至少包括：
一基板；
多个半导体无源元件所构成的一阵列，形成于该基板中，其中所述半导体无源元件具有多个电子参数；
一或多个第一导电接触垫，形成于该基板的一第一表面上；
一或多个第二导电接触垫，形成于该基板的一第二表面上；以及
一或多个导电路径，穿过该基板，并将所述第一导电接触垫的至少一者连接至所述第二导电接触垫的至少一者；
其中，所述半导体无源元件可选择性地互相连接，以形成具有一所需电子参数的一虚拟元件，且所述半导体无源元件可连接至所述第一导电接触垫。
前述的半导体中介片，其中该基板至少包括一硅层。
前述的半导体中介片，其中该基板至少包括一绝缘层。
前述的半导体中介片，其中所述半导体无源元件至少包括电阻器、电容器、电感器、传输线、熔丝与反熔丝、以及微机电系统。
前述的半导体中介片，其中所述半导体无源元件之间的选择性连接由一元件选择单元所传导。
前述的半导体中介片，其中该元件选择单元是形成于该基板上的一或多个定制的导电层。
前述的半导体中介片，其中该元件选择单元是一内连线矩阵形成于该半导体中介片的多个上导电层中，其中一次性可编程熔丝或抗熔丝设置在所述上导电层的每一交叉点处。
前述的半导体中介片，其中该元件选择单元至少包括一可编程逻辑电路，该可编程逻辑电路可读取一外部指令，并在该半导体中介片的所述半导体无源元件之间形成连接。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。为达到上述目的，依据本发明提出的电子封装，至少包括：
至少一半导体中介片，包括：
一基板；
一或多个第一导电接触垫，形成在该基板的一第一表面上；
一或多个第二导电接触垫，形成在该基板的一第二表面上；
一或多个导电路径，穿过该基板并将所述第一导电接触垫的至少一者连接至所述第二导电接触垫的至少一者；以及
多个半导体无源元件所构成的一阵列，形成于该基板中，所述半导体无源元件具有多个电子参数，其中所述半导体无源元件可选择性地互相连接且可连接至所述第一导电接触垫，而形成具有一所需电子参数的一虚拟元件；以及
至少一半导体集成电路芯片，与该半导体中介片电性耦合。
前述的电子封装，其中所述半导体无源元件之间的选择性连接由一元件选择单元所传导。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明半导体中介片及其在电子封装上的应用至少具有下列优点及有益效果：
本发明的较佳实施例的一优点为，形成在本发明的一中介片实施例中的数个元件可为元件选择单元加以选择性连接，而形成客制电路功能，进而可将此客制电路功能耦合至集成电路芯片。
本发明的一较佳实施例的另一优点为，一中介片的初始设计与制造成本可为不同客户所共享与分摊，因此较佳可减低集成电路产品的成本与周期时间。
综上所述，本发明提供了一种电子封装的可编程半导体中介片的各种结构。具有各种数值的半导体元件阵列形成于中介片中。使用者可借由选择性连接此阵列的半导体元件中的不同者与形成于中介片的表面上的接触垫，来编程中介片，并形成具有所需值的“虚拟”元件。本发明还提供了一种创新电子封装结构包括标准中介片以及一元件选择单元，其中此标准中介片具有各种数值的未连接元件的阵列，且此元件选择单元选择性地连接标准中介片中的半导体元件阵列中的不同者与封装在电子封装中的集成电路芯片。本发明的方案可大幅缩减制造中介片所需的周期时间(CycleTime)与成本；由于具有元件选择单元，可选择性连接设在半导体中介片中的数个元件，而形成定制的电路功能，进一步可将此定制的电路功能提供予集成电路芯片，以利集成电路芯片进行预期应用；借由将各种有源与无源元件阵列整合至中介片之中，可通过所选择的元件的适当连接，而获得具有所需元件参数的电路功能；可大幅提升产品设计的弹性，且在制作成本上极具优势，从而更加适于实用，且具有产业上的利用价值。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是绘示与现有硅中介片耦合的集成电路芯片的剖面示意图，其中此硅中介片与支撑封装基板耦合。
图2是绘示图1的硅中介片的剖面示意图。
图3是绘示依照本发明一较佳实施例的俯视示意图。
图4是绘示图3的硅中介片100的剖面示意图的一部分。
图5是绘示依照本发明另一较佳实施例的一种硅中介片的剖面示意图的一部分。
图6是绘示依照本发明又一较佳实施例的一种硅中介片的一部分的剖面示意图。
图7A至图7C是绘示一实施例，其中“编程”预制基础阵列中介片，以提供定制的电路功能。
图8A至图8C是绘示另一实施例，其中在硅中介片完全形成后进行“编程”预制基础阵列中介片。
图9A与图9B是绘示又一实施例，其中利用一特殊编程软体来执行“编程”一预制基础阵列中介片。
图10A是绘示形成在一较佳实施例的中介片中的元件的排列的一部分。
图10B是绘示用以制作关于图10A所示的实施例的定制的元件连接的逻辑开关。
图10C是绘示实施在一较佳实施例的中介片的电子封装的剖面图，其中可编程且重新编程电路功能。
图11是绘示应用本发明的较佳实施例的中介片时，协调封装动作的较佳流程。
图12A至图12C是绘示电子封装的较佳实施例，其中本发明的较佳实施例的硅中介片封入电子封装中。
【主要元件符号说明】
10：集成电路芯片        10A：集成电路芯片
10B：集成电路芯片       15：焊锡凸块
30：硅中介片            32：内连线
33：硅基板              34：穿过硅的介层窗
35：色缘材料            41：电容器
42：电阻器              43：电感器
44：金属氧化物半导体场效应晶体管
50：封装基板            55：焊球
65：封装导线            100：中介片
100A：硅中介片          100B：硅中介片
105：电性连接           105A：连接
105B：连接              115：导电结构
115A：焊锡凸块          115B：焊锡凸块
117：无源元件           130：基板
130A：第一多晶硅层      134：介层窗
135：色缘材料           136：晶体管
136A：源极/漏极端       136B：栅极电极
136C：栅极介电质        137：二极管
137A：PN接合            137B：端点
139：电阻器             140：导电板
140A：第二多晶硅层      141：第一介电材料
142：介电层                 143：内连线
144：定制的介层窗凹口145：内连线
146：第三绝缘材料           147：色缘层
148：表面                   149：保护层
150：元件选择单元           155：焊球
160：导热材料               165：封装导线
170：散热片                 200：转接器
215A：输入端                215B：输出端
230：本体                   240：通道
245：反熔丝                 243A：金属导线
243B：介层窗                243C：介层窗
300：有源/无源元件          305：导电绕线轨道
305A：导电轨道              305B：导电轨道
320：绕线开关               320A：多工器
320B：缓冲器                325：输入/输出晶单元
C1：电容器                  C2：电容器
C3：电容器                  C4：电容器
L1：电感器
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体中介片及其在电子封装上的应用其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
本发明将以在特定背景中的较佳实施例的方式来加以描述，这些特定背景即为标准化、使用者可编程硅中介片结构及其制造方法，其中此标准化、使用者可编程硅中介片结构具有呈阵列排列的数个无源及/或有源元件。本发明亦包含至少包括此中介片的电子封装的结构及其制造方法。
图3是绘示依照本发明一较佳实施例的俯视示意图，其中绘示出数个无源元件在中介片100中的安排。中介片100包括基板130，其中此基板130是由硅所组成，然而也不排除采用其他适合的半导体材料，尤其是例如锗化硅、砷化镓、与磷化铟，以及其他适合的非半导体中介片基板材料，例如树脂、陶瓷与聚酰亚胺。中介片100亦可包括至少一电性绝缘材料135(参见图4)形成于基板130的顶面上。可将有源及/或无源元件形成在中介片100中，以将电路功能耦合至与中介片100电性连接的集成电路芯片(未绘示)。电性绝缘材料135用以提供中介片100的各种有利特征，例如防止形成在中介片的各种元件短路、提供电容器介电材料等等。绝缘材料可由种种介电材料，例如二氧化硅(SiO2)、氮化硅(Si3N4)、以及高介电常数材料所组成，然而也不排除其他适合的介电材料。
图3亦绘示出数个导电结构115形成在目前的中介片的较佳实施例的上表面上。导电结构115可为由导电材料所组成的球、凸块、圆柱、柱状物或其他结构，例如焊锡、金属或金属合金，以利电性连接至形成于附设在中介片100的集成电路芯片(未绘示)中的半导体元件。在较佳实施例中，焊锡凸块用以形成对集成电路芯片的电性连接。
图3的锯齿状圆环围住较佳实施例的一中介片100的下表面的一部分，在图3中图示出数个无源元件的较佳排列。可看出未连接的无源元件阵列形成于中介片。选择每个阵列中的无源元件117的参数，如此一来，举例而言，借由在电容器阵列的数个预设电容器之中形成适当串联及/或并联的数个电性连接105，可获得所需的电容值。换言之，借由选择性地连接阵列中这些元件中的许多元件，而形成具有所需值的一“虚拟”元件。在一类似方法中，借由利用一阵列中的数个预设电阻器与电感器所形成的适当连接，可获得符合集成电路芯片的一种应用的所需电阻值或电感值。集成电路芯片的电性连接可通过中介片100的上表面上的导电结构115，例如焊锡凸块而形成。
图4是绘示硅中介片100的剖面示意图的一部分，其中图案化的电容器阵列设置在中介片100的绝缘材料135中。在图4中，可看到电容器阵列中的数个电容器垂直形成于绝缘材料135中，其中绝缘材料135叠设在硅基板130的表面上。这样的安排在基板空间利用上提供相当大的优势，而可使大量电容器形成于有限面积的中介片基板上。形成在这样一个阵列中的数个电容器可包括金属-绝缘体-金属(MIM)电容器、多晶硅-绝缘体-多晶硅(PIP)晶体管、金氧半导体电容器或适合于各种应用的其他型态电容器。如图4所示，MIM电容器C1包括一对导电板140以及一介电层142。每个导电板140连接至垂直导电内连线143，其中垂直导电内连线143向上延伸至表面148。对于表面148，将参照图7而更详细描述于下，其中表面148在此有时称为中间界面。导电板140可由金属，例如铝(Al)、铜(Cu)、钨(W)或其他适合的金属/金属合金材料所组成。介电层142可例如为二氧化硅、氮化硅、钡锶钛(Barium Strontium Titanate；BST)、氧化铝(Al2O3)/五氧化二钽(Ta2O5)堆叠夹层、或其他高介电常数材料。内连线143可由相同或不同于导电板140的导电材料所组成。在一较佳实施例中，内连线143至少包括金属，其中此金属选自于由铝、铜、银(Ag)、钨及其组合，然而其他金属/金属合金亦包含在本发明经考量过的范围内。PIP电容器，例如电容器C2，较佳是供类比应用，且设置在图案化的第一多晶硅层130A与图案化的第二多晶硅层140A，其中第一多晶硅层130A形成于基板130中，第二多晶硅层140A形成于绝缘材料135中。薄氧化层形成于二多晶硅层之间以达到所需的电容值，然而其他适合的介电材料并不排除在外。在本发明的较佳实施例中，电容器的数个导电板具有不同介电材料形成于之间，以产生电容器阵列，且这些导电板可图案化成不同尺寸、不同形状，其中电容器阵列至少包括相当多种未连接的电容器，通过适当连接所选择的电容器，可从这些电容器获得集成电路应用所需的电容值。
图4亦绘示设置在中介片100中的元件选择单元150的例子，其中元件选择单元150选择性地连接导电内连线143，且导电内连线143连接至位于表面148上的元件终端，以形成所需电路功能，并提供此功能给中介片100的上表面上的导电结构115。在图4所示的例子中，电容器C1、C3与C4的内连线143的浮置端借由位于元件选择单元150中的电性连接105而形成串联，因此可获得焊锡凸块115A和115B、与耦合至附设在中介片100的所需集成电路芯片(未绘示)之间的所需电容值。应该了解的一点是，图4所示的元件选择单元150的例子的揭露是用以表达元件选择单元是应用在中介片100中，以形成定制的元件连接，并将此连接耦合至焊锡凸块等导电结构115的概念。因此，不应该理解元件选择单元是限制为如图4所示的中介片100的上层中的结构。元件选择单元150的许多实施例已应用在较佳实施例的中介片100中。元件选择单元150的替代实施例的细节将于以下的图7至图10中讨论。提供具有较宽间距的焊球155于硅中介片100的第二表面上，以对封装基板(未绘示)形成电性连接，如熟习此项技艺者所知。在关于图4的实施例中，可形成其他无源元件阵列，例如电阻器、电感器、传输线、熔丝/反熔丝、微机电系统(MEMS)，于中介片100的其他区域中。在类似方式中，借由元件选择单元150，可获得所需无源元件参数。
图5是绘示依照本发明另一较佳实施例的一种硅中介片100的剖面示意图的一部分。为避免重复，相同符号与字母如同应用在图3与图4般，亦应用在图5的各种元件。而且，图3与图4所描述的元件可在此再次详细描述。如图5所示，借由形成且图案化数个导电区，例如硅基板中经掺杂的硅区、未掺杂的多晶硅区以及硅化金属的多晶硅区，可将至少包括相当多电阻器139的电阻器阵列形成于硅基板130中。为了形成具相当多电阻值的数个电阻器，图案化的区域的形状、尺寸与掺杂浓度可加以变化。在本实施例中，形成数个呈弯曲矩形电阻器，然而不排除其他电阻器形状。MIM电容器阵列形成于电阻器阵列之上，且MIM电容器阵列与电阻器阵列为第一介电材料141所隔开，其中第一介电材料141可例如为二氧化硅、氮化硅或其他适合的绝缘材料。利用在绝缘材料135中形成且图案化第一与第二金属或金属合金层，可制作出电容器的下导电板140与上导电板140。设置第二介电层142，以隔开这些电容器导电板140，其中第二介电层142与介电材料141相同或不同。在本实施例中，介电层142可为二氧化硅、氮化硅、钡锶钛、氧化铝/五氧化二钽堆叠夹层、或其他高介电常数材料。可将这些导电板140图案化成任何所需形状，然而一较佳电容器具有矩形导电板。由第三导电材料所制成的电感器L1阵列形成于电容器、电阻器阵列堆叠之上，且为第三绝缘材料146所隔开，其中第三绝缘材料146的介电材料相同或不同于制作第一介电材料141与介电层142的介电材料。在本实施例中，电感器阵列至少包括相当多呈螺旋状的平板电感器，其中这些平板电感器是由导电材料，例如金属或金属合金所组成，然而不排除其他的导电材料与电感器形状。
熟习此技艺者可了解到，借由将电感器形成于本实施例的中介片中的上导电层中，可将高精确的电感值耦合至附设在焊锡凸块等导电结构115的集成电路芯片(未绘示)，因为与位于上方的金属导线有关的不受欢迎的寄生电感可获得大幅缩减。熟习此技艺者亦可确认，亦可以类似方式，将其他无源元件阵列，例如传输线、熔丝/反熔丝、微机电系统等等，形成于已存堆叠之上。以如同本实施例的堆叠方式所形成的无源元件阵列有利于便利的存取，这样的存取是从坐落在中介片100上的集成电路芯片，并通过焊锡凸块等导电结构115而至各种类型的大量无源元件，同时可将与导电线路有关的寄生效应尽可能地降到最小。
如图5所示，阵列中的无源元件的终端连接至垂直内连线143，其中这些内连线143向上延伸至表面148。形成于较佳实施例的中介片100中的元件选择单元150选择性地连接选定元件的浮置端，并耦合所需无源值(电容值、电阻值、电感值或其组合)至通过焊锡凸块等导电结构115而附设于中介片100的集成电路芯片(未绘示)。在图5所示的例子中，通过元件选择单元150可获得具有所需参数的电阻-电感-电容(RLC)网路，并经由焊锡凸块115A与115B而将RLC网路耦合至集成电路芯片(未绘示)，以供其进行预期应用。此外，元件选择单元150的替代实施例的细节将于以下的图7至图10中讨论。
图6是绘示依照本发明又一较佳实施例的一种硅中介片的一部分的剖面示意图。此外，为避免重复，相同符号与字母如同应用在图3、图4与图5般，亦应用在图6的各种元件。而且，图3、图4与图5所描述的元件可于此再次详细描述。在图6的中介片100中，除了无源元件阵列(未绘示)形成于其中外，数个有源元件阵列，例如金属氧化物半导体场效应晶体管(MOSFET)136与二极管137，亦形成于基板130中。当说明元件形成于基板130中时，在此仔细考虑这些仅形成在部分基板的表面中甚至基板表面上的元件，且通常是描述为形成在基板中。晶体管136包括源极/漏极端136A、栅极电极136B与栅极介电质136C。晶体管136可包括n型沟道或p型沟道MOSFET。二极管137包括PN接合137A与端点137B，在本实施例中，二极管137较佳是应用在温度感测与静电放电(ESD)保护上。在一有源元件阵列中，形成有各种元件参数的大量有源元件，以利较佳实施例的中介片中的所需电路功能的形成。有源元件的端点可连接至垂直内连线143，其中这些内连线向上延伸至表面148。形成于较佳实施例的中介片中的元件选择单元150选择性地连接选定的有源及/或无源元件的浮置端，并将所选择的元件经由焊锡凸块等导电结构115而耦合至集成电路芯片(未绘示)，以满足集成电路芯片的预期功能。如上所述，元件选择单元150的替代实施例的细节将于以下的图7至图10中讨论。
熟习此技艺者可了解到，在上述较佳实施例中所描述的有源/无源元件阵列是揭露来表达一概念，其中此概念即为借由将各种有源与无源元件阵列整合至中介片之中，可通过所选择的元件的适当连接来获得具有所需元件参数的电路功能。因此，不应该理解有源/无源元件阵列限制为在此所提出的实施例。举例而言，可将双极接面晶体管(BJT)阵列形成于中介片中，以提供类比功能；可将存储器阵列形成于中介片中，以利从所附设的集成电路芯片中快速存取数据，等等。
熟习此技艺者亦可确认，借由在上述揭示的较佳实施例的中介片中形成元件选择单元150，可产生一般用途且可重新装配的中介片，其中此中介片可独立制作，且可“被编程”以形成相配于集成电路芯片的所需电路功能，借以满足特定应用。
通过上述关于较佳实施例的结构的揭露，熟习半导体技艺者可了解到，可将用来制作半导体集成电路芯片的半导体处理技术实施在制作较佳实施例的中介片中的有源/无源元件的制作上。举例而言，可应用薄膜沉积制程，例如旋转涂布、溅镀、化学气相沉积与电镀，以在中介片基板上形成导电与介电层。举例而言，可利用掺杂制程，例如扩散与注入，来增加半导体材料的掺质，以达到所需的导电性。举例而言，可利用微影来将光掩模上的图案转移至基板上的材料层。举例而言，可在微影后进行蚀刻制程，以移除不想要的材料层，且在接下来的处理步骤中，可应用平坦化技术，例如“回蚀刻(Etching-back)”与化学机械研磨(CMP)，来形成平坦表面。可应用结合上述与其他必要处理步骤的处理流程来制作较佳实施例的中介片结构。从图7开始，将对较佳实施例的形成中介片的各种方法进行描述，且重点着重在元件选择单元150的制作方法上，借以形成较佳实施例的中介片中所需的电路功能。如同通过下列的例子所将进行的说明，在许多不同阶段有许多“编程”中介片的方法。举例而言，可在一中介片形成前，通过一次性且永久的连接，来硬连线数个中介片阵列中数个所需元件。在另一例子中，可在一中介片完成制造后，连接数个中介片阵列中的数个所需元件。在又一例子中，可在整个电子封装完成且设置在印刷电路板上之后，再进行“编程”。于再一实施例中，可编程或重新编程中介片，以提供满足不同集成电路芯片应用的不同电路功能。
图7A至图7C是绘示形成中介片100的元件选择单元150的一种实施例。如图7A所示，预先形成数个有源/无源元件阵列(基础阵列)，例如图4至图6中所描述的那些阵列于中介片基板中。元件端通过内连线143形成电性连接，其中这些内连线143向上延伸至实质平坦表面148。如图7B所示，沉积绝缘层147，例如化学气相沉积二氧化硅，于表面148上。对绝缘层147进行使用定制的光掩模的微影制程，以图案化所需元件连接，接着利用蚀刻制程，例如反应性离子蚀刻(RIE)等离子蚀刻，以形成数个定制的介层窗凹口144。接着，在基板表面上进行全面性的金属沉积制程，例如铝或铜化学气相沉积，且可进行第二微影/蚀刻制程，以图案化并形成定制的元件连接105A。如图7C所示，接着沉积保护层149，例如化学气相沉积氮化硅于基板表面上。依序进行微影、蚀刻、金属沉积制程，以形成连接105B。然后，进行最终焊锡凸块形成制程，以形成数个焊锡凸块等导电结构115，其中这些导电结构115与连接105B电性连接。完成上述制程步骤后，立即形成定制的电性连接，例如图3至图6所示的连接，于所选择的元件端的内连线143与焊锡凸块等导电结构115之间，而可将所需电路功能耦合至附设在中介片100的集成电路芯片(未绘示)。
在一实施例中，集成电路芯片设计者可从预先设计且预先特征化的仅具有基础阵列的中介片(基础阵列中介片)的布局图书馆中进行选取，并借由设计一或多层上导电层的定制的光掩模以定义内连线于数个元件之间而完成中介片。既然对一中介片而言仅有内连线是独特的，因此基础阵列中介片可为许多不同电路设计者所使用。致力于中介片的设计者较佳可不断地发展与更新基础阵列中介片设计，以提供广泛的集成电路应用。可了解的一点是，此方法可大幅缩减制造中介片，乃至于电子封装所需的周期时间。初始中介片设计与制造的成本可由许多集成电路计画来分摊。如同熟习此项技艺者所能了解的，其他用来形成集成电路中一次性且永久的定制的连接的技术，例如激光修整(Laser Trimming)，亦可应用来形成硅中介片的较佳实施例。
图8A至图8C是绘示另一实施例，其中在硅中介片完全形成后进行“编程”预制基础阵列中介片。如图8A所示，制作较佳实施例的基础阵列硅中介片100来作为适合于特定领域的集成电路应用的商用现成中介片，例如提供高速网路电路产品去耦电容器的中介片。可将附有适当规格，例如中介片尺寸、中介片材料、热膨胀系数、焊锡凸块几何形状、焊锡凸块间距、适合应用、可用的电路功能、参数范围等等的中介片供应给集成电路设计者(使用者)。一使用者可“编程”此现成基础阵列中介片，并借由形成如图8B所示的定制的转接器200，来提供所需电路功能给特定集成电路设计。在此实施例中，定制的转接器200扮演描述于图3至图6的元件选择单元150，且形成为独立结构。在图8B中，使用者所创造的转接器200包括本体230，其中本体230是由热膨胀系数接近集成电路芯片与硅中介片100的热膨胀系数的绝缘材料所组成。在本实施例中，可利用数种材料来制作转接器200，其中这些材料例如为玻璃环氧印刷板(Glass Epoxy PrintedPlate)、聚酰亚胺胶带印刷板(Polyimide Tape Printed Plate)以及陶瓷板(Ceramic Plate)，然而并不排除其他材料的使用。可将导电片注入绝缘本体230中，其中导电片较佳为金属或金属合金，例如铝与铜。举例而言，金属导线243A是由上述导电片所组成，以使定制的电性连接介于形成在转接器200底面的输入端215A(例如焊锡凸块与焊锡球)与形成在转接器200顶面的输出端215B(例如焊锡凸块与焊锡球)之间。对介层窗243B钻孔并电镀，以使金属导线243A与转接器200的顶面及底面上所选择的端点电性连接，如图8B所示。在制作图8B的金属导线243A与介层窗243B时，分别将二镀铜的玻璃纤维平板钻孔，并在孔洞中进行电镀以形成介层窗。接着，蚀刻平板表面上的铜，而仅在需要内连导线的处留下铜。接着，将胶片(Prepreg)[未硬化环氧树脂(Uncured Epoxy Resin)]插入玻璃纤维板并层压在一起。然后，可能需进行另一钻孔步骤，以形成穿过转接器的介层窗，例如介层窗243C。如图8C所示，可通过位于转接器200的底面与顶面上的输入端215A与输出端215B，例如由焊锡凸块所组成，而在集成电路芯片(未绘示)与硅中介片100之间形成定制的电性转接。举例而言，在一现行实施例中，可形成超过一层导电片于转接器200中，以利更多电性连接、或以提供专用电源与接地层来降低电性杂讯。制作转接器200所使用的步骤类似于制作传统多层印刷电路板所使用的步骤，因而熟习此项技艺者可轻易实施制作转接器200的步骤。
本实施例不要求电路设计者专注于中介片的设计。一使用者可简单地自卖主目录中选择关掉一标准预制基础阵列中介片，且借由形成定制的转接器来“启动”此标准预制基础阵列中介片，其中定制的转接器是利用制作传统印刷电路板所使用的材料与步骤，这些材料与步骤更具成本效益且广泛可见。熟习此项技艺者可确认的是，本实施例可使一种硅中介片型态应用于许多不同集成电路计画。
图9A与图9B是绘示又一实施例，其中利用一特殊编程软体来执行“编程”一预制基础阵列中介片。图9A是绘示又一实施例的中介片的剖面示意图，其数个内连线矩阵形成于基础阵列中介片100的数个上金属层中。连续的绕线通道240垂直或水平行进，如图所示。一次性可编程反熔丝(One-time Programmable Antifuse)245设置在绕线导线的交叉点。如熟习此项技艺者所熟知的，反熔丝是一元件，且此元件最初具有高电阻率(实际上是一开路)，且在施加编程电压时将变成低电阻。当从中介片开发者/卖主收到本实施例的中介片时，有编程板与编程软体提供给使用者。在较佳实施例中，编程板包括中介片插槽与电脑的界面，其中编程软体安装在此电脑中。当特定编程讯号(电压)通过焊锡凸块所构成的导电结构115应用在中介片时，所需交点的电阻可永久地下降至非常小的电阻值(实际上为闭路)，其中中介片附设在编程板的插槽。如图9B所示的编程过程完成时，较佳实施例的中介片中的元件的定制的连接即永久地形成。在另一实施例的中介片中，将熔丝形成在绕线导线的交叉处，且当一特殊程式指挥高电流烧断不想要的熔丝而在其上形成永久开路时，即形成定制的连接。
在又一实施例中，可编程且重新编程中介片，以提供满足不同集成电路芯片应用的不同电路功能。可在整个电子封装制作完成后，再进行“编程”。图10A是绘示依照本实施例的中介片的俯视示意图。图10A中的锯齿形圆圈所包含的是较佳实施例的中介片100的下方表面的一部分，在图10A中图示出数个无源元件的一种较佳安排。可看出的一点是，数个有源/无源元件300阵列形成于一中介片中，类似于图3所示的那些有源/无源元件阵列。导电绕线轨道305垂直或水平行进于这些元件阵列之间。这些绕线轨道305终止在绕线开关320，且环绕一元件的每一转角，如图10A所示。绕线开关320可根据储存在形成于中介片中的例如静态随机存取存储器(SRAM)(请参见图10B)中的指令，而选择性地将一元件端连接至绕线轨道。因此，借由将外部指令读入SRAM中，可将本实施例的中介片加以编程。可形成数个输入/输出(I/O)晶单元325环绕数个元件阵列，其中这些I/O晶单元可作为往这些元件阵列的输入、输出、或双向讯号路径。如图10B所示的例子，通过来自SRAM的控制讯号，绕线开关320中的二输入的多工器320A可选择性地将元件300，例如如图所示的电阻，的输入连接至二导电轨道305A之一者，而通过由SRAM所控制的绕线开关320中的缓冲器320B，可将元件300的输出驱动至三导电轨道305B的任一者。
图10C是绘示实施在另一较佳实施例的中介片100的电子封装的剖面图。封装后，硅基集成电路芯片10通过焊锡凸块等导电结构115而附设在中介片100的上表面。中介片100中数个穿过硅的介层窗134提供焊锡凸块等导电结构115与附设在中介片100的底侧的数个焊球155之间的直接导电路径。穿过硅的内连线145连接至焊球155，并提供可编程阵列的输入/输出晶单元325电性连接。中介片100的底侧通过焊球155而附设于封装基板50，接着通过封装导线165而电性连接至印刷电路板(未绘示)。在较佳实施例中，上述的印刷电路板为与一电脑连接的编程板，借由此电脑，使用者可发展定制的程式并将此程式传送至电子封装，如图10C所示。二者择一地，上述的印刷电路板可为具有嵌入式中介片编程电路的产品板(Product Board)，所需电路功能可原位(In-situ)形成于中介片中并耦合至集成电路芯片。在任一情况下，使用者可编程且重新编程本实施例的中介片100直至达成所需的产品性能。
由于上述的标准可编程中介片的出现，在制造集成电路产品的电子封装上，可提供集成电路设计者或使用者(客户)极大的弹性与成本优势。在较佳实施中，于集成电路产品的发展阶段时，电路设计者可发展一个评估板，在此评估板中采用较昂贵的“可重新编程”封装方案，且此封装方案结合原型集成电路芯片与可重新编程的中介片，以决定什么互补电路功能与元件参数是中介片要达到所需电路性能所应要求的。除了电路性能外，这样的决定亦可能受到其他设计、制造以及生意相关的因素，例如成本价格、中介片的制造成本、封装成本以及周期时间等等的影响。在选择成品的最合适中介片时，设计者必须在中介片的成本与性能上取得均衡。
当于发展阶段后获得所需的中介片规格(例如电路功能、元件参数、中介片型式)时，集成电路产品即进入量产阶段。客户可与中介片卖主、电路芯片制造者(例如铸造厂)以及装配站协调，来生产大尺寸的封装产品。举例而言，在评估板上的系统层级下，完成集成电路的设计以及原型电路芯片的评估后，完成集成电路布局数据库，并选定中介片参数。将电路布局数据库传送至半导体制造场所(FAB)来进行量产。将FAB所制造的晶圆运送至装配站以进行封装。在选取提供例如射频功能给集成电路产品的中介片时，客户可传送中介片规格给独立中介片卖主，并详细指明“定制的光掩模(Custom Mask)”是即将应用在中介片制造的方案。接着，客户可从预先发展出的基础阵列中介片图书馆中选择所需基础阵列中介片布局数据库，并针对元件内连线设计一或多个定制的光掩模。例如，中介片卖主可制造充分发展的中介片布局数据库(具有一或多个定制的光掩模)，并可将完成的中介片传送至装配站以进行封装。在装配站时，客户可选择配合集成电路芯片与硅中介片的适当封装方案，以达成所需电路性能。所述的顾客导向封装流程图示于图11中。
已经应用许多不同封装结构来将形成于较佳实施例的可编程中介片中的电路功能耦合至集成电路芯片。除了图10C所示中，单一集成电路芯片通过焊锡凸块等导电结构115而附设于单一可编程硅中介片的例子之外，以下为封装的一些替代实施例，以说明另外的重要特征。为避免重复，相同的数字与字母使用于替代实施例中，就像使用于图12A中。而且，图12A中所描述的元件在此可能不会再次详细描述。
图12A是绘示一种封装的一替代实施例，其中此封装包括连接至可编程中介片100的二集成电路芯片10A与10B。此实施例应用在例如当集成电路芯片10A与10B是利用不同处理技术所制造以提供不同电路功能的情况下。穿过硅的介层窗134较佳可形成于中介片100的第一区中，以利对集成电路芯片10A的快速存取，而元件阵列较佳可形成在邻近于集成电路芯片10B的第二区之中，其中最需要中介片提供互补电路功能。
图12B是绘示一种封装的另一替代实施例，其中此封装包括连接至二硅中介片100A与100B的一集成电路芯片10。此实施例可应用在例如当需要超过一个中介片来提供集成电路芯片10所需电路功能、以及来提供集成电路芯片10与封装基板50之间的电性适应的情况下。
图12C是绘示一种封装可编程硅中介片的又一实施例，其中具有有源元件阵列，例如热二极管与金氧半导体晶体管阵列，的硅中介片100连接至集成电路芯片10，以在封装中提供例如温度监控能力。在此实施例中，可将导热材料160，例如导热膏G-751、X23-7762或X23-7783D填入封装中，以将集成电路芯片10与硅中介片100所产生的热传导到封装之外。亦可应用由例如导热金属所组成的散热片170，而借由使热能快速扩散在较大的表面区域上的方式来冷却芯片。
虽然本发明及其优点已详细描述于上，然而应该了解的一点是，在不脱离如后附权利要求所界定的本发明的精神和范围内，在此当可作各种变化、替代与更动。举例而言，可在一封装中形成数个集成电路芯片与数个较佳实施例的硅中介片。例如另一例子，较佳实施例的封装可包括环氧树脂填料填充于集成电路芯片与中介片之间、以及中介片与封装基板之间，以提供更可靠的电性连接，并保护连接集成电路芯片、硅中介片与封装基板的焊锡凸块不受外界污染，如同熟习此项技艺者所了解。在另一例子中，可利用其他半导体材料(例如锗化硅、砷化镓、磷化铟)或非半导体材料(例如树脂、陶瓷、聚酰亚胺)来制作较佳实施例的可编程中介片，其中这些材料可提供匹配于集成电路芯片的热膨胀系数。
此外，本申请的范围并不限制于说明书中所描述的制程、机器、制造、物质组成、方式、方法与步骤的特定实施例中。如同在此技术领域中具有通常知识者可从本发明的揭露中轻易了解到的是，现存或日后将发展出的制程、机器、制造、物质组成、方式、方法与步骤，当其可与如同在此所描述的相关实施例执行实质相同功能或达成实质相同结果时，均可根据本发明而加以应用。因此，所附权利要求意欲将这类的制程、机器、制造、物质组成、方式、方法或步骤包含于其范围中。

Claims (20)

1、一种半导体中介片，其特征在于：至少包括：
一基板；
多个半导体元件所构成的一阵列，形成于该基板中，其中所述半导体元件具有多个电子参数；
一或多个第一导电接触垫，形成在该基板的一第一表面上；
一或多个第二导电接触垫，形成在该基板的一第二表面上；
一或多个导电路径，穿过该基板并将所述第一导电接触垫的至少一者连接至所述第二导电接触垫的至少一者；以及
一元件选择单元，形成于该基板中；
其中，该元件选择单元选择性地将所述半导体元件的至少一者连接至所述第一导电接触垫并形成具有一所需电子参数的一虚拟元件。
2、如权利要求1所述的半导体中介片，其特征在于：其中该基板至少包括一硅层。
3.如权利要求1所述的半导体中介片，其特征在于：其中该基板至少包括一绝缘层。
4.如权利要求1所述的半导体中介片，其特征在于：其中所述半导体元件至少包括至少一有源半导体元件。
5.如权利要求4所述的半导体中介片，其特征在于：其中该有源半导体元件至少包括金属氧化物半导体场效应晶体管、双极接面晶体管、二极管、静电放电保护元件、与存储器晶单元。
6.如权利要求1所述的半导体中介片，其特征在于：其中所述半导体元件至少包括多个无源元件。
7.如权利要求6所述的半导体中介片，其特征在于：其中所述无源元件至少包括电阻器、电容器、电感器、传输线、熔丝与反熔丝、以及微机电系统。
8.如权利要求1所述的半导体中介片，其特征在于：其中该元件选择单元是形成于该基板上的一或多个定制的导电层。
9.如权利要求1所述的半导体中介片，其特征在于：其中该元件选择单元是一内连线矩阵形成于该半导体中介片的多个上导电层中，其中一次性可编程熔丝或抗熔丝设置在所述上导电层的每一交叉点处。
10.如权利要求1所述的半导体中介片，其特征在于：其中该元件选择单元至少包括一可编程逻辑电路，该可编程逻辑电路可读取一外部指令，并在该半导体中介片的所述半导体元件之间形成连接。
11.一种半导体中介片，其特征在于：至少包括：
一基板；
多个半导体无源元件所构成的一阵列，形成于该基板中，其中所述半导体无源元件具有多个电子参数；
一或多个第一导电接触垫，形成于该基板的一第一表面上；
一或多个第二导电接触垫，形成于该基板的一第二表面上；以及
一或多个导电路径，穿过该基板，并将所述第一导电接触垫的至少一者连接至所述第二导电接触垫的至少一者；
其中，所述半导体无源元件可选择性地互相连接，以形成具有一所需电子参数的一虚拟元件，且所述半导体无源元件可连接至所述第一导电接触垫。
12.如权利要求11所述的半导体中介片，其特征在于：其中该基板至少包括一硅层。
13.如权利要求11所述的半导体中介片，其特征在于：其中该基板至少包括一绝缘层。
14.如权利要求11所述的半导体中介片，其特征在于：其中所述半导体无源元件至少包括电阻器、电容器、电感器、传输线、熔丝与反熔丝、以及微机电系统。
15.如权利要求11所述的半导体中介片，其特征在于：其中所述半导体无源元件之间的选择性连接由一元件选择单元所传导。
16.如权利要求15所述的半导体中介片，其特征在于：其中该元件选择单元是形成于该基板上的一或多个定制的导电层。
17.如权利要求15所述的半导体中介片，其特征在于：其中该元件选择单元是一内连线矩阵形成于该半导体中介片的多个上导电层中，其中一次性可编程熔丝或抗熔丝设置在所述上导电层的每一交叉点处。
18.如权利要求15所述的半导体中介片，其特征在于：其中该元件选择单元至少包括一可编程逻辑电路，该可编程逻辑电路可读取一外部指令，并在该半导体中介片的所述半导体无源元件之间形成连接。
19.一种电子封装，其特征在于：至少包括：
至少一半导体中介片，包括：
一基板；
一或多个第一导电接触垫，形成在该基板的一第一表面上；
一或多个第二导电接触垫，形成在该基板的一第二表面上；
一或多个导电路径，穿过该基板并将所述第一导电接触垫的至少一者连接至所述第二导电接触垫的至少一者；以及
多个半导体无源元件所构成的一阵列，形成于该基板中，所述半导体无源元件具有多个电子参数，其中所述半导体无源元件可选择性地互相连接且可连接至所述第一导电接触垫，而形成具有一所需电子参数的一虚拟元件；以及
至少一半导体集成电路芯片，与该半导体中介片电性耦合。
20.如权利要求19所述的电子封装，其特征在于：其中所述半导体无源元件之间的选择性连接由一元件选择单元所传导。
CNB2007103022642A 2007-05-29 2007-12-24 半导体中介片及其在电子封装上的应用 Active CN100547773C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/807,505 US8476735B2 (en) 2007-05-29 2007-05-29 Programmable semiconductor interposer for electronic package and method of forming
US11/807,505 2007-05-29

Publications (2)

Publication Number Publication Date
CN101315914A true CN101315914A (zh) 2008-12-03
CN100547773C CN100547773C (zh) 2009-10-07

Family

ID=40087167

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007103022642A Active CN100547773C (zh) 2007-05-29 2007-12-24 半导体中介片及其在电子封装上的应用

Country Status (2)

Country Link
US (2) US8476735B2 (zh)
CN (1) CN100547773C (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270532A (zh) * 2010-06-01 2011-12-07 台湾积体电路制造股份有限公司 3d电感器和变压器
CN102800639A (zh) * 2011-05-27 2012-11-28 阿尔特拉公司 混合集成封装结构
CN103956326A (zh) * 2014-04-29 2014-07-30 华进半导体封装先导技术研发中心有限公司 无源集成转接板的制作方法及所对应的无源集成转接板
CN104037170A (zh) * 2013-03-08 2014-09-10 日月光半导体制造股份有限公司 具有集成式无源装置的半导体装置及其制造工艺
CN104253106A (zh) * 2013-06-26 2014-12-31 英特尔公司 具有局部过孔的金属-绝缘体-金属管芯上电容器
CN104821315A (zh) * 2014-01-31 2015-08-05 台湾积体电路制造股份有限公司 具有静电放电(esd)保护的半导体布置
CN104900618A (zh) * 2014-03-03 2015-09-09 英飞凌科技股份有限公司 用于在半导体封装之间建立垂直连接的插入器
CN105264660A (zh) * 2013-05-21 2016-01-20 吉林克斯公司 用于经堆栈晶粒组件的中介物上的电荷损害保护
US9373673B2 (en) 2010-06-01 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3-D inductor and transformer
CN107251215A (zh) * 2015-02-13 2017-10-13 高通股份有限公司 堆叠器件
CN107369652A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种系统级封装方法及其封装单元
CN107369628A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种元件的可编程阵列的系统级封装方法及其封装结构
CN108225131A (zh) * 2018-01-15 2018-06-29 中国工程物理研究院电子工程研究所 安全逻辑控制集成芯片
CN109616463A (zh) * 2017-09-12 2019-04-12 成真股份有限公司 芯片封装结构
CN104064556B (zh) * 2013-03-14 2019-04-19 阿尔特拉公司 可编程中介层电路系统
TWI694966B (zh) * 2016-03-10 2020-06-01 台灣積體電路製造股份有限公司 針對金屬氧化物半導體-微機電系統薄膜封裝的方法及結構
CN111630439A (zh) * 2018-01-22 2020-09-04 脸谱科技有限责任公司 用于波导显示器的专用集成电路
CN113168104A (zh) * 2018-12-14 2021-07-23 北冥投资有限公司 通过组合一组预定义的分离掩模创建不同设计的方法
CN113764397A (zh) * 2020-06-01 2021-12-07 南亚科技股份有限公司 具有主动中介层的半导体元件及其制备方法

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601365B2 (ja) * 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US9229887B2 (en) 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US20090212386A1 (en) * 2008-02-21 2009-08-27 Honeywell International Inc. Mems device and method of making same
CN102017133B (zh) 2008-05-09 2012-10-10 国立大学法人九州工业大学 芯片尺寸两面连接封装件及其制造方法
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8014166B2 (en) 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
US9818680B2 (en) 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US9893004B2 (en) * 2011-07-27 2018-02-13 Broadpak Corporation Semiconductor interposer integration
US10026720B2 (en) 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US8086913B2 (en) 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US8063491B2 (en) * 2008-09-30 2011-11-22 Micron Technology, Inc. Stacked device conductive path connectivity
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US8749027B2 (en) * 2009-01-07 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Robust TSV structure
TWI372457B (en) * 2009-03-20 2012-09-11 Ind Tech Res Inst Esd structure for 3d ic tsv device
US8183678B2 (en) * 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
US8319299B2 (en) * 2009-11-20 2012-11-27 Auman Brian C Thin film transistor compositions, and methods relating thereto
US10497829B2 (en) * 2009-12-04 2019-12-03 Sensor Electronic Technology, Inc. Semiconductor material doping
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
ES2928766T3 (es) 2010-02-22 2022-11-22 Swiss Tech Enterprise Gmbh Procedimiento para producir un módulo semiconductor
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8982581B2 (en) * 2010-06-30 2015-03-17 Xilinx, Inc. Electro-static discharge protection for die of a multi-chip module
US20120025930A1 (en) * 2010-07-30 2012-02-02 International Business Machines Corporation Programmable antifuse matrix for module decoupling
US8434222B2 (en) * 2010-08-27 2013-05-07 International Business Machines Corporation Method to manufacture a circuit apparatus having a rounded differential pair trace
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI416706B (zh) * 2010-12-20 2013-11-21 Univ Nat Chiao Tung 三維積體電路的靜電放電防護結構
US9412708B2 (en) 2011-01-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced ESD protection of integrated circuit in 3DIC package
US8615694B2 (en) 2011-02-07 2013-12-24 Texas Instruments Incorporated Interposer TAP boundary register coupling stacked die functional input/output data
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US9406738B2 (en) 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US9748203B2 (en) * 2011-12-15 2017-08-29 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US9330823B1 (en) 2011-12-19 2016-05-03 Xilinx, Inc. Integrated circuit structure with inductor in silicon interposer
US9275976B2 (en) * 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US9337138B1 (en) * 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
US8765549B2 (en) 2012-04-27 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
US8878338B2 (en) 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
US8643184B1 (en) 2012-10-31 2014-02-04 Intel Corporation Crosstalk polarity reversal and cancellation through substrate material tuning
CN110504257B (zh) * 2012-11-02 2023-12-08 罗姆股份有限公司 片状电容器、电路组件以及电子设备
US20140151892A1 (en) * 2012-11-30 2014-06-05 Nvidia Corporation Three dimensional through-silicon via construction
KR101420536B1 (ko) * 2012-12-14 2014-07-17 삼성전기주식회사 전력 모듈 패키지
US9082624B2 (en) * 2013-01-02 2015-07-14 International Business Machines Corporation Signal path of a multiple-patterned semiconductor device
US8866306B2 (en) 2013-01-02 2014-10-21 International Business Machines Corporation Signal path and method of manufacturing a multiple-patterned semiconductor device
US8884427B2 (en) 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US10269489B2 (en) 2013-03-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable inductor
US9087765B2 (en) * 2013-03-15 2015-07-21 Qualcomm Incorporated System-in-package with interposer pitch adapter
US9885865B2 (en) * 2013-03-15 2018-02-06 Fusao Ishii Package implemented with PCB and transparent substrate to contain and protect a MEMS device
JP6336714B2 (ja) * 2013-05-27 2018-06-06 富士通コンポーネント株式会社 電子装置
US9099533B2 (en) 2013-07-02 2015-08-04 International Business Machines Corporation Semiconductor device with distinct multiple-patterned conductive tracks on a same level
US9595526B2 (en) * 2013-08-09 2017-03-14 Apple Inc. Multi-die fine grain integrated voltage regulation
US9530730B2 (en) * 2013-11-08 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Configurable routing for packaging applications
US20150137342A1 (en) * 2013-11-20 2015-05-21 Marvell World Trade Ltd. Inductor/transformer outside of silicon wafer
US9606155B2 (en) * 2013-12-18 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitance measurement circuit and method
US9437572B2 (en) * 2013-12-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pad structure for hybrid bonding and methods of forming same
US9510454B2 (en) 2014-02-28 2016-11-29 Qualcomm Incorporated Integrated interposer with embedded active devices
TWM496091U (zh) * 2014-03-26 2015-02-21 Leadray Energy Co Ltd 具矽基座的發光二極體及發光二極體燈具
CN104037165A (zh) * 2014-06-05 2014-09-10 西安电子科技大学 一种差分螺线管电感
US10468381B2 (en) 2014-09-29 2019-11-05 Apple Inc. Wafer level integration of passive devices
US9570117B2 (en) * 2014-10-06 2017-02-14 Macronix International Co., Ltd. Integrated circuit with independent programmability
TWI571185B (zh) * 2014-10-15 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
US9904751B2 (en) * 2015-01-12 2018-02-27 Mediatek Inc. Computer-implemented method of designing a modularized stacked integrated circuit
US20160343719A1 (en) * 2015-05-22 2016-11-24 Globalfoundries Singapore Pte. Ltd. Interposers for integrated circuits with one-time programming and methods for manufacturing the same
US9691701B2 (en) 2015-07-15 2017-06-27 Apple Inc. SOC with integrated voltage regulator using preformed MIM capacitor wafer
US9998100B2 (en) 2015-08-28 2018-06-12 Ampere Computing Llc Package programmable decoupling capacitor array
WO2017131694A1 (en) * 2016-01-28 2017-08-03 Hewlett Packard Enterprise Development Lp Printed circuit boards
US20180005972A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Interface structures for packaged circuitry and method of providing same
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
WO2018031695A1 (en) * 2016-08-10 2018-02-15 Zglue Inc. Over-the-air hardware update
US10197623B2 (en) * 2016-09-15 2019-02-05 Texas Instruments Incorporated Heatable interposer for temperature-controlled testing of semiconductor devices
CN108022905A (zh) * 2016-11-04 2018-05-11 超威半导体公司 使用多个金属层的转接板传输线
US20180175002A1 (en) * 2016-12-15 2018-06-21 Intel Corporation Package-bottom interposers for land-side configured devices for system-in-package apparatus
MY191543A (en) * 2016-12-29 2022-06-30 Intel Corp Programmable redistribution die
WO2018175973A1 (en) 2017-03-23 2018-09-27 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with copper-silicon oxide programmable metallization cells
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US11237757B2 (en) 2017-07-10 2022-02-01 Intel Corporation Data storage for accelerating functions
JP2019054216A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体装置
US10566253B2 (en) * 2017-11-30 2020-02-18 Nanya Technology Corporation Electronic device and electrical testing method thereof
WO2019132882A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Functional vias in backend for reconfigurable interconnect
US11069665B2 (en) * 2018-11-30 2021-07-20 Apple Inc. Trimmable banked capacitor
KR20200091192A (ko) 2019-01-22 2020-07-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11244722B2 (en) * 2019-09-20 2022-02-08 Arizona Board Of Regents On Behalf Of Arizona State University Programmable interposers for electrically connecting integrated circuits
US11935843B2 (en) 2019-12-09 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with silicon-rich dielectric devices
KR20210128115A (ko) 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 디커플링 캐패시터를 포함하는 반도체 패키지
CN111753478B (zh) * 2020-07-01 2022-02-18 无锡中微亿芯有限公司 利用有源硅连接层实现内置模拟电路的多裸片fpga
CN111968995B (zh) * 2020-07-13 2024-02-09 深圳市汇芯通信技术有限公司 一种集成无源器件及其制作方法和集成电路
CN111968942B (zh) * 2020-08-24 2023-08-04 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
EP4244892A1 (de) 2020-11-16 2023-09-20 TDK Electronics AG Siliziumsubstrat mit esd-schutzelement
US20230100228A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Physical and electrical protocol translation chiplets
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5400262A (en) * 1989-09-20 1995-03-21 Aptix Corporation Universal interconnect matrix array
JPH04115565A (ja) * 1990-09-05 1992-04-16 Mitsubishi Electric Corp 半導体記憶装置
DE69133311T2 (de) * 1990-10-15 2004-06-24 Aptix Corp., San Jose Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
JP3537010B2 (ja) * 1995-11-28 2004-06-14 シャープ株式会社 半導体記憶装置
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
NO309500B1 (no) * 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
US6037822A (en) 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6028758A (en) * 1998-01-16 2000-02-22 Vantis Corporation Electrostatic discharge (ESD) protection for a 5.0 volt compatible input/output (I/O) in a 2.5 volt semiconductor process
US5912507A (en) * 1998-02-04 1999-06-15 Motorola, Inc. Solderable pad with integral series termination resistor
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6172929B1 (en) * 1999-06-25 2001-01-09 Micron Technology, Inc. Integrated circuit having aligned fuses and methods for forming and programming the fuses
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US7055125B2 (en) * 2000-09-08 2006-05-30 Lightspeed Semiconductor Corp. Depopulated programmable logic array
JP2002217377A (ja) * 2001-01-18 2002-08-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
EP1472730A4 (en) 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
US6984583B2 (en) * 2003-09-16 2006-01-10 Micron Technology, Inc. Stereolithographic method for forming insulative coatings for via holes in semiconductor devices
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US7233061B1 (en) * 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7268419B2 (en) * 2004-06-17 2007-09-11 Apple Inc. Interposer containing bypass capacitors for reducing voltage noise in an IC device
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
US7235745B2 (en) * 2005-01-10 2007-06-26 Endicott Interconnect Technologies, Inc. Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
US8124429B2 (en) * 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373673B2 (en) 2010-06-01 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3-D inductor and transformer
CN102270532A (zh) * 2010-06-01 2011-12-07 台湾积体电路制造股份有限公司 3d电感器和变压器
CN102800639A (zh) * 2011-05-27 2012-11-28 阿尔特拉公司 混合集成封装结构
CN102800639B (zh) * 2011-05-27 2016-12-14 阿尔特拉公司 混合集成封装结构
CN104037170A (zh) * 2013-03-08 2014-09-10 日月光半导体制造股份有限公司 具有集成式无源装置的半导体装置及其制造工艺
CN110085570A (zh) * 2013-03-14 2019-08-02 阿尔特拉公司 可编程中介层电路系统
CN104064556B (zh) * 2013-03-14 2019-04-19 阿尔特拉公司 可编程中介层电路系统
CN110085570B (zh) * 2013-03-14 2023-08-08 阿尔特拉公司 可编程中介层电路系统
CN105264660A (zh) * 2013-05-21 2016-01-20 吉林克斯公司 用于经堆栈晶粒组件的中介物上的电荷损害保护
CN105264660B (zh) * 2013-05-21 2019-01-18 吉林克斯公司 用于经堆栈晶粒组件的中介物上的电荷损害保护
CN104253106A (zh) * 2013-06-26 2014-12-31 英特尔公司 具有局部过孔的金属-绝缘体-金属管芯上电容器
CN104253106B (zh) * 2013-06-26 2017-04-12 英特尔公司 具有局部过孔的金属－绝缘体－金属管芯上电容器
US10090239B2 (en) 2013-06-26 2018-10-02 Intel Corporation Metal-insulator-metal on-die capacitor with partial vias
CN104821315B (zh) * 2014-01-31 2018-06-15 台湾积体电路制造股份有限公司 具有静电放电(esd)保护的半导体布置
CN104821315A (zh) * 2014-01-31 2015-08-05 台湾积体电路制造股份有限公司 具有静电放电(esd)保护的半导体布置
CN104900618A (zh) * 2014-03-03 2015-09-09 英飞凌科技股份有限公司 用于在半导体封装之间建立垂直连接的插入器
CN104900618B (zh) * 2014-03-03 2017-12-26 英飞凌科技股份有限公司 用于在半导体封装之间建立垂直连接的插入器
CN103956326A (zh) * 2014-04-29 2014-07-30 华进半导体封装先导技术研发中心有限公司 无源集成转接板的制作方法及所对应的无源集成转接板
CN103956326B (zh) * 2014-04-29 2017-01-11 华进半导体封装先导技术研发中心有限公司 无源集成转接板的制作方法及所对应的无源集成转接板
CN107251215A (zh) * 2015-02-13 2017-10-13 高通股份有限公司 堆叠器件
US10689247B2 (en) 2016-03-10 2020-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for CMOS-MEMS thin film encapsulation
TWI694966B (zh) * 2016-03-10 2020-06-01 台灣積體電路製造股份有限公司 針對金屬氧化物半導體-微機電系統薄膜封裝的方法及結構
US11667517B2 (en) 2016-03-10 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for CMOS-MEMS thin film encapsulation
CN107369628A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种元件的可编程阵列的系统级封装方法及其封装结构
CN107369652A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种系统级封装方法及其封装单元
CN109616463B (zh) * 2017-09-12 2022-05-10 成真股份有限公司 芯片封装结构
CN109616463A (zh) * 2017-09-12 2019-04-12 成真股份有限公司 芯片封装结构
CN108225131A (zh) * 2018-01-15 2018-06-29 中国工程物理研究院电子工程研究所 安全逻辑控制集成芯片
US11480795B2 (en) 2018-01-22 2022-10-25 Meta Platforms Technologies, Llc Application specific integrated circuit for waveguide display
CN111630439B (zh) * 2018-01-22 2022-10-11 元平台技术有限公司 用于波导显示器的专用集成电路
CN111630439A (zh) * 2018-01-22 2020-09-04 脸谱科技有限责任公司 用于波导显示器的专用集成电路
CN115268222A (zh) * 2018-12-14 2022-11-01 深圳市奇普乐芯片技术有限公司 方法、ic裸片以及半导体装置
CN113168104A (zh) * 2018-12-14 2021-07-23 北冥投资有限公司 通过组合一组预定义的分离掩模创建不同设计的方法
CN115268222B (zh) * 2018-12-14 2024-04-30 深圳市奇普乐芯片技术有限公司 方法、ic裸片以及半导体装置
CN113764397A (zh) * 2020-06-01 2021-12-07 南亚科技股份有限公司 具有主动中介层的半导体元件及其制备方法

Also Published As

Publication number Publication date
US20080296697A1 (en) 2008-12-04
US8476735B2 (en) 2013-07-02
US20130295727A1 (en) 2013-11-07
CN100547773C (zh) 2009-10-07
US8945998B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
CN100547773C (zh) 半导体中介片及其在电子封装上的应用
TWI389226B (zh) 當允許信號傳導時提供互連墊之結構的支撐之方法及裝置
US7960808B2 (en) Reprogrammable fuse structure and method
CN101477971B (zh) 半导体芯片及其制造方法
US20080014737A1 (en) Electrically programmable pi-shaped fuse structures and methods of fabrication thereof
US7479689B2 (en) Electronically programmable fuse having anode and link surrounded by low dielectric constant material
KR20140073163A (ko) 반도체 장치 및 그의 형성방법
KR101959715B1 (ko) 반도체 장치
CN107644837A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
US9679903B2 (en) Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse
US7784009B2 (en) Electrically programmable π-shaped fuse structures and design process therefore
CN100433289C (zh) 具有电阻器图形和栓塞图形的集成电路器件及其形成方法
CN113039643B (zh) 半导体器件中的片上电容器及其形成方法
JP5103666B2 (ja) 半導体装置
US7739636B2 (en) Design structure incorporating semiconductor device structures that shield a bond pad from electrical noise
JP2003031677A (ja) 半導体集積回路の製造方法および設計方法ならびに半導体集積回路
KR100606492B1 (ko) 반도체 메모리 디바이스 및 그 제조 방법
CN107644836A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
US20230369219A1 (en) Backside power plane
US20240071880A1 (en) Package substrate for a semiconductor device
TW202407932A (zh) 半導體裝置
JP2007518269A5 (zh)
KR20060130105A (ko) 패드 영역 아래에 디바이스를 갖는 웨이퍼 영역의 효율적인이용
JP4246984B2 (ja) 半導体装置の製造方法
JP2002289692A (ja) 半導体チップ、半導体パッケージおよび半導体チップの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant