TWI694966B

TWI694966B - 針對金屬氧化物半導體-微機電系統薄膜封裝的方法及結構

Info

Publication number: TWI694966B
Application number: TW105135351A
Authority: TW
Inventors: 劉育嘉; 朱家驊; 鄭鈞文
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2016-03-10
Filing date: 2016-11-01
Publication date: 2020-06-01
Also published as: US20230278856A1; US20180118560A1; US20200317506A1; CN107176587B; TW201800328A; US20170260042A1; US10689247B2; US11667517B2; CN107176587A; US9868628B2

Abstract

用於密封MEMS裝置之代表性方法包含：在基板上方沈積絕緣材料；在該絕緣材料之第一組層中形成導電通路；及在該絕緣材料之第二組層中形成金屬結構。該第一組層與該第二組層交替地交錯。提供虛設絕緣層作為該第一組層之最上部層。蝕刻該第一組層及該第二組層之部分以在該絕緣材料中形成空隙區域。在該絕緣材料之頂部表面上及其中形成導電墊。利用封裝結構密封該等空隙區域。該封裝結構之至少一部分橫向毗鄰該虛設絕緣層，且位於該導電墊之頂部表面上面。執行蝕刻以移除該虛設絕緣層之至少一部分。

Description

針對金屬氧化物半導體-微機電系統薄膜封裝的方法及結構

本發明實施例係有關針對金屬氧化物半導體-微機電系統薄膜封裝的方法及結構。

積體電路(IC)材料及製程之進展已在每一技術循環達成比先前循環小且複雜之電路設計之情況下生產IC。在IC發展之過程中，功能密度(亦即，每單位晶片面積之經互連裝置之數目)通常已增加，而離散大小(亦即，可利用給定製程來製造之個別組件之最小尺寸)通常已降低。 MEMS裝置包含使用半導體技術產生以形成電及機械構件之結構。MEMS製作製程通常涉及材料薄膜在基板上之沈積、利用光微影成像之經圖案化遮罩在該等膜上方之施加及膜至遮罩之選擇性蝕刻。典型MEMS製造製程包含此等操作之結構化序列。MEMS技術實施於多種應用中，包含：加速度計、聲感測器、致動器、陀螺儀、加熱器、微流體裝置、運動感測器、可移動鏡、壓力感測器、印表機噴嘴、共振器及RF開關。

根據本發明之一實施例，一種製造微機電系統(MEMS)裝置之方法包括：在基板上方沈積絕緣層；在該絕緣層之複數個第一層中形成複數個導電通路；在該絕緣層之複數個第二層中形成複數個金屬結構，其中該複數個第一層與該複數個第二層交錯；蝕刻該複數個導電通路中之第一組一或多導電通路及該複數個金屬結構中之第二組一或多金屬結構，以在該絕緣層中形成空隙區域；在該絕緣層之頂部表面上及其內形成導電墊；及利用封裝結構密封該空隙區域，其中該封裝結構之至少一部分位於該導電墊之頂部表面上面。根據本發明之一實施例，一種製造互補金屬氧化物半導體(CMOS)微機電系統(MEMS)裝置之方法包括：在基板上方沈積介電質層；在該介電質層中形成複數個通路層，該通路層包括複數個通路結構；在該介電質層中形成複數個金屬層，該複數個金屬層包括複數個金屬結構，該複數個金屬層與該複數個通路層交替；蝕刻以移除通路結構材料之至少一部分及金屬結構材料之至少一部分以形成空隙區域；在該複數個通路層之最上部通路層上沈積密封劑材料，該密封劑材料密封該空隙區域，該最上部通路層包括虛設介電質層；在該密封劑材料上方沈積光阻劑；圖案化該光阻劑以暴露該密封劑材料之一部分；第一蝕刻以移除該密封劑材料之經暴露部分；及第二蝕刻以移除該虛設介電質層之至少一部分。根據本發明之一實施例，一種微機電系統(MEMS)裝置包括：複數個通路，其在複數個通路層中；複數個金屬構件，其在複數個金屬層中；該複數個通路層與該複數個金屬層交錯，該複數個通路層及該複數個金屬層放置於絕緣層中；空隙區域，其放置於該絕緣層中；接點墊，其在該絕緣層之頂部表面處放置於該絕緣層中；及密封結構，其位於該空隙區域上方，該密封結構實質上密封該空隙區域，其中該密封結構之至少一部分位於該接點墊之頂部表面上面。

以下揭露闡述各種實施例及代表性實例。下文論述組件及組件之配置之特定實例以簡化說明。此等僅為實例且並非意欲限制本揭露。舉例而言，第一構件在第二構件「上方」或在該第二構件「上」形成可包含其中第一構件與第二構件(例如)直接接觸地形成之實施例，且亦可包含其中額外構件可形成於(例如)第一構件與第二構件之間使得第一構件與第二構件徵可不直接接觸之實施例。本揭露可在各種實例中重複參考編號及/或字母。此重複係出於簡單及清晰目的且並非本質上指示所闡述之各種實施例及/或組態之間的關係。用於密封微機電系統(MEMS)裝置之習用方法通常涉及將密封劑材料直接沈積於MEMS裝置之表面上以密封該裝置之空隙區域(通常在真空下)。取決於所使用之密封材料，此可在下伏裝置元件上導致有害應力。此應力可為密封材料與MEMS裝置之介電質材料之間的接點界面處之晶格不匹配之結果。當密封材料與介電質材料彼此接觸且隨後被加熱或冷卻時，亦可由熱膨脹係數之差異誘發應力。基於隔膜之MEMS感測器元件尤其易遭受應力。舉例而言，在基於MEMS之壓力感測器、聲感測器或諸如此類之情形中，由直接沈積於MEMS裝置結構上之密封材料所導致之應力可阻止隔膜元件達成既定操作模式或以其他方式損害隔膜在一或多個振動或平移自由度上之移動。為製備用於電測試之成品MEMS裝置，移除密封材料之部分。若使用乾式蝕刻來根據習用方法移除密封材料，則可導致非對稱層。在此內容脈絡中，非對稱組態可理解為對應於某些MEMS裝置具有暴露於操作環境之上覆絕緣材料而其他MEMS裝置具有暴露於操作環境之上覆金屬部分。若期望對稱層，則習用技術通常需要額外遮罩來保護上覆介電質層免受蝕刻；藉此增加與執行額外製程以提供保護遮罩相關聯之成本。因此，對於其中實質上同時移除密封材料及介電質材料之以習用方式製造之互補金屬氧化物半導體(CMOS) MEMS裝置而言，對稱層並不容易地或廉價地實施。另外，用於從MEMS裝置之區域移除密封材料之習用方法可產生過多殘餘物，此亦有害地影響MEMS裝置效能。因此，用於密封CMOS-MEMS裝置之習用方法與不良感測器靈敏度、經減小訊號雜訊比(SNR)及經增加總諧波失真(THD)相關聯。本文中所闡述之實施例通常提供具有經改良裝置效能及較低製造成本之薄膜MEMS封裝方法及結構。圖1A代表性地圖解說明早期製作階段處之MEMS裝置之剖面側視圖。電晶體結構110a/112a/115a、110b/112b/115b及110c/112c/115c可形成於對應於基板170與絕緣層150之間的界面區域之層s₀ 中。源極/汲極(S/D)區域110a/115a、110b/115b及110c/115c可藉由利用p型或n型摻雜物之離子佈植而形成於基板170中。絕緣層150之絕緣材料可沈積於基板170上方。可使用任何適合方法(諸如，原子層沈積(ALD)、化學氣相沈積(CVD)、HDP-CVD、物理氣相沈積(PVD)及/或諸如此類)來沈積絕緣材料。電晶體閘極結構112a、112b、112c可形成於絕緣材料中。用於形成CMOS電晶體裝置之製程係已知的且為說明簡潔及清晰起見將不在本文中詳細地闡述。基板170可包括任何類型之半導體材料，諸如元素半導體材料；例如，矽、鍺或諸如此類。在某些實施例中，基板170可包括化合物半導體，諸如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或諸如此類或者其組合。在其他實施例中，基板170可包括合金半導體，諸如SiGe或GaAsP及/或諸如此類或者其組合。絕緣材料可包括(例如)氧化矽、氮化矽、低介電係數介電質(諸如碳摻雜氧化物)、極低介電係數介電質(諸如多孔碳摻雜二氧化矽)、聚合物(諸如聚醯亞胺)及/或任何其他適合介電質或絕緣化合物或者其組合。電晶體閘極結構112a、112b、112c可包括(例如)多晶矽或其他適合材料。通路層V1至V6及金屬層M1至M6可藉由以下操作形成：將絕緣材料順序地沈積於基板170上方、使用光微影及蝕刻來圖案化該絕緣材料以在其中形成開口且用導電材料填充開口以形成通路構件與金屬構件之交替層。根據代表性實施例，第一通路層V1可形成於電晶體閘極結構112a、112b、112c上方，使得每一閘極結構與導電通路實體接觸或以其他方式電耦合至該導電通路。此後，另一絕緣材料層可沈積於第一通路層V1上方且經圖案化、蝕刻及填充以在其中形成金屬構件。代表性金屬構件可包括線、導線、墊、隔膜或諸如此類。根據代表性態樣，如此形成之金屬構件可經適當組態以與一或多個緊接下伏導電通路接觸或以其他方式電耦合至該一或多個緊接下伏導電通路；例如，金屬構件190與下伏通路構件192接觸。根據另一代表性態樣，金屬構件可經適當組態而不與下伏導電通路接觸或以其他方式不電耦合至該等下伏導電通路；例如，金屬構件195不與下伏通路構件接觸。通路層V1至V6之通路可包括金屬(例如，鎢)、金屬合金(例如，CuW)、導電化合物及/或諸如此類或者其組合。金屬層M1至M6之金屬構件可包括金屬(例如，銅)、金屬合金(例如，AlCu)、導電化合物及/或諸如此類或者其組合。在代表性實施例中，可反覆地執行上述製程以產生彼此交錯之一系列通路層V1、V2、V3、V4、V5、V6及一系列金屬層M1、M2、M3、M4、M5、M6；例如，自底部至頂部按次序：V1、M1、V2、M2、V3、M3、V4、M4、V5、M5、V6、M6。視情況，形成最上部金屬層M6之材料120之一部分可包括金屬蓋165。金屬蓋165可經適當組態以對MEMS裝置之區域提供機械強度或剛度，若金屬蓋165另外不存在，則該區域將另外不滿足品質、效能或其他裝置規格。金屬蓋165可包括相對厚(例如，約20 kÅ至約40 kÅ)之材料沈積。金屬蓋165可利用為簡明及清晰起見而在本文中未詳細闡述之已知製程(例如，光微影成像、遮蔽、蝕刻及/或諸如此類)來形成。鈍化層160可形成於金屬蓋165上方以在後續處理期間保護金屬蓋165。用於形成鈍化層之方法係已知的且亦為說明簡潔及清晰起見而不在本文中詳細地闡述。絕緣層150可藉由在交替通路層V1至V6及金屬層M1至M6之連續製作期間沈積之絕緣材料之順序堆疊而形成。儘管順序堆積絕緣材料以形成離散通路及金屬層，但命名「絕緣層」將通常出於闡述本文中之各種實施例及構件目的而理解為係指用以形成實質上單一層(例如，「絕緣層150」)之一或多個絕緣材料層之累積沈積。圖1B圖解說明根據圖1A中代表性地圖解說明之第一MEMS裝置區域180之實施例之在最上部通路層V6與下伏金屬層M5之間的界面處之MEMS裝置之剖面俯視圖。通路構件130a、130b、130c、140a、140b、140c放置於絕緣層150內。虛設絕緣構件100包括絕緣層150之放置於通路構件130c與140a之間的層V6處之一部分。如所代表性地圖解說明，層V6可被不同地視為最上部通路層、虛設絕緣層、虛設介電質層或虛設氧化物層。如圖2A中所代表性地圖解說明，可執行無遮罩濕式蝕刻來移除連續暴露之金屬構件及通路構件以產生空隙區域810’、820’、830’。在一實施例中，可用硫酸及過氧化物來執行濕式蝕刻，但可替代地或結合地使用其他適合蝕刻化學品。用於移除通路及金屬構件材料之蝕刻化學品係已知的且為說明簡潔及清晰起見將不在本文中詳細地闡述。濕式蝕刻移除未受絕緣層150或鈍化層160之上覆材料保護(如圖1A中所代表性地圖解說明)之金屬構件。舉例而言，互連區域210、215、220組態有V6處之上覆絕緣材料且因此未暴露於蝕刻化學品。在代表性實施例中，蝕刻化學品最初蝕刻並穿透經暴露金屬層M6，接著繼續進行至下伏通路層V6 (移除通路構件130a、130b、130c、140a、140b、140c以產生對應通路開口230a、230b、230c、240a、240b、240c)。此後，蝕刻下伏金屬層M5 (例如，形成空隙區域部分250、255、260)。此後，蝕刻下伏通路層V5，以此類推直至已實質上形成空隙區域810’、820’、830’為止。在代表性實施例中，空隙區域810’對應於第一MEMS裝置區域、空隙區域820’對應於第二MEMS裝置區域且空隙區域830’對應於第三MEMS裝置區域。蝕刻使絕緣層150之虛設絕緣構件100、100’及絕緣構件100’’保留在空隙區域部分250、255、260上方。在代表性實施例中，蝕刻亦使其他下伏金屬構件(包括MEMS裝置之組件)保留。舉例而言，主動隔膜812及參考隔膜814可構成MEMS壓力感測器(圖8，第一MEMS裝置810)之裝置構件，且主動隔膜822及參考隔膜824可構成MEMS聲感測器(圖8，第二MEMS裝置820)之裝置構件。在某些實施例中，第二MEMS裝置820可經組態以操作為用於將聲音脈衝轉換為電訊號之麥克風，但其他應用亦係可能的。在麥克風操作期間，呈時變壓力波形式之聲音可藉由引起主動隔膜822相對於參考隔膜824之振動或平移位移而與主動隔膜822介接。為將位移轉換為電訊號，CMOS電路(未展示)量測主動隔膜822與參考隔膜824之間的電容。舉例而言，CMOS電路可將預定電荷供應至主動隔膜822及參考隔膜824，且監測主動隔膜822與參考隔膜824之間的依據電荷之電壓改變。藉由隨時間輪詢電流及電壓量測，CMOS電路可經適當組態以根據下式計算電容中之擾動：

...其中時變電流I(t)表達為電容C隨時間改變量與時變電壓V(t)之乘積。由於電容反映主動隔膜822與參考隔膜824之間的距離，且此距離對應於衝擊聲音而隨時間改變，因此CMOS電路可提供表示衝擊於主動隔膜822上之聲音之電訊號。將瞭解，可採用實質上類似結構來產生多種其他類型之MEMS裝置；例如，主動隔膜812及參考隔膜814可經適當組態或以其他方式經調適以對MEMS壓力感測器(圖8，第一MEMS裝置810)提供類似功能性。在代表性實施例中，互連區域210包括金屬層M1至M5中之一組金屬構件及通路層V1至V5中之一組通路構件。通路構件v1a 耦合至金屬構件m1a ，金屬構件m1a 耦合至通路構件v2a ，通路構件v2a 耦合至金屬構件m2a ，以此類推。在一實施例中，v1a 、 m1a 、 v2a 、 m2a 、 v3a 、m3a 、 v4a 、 m4a 、 v5a 及m5a 之複合結構構成用於MEMS裝置(圖8，第一MEMS裝置810)之互連件。通路構件v1a 、 v2a 、v3a 、v4a 、v5a 與金屬構件m1a 、 m2a 、 m3a 、 m4a 、m5a 交替地交錯。類似互連結構針對另一MEMS裝置(圖8，第二MEMS裝置820)圖解說明於互連區域215中且針對又一MEMS裝置(圖8，第三MEMS裝置830)圖解說明於互連區域220中。圖2B圖解說明根據圖2A中代表性地圖解說明之第一MEMS裝置區域(圖1A，第一MEMS裝置區域180)之實施例(在蝕刻以產生空隙區域810’、820’、830’之後)之在最上部通路層V6與下伏金屬層M5之間的界面處之MEMS裝置之剖面俯視圖。如圖3中所代表性地圖解說明，密封材料300沈積於空隙區域810’、820’、830’之頂部表面及其間之橫向毗鄰部分上方。可使用任何適合製程(諸如ALD、CVD、HDP-CVD、PVD、旋塗塗覆(例如，針對聚合物)及/或諸如此類)來沈積密封材料300。密封材料300可包括AlCu、鈦、氮化鈦、氮化矽、矽烷氧化物、聚合物材料、聚二甲基矽氧烷、聚對苯撐二甲基聚合物(例如，聚對二甲苯-C)及/或任何其他適合化合物或者其組合。在代表性實施例中，密封材料300可以介於約2 kÅ與4 kÅ之間的厚度沈積以密封一或多個MEMS裝置之一或多個腔。在一實施例中，密封材料300可放置於絕緣層150上方且放置於第一空隙區域810’之通路開口230a、230b、230c、240a、240b、240c中以形成密封結構300a、300b (參見圖5)。密封材料300亦可放置於第二空隙區域820’及第三空隙區域830’之對應通路層V6開口中以形成密封結構300c、300d、300e、300f (參見圖5)。密封材料300亦可放置於實質上下伏於通路層V6開口之M5之金屬層部分中。密封材料300亦可放置於鈍化層160上面、上方或上。密封材料可放置於互連區域210、215、220上方。密封材料300可包括放置於複數個通路層V1至V5中之複數個通路構件上方或上面之實質上連續層。密封材料300可包括放置於複數個金屬層M1至M6中之複數個金屬構件上面或上方之實質上連續層。密封材料300可包括至少部分地放置於一或多個通路層(例如，V6)之空隙區域部分中之實質上連續材料層。密封材料300可包括放置於一或多個金屬層(例如，M5及M6)之空隙區域部分中之實質上不間斷材料層。根據代表性實施例，密封材料300可經沈積而與虛設絕緣構件100、100’實質上直接實體接觸。將瞭解，其他實施例可在虛設絕緣構件100、100’上面或下面釆用額外材料層。在此等額外材料層執行實質上相同功能(例如，係至少部分地可丟棄的)、達成實質上相同結果(例如，阻止或以其他方式減輕在一或多個MEMS裝置結構上或中誘發之應力)或意欲用於類似初始放置(例如，放置於一或多個MEMS裝置結構上面)及後續放置(例如，自一或多個MEMS裝置結構上面至少部分地移除)之情況下，此等額外材料層將理解為等效於或以其他方式發現對應於「虛設絕緣」構件(即使此等額外材料層不包括絕緣材料)或「虛設介電質」構件(即使此等額外材料層不包括介電質材料)或者「虛設氧化物」構件(即使此等額外材料層不包括氧化物材料)。如稍後將參考進一步處理所闡述，密封材料300不與隨後經暴露MEMS裝置表面實體接觸。因此，將不存在伴隨密封材料300直接沈積於MEMS裝置表面自身上所誘發之應力；而是，密封材料300沈積於虛設絕緣構件100、100’上，虛設絕緣構件100、100’在稍後MEMS裝置製作階段處被移除。在代表性實施例中，虛設絕緣構件100、100’與放置於緊接下伏金屬層M5中之空隙區域部分250、255之組合經組態以阻止或以其他方式減輕在一或多個下伏MEMS裝置結構、元件、組件或構件上或中誘發之應力。空隙區域部分250、255可對應於虛設絕緣構件100、100’與在後續處理中被暴露之下伏MEMS裝置表面之間的間隙區域。因此，空隙區域部分250、255可經適當組態以提供進一步保護以免於在隨後經暴露MEMS裝置表面中所誘發或以其他方式施予該等隨後經暴露MEMS裝置表面之應力。密封材料300在空隙區域810’、820’、830’與外部環境之間密封、封裝、封閉或以其他方式形成實質上不可滲透阻障。在代表性實施例中，空隙區域810’、820’、830’可暴露於真空以在用密封材料300密封或封裝之前自空隙區域810’、820’、830’至少部分地移除周圍氣體。在另一代表性實施例中，空隙區域810’、820’、830’可在用密封材料300密封或封裝之前利用氣體(例如，惰性氣體(諸如乾燥氮氣))進行沖洗。在又一代表性實施例中，空隙區域810’、820’、830’可在不引入真空或氣體沖洗之情況下被密封。用於製備MEMS裝置腔之製程係已知的且為說明簡潔及清晰起見將不在本文中詳細地闡述。如圖4中所代表性地圖解說明，可在沈積密封材料300之後沈積並圖案化光阻劑層。在一實施例中，經圖案化光阻劑400a、400b、400c、400d、400e、400f對密封、封裝或封閉空隙區域810’、820’、830’之密封材料300之部分(圖5，密封結構300a、300b、300c、300d、300e、300f)提供保護。在代表性有益態樣中，可使用單個遮罩來形成經圖案化光阻劑400a、400b、400c、400d、400e、400f。用於沈積及圖案化光阻劑之製程係已知的且為說明簡潔及清晰起見將不在本文中詳細地闡述。如圖5中所代表性地圖解說明，可執行蝕刻以移除密封材料300之未被經圖案化光阻劑400a、400b、400c、400d、400e、400f覆蓋之部分以暴露下伏虛設絕緣構件100、100’及鈍化層160以用於後續處理。密封材料300之未受保護部分之移除亦暴露上覆於接點墊m5a 、 m5b 、 m5c 之絕緣層150之材料以用於後續處理。未受保護密封材料300部分之移除形成離散密封結構300a、300b (密封空隙區域810’)、密封結構300c、300d (密封空隙區域820’)及密封結構300e、300f (密封空隙區域830’)。根據代表性實施例，用以移除密封材料300之部分之蝕刻可包括乾式蝕刻或濕式蝕刻。用於移除密封劑材料之蝕刻製程係已知的且為說明簡潔及清晰起見將不在本文中詳細地闡述。如圖6中所代表性地圖解說明，利用蝕刻而移除絕緣層150之對應於虛設絕緣構件100、100’之材料及絕緣層150在V6處之其他經暴露部分。根據其中絕緣層150包括SiO₂ 之代表性實施例，可執行反應離子蝕刻(RIE)來移除虛設絕緣構件100、100’之至少大部分。虛設絕緣構件100、100’之至少部分移除暴露(例如)壓力感測器(圖8，第一MEMS裝置810)之感測隔膜600a及(例如)聲感測器(圖8，第二MEMS裝置820)之感測隔膜600b。互連區域210、215、220中之V6處之經暴露絕緣層150之至少部分移除暴露接點墊m5a 、m5b 、m5c 之頂部表面以用於後續MEMS裝置測試。密封結構300a、300b、300c、300d、300e、300f具有放置於接點墊m5a 、m5b 、m5c 之頂部表面上面之部分。金屬蓋165由於鈍化層160所提供之蝕刻保護而得以保留。此後，如圖7中所代表性地圖解說明，可移除經圖案化光阻劑400a、400b、400c、400d、400e、400f。如圖8中所代表性地圖解說明，MEMS裝置包括複數個通路層(V1至V6)中之複數個通路及複數個金屬層(M1至M6)中之複數個金屬構件。複數個通路層(V1至V6)與複數個金屬層(M1至M6)交替地交錯。複數個通路層(V1至V6)及複數個金屬層(M1至M6)放置於絕緣層150中。空隙區域放置於絕緣層150中。接點墊m5a 、m5b 、 m5c 在絕緣層150之頂部表面處放置於絕緣層150中。密封結構300a、300b、300c、300d、300e、300f位於空隙區域上方。密封結構300a、300b、300c、300d、300e、300f實質上密封空隙區域。每一密封結構 300a、300b、300c、300d、300e、300f之至少一部分放置於接點墊m5a 、m5b 、m5c 之頂部表面上面。第一MEMS裝置810 (例如，對應於MEMS壓力感測器)包括藉由空隙區域810’之利用密封結構300a、300b密封之一部分而與參考隔膜814分離之主動隔膜812。主動隔膜812及參考隔膜814電耦合至下伏於接點墊m5a 且與接點墊m5a 連接之第一互連結構。第一互連結構將接點墊m5a 與下伏第一電晶體裝置110a/112a/115a之閘極結構112a耦合。第一電晶體裝置之閘極結構112a包括放置於絕緣層150之底部部分中之多晶矽。第一電晶體裝置之S/D區域110a、115a包括放置於基板170中之離子佈植區域。第二MEMS裝置820 (例如，對應於MEMS聲感測器)包括藉由空隙區域820’之利用密封結構300c、300d密封之一部分而與參考隔膜824分離之主動隔膜822。主動隔膜822及參考隔膜824電耦合至下伏於接點墊m5b 且與接點墊m5b 連接之第二互連結構。第二互連結構將接點墊m5b 與下伏第二電晶體裝置110b/112b/115b之閘極結構112b耦合。第二電晶體裝置之閘極結構112b包括放置於絕緣層150之底部部分中之多晶矽。第二電晶體裝置之S/D區域110b、115b包括放置於基板170中之佈植區域。第三MEMS裝置830 (例如，對應於MEMS熱傳導真空計與共振器)包括上覆於放置在絕緣層150中之通路構件及金屬構件之金屬蓋165。金屬蓋165在第三MEMS裝置830之橫向區域上方提供機械支撐。空隙區域830’利用密封結構300e、300f密封。鈍化層160位於金屬蓋165上方及其上。第三MEMS裝置830之通路及/或金屬構件耦合至下伏於接點墊m5c 且與接點墊m5c 連接之第三互連結構。第三互連結構將接點墊m5c 與下伏第三電晶體裝置110c/112c/115c之閘極結構112c耦合。第三電晶體裝置之閘極結構112c包括放置於絕緣層150之底部部分中之多晶矽。第三電晶體裝置之S/D區域110c、115c佈植於基板170中。圖9代表性地圖解說明根據代表性實施例之MEMS裝置製作方法900。製作方法900以步驟905開始，步驟905包含將層計數索引變量i 初始化為1 (i =1)及在基板及/或介電質層s₀ 中形成電晶體裝置(例如，圖1A，形成於層s₀ 中之包括基板170與絕緣層150之間的界面區域之電晶體裝置110a/112a/115a)。在下一步驟915中，在通路層V _i 中形成複數個通路構件。針對i =1，V₁ 層形成於層s₀ 上方。藉由在層s₀ 上方沈積介電質材料且利用光微影成像、蝕刻及填充來圖案化介電質材料以在其中形成通路構件而形成層V₁ 。在下一步驟920中，在金屬層M _i 中形成金屬構件。針對i =1，M₁ 層形成於V₁ 層上方。藉由在層V₁ 上方沈積介電質材料且利用光微影成像、蝕刻及填充來圖案化介電質材料以在其中形成金屬構件而形成層M₁ 。在下一步驟925中，層計數索引i 遞增(i =i +1)。在下一步驟915 (第二掃掠)中，在通路層V _i 中形成另外複數個通路構件。針對i =2，V₂ 層形成於M₁ 層(M _i _-1 )上。藉由在層M₁ 上方沈積介電質材料且利用光微影成像、蝕刻及填充來圖案化介電質材料以在其中形成通路構件而形成層V₂ 。在下一步驟920 (第二掃掠)中，在金屬層M _i 中形成另一組金屬構件。針對i =2，M₂ 層形成於V₂ 層上方。藉由在層V₂ 上方沈積介電質材料且利用光微影成像、蝕刻及填充來圖案化介電質材料以在其中形成金屬構件而形成層M₂ 。步驟925、915及920可經反覆以堆積複數個通路層V₁ 至V _i 及複數個金屬層M₁ 至M _i 。在代表性實施例中，可存在六個(i =6)通路層(V₁ 至V₆ )及金屬層(M₁ 至M₆ )。在已形成通路層及金屬層之後，在選用之下一步驟930中，可在金屬層M₆ (M _i )之至少一部分上或其上方形成鈍化層。在下一步驟935中，可利用蝕刻來移除通路及金屬構件材料之部分以形成MEMS裝置空隙區域，其中在最上部通路層V _i 上之介電質材料之至少一部分保留為虛設介電質層。在下一步驟940中，可沈積密封材料以在真空下密封MEMS裝置空隙區域。在下一步驟945中，可在密封材料上方沈積光阻劑且圖案化該光阻劑以在後續蝕刻期間對密封材料之下伏部分提供保護。在下一步驟950中，可執行第一蝕刻以移除密封材料之未受上覆光阻劑保護之部分。在下一步驟955中，可執行第二蝕刻以移除虛設介電質層部分且將電接點暴露於下伏電晶體裝置。在下一步驟960中，移除光阻劑。根據其中絕緣層150包括氧化物材料之代表性實施例，可將現有氧化物層用作虛設層以阻止或以其他方式減少在MEMS裝置上或其中誘發應力。虛設層關於在移除虛設層部分之後的上覆氧化物材料之放置而對MEMS裝置提供對稱結構。舉例而言，如此形成之實質上所有MEMS裝置將具有上覆於最高位置MEMS裝置金屬構件(例如，主動隔膜812、822)之氧化物層部分。虛設層亦可阻止或以其他方式減少與將在密封材料直接沈積於MEMS裝置表面上時以其他方式形成之殘餘物相關聯之缺陷。另外，利用MEMS裝置結構之氧化物材料形成虛設層允許在無需額外遮罩來保護上覆氧化物層之情況下使用標準CMOS及CMOS相容製程。根據代表性實施例，一種用於製造MEMS裝置之方法包含：在基板上方沈積絕緣層；在該絕緣層之複數個第一層中形成複數個導電通路；在該絕緣層之複數個第二層中形成複數個金屬結構，該複數個第一層與該複數個第二層交錯或以其他方式交替；蝕刻該複數個導電通路中之第一組一或多導電通路及該複數個金屬結構中之第二組一或多金屬結構，以在該絕緣層中形成空隙區域；在該絕緣層之頂部表面上及其內形成導電墊；及利用封裝結構密封該空隙區域，其中該封裝結構之至少一部分放置於該導電墊之頂部表面上面。可在該複數個第一層及該複數個第二層下面形成電晶體結構。可在該電晶體結構之閘極之頂部表面與該導電墊之底部表面之間形成導電互連結構，該導電互連結構包括該複數個金屬結構之第一組及該複數個導電通路之第二組。可在該基板中形成該電晶體結構之至少一部分。可在該複數個金屬結中之至少一者上方或上面形成鈍化層。根據另一代表性實施例，一種用於製造CMOS-MEMS裝置之方法包含：在基板上方沈積介電質層；在該基板及該介電質層中之至少一者中形成電晶體裝置；在該介電質層中形成複數個通路層，該複數個通路層包括複數個通路結構；在該介電質層中形成複數個金屬層，該複數個金屬層包括複數個金屬結構，該複數個金屬層與該複數個通路層交替；蝕刻以移除通路結構材料之至少一部分及金屬結構材料之至少一部分以形成空隙區域；在該空隙區域上方沈積密封劑材料；在該密封劑材料上方沈積光阻劑；圖案化該光阻劑以暴露該密封劑材料之一部分；執行第一蝕刻以移除該密封劑材料之經暴露部分；及執行第二蝕刻以移除毗鄰密封劑材料之剩餘部分之虛設介電質層之至少一部分。該方法亦可包含移除該光阻劑。該虛設介電質層可包括該複數個通路層之最上部通路層。可在該複數個金屬層之最上部金屬層上方形成鈍化層。可在該介電質層之頂部表面上及其內形成導電墊。可在該電晶體裝置之閘極之頂部表面與該導電墊之底部表面之間形成互連結構，該互連結構包括與該複數個通路結構之第二組交錯之該複數個金屬結構之第一組。該第一蝕刻及該第二蝕刻可為相同蝕刻。根據又一代表性實施例，一種MEMS裝置包括：複數個通路，其在複數個通路層中；複數個金屬構件，其在複數個金屬層中；該複數個通路層與該複數個金屬層交錯，該複數個通路層及該複數個金屬層放置於絕緣層中；空隙區域，其放置於該絕緣層中；接點墊，其在該絕緣層之頂部表面處放置於該絕緣層中；及密封結構，其位於該空隙區域上方，該密封結構實質上密封該空隙區域，其中該密封結構之至少一部分位於該接點墊之頂部表面上面。該空隙區域之第一組一或多個體積部分可放置於該等通路層中之一或多者中，且該空隙區域之第二組一或多個體積部分可放置於該等金屬層中之一或多者中。該MEMS裝置可具有位於該複數個通路層及該複數個金屬層下面之電晶體。第一組金屬構件及第二組通路可在該電晶體之閘極之頂部表面與該接點墊之底部表面之間形成互連結構。該電晶體之至少一部分可形成於基板中。該基板可放置於該絕緣層下面。鈍化層可放置於最上部金屬層之金屬構件上方。第一金屬構件可包括主動隔膜。第二金屬構件可包括參考隔膜。該主動隔膜及該參考隔膜可構成壓力感測器、聲感測器及/或共振器之元件。已關於特定實施例闡述益處、其他優點及問題之解決方案；然而，益處、優點及問題之解決方案以及可致使任何益處、優點或解決方案出現或變得更顯著之任何組件皆不應視為關鍵、必需或基本構件或組件。如本文中所使用，術語「包括(comprises)」、「包括(comprising)」、「包含(includes)」、「包含(including)」、「具有(has)」、「具有(having)」或其任何語境變體意欲涵蓋非窮盡性包含。舉例而言，包括要素清單之製程、產品、物品或設備未必僅限制於彼等要素，而是可包含未明確列舉或此製程、產品、物品或設備所固有之其他要素。此外，除非明確陳述有相反情況，否則「或(or)」係指包含性或而並非排他性或。亦即，除非另外指示，否則如本文中所使用之術語「或(or)」通常意欲意指「及/或」。舉例而言，條件A或B可由以下各項中之任一者來滿足：A係真(或存在)且B係假(或不存在)、A係假(或不存在)且B係真(或存在)，以及A及B兩者皆係真(或存在)。如本文中所使用，術語前面之「一(a或an)」(及在先行詞基礎為「一(a或an)」時之「該(the)」)包含此術語之單數及複數兩者，除非內容脈絡另外明確指示。而且，如本文中之說明中所使用，「在...中(in)」之含義包含「在...中」及「在...上(on)」，除非內容脈絡另外明確指示。本文中所提供之實例或圖解說明無論如何不應視為對與其相關聯之任何一或若干術語之約束、限制或明確定義。而是，此等實例或圖解說明應視為關於一個特定實施例而闡述且僅視為說明性的。熟習此項技術者將瞭解，此等實例或圖解說明與其相關聯之任何一或若干術語將囊括可或可不隨其或在說明書中其他地方給出之其他實施例且所有此等實施例意欲包含於彼一或若干術語之範疇內。指定此等非限制性實例及圖解說明之語言包含但不限制於：「舉例而言(for example)」、「舉例而言(for instance)」、「例如(e.g.)」、「在代表性實施例中」或「在一項實施例中」。在本說明書通篇中對「一項實施例」、「一實施例」、「代表性實施例」、「特定(particular)實施例」或「特定(specific)實施例」或者語境類似術語之提及意指結合實施例闡述之特定特徵、結構、性質或特性包含於至少一項實施例中且可不必呈現於所有實施例中。因此，片語「在一項實施例中」、「在一實施例中」或「在特定實施例中」或者類似術語在本說明書通篇中各個地方之相應出現未必係指同一實施例。此外，任何特定實施例之特定特徵、結構、性質或特性可以任何適合方式與一或多個其他實施例組合。可在本文中為易於說明而使用空間相對術語(諸如「下方」、「下面」、「下部」、「上部」、「上面」、「較高」、「毗鄰」、「相鄰」、「插置」、「在…之間」或諸如此類)來代表性地闡述一或多個元件或構件與其他元件或構件之關係，如各圖中所代表性地圖解說明。空間相對術語意欲囊括在使用或操作中之裝置之除圖中所圖解說明之定向之外的不同定向。設備或裝置可以其他方式空間變換(例如，旋轉90度)且可因此同樣地變換本文中所使用之空間相對描述語。雖然以特定次序呈現步驟、操作或程序，但可在不同實施例中改變此次序。在某些實施例中，就在本說明書或申請專利範圍中順序展示多個步驟而言，可同時或以不同次序在替代實施例中執行此等步驟之某一組合。本文中所闡述之操作之順序可被打斷、暫停或以其他方式受另一製程控制。雖然已詳細闡述代表性實施例及其優點，但應理解，可在不背離如由隨附申請專利範圍包含之本揭露之精神及範疇之情況下在本文中做出各種改變、替代及更改。此外，本揭露之範疇並不意欲限於本說明書中所闡述之任何製程、產品、機器、製品、總成、設備、物質組成、方式、方法或步驟之特定實施例。如熟習此項技術者將依據本揭露容易地瞭解，可根據本文中之揭露來利用執行與本文中所闡述之對應代表性實施例實質上相同之功能或達成與該等對應代表性實施例實質上相同之結果之各種製程、產品、機器、製品、總成、設備、物質組成、方式、方法或步驟(不論係當前現有的還是稍後開發的)。隨附申請專利範圍意欲在其範疇內包含此等製程、產品、機器、製品、總成、設備、物質組成、方式、方法或步驟。

100‧‧‧虛設絕緣構件100’‧‧‧虛設絕緣構件100’’‧‧‧絕緣構件110a‧‧‧電晶體結構/源極/汲極區域/下伏第一電晶體裝置/電晶體裝置110b‧‧‧電晶體結構/源極/汲極區域/下伏第二電晶體裝置110c‧‧‧電晶體結構/源極/汲極區域/下伏第三電晶體裝置112a‧‧‧電晶體結構/電晶體閘極結構/下伏第一電晶體裝置/閘極結構/電晶體裝置112b‧‧‧電晶體結構/電晶體閘極結構/下伏第二電晶體裝置/閘極結構112c‧‧‧電晶體結構/電晶體閘極結構/下伏第三電晶體裝置/閘極結構115a‧‧‧電晶體結構/源極/汲極區域/下伏第一電晶體裝置/電晶體裝置115b‧‧‧電晶體結構/源極/汲極區域/下伏第二電晶體裝置115c‧‧‧電晶體結構/源極/汲極區域/下伏第三電晶體裝置120‧‧‧材料130a‧‧‧通路構件130b‧‧‧通路構件130c‧‧‧通路構件140a‧‧‧通路構件140b‧‧‧通路構件140c‧‧‧通路構件150‧‧‧絕緣層160‧‧‧鈍化層165‧‧‧金屬蓋170‧‧‧基板180‧‧‧第一微機電系統裝置區域190‧‧‧金屬構件192‧‧‧下伏通路構件195‧‧‧金屬構件210‧‧‧互連區域215‧‧‧互連區域220‧‧‧互連區域230a‧‧‧通路開口230b‧‧‧通路開口230c‧‧‧通路開口240a‧‧‧通路開口240b‧‧‧通路開口240c‧‧‧通路開口250‧‧‧空隙區域部分255‧‧‧空隙區域部分260‧‧‧空隙區域部分300‧‧‧密封材料300a‧‧‧密封結構/離散密封結構300b‧‧‧密封結構/離散密封結構300c‧‧‧密封結構300d‧‧‧密封結構300e‧‧‧密封結構300f‧‧‧密封結構400a‧‧‧經圖案化光阻劑400b‧‧‧經圖案化光阻劑400c‧‧‧經圖案化光阻劑400d‧‧‧經圖案化光阻劑400e‧‧‧經圖案化光阻劑400f‧‧‧經圖案化光阻劑600a‧‧‧感測隔膜600b‧‧‧感測隔膜810‧‧‧第一微機電系統裝置810’‧‧‧空隙區域/第一空隙區域812‧‧‧主動隔膜814‧‧‧參考隔膜820‧‧‧第二微機電系統裝置820’‧‧‧空隙區域/第二空隙區域822‧‧‧主動隔膜824‧‧‧參考隔膜830‧‧‧第三微機電系統裝置830’‧‧‧空隙區域/第三空隙區域m1‧‧‧金屬層m1a‧‧‧金屬構件m2‧‧‧金屬層m2a‧‧‧金屬構件m3‧‧‧金屬層m3a‧‧‧金屬構件m4‧‧‧金屬層m4a‧‧‧金屬構件m5‧‧‧金屬層/下伏金屬層m5a‧‧‧金屬構件/接點墊m5b‧‧‧接點墊/下伏於接點墊m5c‧‧‧接點墊m6‧‧‧金屬層/最上部金屬層S₀‧‧‧層/介電質層v1‧‧‧通路層/第一通路層v1a‧‧‧通路構件v2‧‧‧通路層v2a‧‧‧通路構件v3‧‧‧通路層v3a‧‧‧通路構件v4‧‧‧通路層v4a‧‧‧通路構件v5‧‧‧通路層/下伏通路層v5a‧‧‧通路構件v6‧‧‧通路層/最上部通路層/層/下伏通路層

為更全面地理解代表性實施例及其優點，參考結合附圖一起進行之以下說明，在附圖中：圖1A、圖1B、圖2A、圖2B及圖3至圖7係根據代表性實施例之圖解說明在微機電系統(MEMS)裝置之製造中之各種階段之等角剖面圖，其中：圖1A係早期製作階段處之MEMS裝置之剖面側視圖，其中通路構件(形成於複數個通路層V1至V6中)與金屬構件(形成於複數個金屬層M1至M6中)交錯。圖1B係圖1A中代表性地圖解說明之第一MEMS裝置區域180之剖面俯視圖。圖2A係根據代表性實施例之在蝕刻以形成空隙區域之後的MEMS製作階段之剖面側視圖。圖2B係圖2A中代表性地圖解說明之第一MEMS裝置區域之剖面俯視圖。圖3係根據代表性實施例之在空隙區域上方沈積密封材料之後的製作階段之剖面側視圖。圖4係根據代表性實施例之在密封材料上方沈積並圖案化光阻劑之後的製作階段之剖面側視圖。圖5係根據代表性實施例之在蝕刻以移除密封材料之經暴露部分之後的製作階段之剖面側視圖。圖6係根據代表性實施例之在蝕刻以移除虛設絕緣層部分之後的製作階段之剖面側視圖。圖7係根據代表性實施例之在移除光阻劑之後的製作階段之剖面側視圖。圖8係圖解說明根據代表性實施例形成之離散MEMS裝置(例如，第一MEMS裝置810、第二MEMS裝置820及第三MEMS裝置830)之剖面側視圖。圖9係根據代表性實施例之用於製造及密封MEMS裝置之空隙區域之方法的流程圖。包含本說明書所附且形成本說明書之部分之圖式以代表性地圖解說明本揭露之特定態樣。應注意，圖式中所圖解說明之構件未必按比例繪製。

Claims

一種製造微機電系統(MEMS)裝置之方法，該方法包括：在基板上方沉積絕緣層；在該絕緣層之複數個第一層中形成複數個導電通路；在該絕緣層之複數個第二層中形成複數個金屬結構，其中該複數個第一層與該複數個第二層交錯；蝕刻該複數個導電通路中之第一組及該複數個金屬結構中之第一組以在該絕緣層中形成空隙區域，其中該蝕刻移除該複數個導電通路中之該第一組及該複數個金屬結構中之該第一組；在該絕緣層之頂部表面上及其內形成導電墊；及利用囊封結構密封該空隙區域，其中該囊封結構之至少一部分位於該導電墊之頂部表面上面。
一種製造互補金屬氧化物半導體(CMOS)微機電系統(MEMS)裝置之方法，該方法包括：在基板上方沉積電介質層；在該電介質層中形成複數個通路層，該複數個通路層包括複數個通路結構；在該電介質層中形成複數個金屬層，該複數個金屬層包括複數個金屬結構，該複數個金屬層與該複數個通路層交替；蝕刻以移除通路結構材料之至少一部分及金屬結構材料之至少一部分以形成空隙區域；在該複數個通路層之最上部通路層上沉積密封材料，該密封材料密封該空隙區域，該最上部通路層包括虛設介電質層；在該密封材料上方沉積光阻劑；將該光阻劑圖案化以曝露出該密封材料之一部分；進行第一蝕刻以移除該密封材料之經曝露部分；及進行第二蝕刻以移除該虛設介電質層之至少一部分。
一種製造微機電系統(MEMS)裝置之方法，該方法包括：在基板上方形成電介質層；藉由在該基板上方交替地形成通路層及金屬層而在該電介質層中形成複數個通路層及複數個金屬層，該複數個通路層具有複數個通路，且該複數個金屬層具有複數個金屬構件；在最頂部金屬層中形成金屬蓋；在該金屬蓋上方形成鈍化層；移除一組通路及一組金屬構件以形成空隙區域；在該空隙區域及該金屬蓋上方沉積密封材料，該密封材料密封該空隙區域；在該密封材料上方沉積光阻劑；將該光阻劑圖案化以曝露出該密封材料之一部分；移除該密封材料之該經曝露部分，其中作為移除該密封材料之該經曝露部分之結果，最頂部通路層中之虛設絕緣構件被曝露出；及移除該最頂部通路層中之該經曝露虛設絕緣構件。
一種微機電系統(MEMS)裝置，其包括：絕緣層，其位於基板上方，該絕緣層包括複數個第一層及與該複數個第一層交錯之複數個第二層；第一複數個導電通路，其位於該絕緣層之該複數個第一層中；第一複數個金屬構件，其位於該絕緣層之該複數個第二層中；第一空隙區域，其位於該絕緣層中，該第一空隙區域包括位於該複數個第一層中之第一組開口及位於該複數個第二層中之第二組開口；第一接點墊，其在該絕緣層之頂部表面處放置於該絕緣層中；及第一密封結構，其位於該第一空隙區域上方，該第一密封結構密封該第一空隙區域。
如請求項4之MEMS裝置，其中該第一組開口與該第二組開口連接。
如請求項4之MEMS裝置，其中該第一組開口與該第二組開口形成連續開口。
如請求項4之MEMS裝置，其進一步包括位於該絕緣層下面之第一晶體管。
如請求項4之MEMS裝置，其進一步包括：第一隔膜，其位於該絕緣層中，該第一隔膜包括導電材料，該第一隔膜位於該第一空隙區域與該基板之間；及第二隔膜，其位於該絕緣層中，該第二隔膜包括該導電材料，該第二隔膜放置於該第一隔膜上面，該第一空隙區域之至少一部分位於該第一隔膜與該第二隔膜之間。
一種微機電系統(MEMS)裝置，其包括：基板；絕緣層，其位於該基板上方，該絕緣層包括複數個第一層及與該複數個第一層交錯之複數個第二層，該複數個第一層中形成有通路結構，該複數個第二層中形成有金屬結構；第一空隙區域，其位於該絕緣層中，該第一空隙區域包括第一組開口及第二組開口，該第二組開口連接至該第一組開口並與該第一組開口交錯，該第一組開口及該第二組開口中之每一者位於該絕緣層之不同層中；第一密封結構，其位於該絕緣層之至少一部分上方，該第一密封結構密封該第一空隙區域以形成經封圍空間；第一金屬隔膜，其位於該絕緣層中且位於該第一空隙區域下方；及第二金屬隔膜，其位於該絕緣層中且位於該第一空隙區域之至少一部分上面。
一種微機電系統(MEMS)裝置，其包括：絕緣層，其位於基板上方，該絕緣層包括第一層及與該第一層交錯之第二層；空隙區域，其位於該絕緣層中，該空隙區域包括位於該第一層中之第一組開口及位於該第二層中之第二組開口，其中該第一組開口與該第二組開口連接並形成連續開口；密封結構，其位於該絕緣層上方，該密封結構密封該空隙區域以形成經封圍腔；主動隔膜，其嵌入於該絕緣層之第一部分中，其中該絕緣層之該第一部分之上部表面與該密封結構接觸，且曝露於周圍空氣，並且其中該絕緣層之該第一部分之下部表面曝露於該經封圍腔；及參考隔膜，其位於該絕緣層中且位於該空隙區域下方。