CN101468784B - 半导体微型悬浮结构及其制造方法 - Google Patents

Abstract

本发明公开了一种半导体微型悬浮结构的制造方法，是在硅衬底上表面形成至少一内具微机电结构的绝缘层，该微机电结构包含彼此独立的至少一微结构与金属电路，该微机电结构于绝缘层表面具有外露部分，相对应微机电结构预期蚀刻空间设有通孔或金属插销堆栈层，前述蚀刻空间或金属插销堆栈层仅通过绝缘层，另在绝缘层上表面制作具有一开口的掩膜层，该开口位于通孔或金属插销堆栈层外侧；接着依序蚀刻形成空间，形成微机电的微结构悬浮。藉此，有效避免微机电结构不当侵蚀及曝露，更能简化光刻掩膜板技术、降低光刻掩膜板的高精密需求、减少成本。本发明还公开了一种微型悬浮结构。

Description

半导体微型悬浮结构及其制造方法

技术领域

本发明涉及一种半导体微型悬浮结构。本发明还涉及一种半导体微型悬浮结构的制备方法。

背景技术

目前的半导体微机电系统包含各种不同的半导体微型结构，例如：不可动的探针、流道、孔穴结构，或是一些可动的弹簧、连杆、齿轮(刚体运动或是挠性形变)等结构。

将上述不同的结构和相关的半导体电路相互整合，即可构成各种不同的半导体应用；藉由制造方法提升微机械结构各种不同的功能，是未来半导体微机电系统的关键指针，也是未来进一步研究芯片时的严峻挑战。若能研发改进已知的技术，未来的发展前景无法预估。

目前制作微机电传感器及致动器系统皆需要在硅衬底上制作出悬浮式结构；上述制程必须采用先进的半导体技术，例如：湿法蚀刻、干法蚀刻和牺牲层(sacrificial layer)去除等专用的微机电作业(MEMS：Micro-Electro-Mechanicai Systems)。

湿法蚀刻是一种快速有效的蚀刻，而且不会蚀刻其它材料的“蚀刻剂(etchant)”，因此，通常湿法蚀刻对不同材料会具有相当高的“选择性(selectivity)”。然而，除了结晶方向可能影响蚀刻速率外，由于化学反应并不会对特定方向有任何的偏好，因此湿法蚀刻本质上乃是一种“等向性蚀刻(isotropic etching)”。等向性蚀刻意味着，湿法蚀刻不但会在纵向进行蚀刻，而且也会有横向的蚀刻效果。而横向蚀刻会导致所谓“侧蚀(undercut)”现象发生。

相反的，在干法蚀刻(等离子体蚀刻)中，等离子体是一种部分解离的气体，干法蚀刻最大优点即是“非等向性蚀刻(anisotropic etching)”。然而，干法蚀刻的选择性却比湿法蚀刻的选择性来得低(因为干法蚀刻的蚀刻机制基本上是一种物理交互作用；因此离子的撞击不但可以移除被蚀刻的薄膜，也同时会移除屏蔽)。

常用的微机电结构制作技术必需制作一层精密的光刻掩膜板，以作为限制蚀刻的用途，但是光刻掩膜板技术与绝缘层的沉积技术不同，更要使用复杂技术、设备(例如：曝光机、光学绘图机)才能让光刻掩膜板(mask)上的图案精确地映像在硅片的绝缘层上，故现今微机电结构生产者多是由另一种工艺(或不同厂商)制作光刻掩膜板(mask)，如此一来，愈来愈精细微小的光刻掩膜板就大幅增加生产成本，并且微结构的尺寸与精确度也会受到限制。

常用技术如美国专利6458615B1，前述技术都是在一硅衬底上表面形成至少一内具微机电结构的绝缘层，接着从上表面逐层蚀刻，并且经过微机电结构侧缘后，再进行等向性(isotropic etching)硅衬底干法蚀刻，形成微机电结构的悬浮状态；

上面介绍的第一种常用技术虽然能够制作出悬浮微机电结构，但是却会产生下述几项缺陷：

其一，其采用非等向性化学干法蚀刻(anisotropic dry chemicaletching)工艺，利用化学反应的方式去除绝缘层，但是由于经过微机电结构侧缘后，仍要再进行等向性化学蚀刻将硅衬底大量蚀刻，故这种技术会发生严重的侧蚀现象(under cut)；

其二，这种常用技术的流程中，该微机电结构一开始的蚀刻之后就被曝露在制程空气之中，经过长时间多层蚀刻制程之后，经常会有微机电结构受到污染、损伤，造成产品良率大幅降低；

其三，金属层在蚀刻期间会曝露于外，会造成蚀刻机台腔体受到金属的污染，以及造成蚀刻速度的不稳定。

上述技术的发展十分迅速，为了改进其诸多问题，美国专利6712983B2专利则提出了使用反应离子蚀刻(Reactive Ion Etching，以下简称RIE)的技术，这种技术虽然能大幅降低侧蚀现象(under cut)，但是由于其同样是由上而下逐层进行蚀刻，且最后一次的硅衬底大量蚀刻工作必须运用横向蚀刻技术才能形成，故这一改进的技术仍然过于麻烦复杂，且仍然通过微机电结构进行大量蚀刻及横向蚀刻仍会有侧蚀现象(under cut)。重要的是，上述微机电结构曝露、影响良率的问题仍然未获得改善。

现今各种技术无法解决的问题在于，以往常用的技术至今仍必需外制一层精密的光刻掩膜板(mask)，才能让蚀刻技术精密完成，但是现今微机电技术的设计愈来愈精细，造成光刻掩膜板的制造愈来愈不容易，这样不但增加生产成本，而且在不同工艺之中制作的精密光刻掩膜板会有传送、误差、成本及污染残留的各种挑战出现；这些问题在通用技术内仍然无法解决，也是目前半导体微型结构设计、制造及封装业界不断寻得突破的关键点。

此外，光刻掩膜板图形间距越小，代表蚀刻开孔面积越小，蚀刻系统中的反应物或带能量的离子无法到达接触预期底部，或者反应的产物无法顺利排出开孔外，使得蚀刻速率降低；上述这些问题在面积越小的设计时，现象越严重，亦即所谓的微负载效应(Micro loading Effect)。

发明内容

本发明要解决的技术问题是提供一种半导体微型悬浮结构及其制造方法，可有效避免不当侵蚀及曝露。

为解决上述技术问题，本发明的半导体微型悬浮结构，是于一硅衬底上表面形成至少一内具微机电结构的绝缘层，该微机电结构包含彼此独立的至少一微结构与金属电路，且该微机电结构于绝缘层表面具有外露部分，相对应微机电结构预期蚀刻空间设有通孔或金属插销堆栈层，所述蚀刻空间或金属插销堆栈层仅通过绝缘层。

藉此，各个微结构在蚀刻过程时，其金属材料根本不会直接外露于蚀刻空间，而是在蚀刻过程的中受到该绝缘层的包裹，有效避免微机电结构不当侵蚀及曝露。

本发明目的之二在于提供一种半导体微型悬浮结构及其制造方法，其能大幅简化光刻掩膜板的精密度需求，而且降低整体成本。

为达成上述目的，本发明在一硅衬底上表面形成至少一内具微机电结构的绝缘层，该微机电结构包含彼此独立的至少一微结构与金属电路，且该微机电结构于绝缘层表面具有外露部分，相对应于微机电结构的预期蚀刻空间(即外露部分)设有通孔或金属插销堆栈层，另在绝缘层上表面制作具有一开口的掩膜层，该开口内包含该外露部分的通孔或金属插销堆栈层。

藉此，本发明可以利用淀积多层微机电结构时直接淀积一外露部分，该外露部分利用通孔或金属插销堆栈层可以取代蚀刻时的精密光刻掩膜板效果，仅仅配合简化的掩膜层开口配合依序蚀刻形成微机电的微结构悬浮。特别是外露部分可以随时去除，藉以降低微负载效应(Micro loadingEffect)，以及避免机台腔体受金属污染。故本发明能简化光刻掩膜板技术、降低光刻掩膜板的高精密需求，进而有效减少成本。

值得一提的是，本发明的微结构中的金属材料在蚀刻过程的中受到该绝缘层的包裹，无论是由上而下蚀刻或由下而上蚀刻的技术，本发明同样能发挥效果。另该简化的掩膜层开口仅覆盖在外露部分的通孔或金属插销堆栈层外围，开口位于外露部分的通孔或金属插销堆栈层外侧，本发明的掩膜层不会造成的后电路设计封装的阻碍，可以依照电路需求选择掩膜层去除或不去除。同理，由于掩膜层可以选择去除或保留，本发明的掩膜层也可以依照需求选用不同的材质，并非限定于固定的材料。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1至图7为本发明的一具体实施结构示意图；

图8至图12为本发明的另一实施例结构示意图；

图13至图18为本发明的又一实施例结构示意图。

【主要组件符号说明】

硅衬底10            空间101

贯通空间102         上表面11

下表面12

绝缘层20        蚀刻空间201

深陷空间202     微机电结构21

微结构211       金属电路212

外露部分30      内藏部分30B

通孔31          金属插销堆栈层31A

阻挡层40        开口41

掩膜层50        开口51

具体实施方式

图1至图7为本发明的一个具体实施例，本发明兼容集成电路的微型悬浮结构及其制造方法的详细说明如下：

(1)本发明的结构如图1所示，首先在一硅衬底10上表面11形成内具微机电结构21的绝缘层20，微机电结构21包含彼此独立的至少一个微结构211与多个金属电路212，且微机电结构在绝缘层表面具有外露部分30，该外露部分30相对应与微机电结构之间预期蚀刻空间设有通孔31，预期蚀刻空间仅通过绝缘层20，而未接触微机电结构21，且在硅衬底10的下表面12制作具开口41的阻挡层40，开口41相对应微结构211；

(2)见图2所示，接着从阻挡层40的开口41进行深反应离子蚀刻(DRIE)，并且快速蚀刻硅衬底10形成空间101，接着去除阻挡层40；

(3)接着在绝缘层20及外露部分30的上表面制作具有一开口51的掩膜层50，开口51位于外露部分30的所有通孔31外侧(见图3)；

(4)如图4所示，接着依序从外露部分30的通孔31向下进行离子干法蚀刻(RIE)，在绝缘层20内会形成蚀刻空间201，由于蚀刻空间201仅通过绝缘层20，而蚀刻空间201不会接触微机电结构21，故本发明的微机电结构21受到绝缘层20包裹，根本不会曝露内部的微结构211或金属电路212；

(5)如图5所示，利用蚀刻(湿法或干法蚀刻皆可)将掩膜层50的开口51内外露的外露部分30去除，避免未来深反应离子蚀刻(DRIE)机台腔体受到金属材料的影响而受污染；

(6)如图6所示，从蚀刻空间201朝向硅衬底10的空间101进行深反应离子蚀刻(DRIE)，并且形成贯通空间102，蚀刻空间201、贯通空间102及空间101彼此衔接而使微机电结构21的微结构211处于悬浮状态；

(7)如图7所示，最后在掩膜层50的开口51外覆盖一保护盖60(例如玻璃)，藉此保护盖60封闭悬浮的微结构211。

由上述微型悬浮结构及其制造方法，本发明产生的效果在于：

1.其能降低微机电曝露、降低损伤机率、有效避免侧蚀，微机电结构21受到绝缘层20包裹，根本不会曝露内部的微结构211或金属电路212，故本发明能够防止蚀刻时的损害，并让微机电结构21根本不被曝露，有效增加产品良率。

2.该微机电结构在绝缘层表面具有外露部分30，外露部分30相对应微机电结构之间预期蚀刻空间设有通孔31，利用硅片代工厂标准制程中的淀积步骤直接淀积出外露部分30，外露部分30则取代蚀刻时的精密光刻掩膜板效果，仅利用简单的掩膜层50的开口51配合依序蚀刻就能形成微机电结构，并让生产复杂度降低、设备产能增快，有助于降低成本及提升竞争力。

图8至图12给出了本发明的另一具体实施例，本发明兼容集成电路的微型悬浮结构略有变化(以金属插销堆栈层取代通孔)，且其制造方法也有所不同，说明如下：

(1)该实施例同样是在一硅衬底10上表面11形成内具微机电结构21的绝缘层20，微机电结构21包含彼此独立的至少一个微结构211与多个金属电路212，外露部分30下方相对应预期蚀刻空间设有相导通的金属插销堆栈层31A，金属插销堆栈层31A到达硅衬底10上表面11，且金属插销堆栈层31A仅通过该绝缘层20，而未接触该微机电结构21，且在硅衬底10下表面12制作具开口41的阻挡层40，开口41相对应与微结构211(见图8)；

(2)接着从阻挡层40的开口41进行深反应离子蚀刻(DRIE)后，快速蚀刻硅衬底10形成空间101，接着去除阻挡层40(见图9)；

(3)在绝缘层20上表面制作具有一开口51的掩膜层50，开口51位于外露部分30的所有金属插销堆栈层31A外侧，且经过蚀刻(湿法或干法蚀刻皆可)将外露部分30及所有插销堆栈层31A去除形成仅通过绝缘层20的蚀刻空间201，故本发明的微机电结构21受到绝缘层20包裹，根本不会曝露内部的微结构211或金属电路212(见图10)；

(4)由蚀刻空间201朝向硅衬底10的空间101进行深反应离子蚀刻(DRIE)，并且形成贯通空间102，蚀刻空间201、贯通空间102及空间101彼此衔接而使微机电结构21的微结构211位于悬浮状态(见图11)；

(5)最后在掩膜层50的开口51外罩盖一保护盖60(例如玻璃)，藉此保护盖60封闭悬浮的微结构211(见图12)。

本实施例特别处在于：外露部分30下方相对应于预期蚀刻空间设有多个相导通的金属插销堆栈层31A，该金属插销堆栈层31A到达硅衬底10上表面11，此插销堆栈层31A取代的上一实施例中的通孔设计。

藉此，本实施例微型悬浮结构及其制造方法产生的效果在于：

1.其能降低微机电曝露、降低损伤机率、有效避免侧蚀，有效增加产品良率(同前述)。

2.其利用硅片代工厂标准制程中的淀积步骤直接淀积一外露部分30及金属插销堆栈层31A，有效取代蚀刻时的精密光刻掩膜板效果，仅利用简单的掩膜层50的开口51配合依序蚀刻就能形成微机电结构，并让生产复杂度降低、设备产能增快，有助于降低成本及提升竞争力。

图13至图18给出了本发明的又一实施例。本发明兼容集成电路的微型悬浮结构略有变化(以通孔配合不同深度的外露部分)，且其制造方法也有所不同，说明如下：

(1)在硅衬底10的上表面11形成内具微机电结构21的绝缘层20，微机电结构21包含彼此独立的至少一个微结构211与多个金属电路212，且微机电结构21具有外露部分30及内藏部分30B，外露部分30相对应与微机电结构之间的预期蚀刻空间设有通孔31，内藏部分30B所在位置较低，内藏部分30B位于通孔31预期蚀刻空间内，且预期蚀刻空间仅通过绝缘层20，而未接触微机电结构21，另在硅衬底10下表面12形成空间101(相同的技术细节省略)，在绝缘层20及外露部分30上表面制作具有一开口51的掩膜层50，开口51位于外露部分30的所有通孔31外侧(见图13)；

(2)接着依序从外露部分30的通孔31向下进行离子干法蚀刻(RIE)，在绝缘层20内会形成蚀刻空间201，由于内藏部分30B所在位置较低，且其位于通孔31预期蚀刻空间内，故本发明的这一实施例的内藏部分30B上方会蚀刻形成一深陷空间202，由于蚀刻空间201及深陷空间202仅通过绝缘层20，而蚀刻空间201及深陷空间202不会接触微机电结构21，故本发明的微机电结构21受到绝缘层20包裹，根本不会曝露内部的微结构211或金属电路212(见图14)；

(3)利用蚀刻(湿法或干法蚀刻皆可)将掩膜层50的开口51内外露的外露部分30及内藏部分30B去除，避免后续的深反应离子蚀刻(DRIE)机台腔体受到金属材料的影响而受污染(见图15)；

(4)从蚀刻空间201朝向硅衬底10的空间101进行深反应离子蚀刻(DRIE)，并且形成贯通空间102，该刻空间201、贯通空间102及空间101彼此衔接而使微机电结构21的微结构211位于悬浮状态(见图16)；

(5)接着去除外露部分30表面上的掩膜层50(见图17)；

(6)如第18图所示，在外露部分30外罩盖一保护盖60，藉此保护盖60封闭悬浮的微结构211，同时部分金属电路212及外露部分30外露可作为电镀基体，其直接经由一般标准芯片结构进行电性导通，以供电路连接的用(见图18)。

本实施例特别处在于：该内藏部分30B所在位置较低，该内藏部分30B位于通孔31预期蚀刻空间内，且预期蚀刻空间仅通过该绝缘层20，而未接触该微机电结构21，藉此实施例的内藏部分30B上方会蚀刻形成一深陷空间202；运用深陷空间202能够变化本发明的应用模式。

藉此，本实施例微型悬浮结构及其制造方法产生的效果在于：

1.其能降低微机电曝露、降低损伤机率、有效避免侧蚀，有效增加产品良率(同前述)。

2.其利用硅片代工厂标准制程中的淀积步骤直接淀积外露部分30及内藏部分30B，有效取代蚀刻时的精密光刻掩膜版效果，仅利用简单的掩膜层50的开口51配合依序蚀刻就能形成微机电结构，并让生产复杂度降低、设备产能增快，有助于降低成本及提升竞争力。

3.利用内藏部分30B上方蚀刻形成一深陷空间202，有效增加本发明未来电路应用的变化形态。

综上所述，本发明是在硅衬底上表面形成至少一内具微机电结构的绝缘层，微机电结构包含彼此独立的至少一个微结构与金属电路，微机电结构于绝缘层表面具有外露部分，相对应与微机电结构预期蚀刻空间设有通孔或金属插销堆栈层，前述蚀刻空间或金属插销堆栈层仅通过绝缘层，另在外露部分上表面制作具有一开口的掩膜层，该开口位于该外露部分的通孔或金属插销堆栈层外侧，接着依序蚀刻达成微机电的微结构悬浮。藉此，有效避免微机电结构不当侵蚀及曝露，更能简化光刻掩膜板技术、降低光刻掩膜板的高精密需求、减少成本。

Claims (16)

1.一种半导体微型悬浮结构，其特征在于：硅衬底上表面形成至少一内具微机电结构的绝缘层，所述微机电结构包含彼此独立的至少一微结构与金属电路，所述微机电结构于绝缘层表面具有外露部分，所述外露部分相对应于微机电结构预期蚀刻空间设有通孔，所述蚀刻空间仅通过绝缘层，另在所述绝缘层表面制作具有一开口的掩膜层，所述掩膜层开口位于所述外露部分的通孔外侧，所述硅衬底下表面蚀刻形成一空间，且所述蚀刻空间朝向所述空间蚀刻形成一贯通空间，所述蚀刻空间、贯通空间及所述空间彼此衔接而使所述微机电结构的微结构处于悬浮状态。

2.按照权利要求1所述的微型悬浮结构，其特征在于：所述掩膜层的开口外覆盖一保护盖。

3.一种半导体微型悬浮结构的制造方法，其特征在于，包括下述步骤：

在硅衬底上表面形成内具微机电结构的绝缘层，所述微机电结构包含彼此独立的至少一个微结构与多个金属电路，所述微机电结构在绝缘层表面具有外露部分，所述外露部分相对应于微机电结构之间预期蚀刻空间设有通孔，所述预期蚀刻空间仅通过所述绝缘层，而未接触所述微机电结构，且所述硅衬底下表面蚀刻形成一空间；

接着在绝缘层上制作具有开口的掩膜层，所述掩膜层的开口位于所述外露部分的通孔外侧；

依序从所述外露部分的通孔向下进行蚀刻，而蚀刻空间仅通过绝缘层，所述微机电结构的微结构受到绝缘层包裹；

从蚀刻空间朝向所述硅衬底的空间进行深反应离子蚀刻，并且形成一贯通空间，所述蚀刻空间、贯通空间及空间彼此衔接而使所述微机电结构的微结构处于悬浮状态。

4.按照权利要求3所述的微型悬浮结构的制造方法，其特征在于，还包含以下步骤：

在硅衬底下表面制作具开口的阻挡层，所述阻挡层的开口相对应于所述微机电结构的微结构；

接着从所述阻挡层的开口进行深反应离子蚀刻，并且蚀刻硅衬底形成所述空间；

以及去除阻挡层。

5.按照权利要求3所述的微型悬浮结构的制造方法，其特征在于，还包含以下步骤：利用蚀刻将所述掩膜层的开口内外露的外露部分去除。

6.按照权利要求3所述的微型悬浮结构的制造方法，其特征在于，所述向下进行蚀刻步骤还包含去除掩膜层的步骤。

7.一种半导体微型悬浮结构，其特征在于：在硅衬底上表面形成至少一内具微机电结构的绝缘层，所述微机电结构包含彼此独立的至少一个微结构与金属电路，在所述微机电结构在绝缘层表面制作具有一开口的掩膜层，所述开口位于微机电结构预期蚀刻空间外侧，所述硅衬底下表面蚀刻形成一空间，且所述蚀刻空间朝向所述空间蚀刻形成一贯通空间，蚀刻空间、贯通空间及空间彼此衔接而使所述微机电结构的微结构处于悬浮状态。

8.按照权利要求7所述的微型悬浮结构，其特征在于，所述掩膜层的开口外覆盖一保护盖。

9.一种半导体微型悬浮结构的制造方法，其特征在于，包括下述步骤：

在硅衬底上表面形成内具微机电结构的绝缘层，所述微机电结构包含独立的至少一个微结构，所述微机电结构在绝缘层表面具有外露部分，其下方相对应于预期蚀刻空间设有相导通的金属插销堆栈层，所述金属插销堆栈层到达硅衬底上表面，且所述金属插销堆栈层仅通过所述绝缘层，而未接触所述微机电结构，且所述硅衬底下表面蚀刻形成一空间；

接着在绝缘层上表面制作具有一开口的掩膜层，所述掩膜层的开口位于所述外露部分的所有金属插销堆栈层外侧；

经过蚀刻将所述外露部分及所有插销堆栈层去除形成仅通过绝缘层的蚀刻空间；

从蚀刻空间朝向所述硅衬底的空间进行深反应离子蚀刻，并且形成一贯通空间，所述蚀刻空间、贯通空间及空间彼此衔接而使所述微机电结构的微结构处于悬浮状态。

10.按照权利要求9所述的微型悬浮结构的制造方法，其特征在于，还包含以下步骤：

在硅衬底下表面制作具开口的阻挡层，所述阻挡层的开口相对应于所述微机电结构的微结构；

接着从阻挡层的开口进行深反应离子蚀刻，并且蚀刻硅衬底形成所述空间；最后去除阻挡层。

11.按照权利要求9所述的微型悬浮结构的制造方法，其特征在于，形成所述贯通空间后还包含去除所述掩膜层的步骤。

12.一种半导体微型悬浮结构，其特征在于：在硅衬底上表面形成内具微机电结构的绝缘层，所述微机电结构包含独立的至少一个微结构，所述微机电结构具有外露部分及内藏部分，所述外露部分相对应于微机电结构预期蚀刻空间设有通孔，内藏部分所在位置较低，所述内藏部分位于通孔预期蚀刻空间内，且预期蚀刻空间仅通过所述绝缘层，另在外露部分上表面制作具有一开口的掩膜层，所述开口位于所述外露部分的通孔外侧，所述硅衬底下表面蚀刻形成一空间，且所述蚀刻空间朝向所述空间蚀刻形成一贯通空间，蚀刻空间、贯通空间及空间彼此衔接而使所述微机电结构的微结构处于悬浮状态。

13.按照权利要求12所述的微型悬浮结构的制造方法，其特征在于：所述掩膜层的开口外覆盖一保护盖。

14.一种半导体微型悬浮结构的制造方法，其特征在于，包括下述步骤：

在硅衬底上表面形成内具微机电结构的绝缘层，所述微机电结构包含彼此独立的至少一个微结构与多个金属电路，所述微机电结构具有外露部分及内藏部分，所述外露部分相对应微机电结构之间预期蚀刻空间设有通孔，所述内藏部分所在位置较低，所述内藏部分位于通孔预期蚀刻空间内，且预期蚀刻空间仅通过所述绝缘层，而未接触所述微机电结构，所述硅衬底下表面蚀刻形成一空间；

在绝缘层及外露部分上表面制作具有一开口的掩膜层，所述掩膜层的开口位于所述外露部分的所有通孔外侧；

接着依序从所述外露部分的通孔向下进行蚀刻，在绝缘层内会形成蚀刻空间，由于内藏部分所在位置较低，且其位于通孔预期蚀刻空间内，故内藏部分上方会蚀刻形成一深陷空间，所述蚀刻空间及深陷空间仅通过绝缘层，而蚀刻空间及深陷空间不会接触微机电结构；

将所述掩膜层的开口内外露的外露部分及内藏部分去除；

从蚀刻空间朝向所述硅衬底的空间进行深反应离子蚀刻，并且形成一贯通空间，所述蚀刻空间、贯通空间及空间彼此衔接而使所述微机电结构的微结构处于悬浮状态。

15.按照权利要求14所述的微型悬浮结构的制造方法，其特征在于，还包含以下步骤：

在硅衬底下表面制作具开口的阻挡层，所述阻挡层的开口相对应于所述微机电结构的微结构；

接着从阻挡层的开口进行深反应离子蚀刻，并且蚀刻硅衬底形成所述空间；以及去除所述阻挡层。

16.按照权利要求14所述的微型悬浮结构的制造方法，其特征在于，还包含在所述掩膜层的开口外覆盖保护盖的步骤。

Images