TWI392032B - 具有用於感測元件之晶圓級晶片尺度封裝之方法及裝置 - Google Patents
具有用於感測元件之晶圓級晶片尺度封裝之方法及裝置 Download PDFInfo
- Publication number
- TWI392032B TWI392032B TW094146740A TW94146740A TWI392032B TW I392032 B TWI392032 B TW I392032B TW 094146740 A TW094146740 A TW 094146740A TW 94146740 A TW94146740 A TW 94146740A TW I392032 B TWI392032 B TW I392032B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- interconnect
- sensing element
- sensor
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
- B81C2201/053—Depositing a protective layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本發明大致上關於晶片封裝,特別是關於晶圓級晶片尺度之封裝。
感測器在數以萬計的應用中使用且可用以收集多種型式資料的任何之一者。一些感測器用以決定例如一參考壓力及一量測壓力間或二量測壓力間之壓力差。典型而言,這些壓力感測器包括一積體晶片,其具有電路印製其上及/或感測或其他組件安裝其上。在一些感測器組態中,該晶片設在一硬殼中,這樣的組態用以保護該感測元件且在一晶片操作期間用以消散該電路所產生的熱量。在其他感測器組態中,該晶片也包括複數個連接線,藉此將該晶粒聯結至一電路板。這些連接線典型地從該晶片延伸至殼外。
雖然前述感測器組態大致上在大多數應用中操作良好,但這些感測器會面臨在其他應用中的某些缺點。例如,在一醫療裝置文章中,使用於可植入式醫療裝置的組件較佳地相當小,以便降低一植入病患所經歷的不適感。然而,具有例如上述那些外殼的傳統感測器可具有一相當高的高度及/或較大的涵蓋面積,因此將不必要地佔據能從該可植入式醫療裝置所省略的空間。在另一範例中,前述晶片的製造相當昂貴。結果,相當便宜的組件無法結合感測器晶片技術,或者,如果結合該晶片,組件的成本將增加。
因此,我們想要有一種比傳統積體晶片封裝小的積體晶片封裝。此外,想要有一種製造相當簡單且便宜的積體組件製造方法。再者,本發明其他所想要的特性及特徵從本發明後續的詳細說明及文後請求項,連同附圖及本發明背景將能逐漸明白。
本發明下列詳細說明本質上僅作舉例之用,因此將不限制本發明或本發明之應用及用法。再者,本發明不受本發明先前背景所提出之任何原理或本發明下列詳細說明所拘限。
請即參閱圖1,圖中說明一舉例積體組件或感測器100的截面圖。感測器100包括一基板層102、電路104、一感測元件106、一互連108,及一封裝層110。基板層102提供一與感測器組件耦接的基座。可以瞭解,基板層102可為傳統用於一基板之多種型式材料的任一者,例如包括矽、矽鍺、砷化鎵、絕緣體上的矽、絕緣玻璃、藍寶石,或任何其他型式的適合材料。電路104設在基板層102的至少一部分上且可經組態以用於多種積體電路應用,例如通信、傳輸、一般計算及類似應用。例如,在該舉例實施例中,電路104經組態以傳送壓力資料。電路104可用多種傳統方式的任何一種,例如絹印及微影法,形成於基板層102上。
感測元件106經組態可感測該感測器100周圍的週邊特徵。感測元件106可為用於感測週邊特別特徵之多種型式裝置的任一者。例如,在圖1所說明實施例中,感測元件106係一圓頂形薄膜,藉此界定其下方的一空腔112,該空腔膨脹或收縮以反應於該空腔112內之壓力及週邊壓力間的一壓力差。為處理所感測的特徵,感測元件106聯結至電路104。感測元件106以多種傳統方式的任一者直接或間接地聯結至電路104。感測元件106也可聯結至一提供參考資料的參考元件107。參考元件107可為適合提供參考資料之多種裝置的任一者。在圖1所說明實施例中,參考元件107係一圓頂形薄膜,其組態可提供一參考壓力。此外,參考元件107被揭示為緊鄰於感測元件106配置;然而,可以瞭解,參考編號107可聯結至感測器100的任何其他部分。在圖1實施例中,電路104係經組態以計算該參考壓力及該感測週邊壓力間的一差值。
互連108容許電路104將感測元件106所感測的資料,及/或感測元件106及參考元件106間所計算的一差值傳輸至其他未說明的外部組件。關於這一點,互連108係由適合傳送及接收資料的多種材料的任一者,例如金屬或聚矽所建構。互連108至少部分地設在一通過基板層102而形成的通孔120內。然而,互連108可位於感測器100的任何一段中。雖然一單一互連108及通孔120被說明,可以瞭解,可以不只一互連及通孔結合在感測器100中。
互連108具有一第一端114及一第二端116。第一端114聯結至電路104且可形成於互連108的一端,或如圖1所示,可為一分別形成之段件,其將後續地聯結至互連108。在任一情形中,第一端114係由能做電氣傳輸的傳導材料建構。第二端116延伸至感測器100的外部且提供感測器100及可與感測器100聯結的任何其他組件間的一介面,例如一電路板、模組外殼或基板。與第一端114類似,第二端116可形成為互連108的一部分,或者,且如圖1所示,可為一分別形成的段件。在圖1所說明實施例中,第二端116係一具有與互連108聯結的平坦段122及一與該平坦段122聯結的傳導段124的一段傳導材料。傳導段124從感測器100向外隆起。為避免互連108及電路104之間可能發生的交叉電氣性連接,一鈍化層126覆蓋基板層102及通孔120。鈍化層126可由許多絕緣材料的任一者所建構,例如聚對二甲苯基、二氧化矽、氮化矽及類似材料。
封裝層110用以保護電路104以防化學、物理、熱及/或任何其他型式的損壞。關於這一點,封裝層110係由多種封裝材料的任一者建構,該材料能承受供感測器放置入的任何化學、物理或熱環境中。適合材料包括塑膠、堅硬聚合物、聚醯亞胺及類似材料,但不限於此。為容許感測元件106與周圍環境接觸,一開口128提供其中。開口128設在感測元件106上,使得感測元件106實質上被曝露。或者,感測元件106配置於開口128內,如圖1所示。此外,開口128可沉積在參考元件107上,或參考元件107可沉積在開口128內。在一舉例實施例中,開口128係經定型,使得封裝層110不與感測元件106接觸。
現在參考圖2-6,可用以製造積體組件100的一舉例方法將加以討論。整個製程200將先大致說明。必須瞭解,下列說明中的括弧參考數字對應至與圖2中所示流程圖方塊所相關的參考編號。首先,取得一具有基板層302之晶圓300、電路304、至少一感測元件306及至少一互連308(202)。然後,一犧牲層330配置在各感測元件306上(204)。接著,一封裝層332施加至該晶圓300(206)。該晶圓300接著可被切塊(208)。最後,移除該犧牲層330(210)。這些步驟現在將詳細說明如下。
回到圖3,圖中說明一段舉例晶圓300的取得(202)。該晶圓段300包括一基板層302、印製或屏蔽其上的電路304、與該電路304聯結的至少一感測元件306,及一延伸通過該晶圓段300的互連308。該晶圓段300係一晶圓的一部分,該晶圓包括一個以上的晶圓段300。該晶圓可以用製造一晶圓之多種傳統方式的任一者做為製程200的一部分,例如利用前端製造技術,包括且不限定的有微影法、化學氣相沉積("CVD")、物理CVD、化學機械拋光、及/或化學蝕刻,及後端製造技術。或者,該晶圓300可在製程200之前取得。
如上所簡述,一犧牲層330沉積在各感測元件306上(204),如圖4所示。沉積可以多種方式的任一者實施。例如,在一實施例中,該犧牲層材料利用一適當組態的針狀物施配在各感測元件306上。在另一舉例實施例中,一適當地組態的遮罩被置放於該晶圓300上且犧牲層材料屏蔽在該遮罩及晶圓300上。在又一舉例實施例中,該犧牲層材料可利用一陰影遮罩及噴撒或旋上施加方式沉積。該犧牲層330較佳被沉積以使得至少該感測元件106完全被覆蓋。在一舉例實施例中,該犧牲層330係以一約0.020及2毫米間的厚度沉積。或者,該犧牲層330可為所產生感測器100之厚度的大約10%厚度。然而,可以瞭解,任何其他適合厚度也可使用。
該犧牲層材料可為多種材料的任一者,其適合暫時黏著至感測元件306以防損壞。較佳地,該材料係觸變性的,其能承受至少約140℃的固化溫度或可在製程200中所使用的任何其他溫度,且能忍受後續的蝕刻步驟而不致分解(208)。此外,當施加一移除溶液或移除製程時,該材料較佳可輕易地移除。在一舉例實施例中,該犧牲材料係水溶性的且可施加去離子水移除。在另一舉例實施例中,該材料可利用光阻劑剝除物質,或其他化學或電漿材料移除。適合的犧牲材料包括且不限定的有康州托令頓市Dymax公司所提供的黏著劑Dymax 9-20553,或加州普拉森提亞市Aquabond公司所提供的Aquabond S65。對於某些材料,有必要發生固化,以便充分地將犧牲層330設置在感測元件306上。將要瞭解,雖然在此所說明之犧牲層330係沉積在感測元件306上,沉積也可發生在不需被保護的任何其他晶圓安裝組件上。
在該犧牲層材料沉積之後,一封裝層332形成在該晶圓300上(206)。該封裝層332,如圖5所示,可利用多種傳統封裝晶圓方法的任一者形成,其包括液體成形技術,但不限於此。例如,可使用任何晶圓級的成形技術。在一舉例實施例中,當該晶圓300安裝於二滾筒間時,一由封裝層材料製成的片狀元件將置放在該晶圓300上。當該二熱滾筒接觸時,來自該滾筒的熱將該片狀元件熔化並使得該封裝層材料流動於該晶圓300上。較佳地,一封裝層材料被使用,使得該材料流動於該犧牲層330間的空間中,但不圍封該犧牲層330。用以製作該封裝層332的材料可為典型用作電路保護塗層的多種材料的任一者。例如,該封裝層332可為任何型式的塑膠、環氧樹脂、聚醯亞胺,或任何其他型式適合的絕緣材料。
在該封裝層332適當地形成在該晶圓300上之後,該晶圓300可被切塊(208)。於該切塊步驟(208)期間,該晶圓300被切塊成複數個晶粒或晶片300a、300b、300c,如圖6所示。切塊可利用任何傳統切塊方法實行,例如使用任何鋸切技術。雖然該切塊步驟(208)如在此說明係在該封裝步驟(206)之後發生,但將要瞭解,切塊可在製程(200)期間發生在任何其他適合的接合點,例如製程(200)端。
接著,犧牲層330從晶片300a移除(210)。犧牲層330可利用任何適當移除液,例如去離子水、電漿,或其他化學物移除,此依據所使用的犧牲層材料而定。在一範例中,該移除液在高壓下置放,且後續噴撒在該犧牲層330上。當犧牲層300材料被移除時,所形成之一開口338將感測元件308曝露,產生感測器100,如圖1所示。該晶片300a接著可安裝至一電路板或任何其他外部裝置。
因此,現在本發明已提供一種比傳統積體晶片封裝小的積體晶片尺度的封裝。此外,本發明提供的一種處理該晶片尺度封裝方法相當便宜且簡單。
雖然至少一舉例實施例已在本發明先前詳細說明中表示,但是應該瞭解,仍有許多的變化存在。同時必須瞭解,該舉例實施例或該等舉例實施例僅為範例,絕非為了限制本發明範圍、可應用性或組態。反而,先前詳細說明將提供習於此技者實施本發明一舉例實施例的準則,但要瞭解,各種變化可在一舉例實施例中所說明元件的功能及配置中取得,但不能偏離本發明在文後請求項及其合法等效技術所陳述的範圍。
100...感測器
102、302...基板層
104、304...電路
106、306...感測元件
107...參考元件
108、308...互連
110、332...封裝層
112...空腔
114、116...端
120...通孔
122...平坦段
124...傳導段
126...鈍化層
128...開口
200...製程
202、204、206、208、210...方塊
300、330...犧牲層
300a、300b、300c...晶片
本發明係參考下列附圖加以說明,其中相同參考編號指示相同元件,及圖1係一舉例感測器之截面圖;圖2說明一製造圖1所示感測器的舉例方法流程圖;圖3係圖2所示方法之一步驟的說明;圖4係圖2所示方法之另一步驟的說明;圖5係圖2所示方法之又一步驟的說明;及圖6係圖2所示方法之又一步驟的說明。
100...感測器
102...基板層
104...電路
106...感測元件
107...參考元件
108...互連
110...封裝層
112...空腔
114、116...端
120...通孔
122...平坦段
124...傳導段
126...鈍化層
128...開口
Claims (2)
- 一種感測器包含:一晶圓,其具有一第一及第二側,該晶圓之第一側與第二側之每一者具有一表面;一互連延伸在該晶圓之第一側與第二側其間,且其包含一第一端及一第二端,該互連之第一端曝露在該晶圓之第一側之該表面,且該互連之第二端曝露並沿著該晶圓之第二側之該表面之一部分延伸;一感測元件,其耦合並置放於該晶圓之第二側,該感測元件包含一第一部分及一第二部分,該第一部分與該互連之第二端接觸;形成於該晶圓第二側之電路,其與該互連及該感測元件接觸;及一封裝層,其耦合至該晶圓之第二側,該封裝層具有通過其間所形成之一開口,藉以曝露該感測元件之第二部分。
- 如請求項1之感測器,其中該封裝層包含塑膠、聚醯亞胺,或一絕緣體。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/039,688 US7109055B2 (en) | 2005-01-20 | 2005-01-20 | Methods and apparatus having wafer level chip scale package for sensing elements |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200711007A TW200711007A (en) | 2007-03-16 |
TWI392032B true TWI392032B (zh) | 2013-04-01 |
Family
ID=36684436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094146740A TWI392032B (zh) | 2005-01-20 | 2005-12-27 | 具有用於感測元件之晶圓級晶片尺度封裝之方法及裝置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7109055B2 (zh) |
EP (1) | EP1842224A4 (zh) |
JP (1) | JP2008529273A (zh) |
KR (1) | KR101174937B1 (zh) |
CN (1) | CN101065826A (zh) |
TW (1) | TWI392032B (zh) |
WO (1) | WO2006078374A1 (zh) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI313501B (en) * | 2006-03-22 | 2009-08-11 | Ind Tech Res Inst | A process for manufacture plastic package of mems devices and the structure for the same |
US7632698B2 (en) | 2006-05-16 | 2009-12-15 | Freescale Semiconductor, Inc. | Integrated circuit encapsulation and method therefor |
US7696621B2 (en) * | 2006-07-05 | 2010-04-13 | Microstrain, Inc. | RFID tag packaging system |
US8153016B2 (en) | 2007-10-03 | 2012-04-10 | Apple Inc. | Shaping a cover glass |
US8035216B2 (en) * | 2008-02-22 | 2011-10-11 | Intel Corporation | Integrated circuit package and method of manufacturing same |
WO2009129198A1 (en) * | 2008-04-15 | 2009-10-22 | Analog Devices, Inc. | Wafer level csp sensor |
US8037771B2 (en) * | 2009-05-13 | 2011-10-18 | Lsi Corporation | Electronic pressure-sensing device |
US20110108999A1 (en) * | 2009-11-06 | 2011-05-12 | Nalla Ravi K | Microelectronic package and method of manufacturing same |
US8901724B2 (en) | 2009-12-29 | 2014-12-02 | Intel Corporation | Semiconductor package with embedded die and its methods of fabrication |
US8742561B2 (en) | 2009-12-29 | 2014-06-03 | Intel Corporation | Recessed and embedded die coreless package |
US8535989B2 (en) | 2010-04-02 | 2013-09-17 | Intel Corporation | Embedded semiconductive chips in reconstituted wafers, and systems containing same |
US8319318B2 (en) | 2010-04-06 | 2012-11-27 | Intel Corporation | Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages |
JP5357100B2 (ja) * | 2010-04-09 | 2013-12-04 | アルプス電気株式会社 | フォースセンサパッケージ及びその製造方法 |
US8618652B2 (en) | 2010-04-16 | 2013-12-31 | Intel Corporation | Forming functionalized carrier structures with coreless packages |
US8939347B2 (en) | 2010-04-28 | 2015-01-27 | Intel Corporation | Magnetic intermetallic compound interconnect |
US9847308B2 (en) | 2010-04-28 | 2017-12-19 | Intel Corporation | Magnetic intermetallic compound interconnect |
US8434668B2 (en) | 2010-05-12 | 2013-05-07 | Intel Corporation | Magnetic attachment structure |
US8313958B2 (en) | 2010-05-12 | 2012-11-20 | Intel Corporation | Magnetic microelectronic device attachment |
US8609532B2 (en) | 2010-05-26 | 2013-12-17 | Intel Corporation | Magnetically sintered conductive via |
US20120001339A1 (en) | 2010-06-30 | 2012-01-05 | Pramod Malatkar | Bumpless build-up layer package design with an interposer |
US8372666B2 (en) | 2010-07-06 | 2013-02-12 | Intel Corporation | Misalignment correction for embedded microelectronic die applications |
US8754516B2 (en) | 2010-08-26 | 2014-06-17 | Intel Corporation | Bumpless build-up layer package with pre-stacked microelectronic devices |
US8304913B2 (en) | 2010-09-24 | 2012-11-06 | Intel Corporation | Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby |
US8937382B2 (en) | 2011-06-27 | 2015-01-20 | Intel Corporation | Secondary device integration into coreless microelectronic device packages |
US8848380B2 (en) | 2011-06-30 | 2014-09-30 | Intel Corporation | Bumpless build-up layer package warpage reduction |
DE102011083719B4 (de) * | 2011-09-29 | 2022-12-08 | Robert Bosch Gmbh | Verfahren zur Herstellung einer Zweichipanordnung |
EP2803083A4 (en) * | 2012-01-10 | 2014-12-31 | Hzo Inc | MASKS FOR APPLYING PROTECTIVE COATINGS TO ELECTRONIC ASSEMBLIES, MASKED ELECTRONIC ASSEMBLIES, AND ASSOCIATED METHODS |
JP5999302B2 (ja) * | 2012-02-09 | 2016-09-28 | セイコーエプソン株式会社 | 電子デバイスおよびその製造方法、並びに電子機器 |
JP5983912B2 (ja) * | 2012-02-09 | 2016-09-06 | セイコーエプソン株式会社 | 電子デバイスおよびその製造方法、並びに電子機器 |
US9257368B2 (en) | 2012-05-14 | 2016-02-09 | Intel Corporation | Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias |
US9685390B2 (en) | 2012-06-08 | 2017-06-20 | Intel Corporation | Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer |
JP2014522543A (ja) | 2012-06-18 | 2014-09-04 | エイチズィーオー・インコーポレーテッド | 完全に組み立てられている電子デバイスの内部表面へ保護被覆を塗工するためのシステム及び方法 |
US10449568B2 (en) | 2013-01-08 | 2019-10-22 | Hzo, Inc. | Masking substrates for application of protective coatings |
EP2780935A4 (en) | 2013-01-08 | 2015-11-11 | Hzo Inc | REMOVAL OF SELECTED PARTS FROM SUBSTRATE PROTECTIVE COATINGS |
US9894776B2 (en) | 2013-01-08 | 2018-02-13 | Hzo, Inc. | System for refurbishing or remanufacturing an electronic device |
US9595485B2 (en) * | 2014-06-26 | 2017-03-14 | Nxp Usa, Inc. | Microelectronic packages having embedded sidewall substrates and methods for the producing thereof |
ES2978368T3 (es) * | 2015-10-06 | 2024-09-11 | Carrier Corp | Dado de SMEM con estructuras sensibles |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6432737B1 (en) * | 2001-01-03 | 2002-08-13 | Amkor Technology, Inc. | Method for forming a flip chip pressure sensor die package |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5445559A (en) * | 1993-06-24 | 1995-08-29 | Texas Instruments Incorporated | Wafer-like processing after sawing DMDs |
US5511428A (en) * | 1994-06-10 | 1996-04-30 | Massachusetts Institute Of Technology | Backside contact of sensor microstructures |
JP2928755B2 (ja) * | 1996-11-05 | 1999-08-03 | 日本レック株式会社 | 電子部品の製造方法 |
JP2001227902A (ja) * | 2000-02-16 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置 |
US6335224B1 (en) * | 2000-05-16 | 2002-01-01 | Sandia Corporation | Protection of microelectronic devices during packaging |
EP1211722B9 (en) * | 2000-11-30 | 2005-07-13 | STMicroelectronics S.r.l. | Manufacturing method of electronic device package |
US20050048688A1 (en) * | 2000-12-07 | 2005-03-03 | Patel Satyadev R. | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
US6472243B2 (en) * | 2000-12-11 | 2002-10-29 | Motorola, Inc. | Method of forming an integrated CMOS capacitive pressure sensor |
JP2003282791A (ja) | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | 接触型センサ内蔵半導体装置及びその製造方法 |
US6635509B1 (en) * | 2002-04-12 | 2003-10-21 | Dalsa Semiconductor Inc. | Wafer-level MEMS packaging |
US7071032B2 (en) * | 2002-08-01 | 2006-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Material to improve image sensor yield during wafer sawing |
DE10246283B3 (de) * | 2002-10-02 | 2004-03-25 | Infineon Technologies Ag | Verfahren zur Herstellung von Kanälen und Kavitäten in Halbleitergehäusen und elektronisches Bauteil mit derartigen Kanälen und Kavitäten |
US7014888B2 (en) * | 2002-12-23 | 2006-03-21 | Freescale Semiconductor, Inc. | Method and structure for fabricating sensors with a sacrificial gel dome |
DE10316776B4 (de) * | 2003-04-11 | 2005-03-17 | Infineon Technologies Ag | Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement |
US6951769B2 (en) * | 2003-06-04 | 2005-10-04 | Texas Instruments Incorporated | Method for stripping sacrificial layer in MEMS assembly |
US7091058B2 (en) * | 2003-12-11 | 2006-08-15 | Omnivision Technologies, Inc. | Sacrificial protective layer for image sensors and method of using |
-
2005
- 2005-01-20 US US11/039,688 patent/US7109055B2/en active Active
- 2005-12-14 KR KR1020077016574A patent/KR101174937B1/ko active IP Right Grant
- 2005-12-14 CN CNA2005800400747A patent/CN101065826A/zh active Pending
- 2005-12-14 EP EP05854003A patent/EP1842224A4/en not_active Withdrawn
- 2005-12-14 WO PCT/US2005/045204 patent/WO2006078374A1/en active Application Filing
- 2005-12-14 JP JP2007552128A patent/JP2008529273A/ja active Pending
- 2005-12-27 TW TW094146740A patent/TWI392032B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6432737B1 (en) * | 2001-01-03 | 2002-08-13 | Amkor Technology, Inc. | Method for forming a flip chip pressure sensor die package |
Also Published As
Publication number | Publication date |
---|---|
US20060160264A1 (en) | 2006-07-20 |
WO2006078374A1 (en) | 2006-07-27 |
KR101174937B1 (ko) | 2012-08-17 |
JP2008529273A (ja) | 2008-07-31 |
EP1842224A4 (en) | 2012-07-04 |
TW200711007A (en) | 2007-03-16 |
CN101065826A (zh) | 2007-10-31 |
US7109055B2 (en) | 2006-09-19 |
EP1842224A1 (en) | 2007-10-10 |
KR20070095959A (ko) | 2007-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI392032B (zh) | 具有用於感測元件之晶圓級晶片尺度封裝之方法及裝置 | |
US10157811B2 (en) | Chip package and method for forming the same | |
CN104218022B (zh) | 晶片封装体及其制造方法 | |
TWI508194B (zh) | 電子元件封裝體及其製作方法 | |
JP4486229B2 (ja) | ウエハパッケージの製造方法 | |
TWI512930B (zh) | 晶片封裝體及其形成方法 | |
KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8513041B2 (en) | MEMS integrated chip and method for making same | |
TW201733056A (zh) | 晶片封裝體及其製造方法 | |
CN103426838B (zh) | 晶片封装体及其形成方法 | |
US9666625B2 (en) | Method of making low profile sensor package with cooling feature | |
WO2005004195A2 (en) | Method and apparatus for packaging integrated circuit devices | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
TWI430415B (zh) | 晶片封裝體及其製造方法 | |
US9362134B2 (en) | Chip package and fabrication method thereof | |
US20220221363A1 (en) | Pressure Sensor Device and Method for Forming a Pressure Sensor Device | |
CN104701332A (zh) | 具有冷却特征的传感器封装和制造其的方法 | |
CN107369695B (zh) | 晶片封装体与其制造方法 | |
US9502344B2 (en) | Wafer level packaging of electronic device | |
JP2012069918A (ja) | チップパッケージビルドアップのシステム及び方法 | |
TW201631718A (zh) | 晶片封裝體及其製造方法 | |
TWI643325B (zh) | 影像感測器及其製造方法 | |
TW201705412A (zh) | 微電子構件裝置的製造方法及微電子構件裝置 |