CN101065826A - 具有用于感测元件的晶片级芯片规模封装的方法和设备 - Google Patents

具有用于感测元件的晶片级芯片规模封装的方法和设备 Download PDF

Info

Publication number
CN101065826A
CN101065826A CNA2005800400747A CN200580040074A CN101065826A CN 101065826 A CN101065826 A CN 101065826A CN A2005800400747 A CNA2005800400747 A CN A2005800400747A CN 200580040074 A CN200580040074 A CN 200580040074A CN 101065826 A CN101065826 A CN 101065826A
Authority
CN
China
Prior art keywords
wafer
expendable material
accordance
sensing element
predetermined thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800400747A
Other languages
English (en)
Inventor
威廉·G·麦克都纳德
斯蒂芬·R·霍泊尔
阿尔温德·S·萨利安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101065826A publication Critical patent/CN101065826A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提出了制造传感器(100)的方法。该方法包括：在晶片上沉积第一预定厚度的牺牲材料(330)，该晶片具有安装于其上的至少一个感测元件，所述牺牲材料至少部分地沉积在所述至少一个感测元件上；在晶片上并且围绕着所沉积的牺牲材料形成第二预定厚度的密封层(332)，该第二预定厚度小于所述第一预定厚度；和去除所述牺牲材料。还提出了按照前述方法制造传感器的设备。

Description

具有用于感测元件的晶片级芯片规模封装的方法和设备
技术领域
本发明总地来讲涉及芯片封装，更加具体地讲，涉及晶片级芯片规模封装。
背景技术
传感器用在多种应用中并且可以被用来采集多种类型的数据中的任何一种。某些传感器用来确定例如参考压力和测得压力之间或者两个测得压力之间的压力差。典型地，这些压力传感器包括集成芯片，该集成芯片具有印刷于其上的电路和/或安装在其上的感测或其它组件。在某些传感器构造中，将芯片安放在硬壳内，该硬壳构成为用来保护感测组件并且消散芯片工作期间电路产生的热量。在其它一些传感器构造中，芯片还包括多条接合线(bond wire)，这些接合线用于将管芯(die)与电路板接合起来。接合线典型地从芯片伸出并且伸出到外壳之外。
虽然前面提到的传感器构造一般来说在大多数应用中工作良好，但是在其它一些应用中它们可能表现出某些缺陷。例如，在医疗设备的情境下，用在可植入医疗设备中的组件最好极其微小，以便减小受植病人可能经受的不适。不过，带有外壳的常规传感器(比如前面介绍的那些传感器)可能具有相对较高的高度和/或较大的覆盖(footprint)几何尺寸，从而不必要地占用可能从可植入医疗设备中消除的空间。在另一个例子中，前面提到的芯片制造起来可能成本会比较高。结果，成本相对较低的组件可能无法加入传感器芯片技术，或者，如果芯片被加入，则组件的成本会增高。
由此，希望具有与常规集成芯片封装相比相对较小的集成芯片封装。此外，希望具有制造起来相对简单并且成本低廉的集成组件的制作方法。而且，从随后的本发明的详细介绍和所附权利要求中，连同附图和本发明的这一背景技术一起考虑，本发明的其它期望的特征和特点将会变得显而易见。
附图说明
在下文中将结合附图介绍本发明，其中相似的附图标记指代相似的元件，并且
附图1是示例性传感器的横截面图；
附图2是示出制造附图1中所示的传感器的示例性方法的流程图；
附图3是附图2中示出的方法的步骤的图解说明；
附图4是附图2中示出的方法的另一个步骤的图解说明；
附图5是附图2中示出的方法的再另一个步骤的图解说明；和
附图6是附图2中示出的方法的再另一个步骤的图解说明。
具体实施方式
下面的本发明的详细说明从性质上来讲仅仅是示例性的，并且并非打算用来限制本发明或者本发明的应用和用途。而且，无意受到前述本发明的背景或者随后本发明的详细说明中给出的任何理论的约束。
现在转到附图1，示出了示例性集成组件或传感器100的横截面图。传感器100包括衬底层102、电路104、感测元件106、互连件108和密封剂层110。衬底层102提供传感器组件与之耦合的底座。可以理解，衬底层102可以是常规上用于衬底的众多材料类型中的任何一种，包括例如硅、锗化硅、砷化镓、绝缘体上硅、绝缘玻璃、蓝宝石或者任何其它类型的适当材料。电路104安放在衬底层102的至少一部分上并且可以是针对各种不同的集成电路应用构成的，例如，是针对通信、运输、通用计算之类的应用构成的。例如，在示例性实施方式中，将电路104构成为用来传递压力数据。电路104可以以众多常规方式中的任何一种方式形成在衬底层102上，例如，丝网印刷和光刻。
感测元件106构成为用来感测传感器100周围的环境特性。感测元件106可以是可以用来感测特定的环境特性的众多类型的装置中的任何一种。例如，在附图1中所示的实施方式中，感测元件106是薄的屋顶状薄膜，在该薄膜下方限定出空腔112，该空腔112响应于空腔112内的压力与环境压力之间的压力差而膨胀或收缩。为了处理所感测到的特性，感测元件106与电路104耦合。感测元件106可以以众多常规方式中的任何一种方式直接或间接耦合到电路104。感测元件106还可以与参考元件107耦合，参考元件107提供参考数据。参考元件107可以是众多适于提供参考数据的装置中的任何一种。在附图1中所示的实施方式中，参考元件107是屋顶状薄膜，该薄膜构成为用来提供参考压力。此外，所示的参考元件107设置成紧随感测元件106；不过，可以理解，参考元件107可以与传感器100的任何其它部分耦合。在附图1中的实施方式中，电路104构成为用来计算参考压力与感测的环境压力之间的差。
互连件108使得电路104能够将感测元件106感测到的数据和/或感测元件106与参考元件107之间计算的差发送到其它未图示的外部组件。就此而言，互连件108是由适于传送和接收数据的众多材料中的任何一种构成的，例如，金属或多晶硅。互连件108至少部分地设置在穿过衬底层102形成的过孔120内。不过，互连件108可以位于传感器100的任何部分内。虽然示出的是单个互连件108和过孔120，但是可以理解，可以将不止一个互连件和过孔加入到传感器100内。
互连件108具有第一端114和第二端116。第一端114与电路104耦合并且可以形成在互连件108的一端处，或如附图1中所示，可以是随后与互连件108耦合的单独形成的部件。在任何一种情况下，第一端114都是由能够进行电通信的导电材料构成的。第二端116伸出到传感器100之外并且提供传感器100与任何可以和传感器100耦合的外部组件(例如，电路板、模块外壳或基板)之间的接口。类似于第一端114，第二端116可以形成为互连件108的一部分，或者如附图1中所示，可以是单独形成的部件。在附图1中所示的实施方式中，第二端116是一片具有与互连件108耦合的平坦部分122和与平坦部分122耦合的导电部分124的导电材料。导电部分124从传感器100向外突出。为了防止可能在互连件108与电路104之间出现的交叉电连接，钝化层126覆盖在衬底层102和过孔120上。钝化层126可以由多种绝缘材料中的任何一种构成，例如，聚对二甲苯、二氧化硅、氮化硅之类的材料。
采用密封剂层110来保护电路104不受化学、物理、热和/或任何其它类型的伤害。为此，密封剂层110由能够耐受传感器100可能处于其中的任何化学、物理或热环境的众多类型的密封材料中的任何一种构成。适当的材料包括但不局限于，塑料、刚性聚合物、聚酰亚胺之类的材料。为了使感测元件106能够接触环境，在其中设置了开口128。将开口128设置在感测元件106上方，使得感测元件106充分露出。按照另一种可选方案，将感测元件106设置在开口128内，如附图1中所示。此外，可以将开口128设置在参考元件107上方，或者可以将参考元件107设置在开口128内。在一种示例性实施方式中，将开口128的尺寸形成为使得密封剂层110不接触感测元件106。
现在参照附图2-6讨论可以制造集成组件100的示例性方法。将首先一般性地描述总体工艺200。应当理解，下面的描述中的带括号的附图标记对应于附图2中所示的与流程块相关联的附图标记。首先，获得具有衬底层302、电路304、至少一个感测元件306和至少一个互连件308的晶片300(202)。然后，在各个感测元件306上沉积牺牲层330(204)。接着，将密封剂层332涂敷到晶片300上(206)。然后可以对晶片300进行切割(208)。最后，去除牺牲层330(210)。现在将在下面进一步详细介绍这些步骤。
转到附图3，示出可以获得(202)的示例性晶片300的一部分。晶片部分300包括衬底层302、印刷或丝网印刷到衬底层上的电路304、与电路304耦合的至少一个感测元件306和延伸穿过晶片部分300的互连件308。晶片部分300是包括不止一个晶片部分300的晶片的一部分。晶片可以是以众多用于制造晶片的常规方式(例如，使用前端制造技术(包括但不局限于，光刻、化学汽相沉积(“CVD”)、物理CVD、化学机械平面化和/或化学蚀刻)和后端制造技术)中的任何一种方式作为工艺200的一部分而制造的。按照另外一种可选方案，晶片300可以是在工艺200之前获得的。
如前面简要提到的，接下来，将附图4中所示的牺牲层330沉积到各个感测元件306上(204)。沉积可以是以众多方式中的任何一种方式来进行的。例如，在一种实施方式中，牺牲层材料是使用适当构造的针分配到各个感测元件306上的。在另一种示例性实施方式中，将适当构造的掩模放在晶片300上并且将牺牲层材料丝网印刷到掩模和晶片300上。在另一种示例性实施方式中，牺牲层材料可以是使用遮光掩模(shadow mask)和喷镀或者旋涂来沉积的。最好将牺牲层330沉积成使得至少将感测元件106完全覆盖。在一种示例性实施方式中，将牺牲层330沉积成具有介于大约0.020和2mm之间的厚度。按照另一种可选方案，可以将牺牲层330沉积成厚度为最终得到的传感器100的厚度的大约10％。不过，可以理解，也可以采用任何其它适当的厚度。
牺牲层材料可以是适于临时无损害地粘附在感测元件306上的多种材料中的任何一种。最好，该材料是摇溶的，能够耐受至少大于140℃的固化温度或者工艺200中可能采用的任何其它温度，并且能够耐受随后的分割步骤(208)而不分解。此外，该材料最好在施加去除溶液或去除工艺时可以容易地去除。在一种示例性实施方式中，牺牲层材料是溶于水的并且在施加去离子水的情况下是可去除的。在另一种示例性实施方式中，该材料可以通过使用光致抗蚀剂剥离剂或者另一种化学或等离子材料去除。适当的牺牲层材料包括但不局限于，由托灵顿的Dymax Corporation提供的粘合剂Dymax 9-20553、由加利福尼亚布雷森莎的Aquabond，LLC提供的CT或Aquabond S65。对于某些材料，可能需要进行固化才能将牺牲层330充分设置在感测元件306上。可以理解，虽然这里将牺牲层330描述为沉积在感测元件306上，但是沉积也可以发生在不需要加以保护的任何其它晶片上安装的组件上。
在沉积了牺牲层材料之后，在晶片300上形成密封剂层332(206)。附图5中所示的密封剂层332可以是使用众多用来密封晶片的常规方法中的任何一种来形成的，包括但不局限于，液体成型(molding)技术。例如，可以使用任何晶片级成型技术。在一种示例性实施方式中，在将晶片300安装在两个热压盘之间时，将由密封剂层材料制成的小球放在晶片300上。在热压盘合到一起时，压盘发出的热量融化小球，促使密封剂层材料在晶片300上流动。最好，使用这样的密封剂层材料量：使得该材料流到牺牲层330之间的空间内，而不会包裹牺牲层330。用来制作密封剂层332的材料可以是通常用作电路上的保护涂层的多种材料中的任何一种。例如，密封剂层332可以是任何类型的塑料、环氧树脂、聚酰亚胺或者任何其它类型的适当绝缘材料。
在将密封剂层332适当形成在晶片300上之后，可以对晶片300进行切割(208)。在切割步骤(208)期间，将晶片300切成多个管芯或芯片300a、300b、300c，如附图6所示。切割可以使用任何常规切割方法来进行，比如采用任何锯切技术。虽然这里将切割步骤(208)描述为在密封步骤(206)之后进行，但是可以理解，切割可以在工艺(200)期间的任何其它适当交接点处进行，例如，在工艺(200)结束时进行。
接下来，将牺牲层330从芯片300a上去除(210)。牺牲层330可以取决于所采用的牺牲层材料使用任何适当的去除溶液(比如去离子水、等离子体或其它化学制剂)来去除。在一个例子中，将去除溶液置于高压下并且随后喷涂在牺牲层330上。当去除了牺牲层330时，形成露出感测元件308的开口338，得到如附图1所示的传感器100。然后可以将芯片300a安装到电路板或任何其它外部装置上。
这样，现在就给出了与常规集成芯片封装相比相对较小的集成芯片规模封装。此外，给出了成本相对较低并且简单的处理芯片规模封装的方法。
虽然在前面的本发明的详细描述中给出了至少一种示例性实施方式，但是应该意识到，存在大量变化方案。还应当理解示例性实施方式仅仅是例子，并非打算用来以任何方式限制本发明的范围、适用性或构造。而是，前面的详细介绍将会为本领域技术人员提供实现本发明的示例性实施方式的便利途径，将会理解，在示例性实施方式中介绍的元件的功能和排列方式方面可以进行各种各样的改变，而不会超出所附权利要求及其法律上的等同内容中提出的本发明的范围。

Claims (20)

1.一种制造传感器的方法，包括：
在晶片上沉积第一预定厚度的牺牲材料，该晶片具有安装于其上的至少一个感测元件，所述牺牲材料至少部分地沉积在所述至少一个感测元件上；
在晶片上、围绕着所沉积的牺牲材料形成第二预定厚度的密封层，该第二预定厚度小于所述第一预定厚度；和
去除所述牺牲材料。
2.按照权利要求1所述的方法，还包括在去除步骤之前对晶片进行切割以形成多个芯片的步骤。
3.按照权利要求1所述的方法，还包括在沉积步骤之后固化所述晶片和所沉积的牺牲材料的步骤。
4.按照权利要求1所述的方法，其中所述沉积步骤还包括沉积具有摇溶属性并且具有耐受至少大约140℃的温度的能力的材料。
5.按照权利要求4所述的方法，其中沉积所述材料的步骤还包括沉积临时的、溶于水的热塑性粘接材料。
6.按照权利要求1所述的方法，其中所述沉积步骤包括从针将牺牲材料分配到晶片上。
7.按照权利要求1所述的方法，其中所述沉积步骤包括：
将掩模放置在晶片上，该掩模露出所述至少一个感测元件；
在所述掩模上丝网印刷所述牺牲材料。
8.按照权利要求1所述的方法，其中形成密封层的步骤包括使用液体成型技术来形成密封层。
9.按照权利要求1所述的方法，其中所述去除步骤包括将溶剂涂敷到所述牺牲材料上。
10.按照权利要求9所述的方法，其中所述去除步骤包括将高压去离子水喷涂到所述牺牲材料上。
11.按照权利要求9所述的方法，其中所述去除步骤包括将光致抗蚀剂涂敷到所述牺牲材料上。
12.按照权利要求9所述的方法，其中所述去除步骤包括将等离子体涂敷到所述牺牲材料上。
13.按照权利要求1所述的方法，还包括在去除所述牺牲材料的步骤之后将晶片耦接到电路板上。
14.一种制造传感器的方法，包括：
在晶片上沉积第一预定厚度的牺牲材料，该晶片具有安装于其上的至少一个感测元件，所述牺牲材料具有摇溶属性并且具有耐受至少大约140℃的温度的能力，并且所述牺牲材料至少部分地沉积在所述至少一个感测元件上；
在晶片上、围绕着所沉积的牺牲材料形成第二预定厚度的密封层，该第二预定厚度小于所述第一预定厚度；和
去除所述牺牲材料。
15.按照权利要求14所述的方法，其中所述沉积步骤包括从针将牺牲材料分配到晶片上。
16.按照权利要求14所述的方法，其中所述沉积步骤包括：
将掩模放置在晶片上，该掩模露出所述至少一个感测元件；
在所述掩模上丝网印刷所述牺牲材料。
17.按照权利要求14所述的方法，其中形成密封层的步骤包括使用液体成型技术来形成密封层。
18.按照权利要求14所述的方法，其中所述去除步骤包括将溶剂涂敷到所述牺牲材料上。
19.一种传感器，包括：
晶片，该晶片具有第一和第二侧，以及在这两侧之间延伸的互连件，所述互连件具有在所述第一侧的表面上露出的端部；
感测元件，耦合到所述晶片的第二侧；和
密封剂层，耦合到所述晶片的第二侧，该密封剂层具有穿过其中延伸并且设置在所述传感器上方的开口，从而露出所述感测元件。
20.按照权利要求19所述的传感器，其中密封剂层包括塑料、聚酰亚胺或绝缘体。
CNA2005800400747A 2005-01-20 2005-12-14 具有用于感测元件的晶片级芯片规模封装的方法和设备 Pending CN101065826A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/039,688 US7109055B2 (en) 2005-01-20 2005-01-20 Methods and apparatus having wafer level chip scale package for sensing elements
US11/039,688 2005-01-20

Publications (1)

Publication Number Publication Date
CN101065826A true CN101065826A (zh) 2007-10-31

Family

ID=36684436

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800400747A Pending CN101065826A (zh) 2005-01-20 2005-12-14 具有用于感测元件的晶片级芯片规模封装的方法和设备

Country Status (7)

Country Link
US (1) US7109055B2 (zh)
EP (1) EP1842224A4 (zh)
JP (1) JP2008529273A (zh)
KR (1) KR101174937B1 (zh)
CN (1) CN101065826A (zh)
TW (1) TWI392032B (zh)
WO (1) WO2006078374A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103030101A (zh) * 2011-09-29 2013-04-10 罗伯特·博世有限公司 用于制造双芯片装置的方法以及相应的双芯片装置
CN103241702A (zh) * 2012-02-09 2013-08-14 精工爱普生株式会社 电子器件及其制造方法、以及电子设备
CN103241703A (zh) * 2012-02-09 2013-08-14 精工爱普生株式会社 电子器件及其制造方法、以及电子设备

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313501B (en) * 2006-03-22 2009-08-11 Ind Tech Res Inst A process for manufacture plastic package of mems devices and the structure for the same
US7632698B2 (en) * 2006-05-16 2009-12-15 Freescale Semiconductor, Inc. Integrated circuit encapsulation and method therefor
WO2008005547A2 (en) * 2006-07-05 2008-01-10 Microstrain, Inc. Rfid tag packaging system
US8153016B2 (en) 2007-10-03 2012-04-10 Apple Inc. Shaping a cover glass
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
WO2009129198A1 (en) * 2008-04-15 2009-10-22 Analog Devices, Inc. Wafer level csp sensor
US8037771B2 (en) * 2009-05-13 2011-10-18 Lsi Corporation Electronic pressure-sensing device
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
JP5357100B2 (ja) * 2010-04-09 2013-12-04 アルプス電気株式会社 フォースセンサパッケージ及びその製造方法
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
AU2013208114B2 (en) * 2012-01-10 2014-10-30 Hzo, Inc. Masks for use in applying protective coatings to electronic assemblies, masked electronic assemblies and associated methods
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
WO2013192222A2 (en) 2012-06-18 2013-12-27 Hzo, Inc. Systems and methods for applying protective coatings to internal surfaces of fully assembled electronic devices
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
JP2016509533A (ja) 2013-01-08 2016-03-31 エイチズィーオー・インコーポレーテッド 保護被覆塗工に向けた基板のマスキング
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
EP3153851B1 (en) * 2015-10-06 2024-05-01 Carrier Corporation Mems die with sensing structures

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445559A (en) * 1993-06-24 1995-08-29 Texas Instruments Incorporated Wafer-like processing after sawing DMDs
US5511428A (en) * 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
JP2928755B2 (ja) * 1996-11-05 1999-08-03 日本レック株式会社 電子部品の製造方法
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
EP1211722B9 (en) * 2000-11-30 2005-07-13 STMicroelectronics S.r.l. Manufacturing method of electronic device package
US20050048688A1 (en) * 2000-12-07 2005-03-03 Patel Satyadev R. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6472243B2 (en) * 2000-12-11 2002-10-29 Motorola, Inc. Method of forming an integrated CMOS capacitive pressure sensor
US6432737B1 (en) * 2001-01-03 2002-08-13 Amkor Technology, Inc. Method for forming a flip chip pressure sensor die package
JP2003282791A (ja) * 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法
US6635509B1 (en) * 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
US7071032B2 (en) * 2002-08-01 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Material to improve image sensor yield during wafer sawing
DE10246283B3 (de) * 2002-10-02 2004-03-25 Infineon Technologies Ag Verfahren zur Herstellung von Kanälen und Kavitäten in Halbleitergehäusen und elektronisches Bauteil mit derartigen Kanälen und Kavitäten
US7014888B2 (en) 2002-12-23 2006-03-21 Freescale Semiconductor, Inc. Method and structure for fabricating sensors with a sacrificial gel dome
DE10316776B4 (de) * 2003-04-11 2005-03-17 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
US6951769B2 (en) * 2003-06-04 2005-10-04 Texas Instruments Incorporated Method for stripping sacrificial layer in MEMS assembly
US7091058B2 (en) * 2003-12-11 2006-08-15 Omnivision Technologies, Inc. Sacrificial protective layer for image sensors and method of using

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103030101A (zh) * 2011-09-29 2013-04-10 罗伯特·博世有限公司 用于制造双芯片装置的方法以及相应的双芯片装置
CN103241702A (zh) * 2012-02-09 2013-08-14 精工爱普生株式会社 电子器件及其制造方法、以及电子设备
CN103241703A (zh) * 2012-02-09 2013-08-14 精工爱普生株式会社 电子器件及其制造方法、以及电子设备
US9420691B2 (en) 2012-02-09 2016-08-16 Seiko Epson Corporation Electronic device, method for manufacturing thereof, and electronic apparatus
CN103241702B (zh) * 2012-02-09 2016-08-24 精工爱普生株式会社 电子器件及其制造方法、以及电子设备
CN103241703B (zh) * 2012-02-09 2017-07-21 精工爱普生株式会社 电子器件及其制造方法、以及电子设备

Also Published As

Publication number Publication date
US20060160264A1 (en) 2006-07-20
JP2008529273A (ja) 2008-07-31
TWI392032B (zh) 2013-04-01
WO2006078374A1 (en) 2006-07-27
US7109055B2 (en) 2006-09-19
TW200711007A (en) 2007-03-16
EP1842224A1 (en) 2007-10-10
KR20070095959A (ko) 2007-10-01
EP1842224A4 (en) 2012-07-04
KR101174937B1 (ko) 2012-08-17

Similar Documents

Publication Publication Date Title
CN101065826A (zh) 具有用于感测元件的晶片级芯片规模封装的方法和设备
CN109844938B (zh) 具有增强性能的晶片级封装
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
US7524753B2 (en) Semiconductor device having through electrode and method of manufacturing the same
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
CN102969252A (zh) 利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装
CN110112108A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
CN109801893A (zh) 半导体装置
EP1478021B1 (en) Semiconductor device and manufacturing method thereof
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
JP4357278B2 (ja) 集積回路ダイ製作方法
JP2001223288A (ja) 集積回路装置とその製法
US7183138B2 (en) Method and apparatus for decoupling conductive portions of a microelectronic device package
US7052933B2 (en) Method of manufacturing an electronic device, and electronic device
CN113169081B (zh) 具有增强性能的晶片级扇出封装
CN106057758A (zh) 用于晶圆级封装件的互连结构及其形成方法
US7863761B2 (en) Integrated circuit package system with molding vents

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20071031