JPH09213841A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09213841A JPH09213841A JP8015530A JP1553096A JPH09213841A JP H09213841 A JPH09213841 A JP H09213841A JP 8015530 A JP8015530 A JP 8015530A JP 1553096 A JP1553096 A JP 1553096A JP H09213841 A JPH09213841 A JP H09213841A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- conductor circuit
- chip mounting
- outer lead
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 安定した放熱性及び絶縁性を確保しつつ、容
易に作製可能な半導体装置を提供することである。 【解決手段】 金属基材上に絶縁層を介して導体回路パ
ターンが形成され、該導体回路パターン上に半導体チッ
プを搭載したチップ搭載部と、該チップ搭載部における
前記金属基材、前記絶縁層及び前記導体回路パターンの
積層を延設してなる絶縁金属型リードフレームで構成さ
れたアウターリード部とを有し、前記チップ搭載部の前
記金属基材の裏面及び前記アウターリード部を露出する
形で樹脂封止した半導体装置であって、前記積層のうち
少なくとも前記導体回路パターンを残す形で、前記チッ
プ搭載部と前記アウターリード部とを分離した。
易に作製可能な半導体装置を提供することである。 【解決手段】 金属基材上に絶縁層を介して導体回路パ
ターンが形成され、該導体回路パターン上に半導体チッ
プを搭載したチップ搭載部と、該チップ搭載部における
前記金属基材、前記絶縁層及び前記導体回路パターンの
積層を延設してなる絶縁金属型リードフレームで構成さ
れたアウターリード部とを有し、前記チップ搭載部の前
記金属基材の裏面及び前記アウターリード部を露出する
形で樹脂封止した半導体装置であって、前記積層のうち
少なくとも前記導体回路パターンを残す形で、前記チッ
プ搭載部と前記アウターリード部とを分離した。
Description
【０００１】
【発明の属する技術分野】本発明は、放熱板と電極リー
ドが露出する樹脂モールド型の半導体装置、及びその製
造方法に関する。
ドが露出する樹脂モールド型の半導体装置、及びその製
造方法に関する。
【０００２】
【従来の技術】従来、この種の分野の半導体装置として
は、例えば図４に示すようなものがあった。
は、例えば図４に示すようなものがあった。
【０００３】図４は、従来の樹脂モールド型パワーモジ
ュールの断面図である。
ュールの断面図である。
【０００４】このパワーモジュールは、金属基材１０１
上に絶縁層１０２を介して導体回路パターン１０３が形
成されている。該導体回路パターン１０３表面上の所定
箇所には、固着材１０４によってパワーディバイス（以
下単にチップという）１０５が固着されている。チップ
１０５の電極は、ワイヤ１０６を介して導体回路パター
ン１０３にボンディングされ、その導体回路パターン１
０３の端部とリードフレーム１０７とが配線材１０８を
介して接続されている。そして、前記金属基材１０１の
裏面全体とリードフレーム１０７のアウタリード部とが
露出する形で、装置全体が樹脂１０９により封止されて
いる。
上に絶縁層１０２を介して導体回路パターン１０３が形
成されている。該導体回路パターン１０３表面上の所定
箇所には、固着材１０４によってパワーディバイス（以
下単にチップという）１０５が固着されている。チップ
１０５の電極は、ワイヤ１０６を介して導体回路パター
ン１０３にボンディングされ、その導体回路パターン１
０３の端部とリードフレーム１０７とが配線材１０８を
介して接続されている。そして、前記金属基材１０１の
裏面全体とリードフレーム１０７のアウタリード部とが
露出する形で、装置全体が樹脂１０９により封止されて
いる。
【０００５】上記半導体装置によれば、チップ１０５で
発生した熱を金属基材１０１を通して外部に放出するこ
とができ、しかも、絶縁層１０２によって導体回路パタ
ーン１０３と金属基材１０１との絶縁性を確保してい
る。
発生した熱を金属基材１０１を通して外部に放出するこ
とができ、しかも、絶縁層１０２によって導体回路パタ
ーン１０３と金属基材１０１との絶縁性を確保してい
る。
【０００６】上記半導体装置の製造方法としては、ま
ず、金属基材１０１上に絶縁層１０２を形成した後、そ
の絶縁層１０２表面上に導体回路パターン１０３を形成
する。続いて、導体回路パターン１０３に固着材１０４
によってチップ１０５を固着した後、ワイヤ１０６のボ
ンディングを行い、さらに配線材１０８を介在させ、導
体回路パターン１０３とリードフレーム１０７とをウェ
ディング（溶接）または半田付け等により接続する配線
工程を行う。そして、トランスファーモールド法を用い
て、樹脂１０９により封止する。
ず、金属基材１０１上に絶縁層１０２を形成した後、そ
の絶縁層１０２表面上に導体回路パターン１０３を形成
する。続いて、導体回路パターン１０３に固着材１０４
によってチップ１０５を固着した後、ワイヤ１０６のボ
ンディングを行い、さらに配線材１０８を介在させ、導
体回路パターン１０３とリードフレーム１０７とをウェ
ディング（溶接）または半田付け等により接続する配線
工程を行う。そして、トランスファーモールド法を用い
て、樹脂１０９により封止する。
【０００７】このように、チップ搭載部とアウターリー
ド部とは予め分離された状態となっており、上記配線工
程によってこれらを接続した後、樹脂モールドされる。
ド部とは予め分離された状態となっており、上記配線工
程によってこれらを接続した後、樹脂モールドされる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置では、絶縁性や放熱性を確保することが
できるものの、チップ搭載部とアウターリード部との一
体化が困難なため、上述したように後工程でウェルデン
グや半田付け等によって配線を行う必要があった。
来の半導体装置では、絶縁性や放熱性を確保することが
できるものの、チップ搭載部とアウターリード部との一
体化が困難なため、上述したように後工程でウェルデン
グや半田付け等によって配線を行う必要があった。
【０００９】その際、ウェルデングを用いた場合は、下
方向に加圧されるために通常１５０μｍ程度の薄膜の絶
縁層１０３へのダメージが懸念される。また、半田付け
を用いた場合では、フラックスによる汚染やその後の洗
浄を考慮せねばならない。すなちわ、塩化物を含むフラ
ックス残渣はもちろん、有機フラックスを用いる場合で
もその残渣にはいくらか導電性があるため、装置の絶縁
性に支障を来す恐れがあり、また腐食の恐れもあるた
め、このフラックス残渣を除去する洗浄工程が必要とな
る。
方向に加圧されるために通常１５０μｍ程度の薄膜の絶
縁層１０３へのダメージが懸念される。また、半田付け
を用いた場合では、フラックスによる汚染やその後の洗
浄を考慮せねばならない。すなちわ、塩化物を含むフラ
ックス残渣はもちろん、有機フラックスを用いる場合で
もその残渣にはいくらか導電性があるため、装置の絶縁
性に支障を来す恐れがあり、また腐食の恐れもあるた
め、このフラックス残渣を除去する洗浄工程が必要とな
る。
【００１０】このように、ウェルディング及び半田付け
のいずれの方法においても問題があり、上記配線工程で
は最適な配線方法の見極めが重要となるため、装置の製
造工程が複雑化するのを避けることはできなかった。
のいずれの方法においても問題があり、上記配線工程で
は最適な配線方法の見極めが重要となるため、装置の製
造工程が複雑化するのを避けることはできなかった。
【００１１】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、安定した放熱
性及び絶縁性を確保しつつ、容易に製造可能な半導体装
置を提供することである。またその他の目的は、配線工
程を簡略化して製造工程の簡素化を可能にする半導体装
置の製造方法を提供することである。
するためになされたもので、その目的は、安定した放熱
性及び絶縁性を確保しつつ、容易に製造可能な半導体装
置を提供することである。またその他の目的は、配線工
程を簡略化して製造工程の簡素化を可能にする半導体装
置の製造方法を提供することである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明である半導体装置の特徴は、金属基材上
に絶縁層を介して導体回路パターンが形成され、該導体
回路パターン上に半導体チップを搭載したチップ搭載部
と、該チップ搭載部における前記金属基材、前記絶縁層
及び前記導体回路パターンの積層を延設してなる絶縁金
属型リードフレームで構成されたアウターリード部とを
有し、前記チップ搭載部の前記金属基材の裏面及び前記
アウターリード部を露出する形で樹脂封止した半導体装
置であって、前記積層のうち少なくとも前記導体回路パ
ターンを残す形で、前記チップ搭載部と前記アウターリ
ード部とを分離したことにある。
に、第１の発明である半導体装置の特徴は、金属基材上
に絶縁層を介して導体回路パターンが形成され、該導体
回路パターン上に半導体チップを搭載したチップ搭載部
と、該チップ搭載部における前記金属基材、前記絶縁層
及び前記導体回路パターンの積層を延設してなる絶縁金
属型リードフレームで構成されたアウターリード部とを
有し、前記チップ搭載部の前記金属基材の裏面及び前記
アウターリード部を露出する形で樹脂封止した半導体装
置であって、前記積層のうち少なくとも前記導体回路パ
ターンを残す形で、前記チップ搭載部と前記アウターリ
ード部とを分離したことにある。
【００１３】この第１の発明によれば、例えば安定した
低熱抵抗、高絶縁性及び高密度実装が期待できる絶縁金
属板をリードフレーム状にして用い、導体回路パターン
がチップ搭載部からアウターリード部まで一連にパター
ニングされ、さらに少なくとも導体回路パターンを残す
形で、チップ搭載部とアウターリード部とを分離するこ
とにより、金属基材と導体回路パターンとの絶縁性を十
分確保しつつ、容易に装置を製造することができる。
低熱抵抗、高絶縁性及び高密度実装が期待できる絶縁金
属板をリードフレーム状にして用い、導体回路パターン
がチップ搭載部からアウターリード部まで一連にパター
ニングされ、さらに少なくとも導体回路パターンを残す
形で、チップ搭載部とアウターリード部とを分離するこ
とにより、金属基材と導体回路パターンとの絶縁性を十
分確保しつつ、容易に装置を製造することができる。
【００１４】第２の発明である半導体装置の製造方法
は、半導体チップを搭載するチップ搭載部、及び該チッ
プ搭載部に接続されるアウターリード部の基板として、
前記チップ搭載部から前記アウターリード部まで一体化
された金属基材を用意し、この金属基材上全面に絶縁層
を形成する工程と、前記絶縁層上に、前記チップ搭載部
から前記アウターリード部に至るまで一連で導体回路パ
ターンを形成し、前記アウターリード部に絶縁金属型リ
ードフレームを構成する工程と、前記チップ搭載部と前
記アウターリード部との間における前記金属基材、前記
絶縁層及び前記導体回路パターンの積層うち、少なくと
も前記金属基材が残るようにエッチング処理を施す工程
と、前記チップ搭載部における前記導体回路パターン上
に半導体チップを搭載し、所定の電気的接続を行う工程
と、前記金属基材の裏面及び前記アウターリード部を露
出する形で、装置全体を樹脂封止する工程とを実行する
ことにある。
は、半導体チップを搭載するチップ搭載部、及び該チッ
プ搭載部に接続されるアウターリード部の基板として、
前記チップ搭載部から前記アウターリード部まで一体化
された金属基材を用意し、この金属基材上全面に絶縁層
を形成する工程と、前記絶縁層上に、前記チップ搭載部
から前記アウターリード部に至るまで一連で導体回路パ
ターンを形成し、前記アウターリード部に絶縁金属型リ
ードフレームを構成する工程と、前記チップ搭載部と前
記アウターリード部との間における前記金属基材、前記
絶縁層及び前記導体回路パターンの積層うち、少なくと
も前記金属基材が残るようにエッチング処理を施す工程
と、前記チップ搭載部における前記導体回路パターン上
に半導体チップを搭載し、所定の電気的接続を行う工程
と、前記金属基材の裏面及び前記アウターリード部を露
出する形で、装置全体を樹脂封止する工程とを実行する
ことにある。
【００１５】この第２の発明によれば、安定した放熱性
及び絶縁性を確保しつつ、チップ搭載部とアウターリー
ド部とを一体化することができ、チップ搭載部とアウタ
ーリード部を接続するためのウェルディングや半田付け
を用いた配線工程が不要となる。
及び絶縁性を確保しつつ、チップ搭載部とアウターリー
ド部とを一体化することができ、チップ搭載部とアウタ
ーリード部を接続するためのウェルディングや半田付け
を用いた配線工程が不要となる。
【００１６】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１（ａ），（ｂ）は、本発明の半
導体装置の第１実施形態に係る樹脂モールド型パワーモ
ジュールの構造を示す図であり、同図（ａ）はその断面
図、同図（ｂ）はモールド前の平面図である。
基づいて説明する。図１（ａ），（ｂ）は、本発明の半
導体装置の第１実施形態に係る樹脂モールド型パワーモ
ジュールの構造を示す図であり、同図（ａ）はその断面
図、同図（ｂ）はモールド前の平面図である。
【００１７】このパワーモジュールは、放熱板としての
機能を有する金属基材１を有し、該金属基材１の表面上
には絶縁層２が形成され、さらに、この絶縁層２を介し
て金属基材１上には導体回路パターン３が形成されてい
る。そして、該導体回路パターン３表面上の所定箇所に
は固着材４によってチップ５が固着され、該チップ５の
電極がワイヤ６を介して導体回路パターン３にボンディ
ングされている。
機能を有する金属基材１を有し、該金属基材１の表面上
には絶縁層２が形成され、さらに、この絶縁層２を介し
て金属基材１上には導体回路パターン３が形成されてい
る。そして、該導体回路パターン３表面上の所定箇所に
は固着材４によってチップ５が固着され、該チップ５の
電極がワイヤ６を介して導体回路パターン３にボンディ
ングされている。
【００１８】このようにチップ搭載部１０が構成され、
このチップ搭載部１０にアウターリード部２０が一体的
に形成されている。すなわち、前記金属基材１は、その
アウターリード側の上縁部がリードベース板１ａとし
て、所定の長さ及び幅（例えば２００μｍ）で約４５°
上方へ一体的に立ち上げられた上（立ち上げ部３０）、
さらにアウターリード部２０を形成すべく水平方向に延
設されている。
このチップ搭載部１０にアウターリード部２０が一体的
に形成されている。すなわち、前記金属基材１は、その
アウターリード側の上縁部がリードベース板１ａとし
て、所定の長さ及び幅（例えば２００μｍ）で約４５°
上方へ一体的に立ち上げられた上（立ち上げ部３０）、
さらにアウターリード部２０を形成すべく水平方向に延
設されている。
【００１９】そして、前記絶縁層２が、金属基材１及び
前記リードベース板１ａの全表面上に形成され（但し、
後述する分離溝３１の部分の絶縁層２は除去される）、
さらに該絶縁層２を介して前記リードベース板１ａ上に
は、前記チップ搭載部１０からの導体回路パターン３の
銅泊が延設されている。
前記リードベース板１ａの全表面上に形成され（但し、
後述する分離溝３１の部分の絶縁層２は除去される）、
さらに該絶縁層２を介して前記リードベース板１ａ上に
は、前記チップ搭載部１０からの導体回路パターン３の
銅泊が延設されている。
【００２０】これによって、アウターリード部２０は、
リードベース板１ａ、絶縁層２及び導体回路パターン３
の３層からなる絶縁金属型リードフレーム２０ａとして
構成され、図１（ｂ）に示すように、複数本分離して外
部へ引出されている。
リードベース板１ａ、絶縁層２及び導体回路パターン３
の３層からなる絶縁金属型リードフレーム２０ａとして
構成され、図１（ｂ）に示すように、複数本分離して外
部へ引出されている。
【００２１】但し、アウターリード部２０の破断面にお
ける導体回路パターン３の銅泊とリードベース板１ａと
のパスは、絶縁層２の厚さ分の１００μｍ程度と短く、
また後にアウターリード部２０は半田で覆われるため、
導体回路パターン３とリードベース板１ａ（つまり金属
基材１）とは電気的に導通状態となっていまう。そこ
で、この金属基材１と導体回路パターン３の絶縁性を確
保するために、チップ搭載部１０とアウターリード部２
０間の前記立ち上げ部３０において、導体回路パターン
３を残す形でリードベース板１ａ及び絶縁層２を０．８
ｍｍ幅で除去分離させて分離溝３１が形成されている。
その分離溝３１にはチップ搭載部１０をモールドする樹
脂４０が充填され、これによって前記の絶縁性を十分に
確保している。このモールドは、前記金属基材１の裏面
全体とアウターリード部２０とが露出する形で行われて
いる。
ける導体回路パターン３の銅泊とリードベース板１ａと
のパスは、絶縁層２の厚さ分の１００μｍ程度と短く、
また後にアウターリード部２０は半田で覆われるため、
導体回路パターン３とリードベース板１ａ（つまり金属
基材１）とは電気的に導通状態となっていまう。そこ
で、この金属基材１と導体回路パターン３の絶縁性を確
保するために、チップ搭載部１０とアウターリード部２
０間の前記立ち上げ部３０において、導体回路パターン
３を残す形でリードベース板１ａ及び絶縁層２を０．８
ｍｍ幅で除去分離させて分離溝３１が形成されている。
その分離溝３１にはチップ搭載部１０をモールドする樹
脂４０が充填され、これによって前記の絶縁性を十分に
確保している。このモールドは、前記金属基材１の裏面
全体とアウターリード部２０とが露出する形で行われて
いる。
【００２２】このようにして、アウターリード部２０と
チップ搭載部１０は一体化されて本パワーモジュールが
構成されている。
チップ搭載部１０は一体化されて本パワーモジュールが
構成されている。
【００２３】図２（ａ）〜（ｄ）は、図１に示す半導体
装置の製造方法を示す工程図である。なお、本実施形態
としては、例えば金属基材１及び導体回路パターン３を
Ｃｕで構成し、絶縁層２をポリイミドで構成するものと
する。
装置の製造方法を示す工程図である。なお、本実施形態
としては、例えば金属基材１及び導体回路パターン３を
Ｃｕで構成し、絶縁層２をポリイミドで構成するものと
する。
【００２４】まず、同図（ａ）に示す工程では、金属基
材１を用意し、その全表面上に絶縁層２を例えばＣＶＤ
法により積層して絶縁金属板を形成する。具体的には、
金属基材１に、プレス折り曲げ加工等により上方に折り
曲げられた上記リードベース板１ａとなる延設部１Ａを
一体形成しておき、この金属基材１の表面上に原料ガス
のＡｌＣｌ3 ＋ＣＯ2 ＋Ｈ2 を供給し、ＡｌＣｌ3 の加
水分解でＡｌ2 Ｏ3 層２を形成する。
材１を用意し、その全表面上に絶縁層２を例えばＣＶＤ
法により積層して絶縁金属板を形成する。具体的には、
金属基材１に、プレス折り曲げ加工等により上方に折り
曲げられた上記リードベース板１ａとなる延設部１Ａを
一体形成しておき、この金属基材１の表面上に原料ガス
のＡｌＣｌ3 ＋ＣＯ2 ＋Ｈ2 を供給し、ＡｌＣｌ3 の加
水分解でＡｌ2 Ｏ3 層２を形成する。
【００２５】図２（ｂ）に示す工程では、前工程で作製
された絶縁金属板の全表面上に銅泊３ａを被着し、通常
のホトリソグラフィ技術を用いて導体回路パターン３を
形成する。さらに、アウターリード部２０に対してプレ
ス破断加工を行い、図１（ｂ）に示すように複数本に分
離して、リードベース板１ａ、絶縁層２及び導体回路パ
ターン３の３層からなる絶縁金属型リードフレーム２０
ａとして構成する。その後、例えばウェットエッチング
法により立ち上げ部３０に０．８ｍｍ幅の前記分離溝３
１を形成する。このエッチング処理には、エッチング終
点検出機構を持つ自動装置を使用し、まず、エッチング
液としてヒドラジン等を用いて行う。
された絶縁金属板の全表面上に銅泊３ａを被着し、通常
のホトリソグラフィ技術を用いて導体回路パターン３を
形成する。さらに、アウターリード部２０に対してプレ
ス破断加工を行い、図１（ｂ）に示すように複数本に分
離して、リードベース板１ａ、絶縁層２及び導体回路パ
ターン３の３層からなる絶縁金属型リードフレーム２０
ａとして構成する。その後、例えばウェットエッチング
法により立ち上げ部３０に０．８ｍｍ幅の前記分離溝３
１を形成する。このエッチング処理には、エッチング終
点検出機構を持つ自動装置を使用し、まず、エッチング
液としてヒドラジン等を用いて行う。
【００２６】図２（ｃ）に示す工程では、チップ搭載部
１０の所定箇所にチップ５を搭載して固着材４で固着
し、そのチップ５の電極と導体回路パターン３とをワイ
ヤ６を介してボンディングするなど、所定の電気的接続
を行う。これによって、図１（ｂ）に示すようなモール
ド前のチップ搭載部１０及びアウターリード部２０が得
られる。
１０の所定箇所にチップ５を搭載して固着材４で固着
し、そのチップ５の電極と導体回路パターン３とをワイ
ヤ６を介してボンディングするなど、所定の電気的接続
を行う。これによって、図１（ｂ）に示すようなモール
ド前のチップ搭載部１０及びアウターリード部２０が得
られる。
【００２７】そして、図２（ｄ）に示す工程において、
トランスファーモールド法を用いて、チップ搭載部１０
の金属基材１の裏面及びアウターリード部２０を露出す
る形で、装置全体をエポキシ等の樹脂４０でモールド
し、図１に示す本実施形態のパワーモジュールを得る。
トランスファーモールド法を用いて、チップ搭載部１０
の金属基材１の裏面及びアウターリード部２０を露出す
る形で、装置全体をエポキシ等の樹脂４０でモールド
し、図１に示す本実施形態のパワーモジュールを得る。
【００２８】このように本実施形態では、安定した低熱
抵抗、高絶縁性及び高密度実装が期待できる絶縁金属板
をリードフレーム状にして用い、導体回路パターンを、
チップ搭載部１０及びチップ電極より配されるパターン
からアウターリード部２０まで一連にパターニングした
ので、従来のように、チップ搭載部とアウターリード部
を接続するためにウェルディングや半田付けを用いて行
う配線工程が不要となる。その際、金属基材１、絶縁層
２及び導体回路パターン３の積層のうち少なくとも導体
回路パターン３を残す形で、チップ搭載部１０とアウタ
ーリード部２０とを分離し、その後に樹脂充填したの
で、金属基材１と導体回路パターン３との絶縁性を十分
に確保することができる。
抵抗、高絶縁性及び高密度実装が期待できる絶縁金属板
をリードフレーム状にして用い、導体回路パターンを、
チップ搭載部１０及びチップ電極より配されるパターン
からアウターリード部２０まで一連にパターニングした
ので、従来のように、チップ搭載部とアウターリード部
を接続するためにウェルディングや半田付けを用いて行
う配線工程が不要となる。その際、金属基材１、絶縁層
２及び導体回路パターン３の積層のうち少なくとも導体
回路パターン３を残す形で、チップ搭載部１０とアウタ
ーリード部２０とを分離し、その後に樹脂充填したの
で、金属基材１と導体回路パターン３との絶縁性を十分
に確保することができる。
【００２９】図３は、本発明の半導体装置の第２実施形
態に係る樹脂モールド型パワーモジュールの断面構造図
であり、図１に共通する要素には同一の符号を付し、そ
の説明を省略する。
態に係る樹脂モールド型パワーモジュールの断面構造図
であり、図１に共通する要素には同一の符号を付し、そ
の説明を省略する。
【００３０】本実施形態のパワーモジュールでは、チッ
プ搭載部１０とアウターリード部２０間の立ち上げ部３
０に形成する分離溝を、導体回路パターン３及び絶縁層
２を残す形でリードベース板１ａのみを０．８ｍｍ幅で
エッチング除去して分離溝３１ａとして形成したもので
ある。
プ搭載部１０とアウターリード部２０間の立ち上げ部３
０に形成する分離溝を、導体回路パターン３及び絶縁層
２を残す形でリードベース板１ａのみを０．８ｍｍ幅で
エッチング除去して分離溝３１ａとして形成したもので
ある。
【００３１】このように構成しても上記第１実施形態と
同様の利点を得ることができる。
同様の利点を得ることができる。
【００３２】
【発明の効果】以上詳細に説明したように、第１の発明
である半導体装置によれば、絶縁金属板をリードフレー
ム状にして用い、導体回路パターンをチップ搭載部から
アウターリード部まで一連にパターニングし、さらに少
なくとも導体回路パターンを残す形でチップ搭載部とア
ウターリード部とを分離したので、安定した放熱性及び
絶縁性を確保しつつ、装置を容易に作製することができ
る。
である半導体装置によれば、絶縁金属板をリードフレー
ム状にして用い、導体回路パターンをチップ搭載部から
アウターリード部まで一連にパターニングし、さらに少
なくとも導体回路パターンを残す形でチップ搭載部とア
ウターリード部とを分離したので、安定した放熱性及び
絶縁性を確保しつつ、装置を容易に作製することができ
る。
【００３３】第２の発明である半導体装置の製造方法に
よれば、安定した放熱性及び絶縁性を確保しつつ、装置
の配線工程を簡略化することが可能となる。
よれば、安定した放熱性及び絶縁性を確保しつつ、装置
の配線工程を簡略化することが可能となる。
【図１】本発明の半導体装置の第１実施形態に係る樹脂
モールド型パワーモジュールの構造を示す図である。
モールド型パワーモジュールの構造を示す図である。
【図２】図１に示す樹脂モールド型パワーモジュールの
製造方法を示す工程図である。
製造方法を示す工程図である。
【図３】本発明の半導体装置の第２実施形態に係る樹脂
モールド型パワーモジュールの断面構造図である。
モールド型パワーモジュールの断面構造図である。
【図４】従来の樹脂モールド型パワーモジュールの断面
図である。
図である。
１ 金属基材 １ａ リードベース板 ２ 絶縁層 ３ 導体回路パターン ４ 固着材 ５ チップ ６ ワイヤ １０ チップ搭載部 ２０ アウターリード部 ２０ａ 絶縁金属型リードフレーム ３０ 立ち上げ部 ３１，３１ａ 分離溝 ４０ 樹脂
Claims (2)
- 【請求項１】 金属基材上に絶縁層を介して導体回路パ
ターンが形成され、該導体回路パターン上に半導体チッ
プを搭載したチップ搭載部と、該チップ搭載部における
前記金属基材、前記絶縁層及び前記導体回路パターンの
積層を延設してなる絶縁金属型リードフレームで構成さ
れたアウターリード部とを有し、前記チップ搭載部の前
記金属基材の裏面及び前記アウターリード部を露出する
形で樹脂封止した半導体装置であって、 前記積層のうち少なくとも前記導体回路パターンを残す
形で、前記チップ搭載部と前記アウターリード部とを分
離したことを特徴とする半導体装置。 - 【請求項２】 半導体チップを搭載するチップ搭載部、
及び該チップ搭載部に接続されるアウターリード部の基
板として、前記チップ搭載部から前記アウターリード部
まで一体化された金属基材を用意し、この金属基材上全
面に絶縁層を形成する工程と、 前記絶縁層上に、前記チップ搭載部から前記アウターリ
ード部に至るまで一連で導体回路パターンを形成し、前
記アウターリード部に絶縁金属型リードフレームを構成
する工程と、 前記チップ搭載部と前記アウターリード部との間におけ
る前記金属基材、前記絶縁層及び前記導体回路パターン
の積層うち、少なくとも前記金属基材が残るようにエッ
チング処理を施す工程と、 前記チップ搭載部における前記導体回路パターン上に半
導体チップを搭載し、所定の電気的接続を行う工程と、 前記金属基材の裏面及び前記アウターリード部を露出す
る形で、装置全体を樹脂封止する工程とを実行すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8015530A JPH09213841A (ja) | 1996-01-31 | 1996-01-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8015530A JPH09213841A (ja) | 1996-01-31 | 1996-01-31 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213841A true JPH09213841A (ja) | 1997-08-15 |
Family
ID=11891374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8015530A Pending JPH09213841A (ja) | 1996-01-31 | 1996-01-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09213841A (ja) |
-
1996
- 1996-01-31 JP JP8015530A patent/JPH09213841A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| JP3726985B2 (ja) | 電子部品の製造方法 | |
| US8105856B2 (en) | Method of manufacturing semiconductor device with wiring on side surface thereof | |
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| JP2008103615A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP5615936B2 (ja) | パネルベースのリードフレームパッケージング方法及び装置 | |
| US7867908B2 (en) | Method of fabricating substrate | |
| EP1478021B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004071961A (ja) | 複合モジュール及びその製造方法 | |
| JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JP2007129068A (ja) | 半導体装置とその製造方法、及びその製造に用いる基板 | |
| TW201126677A (en) | Leadframe and method of manufacturing the same | |
| JP2012209590A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JPH09213841A (ja) | 半導体装置及びその製造方法 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002270711A (ja) | 半導体装置用配線基板およびその製造方法 | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JPH09307019A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP2006191152A (ja) | 半導体装置及びその製造方法 | |
| JP2005175509A (ja) | 回路装置 | |
| KR101163905B1 (ko) | 리드 프레임 및 이의 제조 방법 |