KR101174937B1 - 엘리먼트를 감지하기 위한 웨이퍼 레벨 칩 스케일 패키지를 갖는 방법 및 장치 - Google Patents

엘리먼트를 감지하기 위한 웨이퍼 레벨 칩 스케일 패키지를 갖는 방법 및 장치 Download PDF

Info

Publication number
KR101174937B1
KR101174937B1 KR1020077016574A KR20077016574A KR101174937B1 KR 101174937 B1 KR101174937 B1 KR 101174937B1 KR 1020077016574 A KR1020077016574 A KR 1020077016574A KR 20077016574 A KR20077016574 A KR 20077016574A KR 101174937 B1 KR101174937 B1 KR 101174937B1
Authority
KR
South Korea
Prior art keywords
sacrificial layer
wafer
layer material
depositing
delete delete
Prior art date
Application number
KR1020077016574A
Other languages
English (en)
Other versions
KR20070095959A (ko
Inventor
윌리엄 지. 맥도날드
스티븐 알. 후퍼
아르빈드 에스. 세일리언
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20070095959A publication Critical patent/KR20070095959A/ko
Application granted granted Critical
Publication of KR101174937B1 publication Critical patent/KR101174937B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

센서(100)를 제조하는 방법이 제공된다. 상기 방법은 자체 상에 적어도 하나의 감지 엘리먼트가 탑재되는 웨이퍼 상에 사전결정된 제1 두께로 희생 재료(330) - 상기 희생층은 적어도 일부가 상기 적어도 하나의 감지 엘리먼트 상에 피착됨 - 를 피착하는 단계와, 상기 웨이퍼 위와 피착된 상기 희생 재료 주변에 사전결정된 상기 제1 두께보다 작은 사전결정된 제2 두께로 인캡슐런트층(332)을 형성하는 단계와, 상기 희생 재료를 제거하는 단계를 포함한다. 또한, 전술한 방법에 의해 제조되는 센서용 장치가 제공된다.
센서, 피착, 웨이퍼, 희생층

Description

엘리먼트를 감지하기 위한 웨이퍼 레벨 칩 스케일 패키지를 갖는 방법 및 장치{METHODS AND APPARATUS HAVING WAFER LEVEL CHIP SCALE PACKAGE FOR SENSING ELEMENTS}
본 발명은 전반적으로 칩 패키징에 관한 것으로, 특히 웨이퍼 레벨 칩 스케일 패키징에 관한 것이다.
센서는 많은 어플리케이션에서 사용되며, 데이터의 수많은 유형 중 어느 하나를 수집하기 위해 사용될 수 있다. 몇몇 센서는, 예를 들어, 기준 압력과 측정 압력 간, 또는 2개의 측정 압력 간의 압력 차를 결정할 때에 사용된다. 전형적으로, 이 압력 센서들은, 자체 상에 인쇄되는 회로 및/또는 자체에 장착되는 감지 컴포넌트 또는 다른 컴포넌트를 구비하는 집적 칩을 포함한다. 몇몇 센서 구성에 있어서, 칩은 감지 컴포넌트를 보호하고 칩 동작 동안 회로에 의해 발생되는 열을 분산시키도록 구성되는 하드 케이스(hard case) 내에 배치된다. 다른 센서 구성에 있어서는, 칩은 다이(die)를 회로 보드에 결합시키기 위해 사용되는 복수의 본드 와이어(bond wires)도 포함한다. 본드 와이어는 칩으로부터 그리고 케이스 외부로 연장되는 것이 전형적이다.
일반적으로, 전술한 센서 구성은 대부분의 어플리케이션에서 잘 동작하지만, 다른 어플리케이션에서는 어떤 결함을 겪을 수도 있다. 예를 들어, 의료 장치와 관련해서는, 이식가능한 의료 장치(implantable medical devices) 내에 사용되는 컴포넌트는, 이식 환자가 느낄 수 있는 불쾌감을 줄이기 위해 극도로 작은 것이 바람직하다. 그러나, 전술한 바와 같이 케이스를 갖는 통상의 센서는 상대적으로 높은 높이 및 넓은 접지면을 갖는 기하 구조를 형성할 수 있어, 이식가능한 의료 장치로부터 제거될 수 있는 공간을 불필요하게 차지한다. 다른 예에서, 전술한 칩은 제조하기에 비용이 비교적 많이 든다. 그 결과, 상대적으로 저렴한 컴포넌트는 센서 칩 기술을 사용하지 않을 수 있거나, 대안적으로, 칩이 집적되는 경우에는, 컴포넌트의 비용이 증가한다.
따라서, 통상의 집적 칩 패키지에 비해 상대적으로 작은 집적 칩 패키지를 갖는 것이 바람직하다. 또한, 본 발명의 다른 바람직한 특징 및 특성은, 본 발명의 첨부 도면 및 본 발명의 이 배경 기술과 함께, 후속하는 본 발명의 상세한 설명 및 첨부된 청구항으로부터 명백해질 것이다.
도 1은 예시적인 센서의 단면도이다.
도 2는 도 1에 도시된 센서의 예시적 제조 방법을 나타내는 흐름도이다.
도 3은 도 2에 나타낸 방법의 단계의 도면이다.
도 4는 도 2에 나타낸 다른 방법의 단계의 도면이다.
도 5는 도 2에 나타낸 또 다른 방법의 단계의 도면이다.
도 6은 도 2에 나타낸 방법의 또 다른 방법의 단계의 도면이다.
이하, 본 발명은 동일 참조 부호가 동일 엘리먼트를 나타내는 후속 도면을 참조하여 기술될 것이다.
본 발명의 후속하는 상세한 설명은 본래 단지 예시적인 것이지, 본 발명 또는 본 발명의 어플리케이션과 사용을 제한하고자 의도된 것은 아니다. 또한, 본 발명의 선행하는 배경 또는 본 발명의 후속하는 상세한 설명에서 제공되는 어떤 이론도 한정하고자 하는 의도가 없다.
이제, 도 1을 참조하면, 예시적인 집적 컴포넌트 또는 센서(100)의 단면도가 도시되어 있다. 센서(100)는 기판층(102), 회로(104), 감지 엘리먼트(106), 인터커넥트(108), 및 인캡슐런트층(encapsulant layer)(110)을 포함한다. 기판층(102)은 센서 컴포넌트가 결합되는 토대(base)를 제공한다. 기판층(102)은, 통상적으로 기판에 사용되는, 예를 들어, 실리콘(silicon), 실리콘 게르마늄(silicon germanium), 갈륨 비소(gallium arsenide), 실리콘-온-인슐레이터(silicon-on-insulator), 절연 글래스(insulating glass), 사파이어(sapphire), 또는 임의의 다른 유형의 적절한 재료를 포함하는 수많은 유형의 재료 중 어느 하나일 수 있다. 회로(104)는 기판층(102)의 적어도 일부 상에 배치되어, 가령, 통신(communications), 이송(transportations), 일반적 연산(general computation) 등과 같은 다양한 집적 회로 어플리케이션을 위해 구성될 수 있다. 예를 들어, 예시적인 실시예에서, 회로(104)는 압력 데이터(pressure data)를 통신하도록 구성될 수 있다. 회로(104)는 수많은 통상의 방법 중 어느 하나, 가령, 스크린 인쇄(screen printing), 및 포토리소그래피(photolithography)를 이용하여 기판층(102) 상에 형성될 수 있다.
감지 엘리먼트(106)는 센서(100) 주위의 주변 특성(ambient characteristic)을 감지하도록 구성된다. 감지 엘리먼트(106)는 특정 주변 특성을 감지하는데 사용될 수 있는 수많은 유형의 장치 중 어느 하나일 수 있다. 예를 들어, 도 1에 도시된 실시예에서, 감지 엘리먼트(106)는 그 아래에 공동(cavity)(112)을 형성하며, 공동(112) 내의 압력과 주변 압력 간의 압력 차에 대응하여 확장 및 수축하는 얇은 돔형 격막(thin dome-shaped diaphragm)일 수 있다. 감지된 특성을 처리하기 위해, 감지 엘리먼트(106)는 회로(104)에 연결된다. 감지 엘리먼트(106)는, 수많은 통상의 방식 중 어느 하나를 이용하여, 회로(104)에 직접적으로 또는 간접적으로 연결될 수 있다. 또한, 감지 엘리먼트(106)는 기준 데이터를 제공하는데 적합한 기준 엘리먼트(reference element)(107)에 연결될 수 있다. 도 1에 도시된 실시예에서, 기준 엘리먼트(107)는 기준 압력을 제공하도록 제공되는 돔형 격막이다. 또한, 기준 엘리먼트(107)는 감지 엘리먼트(106) 옆에 배치되는 것으로 도시되어 있다. 그러나, 기준 엘리먼트(107)는 센서(100)의 임의의 다른 부분에 연결될 수 있다는 것이 이해될 것이다. 도 1의 실시예에서, 회로(104)는 기준 압력과 감지된 주변 압력 간의 차를 산출하도록 구성된다.
인터커넥트(interconnect)(108)는 회로(104)가 감지 엘리먼트(106)에 의해 감지된 데이터 및/또는 감지 엘리먼트(106)와 기준 엘리먼트(106) 간에 산출된 차를, 도시되지 아니한 다른 외부 컴포넌트로 통신하는 것을 허용한다. 이점에 있어서, 인터커넥트(108)는 데이터를 송신 및 수신하기에 적합한 많은 재료들 중 어느 하나, 가령, 금속 또는 폴리실리콘으로 구성된다. 인터커넥트(108)는 기판층(102)을 통해 형성된 비아(via)(120) 내에 적어도 부분적으로 배치된다. 그러나, 인터커넥트(108)는 센서(100)의 임의의 구간 내에 위치될 수도 있다. 단일 인터커넥트(108) 및 비아(120)가 도시되어 있지만, 각각의 하나 이상이 센서(100) 내에 집적될 수 있음이 이해될 것이다.
인터커넥트(108)는 제1 단부(114) 및 제2 단부(116)를 갖는다. 제1 단부(114)는, 회로(104)에 연결되며 인터커넥트(108)의 일단에서 형성될 수 있거나, 도 1에 도시된 바와 같이, 인터커넥트(108)에 연이어서 연결되는 개별적으로 형성된 피스(separately formed piece)일 수 있다. 어떤 경우라도, 제1 단부(114)는 전기적 통신이 가능한 도전성 재료로 구성된다. 제2 단부(116)는 센서(100) 외부로 연장되고 센서(100)와, 가령, 회로 보드, 모듈 하우징, 또는 기판과 같이 센서(100)가 연결되는 임의의 외부 컴포넌트 간에 인터페이스를 제공한다. 제2 단부(116)는, 제1 단부(114)와 유사하게, 인터커넥트(108)의 일부로서 형성될 수 있거나, 대안적으로 도 1에 도시된 바와 같이, 개별적으로 형성된 피스일 수 있다. 도시된 도 1의 실시예에서, 제2 단부(116)는 인터커넥트(108)에 연결된 평탄부(flat section)(122) 및 평탄부(122)에 연결된 도전부(conductive section)(124)를 갖는 도전성 재료의 피스이다. 도전부(124)는 센서(100)로부터 외부로 범프(bump)된다. 인터커넥트(108) 및 회로(104) 사이에 잠재적으로 발생할 수 있는 크로싱 전기 접속(crossing electrical connections)을 막기 위해, 패시베이션층(passivation layer)(126)이 기판층(102) 및 비아(120) 위에 중첩된다. 패시베이션층(126)은, 가령, 파릴렌(parylen), 실리콘 다이옥사이드(silicon dioxide), 실리콘 나이트라이드(silicon nitride) 등과 같은 다수의 절연 재료 중 어느 하나로 구성될 수 있다.
인캡슐런트층(encapsulant layer)(110)은 화학적, 물리적, 열적 및/또는 임의의 다른 유형의 손상으로부터 회로(104)를 보호하기 위해 사용된다. 이 점에 있어서, 인캡슐런트층(110)은, 센서(100)가 처할 수 있는 어떤 화학적, 물리적, 또는 열적 환경에 대한 내성이 있는 많은 유형의 밀폐 재료(encapsulating material) 중 어느 하나로 구성된다. 적합한 재료는 플라스틱, 경질 폴리머(rigid polymers), 폴리이미드(polyimide) 등을 포함하되, 이에 한정하는 것은 아니다. 감지 엘리먼트(106)가 주위와 접촉하는 것을 허용하기 위해, 개구(128)가 내부에 제공된다. 개구(128)는, 감지 엘리먼트(106)가 실질적으로 노출되도록, 감지 엘리먼트(106) 위에 배치된다. 대안적으로, 감지 엘리먼트(106)는 도 1에 도시된 바와 같이, 개구(128) 내에 배치된다. 또한, 개구(128)는 기준 엘리먼트(107) 위에 배치될 수 있거나, 기준 엘리먼트(107)가 개구(128) 내에 배치될 수 있다. 예시적 실시예에서, 개구(128)는 인캡슐런트층(110)이 감지 엘리먼트(106)와 접촉하지 못하도록 하는 크기로 형성된다.
이제, 도 2 내지 6을 참조하여, 집적 컴포넌트(100)가 제조될 수 있는 예시적 방법에 대해 논의하기로 한다. 먼저, 전체적인 공정(200)에 대해 설명하기로 한다. 후속하는 설명에서 괄호 표시한 참조 번호가 도 2에 도시된 플로우차트 블럭과 관련된 참조 번호에 대응한다는 것이 이해되어야 한다. 먼저, 기판층(302), 회로(304), 적어도 하나의 감지 엘리먼트(306) 및 적어도 하나의 인터커넥트(308)를 갖는 웨이퍼(300)가 취득된다(202). 다음으로, 희생층(330)이 감지 엘리먼트(306)의 각각 위에 피착된다(204). 다음으로, 인캡슐런트층(332)이 웨이퍼(300)에 도포된다(206). 그런 다음, 웨이퍼(300)가 다이싱될 수 있다(208). 마지막으로, 희생층(330)이 제거된다(210). 이 단계들에 대해서는 이하에서 더 상세히 설명하기로 한다.
도 3을 참조하면, 202 단계에서 취득될 수 있는 예시적 웨이퍼부(300)가 도시된다. 웨이퍼부(300)는 기판층(302), 기판 상에 인쇄 또는 스크린되는 회로(304), 회로(304)에 연결되는 적어도 하나의 감지 엘리먼트(306), 웨이퍼부(300)를 통해 연장되는 인터커넥트(308)를 포함한다. 웨이퍼부(300)는 하나 이상의 웨이퍼부(300)를 포함하는 웨이퍼의 일부이다. 웨이퍼는, 가령, 포토리소그래피, CVD(Chemical Vapor Deposition), 물리적 CVD, 화학적 기계적 평탄화, 및/또는 화학 에칭(etching)을 포함하되 이에 한정되지 아니하는 프론터-엔드(front-end) 제조 기술, 및 백-엔드(back-end) 제조 기술을 이용하는 것과 같이, 웨이퍼를 제조하는 수많은 통상의 방식 중 어느 하나의 공정(200)의 일부로서 제조될 수 있다. 대안적으로, 웨이퍼(300)는 공정(200) 이전에 취득될 수 있다.
다음으로, 간략히 설명한 바와 같이, 도 4에 도시된 희생층(330)이 각 감지 엘리먼트(306) 위에 피착된다(204). 피착은 수많은 방법 중 어느 하나로 수행될 수 있다. 예를 들어, 일 실시예에서는, 희생층 재료가 적절히 구성된 니들(needle)을 이용하여 각 감지 엘리먼트(306) 위에 분배된다(dispensed). 다른 예시적 실시예에서, 적절히 구성된 마스크가 웨이퍼(300) 위에 배치되고, 희생층 재료가 마스크 및 웨이퍼(300) 상에 스크린된다. 또 다른 예시적 실시예에서, 희생층 재료는 어플리케이션 상에 새도우 마스크(shadow mask) 및 스프레이(spray), 또는 스핀(spin)을 이용하여 피착된다. 희생층(330)은 적어도 감지 엘리먼트(106)가 완전히 커버(cover)되도록 피착되는 것이 바람직하다. 일 실시예에서, 희생층(330)은 약 0.020 및 2mm 사이의 두께로 피착된다. 대안적으로, 희생층(330)은 결과로서 형성되는 센서(100)의 두께의 약 10%의 두께로 형성될 수 있다. 그러나, 임의의 다른 적절한 두께도 채용될 수 있음이 이해될 것이다.
희생층 재료는 손상 없이 감지 엘리먼트(306)에 일시적으로 부착하는데 적합한 다수의 재료 중 어느 하나일 수 있다. 바람직하게, 재료는 틱소트로피 상태(thixotropic)일 수 있고, 적어도 약 140℃ 또는 공정(200)에서 채용될 수 있는 임의의 다른 온도의 경화 온도(curing temperatures)를 견딜 수 있으며, 후속하는 다이싱 단계(dicing step)를 분해(decomposing) 없이 견딜 수 있다(208). 또한, 제거 용액 또는 제거 공정의 적용시, 재료를 용이하게 제거가능한 것이 바람직하다. 예시적인 일 실시예에서, 희생 재료는 수용성이고, 탈이온수를 이용하여 제거가능하다. 다른 예시적 실시예에서, 재료는 포토레지스트 스트립퍼(photoresist stripper), 또는 다른 화학적 또는 플라즈마 재료를 이용하여 제거가능하다. 적절한 희생층 재료는 코네티컷주(CT)의 토링톤(Torrington)에 위치한 다이맥스사(Dymax corporation)가 제공하는 접착성 Dymax 9-20553 또는 캘리포니아주(CA)의 플레이센시아(Placentia)에 위치한 아쿠아본드 유한책임회사(LLC)에 의해 제공되는 Aquabond S65를 포함하되, 이에 한정되는 것은 아니다. 몇몇 재료에 있어서, 감지 엘리먼트(306) 위에 희생층(330)을 충분히 설치하기 위해 경화를 일으킬 필요가 있을 수 있다. 비록 여기에서는 희생층(330)이 감지 엘리먼트(306) 위에 피착되는 것으로 기술되었지만, 피착은 보호될 필요가 없는 임의의 다른 웨이퍼 장착 컴포넌트(wafer-mounted component) 상에 발생할 수 있도 있다.
희생층 재료가 피착된 후, 인캡슐런트층(332)이 웨이퍼(300) 위에 형성된다(206). 인캡슐런트층(332)은, 도 5에 도시된 바와 같이, 액상 몰딩 기술(liquid molding technology)을 포함하되, 이에 한정되지 아니하는, 웨이퍼를 밀폐하는 수많은 통상의 방법 중 어느 하나를 이용하여 형성될 수 있다. 예를 들어, 임의의 웨이퍼 레벨 몰딩 기술이 사용될 수 있다. 일 예시적 실시예에서, 웨이퍼(300)가 두 개의 뜨거운 플래튼(platens) 사이에 장착됨과 동시에, 인캡슐런트층 재료로 이루어지는 펠릿(pallet)이 웨이퍼(300) 상에 배치된다. 뜨거운 플래튼이 서로 다가옴에 따라, 플래튼으로부터의 열이 펠릿을 녹여 인캡슐런트층 재료가 웨이퍼(300)를 넘쳐 흐르는 것을 야기한다. 인캡슐런트층 재료의 양은 상기 재료가 희생층(330) 사이의 공간 내에 흐르지만 희생층(330)을 덮지는 않도록 사용되는 것이 바람직하다. 인캡슐런트층(332)을 만들기 위해 사용되는 재료는 전형적으로 회로 위의 보호 코팅으로서 사용되는 많은 재료 중 어느 하나일 수 있다. 예를 들어, 인캡슐런트층(332)은 플라스틱, 에폭시(epoxy), 폴리이미드(polyimid), 또는 적절한 절연 재료 중 어느 하나일 수 있다.
인캡슐런트층(332)이 웨이퍼(300) 위에 적절하게 형성된 후, 웨이퍼(300)는 다이싱될 수 있다(208). 다이싱 단계(208) 동안, 웨이퍼(300)는 도 6에 도시된 바와 같은, 다이 또는 칩(300a, 300b, 300c)로 절단된다. 다이싱은, 예를 들어, 임의의 절단 기술(saw technology)과 같은 임의의 통상적 다이싱 방법을 이용하여 수행될 수 있다. 본 명세서에서, 다이싱 단계(208)는 밀폐 단계(encapsulating step)(206) 이후에 발생하는 것으로 기술되어 있지만, 다이싱이 공정(200) 중 임의의 다른 적절한 정션(junction), 가령, 공정(200)의 끝에서 이루어질 수 있음이 이해될 것이다.
다음으로, 희생층(330)이 칩(300a)으로부터 제거된다(210). 희생층(330)은, 채용된 희생층 재료에 따라, 탈이온수, 플라즈마, 또는 다른 화학물과 같은 임의의 적절한 제거 용액을 이용하여 제거될 수 있다. 일 예에서, 제거 용액은 고압(high pressure) 하에 배치되고 이어서 희생층(330)에서 분사된다. 희생층(330)이 제거되면, 개구(338)가 형성되어 감지 엘리먼트(308)가 노출되며, 도 1에 도시된 바와 같은 센서(100)가 형성된다. 다음으로, 칩(300a)이 회로 보드 또는 임의의 외부 디바이스에 장착될 수 있다.
이에 따라, 이제 통상의 집적 칩 패키지에 비해 비교적 작은 집적 칩 스케일 패키지가 제공된다. 또한, 상대적으로 저렴하고 단순한 칩 스케일 패키징을 처리하는 방법이 제공된다.
전술한 본 발명의 상세한 설명에서는 적어도 하나의 예시적인 실시예가 제시되지만, 많은 수의 변형이 존재한다는 것이 이해되어야 한다. 또한, 예시적인 실시예 또는 예시적인 실시예는 단지 예일 뿐이며, 본 발명의 범주, 적용, 또는 구성을 어떤 방법에 한정하는 것이 아님이 이해되어야 한다. 오히려, 전술한 상세한 설명은 본 기술 분야에 대한 지식을 가진 자에게, 본 발명의 예시적 실시예를 구현하는데 편리한 로드맵을 제공할 것이며, 첨부된 청구항 및 그 법적 균등물에서 기술된 본 발명의 범주로부터 벗어남이 없이, 예시적 실시예에서 기술된 엘리먼트의 기능 및 배치 내에서 다양한 변경이 이루어질 수 있다는 점이 이해될 것이다.

Claims (20)

  1. 센서를 제조하는 방법으로서,
    적어도 하나의 감지 엘리먼트(sense element)가 탑재되는 웨이퍼 상에 희생층 재료(sacrificial layer material)를 피착하는 단계 - 상기 희생층 재료는 상기 적어도 하나의 감지 엘리먼트 상에 적어도 부분적으로 피착됨 - 와,
    상기 웨이퍼 위와, 상기 피착된 희생층 재료 주변에 상기 피착된 희생층 재료의 두께보다 작은 두께로 인캡슐런트층(encapsulant layer)을 형성하는 단계와,
    상기 희생층 재료를 제거하는 단계
    를 포함하는, 센서 제조 방법.
  2. 제1항에 있어서, 상기 제거하는 단계 이전에, 복수의 칩을 형성하기 위해 상기 웨이퍼를 다이싱(dicing)하는 단계를 더 포함하는, 센서 제조 방법.
  3. 제1항에 있어서, 상기 피착하는 단계 이후에, 상기 웨이퍼 및 상기 피착된 희생층 재료를 경화(curing)시키는 단계를 더 포함하는, 센서 제조 방법.
  4. 제1항에 있어서, 상기 피착하는 단계는, 틱소트로피 특성(thixotropic properties)을 가지며 또한 적어도 140℃의 온도를 견디는 능력을 갖는 재료를 피착하는 단계를 더 포함하는, 센서 제조 방법.
  5. 제4항에 있어서, 상기 재료를 피착하는 단계는 일시적인 수용성 접착 재료(water-soluble adhesive material)를 피착하는 단계를 더 포함하는, 센서 제조 방법.
  6. 제1항에 있어서, 상기 피착하는 단계는 상기 희생층 재료를 니들(needle)로부터 상기 웨이퍼 상에 분배(dispensing)하는 단계를 포함하는, 센서 제조 방법.
  7. 제1항에 있어서, 상기 피착하는 단계는,
    상기 웨이퍼 상에 마스크를 배치하는 단계 - 상기 마스크는 상기 적어도 하나의 감지 엘리먼트를 노출시킴 - ; 및
    상기 마스크 위에 상기 희생층 재료를 스크리닝(screening)하는 단계
    를 포함하는, 센서 제조 방법.
  8. 제1항에 있어서, 상기 인캡슐런트층을 형성하는 단계는 상기 인캡슐런트층을 형성하기 위해 액상 몰딩 기술(liquid molding technology)을 이용하는 단계를 포함하는, 센서 제조 방법.
  9. 제1항에 있어서, 상기 제거하는 단계는 상기 희생층 재료에 용매(solvent)를 도포하는 단계를 포함하는, 센서 제조 방법.
  10. 제9항에 있어서, 상기 제거하는 단계는 상기 희생층 재료 상에 고압 탈이온수(deionized water)를 분사(spray)하는 단계를 포함하는, 센서 제조 방법.
  11. 제9항에 있어서, 상기 제거하는 단계는 포토레지스트를 상기 희생층 재료에 도포하는 단계를 포함하는, 센서 제조 방법.
  12. 제9항에 있어서, 상기 제거하는 단계는 상기 희생층 재료에 플라즈마를 도포하는 단계를 포함하는, 센서 제조 방법.
  13. 제1항에 있어서, 상기 희생층 재료를 제거하는 단계 이후, 상기 웨이퍼를 회로 보드에 연결하는 단계를 더 포함하는, 센서 제조 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020077016574A 2005-01-20 2005-12-14 엘리먼트를 감지하기 위한 웨이퍼 레벨 칩 스케일 패키지를 갖는 방법 및 장치 KR101174937B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/039,688 2005-01-20
US11/039,688 US7109055B2 (en) 2005-01-20 2005-01-20 Methods and apparatus having wafer level chip scale package for sensing elements

Publications (2)

Publication Number Publication Date
KR20070095959A KR20070095959A (ko) 2007-10-01
KR101174937B1 true KR101174937B1 (ko) 2012-08-17

Family

ID=36684436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077016574A KR101174937B1 (ko) 2005-01-20 2005-12-14 엘리먼트를 감지하기 위한 웨이퍼 레벨 칩 스케일 패키지를 갖는 방법 및 장치

Country Status (7)

Country Link
US (1) US7109055B2 (ko)
EP (1) EP1842224A4 (ko)
JP (1) JP2008529273A (ko)
KR (1) KR101174937B1 (ko)
CN (1) CN101065826A (ko)
TW (1) TWI392032B (ko)
WO (1) WO2006078374A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313501B (en) * 2006-03-22 2009-08-11 Ind Tech Res Inst A process for manufacture plastic package of mems devices and the structure for the same
US7632698B2 (en) * 2006-05-16 2009-12-15 Freescale Semiconductor, Inc. Integrated circuit encapsulation and method therefor
WO2008005547A2 (en) * 2006-07-05 2008-01-10 Microstrain, Inc. Rfid tag packaging system
US8153016B2 (en) 2007-10-03 2012-04-10 Apple Inc. Shaping a cover glass
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
TWI398934B (zh) * 2008-04-15 2013-06-11 Analog Devices Inc 晶圓級ｃｓｐ感測器
US8037771B2 (en) * 2009-05-13 2011-10-18 Lsi Corporation Electronic pressure-sensing device
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
JP5357100B2 (ja) * 2010-04-09 2013-12-04 アルプス電気株式会社 フォースセンサパッケージ及びその製造方法
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
DE102011083719B4 (de) * 2011-09-29 2022-12-08 Robert Bosch Gmbh Verfahren zur Herstellung einer Zweichipanordnung
EP2803083A4 (en) 2012-01-10 2014-12-31 Hzo Inc MASKS FOR APPLYING PROTECTIVE COATINGS TO ELECTRONIC ASSEMBLIES, MASKED ELECTRONIC ASSEMBLIES, AND ASSOCIATED METHODS
JP5983912B2 (ja) * 2012-02-09 2016-09-06 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
JP5999302B2 (ja) * 2012-02-09 2016-09-28 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
JP2014522543A (ja) 2012-06-18 2014-09-04 エイチズィーオー・インコーポレーテッド 完全に組み立てられている電子デバイスの内部表面へ保護被覆を塗工するためのシステム及び方法
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
JP6034884B2 (ja) 2013-01-08 2016-11-30 エイチズィーオー・インコーポレーテッド 基板からの保護被覆選択部分の除去
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
EP3153851B1 (en) * 2015-10-06 2024-05-01 Carrier Corporation Mems die with sensing structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282791A (ja) 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445559A (en) * 1993-06-24 1995-08-29 Texas Instruments Incorporated Wafer-like processing after sawing DMDs
US5511428A (en) * 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
JP2928755B2 (ja) * 1996-11-05 1999-08-03 日本レック株式会社 電子部品の製造方法
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
EP1211722B9 (en) * 2000-11-30 2005-07-13 STMicroelectronics S.r.l. Manufacturing method of electronic device package
US20050048688A1 (en) * 2000-12-07 2005-03-03 Patel Satyadev R. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6472243B2 (en) * 2000-12-11 2002-10-29 Motorola, Inc. Method of forming an integrated CMOS capacitive pressure sensor
US6432737B1 (en) * 2001-01-03 2002-08-13 Amkor Technology, Inc. Method for forming a flip chip pressure sensor die package
US6635509B1 (en) * 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
US7071032B2 (en) * 2002-08-01 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Material to improve image sensor yield during wafer sawing
DE10246283B3 (de) * 2002-10-02 2004-03-25 Infineon Technologies Ag Verfahren zur Herstellung von Kanälen und Kavitäten in Halbleitergehäusen und elektronisches Bauteil mit derartigen Kanälen und Kavitäten
US7014888B2 (en) 2002-12-23 2006-03-21 Freescale Semiconductor, Inc. Method and structure for fabricating sensors with a sacrificial gel dome
DE10316776B4 (de) * 2003-04-11 2005-03-17 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
US6951769B2 (en) * 2003-06-04 2005-10-04 Texas Instruments Incorporated Method for stripping sacrificial layer in MEMS assembly
US7091058B2 (en) * 2003-12-11 2006-08-15 Omnivision Technologies, Inc. Sacrificial protective layer for image sensors and method of using

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282791A (ja) 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200711007A (en) 2007-03-16
JP2008529273A (ja) 2008-07-31
KR20070095959A (ko) 2007-10-01
CN101065826A (zh) 2007-10-31
US7109055B2 (en) 2006-09-19
US20060160264A1 (en) 2006-07-20
EP1842224A1 (en) 2007-10-10
EP1842224A4 (en) 2012-07-04
TWI392032B (zh) 2013-04-01
WO2006078374A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
KR101174937B1 (ko) 엘리먼트를 감지하기 위한 웨이퍼 레벨 칩 스케일 패키지를 갖는 방법 및 장치
US10157811B2 (en) Chip package and method for forming the same
CN109844938B (zh) 具有增强性能的晶片级封装
US9196754B2 (en) Chip package and fabrication method thereof
US8536672B2 (en) Image sensor package and fabrication method thereof
TWI512930B (zh) 晶片封裝體及其形成方法
US11328969B2 (en) Semiconductor device and manufacturing method thereof
US20170147857A1 (en) Chip package and method for forming the same
US8178391B2 (en) Method for packaging semiconductors at wafer level
TWI624039B (zh) 晶片封裝體及其製造方法
KR101671581B1 (ko) 쿨링 피처를 갖는 저프로파일 센서 패키지와 이를 제조하는 방법
US9799588B2 (en) Chip package and manufacturing method thereof
CN107369695B (zh) 晶片封装体与其制造方法
US20040166662A1 (en) MEMS wafer level chip scale package
US10858245B2 (en) Deposition of protective material at wafer level in front end for early stage particle and moisture protection
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
US8748926B2 (en) Chip package with multiple spacers and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 7