CN110085570A - 可编程中介层电路系统 - Google Patents

可编程中介层电路系统 Download PDF

Info

Publication number
CN110085570A
CN110085570A CN201910235573.5A CN201910235573A CN110085570A CN 110085570 A CN110085570 A CN 110085570A CN 201910235573 A CN201910235573 A CN 201910235573A CN 110085570 A CN110085570 A CN 110085570A
Authority
CN
China
Prior art keywords
intermediary layer
chip
circuit
programmable
intermediary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910235573.5A
Other languages
English (en)
Other versions
CN110085570B (zh
Inventor
M·D·哈顿
R·A·格雷尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Priority to CN201910235573.5A priority Critical patent/CN110085570B/zh
Publication of CN110085570A publication Critical patent/CN110085570A/zh
Application granted granted Critical
Publication of CN110085570B publication Critical patent/CN110085570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及可编程中介层电路系统。提供包括可编程中介层的多芯片封装件。多个集成电路可以安装在中介层上。有源电路系统也可以嵌入到中介层器件中以帮助基于协议的通信、调试、以及其他所期望的电路操作。中介层器件可以包括可编程互联路由电路系统，其主要用于提供多芯片封装件内的不同电路的路由。设计工具可被用以设计中介层器件。所述设计工具可以包括标准芯片封装库，其中，当设计必须与各种中介层上的集成电路通信的中介层器件时，能够从所述标准芯片封装库中选择标准接口模板。通过使器件系列能够与给定中介层结合，标准芯片封装的使用可以简化中介层的设计。

Description

可编程中介层电路系统
本申请是申请日为2014年3月14日的名称为“可编程中介层电路系统”的中国专利申请201410095364.2的分案申请。
本申请要求2013年3月14日提交的美国专利申请13829965的优先权，其内容通过引用合并于此。
技术领域
背景技术
集成电路封装件通常包括，除其他之外，集成电路芯片和芯片安装安装在其上的衬底。所述芯片通常通过电线或焊料凸块耦合到衬底。然后来自集成电路芯片的信号可以通过电线或焊料凸块传送到衬底。
随着集成电路技术朝着更小器件尺寸按比例发展，以牺牲增加的功耗继续提高器件性能。为了努力降低功耗，多于一个芯片可以被放置在单个集成电路封装件中(即，多芯片封装件)。由于不同类型的器件满足不同类型的应用，在一些系统中会需要更多的芯片以满足高性能应用的需求。因此，为了获取更好的性能和更高的密度，集成电路封装件可以包括沿着同一平面横向布置的多个芯片，或者可以包括一个堆叠在另一个的上面的多个芯片。
已经开发的多芯片封装件包括安装在硅中介层的顶部上的多个芯片。所述硅中介层通常包括将芯片彼此连接在多芯片封装件中的固定连接端。因为连接端被固定，因此设计硅中介层常常面临挑战，，其中设计硅中介层必须能够与通常由具有不同时间轴的多个参与方制造的各种类型的芯片结合。
发明内容
本发明总体涉及多芯片封装件，并且，更具体地，涉及具有可配置中介层集成电路器件的多芯片封装件。多个集成电路芯片可以安装在多芯片封装件的外壳内的中介层的顶部。所述中介层可以安装在封装衬底的上。如果期望，多个中介层可以相对于彼此垂直堆叠。
微凸块可以插入在中介层(interposer)和中介层上芯片之间，而倒装芯片凸块(例如，比微凸块大的凸块)可以插入在中介层和封装衬底之间。中介层可以包括输入-输出管脚，所述输入-输出管脚被配置为经由微凸块与中介层上集成电路芯片结合。中介层可以包括可编程互联电路系统(有时被称为可编程互联路由结构)，所述可编程互联电路系统用于为中介层上集成电路芯片提供所期望的路由连接。
可编程互联电路系统可以包括垂直的和水平的路由路径、插入到路由路径中的可配置多路复用器、存储用于控制可配置多路复用器的控制位的配置存储器元件、和用以将控制位载入到配置存储器元件中的配置控制器。可编程互联电路系统可以包括以下路径：用于连接不同中介层上芯片的路径、用于自路由的路径(例如，耦合在与单个中介层上芯片相关联的输入-输出管脚之间的路径)、和用于将中介层上芯片连接到中介层外器件的路径。
有源电路系统可以选择性地嵌入为中介层的组成部分。作为一个示例，调试电路系统可以嵌入到中介层中以调试各种中介层上芯片。作为另一个示例，实现所期望的输入-输出通信协议的各种接口电路可以嵌入到中介层中。
在本发明的另一个合适的实施例中，提供一种使用计算机辅助设计(CAD)工具设计多芯片封装件的方法，所述CAD工具在计算设备上实现。CAD工具可以包括原理图捕获工具，其辅助电路设计师设计具有可配置中介层的多芯片封装件。原理图捕获工具可以给予用户机会以：确定将被放置在多芯片封装件中的不同知识产权(IP)块(例如，可编程集成电路、专用集成电路、存储器器件、网络处理单元、调试电路系统等)、从标准化芯片封装库中选择(例如，包含标准接口格式的库，其中每个标准接口格式确定芯片系列的各个预定输入-输出管脚分配配置)、并且在所选芯片封装之间制定所期望的路由连接。
然后，所述CAD工具可用以执行电路综合、物理路由、以及时间分析并且可以生成相应的配置数据文件，所述配置数据文件包括用于配置可编程互联电路系统以使可编程互联电路系统提供所期望的中介层路由连接的数据。
根据附图和下文详细描述，本发明进一步的特征、其特性和各种优点将变得更明显。
附图说明
图1是根据本发明实施例的说明性可编程集成电路的示意图。
图2是根据本发明实施例的具有至少2个芯片的说明性多芯片封装件的横截面侧视图，其中所述2个芯片横向布置在可编程中介层的顶部。
图3是根据本发明实施例的说明性可编程中介层集成电路的示意图。
图4是根据本发明实施例的说明性多芯片封装件的横截面侧视图，其中所述多芯片封装件包括相对于彼此垂直堆叠的多个可编程中介层。
图5是根据本发明实施例示出不同类型路由连接端的可编程中介层的横截面侧视图，其中所述不同类型的路由连接端能够在可编程中介层中形成。
图6是根据本发明实施例显示可编程中介层如何可用以提供用于调试目的的集成电路的附加路由的示意图。
图7A是根据本发明实施例展示集成电路如何可被路由到单独的调试处理器的示意图，其中集成电路和调试处理器都安装在可编程中介层上。
图7B是根据本发明实施例展示安装在可编程中介层上的集成电路如何可被路由到嵌入到可编程中介层中的调试处理器的示意图。
图7C是根据本发明实施例展示安装在可编程中介层上的集成电路如何可被路由到中介层外的常驻PCB(PCB-resident)的调试处理器的示意图。
图8是根据本发明实施例展示安装在可编程中介层上的集成电路如何可被路由到用于检查指示的追踪缓冲区的示意图。
图9是根据本发明实施例的示出可编程中介层上的集成电路如何可被路由到不同类型的通信器件的示意图。
图10A和10B是根据本发明实施例示出可编程中介层的示意图，所述可编程中介层包括实现不同通信协议的嵌入的通信器件。
图11是根据本发明实施例的说明性系统环境示意图，其中可编程中介层集成电路可通过使用电路设计系统被配置。
图12是根据本发明实施例的用于生成配置数据的电路设计系统的示意图，所述配置数据用于实现可编程中介层集成电路中的定制路由设计。
图13是根据本发明实施例的说明性计算机辅助设计(CAD)工具的示意图，所述CAD工具可用在电路设计系统中。
图14是根据本发明实施例的用于设计定制中介层集成电路和执行时间分析的示例性步骤的流程图。
图15是根据本发明实施例的说明性原理图输入屏，所述输入屏可以被呈现以提供机会给用户执行：从预定义库中拉出标准化芯片封装、在不同器件之间形成连接、确定封装件管脚分配、以及设置其他所期望的设置。
图16是根据本发明实施例的说明性标准化管脚分配封装示意图。
图17是根据本发明实施例示出标准封装如何能够与相应的器件系列结合，其中所述标准封装选自于可编程中介层集成电路上所用的预定义库。
图18是根据本发明实施例的用于设计可编程中介层的说明性步骤的流程图。
具体实施方式
本发明的实施例涉及集成电路，并且，更具体地，涉及包括多个集成电路的多芯片封装件。本领域的技术人员将认识到所述示例性实施例在没有一些或所有这些具体细节的情况下也可以被实现。在其他实例中，已知操作没有详细描述以免不必要地模糊本发明。
可以提供一种具有存储器元件和相关电路类型的说明性集成电路在图1中示出，所述相关电路能够通过使用来自存储器元件的输出信号被控制。如图1所示，集成电路10可以包含存储器元件20。存储器元件20可以加载有配置数据，以配置可编程电路系统(例如，可编程逻辑模块18)中的可编程晶体管(例如，传输晶体管)(有时被称为传输门或传输门晶体管)。
因为存储器元件20可被用以存储可编程逻辑模块18的配置数据，因此存储器元件20有时可以被称为配置随机存取存储器(configuration random-access memory，CRAM)单元。集成电路10可通过配置可编程逻辑模块18被配置为实现定制逻辑功能。因此，集成电路10有时可被称为可编程集成电路或可编程逻辑器件(PLD)集成电路。
如图1所示，可编程集成电路10可以具有输入-输出(I/O)电路系统12，所述输入-输出(I/O)电路系统12用于驱动器件10的信号关断以及用于经由输入-输出管脚14接收来自其他器件的信号。互联资源16(例如全局与局部纵向和横向导线与总线)可被用以路由器件10上的信号。互联资源16可以包括固定互联(导线)和可编程互联(即，各个固定互联之间的可编程连接)。
可编程逻辑模块18可以包括组合和时序逻辑电路系统。可编程逻辑18可被配置为执行定制逻辑功能。与互联资源16关联的可编程互联可被认为形成可编程逻辑模块18的一部分。
当存储器元件20加载有配置数据时，每个存储器元件提供相应的静态控制输出信号，其控制可编程逻辑模块18中的相关逻辑组件的状态。例如，存储器元件输出信号可被用以控制可编程组件(例如多路复用器、逻辑门(例如，与门、或门、异或门、与非门、或非门等))中的金属氧化物半导体(MOS)晶体管(例如，n沟道金属氧化物半导体(NMOS)传输晶体管)的栅极。如果期望，P沟道晶体管(例如，p沟道金属氧化物半导体传输晶体管)也可由来自存储器元件20的输出信号控制。
当与NMOS传输晶体管关联的存储器元件输出为高时，由这个存储器元件控制的传输晶体管开启并且将逻辑信号从其输入端传输到其输出端。当存储器元件输出为低时，NMOS传输晶体管关断并且不传输逻辑信号。当来自存储器元件的输出施加到其栅极的信号为低(例如，0伏特)时，P沟道金属氧化物半导体(PMOS)传输晶体管开启，而当存储器元件的输出为高时，PMOS传输晶体管关断(即，NMOS与PMOS控制信号的极性相反)。
配置随机存取存储器元件20可以以阵列形式布置。例如，可以在集成电路10上存在成千上万的存储器元件20。在编程操作期间，存储器元件阵列可提高为具有配置数据。一旦加载有配置数据，存储器元件20可以选择性地控制(例如，开启和关闭)可编程逻辑模块18中的电路系统部分，因此定制电路10的电路功能。
可编程集成电路10的电路系统可通过使用任何适合的结构组织。作为一个示例，可编程集成电路10的电路系统可被设置为一系列行与列的可编程逻辑块(区)，每个可编程逻辑块包含多个较小的逻辑区。集成电路10的逻辑资源可以由互联资源16(例如，相关的横向和纵向导体)互联。这些导体可以包括跨越几乎整个器件10的全局导线、跨越部分器件10的部分线(例如，二分线或四分线)、具体长度(例如，足以互联多个逻辑区域)的交错线、较小的局部线、或任何其他合适的互联资源配置。如果期望，可编程集成电路10的电路系统可被布置在更多级或层中，其中多个较大区被互联以形成逻辑的较大部分。其他不以行和列布置的器件布置仍然可以使用逻辑。
由于集成电路制造技术向着较小工艺节点方向按比例扩展，在单个集成电路芯片上设计完整系统(有时被称为片上系统)的挑战越来越高。当最小化泄漏和功率消耗时，设计支持所期望的性能等级的模拟和数字电路系统并最小化泄露和功耗极其耗时和昂贵的。
一种替代单芯片封装件的配置是多个芯片设置在单个封装内。包含多个互联芯片的这种类型的封装件有时可被称为封装件中的系统(system-in-package(SiPs))、多芯片模块(MCM)、或多芯片封装件。将多个芯片(die，芯片)设置到单个封装里可以允许使用最合适的技术工艺实现每个芯片(例如，可以通过使用28nm的技术节点实现存储器芯片，而且可以通过使用90nm技术节点实现射频模拟芯片)、可以增加芯片到芯片结合的性能(例如，单个封装件内将信号从一个芯片驱动到另一个芯片基本上早于将信号从一个封装件驱动到另一个封装件，因此降低相关输入-输出缓冲区的功耗)、可以释放输入-输出管脚(例如，与芯片到芯片连接相关的输入-输出管脚小于与封装到板连接相关的管脚)、以及可以帮助简化印制电路板(PCB)设计(即，在常规系统操作期间将多芯片封装件安装在PCB上的PCB设计)。
图2是说明性多芯片封装件100的横截面侧视图。如图2所示，多芯片封装件100可以包括封装衬底(例如封装衬底122)、安装在封装衬底122顶部上的中介层108、以及安装在中介层108顶部上的多个芯片(例如，芯片10-1和10-2可以在中介层108的顶部上相对于彼此横向地安装)。
封装衬底122可以经由焊锡球124耦合到板衬底126。作为一个示例，焊锡球124可以形成用于与衬底126上的相应导电焊盘结合的球栅阵列(BGA)配置。衬底126可以是印制电路板(PCB)，多芯片封装件100和其他单芯片或多个多芯片封装件可以安装在所述PCB上。在图2的示例性配置中，经由中介层结构108互联的两个横向设置的芯片有时可以被称为2.5维(“2.5D”)堆叠。如果期望，多于两个的横向(纵向)设置的芯片可以安装在中介层结构108的顶部。在其他合适的配置中，多个芯片可以纵向堆叠在彼此的顶部。一般情况下，多芯片封装件可以包括堆叠在彼此顶部的任何数量的芯片以及相对于彼此横向布置的芯片(多个)。
每个芯片10(即，芯片10-1和10-2)可以包括半导体衬底130(例如，p型硅衬底)，所述半导体衬底130具有第一表面150、第二表面152、和在衬底130的第一表面150上形成的互联层132。器件结构(例如晶体管栅极结构、电容器板结构、电阻性负载结构，服从密度结构(density-compliance)、以及其他器件结构)可以形成在互联层132接触表面150的接口处。
互联层132(有时被统称为介质堆叠)可以包括金属路由层的替换层(例如，在其中能够形成金属路由路径的电介质层)和通孔层(例如，通过其能够形成用于将来自一个金属路由层的路径电气连接到另一个金属路由层的路径的金属通孔)。
表面150通常被称为衬底130的“上”表面，互联层132在所述表面150上形成。因为每个芯片10从它的垂直方向反转/倒装，因此如图2所示的配置有时被称为倒装芯片配置，在图2所示的配置中表面150向下面朝封装衬底122。
芯片10-1和10-2可以经由微凸块134耦合到中介层108。微凸块134可以涉及形成在互联堆叠132的最上层上的焊料凸块并且每个微凸块可以具有10μm的直径(作为一个示例)。具体地，微凸块134可以被沉积在微凸块焊盘上，所述微凸块焊盘形成在互联堆叠132的最上层中。
中介层108可以经由凸块120耦合到封装衬底122。直接与封装衬底122结合的凸块120有时可被称为受控塌陷芯片连接(C4)凸块或“倒装芯片”凸块，并且每个凸块120可以具有100μm的直径(作为一个示例)。通常情况下，倒装芯片凸块120(例如，用于与闭合封装(off-package)组件结合的凸块)在尺寸上基本大于微凸块134(例如，用于与同一封装件里的其他芯片结合的凸块)。微凸块134的数量通常大于倒装芯片凸块120的数量(例如，微凸块数量与倒装芯片凸块数量的比率可以大于2:1、5:1、10:1等)。
如图2所示，中介层108可以包括可编程互联电路系统200，所述可编程互联电路系统200被用以形成经由微凸块134到安装在中介层108顶部上的每个芯片10的路由连接以及形成经由倒装芯片凸块120到封装衬底122或板衬底126上的其他器件的路由连接。可编程互联电路系统200可以包括固定的和/或可配置的互联资源(例如，通过中介层108用于路由信号的全局和局部的横向和纵向导线和总线)。全局导线可以跨越几乎整个中介层108，而局部导线仅仅可以跨越中介层108的部分。
在一个合适的配置中，中介层108可以由硅形成(例如，互联电路系统200可以被形成在硅衬底中)。硅中介层108可以包括可编程资源,例如包括在关于图1所描述的可编程集成电路10类型中的可编程电路系统，除了中介层108不需要包括任何组合或时序逻辑(例如，中介层108不需要包括用于执行用户定义的逻辑功能的电路系统)之外。这种类型的中介层108可以包括电路系统(例如电路系统200，其主要用于提供多芯片封装100内所期望的芯片10的路由连接)。然而，如果期望，中介层108可以包含一些逻辑以用于实现接口功能，从而帮助封装件100中不同芯片之间的通信以及用于执行中介层上器件的所期望的功能。从中介层上器件卸载这些功能中的一些到中介层嵌入的逻辑能够帮助减少中介层上器件的处理要求。
以这种方式形成和操作的中介层108有时可被称为可配置硅中介层集成电路、片上可编程中介层PCB、可编程中介层卡、可编程“构造”中介层、“有源”可编程中介层(例如，包含用于帮助封装件100里芯片的所期望的操作的嵌入逻辑的中介层)等。一般情况下，任何类型的裸芯片集成电路10可以安装在中介层108的顶部，包括，但不限于，器件，如微处理器(或CPU)、数字信号处理器(DSP)、专用标准产品(ASSP)、专用集成电路(ASIC)、静态随机存取存储器(SRAM)芯片、动态随机存取存储器(DRAM)芯片、只读存储器(ROM)芯片、可编程阵列逻辑(PAL)、可编程逻辑阵列(PLA)、现场可编程门阵列(FPLA)、电可编程逻辑器件(EPLD)、电可擦除可编程逻辑器件(EEPLD)、逻辑单元阵列(LCA)、现场可编程门阵列(FPGA)(仅列出一小部分)。
图3展示可配置中介层108的更详细的示意图。如图3所示，除了可编程互联电路系统200以外，中介层108还可以包括配置控制器202、存储器元件204、微凸块接口电路系统206、以及倒装芯片凸块接口电路系统208。在图3的示例中，可编程互联电路系统200包括由可编程构造214(例如路由多路复用电路(例如，多路复用器))连接的横向和纵向电线集合。通常情况下，中介层108可以包括成百、成千、或成千上万的能够被配置为提供任何合适的路由配置的多路复用器216。每个路由多路复用器214可以具有输入端、控制输入端、以及输出端，所述输入端中的一些接收来自各种纵向电线210的信号，并且所述输入端中的一些接收来自各种横向电线212的信号，在所述输出上相应的信号可以从其输入端中的一个路由。
横向互联212和纵向互联210可以根据每个导体跨越的距离形成为具有变化的长度。每个多路复用器214可以耦合到相关联的驱动器电路216，所述驱动器电路216用于将输出信号驱动到相应的横向导体212或纵向导体210上。驱动器216可以基于互联的长度和/或互联的其他物理特征将信号以适当的驱动强度驱动到互联上。例如，因为第一个互联导体具有大于第二个互联导体的电阻(例如，因为第一个互联导体跨越距离长于第二个互联导体跨越的距离)，所以第一个驱动器216可以以高于第二个驱动器器216的驱动强度驱动第一个互联导体，所述第二个驱动器216驱动第二个互联导体。然而，应当理解的是驱动强度基于互联的宽度也可以做类似地改变。
每个路由多路复用器214可以在其控制输入端接收相应的一组配置数据位，所述一组配置数据位用于配置多路复用器214将信号从其输入端的所选择的一个输入端路由到其输出端。可以从路径218上的存储器元件204提供配置数据位。配置控制器202可被用于将配置数据位的期望模式(有时被称为编程位流)载入到存储器元件204中，以便以所期望的路由配置配置互联电路系统200。配置控制器202可以被实现为数据寄存器、移位寄存器、状态机、或适于将编程位流载入存储器元件204中的其他类型的电路系统。
电路系统206可用作安装在中介层108的顶部上的芯片10(有时被称为“中介层上芯片)与可编程互联电路系统200之间的接口，而电路系统208可作为互联电路系统200与封装衬底122之间的接口。总的来说，可编程互联电路系统200可以经由微凸块接口206和倒装芯片凸块接口208以任何一个方向(如，路径220所指示)路由信号。
作为一个示例，由互联电路系统200经由接口206接收的信号可以经由接口208被选择性地路由到相应的倒装芯片凸块120。作为另一个示例，来自给定芯片10经由接口206由互联电路系统200接收的信号可以通过接口206被路由回到给定芯片10或被路由回到安装在中介层108上的另一个芯片。作为又一个示例，由互联电路系统200经由接口208接收的信号可以经由接口206被选择性地路由到相应的微凸块134。其他类型的连接也可以通过编程可配置中介层108来提供，以具有所期望的设置。如果期望，当输入-输出路径不需要有源驱动时，驱动器216的任何部分可以被置于三态模式中。
在本发明另一个合适的实施例中，多个中介层108可以纵向堆叠在彼此的上面(例如，看图4)。如图4所示，中介层108-2可以堆叠在中介层108-1的顶部。在一个实施例中，中介层108-1的可编程互联电路系统200可以经由倒装芯片(C4)凸块120选择性地耦合到可编程互联电路系统200，所述倒装芯片(C4)凸块120插入到中介层108-1和108-2之间。
集成电路芯片可以安装在中介层108-1和108-2的每个的顶部。在图4所述的示例中，芯片10-1、10-2以及10-3可以安装在中介层108-1的顶部，而芯片10-4、10-5、10-6、10-7和10-8可以安装在中介层108-2的顶部。这个配置类型有时可以被称为“3D”堆叠，其中中介层堆叠在彼此的顶部。在一些情况下，通硅孔(TSV)可以被形成通过3D堆叠中的每个中介层108的硅衬底以用于允许纵向连接。在某些实施例中，这种TSV能够被用以提供位于两个单独的可编程中介层上的可编程互联电路系统之间的连接或安装在两个单独的可编程中介层的芯片之间的连接。这种3D堆叠使安装在单独的可编程中介层上的芯片之间能够互联，因此有助于系统设计的物理扩展。
如图2和4中所示的多芯片封装件配置仅仅是说明性的，并不用于限制本发明的范围。如果期望，多芯片封装件100可以包括通过使用一个或更多个可编程中介层108互联的任何数量的芯片。一般情况下，作为多芯片封装件100的部分的芯片可以包含在外壳里，所述外壳由塑料、树脂、陶瓷、或其他合适的材料塑模而成。
图5是中介层108的横截面侧视图，其展示能够使用可编程互联构造200来制造的一些不同的可能的路由连接。如图5所示，可编程互联电路系统200可以被用于路由安装在中介层108上的不同芯片之间的信号(例如，芯片10-1可以经由芯片间(inter-die)路由路径耦合到芯片10-2)。可编程互联电路系统200也可以被用于路由来自一个或更多个中介层外器件的信号(例如，芯片10-1可以经由路径232和倒装芯片凸块120耦合到一个或更多个现有的纵向堆叠的芯片和/或耦合到一个或更多个现有的中介层外器件)。将每个芯片10的输入-输出管脚路由到用户首选的倒装芯片凸块120的这种灵活性使系统设计者能够选择优选的优化目标PCB设计的信号输入-输出配置，其中基极中介层108安装在所述目标PCB设计上。这种类型的路径也可用于共享时钟信号、重置信号、地址信号、以及形成在多芯片封装件100中的多个不同器件之间的其他控制信号。
在一些实施例中，可编程互联电路系统200也可用于路由单独芯片的长距离信号。例如，这里可能存在形成在芯片10-2和中介层108之间的接口处的成千上万的微凸块134。在大多数情况下，仅有与给定芯片相关联的一部分微凸块134被用于形成与其他中介层上芯片和中介层外器件的连接。因此，微凸块134剩下的部分可用于为那些芯片提供附加的路由资源(例如，看图5中的路径234)。以这种方式执行“自路由”能够有助于减少给定芯片所要求的路由资源的复杂性，因此减少成本。
在常规的单芯片封装件中，集成电路经由倒装芯片凸块直接连接到封装衬底。集成电路和封装衬底之间插入的倒装芯片凸块的数量通常为千数量级。然而，在多芯片封装件中，中介层上芯片和中介层108之间微凸块134的使用极大地增加能够被制造的互联的数量。能够形成在集成电路和中介层108之间的微凸块134的数量可以是成百上千的数量级。经由微凸块的输入-输出连接的这种广泛可用性可以允许集成电路执行中介层上的一些片外路由。结合图5描述的所述自路由技术是路由如何可以片外执行的一个示例。
在本发明的另一个合适的配置中，出于调试的目的，用户信号可以被片外路由。图6示出一个示例，其中由器件10中的逻辑电路240生成的用户信号可以被路由以调试也在器件10中形成的电路系统242。所述用户/测试信号可以经由中介层108中的可编程自路由路径234从电路240被传递到调试电路系统242。因此，以这种方式使用的中介层108中的可编程互联电路系统可以用作宽带宽用户调试管脚。
图7A展示另一个合适的调试配置，其中受测信号可以从器件10上的逻辑电路240路由到单独的调试处理器246。如图7A所示，器件10和调试处理器246都安装在中介层108上。受测的用户信号可以经由可编程芯片到芯片路由路径244从电路240传递到处理器246。
图7B展示另一个合适的调试配置，其中受测的用户信号可以从器件10上的逻辑电路240路由到嵌入在中介层108内的调试处理器248。更具体地，调试处理器248可以形成在中介层108的硅衬底中(例如，调试逻辑电路系统248可以形成为可配置中介层108的组成部分)。受测用户信号可以经由可编程路由路径250从电路240传递到处理器248。
图7C展示另一个合适的调试配置，其中受测用户测试信号可以从器件10上的逻辑电路240路由到中介层外常驻PCB的调试微处理器252。如图7C所示，逻辑电路240形成在其中的调试微处理器252和芯片10-2可以形成在安装在PCB 126上的单独的封装件上(例如，芯片10-2可以安装在第一封装衬底122上，而调试处理器252可以安装在第二封装衬底123上)。所述用户信号可以经由路径254从电路240传递到处理器252。穿过中介层108的路径254的至少一部分可以是可编程的。
图8是另一个合适的调试配置的顶视图，其中，用户/数据信号可以经由缓冲电路(例如追踪缓冲区249)从器件10上的逻辑电路240路由到单独的调试处理器247。在图8的示例中，调试处理器247可以是安装在中介层108的顶部的另一个芯片(如关于图7A所描述的)或可以嵌入到中介层108中(如关于图7B所描述的)。追踪缓冲电路249可以用作先入先出(FIFO)电路，以用于暂时存储从逻辑电路240输出的用户信号。当器件10上出现错误时，器件10可以将断言的控制信号ERROR提供给调试处理器247。响应于检测断言的信号ERROR，调试处理器247可以恢复追踪缓冲区249的内容以执行必要的调试操作。当信号ERROR被去断言时，使用这种方法执行调试可以允许处理器247执行其他系统操作。
在本发明另一个合适的实施例中，可配置硅中介层108也可用在分组处理应用中以基于选择互联协议来帮助通信。图9是示出多芯片封装件100用作线卡(例如，被用于与电信接入网络(例如，因特网或局域网)结合的器件)的一种情况的示意图。
如图9所示，多芯片封装件100可以包括第一集成电路芯片10-1、第二集成电路芯片10-2、以及安装在可配置硅中介层108上的多个通信器件260。芯片10-1和10-2可以是任何合适类型的集成电路。芯片10-1可以包含输入-输出(I/O)接口270，所述输入-输出(I/O)接口270被配置为经由可配置互联构造200(如路径274所指示的)与芯片10-2的I/O接口272进行通信。接口电路270与272可以是实现相同通信协议/标准的通信器件。作为一个示例，接口电路270和272都可以用于实现周边装置互连高速(PCIe)的高速串行计算机扩展总线标准。
中介层108上的可编程互联构造200可被配置为将至少一个集成电路10耦合到通信器件260的一部分。在图9的示例中，芯片10-1可以经由可编程互联200选择性地耦合到五个通信器件中的其中三。这仅仅是说明性的。中介层108可以是能够经由互联电路系统200使中介层上芯片与或多或少的五个通信器件结合。
每个通信器件260可以是收发器集成电路，所述收发器集成电路能够经由倒装芯片凸块120将信号传输到中介层外器件并从中介层外器件接收信号。每个收发器260可以包含实现期望的通信协议/标准的通信接口电路262。具有接口262的收发器260有时被称为物理介质接口器件。每个接口电路262可以被配置为实现以太网协议(例如，用于控制介质接入控制子层的协议)、因特拉肯(Interlaken)互联协议、双倍数据速率(DDR)存储器数据传输协议、PCIe总线标准、和/或其他合适的输入-输出通信协议中的所选的一个。
以这种方式形成的多芯片封装件100可被用于提供冗余功能。在图9的示例中，仅五分之三的接口器件有效地连接到分组处理芯片10-1。芯片10-1可以包括接口电路264，所述接口电路264被用于实现用于与接口电路262通信的期望的协议。在这三个接口器件中的其中一个故障或有缺陷的情况下，剩下的空闲接口器件的其中一个可以被切换使用以替换故障接口器件(例如，通过重新编程互联电路系统200，如虚箭头266所指示)。这种应用假设接口器件的一部分是相同类型的(例如，有源和无源接口器件的一部分应当实现相同的通信协议，以支持冗余功能)。
一般情况下，器件260可以是各种类型的通信器件(即，有源和无源接口器件可以实现各种不同的通信协议)。具有不同类型的通信器件260允许多芯片封装件100支持各种不同的技术，这在目标在于不同专用领域的应用(例如，有线应用、无线应用等)中是有用的。如果期望，通信器件260自身可以是可重新编程的以支持各种可能的网络应用。
在某些专用领域应用中，可以期望从收发器集成电路260中卸载实现接口电路的协议(参见，例如，图10A)。实现接口电路(例如图10A的接口电路系统280)的协议可以嵌入为中介层108中的非可重新配置或“硬”模块(有时被称为固定功能模块)。如图10A所示，芯片10-1(例如，可编程的集成电路，例如FPGA)可以经由可编程中介层互联200耦合到芯片10-2(例如，包含SRAM单元的存储器芯片)并且可以耦合收发器器件260的所选择的一个部分。在图10A的示例中，四个收发器器件260中的两个经由嵌入中介层的介质存取控制器280(例如，嵌入中介层108中用于支持以太网协议的专用接口电路)耦合到芯片10-1，而收发器器件260的另两个耦合到芯片10-1而不通过任何介质存取控制器280路由。不同的MAC块280可以选择性地切换为使用可编程互联路径200。
图10A的示例仅仅是说明性的，其中多芯片封装件100被用于将以太网专用应用作为目标仅仅是示例性的。如果期望，中介层108可以包括不同类型的用于解决不同技术和应用的嵌入式通信协议接口块。
图10B是具有中介层108的多芯片封装件100的横截面侧视图，其具有用于处理各种各样的应用的不同类型的中介层嵌入通信协议接口块280。在图10B的示例中，3个不同类型的集成电路芯片10-1、10-2、和10-3可以安装在中介层108上。芯片10-1可以是可编程集成电路；芯片10-2可以是静态随机存取存储器存片；而芯片10-3可以是同步动态随机存取存储器芯片(作为示例)。
不同中介层上芯片10可以经由可编程中介层互联电路系统200耦合到彼此并耦合到凸块120。一些芯片10可以经由中介层嵌入通信接口块280耦合到凸块120。在图10B的示例中，中介层108可以包括：支持以太网协议的嵌入式MAC块、支持因特拉肯互联协议的嵌入式ILKN块280、和/或处理其他期望的通信技术的其他接口块。
图11示出用于设计和配置可配置中介层集成电路器件108的说明性系统环境中。在配置操作期间，中介层108可以安装在系统380中的板360上。中介层108可以从编程设备或从任何其他合适的设备或器件接收配置数据。
在图11的示例中，中介层108是从相关的集成电路400接收配置数据的可编程集成电路的一种类型。利用这类配置，如果期望，电路400可以安装在相同的板360上，如中介层108安装的板360。作为一个示例，电路400可以是可编程互联配置数据载入芯片，所述芯片与配置控制器202结合以将配置数据载入到中介层存储器元件204中(图3)。配置数据可被用于：以期望路由配置配置可编程互联电路系统200、配置中介层108中的逻辑电路系统以实现期望的输入-输出通信协议、配置中介层108中的逻辑电路系统以用作调试电路等。当系统380启动时(或在另一个合适的时间)，所述配置数据将可以从配置器件400提供给中介层108，如由路径420示意性地显示。提供给器件108的配置数据可以存储在其可配置存储器元件204中(例如，配置随机存取存储器元件)。
系统380可以包括与器件108通信的处理器电路440、存储器460、其他的系统组件480。系统380的组件可以位于一个或更多个板上(例如，板360或其他合适的安装结构或外壳)。
通信路径可被用于将器件108互联到其他组件。例如，通信路径370可被用于在安装在板360上的集成电路390和器件108之间传递数据。通信路径350和500能被用于在器件108与组件440、460、和480之间传递信号。
可以通过路径(例如路径520)将器件108的配置数据提供给配置器件400。例如，配置器件400可以从配置数据载入设备540或将配置数据存储在配置器件400中的其他合适设备中接收配置数据。在板360安装之前或之后，器件400可加载有数据。
在中介层上设计和实现期望的路由配置是极为保证的，其中，所述中介层必须与各种类型的集成电路结合。因此，设计者通常基于计算机辅助设计(CAD)工具使用设计系统以帮助他们设计这种类型的电路。电路设计系统能够帮助系统设计者设计和测试系统的复杂电路。当设计完成时，设计系统可被用于生成配置数据，此配置数据用于电气编程中介层108的适当路由连接。所述电路设计系统可以在计算设备上实现。
如图11所示，越过路径(例如路径580)可以将电路设计系统560生成的配置数据提供给设备540。设备540将配置数据提供给器件400，以使器件400之后能够通过路径420将这个配置数据提供给器件108。系统560可以基于一个或更多个计算机以及一个或更多个软件程序。一般情况下，软件和数据可以存储在系统560中的任何计算机可读介质(存储器)上并被示意性地显示为存储器600。
在一种典型的情况下，设计系统560由电路设计者使用以创建中介层器件108的定制路由设计。系统560生成被提供给配置器件400的相应的配置数据。加电后，器件108上的配置器件400和配置控制器202被用于将配置数据载入器件108的可编程存储器元件204中。然后器件108可以正常工作模式使用以提供多芯片封装件中的期望的路由连接。
图12示出根据本发明的说明性电路设计系统560。系统560可以基于一个或更多个处理器(例如个人计算机、工作站等)。处理器(一个或更多个)使用网络(例如，局域或广域网)链接。这些计算机中的存储器或外部存储器和存储器件(例如内部和/或外部硬盘)可被用于存储指令和数据。
基于软件的组件(例如，计算机辅助设计工具620)和数据库630驻留在系统560上。操作期间，可执行软件(例如，计算机辅助设计工具620的软件)运行在系统560的处理器(一个或更多个)上。数据库630被用于存储用于系统560操作的数据。一般情况下，软件和数据可以存储在系统560中的任何计算机可读介质(存储器)上。图11示意性显示为存储器600的这种存储器可以包括计算机存储器芯片、可移动和固定介质(例如硬盘驱动器)，闪存，光盘(CD)，DVD光盘，其它光学介质，以及软盘，磁带，或任何其它合适的存储器或存储装置(一个或更多个)。当系统560软件被安装时，系统560的存储器600具有使系统560中的计算设备执行各种方法(过程)的指令和数据。当执行这些过程时，计算设备被配置为实现逻辑设计系统的功能。
计算机辅助设计(CAD)工具620(所有的或一些计算机辅助设计(CAD)工具620有时被统称为CAD工具)可以由单个供应商或多个供应商提供。工具620可以被提供为一个或更多个工具套件(例如，执行与实现可编程逻辑器件中的电路设计关联的任务的编译器套件)和/或被提供为一个或更多个单独软件组成(工具)。数据库(一个或更多个)630可以包括一个或更多个数据库，所述数据库仅通过特定工具(一个或更多个)访问并且可以包括一个或更多个共享数据库。共享数据库可以由多个工具访问。例如，第一工具可以将第二工具的数据存储在共享数据库中。第二工具能够访问共享数据库以检索第一工具存储的数据。这允许一个工具将信息传递到另一个工具。如果期望，工具还可以在彼此之间传递信息，而无需存储将信息存储在共享数据库中。
在本发明的一个合适的实施例中，数据库(一个或更多个)630可以包括现有设计库(例如，标准封装库704)。库704可以定义芯片封装的标准组(即，通用接口格式组)。这类预定芯片封装(有时在原理性表示中被称为接口“管脚分配”模板)可以指示不同类型的管脚(例如，电源管脚、接地管脚、用户管脚等)的位置。
图16展示典型的芯片封装#i，其示出一种合适的管脚分配配置。在图16的示例中，标记为“X”的位置表示空闲微凸块连接点；标记为“Δ”的位置表示正电源微凸块连接点；标记为“▽”的位置表示接地电源微凸块连接点；而标记为“○”的位置表示数据/用户信号微凸块连接点。
可以发表标准管脚分配库，以使得可能由不同制造商(即，旨在用在具有中介层108的多芯片封装件中的芯片10)设计的集成电路芯片10能够符合至少一个已发表的管脚分配。维护预定管脚分配库可以允许适合相同中介层108的集成电路系列的制造(例如，以使来自一个制造商或用于一个应用的芯片系列能够与另一个的系列组合)。当以这种方式设计中介层时，具有不同存储器/缓冲区尺寸的模块化有线处理器系列能够共享相同的芯片布局格式，不同的可编程集成电路能够共享相同的芯片布局格式，不同的物理介质接口(至少一些物理介质接口是冗余的)能够共享相同的芯片布局格式等。
图17示出具有封装#19的中介层108，其经由可编程互联电路系统200耦合到多个封装#12。封装#19和#12可以从标准封装库704中选择。在图17所示的示例中，封装#19可以表示能够与来自给定制造商的ASIC系列结合的通用管脚分配格式，而封装#12可以表示能够与实现接口电路280的协议系列结合的通用管脚分配格式。
作为一个示例，由因特尔公司(Intel corporation)制造的微处理器可以共享库704中的通用接口格式。作为另一个示例，由阿尔特拉公司(Altera corporation)制造的可编程集成电路可以共享库704中的另一种通用接口格式。还如另一个示例所示，由博通公司(Broadcom corporation)、EZchip半导体、和NETRONOME制造的网络处理单元(NPU)可以共享库704中的另一种通用接口格式。通过减少针对多芯片封装件内的芯片的每个组合而设计新的中介层器件的需要，标准封装库704的使用可以简化多芯片封装件系统的设计(例如，当多芯片封装件包括来自多个制造商的芯片时，通用接口形式的使用能够帮助有助于多芯片封装件的设计)。
图13示出可以用在逻辑设计系统(例如，图11和12的系统560)中的说明性计算机辅助设计工具620。设计过程通常起始于路由规格的制定。电路设计者能够使用设计和约束输入工具确定664的中介层108所需要进行的连接。设计和约束输入工具664可以包括如设计和约束输入助手666和设计编辑器668的工具。设计和约束输入助手(例如助手666)可被用于帮助电路设计者从现有设计库(例如，从标准封装库704)中定位期望的设计并且可以将计算机辅助协助提供给电路设计者以输入(确定)用于中介层108的所期望的设计。
作为一个示例，设计和约束输入助手666可被用于向用户呈现选项屏幕。用户可以点击屏幕上的选项以选择正设计的电路是否应当具有某些特征。设计编辑器668可被用于输入设计(例如，通过输入硬件描述语言代码行)，可被用于编辑从库中获得的设计(例如，使用设计和约束输入助手)，或可以辅助用户选择和编辑适当的预封装编码/设计。
在通过使用设计和约束输入工具664输入设计之后，综合和优化工具674可被用于通过使用中介层108中的可编程互联电路系统200实现确定的路由连接。工具674可以通过进行适当的硬件选择以试图优化所述设计以基于电路设计者使用工具664输入的用户约束数据实现路由资源的有效分配。
在使用工具674进行电路综合和优化之后，设计系统560可以使用工具(例如布局和布线工具676)执行物理设计步骤(布局综合操作)。布局和布线工具676被用于确定如何在中介层器件中物理地实现确定的路由连接。所做出的连接应当减少互联延迟或满足确定最大允许互联延迟的时序要求。布局和布线工具676针对给定中介层器件有序地创建路由设计的有效实现。
工具(例如工具674和676)可以是编译器套件的部分(例如，由可配置中介层器件供应商提供的编译器工具套件的部分)。根据本发明，工具(例如工具674、676和678)在实现期望的电路设计时自动考虑互联之间串扰的影响。工具674、676、和678也可以包括时序分析工具。当生成用于编程集成电路(例如，可编程中介层集成电路108)的配置数据时，这允许工具674和676满足性能要求(例如，时序要求)。
在使用布局和布线工具676已经生成用于中介层108的期望的路由设计的实现之后，所述设计的实现可以通过使用分析工具678分析和测试。在使用工具620已经完成满足优化操作，工具620能够生成用于可编程逻辑器件的配置数据。
图14示出使用图13的工具620生成配置数据文件时涉及的说明性操作。在步骤706处，综合工具674可以接收用户输入约束，例如：：期望的路由连接700说明、确定中介层108的性能标准的时序约束702、选自标准封装库704的封装设计、以及生成综合后(post-synthesis)网络表的其他合适的输入设定。
在步骤708处，综合后网络表在使用工具676进行布局和布线以及优化操作期间被处理。在步骤708的操作期间，CAD工具620可以考虑使用不同正电源电压和/或体偏置电压的影响并且，通过电源和体偏置电平的合适选择、电路资源分配、和布局决策，减少电源消耗同时满足设计约束。
在步骤710处，最终产生的网络表可以通过使用工具678执行时序分析被进一步处理。时序分析可被用于帮助保证最终网络表满足时序约束。如果期望，处理可以选择性地返回步骤708以使用最终网络表执行附加的优化。例如，设计系统560可以识别不满足时序约束的最终网络表中的路由路径，并通过返回到步骤708确定替换的路由路径。
最终网络表可以在装配过程期间被进一步处理以生成配置数据文件输出712(例如，.pof或.sof文件)。之后，配置数据文件输出可以被载入使用关于图11描述的这种类型的电路系统的中介层108上。
在本发明的另一个实施例中，设计和约束输入工具664可以包括原理图捕获工具，其能够被使用以确定期望的电路连接700。原理图获取工具可以允许电路设计者可视化构造多芯片封装件的不同部件。图15示出多芯片封装件系统800的说明性原理图，其能够将原理图捕获工具显示给电路设计者。如图15所示，系统800可以包括第一集成电路芯片10-1(例如，可编程逻辑器件集成电路芯片)、第二集成电路芯片10-2(例如，存储器器件)、以及第三集成电路芯片10-3(例如，专用集成电路芯片，例如网络处理单元)。芯片10-1、10-2和10-3可以安装在通过使用原理图捕获工具设计的可配置中介层108上。
在图15的示例中，芯片10-1可以经由封装808-1、808-2、808-3、808-4、808-5、808-6、和808-7与中介层108结合(例如，单芯片可以与使用多个标准芯片封装组的中介层108结合)。封装808-1、808-2、808-3、808-4、808-5、808-6、和808-7可以从标准封装库704中选择(作为一个示例)。
与封装808-1关联的输入-输出管脚可以经由追踪缓冲区247使用中介层可编程互联路径200耦合到调试处理器246。处理器246和缓冲区247可以嵌入到中介层108中，如关于图8所述。与封装808-2和808-3关联的输入-输出管脚可以用于自路由连接。与封装808-4关联的输入-输出管脚可以经由相应的标准封装808-4’使用可编程互联路径200耦合到芯片10-3(例如，芯片10-3可以经由封装808-4’与中介层108结合)。与封装808-5关联的输入-输出管脚可以经由相应的封装808-5’使用可编程互联路径200耦合到芯片10-2(例如，芯片10-2可以与使用封装808-5’的中介层108结合)。与封装808-6关联的输入-输出管脚可被用于经由管脚804直接与中介层外器件结合。与封装关联的输入-输出管脚可被用于经由协议实现接口电路280和管脚802与中介层外网络器件通信。接口电路280可被配置以实现期望的通信协议(一个或更多)并且其可以嵌入到中介层108中(如示例)。
不同的处理块(例如，表示芯片10-1、10-2、和10-3的块)、调试电路系统246-247和输入-输出接口电路280可以表示知识产权(IP)块，其被导入到原理图捕获工具中(作为能够存储在数据库(一个或更多个)630中的IP库的部分)以用于设计必须与这些不同的IP块结合的中介层。
一般情况下，封装808表示中介层108和中介层上器件之间的微凸块接口的管脚分配配置，而管脚802和804表示中介层108和封装衬底之间的倒装芯片凸块的管脚分配配置。因此，这种类型的原理图捕获工具可被用于通过使用可编程中介层互联构造确定应当进行的期望的中介层路由连接。这种原理图描述可被翻译为初始网络表并被提供给用于综合的工具674。这种类型的原理图捕获工具可以使系统设计者能够利用各种器件平面布局实验并形成不同组件(软件中)之间的期望的连接，以增加系统性能。
图15的系统800仅仅是说明性的。以这种方式配置的原理图捕获工具可以使系统设计者能够利用各种器件平面布局(软件中)实验以便优化系统性能。如果期望，原理图捕获工具可被用于设计中介层，所述中介层包括任何数量的中介层上器件、中介层嵌入器件和其他合适的电路系统，它们使用中介层上的可编程互联电路系统200经由标准化封装互联。
图18是使用计算机辅助设计工具620设计可编程中介层108中涉及的说明性步骤的流程图。在步骤950处，工具620可以将用于设计多芯片封装件100的选项提供给系统用户。例如，可以将机会提供给用户以从标准芯片封装库中选择，所述标准芯片封装库用作封装件100内的中介层108和多个芯片10之间的接口。
在步骤952处，工具620可以接收至少一个已经由用户选择的标准芯片封装。所选择的芯片封装可以确定用于集成电路器件系列的相应的预定输入-输出管脚分配配置。
在步骤954处，工具620可以接收来自用户的输入，其确定用于多芯片封装件的输入-输出管脚(例如，将封装管脚分配确定给PCB的用户输入)。
在步骤956处，工具620可以接收来自用户的输入，其确定将要包括在封装100中的电路的类型(例如，将要安装在每个所选芯片封装上的芯片的类型、嵌入到中介层108中的电路的类型等)。
在步骤958处，工具620可以接收来自用户的输入，其确定封装件100中的不同的芯片如何路由到中介层108。一般情况下，步骤952、954、956、和958期间获得的用户输入可以任何合适的顺序接收。
在步骤960处，工具620可以生成用于配置可编程中介层108的配置数据，以使得中介层108为封装件100中的多个集成电路芯片提供期望的路由连接。这种路由连接能够包括不同中介层上芯片10之间的路由连接、一个或更多个中介层上芯片10和封装件管脚124之间的路由连接、以及一个或更多个中介层上芯片10和中介层嵌入电路之间的路由连接。在某些实施例中，路由连接可以包括直接有线连接(没有任何中间转换)、通过嵌入到中介层108中的一个或更多个缓冲区的连接(例如，用于驱动不同中介层上芯片之间的信号的缓冲电路以及用于驱动中介层上芯片和封装管脚之间的信号的缓冲电路)、以及通过嵌入到中介层108中的一个或更多个非可配置块的路由连接。
以这种方式设计的可编程中介层器件的使用可以使用于优化PCB封装保持的多个不同的集成电路芯片能够最大化集成。当不同的集成电路设计被缩放到单个系统中的多个堆叠(或3D)是中介层之间时，这极为需要。换句话说，可编程中介层的使用可以促进最适合的PCB系统互联，因为可编程中介层提供实际芯片I/O管脚分配的抽象层。
可编程互联的使用也允许系统用户合适地将微凸块焊盘自由地重新路由到PCB键合点。这使可编程中介层能够能够容纳每个具有独特的电源/接地管脚分配要求的多个集成电路芯片并且使通过使用各种工艺技术制造的芯片能够共存。此外，用于与多芯片封装件中的不同芯片结合的微凸块的使用有助于实现高密度/高集成度的器件间信号互联解决方案。例如，高密度微凸块互联可以使更高带宽信令能够实现，这在缺乏中介层结构的标准PCB实施方式上是不可能的。
虽然上述操作方法以具体顺序描述，但是，应当理解的是其他操作可以在所描述的操作之间执行，所描述的操作可以被调整以使得它们在稍微不同的时间上发生，或者，所描述的操作可以分布在系统中，其允许处理操作以与所述处理相关的各种间隔出现，只要覆盖操作的处理以期望的方式执行。
附加实施例：
附加实施例1.一种中介层集成电路，其包含：多个输入-输出管脚，所述多个输入输出管脚与安装在插入的集成电路上的多个集成电路结合；以及可编程互联电路系统，其耦合到多个输入输出管脚并用于提供多个集成电路的路由连接。
附加实施例2.由附加实施例1所述的中介层集成电路，其中多个输入输出管脚的至少一部分经由微凸块耦合到多个集成电路。
附加实施例3.由附加实施例2所述的中介层集成电路，其中多个输入输出管脚的至少另一部分耦合到倒装芯片凸块，并且其中倒装芯片凸块大于微凸块。
附加实施例4.由附加实施例1所述的中介层集成电路，其中可编程互联电路系统包含多个路由路径和插入到多个路由路径中的多个可配置多路复用电路。
附加实施例5.由附加实施例4所述的中介层集成电路，其进一步包含：多个存储器元件，其存储用于控制多个可配置多路复用电路的配置数据位。
附加实施例6.由附加实施例5所述的中介层集成电路，其进一步包含：配置控制器，其将配置数据位载入到多个处理器元件中。
附加实施例7.由附加实施例1所述的中介层集成电路，其中可编程互联电路系统包括至少一个自路由路径，其耦合在与多个集成电路中的所选的一个关联的输入-输出管脚之间。
附加实施例8.由附加实施例1所述的中介层集成电路，其进一步包含：有源处理电路系统，其嵌入为中介层集成电路的组成部分。
附加实施例9.由附加实施例8所述的中介层集成电路，其中的有源处理电路系统包含调试处理器。
附加实施例10.由附加实施例8所述的中介层集成电路，其中有源处理电路系统包括被配置为实现输入-输出通信协议的接口电路。
附加实施例11.一种多芯片封装件，其包含：封装外壳；封装外壳中的多个集成电路；和可配置中介层，多个集成电路安装在可配置中介层上，其中可配置中介层包括可编程互联路由电路系统，其用于执行多个集成电路的信号路由。
附加实施例12.由附的实施例11所述的多芯片封装件，其进一步包含：封装衬底，可配置中介层被安装在其上；多个倒装芯片凸块，其插入在可配置中介层和封装衬底之间；以及多个微凸块，其插入在可配置中介层和多个集成电路之间。
附加实施例13.由附加实施例11所述的多芯片封装件，其进一步包含：附加的可配置中介层，其堆叠在可配置中介层的顶部；以及另一多个集成电路，其安装在封装外壳中的附加可配置中介层上。
附加实施例14.由附加实施例11所述的多芯片封装件，其中多个集成电路中的给定集成电路包括逻辑电路和调试电路，并且其中逻辑电路生成用户信号，所述用户信号经由可编程互联路由电路系统中的至少一个信号路由路径被传递到调试电路系统。
附加实施例15.由附加实施例11所述的多芯片封装件，其中多个集成电路中的第一集成电路包括逻辑电路，其中多个集成电路中的第二集成电路包含调试处理器，并且其中第一集成电路的逻辑电路生成用户信号，所述用户信号经由可编程互联路由电路系统中的至少一个信号路由路径被传递到调试处理器。
附加实施例16.由附加实施例11所述的多芯片封装件，其中多个集成电路中的给定集成电路包括逻辑电路，其中可配置中介层进一步包括嵌入为可配置中介层的组成部分的调试逻辑模块，并且其中给定集成电路中的逻辑电路生成用户信号，所述用户信号经由可编程互联路由电路系统中的至少一个信号路由路径被传递到中介层嵌入的调试逻辑模块。
附加实施例17.由附加实施例11所述的多芯片封装件，其进一步包含：调试电路系统，其中多个集成电路中的给定集成电路包括逻辑电路，所述逻辑电路生成经由追踪缓冲区被传递到调试电路系统的测试信号。
附加实施例18.一种用于使用在计算设备上实现的电路设计工具设计多芯片封装件的方法，其中多芯片封装件包括安装在中介层上的多个集成电路，所述方法包含：接收来自用户的第一输入，其确定多个集成电路如何路由到中介层；接收来自用户的第二输入，其确定多芯片封装件的输入输出管脚；以及基于第一和第二用户输入，通过使用中介层上的可编程互联电路系统，执行用于多个集成电路的路由连接。
附加实施例19.由附加实施例18所述的方法，其进一步包含：将机会提供给用户以：从标准芯片封装库中选择，所述标准芯片封装库用作中介层和多个集成电路之间的接口；并且接收由用户选择的至少一个标准芯片封装。
附加实施例20.由附加实施例18所述的方法，其进一步包含：生成用于配置可编程互联电路系统的配置数据，以使可编程互联电路系统提供用于多个集成电路的期望的路由连接。
附加实施例21.由附加实施例18所述的方法，其进一步包含：接收来自用户的附加输入，其确定嵌入到中介层中的电路。
上述仅是本发明原理的示例性描述，并且本领域的技术人员能够在不背离本发明精神的情况下进行各种修改。上述实施例可以被单独实现或以任何方式被组合实现。

Claims (20)

1.一种中介层集成电路，其包括：
第一输入-输出路径；
第二输入-输出路径；
互联电路系统，其包括将所述第一输入-输出路径耦合到所述第二输入-输出路径的可编程电路；和
处理电路系统，其耦合到所述互联电路系统并形成为所述中介层集成电路的组成部分。
2.根据权利要求1所述的中介层集成电路，其中所述可编程电路包括插入到多个路由路径中的多个可配置多路复用电路。
3.根据权利要求2所述的中介层集成电路，其进一步包括：
多个存储元件，其可操作以存储用于控制所述多个可配置多路复用电路的配置数据位。
4.根据权利要求3所述的中介层集成电路，其进一步包括：
配置控制器，其可操作以将所述配置数据位载入到所述多个存储器元件。
5.根据权利要求1所述的中介层集成电路，其中所述处理电路系统包括调试处理器，所述调试处理器形成为所述中介层集成电路的组成部分。
6.根据权利要求5所述的中介层集成电路，其中所述可编程电路可操作以将所述第一输入-输出路径耦合到所述调试处理器。
7.根据权利要求1所述的中介层集成电路，其进一步包括：
衬底，其中所述互联电路系统和所述处理电路系统嵌入所述衬底中。
8.根据权利要求7所述的中介层集成电路，其进一步包括：
嵌入所述衬底中的缓冲电路。
9.根据权利要求1所述的中介层集成电路，其中所述处理电路系统包括接口电路，所述接口电路可操作以实现输入-输出通信协议并且形成为所述中介层集成电路的组成部分。
10.根据权利要求9所述的中介层集成电路，其中所述可编程电路可操作以将所述第一输入-输出路径耦合到所述接口电路。
11.一种集成电路封装件，其包括：
外壳；
所述外壳中的至少一个集成电路芯片；和
可配置中介层，所述集成电路芯片安装在所述可配置中介层上，其中所述可配置中介层包括可操作以执行所述集成电路芯片的信号路由的路由电路系统，并且其中所述可配置中介层包括嵌入在所述可配置中介层中并耦合到所述路由电路系统的处理电路系统。
12.根据权利要求11所述的集成电路封装件，其进一步包括：
位于所述外壳中并安装在所述可配置中介层上的附加集成电路芯片，其中所述路由电路系统可操作以执行所述附加集成电路芯片的信号路由。
13.根据权利要求11所述的集成电路封装件，其进一步包括：
封装衬底；
多个倒装芯片凸块，其插入在所述可配置中介层和所述封装衬底之间；和
多个微凸块，其插入在所述可配置中介层和所述集成电路芯片之间。
14.根据权利要求11所述的集成电路封装件，其进一步包括：
位于所述外壳中并安装在所述可配置中介层上的附加可配置中介层；和
附加集成电路芯片，其安装在所述附加可配置中介层上。
15.根据权利要求11所述的集成电路封装件，其中所述处理电路系统包括嵌入在所述可配置中介层中并且可操作以与所述集成电路芯片接合的通信块。
16.根据权利要求15所述的集成电路封装件，其中所述通信块包括与第一通信协议相关联的第一通信块和与不同于所述第一通信协议的第二通信协议相关联的第二通信块。
17.根据权利要求11所述的集成电路封装件，其中所述处理电路系统包括嵌入在所述可配置中介层中的调试电路。
18.一种可编程中介层，包括：
输入端；
输出端；
衬底；
形成在所述衬底中的可编程互联电路系统，其中所述可编程互联电路系统插在所述输入端和所述输出端之间；和
逻辑电路系统，其形成在所述衬底中并耦合到所述可编程互联电路系统。
19.根据权利要求18所述的可编程中介层，其中所述可编程互联电路系统可操作以将所述输入端或所述输出端中的至少一个连接到形成在所述衬底中的所述逻辑电路系统。
20.根据权利要求18所述的可编程中介层，其中所述逻辑电路系统可配置为实现输入-输出通信协议。
CN201910235573.5A 2013-03-14 2014-03-14 可编程中介层电路系统 Active CN110085570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910235573.5A CN110085570B (zh) 2013-03-14 2014-03-14 可编程中介层电路系统

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/829,965 US9106229B1 (en) 2013-03-14 2013-03-14 Programmable interposer circuitry
US13/829,965 2013-03-14
CN201910235573.5A CN110085570B (zh) 2013-03-14 2014-03-14 可编程中介层电路系统
CN201410095364.2A CN104064556B (zh) 2013-03-14 2014-03-14 可编程中介层电路系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410095364.2A Division CN104064556B (zh) 2013-03-14 2014-03-14 可编程中介层电路系统

Publications (2)

Publication Number Publication Date
CN110085570A true CN110085570A (zh) 2019-08-02
CN110085570B CN110085570B (zh) 2023-08-08

Family

ID=51552196

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410095364.2A Active CN104064556B (zh) 2013-03-14 2014-03-14 可编程中介层电路系统
CN201910235573.5A Active CN110085570B (zh) 2013-03-14 2014-03-14 可编程中介层电路系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410095364.2A Active CN104064556B (zh) 2013-03-14 2014-03-14 可编程中介层电路系统

Country Status (2)

Country Link
US (1) US9106229B1 (zh)
CN (2) CN104064556B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755437A (zh) * 2020-07-01 2020-10-09 无锡中微亿芯有限公司 利用硅连接层形成片上网络的fpga装置

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960227B2 (en) * 2013-09-11 2018-05-01 Xilinx, Inc. Removal of electrostatic charges from interposer for die attachment
CN105632567B (zh) * 2014-10-27 2019-01-01 阿尔特拉公司 具有嵌入式可编程逻辑的集成电路器件
US9971733B1 (en) 2014-12-04 2018-05-15 Altera Corporation Scalable 2.5D interface circuitry
US9607948B2 (en) * 2015-03-31 2017-03-28 Xilinx, Inc. Method and circuits for communication in multi-die packages
US9806128B2 (en) * 2015-05-22 2017-10-31 Globalfoundries Singapore Pte. Ltd. Interposers for integrated circuits with multiple-time programming and methods for manufacturing the same
US9998100B2 (en) * 2015-08-28 2018-06-12 Ampere Computing Llc Package programmable decoupling capacitor array
WO2017040967A1 (en) * 2015-09-04 2017-03-09 Octavo Systems Llc Improved system using system in package components
US9646952B2 (en) * 2015-09-17 2017-05-09 Intel Corporation Microelectronic package debug access ports
US9761533B2 (en) * 2015-10-16 2017-09-12 Xilinx, Inc. Interposer-less stack die interconnect
CN109684653B (zh) * 2017-10-19 2023-12-22 成都海存艾匹科技有限公司 含有可编程计算单元的可编程门阵列封装
WO2018031695A1 (en) 2016-08-10 2018-02-15 Zglue Inc. Over-the-air hardware update
US20180102776A1 (en) * 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TWI765944B (zh) 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器
US10291397B2 (en) * 2016-12-16 2019-05-14 Intel Corporation Active interposer for localized programmable integrated circuit reconfiguration
US10445278B2 (en) 2016-12-28 2019-10-15 Intel Corporation Interface bridge between integrated circuit die
US10536174B1 (en) * 2017-02-22 2020-01-14 Intel Corporation Interface for efficient usage of communication circuitry
US11430740B2 (en) 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
US10317459B2 (en) 2017-04-03 2019-06-11 Nvidia Corporation Multi-chip package with selection logic and debug ports for testing inter-chip communications
US10426030B2 (en) 2017-04-21 2019-09-24 International Business Machines Corporation Trace/via hybrid structure multichip carrier
US10943869B2 (en) 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
CN109388826B (zh) * 2017-08-09 2023-09-12 默升科技集团有限公司 使能2.5d器件级静态时序分析的管芯接口
US10057976B1 (en) * 2017-08-31 2018-08-21 Xilinx, Inc. Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
CN111492476A (zh) * 2017-10-10 2020-08-04 Z格鲁公司 具有引线框架的灵活且集成的模块封装的组装
US10643016B1 (en) * 2017-12-19 2020-05-05 Cadence Design Systems, Inc. System, method and computer program product for design rule awareness associated with die and package electronic circuit co-design
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10664643B2 (en) * 2018-02-09 2020-05-26 University Of Louisiana At Lafayette Method for the non-copyable manufacture of integrated circuits
US10623000B2 (en) * 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10742217B2 (en) 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US10528513B1 (en) * 2018-04-30 2020-01-07 Xilinx, Inc. Circuit for and method of providing a programmable connector of an integrated circuit device
GR20180100189A (el) * 2018-05-03 2020-01-22 Arm Limited Δικτυο επεξεργασιας δεδομενων με συμπυκνωση ροης για μεταφορα δεδομενων μεσω streaming
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10601426B1 (en) 2018-09-06 2020-03-24 Intel Corporation Programmable logic device with fine-grained disaggregation
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10656202B1 (en) * 2018-09-21 2020-05-19 Xilinx, Inc. Electronic device including integrated circuit with debug capabilities
US10666265B2 (en) 2018-09-28 2020-05-26 Intel Corporation Interface for parallel configuration of programmable devices
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10770398B2 (en) * 2018-11-05 2020-09-08 Micron Technology, Inc. Graphics processing unit and high bandwidth memory integration using integrated interface and silicon interposer
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US20190115293A1 (en) * 2018-12-12 2019-04-18 Intel Corporation Multiple ball grid array (bga) configurations for a single integrated circuit (ic) package
WO2020123694A1 (en) * 2018-12-14 2020-06-18 Zglue Inc. Method for creation of different designs by combining a set of pre-defined disjoint masks
US10666261B2 (en) 2018-12-28 2020-05-26 Intel Corporation High-speed core interconnect for multi-die programmable logic devices
US10803548B2 (en) 2019-03-15 2020-10-13 Intel Corporation Disaggregation of SOC architecture
US11036660B2 (en) * 2019-03-28 2021-06-15 Intel Corporation Network-on-chip for inter-die and intra-die communication in modularized integrated circuit devices
US11068636B2 (en) * 2019-04-05 2021-07-20 Samsung Electronics Co., Ltd. Method for semiconductor package and semiconductor package design system
US11047905B2 (en) * 2019-05-31 2021-06-29 Analog Devices International Unlimited Company Contactor with integrated memory
US10587270B2 (en) 2019-06-12 2020-03-10 Intel Corporation Coarse-grain programmable routing network for logic devices
US11550917B2 (en) * 2019-06-28 2023-01-10 Intel Corporation Standardized interface for intellectual property blocks
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US10797037B1 (en) * 2019-07-15 2020-10-06 Xilinx, Inc. Integrated circuit device having a plurality of stacked dies
US10742211B1 (en) 2019-07-31 2020-08-11 Google Llc Power sequencing in an active silicon interposer
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US10749528B2 (en) 2019-08-20 2020-08-18 Intel Corporation Stacked programmable integrated circuitry with smart memory
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11216397B2 (en) 2019-12-23 2022-01-04 Intel Corporation Translation circuitry for an interconnection in an active interposer of a semiconductor package
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
CN111753477B (zh) * 2020-07-01 2022-03-18 无锡中微亿芯有限公司 利用有源硅连接层实现系统监测的多裸片fpga
CN111753481B (zh) * 2020-07-01 2022-03-22 无锡中微亿芯有限公司 利用有源硅连接层平衡延迟的多裸片fpga
CN111753478B (zh) * 2020-07-01 2022-02-18 无锡中微亿芯有限公司 利用有源硅连接层实现内置模拟电路的多裸片fpga
CN111722097B (zh) * 2020-07-01 2022-02-18 无锡中微亿芯有限公司 一种具有互连测试功能的多裸片fpga
CN111725198B (zh) * 2020-07-01 2022-02-15 无锡中微亿芯有限公司 通过硅连接层的配置电路实现全可编程的多裸片fpga
CN111755435B (zh) * 2020-07-01 2022-03-22 无锡中微亿芯有限公司 利用硅连接层集成hbm存储裸片的多裸片fpga
CN111753479B (zh) * 2020-07-01 2022-03-18 无锡中微亿芯有限公司 利用硅连接层集成多裸片的片上网络的多裸片fpga
CN111679615B (zh) * 2020-07-01 2021-10-15 无锡中微亿芯有限公司 内部集成具有不同位宽连线的片上网络的fpga装置
CN111722096B (zh) * 2020-07-01 2022-02-18 无锡中微亿芯有限公司 一种具有内建测试电路的通用结构的硅连接层
US11294848B1 (en) * 2020-10-20 2022-04-05 Micron Technology, Inc. Initialization sequencing of chiplet I/O channels within a chiplet system
WO2023146845A1 (en) * 2022-01-25 2023-08-03 Analog Devices, Inc. Stress isolation for integrated circuit package integration

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
CN1855488A (zh) * 2005-04-29 2006-11-01 阿尔特拉公司 对结构化专用集成电路进行可编程断电的方法和装置
CN1870435A (zh) * 2005-04-18 2006-11-29 阿尔特拉公司 可编程逻辑器件串行接口中的多数据速率
CN101315914A (zh) * 2007-05-29 2008-12-03 台湾积体电路制造股份有限公司 半导体中介片及其在电子封装上的应用
US7619441B1 (en) * 2008-03-03 2009-11-17 Xilinx, Inc. Apparatus for interconnecting stacked dice on a programmable integrated circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976664B (zh) * 2010-09-06 2012-07-04 日月光半导体制造股份有限公司 半导体封装结构及其制作工艺
US9647668B2 (en) * 2012-01-13 2017-05-09 Altera Corporation Apparatus for flexible electronic interfaces and associated methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
CN1870435A (zh) * 2005-04-18 2006-11-29 阿尔特拉公司 可编程逻辑器件串行接口中的多数据速率
CN1855488A (zh) * 2005-04-29 2006-11-01 阿尔特拉公司 对结构化专用集成电路进行可编程断电的方法和装置
CN101315914A (zh) * 2007-05-29 2008-12-03 台湾积体电路制造股份有限公司 半导体中介片及其在电子封装上的应用
US7619441B1 (en) * 2008-03-03 2009-11-17 Xilinx, Inc. Apparatus for interconnecting stacked dice on a programmable integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755437A (zh) * 2020-07-01 2020-10-09 无锡中微亿芯有限公司 利用硅连接层形成片上网络的fpga装置
CN111755437B (zh) * 2020-07-01 2022-05-31 无锡中微亿芯有限公司 利用硅连接层形成片上网络的fpga装置
US11776915B2 (en) 2020-07-01 2023-10-03 Wuxi Esiontech Co., Ltd. FPGA device forming network-on-chip by using silicon connection layer

Also Published As

Publication number Publication date
CN104064556A (zh) 2014-09-24
CN104064556B (zh) 2019-04-19
US9106229B1 (en) 2015-08-11
CN110085570B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN104064556B (zh) 可编程中介层电路系统
CN105679748B (zh) 用于在多芯片封装体中测试辅助部件的方法和装置
Saban Xilinx stacked silicon interconnect technology delivers breakthrough FPGA capacity, bandwidth, and power efficiency
US8993385B1 (en) Method to construct a 3D semiconductor device
US9035443B2 (en) Massively parallel interconnect fabric for complex semiconductor devices
US9024657B2 (en) Architectural floorplan for a structured ASIC manufactured on a 28 NM CMOS process lithographic node or smaller
US8669778B1 (en) Method for design and manufacturing of a 3D semiconductor device
US8994404B1 (en) Semiconductor device and structure
US6991947B1 (en) Hybrid semiconductor circuit with programmable intraconnectivity
US9577642B2 (en) Method to form a 3D semiconductor device
US8378715B2 (en) Method to construct systems
US20100078635A1 (en) Semiconductor device
EP3834228A2 (en) Multi-chip hybrid system-in-package for providing interoperability and other enhanced features to high complexity integrated circuits
US10002865B2 (en) 3D semiconductor structure and device
US11670589B2 (en) Fabric die to fabric die interconnect for modularized integrated circuit devices
US20180122686A1 (en) 3d semiconductor device and structure
US11526644B2 (en) Controlling test networks of chips using integrated processors
US6563340B1 (en) Architecture for implementing two chips in a package
US7486532B2 (en) Semiconductor multi-chip package including two semiconductor memory chips having different memory densities
US7131033B1 (en) Substrate configurable JTAG ID scheme
US20220109446A1 (en) Systems And Methods For Configurable Interface Circuits
CN115589226A (zh) 三维可编程逻辑电路系统和方法
US10879903B2 (en) Distributed I/O interfaces in modularized integrated circuit devices
US8786308B1 (en) Method and apparatus for providing signal routing control
Melamed et al. Cool Interconnect: A 1024-bit Wide Bus for Chip-to-Chip Communications in 3-D Integrated Circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant