CN111753479B - 利用硅连接层集成多裸片的片上网络的多裸片fpga - Google Patents

利用硅连接层集成多裸片的片上网络的多裸片fpga Download PDF

Info

Publication number
CN111753479B
CN111753479B CN202010622779.6A CN202010622779A CN111753479B CN 111753479 B CN111753479 B CN 111753479B CN 202010622779 A CN202010622779 A CN 202010622779A CN 111753479 B CN111753479 B CN 111753479B
Authority
CN
China
Prior art keywords
fpga
silicon
network
die
connection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010622779.6A
Other languages
English (en)
Other versions
CN111753479A (zh
Inventor
范继聪
徐彦峰
单悦尔
闫华
张艳飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei Yixin Co Ltd
Original Assignee
Wuxi Zhongwei Yixin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongwei Yixin Co Ltd filed Critical Wuxi Zhongwei Yixin Co Ltd
Priority to CN202010622779.6A priority Critical patent/CN111753479B/zh
Publication of CN111753479A publication Critical patent/CN111753479A/zh
Application granted granted Critical
Publication of CN111753479B publication Critical patent/CN111753479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种利用硅连接层集成多裸片的片上网络的多裸片FPGA，涉及FPGA技术领域，该多裸片FPGA利用硅连接层集成多个FPGA裸片，且在硅连接层中设计硅连接层NOC网络，各个FPGA裸片内部的裸片NOC网络均连接硅连接层NOC网络，从而在整个多裸片FPGA内部构成更大规模的片上网络，裸片NOC网络之间通过硅连接层NOC网络互连通信，从而可以将多个小规模小面积的FPGA裸片级联实现大规模大面积的FPGA产品，减少加工难度，提高芯片生产良率，加快设计速度，同时可以提高多裸片FPGA内部的数据传输带宽，提高多裸片FPGA的性能。

Description

利用硅连接层集成多裸片的片上网络的多裸片FPGA
技术领域
本发明涉及FPGA技术领域，尤其是一种利用硅连接层集成多裸片的片上网络的多裸片FPGA。
背景技术
FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，广泛应用于移动通信、数据中心、导航制导和自动驾驶等领域。随着新型应用对带宽、存储和数据处理能力的需求不断提高，对FPGA的规模、功能性和稳定性的要求也越来越高，对FPGA的设计和生产提出了新的要求。
发明内容
本发明人针对上述问题及技术需求，提出了一种利用硅连接层集成多裸片的片上网络的多裸片FPGA，该多裸片FPGA包括基板、层叠设置在基板上的硅连接层、层叠设置在硅连接层上的若干个FPGA裸片，硅连接层覆盖所有的FPGA裸片；每个FPGA裸片内分别包括裸片NOC网络、硅堆叠连接模块和连接点引出端，硅堆叠连接模块内包括若干个硅堆叠连接点，裸片NOC网络包括若干个通过路由通道相连的裸片路由节点，每个裸片路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的裸片路由节点通过连接在路由器之间的路由通道相连；裸片路由节点中的路由器与硅堆叠连接点相连，硅堆叠连接点通过重布线层内的顶层金属线连接相应的连接点引出端；
硅连接层内布设有硅连接层NOC网络，硅连接层NOC网络包括若干个通过路由通道相连的硅连接层路由节点，每个硅连接层路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的硅连接层路由节点通过连接在路由器之间的路由通道相连；每个FPGA裸片上与内部的裸片路由节点相连的连接点引出端连接到硅连接层NOC网络中的路由器，实现裸片路由节点与硅连接层路由节点的连接，使得各个FPGA裸片内部的裸片NOC网络与硅连接层NOC网络相连形成多裸片FPGA内部的片上网络，片上网络内部每个节点能够与任意一个其他节点互连通信，片上网络内部的节点包括硅连接层路由节点以及各个FPGA裸片内部的裸片路由节点。
其进一步的技术方案为，硅连接层NOC网络中每个硅连接层路由节点内部的路由器包括5*5的全互通开关阵列及其相连的五组输入输出端口，其中一组输入输出端口通过网络接口连接对应的功能IP模块，其余四组输入输出端口分别设置在四个不同的方向，分别用于与四个方向相邻的硅连接层路由节点中的路由器相连；硅连接层NOC网络中的各个硅连接层路由节点形成二维互连阵列。
其进一步的技术方案为，硅连接层NOC网络中包括至少两种不同的功能IP模块。
其进一步的技术方案为，硅连接层NOC网络中包括的功能IP模块包括FIFO模块、用于实现缓存功能。
其进一步的技术方案为，硅连接层NOC网络中包括的功能IP模块包括布设在硅连接层内的存储芯片，存储芯片包括HBM和DDR5中的至少一种。
其进一步的技术方案为，每个FPGA裸片内部的裸片路由节点为直接内建在FPGA裸片内的硬核IP节点或通过FPGA裸片内的逻辑资源配置形成的软核IP节点。
其进一步的技术方案为，各个FPGA裸片按照二维堆叠方式排布在硅连接层上，硅连接层NOC网络和各个FPGA裸片内部的裸片路由节点形成二维网络结构的片上网络。
本发明的有益技术效果是：
本申请的多裸片FPGA利用硅连接层集成多个FPGA裸片，且硅连接层中设计硅连接层NOC网络，各个FPGA裸片内部的裸片NOC网络均连接硅连接层NOC网络，从而在整个多裸片FPGA内部构成更大规模的片上网络，裸片NOC网络之间通过硅连接层NOC网络互连通信，从而可以将多个小规模小面积的FPGA裸片级联实现大规模大面积的FPGA产品，减少加工难度，提高芯片生产良率，加快设计速度，同时可以提高多裸片FPGA内部的数据传输带宽，提高多裸片FPGA的性能。另外硅连接层NOC网络中可以包含多种不同的功能IP模块以实现不同的功能，进一步提升多裸片FPGA的性能。
附图说明
图1是本申请的多裸片FPGA的结构剖视图。
图2是硅连接层NOC网络和各个FPGA裸片内部的裸片NOC网络级联形成的片上网络的结构示意图。
图3是硅连接层NOC网络中路由器的结构示意图。
图4是硅连接层NOC网络中部分硅连接层路由节点的级联结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种利用硅连接层集成多裸片的片上网络的多裸片FPGA，请参考图1，该多裸片FPGA包括从下至上依次层叠设置的基板1、硅连接层2和若干个FPGA裸片，分别以FPGA裸片1、FPGA裸片2等表示，依次类推。在实际实现时，该FPGA还包括封装在基板1、硅连接层2和FPGA裸片外部的用于保护各个组件的封装外壳，以及还包括与基板相连的用于信号引出的管脚等，图1中未详细示出这些常规结构。
本申请的FPGA并不是采用单一FPGA裸片结构，而是包含多个FPGA裸片，这多个FPGA裸片均层叠设置在同一个硅连接层2上。这多个FPGA裸片可以在硅连接层2上沿着一维方向排布，也可以在硅连接层2上按照二维堆叠方式排布，也即在水平面上沿着横、纵两个方向排布，这多个FPGA裸片在硅连接层2可以合理布局，根据各个FPGA裸片的形状和面积紧凑排布在硅连接层2上使得整个FPGA的整体面积较小且裸片之间的互连性能较好。
本申请中的FPGA裸片与常规FPGA裸片有所不同，常规的FPGA裸片内部的逻辑资源主要包括CLB、PLBs、BRAM、DSP、PC、IOB等等，每个逻辑资源具有一个结构相同的环于该逻辑资源分布的互连资源模块(INT)，各个逻辑资源之间的水平或垂直连线皆经由INT模块相连。而本申请中的FPGA裸片内部还包括专门设计的硅堆叠连接模块，每个硅堆叠连接模块内包括若干个硅堆叠连接点3，本申请中的FPGA裸片是将常规FPGA裸片中的某些常规逻辑资源替换设置成了硅堆叠连接模块。且根据信号互连需求可以对任意位置的常规逻辑资源进行替换，比如针对现有常规的Column-Based的FPGA架构为例，既可以将硅堆叠连接模块设置在CLB所在的行列结构中，也可以将硅堆叠连接模块设置在BRAM所在的行列结构中以得到本申请中的FPGA裸片。
本申请中的FPGA裸片中的每个硅堆叠连接模块也具有一个环于该硅堆叠连接模块分布的互连资源模块，因此本申请中的FPGA裸片的绕线结构可以与常规FPGA裸片保持一致，无需做改变。硅堆叠连接模块与其他各个逻辑资源之间的水平或垂直连线皆经由INT模块相连，硅堆叠连接模块LNK直接与其对应的互连资源模块INT中的互连开关相连，是互连线的一部分。硅堆叠连接模块LNK与互连开关之间根据连通度需要可以是全互连或部分互连。
本申请中的FPGA裸片还包括与内部硅堆叠连接点3对应的连接点引出端4，FPGA裸片上的硅堆叠连接点3通过重布线层(RDL层)内的顶层金属线5与相应的连接点引出端4相连，也即硅堆叠连接点3和连接点引出端4处于不同平面。连接点引出端4通常根据堆叠互连需要沿着第一方向和第二方向按行列结构布设。另外为了实现更高的连通带宽可以布设多行/多列连接点引出端4，也即每个FPGA裸片中沿着第一方向布设有若干行连接点引出端4，和/或，沿着第二方向布设有若干列连接点引出端4，从而实现多行多列的高效二维级联。沿着每个方向布设多行/多列连接点引出端4时，可以是间隔均匀布设，也可以是随机布设。硅连接层2上还开设有硅通孔6，FPGA裸片上的IOB通过硅连接层2上的硅通孔6连接至基板1，以最终进行信号引出。
每个FPGA裸片内部形成有裸片NOC网络，请参考图2，所形成的裸片NOC网络包括若干个通过路由通道相连的裸片路由节点，每个裸片路由节点包括通过网络接口(NI)相连的功能IP模块(IP)和路由器(R)，相邻的裸片路由节点通过连接在路由器R之间的路由通道相连，如图2中在FPGA裸片内部连接在相邻两个路由器R之间的双向连线即表示裸片NOC网络中的路由通道。在本申请的这种架构中，FPGA裸片内形成的裸片NOC网络可以是直接内建在FPGA裸片内的，则裸片NOC网络中的裸片路由节点为为直接内建在FPGA裸片内的硬核IP节点。或者对于没有内建NOC网络的FPGA裸片来说，其内部形成的裸片NOC网络可以是通过裸片内部的逻辑资源配置软IP形成的，则裸片NOC网络中的裸片路由节点为通过FPGA裸片内的逻辑资源配置形成的软核IP节点，比如利用CLB、BRAM和DSP等配置形成的。根据实际互联需要，裸片NOC网络中裸片路由节点中的路由器与硅堆叠连接点3相连，硅堆叠连接点3通过重布线层内的顶层金属线连接相应的连接点引出端4。
硅连接层2中布设有硅连接层NOC网络，硅连接层NOC网络包括若干个通过路由通道相连的硅连接层路由节点，每个硅连接层路由节点包括通过网络接口(NI)相连的功能IP模块(IP)和路由器(R)，相邻的硅连接层路由节点通过连接在路由器之间的路由通道相连，如图2中在硅连接层2内部连接在相邻两个路由器R之间的双向连线即表示硅连接层NOC网络中的路由通道，图2中以虚线表示FPGA裸片内部的电路结构，以实线表示硅连接层2内部的电路结构。
在本申请中，请参考图3，每个硅连接层路由节点内部的路由器R包括5*5的全互通开关阵列(图中的Cross bar)及其相连的五组输入输出端口，该全互通开关阵列在相应的控制模块的控制下实现互连互通，Cross bar结构的具体形式以及控制方式都是常规技术，本申请不详细展开。其中一组输入输出端口通过网络接口NI连接对应的功能IP模块，其余四组输入输出端口分别设置在四个不同的方向，如图中East、South、West和North四个方向，分别用于与四个方向的相邻的硅连接层路由节点中的路由器相连，每个方向的一组输入输出端口都可以连接到相邻硅连接层路由节点中路由器的任意一组输入输出端口。每组输入输出端口的输入端口处都设置有缓冲器、输出端口处都设置有寄存器。
由此结构，在硅连接层NOC网络中，每个硅连接层路由节点可以与四个方向相邻的硅连接层路由节点相连，各个硅连接层路由节点形成二维互连阵列，如图2所示。且硅连接层路由节点之间通过路由通道实现双向互连，因此任意一个硅连接层路由节点都可以通过路由通道与其他任意一个硅连接层路由节点中相连，也即每个硅连接层路由节点中的功能IP模块都可以将数据传输给任意一个其他的硅连接层路由节点中的功能IP模块、也可以接收任意一个其他的硅连接层路由节点中的功能IP模块的数据，如图4中以虚线示出了一条信息传递路径。需要说明的是，硅连接层NOC网络的形状没有限定、无需布设成方正结构，且无需在硅连接层2中每个晶格上都布设一个硅连接层路由节点，只需利用路由通道将相邻的硅连接层路由节点联通即可，由此如图2所示，相邻硅连接层路由节点之间的路由通道的长度可以不同。
硅连接层NOC网络中的硅连接层路由节点通过路由器R连接FPGA裸片上的连接点引出端4从而与相应的裸片路由节点中的路由器R相连，各个FPGA裸片内的裸片NOC网络都可以采用这个结构连通到硅连接层NOC网络，从而各个FPGA裸片内的裸片NOC网络可以通过硅连接层NOC网络相连形成多裸片FPGA内部的更大规模的片上网络，如图2所示，也即通过硅连接层NOC网络实现了对多个裸片NOC网络的集成。该片上网络中每个节点都可以与任意一个其他的节点相连，这里的节点包括各个FPGA裸片内部的各个裸片路由节点以及各个硅连接层路由节点。当各个FPGA裸片按照二维堆叠方式排布在硅连接层2上时，二维互连阵列结构的硅连接层NOC网络和各个FPGA裸片内部的裸片路由节点形成更大规模的二维网络结构的片上网络、也即更大规模的二维MESH NOC网络，从而提高裸片数据输入输出带宽。
硅连接层NOC网络所含的各种功能IP模块可以有不同的功能，也即硅连接层NOC网络中包括至少两种不同的功能IP模块，从而实现不同的功能，如图4所示：硅连接层NOC网络中包括的功能IP模块包括FIFO模块、用于实现缓存功能。硅连接层NOC网络中包括的功能IP模块还包括布设在硅连接层2内的集成高速接口的存储芯片，该存储芯片包括HBM和DDR5中的至少一种、用于与各个FPGA裸片高速交换数据，有利于提高整个多裸片FPGA的传输带宽。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (7)

1.一种利用硅连接层集成多裸片的片上网络的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层、层叠设置在所述硅连接层上的若干个FPGA裸片，所述硅连接层覆盖所有的FPGA裸片；每个所述FPGA裸片内分别包括裸片NOC网络、硅堆叠连接模块和连接点引出端，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述裸片NOC网络包括若干个通过路由通道相连的裸片路由节点，每个裸片路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的裸片路由节点通过连接在路由器之间的路由通道相连；裸片路由节点中的路由器与硅堆叠连接点相连，所述硅堆叠连接点通过重布线层内的顶层金属线连接相应的连接点引出端；
所述硅连接层内布设有硅连接层NOC网络，所述硅连接层NOC网络包括若干个通过路由通道相连的硅连接层路由节点，每个所述硅连接层路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的硅连接层路由节点通过连接在路由器之间的路由通道相连，每个硅连接层路由节点内部的路由器通过4组输入输出端口分别与四个方向相邻的路由器相连；每个所述FPGA裸片上与内部的裸片路由节点相连的连接点引出端连接到所述硅连接层NOC网络中的路由器，实现裸片路由节点与硅连接层路由节点的连接，使得各个FPGA裸片内部的裸片NOC网络与所述硅连接层NOC网络相连形成所述多裸片FPGA内部的片上网络，所述片上网络内部每个节点能够与任意一个其他节点互连通信，所述片上网络内部的节点包括硅连接层路由节点以及各个FPGA裸片内部的裸片路由节点。
2.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层NOC网络中每个硅连接层路由节点内部的路由器包括5*5的全互通开关阵列及其相连的五组输入输出端口，其中一组输入输出端口通过网络接口连接对应的功能IP模块，其余四组输入输出端口分别设置在四个不同的方向，分别用于与四个方向相邻的硅连接层路由节点中的路由器相连；所述硅连接层NOC网络中的各个硅连接层路由节点形成二维互连阵列。
3.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层NOC网络中包括至少两种不同的功能IP模块。
4.根据权利要求3所述的多裸片FPGA，其特征在于，所述硅连接层NOC网络中包括的功能IP模块包括FIFO模块、用于实现缓存功能。
5.根据权利要求3所述的多裸片FPGA，其特征在于，所述硅连接层NOC网络中包括的功能IP模块包括布设在所述硅连接层内的存储芯片，所述存储芯片包括HBM和DDR5中的至少一种。
6.根据权利要求1所述的多裸片FPGA，其特征在于，每个所述FPGA裸片内部的裸片路由节点为直接内建在所述FPGA裸片内的硬核IP节点或通过所述FPGA裸片内的逻辑资源配置形成的软核IP节点。
7.根据权利要求2所述的多裸片FPGA，其特征在于，各个所述FPGA裸片按照二维堆叠方式排布在所述硅连接层上，所述硅连接层NOC网络和各个FPGA裸片内部的裸片路由节点形成二维网络结构的片上网络。
CN202010622779.6A 2020-07-01 2020-07-01 利用硅连接层集成多裸片的片上网络的多裸片fpga Active CN111753479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010622779.6A CN111753479B (zh) 2020-07-01 2020-07-01 利用硅连接层集成多裸片的片上网络的多裸片fpga

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010622779.6A CN111753479B (zh) 2020-07-01 2020-07-01 利用硅连接层集成多裸片的片上网络的多裸片fpga

Publications (2)

Publication Number Publication Date
CN111753479A CN111753479A (zh) 2020-10-09
CN111753479B true CN111753479B (zh) 2022-03-18

Family

ID=72680300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010622779.6A Active CN111753479B (zh) 2020-07-01 2020-07-01 利用硅连接层集成多裸片的片上网络的多裸片fpga

Country Status (1)

Country Link
CN (1) CN111753479B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058897B1 (en) * 2010-06-28 2011-11-15 Xilinx, Inc. Configuration of a multi-die integrated circuit
US9106229B1 (en) * 2013-03-14 2015-08-11 Altera Corporation Programmable interposer circuitry
US20150109024A1 (en) * 2013-10-22 2015-04-23 Vaughn Timothy Betz Field Programmable Gate-Array with Embedded Network-on-Chip Hardware and Design Flow
WO2016191304A1 (en) * 2015-05-22 2016-12-01 Gray Research LLC Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits, and applications of the router and network
US9761533B2 (en) * 2015-10-16 2017-09-12 Xilinx, Inc. Interposer-less stack die interconnect
US10587534B2 (en) * 2017-04-04 2020-03-10 Gray Research LLC Composing cores and FPGAS at massive scale with directional, two dimensional routers and interconnection networks
US11036660B2 (en) * 2019-03-28 2021-06-15 Intel Corporation Network-on-chip for inter-die and intra-die communication in modularized integrated circuit devices

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Interconnect and package design of a heterogeneous stacked-silicon FPGA;Ephrem Wu等;《IEEE》;20131111;1-8 *
三维片上网络研究综述;张大坤等;《软件学报》;20151103(第01期);159-187 *
片上网络中低延时可扩展的路由器结构设计;张媛媛等;《传感器与微系统》;20120820;第31卷(第08期);134-186 *
片上网络核心芯片的验证与测试;吕耀刚等;《电子设计工程》;20110105;第19卷(第01期);66-69 *

Also Published As

Publication number Publication date
CN111753479A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
CN111755437B (zh) 利用硅连接层形成片上网络的fpga装置
EP3059762B1 (en) Wafer-level package having multiple dies arranged in side-by-side fashion
US8417867B2 (en) Multichip module for communications
CN111710662B (zh) 一种通用多裸片硅堆叠互连结构
US11127718B2 (en) Multi-chip stacked devices
CN111710663B (zh) 一种多裸片硅堆叠互连结构fpga
CN111786894B (zh) 实现片上网络传输带宽扩充功能的fpga装置
CN113410223A (zh) 芯片组及其制造方法
CN111679615B (zh) 内部集成具有不同位宽连线的片上网络的fpga装置
CN111753479B (zh) 利用硅连接层集成多裸片的片上网络的多裸片fpga
CN111753480B (zh) 利用有源硅连接层实现时钟树的多裸片fpga
US11750510B2 (en) FPGA device for implementing expansion of transmission bandwidth of network-on-chip
CN111725188B (zh) 一种硅连接层具有可配置电路的多裸片fpga
CN111755435B (zh) 利用硅连接层集成hbm存储裸片的多裸片fpga
CN111753481B (zh) 利用有源硅连接层平衡延迟的多裸片fpga
US12009307B2 (en) Multi-die FPGA implementing built-in analog circuit using active silicon connection layer
CN111710661B (zh) 基于信号延迟平衡技术设计的多裸片fpga
KR100360074B1 (ko) 2차원멀티칩모듈패키지를사용하는집적회로칩간의논리적3차원상호연결
CN115048891A (zh) 内置用于形成片上网络节点的功能模块的fpga
CN116341476A (zh) 适于多芯粒的片间互联网络拓扑及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant