CN111710661B - 基于信号延迟平衡技术设计的多裸片fpga - Google Patents

基于信号延迟平衡技术设计的多裸片fpga Download PDF

Info

Publication number
CN111710661B
CN111710661B CN202010620230.3A CN202010620230A CN111710661B CN 111710661 B CN111710661 B CN 111710661B CN 202010620230 A CN202010620230 A CN 202010620230A CN 111710661 B CN111710661 B CN 111710661B
Authority
CN
China
Prior art keywords
fpga
die
silicon
connection
connection point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010620230.3A
Other languages
English (en)
Other versions
CN111710661A (zh
Inventor
单悦尔
徐彦峰
范继聪
张艳飞
闫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei Yixin Co Ltd
Original Assignee
Wuxi Zhongwei Yixin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongwei Yixin Co Ltd filed Critical Wuxi Zhongwei Yixin Co Ltd
Priority to CN202010620230.3A priority Critical patent/CN111710661B/zh
Publication of CN111710661A publication Critical patent/CN111710661A/zh
Application granted granted Critical
Publication of CN111710661B publication Critical patent/CN111710661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种基于信号延迟平衡技术设计的多裸片FPGA，涉及FPGA技术领域，该多裸片FPGA包括基板及其上的硅连接层以及按二维堆叠方式层叠排布在硅连接层上的若干个FPGA裸片，裸片内置的硅堆叠连接点通过RDL层具有预定绕线结构的顶层金属线连接到连接点引出端，连接点引出端再通过硅连接层内的两个方向的跨裸片连线即可连接到其他裸片，实现裸片之间的二维互连通信，这种级联结构支持由多个小规模小面积的裸片级联实现大规模大面积的FPGA产品，减少加工难度，提高芯片生产良率；通过调整顶层金属线的绕线距离即能高效的实现跨裸片信号延迟平衡，加速设计时序收敛，有利于提高应用中的资源布局灵活性。

Description

基于信号延迟平衡技术设计的多裸片FPGA
技术领域
本发明涉及半导体技术领域，尤其是一种基于信号延迟平衡技术设计的多裸片FPGA。
背景技术
FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，除了应用于移动通信、数据中心等领域，还广泛应用于集成电路设计中的原型验证，能够有效验证电路功能的正确性，同时加快电路设计速度。原型验证需要利用FPGA内部的可编程逻辑资源实现电路设计，随着集成电路规模的不断增大及复杂功能的实现，对FPGA的可编程逻辑资源的数量的需求不断提高，后续技术发展和需求的不断增加，FPGA可编程资源数量会成为更大的瓶颈，给该行业发展提出更大的挑战。FPGA规模的增加代表芯片面积不断增大，这样会导致芯片加工难度的提高以及芯片生产良率的降低。
目前也有部分专利提出了通过硅堆叠互连技术(SSI)来进行芯片互连设计的方法，比如申请号为2016800598883的专利提出了一种无中介层的叠式裸片互连，采用多个分立的互连裸片实现相邻两个裸片的信号互连；再比如申请号为2017800501825的专利提出了一种用于硅堆叠互连技术集成的独立接口，其采用整片中介层作为互连载具实现相邻两个IC管芯的信号互连。但上述两件专利受限于芯片本身以及结构设计的缺陷，都仅能将并排设置的相邻两个IC管芯互连，同时仅能实现单一方向的信号互连，因此实际应用时结构的局限性很大，而且由于结构的局限性也导致器件的信号延迟难以设计和调整，实际很难满足大规模集成电路的复杂电路要求。
发明内容
本发明人针对上述问题及技术需求，提出了一种基于信号延迟平衡技术设计的多裸片FPGA，本发明的技术方案如下：
一种基于信号延迟平衡技术设计的多裸片FPGA，该多裸片FPGA包括基板、层叠设置在基板上的硅连接层以及层叠设置在硅连接层上的若干个FPGA裸片，若干个FPGA裸片按照二维堆叠方式排布在硅连接层上，硅连接层覆盖所有的FPGA裸片；
每个FPGA裸片内包括若干个可配置功能模块、环于各个可配置功能模块分布的互连资源模块、以及连接点引出端，FPGA裸片内的可配置功能模块至少包括可编程逻辑单元、硅堆叠连接模块和输入输出端口，硅堆叠连接模块内包括若干个硅堆叠连接点，FPGA裸片内的可编程逻辑单元分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，FPGA裸片内的硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连，顶层金属线具有预定的绕线结构且绕线距离与所在信号传输路径上的信号延迟相对应，重布线层内至少存在两种不同绕线距离的顶层金属线；
每个FPGA裸片中的连接点引出端通过硅连接层内的跨裸片连线与其他FPGA裸片中相应的连接点引出端相连，每个FPGA裸片可通过硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；连通各个FPGA裸片的跨裸片连线在硅连接层内沿着第一方向和第二方向交叉布置，第一方向和第二方向在水平方向上相互垂直；FPGA裸片内的输入输出端口通过硅连接层上的硅通孔连接至基板。
其进一步的技术方案为，硅连接层内的跨裸片连线具有预定的绕线结构且绕线距离与所在信号传输路径上的信号延迟相对应。
其进一步的技术方案为，硅堆叠连接点直接与互连资源模块中的互连开关相连，硅堆叠连接点与互连开关之间全互连或部分互连。
其进一步的技术方案为，每个硅堆叠连接模块内部包括N行、M列的硅堆叠连接点，每个硅堆叠连接模块内分别包括高延迟硅堆叠连接点、中延迟硅堆叠连接点和低延迟硅堆叠连接点三类，在重布线层内，与高延迟硅堆叠连接点相连的顶层金属线的绕线距离、与中延迟硅堆叠连接点相连的顶层金属线的绕线距离，以及与低延迟硅堆叠连接点相连的顶层金属线的绕线距离依次减小。
其进一步的技术方案为，FPGA裸片内的可配置功能模块还包括其他功能模块，其他功能模块包括DSP模块和/或BRAM模块，其他功能模块分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，可编程逻辑单元、硅堆叠连接模块和其他功能模块排布形成二维阵列，硅堆叠连接模块设置在可编程逻辑单元所在的行列结构中以及其他功能模块所在的行列结构中。
其进一步的技术方案为，硅堆叠连接模块的尺寸小于其他功能模块的尺寸，其他功能模块所在的行列结构在硅堆叠连接模块处形成留空区域，留空区域处设置电容、测试电路、降噪电路和监控电路中的至少一种。
其进一步的技术方案为，每个FPGA裸片中的连接点引出端沿着第一方向和第二方向按行列结构布设，每个FPGA裸片中沿着第一方向布设有若干行连接点引出端，和/或，沿着第二方向布设有若干列连接点引出端。
其进一步的技术方案为，每个FPGA裸片中沿着第一方向按相同的间隔均匀布设有若干行连接点引出端；或者，每个FPGA裸片中沿着第一方向随机布设有若干行连接点引出端。
其进一步的技术方案为，连通各个FPGA裸片的跨裸片连线在硅连接层内分层布置。
其进一步的技术方案为，若干个FPGA裸片根据各个FPGA裸片的形状和面积排布在硅连接层上。
其进一步的技术方案为，多裸片FPGA还包括其他裸片，其他裸片层叠设置在硅连接层上，FPGA裸片中的连接点引出端通过硅连接层内的跨裸片连线与其他裸片中相应的连接点引出端相连；其中：
至少一个其他裸片为处理器芯片，处理器芯片包括Processor芯片如ARM芯片或RISC-V芯片中的至少一种；
和/或，至少一个其他裸片为DSP芯片；
和/或，至少一个其他裸片为AI芯片；
和/或，至少一个其他裸片为存储芯片，存储芯片包括SRAM、DRAM、ROM、FLASH、MRAM和RRAM中的至少一种；
和/或，至少一个其他裸片为数据转换芯片，数据转换芯片包括模数转换芯片和数模转换芯片中的至少一种；
和/或，至少一个其他裸片为射频芯片；
和/或，至少一个其他裸片包含HBM、RAMBUS或NOC接口；
和/或，至少一个其他裸片包含PCIE、Ethernet MAC、XUAI、SONET/SDH或INTERLAKEN接口。
其进一步的技术方案为，任意第一FPGA裸片内的第一硅堆叠连接点与相应的第一连接点引出端之间的第一顶层金属线、第一连接点引出端与任意第二FPGA裸片上的第二连接点引出端之间的跨裸片连线，以及第二FPGA裸片上的第二连接点引出端与相应的第二硅堆叠连接点之间的第二顶层金属线构成一条信号传输路径；信号传输路径的信号延迟与信号传输路径的总布线距离对应，总布线距离为第一顶层金属线的绕线距离、跨裸片连线的绕线距离以及第二顶层金属线的绕线距离之和，总布线距离越长、信号传输路径的信号延迟越高，当两个信号传输路径的总布线距离调整至相等时、两个信号传输路径的信号延迟相等。
本发明的有益技术效果是：
1、本申请的多裸片FPGA包含基板、硅连接层和若干个FPGA裸片，每个FPGA裸片内置的硅堆叠连接点通过RDL层内预定绕线结构的顶层金属线连接到连接点引出端，连接端引出端再由硅连接层的跨裸片连线与任意一个其他FPGA裸片相连，这使得这若干个FPGA裸片通过硅连接层内部的沿着两个方向设置的跨裸片连线实现二维互连通信，而且通过调整顶层金属线绕线距离即能高效的实现跨裸片信号延迟平衡，加速设计时序收敛。这种多个FPGA裸片级联结构支持由多个小规模小面积的FPGA裸片级联实现大规模大面积的FPGA芯片，不仅可以减少加工难度，提高芯片生产良率，加快设计速度，还可以通过跨裸片信号延迟平衡技术提高应用中的资源布局灵活性，加快设计的时序收敛。
2、硅连接层内的跨裸片连线也具有预定绕线结构，当绕线距离不同时、信号传输延迟不同，因此在FPGA裸片设计完成之后，各FPGA裸片之间的信号延迟可以通过硅连接层内的跨裸片连线的绕线距离进一步调整跨裸片信号延迟，简单可行、成本较低。
3、每个FPGA裸片内部除了常规的可配置功能模块之外，还包括一种新增的专用于裸片信号引出的可配置功能模块即硅堆叠连接点，FPGA裸片通过该专用的硅堆叠连接点进行信号引出和互连，具有更高带宽、更低延迟、更小功耗等优点。
4每个FPGA裸片内部在硅堆叠连接点处的留空区域可以设置各类电路结构，可以使FPGA裸片性能更优、功能更强大。
5、本申请的多裸片FPGA在硅连接层上还可以设置多种类型的其他裸片，其他裸片同样可以通过硅连接层内部的沿着两个方向设置的跨裸片连线实现与FPGA裸片之间的二维互连通信，从而可以灵活的集成多种类型裸片，可以快速实现面向不同应用的种类丰富、功能强大FPGA芯片，抢占市场。
附图说明
图1是本申请的多裸片FPGA的截面示意图。
图2是图1中的部分结构放大图。
图3是本申请的FPGA的一种结构的俯视方向二维示意图。
图4是现有常规的FPGA的内部结构示意图。
图5是现有常规的采用Column-Based架构的FPGA的内部结构示意图。
图6是现有常规的采用Column-Based架构的FPGA的模块结构示意图。
图7是本申请中的FPGA裸片在采用图6所示的模块结构时的模块结构示意图。
图8是本申请中的FPGA裸片内部的硅堆叠连接模块与互连资源模块之间的连接示意图。
图9是本申请中FPGA裸片的RDL层内的顶层金属线的绕线结构以及硅连接层中的跨裸片连线的绕线结构的示意图。
图10是本申请中的FPGA裸片上的连接点引出端的结构示意图。
图11是本申请中的FPGA裸片之间通过连接点引出端形成的互连结构的二维示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请提供了一种基于信号延迟平衡技术设计的多裸片FPGA，图1是本申请的FPGA的封装结构的截面示意图，图2是图1中部分结构的放大图，图3是图1对应的俯视示意图。该FPGA包括从下至上依次层叠设置的基板1、硅连接层2和若干个FPGA裸片，比如在图1-3示出的结构包含6个FPGA裸片，分别以裸片1-6表示。在实际实现时，该FPGA还包括封装在基板1、硅连接层2和FPGA裸片外部的用于保护各个组件的封装外壳，以及还包括与基板相连的用于信号引出的管脚等，图1和2中未详细示出这些常规结构。
本申请的FPGA并不是采用单一FPGA裸片结构，而是包含多个FPGA裸片，这多个FPGA裸片均层叠设置在同一个硅连接层2上，且这多个FPGA裸片在硅连接层2上按照二维堆叠方式排布，也即在水平面上沿着横、纵两个方向排布，如图3所示。这多个FPGA裸片在硅连接层2可以合理布局，根据各个FPGA裸片的形状和面积紧凑排布在硅连接层2上使得整个FPGA的整体面积较小且裸片之间的互连性能较好。
本申请对FPGA裸片的内部结构以及FPGA裸片与硅连接层2的连接方式进行了调整和精心设计。接下来，本申请对FPGA裸片与硅连接层2之间的具体连接结构以及实现方式进行介绍：
本申请中的FPGA裸片与常规FPGA裸片有所不同，首先本申请介绍常规FPGA裸片的结构如下，请结合图4所示的结构示意图，常规FPGA裸片有多种功能的可配置功能模块组成，常见的可配置功能模块主要包括可编程逻辑单元(CLB或PLBs)和输入输出端口(IOB)，有时还包括一些其他功能模块，比如BRAM、DSP、PC等。每个可配置功能模块具有一个结构相同的环于该可配置功能模块分布的互连资源模块(INT)，各个可配置功能模块之间的水平或垂直连线皆经由INT模块相连。而本申请中的FPGA裸片在该常规结构的基础上，除了包含CLB、IOB和其他功能模块这些常规可配置功能模块之外，还包括根据裸片间信号互连需求专门在裸片内部设计的硅堆叠连接模块，每个硅堆叠连接模块内包括若干个硅堆叠连接点，硅堆叠连接模块是一种新增的专用于裸片信号引出的可配置功能模块，本申请中的FPGA裸片是将常规FPGA裸片中的某些常规可配置功能模块替换设置成了硅堆叠连接模块。且根据信号互连需求可以对任意位置的常规可配置功能模块进行替换，比如以图5所示的现有常规的Column-Based的FPGA架构为例，其中每个column都是相同的模块，如CLBcolumn是以CLB模块由上到下排列占满一个芯片column。每个模块设计时高度与INT对齐，CLB的高度和INT高度相等，其他功能模块的高度则可能等于多个INT高度，这种结构使得整个FPGA看起来是一个以INT形成的二维阵列，此阵列内模块的高度一致，同一个column的宽度一样，但不同column的宽度则可能不同。则基于这种二维阵列架构，既可以将硅堆叠连接模块设置在可编程逻辑单元所在的行列结构中，也可以将硅堆叠连接模块设置在其他功能模块所在的行列结构中以得到本申请中的FPGA裸片。硅堆叠连接模块的模块尺寸较小，其高度与CLB和INT的高度相等、宽度略小于CLB，而诸如DSP和BRAM之类的其他功能模块的高度和宽度都大于CLB，因此在将硅堆叠连接模块放在尺寸较大的其他功能模块(DSP、BRAM)处时会形成留空区域，而留空区域处可以设置电容、测试电路、降噪电路和监控电路中的至少一种常规电路结构以提高电路性能、丰富功能。
以如下实例来说明：采用图5架构的一种常规FPGA模块示意图如图6所示，其内部除了CLB之外还包括DSP和BRAM两种其他功能模块，CLB的高度和INT高度相等，而DSP高度等于2个INT高度，BRAM高度等于4个INT高度。基于图6这种模块结构，可以将任意位置的CLB、DSP和BRAM替换设置为硅堆叠连接模块得到本申请中的FPGA裸片，比如图7中，CLB column和DSP column中均设置有硅堆叠连接模块LNK，四角的CLB以及其中一个DSP处均被替换设置为硅堆叠连接模块LNK，这样一来FPGA裸片除了上下部分有硅堆叠连接模块LNK之外，左右部分也有，从而为后续的二维互连提供了基础。由图7可以看出，由于DSP的高度等于2个INT高度，因此原先用于排布DSP的区域在高度方向设置两个硅堆叠连接模块LNK，而由于DSP的宽度大于CLB的宽度，因此在宽度方向的留空区域处还可以设置其他常规电路，比如图7所示的测试电路TEST。实际FPGA裸片也不一定局限于本申请举例说明的这种Column-Based架构，FPGA裸片内部的硅堆叠连接模块并没有固定位置。
本申请中的FPGA裸片中的每个硅堆叠连接模块也具有一个环于该硅堆叠连接点分布的互连资源模块，因此本申请中的FPGA裸片的绕线结构可以与常规FPGA裸片保持一致，无需做改变。硅堆叠连接模块与其他各个可配置功能模块之间的水平或垂直连线皆经由INT模块相连，硅堆叠连接模块LNK直接与其对应的互连资源模块INT中的互连开关相连，是互连线的一部分，请参考图8。硅堆叠连接模块LNK与互连开关之间根据连通度需要可以是全互连或部分互连。
本申请中的FPGA裸片还包括与内部硅堆叠连接点3对应的连接点引出端4，FPGA裸片内的硅堆叠连接点3通过重布线层(RDL层)内的顶层金属线5与相应的连接点引出端4相连，如图8所示，图8未示出顶层金属线5的绕线方式，仅示出硅堆叠连接点3和连接点引出端4的连接关系。在本申请中，RDL层中的顶层金属线5具有预定的绕线结构且绕线距离与所在信号传输路径上的信号延迟相对应，顶层金属线5的绕线距离越长、硅堆叠连接点3与连接点引出端4之间的时延越大，因此可以通过调节顶层金属线5绕线的距离来平衡跨裸片信号延迟。
RDL层内至少存在两种不同绕线距离的顶层金属线5，本申请提供一种做法为：每个硅堆叠连接模块LNK内部包括N行、M列的硅堆叠连接点3，如图8所示，每个硅堆叠连接模块LNK内分别包括高延迟硅堆叠连接点、中延迟硅堆叠连接点和低延迟硅堆叠连接点三类，在重布线层内，与高延迟硅堆叠连接点相连的顶层金属线5的绕线距离、与中延迟硅堆叠连接点相连的顶层金属线5的绕线距离，以及与低延迟硅堆叠连接点相连的顶层金属线5的绕线距离依次减小，如图9中，高延迟硅堆叠连接点形成高延迟区域A，其连接的顶层金属线5的绕线距离最长；中延迟硅堆叠连接点形成中延迟区域B，其连接的顶层金属线5的绕线距离次之；低延迟硅堆叠连接点形成低延迟区域C，其连接的顶层金属线5的绕线距离最短。
连接点引出端4通常根据堆叠互连需要沿着第一方向和第二方向按行列结构布设，结构示意图可以参考图10所示。由此结构，FPGA裸片的裸片信号已经由硅堆叠连接点3连接到了连接点引出端4。连接点引出端4再通过硅连接层2内的跨裸片连线6即可连接到其他FPGA裸片中相应的连接点引出端4，实现FPGA裸片之间的互连，具体的，FPGA裸片上生长有微凸球，连接点引出端4通过微凸球与硅连接层2连接并通过硅连接层2内部的跨裸片连线连接至其他FPGA裸片，图2可以看出FPGA裸片底部的微凸球结构，本申请不再详细标示。
硅连接层2内部布设有跨裸片连线6，跨裸片连线6分布在硅连接层2的全部区域或部分区域，且同时硅连接层2覆盖所有的FPGA裸片，因此每个FPGA裸片都可以根据电路需要通过跨裸片连线6连接到任意一个其他的FPGA裸片，裸片之间的电路互连在空间上几乎不受限，灵活性远好于背景技术中提及的两篇专利的结构。硅连接层2的内部布设的跨裸片连线6沿着第一方向和第二方向交叉布置，第一方向和第二方向在水平方向上相互垂直，实际即为与裸片排布结构相匹配的横、纵两个方向。因此每个FPGA裸片可以通过两个方向上的跨裸片连线6同时与第一方向和第二方向上的其他FPGA裸片，从而使得多个FPGA裸片之间构成了二维互连结构，如图3中，裸片1可以通过第一方向的跨裸片连线6与裸片2互连、也可以通过第二方向的跨裸片连线6与裸片4互连，其余裸片同样如此。而在每一个方向上，每个FPGA裸片不仅可以通过跨裸片连线6与其相邻的其他FPGA裸片互连，也可以通过跨裸片连线6与间隔的其他FPGA裸片相连，比如图1-3所示的，裸片1不仅可以通过跨裸片连线6与相邻的裸片2互连，还可以通过跨裸片连线6与裸片3互连，甚至与间隔更多的其他裸片相连。另外，FPGA裸片还可以同时通过两个方向上的跨裸片连线6与不同行列的FPGA裸片相连，比如在图3中，裸片1还可以通过跨裸片连线6与裸片6相连。需要说明的是，图3将间隔FPGA裸片之间的跨裸片连线显示为跨过中间的FPGA裸片的表面，比如裸片1和裸片3之间的跨裸片连线跨过裸片2的表面，但这仅是为了方便示意连接关系，实际所有的跨裸片连线6都是在硅连接层2内部的，如图1和2所示。跨裸片连线6在硅连接层2内分层交叉布置，同一方向的跨裸片连线6之间以及不同方向的跨裸片连线6之间都可以分层交叉布置，使得跨裸片连线6之间互不影响。需要说明的是，虽然本申请请求保护这种二维堆叠方式排布结构，但该技术方案对于一维堆叠方式排布结构同样是适用的，只不过此时硅连接层2内部仅有一个方向(横向或纵向)有跨裸片连线6。硅连接层2的制造工艺可与FPGA裸片不同，且硅连接层2内部仅有多层金属线构成的跨裸片连线6而不具备有源器件，因此易于制作且成本较低。
图3以跨裸片连线3直接连接在两个FPGA裸片的连接点引出端4之间为例，但在本申请中，跨裸片连线6也具有预定的绕线结构且绕线距离与所在信号传输路径上的信号延迟相对应。跨裸片连线6的绕线距离越长、两个FPGA裸片的连接点引出端4之间的信号延迟越大，因此可以通过调节跨裸片连线6绕线的距离来平衡跨裸片信号延迟。如图9以三种不同绕线距离的跨裸片连线6为例，图9中从左至右三个绕线结构的跨裸片连线6的绕线距离依次变短、信号延迟依次减小。
因此在本申请中，任意第一FPGA裸片内的第一硅堆叠连接点与相应的第一连接点引出端之间的第一顶层金属线、第一连接点引出端与任意第二FPGA裸片上的第二连接点引出端之间的跨裸片连线，以及第二FPGA裸片上的第二连接点引出端与相应的第二硅堆叠连接点之间的第二顶层金属线构成一条信号传输路径。信号传输路径的信号延迟与信号传输路径的总布线距离对应，总布线距离为第一顶层金属线的绕线距离、跨裸片连线的绕线距离以及第二顶层金属线的绕线距离之和，总布线距离越长、信号传输路径的信号延迟越高。信号传输路径的信号延迟Delay_patha＝T1a+T2a+T3a，其中T1a是第一顶层金属线上的信号延迟，T2a是跨裸片连线上的信号延迟，T3a是第二顶层金属线上的信号延迟，因此要想调整信号传输路径的信号延迟Delay_patha，可以通过调整T1a、T2a和T3a中的一项或多项来实现，而每一项信号延迟又与各自的绕线距离对应，因此可以通过调整第一顶层金属线、跨裸片连线和第二顶层金属线的绕线距离来调整信号延迟。经由调整两条信号传输路径的总布线距离至相等时，可以使得两个信号传输路径的信号延迟相等。
而由于FPGA裸片沿着第一方向和第二方向均设置有连接点引出端4，因此FPGA裸片可以利用两个方向上的连接点引出端4结合两个方向上的跨裸片连线6在二维方向上与其他FPGA裸片相连，请参考图11所示的示意图。
另外为了实现更高的连通带宽可以布设多行/多列连接点引出端4，也即每个FPGA裸片中沿着第一方向布设有若干行连接点引出端4，和/或，沿着第二方向布设有若干列连接点引出端4，从而实现多行多列的高效二维级联。沿着每个方向布设多行/多列连接点引出端4时，可以是间隔均匀布设，也可以是随机布设。
需要说明的是，本申请这种多裸片FPGA采用了如上所述的内置专用的硅堆叠连接点的FPGA裸片，通过独立的硅堆叠连接点进行信号引出和裸片互连。但该多裸片FPGA同样兼容常规FPGA裸片，常规FPGA裸片的裸片信号直接经由IOB连接到硅连接层2中的跨裸片连线6同样可以实现裸片互连，但本申请这种采用硅堆叠连接点互连的结构相比直接采用IOB互连的结构具有更高带宽、更低延迟、更小功耗等优点。
请参考图1和2，硅连接层2层叠设置在基板1上，具体的，硅连接层2远离FPGA裸片的一侧生长有微凸球，硅连接层2通过微凸球连接基板1。硅连接层2上还开设有硅通孔7，FPGA裸片内的IOB通过硅连接层2上的硅通孔7连接至基板1，以最终进行信号引出。
本申请的这种多裸片FPGA实现了多个FPGA裸片之间的互连通信，因此当需要设计一个大规模FGPA时，可以采用多个较小规模的FPGA裸片级联构成，大大减小了加工难度。另外该多裸片FPGA还可以根据使用需要进一步扩展，也即硅连接层2上除了设置多个FPGA裸片之外，还层叠设置有其他裸片，其他裸片的排布方式以及与硅连接层的连接方式与FPGA类似，本申请不再赘述。则FPGA裸片中的连接点引出端通过硅连接层内的跨裸片连线与其他裸片中相应的连接点引出端相连，从而可以实现更种类丰富、功能强大的FPGA，具有速度快、功耗低、连接通道多的优点。其中：
至少一个其他裸片为处理器芯片，处理器芯片包括Processor芯片如ARM芯片或RISC-V芯片中的至少一种；
和/或，至少一个其他裸片为DSP芯片；
和/或，至少一个其他裸片为AI芯片；
和/或，至少一个其他裸片为存储芯片，存储芯片包括SRAM、DRAM、ROM、FLASH、MRAM和RRAM中的至少一种；
和/或，至少一个其他裸片为数据转换芯片，数据转换芯片包括模数转换芯片和数模转换芯片中的至少一种；
和/或，至少一个其他裸片为射频芯片；
和/或，至少一个其他裸片包含HBM、RAMBUS或NOC接口；
和/或，至少一个其他裸片包含PCIE、Ethernet MAC、XUAI、SONET/SDH或INTERLAKEN接口。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (12)

1.一种基于信号延迟平衡技术设计的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个FPGA裸片，若干个FPGA裸片按照二维堆叠方式排布在所述硅连接层上，所述硅连接层覆盖所有的FPGA裸片；
每个FPGA裸片内包括若干个可配置功能模块、环于各个可配置功能模块分布的互连资源模块、以及连接点引出端，所述FPGA裸片内的可配置功能模块至少包括可编程逻辑单元、硅堆叠连接模块和输入输出端口，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述FPGA裸片内的可编程逻辑单元分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，所述FPGA裸片内的硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连，所述顶层金属线具有预定的绕线结构且绕线距离与所在信号传输路径上的信号延迟相对应，所述重布线层内至少存在两种不同绕线距离的顶层金属线；
每个FPGA裸片中的连接点引出端通过所述硅连接层内的跨裸片连线与其他FPGA裸片中相应的连接点引出端相连，每个FPGA裸片可通过所述硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；连通各个FPGA裸片的跨裸片连线在所述硅连接层内沿着第一方向和第二方向交叉布置，所述第一方向和所述第二方向在水平方向上相互垂直；FPGA裸片内的输入输出端口通过所述硅连接层上的硅通孔连接至所述基板。
2.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层内的跨裸片连线具有预定的绕线结构且绕线距离与所在信号传输路径上的信号延迟相对应。
3.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅堆叠连接点直接与所述互连资源模块中的互连开关相连，硅堆叠连接点与互连开关之间全互连或部分互连。
4.根据权利要求1-3任一所述的多裸片FPGA，其特征在于，每个所述硅堆叠连接模块内部包括N行、M列的硅堆叠连接点，每个所述硅堆叠连接模块内分别包括高延迟硅堆叠连接点、中延迟硅堆叠连接点和低延迟硅堆叠连接点三类，在所述重布线层内，与所述高延迟硅堆叠连接点相连的顶层金属线的绕线距离、与所述中延迟硅堆叠连接点相连的顶层金属线的绕线距离、以及与所述低延迟硅堆叠连接点相连的顶层金属线的绕线距离依次减小。
5.根据权利要求1-3任一所述的多裸片FPGA，其特征在于，所述FPGA裸片内的可配置功能模块还包括其他功能模块，所述其他功能模块包括DSP模块和/或BRAM模块，所述其他功能模块分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，可编程逻辑单元、硅堆叠连接模块和其他功能模块排布形成二维阵列，硅堆叠连接模块设置在可编程逻辑单元所在的行列结构中以及其他功能模块所在的行列结构中。
6.根据权利要求5所述的多裸片FPGA，其特征在于，硅堆叠连接模块的尺寸小于其他功能模块的尺寸，其他功能模块所在的行列结构在硅堆叠连接模块处形成留空区域，所述留空区域处设置电容、测试电路、降噪电路和监控电路中的至少一种。
7.根据权利要求1-3任一所述的多裸片FPGA，其特征在于，每个FPGA裸片中的连接点引出端沿着所述第一方向和第二方向按行列结构布设，每个FPGA裸片中沿着所述第一方向布设有若干行连接点引出端，和/或，沿着所述第二方向布设有若干列连接点引出端。
8.根据权利要求7所述的多裸片FPGA，其特征在于，其中，每个FPGA裸片中沿着所述第一方向按相同的间隔均匀布设有若干行连接点引出端；或者，每个FPGA裸片中沿着所述第一方向随机布设有若干行连接点引出端。
9.根据权利要求1-3任一所述的多裸片FPGA，其特征在于，连通各个FPGA裸片的跨裸片连线在所述硅连接层内分层布置。
10.根据权利要求1-3任一所述的多裸片FPGA，其特征在于，若干个FPGA裸片根据各个FPGA裸片的形状和面积排布在所述硅连接层上。
11.根据权利要求1-3任一所述的多裸片FPGA，其特征在于，所述多裸片FPGA还包括其他裸片，所述其他裸片层叠设置在所述硅连接层上，FPGA裸片中的连接点引出端通过所述硅连接层内的跨裸片连线与所述其他裸片中相应的连接点引出端相连；其中：
至少一个其他裸片为处理器芯片，所述处理器芯片包括Processor芯片，Processor芯片是ARM芯片或RISC-V芯片；
和/或，至少一个其他裸片为DSP芯片；
和/或，至少一个其他裸片为AI芯片；
和/或，至少一个其他裸片为存储芯片，所述存储芯片包括SRAM、DRAM、ROM、FLASH、MRAM和RRAM中的至少一种；
和/或，至少一个其他裸片为数据转换芯片，所述数据转换芯片包括模数转换芯片和数模转换芯片中的至少一种；
和/或，至少一个其他裸片为射频芯片；
和/或，至少一个其他裸片包含HBM、RAMBUS或NOC接口；
和/或，至少一个其他裸片包含PCIE、Ethernet MAC、XUAI、SONET/SDH或INTERLAKEN接口。
12.根据权利要求2所述的多裸片FPGA，其特征在于，任意第一FPGA裸片内的第一硅堆叠连接点与相应的第一连接点引出端之间的第一顶层金属线、所述第一连接点引出端与任意第二FPGA裸片上的第二连接点引出端之间的跨裸片连线，以及所述第二FPGA裸片上的第二连接点引出端与相应的第二硅堆叠连接点之间的第二顶层金属线构成一条信号传输路径；所述信号传输路径的信号延迟与所述信号传输路径的总布线距离对应，所述总布线距离为所述第一顶层金属线的绕线距离、所述跨裸片连线的绕线距离以及所述第二顶层金属线的绕线距离之和，总布线距离越长，所述信号传输路径的信号延迟越高，当两个信号传输路径的总布线距离调整至相等时，两个信号传输路径的信号延迟相等。
CN202010620230.3A 2020-07-01 2020-07-01 基于信号延迟平衡技术设计的多裸片fpga Active CN111710661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010620230.3A CN111710661B (zh) 2020-07-01 2020-07-01 基于信号延迟平衡技术设计的多裸片fpga

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010620230.3A CN111710661B (zh) 2020-07-01 2020-07-01 基于信号延迟平衡技术设计的多裸片fpga

Publications (2)

Publication Number Publication Date
CN111710661A CN111710661A (zh) 2020-09-25
CN111710661B true CN111710661B (zh) 2021-12-07

Family

ID=72544341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010620230.3A Active CN111710661B (zh) 2020-07-01 2020-07-01 基于信号延迟平衡技术设计的多裸片fpga

Country Status (1)

Country Link
CN (1) CN111710661B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115758969A (zh) * 2022-12-01 2023-03-07 无锡中微亿芯有限公司 一种利用内置长线模块实现长距离布线的fpga

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378733B1 (en) * 2006-08-29 2008-05-27 Xilinx, Inc. Composite flip-chip package with encased components and method of fabricating same
CN103972224A (zh) * 2013-01-29 2014-08-06 阿尔特拉公司 具有有源内插器的集成电路封装
US9911465B1 (en) * 2016-11-08 2018-03-06 Xilinx, Inc. High bandwidth memory (HBM) bandwidth aggregation switch
CN109564914A (zh) * 2016-08-15 2019-04-02 赛灵思公司 用于堆叠硅互连(ssi)技术集成的独立接口
CN109933301A (zh) * 2019-03-19 2019-06-25 中科亿海微电子科技（苏州）有限公司 可扩展可编程逻辑单元及可编程逻辑块结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378733B1 (en) * 2006-08-29 2008-05-27 Xilinx, Inc. Composite flip-chip package with encased components and method of fabricating same
CN103972224A (zh) * 2013-01-29 2014-08-06 阿尔特拉公司 具有有源内插器的集成电路封装
CN109564914A (zh) * 2016-08-15 2019-04-02 赛灵思公司 用于堆叠硅互连(ssi)技术集成的独立接口
US9911465B1 (en) * 2016-11-08 2018-03-06 Xilinx, Inc. High bandwidth memory (HBM) bandwidth aggregation switch
CN109933301A (zh) * 2019-03-19 2019-06-25 中科亿海微电子科技（苏州）有限公司 可扩展可编程逻辑单元及可编程逻辑块结构

Also Published As

Publication number Publication date
CN111710661A (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
CN111710663B (zh) 一种多裸片硅堆叠互连结构fpga
JP5749854B2 (ja) インダクタを有するインターポーザ
CN111710662B (zh) 一种通用多裸片硅堆叠互连结构
US11670630B2 (en) Multi-chip structure including a memory die stacked on die having programmable integrated circuit
US9000490B2 (en) Semiconductor package having IC dice and voltage tuners
US11127718B2 (en) Multi-chip stacked devices
CN113410223B (zh) 芯片组及其制造方法
CN111755437B (zh) 利用硅连接层形成片上网络的fpga装置
CN111725188B (zh) 一种硅连接层具有可配置电路的多裸片fpga
WO2020112504A1 (en) Double side mounted large mcm package with memory channel length reduction
US20120049361A1 (en) Semiconductor integrated circuit
CN111710661B (zh) 基于信号延迟平衡技术设计的多裸片fpga
CN111753480B (zh) 利用有源硅连接层实现时钟树的多裸片fpga
CN111753481B (zh) 利用有源硅连接层平衡延迟的多裸片fpga
CN111786894B (zh) 实现片上网络传输带宽扩充功能的fpga装置
CN112447669A (zh) 互连结构、包含互连结构的半导体结构及其形成方法
US12009307B2 (en) Multi-die FPGA implementing built-in analog circuit using active silicon connection layer
CN111753479B (zh) 利用硅连接层集成多裸片的片上网络的多裸片fpga
CN111755435B (zh) 利用硅连接层集成hbm存储裸片的多裸片fpga

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant