CN111786894B - 实现片上网络传输带宽扩充功能的fpga装置 - Google Patents

实现片上网络传输带宽扩充功能的fpga装置 Download PDF

Info

Publication number
CN111786894B
CN111786894B CN202010622784.7A CN202010622784A CN111786894B CN 111786894 B CN111786894 B CN 111786894B CN 202010622784 A CN202010622784 A CN 202010622784A CN 111786894 B CN111786894 B CN 111786894B
Authority
CN
China
Prior art keywords
fpga
nodes
silicon
node
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010622784.7A
Other languages
English (en)
Other versions
CN111786894A (zh
Inventor
徐彦峰
单悦尔
范继聪
张艳飞
闫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei Yixin Co Ltd
Original Assignee
Wuxi Zhongwei Yixin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongwei Yixin Co Ltd filed Critical Wuxi Zhongwei Yixin Co Ltd
Priority to CN202010622784.7A priority Critical patent/CN111786894B/zh
Publication of CN111786894A publication Critical patent/CN111786894A/zh
Priority to PCT/CN2020/141183 priority patent/WO2022001063A1/zh
Priority to US17/236,400 priority patent/US11750510B2/en
Application granted granted Critical
Publication of CN111786894B publication Critical patent/CN111786894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/58—Association of routers
    • H04L45/583—Stackable routers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本申请公开了一种实现片上网络传输带宽扩充功能的FPGA装置，涉及FPGA技术领域，当FPGA裸片内部集成内建有硬核IP节点的预定功能模块时，利用FPGA裸片内部的逻辑资源模块配置形成软核IP节点与硬核IP节点相连形成NOC网络结构，实现节点的增加，可以扩充预定功能模块的传输带宽，另一方面，软核IP节点可以额外连接到预定功能模块中的输入输出信号，也可以扩充预定功能模块的传输带宽。进一步，该FPGA装置还包括内部布设有硅连接层NOC网络的硅连接层，使得FPGA裸片内部的节点可以连接到硅连接层构成更大的NOC结构，进一步实现节点的增加并扩充预定功能模块的传输带宽。

Description

实现片上网络传输带宽扩充功能的FPGA装置
技术领域
本发明涉及FPGA技术领域，尤其是一种实现片上网络传输带宽扩充功能的FPGA装置。
背景技术
随着集成电路制造工艺水平的不断提高和数据量的急剧增加，近几年人工智能取得快速发展，尤其是2016年3月阿尔法围棋与围棋世界冠军、职业九段棋手李世石进行围棋人机大战，以4比1的总比分获胜，更是将人工智能推向前所未有的高度。人能智能取得快速发展离不开大数据、高性能计算和机器学习算法效率的提升。在机器学习算法仍在不断迭代优化的阶段，FPGA由于其可编程性和强大的矢量运算能力，在人工智能领域具备得天独厚的优势，FPGA领域也在为提高人工智能效率优化FPGA架构、增加专用的人工智能引擎，所以现在会有一些做法在FPGA裸片内部设计并集成专用的AI模块，但AI模块集成在FPGA裸片内部之后受到较大的芯片结构限制，传输带宽和运算效率较为受限，很难达预期的工作效果。
发明内容
本发明人针对上述问题及技术需求，提出了一种实现片上网络传输带宽扩充功能的FPGA装置，该FPGA装置包括FPGA裸片，FPGA裸片内包括若干个逻辑资源模块，FPGA裸片内部还集成有预定功能模块，预定功能模块内建有N个硬核IP节点，相邻的硬核IP节点通过路由通道相连，预定功能模块中的输入输出信号连接到硬核IP节点；FPGA裸片内部还通过内部的逻辑资源模块配置形成M个软核IP节点；FPGA裸片内部的节点之间通过路由通道相连形成NOC网络结构，节点包括N个硬核节点和M个软核节点，每个节点分别包括功能IP、网络接口和路由器，功能IP通过网络接口连接路由器，每相邻两个节点中的路由器之间通过路由通道相连；预定功能模块通过内建的N个硬核IP节点与扩充形成的M个软核IP节点与外部信号进行互连通信。
其进一步的技术方案为，预定功能模块中部分输入输出信号连接到内建的硬核IP节点，则FPGA裸片内部配置形成的M个软核IP节点还与预定功能模块中未连接到硬核IP节点的输入输出信号相连。
其进一步的技术方案为，FPGA裸片内部除预定功能模块的输入输出信号连接到M个软核IP节点与FPGA裸片外部结构互连通信。
其进一步的技术方案为，每个软核IP节点由FPGA裸片内部的单个逻辑资源模块配置形成，或者，由若干个逻辑资源模块共同配置形成。
其进一步的技术方案为，FPGA裸片内部用于配置形成软核IP节点的逻辑资源模块包括CLB、BRAM和DSP中的至少一种。
其进一步的技术方案为，FPGA裸片内部集成的预定功能模块为AI模块。
FPGA装置还包括基板以及层叠设置在基板上的硅连接层，FPGA裸片层叠设置在硅连接层上；硅连接层内布设有硅连接层NOC网络，硅连接层NOC网络包括若干个通过路由通道相连的硅连接层路由节点，每个硅连接层路由节点包括功能IP、网络接口和路由器，功能IP通过网络接口连接路由器；
则FPGA裸片内还包括硅堆叠连接模块和连接点引出端，硅堆叠连接模块内包括若干个硅堆叠连接点，FPGA裸片内的节点连接到相应的硅堆叠连接点，硅堆叠连接点通过重布线层内的顶层金属线连接相应的连接点引出端；
FPGA裸片中与内部的节点相连的连接点引出端与硅连接层路由节点中的路由器通过路由通道相连，使得FPGA裸片内部的节点与硅连接层路由节点相连形成NOC网络结构，预定功能模块通过内建的N个硬核IP节点、扩充形成的M个软核IP节点与硅连接层路由节点与外部信号进行互连通信。
其进一步的技术方案为，硅连接层内包括若干个包含不同功能IP的硅连接层路由节点。
其进一步的技术方案为，硅连接层路由节点中的功能IP为存储芯片，存储芯片包括HBM、DDR4和DDR5中的至少一种。
其进一步的技术方案为，硅连接层路由节点中的功能IP为FIFO、用于实现缓存功能。
本发明的有益技术效果是：
本申请的FPGA装置，当FPGA裸片内部集成内建有硬核IP节点的预定功能模块时，利用FPGA裸片内部的逻辑资源模块配置形成软核IP节点与硬核IP节点相连形成NOC网络结构，实现节点的增加，可以扩充预定功能模块的传输带宽，另一方面，软核IP节点可以额外连接到预定功能模块中的输入输出信号，也可以扩充预定功能模块的传输带宽。进一步，该FPGA装置还包括内部布设有硅连接层NOC网络的硅连接层，使得FPGA裸片内部的节点可以连接到硅连接层构成更大的NOC结构，进一步实现节点的增加并扩充预定功能模块的传输带宽。
附图说明
图1是本申请中的FPGA裸片内部的节点连接示意图。
图2是本申请中每个节点中的路由器的结构示意图。
图3是本申请中的FPGA装置的另一种结构示意图。
图4是本申请中的硅连接层NOC网络的一种节点连接示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种实现片上网络传输带宽扩充功能的FPGA装置，该FPGA装置至少包括FPGA裸片，FPGA裸片内包括若干个逻辑资源模块，逻辑资源模块包括常见的CLB、PLBs、BRAM、DSP、PC、IOB等等，每个逻辑资源模块具有一个结构相同的环于该逻辑资源模块分布的互连资源模块(INT)，各个逻辑资源模块之间的水平或垂直连线皆经由INT模块相连。除此之外，该FPGA裸片内部还集成有预定功能模块，该预定功能模块直接内建有N个硬核IP节点，相邻的硬核IP节点通过路由通道相连，每个硬核IP节点分别包括功能IP、网络接口(NI)和路由器(R)，功能IP通过网络接口连接路由器，相邻的硬核IP节点中的路由器通过路由通道相连，请参考图1，仅以R表示一个硬核IP节点中的路由器、未详细示出每个硬核IP节点中与R相连的NI和IP，预定功能模块内部的节点即为硬核IP节点，图1以预定功能模块内建有四个硬核IP节点为例。请参考图2，硬核IP节点中每个路由器R包括5*5的全互通开关阵列(图中的Cross bar)及其相连的五组输入输出端口，该全互通开关阵列在相应的控制模块的控制下实现互连互通，Cross bar结构的具体形式以及控制方式都是常规技术，本申请不详细展开。其中一组输入输出端口连接对应的网络接口NI，其余四组输入输出端口分别设置在四个不同的方向，如图中East、South、West和North四个方向，分别用于与四个方向的相邻的路由器相连，每个方向的一组输入输出端口都可以连接到相邻路由器的任意一组输入输出端口。每组输入输出端口的输入端口处都设置有缓冲器、输出端口处都设置有寄存器。预定功能模块中的输入输出信号连接到硬核IP节点，但受限于实际结构，预定功能模块中通常只能有部分输入输出信号连接到硬核IP节点。比较典型的，该预定功能模块为AI模块，此时AI模块内部的硬核IP节点中的功能IP为AI引擎。在常规做法中，基于上述结构，预定功能模块直接利用内建的N个硬核IP节点进行外部通信，但本申请提供了一种新的做法：
FPGA裸片内部还通过内部的逻辑资源模块配置形成M个软核IP节点，每个软核IP节点也包括功能IP、网络接口(NI)和路由器(R)，功能IP通过网络接口连接路由器，其结构与上述硬核IP节点相同，只不过软核IP节点由FPGA裸片内部逻辑资源模块配置形成。FPGA裸片内部的所有节点，包括N个硬核节点和M个软核节点之间通过路由通道相连形成NOC网络结构，如图1所示图中虚线框表示利用虚线框内的逻辑资源模块配置形成的一个软核IP节点，因此图1以配置形成8个软核IP节点为例，图1中预定功能模块外部的节点即为软核IP节点、预定功能模块内部的节点即为硬核IP节点，图1以配置形成8个软核IP节点为例。具体的，每相邻两个节点中的路由器之间通过路由通道相连，每个节点的路由器可以与其四个方向的其他节点的路由器相连。预定功能模块利用形成的该NOC网络结构进行外部通信，由此，预定功能模块可以通过内建的N个硬核IP节点与扩充形成的M个软核IP节点与外部信号进行互连通信，M个软核IP节点可以将数据转运给N个硬核IP节点，相比于直接利用N个硬核节点通信的方式增加了预定功能模块的传输带宽。除此之外，M个软核IP节点还与预定功能模块中未连接到硬核IP节点的输入输出信号相连，可以进一步增加预定功能模块的传输带宽。
M个软核IP节点除了与预定功能模块内部硬核IP节点/输入输出信号相连之外，还与FPGA裸片内部的输入输出信号连接，供其它FPGA的输出输入之用。在逻辑资源模块配置配置形成软核IP节点时，每个软核IP节点由FPGA裸片内部的单个逻辑资源模块配置形成，或者，由若干个逻辑资源模块共同配置形成，由于每个软核IP节点中内容较多，因此通常由多个逻辑资源模块共同配置形成。当采用多个逻辑资源模块配置形成一个软核IP节点时，以常规的Column-Based的FPGA架构为例，可以利用同一列中的多个逻辑资源模块配置形成一个软核IP节点，也可以采用多个不同列中的逻辑资源模块配置形成一个软核IP节点。FPGA裸片内部用于配置形成软核IP节点的逻辑资源模块包括CLB、BRAM和DSP中的至少一种。
进一步的，请参考图3，本申请中的FPGA裸片与常规FPGA裸片有所不同，除了逻辑资源模块之外，还包括专门设计的硅堆叠连接模块，每个硅堆叠连接模块内包括若干个裸片硅堆叠连接点1，本申请中的FPGA裸片是将常规FPGA裸片中的某些常规逻辑资源模块替换设置成了硅堆叠连接模块。且根据信号互连需求可以对任意位置的常规逻辑资源模块进行替换，比如针对现有常规的Column-Based的FPGA架构为例，既可以将硅堆叠连接模块设置在CLB所在的行列结构中，也可以将硅堆叠连接模块设置在BRAM所在的行列结构中以得到本申请中的FPGA裸片。本申请中的FPGA裸片中的每个硅堆叠连接模块也具有一个环于该硅堆叠连接模块分布的互连资源模块，因此本申请中的FPGA裸片的绕线结构可以与常规FPGA裸片保持一致，无需做改变。硅堆叠连接模块与其他各个逻辑资源之间的水平或垂直连线皆经由INT模块相连，硅堆叠连接模块LNK直接与其对应的互连资源模块INT中的互连开关相连，是互连线的一部分。硅堆叠连接模块LNK与互连开关之间根据连通度需要可以是全互连或部分互连。
本申请中的FPGA裸片还包括与裸片硅堆叠连接点1对应的裸片连接点引出端2，FPGA裸片上的裸片硅堆叠连接点1通过重布线层(RDL层)内的顶层金属线3与相应的裸片连接点引出端2相连，也即裸片硅堆叠连接点1和裸片连接点引出端2处于不同平面。裸片连接点引出端2通常根据堆叠互连需要沿着第一方向和第二方向按行列结构布设。另外为了实现更高的连通带宽可以布设多行/多列裸片连接点引出端2，也即每个FPGA裸片中沿着第一方向布设有若干行裸片连接点引出端2，和/或，沿着第二方向布设有若干列裸片连接点引出端2，从而实现多行多列的高效二维级联。沿着每个方向布设多行/多列裸片连接点引出端2时，可以是间隔均匀布设，也可以是随机布设。根据实际互联需要，某些裸片功能模块与裸片硅堆叠连接点1相连，裸片硅堆叠连接点1通过重布线层内的顶层金属线连接相应的裸片连接点引出端2。根据实际互联需要，FPGA裸片内部的中某些节点中的路由器与硅堆叠连接点1相连，硅堆叠连接点3通过重布线层内的顶层金属线连接相应的连接点引出端2。
该FPGA装置还包括基板4以及层叠设置在基板上的硅连接层5，FPGA裸片层叠设置在硅连接层5上。硅连接层5内布设有硅连接层NOC网络，硅连接层NOC网络包括若干个通过路由通道相连的硅连接层路由节点，每个硅连接层路由节点包括通过网络接口(NI)相连的功能IP模块(IP)和路由器(R)，相邻的硅连接层路由节点通过连接在路由器之间的路由通道相连，每个硅连接层路由节点的结构与上述硬核IP节点类似，本申请不再介绍。由此结构，在硅连接层NOC网络中，每个硅连接层路由节点可以与四个方向相邻的硅连接层路由节点相连，各个硅连接层路由节点形成二维互连阵列。且硅连接层路由节点之间通过路由通道实现双向互连，因此任意一个硅连接层路由节点都可以通过路由通道与其他任意一个硅连接层路由节点中相连，也即每个硅连接层路由节点中的功能IP都可以将数据传输给任意一个其他的硅连接层路由节点中的功能IP、也可以接收任意一个其他的硅连接层路由节点中的功能IP的数据，如图4中以虚线示出了一条信息传递路径。需要说明的是，硅连接层NOC网络的形状没有限定、无需布设成方正结构，且无需在硅连接层5中每个晶格上都布设一个硅连接层路由节点，只需利用路由通道将相邻的硅连接层路由节点联通即可，因此相邻硅连接层路由节点之间的路由通道的长度可以不同。
硅连接层NOC网络中的硅连接层路由节点通过路由器R连接FPGA裸片上的连接点引出端2从而与相应的FPGA裸片内的节点中的路由器R相连，如图3中FPGA裸片内部的节点既包括硬核IP节点也包括软核IP节点，从而FPGA裸片内部的节点与硅连接层NOC网络相连形成更大规模的NOC网络结构，则进一步地，预定功能模块拓展为可以通过内建的N个硬核IP节点、扩充形成的M个软核IP节点与硅连接层路由节点与外部信号进行互连通信，进一步增加传输带宽。一般受限于FPGA裸片上可外接管脚数(约2000)，FPGA裸片上的节点数受限，但本申请将裸片接到硅连接层上，这种做法使得FPGA裸片上的节点大幅增加，可外连信号大幅增加(单片至少40000)。硅连接层2上还开设有硅通孔6，FPGA裸片上的IOB通过硅连接层5上的硅通孔6连接至基板4，以最终进行信号引出。
硅连接层NOC网络所含的各种功能IP模块可以有不同的功能，也即硅连接层NOC网络中包括至少两种不同的功能IP模块，从而实现不同的功能，如图4所示：硅连接层NOC网络中包括的功能IP模块包括FIFO模块、用于实现缓存功能。硅连接层NOC网络中包括的功能IP模块还包括布设在硅连接层5内的集成高速接口的存储芯片，该存储芯片包括HBM和DDR5中的至少一种、用于与各个FPGA裸片高速交换数据，有利于提高整个FPGA装置的传输带宽。
以上的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (10)

1.一种实现片上网络传输带宽扩充功能的FPGA装置，其特征在于，所述FPGA装置包括FPGA裸片，所述FPGA裸片内包括若干个逻辑资源模块，所述FPGA裸片内部还集成有预定功能模块，所述预定功能模块内建有N个硬核IP节点，相邻的硬核IP节点通过路由通道相连，所述预定功能模块中的输入输出信号连接到所述硬核IP节点；所述FPGA裸片内部还通过内部的逻辑资源模块配置形成M个软核IP节点；所述FPGA裸片内部的节点之间通过路由通道相连形成NOC网络结构，所述节点包括N个硬核节点和M个软核节点，每个所述节点分别包括功能IP、网络接口和路由器，所述功能IP通过所述网络接口连接所述路由器，每相邻两个节点中的路由器之间通过路由通道相连；所述预定功能模块通过内建的N个硬核IP节点与扩充形成的M个软核IP节点与外部信号进行互连通信。
2.根据权利要求1所述的FPGA装置，其特征在于，所述预定功能模块中部分输入输出信号连接到内建的硬核IP节点，则所述FPGA裸片内部配置形成的M个软核IP节点还与所述预定功能模块中未连接到硬核IP节点的输入输出信号相连。
3.根据权利要求1所述的FPGA装置，其特征在于，所述FPGA裸片内部除所述预定功能模块中的输入输出信号之外的其他的输入输出信号连接到所述M个软核IP节点与所述FPGA裸片外部结构互连通信。
4.根据权利要求1所述的FPGA装置，其特征在于，每个软核IP节点由所述FPGA裸片内部的单个逻辑资源模块配置形成，或者，由若干个逻辑资源模块共同配置形成。
5.根据权利要求1所述的FPGA装置，其特征在于，所述FPGA裸片内部用于配置形成软核IP节点的逻辑资源模块包括CLB、BRAM和DSP中的至少一种。
6.根据权利要求1所述的FPGA装置，其特征在于，所述FPGA裸片内部集成的所述预定功能模块为AI模块。
7.根据权利要求1-6任一所述的FPGA装置，其特征在于，所述FPGA装置还包括基板以及层叠设置在所述基板上的硅连接层，所述FPGA裸片层叠设置在所述硅连接层上；所述硅连接层内布设有硅连接层NOC网络，所述硅连接层NOC网络包括若干个通过路由通道相连的硅连接层路由节点，每个所述硅连接层路由节点包括功能IP、网络接口和路由器，所述功能IP通过所述网络接口连接所述路由器；
则所述FPGA裸片内还包括硅堆叠连接模块和连接点引出端，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述FPGA裸片内的节点连接到相应的硅堆叠连接点，所述硅堆叠连接点通过重布线层内的顶层金属线连接相应的连接点引出端；
所述FPGA裸片中与内部的节点相连的连接点引出端与所述硅连接层路由节点中的路由器通过路由通道相连，使得所述FPGA裸片内部的节点与所述硅连接层路由节点相连形成NOC网络结构，所述预定功能模块通过内建的N个硬核IP节点、扩充形成的M个软核IP节点与所述硅连接层路由节点与外部信号进行互连通信。
8.根据权利要求7所述的FPGA装置，其特征在于，所述硅连接层内包括若干个包含不同功能IP的硅连接层路由节点。
9.根据权利要求7所述的FPGA装置，其特征在于，所述硅连接层路由节点中的功能IP为存储芯片，所述存储芯片包括HBM、DDR4和DDR5中的至少一种。
10.根据权利要求7所述的FPGA装置，其特征在于，所述硅连接层路由节点中的功能IP为FIFO、用于实现缓存功能。
CN202010622784.7A 2020-07-01 2020-07-01 实现片上网络传输带宽扩充功能的fpga装置 Active CN111786894B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010622784.7A CN111786894B (zh) 2020-07-01 2020-07-01 实现片上网络传输带宽扩充功能的fpga装置
PCT/CN2020/141183 WO2022001063A1 (zh) 2020-07-01 2020-12-30 实现片上网络传输带宽扩充功能的fpga装置
US17/236,400 US11750510B2 (en) 2020-07-01 2021-04-21 FPGA device for implementing expansion of transmission bandwidth of network-on-chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010622784.7A CN111786894B (zh) 2020-07-01 2020-07-01 实现片上网络传输带宽扩充功能的fpga装置

Publications (2)

Publication Number Publication Date
CN111786894A CN111786894A (zh) 2020-10-16
CN111786894B true CN111786894B (zh) 2021-08-10

Family

ID=72760567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010622784.7A Active CN111786894B (zh) 2020-07-01 2020-07-01 实现片上网络传输带宽扩充功能的fpga装置

Country Status (2)

Country Link
CN (1) CN111786894B (zh)
WO (1) WO2022001063A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111786894B (zh) * 2020-07-01 2021-08-10 无锡中微亿芯有限公司 实现片上网络传输带宽扩充功能的fpga装置
US11750510B2 (en) 2020-07-01 2023-09-05 Wuxi Esiontech Co., Ltd. FPGA device for implementing expansion of transmission bandwidth of network-on-chip

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977152A (zh) * 2010-11-12 2011-02-16 复旦大学 一种适合于重构的高性能片上网络系统
CN102073481A (zh) * 2011-01-14 2011-05-25 上海交通大学 多核dsp可重构专用集成电路系统
CN103106173A (zh) * 2013-01-25 2013-05-15 中国兵器工业集团第二一四研究所苏州研发中心 多核处理器核间互联的方法
CN103809999A (zh) * 2012-11-02 2014-05-21 阿尔特拉公司 具有片上集成网络的可编程逻辑器件
US9036482B2 (en) * 2011-12-08 2015-05-19 The Hong Kong University Of Science And Technology Bufferless nonblocking networks on chip
CN104683249A (zh) * 2015-02-26 2015-06-03 浪潮电子信息产业股份有限公司 用于多芯片互连系统的独立的可配置化互连模块实现方法
CN107807901A (zh) * 2017-09-14 2018-03-16 武汉科技大学 一种可扩展的可重构多核处理器连接方法
CN110515891A (zh) * 2019-10-22 2019-11-29 广东高云半导体科技股份有限公司 一种fpga芯片及其配置方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8423749B2 (en) * 2008-10-22 2013-04-16 International Business Machines Corporation Sequential processing in network on chip nodes by threads generating message containing payload and pointer for nanokernel to access algorithm to be executed on payload in another node
CN101753388B (zh) * 2008-11-28 2011-08-31 中国科学院微电子研究所 适用于多核处理器片上和片间扩展的路由及接口装置
JP5543894B2 (ja) * 2010-10-21 2014-07-09 ルネサスエレクトロニクス株式会社 ＮｏＣシステム及び入力切替装置
CN105763962B (zh) * 2014-12-18 2019-05-10 华为技术有限公司 光片上网络、光路由器和传输信号的方法
US10116557B2 (en) * 2015-05-22 2018-10-30 Gray Research LLC Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits and applications of the router and network
CN105653477A (zh) * 2015-12-21 2016-06-08 南京亚派科技股份有限公司 一种基于双口ram的fpga内部硬核与软核通信的方法
US11296706B2 (en) * 2018-06-27 2022-04-05 Intel Corporation Embedded network on chip accessible to programmable logic fabric of programmable logic device in multi-dimensional die systems
CN111679615B (zh) * 2020-07-01 2021-10-15 无锡中微亿芯有限公司 内部集成具有不同位宽连线的片上网络的fpga装置
CN111786894B (zh) * 2020-07-01 2021-08-10 无锡中微亿芯有限公司 实现片上网络传输带宽扩充功能的fpga装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977152A (zh) * 2010-11-12 2011-02-16 复旦大学 一种适合于重构的高性能片上网络系统
CN102073481A (zh) * 2011-01-14 2011-05-25 上海交通大学 多核dsp可重构专用集成电路系统
US9036482B2 (en) * 2011-12-08 2015-05-19 The Hong Kong University Of Science And Technology Bufferless nonblocking networks on chip
CN103809999A (zh) * 2012-11-02 2014-05-21 阿尔特拉公司 具有片上集成网络的可编程逻辑器件
CN103106173A (zh) * 2013-01-25 2013-05-15 中国兵器工业集团第二一四研究所苏州研发中心 多核处理器核间互联的方法
CN104683249A (zh) * 2015-02-26 2015-06-03 浪潮电子信息产业股份有限公司 用于多芯片互连系统的独立的可配置化互连模块实现方法
CN107807901A (zh) * 2017-09-14 2018-03-16 武汉科技大学 一种可扩展的可重构多核处理器连接方法
CN110515891A (zh) * 2019-10-22 2019-11-29 广东高云半导体科技股份有限公司 一种fpga芯片及其配置方法

Also Published As

Publication number Publication date
WO2022001063A1 (zh) 2022-01-06
CN111786894A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
WO2022001064A1 (zh) 利用硅连接层形成片上网络的fpga装置
CN111786894B (zh) 实现片上网络传输带宽扩充功能的fpga装置
JP7395215B2 (ja) 二次元拡張可能な超伝導量子ビット構造及びそのキャビティモードの制御方法
US11127718B2 (en) Multi-chip stacked devices
CN111710662B (zh) 一种通用多裸片硅堆叠互连结构
CN111710663A (zh) 一种多裸片硅堆叠互连结构fpga
CN115277551A (zh) 基于环形结构的模块化三维片上网络无死锁路由系统和方法
CN113688065A (zh) 近存计算模块和方法、近存计算网络及构建方法
CN114185840B (zh) 一种三维多裸片互连网络结构
CN111679615B (zh) 内部集成具有不同位宽连线的片上网络的fpga装置
CN116260760A (zh) 一种在多芯粒互连网络中基于流量感知的拓扑重构方法
US11750510B2 (en) FPGA device for implementing expansion of transmission bandwidth of network-on-chip
CN101494455B (zh) 多层次fpga
WO2022021821A1 (zh) 存内计算模块和方法、存内计算网络及构建方法
CN111725188B (zh) 一种硅连接层具有可配置电路的多裸片fpga
Matos et al. Performance evaluation of hierarchical NoC topologies for stacked 3D ICs
CN111753479B (zh) 利用硅连接层集成多裸片的片上网络的多裸片fpga
CN111753481B (zh) 利用有源硅连接层平衡延迟的多裸片fpga
CN111755435B (zh) 利用硅连接层集成hbm存储裸片的多裸片fpga
CN110568552B (zh) 一种大规模阵列交叉波导重组分离结构及其设计方法
JP2018097716A (ja) 電子回路装置
CN111710661B (zh) 基于信号延迟平衡技术设计的多裸片fpga
US8593818B2 (en) Network on chip building bricks
Qasem et al. Square-octagon interconnection architecture for network-on-chips
CN118260235A (zh) 算力加速卡、设计方法及算力服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant