CN115277551A - 基于环形结构的模块化三维片上网络无死锁路由系统和方法 - Google Patents

基于环形结构的模块化三维片上网络无死锁路由系统和方法 Download PDF

Info

Publication number
CN115277551A
CN115277551A CN202210898679.5A CN202210898679A CN115277551A CN 115277551 A CN115277551 A CN 115277551A CN 202210898679 A CN202210898679 A CN 202210898679A CN 115277551 A CN115277551 A CN 115277551A
Authority
CN
China
Prior art keywords
transmission
chip
virtual
data packet
virtual channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210898679.5A
Other languages
English (en)
Other versions
CN115277551B (zh
Inventor
王琴
余多
蒋剑飞
景乃锋
绳伟光
贺光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202210898679.5A priority Critical patent/CN115277551B/zh
Publication of CN115277551A publication Critical patent/CN115277551A/zh
Application granted granted Critical
Publication of CN115277551B publication Critical patent/CN115277551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/58—Association of routers
    • H04L45/586—Association of routers of virtual routers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

本发明提供了一种基于环形结构的模块化三维片上网络无死锁路由系统和方法，包括：三维片上网络的虚拟通道配置结构：顶层路由器各方向具有2条虚拟通道；有源中介层路由器X方向具有1条虚拟通道；Y方向使用环形结构，具有2条虚拟通道；中介层部分环形结构：在二维阵列的基础上，X方向保持不变且仅一条虚拟通道；Y方向增设首尾相接的额外通道构成环形结构，且每两个路由器之间具有两条虚拟通道；数据包传输选择模块：选择芯片内数据包、跨芯片数据包的传输方式。本发明能够有效避免死锁问题，同时在中介层Y方向节点较多的网络中具有较高的网络传输速率。

Description

基于环形结构的模块化三维片上网络无死锁路由系统和方法
技术领域
本发明涉及片上网络路由技术领域，具体地，涉及一种基于环形结构的模块化三维片上网络无死锁路由系统和方法。
背景技术
近二十年来，片上系统(System on Chip，SoC)的芯片设计方式因其便捷性与半导体工艺技术的发展逐渐成为主流，然而，随着片上系统的不断发展，单块芯片所需求的硬件资源不断增加，这也导致单个芯片裸片(Die)的面积逐渐增加，致使芯片的良率大大降低。因此，为了减小单个裸片面积从而提高良率、提高成本效益，各大芯片厂商更倾向于先制造出面积更小、具有完整单一功能的芯粒(Chiplet)，再使用Chiplet互连技术，通过先进的封装工艺实现裸片之间的互连，将具有不同功能、生产于不同工艺的Chiplet组装成为一块完整的片上系统芯片。此方式不仅同样能够达到以往SoC设计中的知识产权(IntelligenceProperty，IP)复用，还能够根据不同Chiplet对应的功能选择不同的工艺进行制造，既拥有设计上的便捷性，又能够尽可能地节约成本，因此Chiplet技术近年来也成为了研究热点。
对于多芯粒集成系统而言，因芯粒数量较多，使用片上网络(Network on Chip，NoC)的通信方式往往能够获得比总线通信方式更高的传输速率，而片内芯粒之间的传输速率也将直接影响到整个芯片系统的工作效率，因此对于Chiplet方式集成的芯片系统而言，片上网络的拓扑结构与路由算法均起着至关重要的作用。
相较于传统的二维封装结构，三维堆叠封装能够更为充分地利用芯片面积。三维堆叠通常使用硅通孔(Through Silicon Via，TSV)作为不同层之间的连接，而当下常见的三维堆叠封装并非直接将多块芯片进行垂直叠加，而是使用硅中介层(SiliconInterposer)将上层各芯片的硅通孔进行连线。硅中介层可分为有源中介层与无源中介层，无源中介层仅仅具有将硅通孔进行连线的功能，而有源中介层除了连线之外，还能够在其上添加有源器件进而完成一些逻辑功能，通常在有源中介层上实现电源管理等功能。
专利文献CN110493843B(申请号：CN201910766916.0)公开了一种基于圆环形全向天线模型的3D-GPSR路由方法，主要解决飞行自组网中由于无人机的高移动和能量受限特性引起的链路频繁断裂和能量消耗过快的问题。其实现方案是：在飞行自组网场景下，首先使用基于地理位置信息的GPSR路由方法，利用三维位置信息减少控制包的传播，解决链路频繁断裂问题。获取邻居节点信息后对无线链路进行建模和分析，建立的模型量化了圆环形全向天线增益等信道参数对路由选择的影响。
传统二维结构片上网络的路由算法相关研究已相对成熟，各种确定性路由算法与自适应路由算法均具有其优势存在，若仅仅考虑传统二维路由算法的拓展，上述路由算法也能够通过一些改变映射至三维路由阵列中。但当以多芯粒集成方式制造芯片时，对于某个芯粒而言，整个系统的其余部分是未知的，这就要求整个系统所使用的路由算法具有较高的灵活性且模块化，使得每个芯粒与其构成的整个片上系统均能够在组合后的通信过程中无死锁产生，整个网络的传输不会被中断。
现有的模块化三维片上网络无死锁路由方法通常会给每个芯粒的边界路由处施加转向限制用于避免整个网络的通道依赖图中出现环路，进而避免死锁的产生，但由于转向限制的施加，该方法会对网络的传输速率造成一定限制。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种基于环形结构的模块化三维片上网络无死锁路由系统和方法。
根据本发明提供的基于环形结构的模块化三维片上网络无死锁路由系统，包括：
三维片上网络的虚拟通道配置结构：顶层路由器各方向具有2条虚拟通道；有源中介层路由器X方向具有1条虚拟通道；Y方向使用环形结构，具有2条虚拟通道；
中介层部分环形结构：在二维阵列的基础上，X方向保持不变且仅一条虚拟通道；Y方向增设首尾相接的额外通道构成环形结构，且每两个路由器之间具有两条虚拟通道；
数据包传输选择模块：选择芯片内数据包、跨芯片数据包的传输方式。
优选的，芯片内数据包从最初被发射到最终到达目的节点不进行虚拟网络的跳转，在发射时使用轮询的方式为其分配至虚拟网络0或虚拟网络1，一旦分配，则直到其最终到达目的节点，均不跳转至另一个虚拟网络。
优选的，跨芯片数据包在抵达有源中介层之前在虚拟通道0中传输，在有源中介层上传输时通过特有的环形结构跳转至虚拟通道1，到达目的节点所在芯片后始终在虚拟通道1中传输。
优选的，对于所有数据包而言，虚拟通道的跳转只允许从虚拟通道0跳转至虚拟通道1，而不允许从虚拟通道1再跳回至虚拟通道0。
优选的，跨芯片数据包到达中介层后，需要到达中介层的另一路由器节点进而上行至另一芯片，在到达这一中介层节点的过程中使用XY路由算法，先在X方向传输，使得数据包与该中介层节点处于同一列，再在Y方向传输，在顺时针传输与逆时针传输中选择传输路径更小的方式进行传输，最后抵达目的中介层节点，抵达该中介层节点后通过垂直链路抵达另一芯片的边界路由器。
优选的，Y方向的环形结构在俯视图中存在两个方向：顺时针与逆时针方向，当数据包在Y方向传输时将根据路径长短选择使用顺时针传输或逆时针传输，当顺时针传输的路径小于或等于逆时针传输时选择顺时针传输，否则使用逆时针传输。
优选的，对于顺时针方向传输，抵达最下方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输；对于逆时针方向传输，抵达最上方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输。
根据本发明提供的基于环形结构的模块化三维片上网络无死锁路由方法，执行如下步骤：
步骤1：对于芯片内数据包按照数据包传输选择模块分配对应虚拟通道后直接到达目的节点；对于跨芯片数据包选择虚拟通道0后按照自行选择的路由方式传输至边界路由器；
步骤2：跨芯片数据包通过边界路由器抵达中介层中的路由器后，使用在中介层的传输方式到达另一芯片边界路由器下方的中介层路由器；
步骤3：跨芯片数据包抵达另一芯片边界路由器下方的中介层路由器后，若使用的虚拟通道已跳转为虚拟通道1，则继续使用虚拟通道1向上传输至边界路由器后传输到目的节点；若使用的虚拟通道仍然为虚拟通道0，则该向上传输的过程跳转至虚拟通道1，且后续保持在虚拟通道1上传输到达目的节点。
优选的，Y方向的环形结构在俯视图中存在两个方向：顺时针与逆时针方向，当数据包在Y方向传输时将根据路径长短选择使用顺时针传输或逆时针传输，当顺时针传输的路径小于或等于逆时针传输时选择顺时针传输，否则使用逆时针传输。
优选的，对于顺时针方向传输，抵达最下方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输；对于逆时针方向传输，抵达最上方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输。
与现有技术相比，本发明具有如下的有益效果：
本发明提供的基于环形结构的模块化三维片上网络无死锁路由方法无需对边界路由器施加转向限制，具有更高的数据传输速率，且对于中介层中的数据传输而言，提高了Y方向的网络传输速率，进而能够对整个网络的传输速率进行提高。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为2块芯片使用本发明所构成的三维片上网络示意图；
图2为跨芯片数据包的整体传输方向示意图；
图3为中介层Y方向的顺时针传输示意图；
图4为中介层Y方向的逆时针传输示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
实施例：
根据本发明提供的基于环形结构的模块化三维片上网络无死锁路由系统，包括：
三维片上网络的虚拟通道配置结构：顶层路由器各方向具有2条虚拟通道；有源中介层路由器X方向具有1条虚拟通道；Y方向使用环形结构，具有2条虚拟通道；
中介层部分环形结构：在二维阵列的基础上，X方向保持不变且仅一条虚拟通道；Y方向增设首尾相接的额外通道构成环形结构，且每两个路由器之间具有两条虚拟通道；
数据包传输选择模块：选择芯片内数据包、跨芯片数据包的传输方式。
芯片内数据包从最初被发射到最终到达目的节点不进行虚拟网络的跳转，在发射时使用轮询的方式为其分配至虚拟网络0或虚拟网络1，一旦分配，则直到其最终到达目的节点，均不跳转至另一个虚拟网络。跨芯片数据包在抵达有源中介层之前在虚拟通道0中传输，在有源中介层上传输时通过特有的环形结构跳转至虚拟通道1，到达目的节点所在芯片后始终在虚拟通道1中传输。对于所有数据包而言，虚拟通道的跳转只允许从虚拟通道0跳转至虚拟通道1，而不允许从虚拟通道1再跳回至虚拟通道0。
跨芯片数据包到达中介层后，需要到达中介层的另一路由器节点进而上行至另一芯片，在到达这一中介层节点的过程中使用XY路由算法，先在X方向传输，使得数据包与该中介层节点处于同一列，再在Y方向传输，在顺时针传输与逆时针传输中选择传输路径更小的方式进行传输，最后抵达目的中介层节点，抵达该中介层节点后通过垂直链路抵达另一芯片的边界路由器。Y方向的环形结构在俯视图中存在两个方向：顺时针与逆时针方向，当数据包在Y方向传输时将根据路径长短选择使用顺时针传输或逆时针传输，当顺时针传输的路径小于或等于逆时针传输时选择顺时针传输，否则使用逆时针传输。对于顺时针方向传输，抵达最下方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输；对于逆时针方向传输，抵达最上方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输。
根据本发明提供的基于环形结构的模块化三维片上网络无死锁路由方法，执行如下步骤：步骤1：对于芯片内数据包按照数据包传输选择模块分配对应虚拟通道后直接到达目的节点；对于跨芯片数据包选择虚拟通道0后按照自行选择的路由方式传输至边界路由器；步骤2：跨芯片数据包通过边界路由器抵达中介层中的路由器后，使用在中介层的传输方式到达另一芯片边界路由器下方的中介层路由器；步骤3：跨芯片数据包抵达另一芯片边界路由器下方的中介层路由器后，若使用的虚拟通道已跳转为虚拟通道1，则继续使用虚拟通道1向上传输至边界路由器后传输到目的节点；若使用的虚拟通道仍然为虚拟通道0，则该向上传输的过程跳转至虚拟通道1，且后续保持在虚拟通道1上传输到达目的节点。Y方向的环形结构在俯视图中存在两个方向：顺时针与逆时针方向，当数据包在Y方向传输时将根据路径长短选择使用顺时针传输或逆时针传输，当顺时针传输的路径小于或等于逆时针传输时选择顺时针传输，否则使用逆时针传输。对于顺时针方向传输，抵达最下方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输；对于逆时针方向传输，抵达最上方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输。
图1所示为2块芯片使用本发明所构成的三维片上网络示意图，顶层的实心节点均为芯片的路由器节点，而底层的空心节点均为中介层的路由器节点。从图中能够看出，顶层的路由器节点的各个方向均有两条虚拟通道，而中介层中的X方向仅有虚拟通道0，Y方向具有两条虚拟通道且为环形结构。
图2所示为该结构中跨芯片数据包的整体传输方向示意图。图中数据包需要从S节点路由器传输至D节点路由器。
该数据包从S节点出发后，需要抵达另一芯片，因此需先传输至中介层，故从该顶层芯片的边界路由器下行至中介层，此过程该数据包一直使用虚拟通道0进行传输。
到达中介层后，为了抵达中介层另一节点从而上行至另一芯片，采用XY路由算法进行传输，在图2中由于X方向已不需要再进行传输，因此直接在Y方向的环形结构中传输。
图3所示为中介层Y方向的顺时针传输示意图，而图4所示为中介层Y方向的逆时针传输示意图。在Y方向传输时将根据路径长短对顺时针传输或逆时针传输进行选择。图2中由于使用顺时针传输的距离为1个路径单位，而使用逆时针传输的距离为3个路径单位，因此选择使用顺时针传输。
图3所示的顺时针传输当到达最右侧的边界节点(对应于图2中介层中最下方的边界节点)时，进一步传输需要跳转到虚拟通道1；相对应的，图4所示的逆时针传输当到达最左侧的边界节点(对应于图2中介层中最上方的边界节点)的，进一步传输需要跳转到虚拟通道1。
当跳转至虚拟通道1传输后，此后所有的传输通道均使用虚拟通道1，而不允许再次跳回虚拟通道0进行传输。因此该数据包到达中介层另一节点并上行的过程仍然在虚拟通道1上传输，当抵达另一芯片后，在该芯片内的传输也仍然在虚拟通道1上传输，并最终抵达目的节点D。
若某数据包在中介层Y方向传输时并未跳转至虚拟通道1，则该数据包在通过垂直链路上行至顶层时跳转至虚拟通道1，该措施保证了跨芯片数据包到达另一芯片时一定使用虚拟通道1进行传输。此措施能够将从该芯片出发的跨芯片数据包与抵达该芯片的跨芯片数据包分布在两个不同的虚拟网络上，因此能够有效避免网络通道依赖图中环的存在，进而避免死锁的产生。
本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统、装置及其各个模块以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统、装置及其各个模块以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同程序。所以，本发明提供的系统、装置及其各个模块可以被认为是一种硬件部件，而对其内包括的用于实现各种程序的模块也可以视为硬件部件内的结构；也可以将用于实现各种功能的模块视为既可以是实现方法的软件程序又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种基于环形结构的模块化三维片上网络无死锁路由系统，其特征在于，包括：
三维片上网络的虚拟通道配置结构：顶层路由器各方向具有2条虚拟通道；有源中介层路由器X方向具有1条虚拟通道；Y方向使用环形结构，具有2条虚拟通道；
中介层部分环形结构：在二维阵列的基础上，X方向保持不变且仅一条虚拟通道；Y方向增设首尾相接的额外通道构成环形结构，且每两个路由器之间具有两条虚拟通道；
数据包传输选择模块：选择芯片内数据包、跨芯片数据包的传输方式。
2.根据权利要求1所述的基于环形结构的模块化三维片上网络无死锁路由系统，其特征在于，芯片内数据包从最初被发射到最终到达目的节点不进行虚拟网络的跳转，在发射时使用轮询的方式为其分配至虚拟网络0或虚拟网络1，一旦分配，则直到其最终到达目的节点，均不跳转至另一个虚拟网络。
3.根据权利要求2所述的基于环形结构的模块化三维片上网络无死锁路由系统，其特征在于，跨芯片数据包在抵达有源中介层之前在虚拟通道0中传输，在有源中介层上传输时通过特有的环形结构跳转至虚拟通道1，到达目的节点所在芯片后始终在虚拟通道1中传输。
4.根据权利要求3所述的基于环形结构的模块化三维片上网络无死锁路由系统，其特征在于，对于所有数据包而言，虚拟通道的跳转只允许从虚拟通道0跳转至虚拟通道1，而不允许从虚拟通道1再跳回至虚拟通道0。
5.根据权利要求4所述的基于环形结构的模块化三维片上网络无死锁路由系统，其特征在于，跨芯片数据包到达中介层后，需要到达中介层的另一路由器节点进而上行至另一芯片，在到达这一中介层节点的过程中使用XY路由算法，先在X方向传输，使得数据包与该中介层节点处于同一列，再在Y方向传输，在顺时针传输与逆时针传输中选择传输路径更小的方式进行传输，最后抵达目的中介层节点，抵达该中介层节点后通过垂直链路抵达另一芯片的边界路由器。
6.根据权利要求1所述的基于环形结构的模块化三维片上网络无死锁路由系统，其特征在于，Y方向的环形结构在俯视图中存在两个方向：顺时针与逆时针方向，当数据包在Y方向传输时将根据路径长短选择使用顺时针传输或逆时针传输，当顺时针传输的路径小于或等于逆时针传输时选择顺时针传输，否则使用逆时针传输。
7.根据权利要求6所述的基于环形结构的模块化三维片上网络无死锁路由系统，其特征在于，对于顺时针方向传输，抵达最下方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输；对于逆时针方向传输，抵达最上方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输。
8.一种基于环形结构的模块化三维片上网络无死锁路由方法，其特征在于，采用权利要求5所述的基于环形结构的模块化三维片上网络无死锁路由系统，执行如下步骤：
步骤1：对于芯片内数据包按照数据包传输选择模块分配对应虚拟通道后直接到达目的节点；对于跨芯片数据包选择虚拟通道0后按照自行选择的路由方式传输至边界路由器；
步骤2：跨芯片数据包通过边界路由器抵达中介层中的路由器后，使用在中介层的传输方式到达另一芯片边界路由器下方的中介层路由器；
步骤3：跨芯片数据包抵达另一芯片边界路由器下方的中介层路由器后，若使用的虚拟通道已跳转为虚拟通道1，则继续使用虚拟通道1向上传输至边界路由器后传输到目的节点；若使用的虚拟通道仍然为虚拟通道0，则该向上传输的过程跳转至虚拟通道1，且后续保持在虚拟通道1上传输到达目的节点。
9.根据权利要求8所述的基于环形结构的模块化三维片上网络无死锁路由方法，其特征在于，Y方向的环形结构在俯视图中存在两个方向：顺时针与逆时针方向，当数据包在Y方向传输时将根据路径长短选择使用顺时针传输或逆时针传输，当顺时针传输的路径小于或等于逆时针传输时选择顺时针传输，否则使用逆时针传输。
10.根据权利要求9所述的基于环形结构的模块化三维片上网络无死锁路由方法，其特征在于，对于顺时针方向传输，抵达最下方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输；对于逆时针方向传输，抵达最上方的边界点之前在虚拟通道0上传输，抵达之后在虚拟通道1上传输。
CN202210898679.5A 2022-07-28 2022-07-28 基于环形结构的模块化三维片上网络无死锁路由系统和方法 Active CN115277551B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210898679.5A CN115277551B (zh) 2022-07-28 2022-07-28 基于环形结构的模块化三维片上网络无死锁路由系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210898679.5A CN115277551B (zh) 2022-07-28 2022-07-28 基于环形结构的模块化三维片上网络无死锁路由系统和方法

Publications (2)

Publication Number Publication Date
CN115277551A true CN115277551A (zh) 2022-11-01
CN115277551B CN115277551B (zh) 2024-01-12

Family

ID=83771216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210898679.5A Active CN115277551B (zh) 2022-07-28 2022-07-28 基于环形结构的模块化三维片上网络无死锁路由系统和方法

Country Status (1)

Country Link
CN (1) CN115277551B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220400073A1 (en) * 2021-06-15 2022-12-15 Applied Materials, Inc. Router architecture for multi-dimensional topologies in on-chip and on-package networks
CN116627873A (zh) * 2023-04-26 2023-08-22 上海天数智芯半导体有限公司 一种环形总线结构及防止死锁的方法、ai芯片及电子设备
CN117811993A (zh) * 2024-03-01 2024-04-02 山东云海国创云计算装备产业创新中心有限公司 三维超立方结构网络及其路由方法、装置、设备和介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262444A (zh) * 2008-03-10 2008-09-10 清华大学 基于通道交叠的容错mesh网避免死锁的路由方法
US20110149981A1 (en) * 2009-12-21 2011-06-23 Google Inc. Deadlock prevention in direct networks of arbitrary topology
CN104092617A (zh) * 2014-05-30 2014-10-08 中国科学院计算技术研究所 一种三维集成电路片上网络路由方法及其系统
CN109561034A (zh) * 2018-12-25 2019-04-02 中科曙光信息产业成都有限公司 三维网络拓扑结构及其路由算法
CN110048947A (zh) * 2019-03-06 2019-07-23 清华大学 二维Mesh网络中数据包的自适应路由方法与电子设备
CN112073314A (zh) * 2020-08-07 2020-12-11 同济大学 容忍多故障的大规模三维片上网络确定性路径路由方法
CN113490293A (zh) * 2021-06-13 2021-10-08 复旦大学 一种双层自适应重配置环簇片上网络硬件结构
US11303559B1 (en) * 2021-02-25 2022-04-12 Tsinghua University Method, apparatus and computer storage medium for deadlock-free adaptive routing in two-dimensional mesh network based on the overlapping virtual network partitioning scheme
CN114512783A (zh) * 2022-01-12 2022-05-17 西安电子科技大学 一种基于同轴硅通孔工艺的三维片上环形定向耦合器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262444A (zh) * 2008-03-10 2008-09-10 清华大学 基于通道交叠的容错mesh网避免死锁的路由方法
US20110149981A1 (en) * 2009-12-21 2011-06-23 Google Inc. Deadlock prevention in direct networks of arbitrary topology
CN104092617A (zh) * 2014-05-30 2014-10-08 中国科学院计算技术研究所 一种三维集成电路片上网络路由方法及其系统
CN109561034A (zh) * 2018-12-25 2019-04-02 中科曙光信息产业成都有限公司 三维网络拓扑结构及其路由算法
CN110048947A (zh) * 2019-03-06 2019-07-23 清华大学 二维Mesh网络中数据包的自适应路由方法与电子设备
CN112073314A (zh) * 2020-08-07 2020-12-11 同济大学 容忍多故障的大规模三维片上网络确定性路径路由方法
US11303559B1 (en) * 2021-02-25 2022-04-12 Tsinghua University Method, apparatus and computer storage medium for deadlock-free adaptive routing in two-dimensional mesh network based on the overlapping virtual network partitioning scheme
CN113490293A (zh) * 2021-06-13 2021-10-08 复旦大学 一种双层自适应重配置环簇片上网络硬件结构
CN114512783A (zh) * 2022-01-12 2022-05-17 西安电子科技大学 一种基于同轴硅通孔工艺的三维片上环形定向耦合器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
肖翔;董渭清;文敏华;: "网环步进码片上网络自适应路由算法设计", 西安交通大学学报, no. 12, pages 72 - 73 *
陈洁坤;管祥生;续鹏;: "基于3Dmesh的新型热量均衡无死锁路由算法", 电子质量, no. 01, pages 3 - 5 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220400073A1 (en) * 2021-06-15 2022-12-15 Applied Materials, Inc. Router architecture for multi-dimensional topologies in on-chip and on-package networks
CN116627873A (zh) * 2023-04-26 2023-08-22 上海天数智芯半导体有限公司 一种环形总线结构及防止死锁的方法、ai芯片及电子设备
CN116627873B (zh) * 2023-04-26 2024-03-15 上海天数智芯半导体有限公司 一种环形总线结构及防止死锁的方法、ai芯片及电子设备
CN117811993A (zh) * 2024-03-01 2024-04-02 山东云海国创云计算装备产业创新中心有限公司 三维超立方结构网络及其路由方法、装置、设备和介质
CN117811993B (zh) * 2024-03-01 2024-06-07 山东云海国创云计算装备产业创新中心有限公司 三维超立方结构网络及其路由方法、装置、设备和介质

Also Published As

Publication number Publication date
CN115277551B (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
CN115277551B (zh) 基于环形结构的模块化三维片上网络无死锁路由系统和方法
US8265070B2 (en) System and method for implementing a multistage network using a two-dimensional array of tiles
CN113709040B (zh) 一种基于可扩展互联裸芯的封装级网络路由算法
CN101917333B (zh) 基于区域的光电双层片上网络系统及路由方法
KR101913240B1 (ko) 광 네트워크-온-칩, 광 라우터, 및 신호 전송 방법
KR20180094113A (ko) 칩렛들을 마운팅하기 위한 사이트들의 패턴을 갖는 인터포저
CN104683242A (zh) 一种二维片上网络的拓扑结构以及路由方法
CN102882783A (zh) 基于tsv的三维集成电路的片上网络的拓扑架构、路由方法
CN104883224B (zh) 构建数据中心交换网络的方法及节点装置
US8953497B2 (en) Modified tree-based multicast routing schema
CN102546417A (zh) 基于网络信息的片上网络路由器调度方法
CN113688065A (zh) 近存计算模块和方法、近存计算网络及构建方法
CN116886591B (zh) 计算机网络系统及路由方法
CN104883694A (zh) 一种基于蜂窝Ad hoc的芯片间无线互连系统组网方法
Marcon et al. Tiny NoC: A 3D mesh topology with router channel optimization for area and latency minimization
CN111786894B (zh) 实现片上网络传输带宽扩充功能的fpga装置
US11983481B2 (en) Software-defined wafer-level switching system design method and apparatus
Salamat et al. An adaptive, low restrictive and fault resilient routing algorithm for 3d network-on-chip
Matos et al. Performance evaluation of hierarchical NoC topologies for stacked 3D ICs
CN113704137A (zh) 存内计算模块和方法、存内计算网络及构建方法
CN113203940B (zh) 3D NoC测试规划中的并行测试方法
US11750510B2 (en) FPGA device for implementing expansion of transmission bandwidth of network-on-chip
Shamim et al. Energy-efficient wireless interconnection framework for multichip systems with in-package memory stacks
Fasiku et al. Effect of routing algorithm on wireless network-on-chip performance
Ghosal et al. Routing in multicore nocs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant