CN114185840B - 一种三维多裸片互连网络结构 - Google Patents

一种三维多裸片互连网络结构 Download PDF

Info

Publication number
CN114185840B
CN114185840B CN202111291800.XA CN202111291800A CN114185840B CN 114185840 B CN114185840 B CN 114185840B CN 202111291800 A CN202111291800 A CN 202111291800A CN 114185840 B CN114185840 B CN 114185840B
Authority
CN
China
Prior art keywords
chip
network
input
router
data port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111291800.XA
Other languages
English (en)
Other versions
CN114185840A (zh
Inventor
姜书艳
陈颖芃
黄乐天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Delta Research Institute of UESTC Huzhou
Original Assignee
Yangtze River Delta Research Institute of UESTC Huzhou
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Delta Research Institute of UESTC Huzhou filed Critical Yangtze River Delta Research Institute of UESTC Huzhou
Priority to CN202111291800.XA priority Critical patent/CN114185840B/zh
Publication of CN114185840A publication Critical patent/CN114185840A/zh
Application granted granted Critical
Publication of CN114185840B publication Critical patent/CN114185840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/1735—Network adapters, e.g. SCI, Myrinet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种三维多裸片互连网络结构，涉及集成电路片上系统领域，包括至少1个裸片，每个裸片均包括至少1行功能节点和1列功能节点。本发明每个裸片的各个功能节点的采用了二维拓扑方式连接，而裸片之间的相同坐标位置的功能节点的互连关系构成了互连网络的第三维度，使得裸片之间的功能节点通信不再需要将信息汇聚到集中节点，有效减少了路由跳数，缩短了传输路径，降低了网络延迟。

Description

一种三维多裸片互连网络结构
技术领域
本发明涉及集成电路片上系统领域，具体涉及一种三维多裸片互连网络结构。
背景技术
受到工艺和物理尺寸限制等因素的影响，摩尔定律正在逐步失效，这使得在单个硅片上继续扩大集成电路规模面临成本高和开发周期长等困难。
未来集成电路将朝着多裸片集成的方向发展，即：将不同功能、经过验证且尚未封装的裸片互连组装起来，再通过先进封装技术封装为同一管壳中的芯片整体。由于不同的裸片可采用不同的工艺且可由不同厂商提供，多裸片集成的方案可有效降低开发成本，缩短开发周期。目前已提出的一些可集成裸片多采用片上网络(Network-on-Chip，NoC)作为片内的互连架构。而多裸片集成的一大挑战在于如何实现裸片间的高效互连。
目前学术界提出了一些裸片互连方案，这些方案多采用层次化的二维互连结构。在这类二维互连结构中，若某个裸片中的一个功能节点需要与另一个不同裸片内的节点通信，往往需要先将数据包传输到当前裸片内的一个集中节点，且到达目的裸片后，还需要再从目的裸片的集中节点将数据包传输到目的节点。这就导致了在进行跨片数据传输时会面临传输路径较长、传输延迟较高的问题。
发明内容
针对现有技术中的上述不足，本发明提供的一种三维多裸片互联网络系统解决了现有的多裸片互连结构方案出现的片上功能节点跨片数据传输路径长和传输延迟高的问题。
为了达到上述发明目的，本发明采用的技术方案为：
一种三维多裸片互连网络结构，包括至少1个裸片，每个裸片均包括至少1行功能节点和1列功能节点；
每个所述裸片的功能节点的行数相等，其列数也相等；每个所述裸片内的各个功能节点采用二维拓扑方式连接；
相邻的所述裸片内具有相同片内二维坐标的功能节点采用三维跨片互连方式连接。
本发明的有益效果为：每个裸片的各个功能节点采用了二维拓扑方式连接，而裸片之间的相同坐标位置的功能节点的互连关系构成了互连网络的第三维度，使得裸片之间的功能节点通信不再需要将信息汇聚到集中节点，有效减少了路由跳数，缩短了传输路径，降低了网络延迟。
进一步地，每个所述功能节点均包括：处理单元和片上网络路由器；
所述处理单元用于执行功能节点的数字逻辑功能，与片上网络路由器通信连接；
所述片上网络路由器用于控制数据包在所述三维多裸片互连网络结构中的转发，进行数据包缓存、路由计算、输出链路分配和跨片数据传输；
所述裸片内功能节点的片上网络路由器采用二维拓扑方式与其内相邻功能节点的片上网络路由器连接；
相邻的所述裸片内具有相同片内二维坐标的功能节点的片上网络路由器采用三维跨片互连方式连接。
上述进一步方案的有益效果为：每个功能节点除处理单元外，均设有各自的片上网络路由器，通过片上网络路由器进行数据转发，同时实现通信数据的路径规划。
进一步地，所述i号裸片的j行k列功能节点的片上网络路由器与i+1号裸片连接的j行k列功能节点的片上网络路由器通过高速串行接口模块并采用光缆连接；i为裸片索引号，其值为闭区间[0,N-2]内的正整数，N为裸片总数；j为行索引号，其值为闭区间[0,M-1]内的正整数，每个所述裸片包括的功能节点的行数和列数均相等，M为每个裸片包括的功能节点的行数或列数；k为列索引号；
所述N-1号裸片的j行k列功能节点的片上网络路由器与0号裸片的j行k列功能节点的片上网络路由器通过高速串行接口模块并采用光缆连接。
上述进一步方案的有益效果为：采用高速串行接口，采用光缆可提高裸片间的数据传输速率，并提高传输过程的信噪比，提升传输质量。
进一步地，所述片上网络路由器包括：第一输入通道、第二输入通道、第三输入通道、第四输入通道、第五输入通道、第六输入通道、第七输入通道、交叉开关矩阵模块和仲裁器；
所述第一输入通道至第七输入通道用于接收数据包，计算数据包的路由信息，并缓存与传输数据包，其结构相同，均包括：先入先出缓存模块、状态机和路由计算模块；所述先入先出缓存模块用于缓存和传输数据包，与状态机和路由计算模块通信连接；所述路由计算模块用于通过路由算法计算数据包的后续传输路径，与状态机通信连接；所述状态机用于控制先入先出缓存模块和路由计算模块的工作状态；
所述第一输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的本地输入数据端口，与所述片上网络路由器所在的功能节点的处理单元连接；
所述第二输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的东输入数据端口，与东侧的功能节点的片上网络路由器的西输出数据端口连接；
所述第三输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的南输入数据端口，与南侧的功能节点的片上网络路由器的北输出数据端口连接；
所述第四输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的西输入数据端口，与西侧的功能节点的片上网络路由器的东输出数据端口连接；
所述第五输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的北输入数据端口，与北侧的功能节点的片上网络路由器的南输出数据端口连接；
所述第六输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的顺时针跨片输入数据端口，与逆时针方向的相邻裸片内具有相同片内二维坐标的功能节点的顺时针跨片输出数据端口连接；
所述第七输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的逆时针跨片输入数据端口，与顺时针方向的相邻裸片内具有相同片内二维坐标的功能节点的逆时针跨片输出数据端口连接；
所述仲裁器用于处理所述片上网络路由器内的链路争用，对第一输入通道至第七输入通道的链路请求进行优先级仲裁，控制交叉开关矩阵模块进行链路选通，其与交叉开关矩阵模块和第一输入通道至第七输入通道的状态机通信连接；
所述交叉开关矩阵模块用于进行数据包传输的链路选通，设有七个数据包输入端和七个数据包输出端；所述交叉开关矩阵模块的七个数据包输入端分别与第一输入通道至第七输入通道的先入先出缓存模块的数据包输出端连接；所述交叉开关矩阵模块的七个数据包输出端分别作为所述片上网络路由器的本地输出数据端口、东输出数据端口、南输出数据端口、西输出数据端口、北输出数据端口、顺时针跨片输出数据端口和逆时针跨片输出数据端口；
所述片上网络路由器的本地输出数据端口与其所在的功能节点的处理单元连接；
所述片上网络路由器的东输出数据端口与东侧的功能节点的片上网络路由器的西输入数据端口连接；
所述片上网络路由器的南输出数据端口与南侧的功能节点的片上网络路由器的北输入数据端口连接；
所述片上网络路由器的西输出数据端口与西侧的功能节点的片上网络路由器的东输入数据端口连接；
所述片上网络路由器的北输出数据端口与北侧的功能节点的片上网络路由器的南输入数据端口连接；
所述片上网络路由器的顺时针跨片输出数据端口与顺时针方向的相邻裸片内具有相同片内二维坐标的功能节点的顺时针跨片输入数据端口连接；
所述片上网络路由器的逆时针跨片输出数据端口与逆时针方向的相邻裸片内具有相同片内二维坐标的功能节点的逆时针跨片输入数据端口连接。
上述进一步方案的有益效果为：片上网络路由器具有七个输入输出端口，可快速进行数据包通信路径的规划，并按优先级处理三维连接的功能节点之间传输的数据包。
进一步地，所述高速串行接口模块包括：发送线接口、接收线接口、有源晶振、时钟管理器、串行器、解串器、线路编码器、发送缓冲模块、线路解码器、接收缓冲模块和时钟校正模块；
所述发送线接口用于将单端串行数据转换为通过光缆传输的差分串行数据，其差分输出端作为高速串行接口模块的串行侧发送接口，其单端输入端与串行器的输出端连接；
所述接收线接口用于将通过光缆传输的差分串行数据转换为单端串行数据，其差分输入端作为高速串行接口模块的串行侧接收接口，其单端输出端与解串器的输入端连接；
所述有源晶振用于产生基准时钟信号，与时钟管理器连接；
所述时钟管理器用于处理基准时钟信号，生成串行器和解串器所需时钟，分别与串行器的时钟信号端和解串器的时钟信号端连接；
所述串行器用于将并行数据转换为串行数据，其输入端与线路编码器的输出端连接；
所述线路编码器用于对需要发送的数据包进行编码，其输入端与发送缓冲模块的输出端连接；
所述发送缓冲模块用于缓存调度需要发送的数据包，其输入端作为高速串行接口模块的并行侧发送接口；
所述解串器用于将串行数据转换为并行数据，其输出端与线路解码器的输入端连接；
所述线路解码器用于对接收到的数据包进行解码，其输出端分别与时钟校正模块的输入端和接收缓冲模块的输入端连接；
所述时钟校正模块用于协同接收缓冲模块，对解码后的数据包进行时钟校正，其输出端与接收缓冲模块的时钟信号端连接；
所述接收缓冲模块用于缓存调度接收到的数据包，其输出端作为高速串行接口模块的并行侧接收接口。
上述进一步方案的有益效果为：采用上述结构，可实现差分形式串行传输的具有同时收发能力的高速通信信道。裸片内的数据通常是并行传输，在串并或并串转换之时需要时钟信号的控制，而线路编码器和线路解码器对数据进行编解码，节省数据的传输带宽；为防止接收信号的时序错位，还设置了时钟校正模块。保障了高速通信的稳定性和准确性。
附图说明
图1为实施例1提供的一种三维多裸片互连网络结构图；
图2为功能节点的结构图；
图3为片上网络路由器结构图；
图4为高速串行接口模块结构图；
图5为实施例2提供的一种三维多裸片互连网络结构图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
如图1所示，在本发明的第一实施例中，一种三维多裸片互连网络结构，包括4个裸片，每个裸片均包括2行功能节点和2列功能节点。
每个裸片内的各个功能节点采用二维拓扑方式连接。二维拓扑的连接方式有多种，典型的二维拓扑方式有：二维网格拓扑(2D mesh)和二维环面拓扑(2D torus)。申请公布号为CN105453713A的专利已公开了一种二维环面拓扑。从图1可以看出，本实施例则采用了二维网格拓扑连接方式，每行每列的功能节点依次连接。值得注意的是，本发明并不限定具体的二维拓扑连接方式。
相邻的所述裸片内具有相同片内二维坐标的功能节点通信连接，构成了第三维度的跨片互连方式。
如图2所示，每个功能节点均包括：处理单元和片上网络路由器；
处理单元用于执行功能节点的数字逻辑功能，与片上网络路由器通信连接；片上网络路由器用于控制数据包在三维多裸片互连网络结构中的转发，进行数据包缓存、路由计算、输出链路分配和跨片数据传输；裸片内功能节点的片上网络路由器采用二维网格拓扑连接方式与其内相邻功能节点的片上网络路由器连接；相邻的裸片内具有相同片内二维坐标的功能节点的片上网络路由器通信连接。
每个功能节点除处理单元外，均设有各自的片上网络路由器，通过片上网络路由器进行数据转发，同时实现通信数据的路径规划。
结合图1和图2，i号裸片的j行k列功能节点的片上网络路由器与i+1号裸片连接的j行k列功能节点的片上网络路由器通过高速串行接口模块并采用光缆连接；i为裸片索引号，其值为闭区间[0,N-2]内的正整数，N为裸片总数；j为行索引号，其值为闭区间[0,M-1]内的正整数，M为每个裸片包括的功能节点的行数或列数；k为列索引号；N-1号裸片的j行k列功能节点的片上网络路由器与0号裸片的j行k列功能节点的片上网络路由器通过高速串行接口模块并采用光缆连接。
在数字集成电路这一领域中，习惯于从“0”开始进行索引计数，因此本发明实施例的裸片索引号、列索引号和行索引号均从“0”开始计数。裸片按照顺时针进行编号。
采用高速串行接口，采用光缆可提高裸片间的数据传输速率，并提高传输过程的信噪比，提升传输质量。
如图3所示，片上网络路由器包括：第一输入通道、第二输入通道、第三输入通道、第四输入通道、第五输入通道、第六输入通道、第七输入通道、交叉开关矩阵模块和仲裁器；
第一输入通道至第七输入通道用于接收数据包，计算数据包的路由信息，并缓存与传输数据包，其结构相同，均包括：先入先出缓存模块、状态机和路由计算模块；先入先出缓存模块用于缓存和传输数据包，与状态机和路由计算模块通信连接；路由计算模块用于通过路由算法计算数据包的后续传输路径，与状态机通信连接；状态机用于控制先入先出缓存模块和路由计算模块的工作状态；第一输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的本地输入数据端口，与片上网络路由器所在的功能节点的处理单元连接；第二输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的东输入数据端口，与东侧的功能节点的片上网络路由器的西输出数据端口连接；第三输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的南输入数据端口，与南侧的功能节点的片上网络路由器的北输出数据端口连接；第四输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的西输入数据端口，与西侧的功能节点的片上网络路由器的东输出数据端口连接；第五输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的北输入数据端口，与北侧的功能节点的片上网络路由器的南输出数据端口连接；第六输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的顺时针跨片输入数据端口，与逆时针方向的相邻裸片内具有相同片内二维坐标的功能节点的顺时针跨片输出数据端口连接；第七输入通道的先入先出缓存模块的数据包输入端作为片上网络路由器的逆时针跨片输入数据端口，与顺时针方向的相邻裸片内具有相同片内二维坐标的功能节点的逆时针跨片输出数据端口连接；仲裁器用于处理所述片上网络路由器内的链路争用，对第一输入通道至第七输入通道的链路请求进行优先级仲裁，控制交叉开关矩阵模块进行链路选通，其与交叉开关矩阵模块和第一输入通道至第七输入通道的状态机通信连接；交叉开关矩阵模块用于进行数据包传输的链路选通，设有七个数据包输入端和七个数据包输出端；所述交叉开关矩阵模块的七个数据包输入端分别与第一输入通道至第七输入通道的先入先出缓存模块的数据包输出端连接；所述交叉开关矩阵模块的七个数据包输出端分别作为所述片上网络路由器的本地输出数据端口、东输出数据端口、南输出数据端口、西输出数据端口、北输出数据端口、顺时针跨片输出数据端口和逆时针跨片输出数据端口；片上网络路由器的本地输出数据端口与其所在的功能节点的处理单元连接；片上网络路由器的东输出数据端口与东侧的功能节点的片上网络路由器的西输入数据端口连接；片上网络路由器的南输出数据端口与南侧的功能节点的片上网络路由器的北输入数据端口连接；片上网络路由器的西输出数据端口与西侧的功能节点的片上网络路由器的东输入数据端口连接；片上网络路由器的北输出数据端口与北侧的功能节点的片上网络路由器的南输入数据端口连接；片上网络路由器的顺时针跨片输出数据端口与顺时针方向的相邻裸片内具有相同片内二维坐标的功能节点的顺时针跨片输入数据端口连接；片上网络路由器的逆时针跨片输出数据端口与逆时针方向的相邻裸片内具有相同片内二维坐标的功能节点的逆时针跨片输入数据端口连接。
片上网络路由器具有七个输入输出端口，可快速进行数据包通信路径的规划，并按优先级处理三维连接的功能节点之间传输的数据包。
如图4所示，高速串行接口模块包括：发送线接口、接收线接口、有源晶振、时钟管理器、串行器、解串器、线路编码器、发送缓冲模块、线路解码器、接收缓冲模块和时钟校正模块；发送线接口用于将单端串行数据转换为通过光缆传输的差分串行数据，其差分输出端作为高速串行接口模块的串行侧发送接口，其单端输入端与串行器的输出端连接；接收线接口用于将通过光缆传输的差分串行数据转换为单端串行数据，其差分输入端作为高速串行接口模块的串行侧接收接口，其单端输出端与解串器的输入端连接；有源晶振用于产生基准时钟信号，与时钟管理器连接；时钟管理器用于处理基准时钟信号，生成串行器和解串器所需时钟，分别与串行器的时钟信号端和解串器的时钟信号端连接；串行器用于将并行数据转换为串行数据，其输入端与线路编码器的输出端连接；线路编码器用于对需要发送的数据包进行编码，其输入端与发送缓冲模块的输出端连接；发送缓冲模块用于缓存调度需要发送的数据包，其输入端作为高速串行接口模块的并行侧发送接口；解串器用于将串行数据转换为并行数据，其输出端与线路解码器的输入端连接；线路解码器用于对接收到的数据包进行解码，其输出端分别与时钟校正模块的输入端和接收缓冲模块的输入端连接；时钟校正模块用于协同接收缓冲模块，对解码后的数据包进行时钟校正，其输出端与接收缓冲模块的时钟信号端连接；接收缓冲模块用于缓存调度接收到的数据包，其输出端作为高速串行接口模块的并行侧接收接口。
采用上述结构，可实现差分形式串行传输的具有同时收发能力的高速通信信道。裸片内的数据通常是并行传输，在串并或并串转换之时需要时钟信号的控制，而线路编码器和线路解码器对数据进行编解码，节省数据的传输带宽；为防止接收信号的时序错位，还设置了时钟校正模块。保障了高速通信的稳定性和准确性。
如图5所示，在本发明的第二实施例中，一种三维多裸片互连网络结构，包括6个裸片，每个裸片均包括4行功能节点和4列功能节点。
每个裸片内的各个功能节点采用二维网格拓扑方式连接。
i号裸片的j行k列功能节点与i+1号裸片连接的j行k列功能节点连接；i为裸片索引号，其值为闭区间[0,N-2]内的正整数，N为裸片总数；j为行索引号，其值为闭区间[0,M-1]内的正整数，M为每个裸片包括的功能节点的行数或列数；k为列索引号；
N-1号裸片的j行k列功能节点与0号裸片的j行k列功能节点连接。
在本实施例中，由于每个裸片均有16个功能节点，因此有16个片间环路，无法在图中清晰绘出，因此图5仅示意性地绘出了两个片间环路的连接关系。
每个功能节点均包括：处理单元和片上网络路由器；处理单元与片上网络路由器通信连接。
在本实施例中，每个处理单元均为CPU Core(Central Processing UnitCore，中央处理器核)，由此，本实施例的三维多裸片互连网络结构组建了一种96核CPU。本发明所提供的三维多裸片互连网络结构不局限于实现多核处理器，还可实现多核GPU(GraphicsProcessing Unit，图形处理器)、多颗粒存储器等。
为了举例介绍本发明所提出的三维多裸片互连网络结构的通信效果优势，为每个功能节点赋予了三维坐标，三维坐标的第一坐标为裸片索引号，第二坐标为列索引号，第三坐标为行索引号。图4中的列索引号从0开始，由左向右计数；行索引号从0开始，由下向上计数。图4给出了部分功能节点的三维坐标。在本发明实施例提供的功能节点连接关系中，若(0,2,0)功能节点需与(2,2,2)功能节点通信，只需经过(0,2,0)-(0,2,1)-(1,2,1)-(2,2,1)-(2,2,2)路径或(0,2,0)-(1,2,0)-(2,2,0)-(2,2,1)-(2,2,2)路径即可，跨越2个片上路径和2个片间路径，不需要先寻找本裸片的集中节点，再由集中节点的分配时间资源，进行跨片通信到目标裸片的集中节点，再寻找目标功能节点，缩短了传输路径。
综上，本发明每个裸片的各个功能节点的采用了二维拓扑方式连接，而裸片之间的相同坐标位置的功能节点的互连关系构成了互连网络的第三维度，使得裸片之间的功能节点通信不再需要将信息汇聚到集中节点，有效减少了路由跳数，缩短了传输路径，降低了网络延迟。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种三维多裸片互连网络结构，其特征在于，包括至少1个裸片，每个裸片均包括至少1行功能节点和1列功能节点；
每个所述裸片的功能节点的行数相等，其列数也相等；每个所述裸片内的各个功能节点采用二维拓扑方式连接；
相邻的所述裸片内具有相同片内二维坐标的功能节点采用三维跨片互连方式连接；
每个所述功能节点均包括：处理单元和片上网络路由器；
所述处理单元用于执行功能节点的数字逻辑功能，与片上网络路由器通信连接；
所述片上网络路由器用于控制数据包在所述三维多裸片互连网络结构中的转发，进行数据包缓存、路由计算、输出链路分配和跨片数据传输；
所述裸片内功能节点的片上网络路由器采用二维拓扑方式与其内相邻功能节点的片上网络路由器连接；
相邻的所述裸片内具有相同片内二维坐标的功能节点的片上网络路由器采用三维跨片互连方式连接；
所述片上网络路由器包括：第一输入通道、第二输入通道、第三输入通道、第四输入通道、第五输入通道、第六输入通道、第七输入通道、交叉开关矩阵模块和仲裁器；
所述第一输入通道至第七输入通道用于接收数据包，计算数据包的路由信息，并缓存与传输数据包，其结构相同，均包括：先入先出缓存模块、状态机和路由计算模块；所述先入先出缓存模块用于缓存和传输数据包，与状态机和路由计算模块通信连接；所述路由计算模块用于通过路由算法计算数据包的后续传输路径，与状态机通信连接；所述状态机用于控制先入先出缓存模块和路由计算模块的工作状态；
所述第一输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的本地输入数据端口，与所述片上网络路由器所在的功能节点的处理单元连接；
所述第二输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的东输入数据端口，与东侧的功能节点的片上网络路由器的西输出数据端口连接；
所述第三输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的南输入数据端口，与南侧的功能节点的片上网络路由器的北输出数据端口连接；
所述第四输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的西输入数据端口，与西侧的功能节点的片上网络路由器的东输出数据端口连接；
所述第五输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的北输入数据端口，与北侧的功能节点的片上网络路由器的南输出数据端口连接；
所述第六输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的顺时针跨片输入数据端口，与逆时针方向的相邻裸片内具有相同片内二维坐标的功能节点的顺时针跨片输出数据端口连接；
所述第七输入通道的先入先出缓存模块的数据包输入端作为所述片上网络路由器的逆时针跨片输入数据端口，与顺时针方向的相邻裸片内具有相同片内二维坐标的功能节点的逆时针跨片输出数据端口连接；
所述仲裁器用于处理所述片上网络路由器内的链路争用，对第一输入通道至第七输入通道的链路请求进行仲裁，控制交叉开关矩阵模块进行链路选通，其与交叉开关矩阵模块和第一输入通道至第七输入通道的状态机通信连接；
所述交叉开关矩阵模块用于进行数据包传输的链路选通，设有七个数据包输入端和七个数据包输出端；所述交叉开关矩阵模块的七个数据包输入端分别与第一输入通道至第七输入通道的先入先出缓存模块的数据包输出端连接；所述交叉开关矩阵模块的七个数据包输出端分别作为所述片上网络路由器的本地输出数据端口、东输出数据端口、南输出数据端口、西输出数据端口、北输出数据端口、顺时针跨片输出数据端口和逆时针跨片输出数据端口；
所述片上网络路由器的本地输出数据端口与其所在的功能节点的处理单元连接；
所述片上网络路由器的东输出数据端口与东侧的功能节点的片上网络路由器的西输入数据端口连接；
所述片上网络路由器的南输出数据端口与南侧的功能节点的片上网络路由器的北输入数据端口连接；
所述片上网络路由器的西输出数据端口与西侧的功能节点的片上网络路由器的东输入数据端口连接；
所述片上网络路由器的北输出数据端口与北侧的功能节点的片上网络路由器的南输入数据端口连接；
所述片上网络路由器的顺时针跨片输出数据端口与顺时针方向的相邻裸片内具有相同片内二维坐标的功能节点的顺时针跨片输入数据端口连接；
所述片上网络路由器的逆时针跨片输出数据端口与逆时针方向的相邻裸片内具有相同片内二维坐标的功能节点的逆时针跨片输入数据端口连接。
2.根据权利要求1所述的三维多裸片互连网络结构，其特征在于，所述i号裸片的j行k列功能节点的片上网络路由器与i+1号裸片连接的j行k列功能节点的片上网络路由器通过高速串行接口模块并采用光缆连接；i为裸片索引号，其值为闭区间[0,N-2]内的正整数，N为裸片总数；j为行索引号，其值为闭区间[0,M-1]内的正整数，每个所述裸片包括的功能节点的行数和列数均相等，M为每个所述裸片的功能节点的行数或列数；k为列索引号；
所述N-1号裸片的j行k列功能节点的片上网络路由器与0号裸片的j行k列功能节点的片上网络路由器通过高速串行接口模块并采用光缆连接。
3.根据权利要求1所述的三维多裸片互连网络结构，其特征在于，高速串行接口模块包括：发送线接口、接收线接口、有源晶振、时钟管理器、串行器、解串器、线路编码器、发送缓冲模块、线路解码器、接收缓冲模块和时钟校正模块；
所述发送线接口用于将单端串行数据转换为通过光缆传输的差分串行数据，其差分输出端作为高速串行接口模块的串行侧发送接口，其单端输入端与串行器的输出端连接；
所述接收线接口用于将通过光缆传输的差分串行数据转换为单端串行数据，其差分输入端作为高速串行接口模块的串行侧接收接口，其单端输出端与解串器的输入端连接；
所述有源晶振用于产生基准时钟信号，与时钟管理器连接；
所述时钟管理器用于处理基准时钟信号，生成串行器和解串器所需时钟，分别与串行器的时钟信号端和解串器的时钟信号端连接；
所述串行器用于将并行数据转换为串行数据，其输入端与线路编码器的输出端连接；
所述线路编码器用于对需要发送的数据包进行编码，其输入端与发送缓冲模块的输出端连接；
所述发送缓冲模块用于缓存调度需要发送的数据包，其输入端作为高速串行接口模块的并行侧发送接口；
所述解串器用于将串行数据转换为并行数据，其输出端与线路解码器的输入端连接；
所述线路解码器用于对接收到的数据包进行解码，其输出端分别与时钟校正模块的输入端和接收缓冲模块的输入端连接；
所述时钟校正模块用于协同接收缓冲模块，对解码后的数据包进行时钟校正，其输出端与接收缓冲模块的时钟信号端连接；
所述接收缓冲模块用于缓存调度接收到的数据包，其输出端作为高速串行接口模块的并行侧接收接口。
CN202111291800.XA 2021-11-03 2021-11-03 一种三维多裸片互连网络结构 Active CN114185840B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111291800.XA CN114185840B (zh) 2021-11-03 2021-11-03 一种三维多裸片互连网络结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111291800.XA CN114185840B (zh) 2021-11-03 2021-11-03 一种三维多裸片互连网络结构

Publications (2)

Publication Number Publication Date
CN114185840A CN114185840A (zh) 2022-03-15
CN114185840B true CN114185840B (zh) 2023-07-28

Family

ID=80601838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111291800.XA Active CN114185840B (zh) 2021-11-03 2021-11-03 一种三维多裸片互连网络结构

Country Status (1)

Country Link
CN (1) CN114185840B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115934429B (zh) * 2022-12-01 2024-04-19 电子科技大学 一种面向跨芯片互连的并行数据在线校准系统及校准方法
CN116170366A (zh) * 2022-12-13 2023-05-26 成都海光集成电路设计有限公司 片上网络、计算机主板及计算机设备
CN118426540A (zh) * 2023-01-31 2024-08-02 华为技术有限公司 一种裸片和时钟同步方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016191304A1 (en) * 2015-05-22 2016-12-01 Gray Research LLC Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits, and applications of the router and network

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10243881B2 (en) * 2015-10-27 2019-03-26 Western Digital Technologies, Inc. Multilayer 3D memory based on network-on-chip interconnection
US11093673B2 (en) * 2016-12-22 2021-08-17 Synopsys, Inc. Three-dimensional NoC reliability evaluation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016191304A1 (en) * 2015-05-22 2016-12-01 Gray Research LLC Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits, and applications of the router and network

Also Published As

Publication number Publication date
CN114185840A (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
CN114185840B (zh) 一种三维多裸片互连网络结构
Galles Spider: A high-speed network interconnect
CN113114593B (zh) 一种片上网络中双信道路由器及其路由方法
US20210359958A1 (en) Hierarchical switching fabric and deadlock avoidance method for ultra high radix network routers
CN113220627B (zh) 一种二维片上网络路由节点结构
US20230117385A1 (en) Low latency retimer and low latency control method
WO2022041158A1 (zh) 一种多芯片封装结构、交换机
CN102780936B (zh) 无阻塞通信的光片上网络系统及其通信方法
CN109582622A (zh) 基于三维Mesh片上网络的双链路互连架构
CN116383114A (zh) 芯片、芯片互联系统、数据传输方法、电子设备和介质
Jain et al. Asynchronous bypass channels: Improving performance for multi-synchronous nocs
Rahmani et al. BBVC-3D-NoC: an efficient 3D NoC architecture using bidirectional bisynchronous vertical channels
CN106603442A (zh) 一种片上网络的跨时钟域高速数据通信接口电路
Ghidini et al. Lasio 3D NoC vertical links serialization: Evaluation of latency and buffer occupancy
Rahnama et al. Countering PCIe Gen. 3 data transfer rate imperfection using serial data interconnect
KR20150028520A (ko) 메모리 중심 시스템 인터커넥트 구조
CN103166863A (zh) 集总式8x8低延迟高带宽交叉点缓存队列片上路由器
CN115834602A (zh) 一种异步数据流通信交互系统
CN112631985B (zh) 一种链路共享的片上网络
Ju et al. NoC research and practice: Design and implementation of 2× 4 2D-torus topology
CN103744817B (zh) 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法
Lee et al. Design of a feasible on-chip interconnection network for a chip multiprocessor (cmp)
WO2020087248A1 (zh) 多核芯片数据总线布线结构和数据发送的方法
CN115269487B (zh) 一种芯片间数据高速传输方法和装置
Shu et al. Optimal many-to-many personalized concurrent communication in RapidIO-based fat-trees

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant