CN113220627B - 一种二维片上网络路由节点结构 - Google Patents

一种二维片上网络路由节点结构 Download PDF

Info

Publication number
CN113220627B
CN113220627B CN202110444240.0A CN202110444240A CN113220627B CN 113220627 B CN113220627 B CN 113220627B CN 202110444240 A CN202110444240 A CN 202110444240A CN 113220627 B CN113220627 B CN 113220627B
Authority
CN
China
Prior art keywords
port
noc
channels
dimensional
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110444240.0A
Other languages
English (en)
Other versions
CN113220627A (zh
Inventor
巨新刚
黄巾
杨靓
尹莉
张伟
朱青
孙甫超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202110444240.0A priority Critical patent/CN113220627B/zh
Publication of CN113220627A publication Critical patent/CN113220627A/zh
Application granted granted Critical
Publication of CN113220627B publication Critical patent/CN113220627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17381—Two dimensional, e.g. mesh, torus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开了一种二维片上网络路由节点结构，本发明在虫孔交换和虚通道技术基础上多路由节点结构进行改进，优化了RN内部交叉开关以及传输通路，降低了RN硬件资源及实现复杂度。本发明具有六个端口的二维NoC RN单元，相邻的二维NoC RN单元间具有RN之间传输通路，二维NoC RN单元包括两个交叉开关，两个交叉开关之间具有RN内部传输通路。该结构简单、规则、无死锁，有利于RN层次化和模块化设计。本发明中RN定义的端口、缓存大小、数据宽度可根据NoC资源及性能需求进行缩减，其中的路由算法、仲裁策略均不受该结构影响。同时，RN之间物理通道可支持单通道或双通道，具有良好的通用性。

Description

一种二维片上网络路由节点结构
技术领域
本发明涉及片上网络(NoC：Networks on Chip)设计领域，具体涉及一种二维片上网络路由节点结构。
背景技术
随着芯片内集成度的提高，相比总线结构，NoC结构在通信方式、时钟同步等方面具有很多优越性，已经成为普遍采用的一种多核处理器互连与通信实现结构。
RN是NoC结构中主要模块之一，它根据一定的路由算法分配路径，实现源至目的通信。RN是构建NoC的基础，其性能的好坏直接影响片上系统性能。同时，由于NoC严格的资源和功耗限制，因此，构建具有结构简单、高效、通用性好的RN结构对于NoC乃至系统设计至关重要。
NoC研究领域中通常以虫孔交换机制为基础。数据包在RN中以微片为单位，通过头微片建立通路、尾微片释放通路的方式实现源至目的的传输。同时，采用虚通道技术，以分时复用的方式实现低缓存、高吞吐率的RN结构。
现有二维NoC技术中，提出了多种RN结构。经对现有技术文献的检索发现，公开号为CN101383712A，公开日为2009.03.1(申请号：200810046287.6)的专利公开了一种片上网络的路由节点微结构，提出了基本的RN结构。
公开号为CN105306382A，公开日为2016.02.03(申请号：201410364429.9)的专利公开了一种无缓存NoC数据处理方法及NoC电子元件，提出了通过减少高优先级数据包发生偏转的偏转率来提高高优先级程序的性能。
公开号为CN104158738A，公开日为2014.11.19(申请号：201410437689.4)的专利公开了一种低缓冲区片上网络路由器及路由方法，提出了一种具有n个输入端口和p个输出端口的RN结构。
公开号为CN104796343A，公开日为2015.07.22(申请号：201510126106.0)的专利公开了一种基于片上网络的通信结构，提出了具有4个2选1和1个4选1交叉开关规模的NoC通信结构及流量控制器。
公开号为CN104994026A，公开日为2015.10.21(申请号：201510283541.4)的专利公开了一种应用于片上网络支持硬实时通信的路由开关，提出了基于确定型路由算法的路由节点结构。
文章“Router Architecture for High-Performance NoCs”提出双通道RN结构，每个方向为两个实通道，内部集成10×10规模交叉开关。
以上所提出的RN结构，存在如下缺点：
(1)双通道结构内部集成大的交叉开关，使得资源和面积增大，成为影响NoC性能提升的主要瓶颈。
(2)无缓存结构导致包反复重传，效率急剧下降。同时，该结构使得微片在路由网络中的路由路径不可预测，在通信量较大时路由次数增多，延时增大。同时，为了保证服务质量，RN结构中增加了额外的硬件资源，或提供专用的片上网络拓扑结构。
(3)在已公开的RN结构中，部分以确定型路由算法为基础，对RN内部资源进行优化。这种结构无法满足诸如容错路由算法、自适应路由算法等所需的传输通路，使得RN结构在通用性方面大打折扣。
发明内容
本发明的目的在于克服上述不足，提供一种二维片上网络路由节点结构，该结构简单、规则、无死锁，有利于路由节点层次化和模块化设计。同时，路由节点之间物理通道可支持单通道和双通道，具有良好的通用性。
为了达到上述目的，本发明包括具有六个端口的二维NoC RN单元，相邻的二维NoCRN单元间具有RN之间传输通路，二维NoC RN单元包括两个交叉开关，两个交叉开关之间具有RN内部传输通路。
二维NoC RN单元的六个端口分别为上端口、下端口、左端口、右端口、本地主端口和本地从端口。
上端口、下端口、左端口和右端口均包括两个物理接收通道和两个物理发送通道，本地主端口和本地从端口均包括一个物理接收通道和一个物理发送通道。
本地主端口和本地从端口均连接本地资源。
两个交叉开关均包括上端口接收通道、下端口接收通道、左端口接收通道、右端口接收通道和本地主接收通道。
两个交叉开关均为5×5规模交叉开关。
相邻的二维NoC RN单元通过RN接收通道接收相邻RN发送通道发送的数据，通过相邻的RN发送通道发送数据至相邻RN接收通道。
与现有技术相比，本发明在虫孔交换和虚通道技术基础上多路由节点结构进行改进，优化了RN内部交叉开关以及传输通路，降低了RN硬件资源及实现复杂度。本发明具有六个端口的二维NoC RN单元，相邻的二维NoC RN单元间具有RN之间传输通路，二维NoC RN单元包括两个交叉开关，两个交叉开关之间具有RN内部传输通路。该结构简单、规则、无死锁，有利于RN层次化和模块化设计。本发明中RN定义的端口、缓存大小、数据宽度可根据NoC资源及性能需求进行缩减，其中的路由算法、仲裁策略均不受该结构影响。同时，RN之间物理通道可支持单通道或双通道，具有良好的通用性。
附图说明
图1为本发明的示意图；
图2为本发明中交叉开关0传输通路的示意图；
图3为本发明中交叉开关1传输通路的示意图；
图4为本发明中RN之间传输通路的示意图。
具体实施方式
下面结合附图对本发明做进一步说明。
参见图1，二维NoC RN包含六个端口：上(北)端口、下(南)端口、左(西)端口、右(东)端口、本地主端口、本地从端口。
上(北)端口的接收端包含两个物理接收通道：CH0和CH1；上(北)端口的发送端包含两个物理发送通道：CH0和CH1。
下(南)端口的接收端包含两个物理接收通道：CH0和CH1；下(南)端口的发送端包含两个物理发送通道：CH0和CH1。
左(西)端口的接收端包含两个物理接收通道：CH0和CH1；左(西)端口的发送端包含两个物理发送通道：CH0和CH1。
右(东)端口的接收端包含两个物理接收通道：CH0和CH1；右(东)端口的发送端包含两个物理发送通道：CH0和CH1。
本地主端口包含一个物理接收通道和一个物理发送通道，连接本地资源。
本地从端口包含一个物理接收通道和一个物理发送通道，连接本地资源。
二维NoC RN包含两个5×5规模交叉开关：交叉开关0和交叉开关1，作为RN内部传输通路。
参见图2，交叉开关0的输入通路包括：上(北)端口接收通道0、下(南)端口接收通道0、左(西)端口接收通道0、右(东)端口接收通道0、本地主接收通道。
交叉开关0的输出通路包括：上(北)端口发送通道0、下(南)端口发送通道0、左(西)端口发送通道0、右(东)端口发送通道0、本地从发送通道。
参见图3，交叉开关1的输入通路包括：上(北)端口接收通道1、下(南)端口接收通道1、左(西)端口接收通道1、右(东)端口接收通道1、本地从接收通道。
交叉开关1的输出通路包括：上(北)端口发送通道1、下(南)端口发送通道1、左(西)端口发送通道1、右(东)端口发送通道1、本地主发送通道。
参见图4，以NoC节点0IP核向NoC节点1IP核发起传输任务为例描述它们之间的传输通路。
NoC节点0发起传输任务的传输通路为：NoC节点0经NI组包并发送到RN主接口接收通道，从NoC节点0右(东)端口发送通道0(CH0)输出至NoC节点1西(左)端口接收通道0(CH0)，再从NoC节点1从接口发送通道输出至NoC节点1NI进行解包。如图4所示，NoC节点0向NoC节点1发起的传输通路为0→1→2→3→4。
NoC节点1解包完成后，向NoC节点0发起反馈信息，其传输通路为：经NI组包并发送至RN从接口接收通道，从NoC节点1左(西)端口发送通道1(CH1)输出至NoC节点0右(东)端口接收通道1(CH1)，再从NoC节点0主接口发送通道输出至NoC节点0NI进行解包。如图4所示，NoC节点1向NoC节点0发起反馈信息的传输通路为5→6→7→8→9。

Claims (1)

1.一种二维片上网络路由节点结构，其特征在于，包括具有六个端口的二维NoC RN单元，相邻的二维NoC RN单元间具有RN之间传输通路，二维NoC RN单元包括两个交叉开关，两个交叉开关之间具有RN内部传输通路；
二维NoC RN单元的六个端口分别为上端口、下端口、左端口、右端口、本地主端口和本地从端口；
上端口、下端口、左端口和右端口均包括两个物理接收通道和两个物理发送通道，本地主端口和本地从端口均包括一个物理接收通道和一个物理发送通道；
本地主端口和本地从端口均连接本地资源；
两个交叉开关均包括上端口接收通道、下端口接收通道、左端口接收通道、右端口接收通道和本地主接收通道；
两个交叉开关均为5×5规模交叉开关；
相邻的二维NoC RN单元通过RN接收通道接收相邻RN发送通道发送的数据，通过相邻的RN发送通道发送数据至相邻RN接收通道。
CN202110444240.0A 2021-04-23 2021-04-23 一种二维片上网络路由节点结构 Active CN113220627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110444240.0A CN113220627B (zh) 2021-04-23 2021-04-23 一种二维片上网络路由节点结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110444240.0A CN113220627B (zh) 2021-04-23 2021-04-23 一种二维片上网络路由节点结构

Publications (2)

Publication Number Publication Date
CN113220627A CN113220627A (zh) 2021-08-06
CN113220627B true CN113220627B (zh) 2023-05-30

Family

ID=77088532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110444240.0A Active CN113220627B (zh) 2021-04-23 2021-04-23 一种二维片上网络路由节点结构

Country Status (1)

Country Link
CN (1) CN113220627B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114928578B (zh) * 2022-07-19 2022-09-16 中科声龙科技发展（北京）有限公司 芯片结构
CN117176674B (zh) * 2023-11-02 2024-02-02 上海芯高峰微电子有限公司 片上网络及数据传输方法、芯片、设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383712A (zh) * 2008-10-16 2009-03-11 电子科技大学 一种片上网络的路由节点微结构
CN103248566A (zh) * 2013-04-24 2013-08-14 复旦大学 一种应用于片上网络的基于错误阻挡模型的容错方法和结构
WO2013119241A1 (en) * 2012-02-09 2013-08-15 Intel Corporation Modular decoupled crossbar for on-chip router
WO2016191304A1 (en) * 2015-05-22 2016-12-01 Gray Research LLC Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits, and applications of the router and network
CN107113253A (zh) * 2014-12-17 2017-08-29 英特尔公司 用于片上网络的空间划分的电路交换信道

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531943B2 (en) * 2008-10-29 2013-09-10 Adapteva Incorporated Mesh network
US9992135B2 (en) * 2015-12-11 2018-06-05 Intel Corporation Apparatus and method for fusion of compute and switching functions of exascale system into a single component by using configurable network-on-chip fabric with distributed dual mode input-output ports and programmable network interfaces

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383712A (zh) * 2008-10-16 2009-03-11 电子科技大学 一种片上网络的路由节点微结构
WO2013119241A1 (en) * 2012-02-09 2013-08-15 Intel Corporation Modular decoupled crossbar for on-chip router
CN103248566A (zh) * 2013-04-24 2013-08-14 复旦大学 一种应用于片上网络的基于错误阻挡模型的容错方法和结构
CN107113253A (zh) * 2014-12-17 2017-08-29 英特尔公司 用于片上网络的空间划分的电路交换信道
WO2016191304A1 (en) * 2015-05-22 2016-12-01 Gray Research LLC Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits, and applications of the router and network

Also Published As

Publication number Publication date
CN113220627A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US7502378B2 (en) Flexible wrapper architecture for tiled networks on a chip
CN113220627B (zh) 一种二维片上网络路由节点结构
EP2664108B1 (en) Asymmetric ring topology for reduced latency in on-chip ring networks
JP3322195B2 (ja) Ｌａｎスイッチ
CN109873771B (zh) 一种片上网络系统及其通信方法
CN106254254B (zh) 一种基于Mesh拓扑结构的片上网络通信方法
CN109039949B (zh) 无线片上网络中基于优先级的动态无线介质访问控制方法
CN113114593B (zh) 一种片上网络中双信道路由器及其路由方法
CN104683242A (zh) 一种二维片上网络的拓扑结构以及路由方法
US20100303086A1 (en) Scalable Multi-Hop Mesh Packet Switch Fabric
CN114185840B (zh) 一种三维多裸片互连网络结构
CN111224883A (zh) 一种高阶路由器的瓦片结构及其构建的高阶路由器
Lusala et al. A SDM-TDM based circuit-switched router for on-chip networks
CN109582622A (zh) 基于三维Mesh片上网络的双链路互连架构
CN116383114A (zh) 芯片、芯片互联系统、数据传输方法、电子设备和介质
WO2006089559A1 (en) A network, a system and a node for use in the network or system
Lee et al. Design of a feasible on-chip interconnection network for a chip multiprocessor (cmp)
Anjali et al. Design and evaluation of virtual channel router for mesh-of-grid based NoC
CN115766576B (zh) 一种面向基于维度拆分式路由器的片上网络的角路由器
Shu et al. Optimal many-to-many personalized concurrent communication in RapidIO-based fat-trees
El-Moursy et al. High throughput architecture for OCTAGON network on chip
Valuskar et al. Analysis of Mesh Topology of NoC for Blocking and Non-blocking Techniques
Liu et al. A DAMQ shared buffer scheme for network-on-chip
De et al. Wormhole routing for complete exchange in Multi-Mesh
Chen et al. Multi-FPGA Interconnect Design for Heterogeneous Computing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant