CN111224883A - 一种高阶路由器的瓦片结构及其构建的高阶路由器 - Google Patents

一种高阶路由器的瓦片结构及其构建的高阶路由器 Download PDF

Info

Publication number
CN111224883A
CN111224883A CN201911179658.2A CN201911179658A CN111224883A CN 111224883 A CN111224883 A CN 111224883A CN 201911179658 A CN201911179658 A CN 201911179658A CN 111224883 A CN111224883 A CN 111224883A
Authority
CN
China
Prior art keywords
input
output
buffer area
input port
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911179658.2A
Other languages
English (en)
Other versions
CN111224883B (zh
Inventor
董德尊
李存禄
廖湘科
庞征斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201911179658.2A priority Critical patent/CN111224883B/zh
Publication of CN111224883A publication Critical patent/CN111224883A/zh
Application granted granted Critical
Publication of CN111224883B publication Critical patent/CN111224883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9005—Buffering arrangements using dynamic buffer space allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种高阶路由器的瓦片结构及其构建的高阶路由器，该瓦片结构包括输入端口模块、集中式输入缓冲区模块、仲裁模块、行总线、行缓冲区和交换输出模块。本发明将瓦片结构中多个输入端口的未使用的缓冲区重组为一个包括输入端口专用缓冲区和共享缓冲区的集中式输入缓冲区模块，其中输入端口专用缓冲区分配给对应的输入端口，以保证各个输入端口具有足够的输入缓冲区，而将共享缓冲区设置为允许瓦片结构的任何端口进行访问，能够充分利用输入缓冲区未使用的空间，提高了输入端口缓冲区的利用率，同时由于将共享缓冲区提供给所有端口使用，缓解了由于层次化路由器的中间缓存较浅而引起的HoL阻塞的现象。

Description

一种高阶路由器的瓦片结构及其构建的高阶路由器
技术领域
本发明涉及高性能计算机系统互连网络领域，特别是涉及一种高阶路由器的瓦片结构及其构建的高阶路由器。
背景技术
如今，超级计算机(例如，天河2系统和IBM Blue Gene/Q系统)已拥有数万个计算节点。新兴的E级计算机系统需要将数十万个处理节点进行互连。受益于路由器带宽的不断增加，这些系统可以由许多细长链接构建，长链路降低了网络直径，使得当前系统多采用低直径网络构建。当前的一些高效的网络，例如Dragonfly，HyperX，Skywalk，SlimFly等，大都通过使用高阶路由器以及低直径拓扑来构建互连网络。高阶路由器是低直径网络的基础部件，而将大型交换开关划分为较小子交换开关的层次化组织结构因为具有较高的可扩展性，已在高阶路由器中得到广泛应用。
层次化路由器的微体系结构图如图1所示，由于路由器每个端口需要实现基于信用的流量控制，因此所需的输入缓冲区深度与该端口所连接链路的长度成正比。但是网络中链接的长度通常是不对称的，这就导致层次化路由器不同端口对输入缓存容量的要求不对称。传统系统设计通常使用通用路由器搭建，而通路路由器的各个端口是对称的，以便于在多种不同拓扑中使用。通用路由器通常将输入缓冲区设计得很深，以适合最长的外部链接，而这会导致大量未使用的输入缓冲区的产生，尤其是在边缘路由器中更为明显。例如在1024个节点的胖树网络中设置端点链接线长为1米、路由器间链接线长为50米同时输入缓存深度为128个切片长度来进行测试层次化高阶路由器中输入缓冲区的利用率，结果显示，利用率低于10％的输入缓冲区所占的比重高达86.1％。因此，层次化高阶路由器设计中有必要充分利用这些未使用的输入缓冲区进一步优化性能。
先前的工作已证明将多个输入端口集成在单个瓦片结构中可以进一步提升层次化路由器的性能。尽管这种设计增加了瓦片结构的复杂性，但与单端口绑定的层次化体系结构相比，它可以减少所需的中间缓冲区数量并获得近似的数据传输性能。考虑到性能和实现开销之间的权衡，现有的层次化路由器已经可以实现在一个瓦片结构中集成4个端口。但是在多端口绑定的层次化路由器中，每个瓦片结构中仍然存在大量未使用的输入缓冲区，这是由于当前高性能计算机系统倾向于设计尽可能富余的资源来满足各种不同网络配置的需求，而这会导致大多数输入端口中缓冲区的利用率降低。例如，英特尔的Omni-Path路由器具有48个端口，其输入缓存深度可以以100Gbps的速度支持最长100米的链路，当使用这种路由器搭建大规模Dragonfly网络时，25％的端口(与计算端点链接的端口)将会有99％的未充分利用的输入缓冲区，而50％的端口(组内链接的端口)将会有95％的未充分利用的输入缓冲区。当采用Omni-Path路由器在多级胖树中实现分支路由器时，50％的端口(与计算端点链接端口)将会有99％的未充分利用的输入缓冲区。
发明内容
本发明要解决的技术问题是针对背景技术中所涉及到的缺陷，提供一种高阶路由器的瓦片结构及其构建的高阶路由器，用以解决现有技术中多端口绑定的层次化路由器的输入端口缓冲区利用率低，存在大量未使用的输入缓冲区的问题。
为解决上述技术问题，本发明采用以下技术方案：
一种高阶路由器的瓦片结构，包括输入端口模块、集中式输入缓冲区模块、仲裁模块、行总线、行缓冲区和交换输出模块。
所述输入端口模块用于接收报文的输入，包括输入端口和与输入端口数量相同的输入端口私有缓冲区，所述输入端口私有缓冲区与对应的输入端口相连。
所述集中式输入缓冲区模块包括数量与所述输入端口数量相同的输入端口专用缓冲区和一个共享缓冲区，所述输入端口专用缓冲区与对应的输入端口的输入端口私有缓冲区相连，报文从输入端口进入并缓存到该输入端口的输入端口私有缓冲区，如果该输入端口私有缓冲区的输出端口空闲且对应于该输入端口的输入端口专用缓冲区有剩余空间，则报文传送至该输入端口专用缓冲区。
所述仲裁模块包括数量与所述输入端口数量相同的多路复用器，多路复用器的输入端口与对应的输入端口对应的输入端口专用缓冲区的输出端口相连；每个多路复用器输出端包括第一输出端和第二输出端，第一输出端与所述共享缓冲区相连，第二输出端与行总线相连。
所述共享缓冲区的输入端与每个多路复用器的第一输出端相连，所述共享缓冲区的输出端与行总线相连。
所述行总线的输入端与所述每个多路复用器的第二输出端和所述共享缓冲区的输出端相连，所述行总线的输出端与所述行缓冲区相连。
所述仲裁模块根据网络流量进行仲裁：如果对应的行缓冲区具有空余空间，则将报文直接发送至对应的行缓冲区；如果对应的行缓冲区已满，则将报文缓存到所述共享缓冲区内，待对应的行缓冲区具有空间空间时，再将报文从所述共享缓冲区内传送至对应的行缓冲区。
所述交换输出模块包括子交换开关和输出模块，所述子交换模块的输入端与所述行缓冲区相连，所述子交换模块的输出端与所述输出模块相连，所述行缓冲区从对应的行总线接收并缓存报文，经子交换开关仲裁后，输出到对应的输出模块并完成输出。
优选地，该瓦片结构的输入端口私有缓冲区具有相同的容量。
优选地，该瓦片结构的输入端口私有缓冲区的容量仅需要满足最短链路的要求。
优选地，该瓦片结构的输入端口专用缓冲区具有相同的容量。
具体地，该瓦片结构的输出模块包括列缓冲区、多路选择器和输出端口。列缓冲区的输入端与所述子交换开关相连，所述列缓冲区的输出端与所述多路选择器的输入端相连，所述多路选择器的输出端与对应的输出端口相连，报文经所述子交换开关仲裁后，输出到对应的列缓冲区内，所述列缓冲区接收并缓存报文，并提交给对应的所述多路选择器，所述多路选择器从对应的列缓冲区接收报文，并输出到对应的输出端口。
优选地，该瓦片结构的多路选择器的数量和所述输出端口的数量相同。
此外，本发明还公开了一种高阶路由器，该高阶路由器由一种瓦片结构以二维阵列形式构建，二维阵列形式具体为R行×C列。构建该高阶路由器的瓦片结构包括：
输入端口模块、集中式输入缓冲区模块、仲裁模块、行总线、行缓冲区和交换输出模块。
所述输入端口模块用于接收报文的输入，包括输入端口和与输入端口数量相同的输入端口私有缓冲区，所述输入端口私有缓冲区与对应的输入端口相连。
所述集中式输入缓冲区模块包括数量与所述输入端口数量相同的输入端口专用缓冲区和一个共享缓冲区，所述输入端口专用缓冲区与对应的输入端口的输入端口私有缓冲区相连，报文从输入端口进入并缓存到该输入端口的输入端口私有缓冲区，如果该输入端口私有缓冲区的输出端口空闲且对应于该输入端口的输入端口专用缓冲区有剩余空间，则报文传送至该输入端口专用缓冲区。
所述仲裁模块包括数量与所述输入端口数量相同的多路复用器，多路复用器的输入端口与对应的输入端口对应的输入端口专用缓冲区的输出端口相连；每个多路复用器输出端包括第一输出端和第二输出端，第一输出端与所述共享缓冲区相连，第二输出端与行总线相连。
所述共享缓冲区的输入端与每个多路复用器的第一输出端相连，所述共享缓冲区的输出端与行总线相连。
所述行总线的输入端与所述每个多路复用器的第二输出端和所述共享缓冲区的输出端相连，所述行总线的输出端与所述行缓冲区相连。
所述仲裁模块根据网络流量进行仲裁：如果对应的行缓冲区具有空余空间，则将报文直接发送至对应的行缓冲区；如果对应的行缓冲区已满，则将报文缓存到所述共享缓冲区内，待对应的行缓冲区具有空间空间时，再将报文从所述共享缓冲区内传送至对应的行缓冲区。
所述交换输出模块包括子交换开关和输出模块，所述子交换模块的输入端与所述行缓冲区相连，所述子交换模块的输出端与所述输出模块相连，所述行缓冲区从对应的行总线接收并缓存报文，经子交换开关仲裁后，输出到对应的输出模块并完成输出。
优选地，该瓦片结构的输入端口私有缓冲区具有相同的容量。
优选地，该瓦片结构的输入端口私有缓冲区的容量仅需要满足最短链路的要求。
优选地，该瓦片结构的输入端口专用缓冲区具有相同的容量。
具体地，该瓦片结构的输出模块包括列缓冲区、多路选择器和输出端口。所述列缓冲区的输入端与所述子交换开关相连，所述列缓冲区的输出端与所述多路选择器的输入端相连，所述多路选择器的输出端与对应的输出端口相连，报文经所述子交换开关仲裁后，输出到对应的列缓冲区内，所述列缓冲区接收并缓存报文，并提交给对应的所述多路选择器，所述多路选择器从对应的列缓冲区接收报文，并输出到对应的输出端口。
优选地，该瓦片结构的多路选择器的数量和所述输出端口的数量相同。
本发明有益效果如下：本发明提供了一种高阶路由器的瓦片结构及由该瓦片结构构建的高阶路由器，将瓦片结构中多个输入端口的未使用的缓冲区重组为一个包括输入端口专用缓冲区和共享缓冲区的集中式的公用存储资源，其中输入端口专用缓冲区分配给对应的输入端口，使用方式与传统的输入缓冲区相同，以保证各个输入端口具有足够的输入缓冲区，而将集中式的公用存储资源中的共享缓冲区设置为允许瓦片结构的任何端口进行访问，能够充分利用输入缓冲区未使用的空间，提高了输入端口缓冲区的利用率，同时由于将共享缓冲区提供给所有端口使用，缓解了由于层次化路由器的中间缓存较浅而引起的HoL阻塞的现象。
附图说明
图1是现有技术中层次化路由器微体系结构图；
图2是本发明实施例一的高阶路由器瓦片结构图；
图3是本发明实施例一的高阶路由器瓦片结构中集中式输入缓冲区的逻辑结构图；
图4是本发明实施例二的高阶路由器结构图。
具体实施方式
以下结合附图以及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。
实施例一
图1是阶数为P的多端口绑定瓦片结构的层次化路由器微体系结构图，报文首先被存储在输入缓冲中，经过路由计算后经过行总线注入到对应的行缓冲中，然后报文通过4×6子交换开关仲裁，到达目的输出端口前的列缓冲里，列缓冲区接收并缓存报文，并提交给对应的3×1多路选择器，3×1多路选择器从对应的列缓冲区接收报文，并输出到对应的输出端口。
从图1可知，每个瓦片结构包含三组缓冲区，即输入缓冲区、行缓冲区和列缓冲区，以及一个较小的I×O的子交换开关。每个瓦片结构都集成有一个或多个输入/输出端口，每个输入端口都与一个输入缓冲区相关联，而每个输出端口则与C个列缓冲区关联。在多端口绑定的层次化路由器中，每个瓦片结构中仍然存在大量未使用的输入缓冲区。
本发明实施例一的高阶路由器瓦片结构，如图2所示，包括输入端口模块、集中式输入缓冲区模块、仲裁模块、行总线、行缓冲区和交换输出模块。
其中输入模块用于接收报文的输入，包括I个输入端口和数量与输入端口数量相同的输入端口私有缓冲区。该瓦片结构的I个输入端口私有缓冲区对应于I个输入端口，输入端口私有缓冲区与对应的输入端口相连，输入端口私有缓冲区的使用方法与传统的输入缓冲区相同，容量可以有所减少，且可以设置为具有相同的容量，并且该容量仅需要满足最短链路(与末端接点连接的链路)的要求。
本实施例一将瓦片结构中多个输入端口的未使用的缓冲区重组为一个公用存储资源，即本发明所谓的集中式输入缓冲区，该集中式输入缓冲区包括I个输入端口专用缓冲区和一个共享缓冲区，I个输入端口专用缓冲区对应于I个所述输入端口并与对应于该输入端口的输入端口私有缓冲区相连，该I个输入端口专用缓冲区可设置为具有相同的容量，输入端口私有缓冲区和集中式输入缓冲区内的对应的输入端口专用缓冲区构成对应于该输入端口的输入缓冲区，以使该输入端口有足够的专用输入缓冲区，缓解高阶路由器与较长链路相连的端口由于输入端口私有缓冲区较小出现的储存空间不足的问题。瓦片结构中集中式输入缓冲区的逻辑结构图如图3所示。
报文从输入端口进入并缓存到对应于该输入端口的输入端口私有缓冲区，如果该输入端口私有缓冲区的输出端口空闲且对应于该输入端口的输入端口专用缓冲区有剩余空间，则报文将传送至该输入端口专用缓冲区，这个传输过程是以报文为粒度进行的，因此不会在报文中引入乱序的切片。
瓦片结构的仲裁模块包括多个多路复用器，数量与所述输入端口数量相同，本实施例一中该多路复用器的数量为I。多路复用器的输入端口与对应的输入端口对应的输入端口专用缓冲区的输出端口相连；每个多路复用器输出端包括第一输出端和第二输出端，第一输出端与所述共享缓冲区相连，第二输出端与行总线相连；多路复用器从对应的输入端口对应的输入缓冲区读出报文。
集中式输入缓冲区的共享缓冲区可以被瓦片结构中所有端口共享，其输入端与I个多路复用器的第一输出端相连，输出端与行总线相连。
行总线的输入端与I个多路复用器的第二输出端和集中式输入缓冲区的共享缓冲区的输出端相连，行总线的输出端与行缓冲区相连。
报文进入输入端口的输入缓冲区后，瓦片结构的仲裁模块根据网络流量进行仲裁：如果对应的行缓冲区具有空余空间，则将报文直接发送至对应的行缓冲区；如果对应的行缓冲区已满，则将报文缓存到集中式输入缓冲区的共享缓冲区内，待对应的行缓冲区具有空间空间时，再将报文从集中式输入缓冲区的共享缓冲区内传送至对应的行缓冲区。
本实施例一的瓦片结构的交换输出模块包括子交换开关和输出模块，其中子交换模块的输入端与所述行缓冲区相连，输出端与输出模块相连，输出模块包括列缓冲区、多路选择器和输出端口。瓦片结构的行缓冲区从对应的行总线接收并缓存报文，经子交换开关仲裁后，输出到对应的输出模块并完成输出。
本实施例一的瓦片结构输出端口的数量为O，多路选择器的数量和所述输出端口的数量相同，也为O个，且子交换开关为I×O子交换开关。列缓冲区的输入端与I×O子交换开关相连，所述列缓冲区的输出端与所述O个多路选择器的输入端相连，O个多路选择器的输出端与对应的O个输出端口相连，报文经所述子交换开关仲裁后，输出到对应的列缓冲区内，所述列缓冲区接收并缓存报文，并提交给对应的所述多路选择器，所述多路选择器从对应的列缓冲区接收报文，并输出到对应的输出端口。
本实施例一将高阶路由器的瓦片结构中多个输入端口的未使用的缓冲区重组为一个包括输入端口专用缓冲区和共享缓冲区的集中式的公用存储资源，其中输入端口专用缓冲区分配给对应的输入端口，使用方式与传统的输入缓冲区相同，以保证各个输入端口具有足够的输入缓冲区，而将集中式的公用存储资源中的共享缓冲区设置为允许瓦片结构的任何端口进行访问，能够充分利用输入缓冲区未使用的空间，提高了输入端口缓冲区的利用率，同时由于将共享缓冲区提供给所有端口使用，缓解了由于层次化路由器的中间缓存较浅而引起的HoL阻塞的现象。
实施例二
图4是本发明的实施例二，由一种瓦片结构以二维阵列形式构建的高阶路由器，二维阵列形式具体为R行×C列。
构建该高阶路由器的瓦片结构包括输入端口模块、集中式输入缓冲区模块、仲裁模块、行总线、行缓冲区和交换输出模块。
其中输入模块用于接收报文的输入，包括I个输入端口、I个输入端口私有缓冲区。该瓦片结构的I个输入端口私有缓冲区对应于I个输入端口，输入端口私有缓冲区与对应的输入端口相连，输入端口私有缓冲区的使用方法与传统的输入缓冲区相同，容量可以有所减少，且可以设置为具有相同的容量，并且该容量仅需要满足最短链路(与末端接点连接的链路)的要求。
本实施例二的瓦片结构将多个输入端口的未使用的缓冲区重组为一个公用存储资源，即本发明所谓的集中式输入缓冲区，该集中式输入缓冲区包括I个输入端口专用缓冲区和一个共享缓冲区，I个输入端口专用缓冲区对应于I个所述输入端口并与对应于该输入端口的输入端口私有缓冲区相连，该I个输入端口专用缓冲区可设置为具有相同的容量，输入端口私有缓冲区和集中式输入缓冲区内的对应的输入端口专用缓冲区构成对应于该输入端口的输入缓冲区，以使该输入端口有足够的专用输入缓冲区，缓解高阶路由器与较长链路相连的端口由于输入端口私有缓冲区较小出现的储存空间不足的问题。瓦片结构中集中式输入缓冲区的逻辑结构图如图3所示。
报文从输入端口进入并缓存到对应于该输入端口的输入端口私有缓冲区，如果该输入端口私有缓冲区的输出端口空闲且对应于该输入端口的输入端口专用缓冲区有剩余空间，则报文将传送至该输入端口专用缓冲区，这个传输过程是以报文为粒度进行的，因此不会在报文中引入乱序的切片。
瓦片结构的仲裁模块包括多个多路复用器，数量与所述输入端口数量相同，本实施例二中的瓦片结构的多路复用器的数量为I。多路复用器的输入端口与对应的输入端口对应的输入端口专用缓冲区的输出端口相连；每个多路复用器输出端包括第一输出端和第二输出端，第一输出端与所述共享缓冲区相连，第二输出端与行总线相连；多路复用器从对应的输入端口对应的输入缓冲区读出报文。
集中式输入缓冲区的共享缓冲区可以被瓦片结构中所有端口共享，其输入端与I个多路复用器的第一输出端相连，输出端与行总线相连。
行总线的输入端与I个多路复用器的第二输出端和集中式输入缓冲区的共享缓冲区的输出端相连，行总线的输出端与行缓冲区相连。
报文进入输入端口的输入缓冲区后，瓦片结构的仲裁模块根据网络流量进行仲裁：如果对应的行缓冲区具有空余空间，则将报文直接发送至对应的行缓冲区；如果对应的行缓冲区已满，则将报文缓存到集中式输入缓冲区的共享缓冲区内，待对应的行缓冲区具有空间空间时，再将报文从集中式输入缓冲区的共享缓冲区内传送至对应的行缓冲区。
本实施例二的瓦片结构的交换输出模块包括子交换开关和输出模块，其中子交换模块的输入端与所述行缓冲区相连，输出端与输出模块相连，输出模块包括列缓冲区、多路选择器和输出端口。瓦片结构的行缓冲区从对应的行总线接收并缓存报文，经子交换开关仲裁后，输出到对应的输出模块并完成输出。
本实施例二的瓦片结构输出端口的数量为O，多路选择器的数量和所述输出端口的数量相同，也为O个，且子交换开关为I×O子交换开关。列缓冲区的输入端与I×O子交换开关相连，所述列缓冲区的输出端与所述O个多路选择器的输入端相连，O个多路选择器的输出端与对应的O个输出端口相连，报文经所述子交换开关仲裁后，输出到对应的列缓冲区内，所述列缓冲区接收并缓存报文，并提交给对应的所述多路选择器，所述多路选择器从对应的列缓冲区接收报文，并输出到对应的输出端口。
本实施例二的高阶路由器的瓦片结构中多个输入端口的未使用的缓冲区重组为一个包括输入端口专用缓冲区和共享缓冲区的集中式的公用存储资源，其中输入端口专用缓冲区分配给对应的输入端口，使用方式与传统的输入缓冲区相同，以保证各个输入端口具有足够的输入缓冲区，而将集中式的公用存储资源中的共享缓冲区设置为允许瓦片结构的任何端口进行访问，能够充分利用输入缓冲区未使用的空间，提高了输入端口缓冲区的利用率，同时由于将共享缓冲区提供给所有端口使用，缓解了由于层次化路由器的中间缓存较浅而引起的HoL阻塞的现象。
尽管为示例目的，已经公开了本发明的优选实施例，本领域的技术人员将意识到各种改进、增加和取代也是可能的，因此，本发明的范围应当不限于上述实施例。对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进，这些改进也应视为本发明的保护范围。

Claims (9)

1.一种高阶路由器的瓦片结构，其特征在于：
包括输入端口模块、集中式输入缓冲区模块、仲裁模块、行总线、行缓冲区和交换输出模块；
所述输入端口模块用于接收报文的输入，包括输入端口和与输入端口数量相同的输入端口私有缓冲区，所述输入端口私有缓冲区与对应的输入端口相连；
所述集中式输入缓冲区模块包括数量与所述输入端口数量相同的输入端口专用缓冲区和一个共享缓冲区，所述输入端口专用缓冲区与对应的输入端口的输入端口私有缓冲区相连，报文从输入端口进入并缓存到该输入端口的输入端口私有缓冲区，如果该输入端口私有缓冲区的输出端口空闲且对应于该输入端口的输入端口专用缓冲区有剩余空间，则报文传送至该输入端口专用缓冲区；
所述仲裁模块包括数量与所述输入端口数量相同的多路复用器，多路复用器的输入端口与对应的输入端口对应的输入端口专用缓冲区的输出端口相连；每个多路复用器输出端包括第一输出端和第二输出端，第一输出端与所述共享缓冲区相连，第二输出端与行总线相连；
所述共享缓冲区的输入端与每个多路复用器的第一输出端相连，所述共享缓冲区的输出端与行总线相连；
所述行总线的输入端与所述每个多路复用器的第二输出端和所述共享缓冲区的输出端相连，所述行总线的输出端与所述行缓冲区相连；
所述仲裁模块根据网络流量进行仲裁：如果对应的行缓冲区具有空余空间，则将报文直接发送至对应的行缓冲区；如果对应的行缓冲区已满，则将报文缓存到所述共享缓冲区内，待对应的行缓冲区具有空间空间时，再将报文从所述共享缓冲区内传送至对应的行缓冲区；
所述交换输出模块包括子交换开关和输出模块，所述子交换模块的输入端与所述行缓冲区相连，所述子交换模块的输出端与所述输出模块相连，所述行缓冲区从对应的行总线接收并缓存报文，经子交换开关仲裁后，输出到对应的输出模块并完成输出。
2.如权利要求1所述的高阶路由器的瓦片结构，其特征在于：所述输入端口私有缓冲区具有相同的容量。
3.如权利要求2所述的高阶路由器的瓦片结构，其特征在于：所述输入端口私有缓冲区的容量仅需要满足最短链路的要求。
4.如权利要求1所述的高阶路由器的瓦片结构，其特征在于：所述输入端口专用缓冲区具有相同的容量。
5.如权利要求1所述的高阶路由器的瓦片结构，其特征在于：所述输出模块包括列缓冲区、多路选择器和输出端口。
6.如权利要求5所述的高阶路由器的瓦片结构，其特征在于：所述多路选择器的数量和所述输出端口的数量相同。
7.如权利要求6所述的高阶路由器的瓦片结构，其特征在于：所述列缓冲区的输入端与所述子交换开关相连，所述列缓冲区的输出端与所述多路选择器的输入端相连，所述多路选择器的输出端与对应的输出端口相连，报文经所述子交换开关仲裁后，输出到对应的列缓冲区内，所述列缓冲区接收并缓存报文，并提交给对应的所述多路选择器，所述多路选择器从对应的列缓冲区接收报文，并输出到对应的输出端口。
8.一种高阶路由器，其特征在于：所述高阶路由器为由如权利要求1至7之一所述的瓦片结构以二维阵列形式构建。
9.如权利要求8所述的高阶路由器，其特征在于：所述二维阵列形式为R行×C列。
CN201911179658.2A 2019-11-26 2019-11-26 一种高阶路由器的瓦片结构及其构建的高阶路由器 Active CN111224883B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911179658.2A CN111224883B (zh) 2019-11-26 2019-11-26 一种高阶路由器的瓦片结构及其构建的高阶路由器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911179658.2A CN111224883B (zh) 2019-11-26 2019-11-26 一种高阶路由器的瓦片结构及其构建的高阶路由器

Publications (2)

Publication Number Publication Date
CN111224883A true CN111224883A (zh) 2020-06-02
CN111224883B CN111224883B (zh) 2022-04-19

Family

ID=70829042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911179658.2A Active CN111224883B (zh) 2019-11-26 2019-11-26 一种高阶路由器的瓦片结构及其构建的高阶路由器

Country Status (1)

Country Link
CN (1) CN111224883B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111611180A (zh) * 2020-06-29 2020-09-01 中国人民解放军国防科技大学 一种支持多协议的动态共享缓冲区
CN111628936A (zh) * 2020-06-29 2020-09-04 中国人民解放军国防科技大学 基于宽端口异构瓦片的端口可配置路由器设计方法及路由器
WO2022160307A1 (zh) * 2021-01-30 2022-08-04 华为技术有限公司 一种路由器及片上系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728256B1 (en) * 1997-11-27 2004-04-27 Alcatel Shared buffer control device
US20130151563A1 (en) * 2011-12-07 2013-06-13 Cisco Technology, Inc. Network-based dynamic data management
CN108023828A (zh) * 2017-11-30 2018-05-11 黄力 一种共享动态缓冲的MPNoC路由器
CN108111438A (zh) * 2018-01-23 2018-06-01 中国人民解放军国防科技大学 一种高阶路由器行缓冲优化结构
CN108390831A (zh) * 2018-01-23 2018-08-10 中国人民解放军国防科技大学 一种高阶路由器输入端口缓冲优化结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728256B1 (en) * 1997-11-27 2004-04-27 Alcatel Shared buffer control device
US20130151563A1 (en) * 2011-12-07 2013-06-13 Cisco Technology, Inc. Network-based dynamic data management
CN108023828A (zh) * 2017-11-30 2018-05-11 黄力 一种共享动态缓冲的MPNoC路由器
CN108111438A (zh) * 2018-01-23 2018-06-01 中国人民解放军国防科技大学 一种高阶路由器行缓冲优化结构
CN108390831A (zh) * 2018-01-23 2018-08-10 中国人民解放军国防科技大学 一种高阶路由器输入端口缓冲优化结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111611180A (zh) * 2020-06-29 2020-09-01 中国人民解放军国防科技大学 一种支持多协议的动态共享缓冲区
CN111628936A (zh) * 2020-06-29 2020-09-04 中国人民解放军国防科技大学 基于宽端口异构瓦片的端口可配置路由器设计方法及路由器
CN111628936B (zh) * 2020-06-29 2022-02-18 中国人民解放军国防科技大学 基于宽端口异构瓦片的端口可配置路由器设计方法及路由器
WO2022160307A1 (zh) * 2021-01-30 2022-08-04 华为技术有限公司 一种路由器及片上系统

Also Published As

Publication number Publication date
CN111224883B (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
CN111224883B (zh) 一种高阶路由器的瓦片结构及其构建的高阶路由器
Escudero-Sahuquillo et al. A new proposal to deal with congestion in InfiniBand-based fat-trees
Kumar et al. Optimization of all-to-all communication on the blue gene/l supercomputer
US20130073814A1 (en) Computer System
US20150295756A1 (en) Hybrid Optical/Electrical Interconnect Network Architecture for Direct-connect Data Centers and High Performance Computers
CA2301112A1 (en) Router with virtual channel allocation
KR20040038028A (ko) 다중 입력/출력 버퍼형 교환기
CN102685017A (zh) 一种基于fpga的片上网络路由器
CN104022950B (zh) 一种可共享和自配置缓存的路由器结构
Sivaram et al. HIPIQS: A high-performance switch architecture using input queuing
Hawkins et al. The data vortex, an all optical path multicomputer interconnection network
CN103973564A (zh) 互连网络系统及自适应路由方法
Mohtavipour et al. A novel packet exchanging strategy for preventing HoL-blocking in fat-trees
Effiong et al. Scalable and power-efficient implementation of an asynchronous router with buffer sharing
Liu et al. A shared self-compacting buffer for network-on-chip systems
Liu et al. DAMQ Self-Compacting Buffer Schemes for Systems with Network-On-Chip.
El-Moursy et al. High throughput architecture for high performance NoC
Aust et al. Real-time processor interconnection network for fpga-based multiprocessor system-on-chip (mpsoc)
Jamali et al. MinRoot and CMesh: Interconnection architectures for network-on-chip systems
Shu et al. Optimal many-to-many personalized concurrent communication in RapidIO-based fat-trees
Liu et al. A DAMQ shared buffer scheme for network-on-chip
Lanzar et al. Buffers Sharing Switch Design Exploiting Dynamic Traffic Orientation in a NoC
Yuan et al. On folded-clos networks with deterministic single-path routing
El-Moursy et al. High throughput architecture for OCTAGON network on chip
Zhang et al. A DFTR router architecture for 3D network on chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant