CN115766576B - 一种面向基于维度拆分式路由器的片上网络的角路由器 - Google Patents
一种面向基于维度拆分式路由器的片上网络的角路由器 Download PDFInfo
- Publication number
- CN115766576B CN115766576B CN202211532742.XA CN202211532742A CN115766576B CN 115766576 B CN115766576 B CN 115766576B CN 202211532742 A CN202211532742 A CN 202211532742A CN 115766576 B CN115766576 B CN 115766576B
- Authority
- CN
- China
- Prior art keywords
- router
- local
- link controller
- input
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004364 calculation method Methods 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种面向基于维度拆分式路由器的片上网络的角路由器，涉及片上网络领域，包括本地端口、X方向端口和Y方向端口；本地端口包括本地输入通道和本地链路控制器；本地输入通道的输入端和本地链路控制器的输出端分别连接本地功能单元；X方向端口包括X方向输入通道和X方向链路控制器；Y方向端口包括Y方向输入通道和Y方向链路控制器。本角路由器相比由综合工具优化后的现有维度拆分式角路由器具有更低的面积开销。而本角路由器相比现有维度拆分式路由器还具有更低的组合逻辑复杂度，关键路径的延迟也更低。因此，虽然本角路由器降低了面积开销，但仍然能保持较高的时钟频率。
Description
技术领域
本发明涉及片上网络领域，具体涉及一种面向基于维度拆分式路由器的片上网络的角路由器。
背景技术
随着半导体制造工艺不断提升，单个芯片上可以集成的晶体管越来越多。为了芯片性能的继续提升，设计者开始将越来越多的处理器核心和专用知识产权核(IP核)集成到一块芯片里。而为了解决片上多核的数据通信问题，片上网络(Network-on-chip，简称NoC)这一片上互连解决方案被提出并逐步完善。片上网络主要由两种模块组成：网络接口和路由器。一个网络接口一般连接一个本地单元(例如处理器核心、加速器、存储器以及其他IP核等)和一个路由器，负责在两者之间进行数据格式的转换。而路由器除了连接网络接口外，多个路由器还会彼此连接，从而实现核心间的数据传输。
路由器是片上网络的核心部件，路由器如何设计决定了数据在片上网络中怎样进行传输，也很大程度上决定了整个片上网络的性能。图1所示为经典的通用路由器结构，这种路由器具备较好的通用性，可应用于不同的网络拓扑和路由算法。而且通用路由器一般不需要依据位置(如角落节点)进行定制化设计，综合工具会自动对未使用的端口和逻辑进行优化，这与定制设计一个端口数量更少的通用路由器的效果基本一致。
通用路由器虽通用性较好，但在性能上还具有优化空间。图2所示为维度拆分式路由器的结构框图，该路由器面向二维网格(2D mesh)拓扑且采用XY维序路由算法的片上网络，即数据包在这种片上网络中总是先沿着X方向(或称水平方向)再沿着Y方向(或称竖直方向)以最短路径传输，一个简单的示意图如图3所示，该图显示了源节点(0,2)到目的节点(3,0)的XY维序路由路径。这种网络拓扑和路由算法兼具实现简单与性能佳的优点，具备较高的实用性。而面向这种片上网络的维度拆分式路由器利用XY维序路由算法的特点，将路由器结构沿着XY两个维度进行拆分，简化了路由器中的仲裁逻辑与输出控制，使得该路由器结构比通用路由器关键路径延迟大大降低，因而能以较高的时钟频率运行。维度拆分式路由器的另一特点是大多数情况下可以实现单周期传输，即片上网络中的每一跳大多数情况下只需要一个时钟周期(即数据写入先入先出缓存时需要一个时钟周期)，只有在数据包需要从X路由器转至Y路由器传输时，由于中间缓存单元的存在需要额外增加一个时钟周期。
维度拆分式路由器虽然具备低开销、高性能的优点，但对于片上网络角落节点的路由器即角路由器而言，如果使用同样的维度拆分式路由器模块，综合工具虽然仍然会优化掉未使用的端口，但由于维度拆分式路由器的结构特殊性，其中间缓存单元仍然会被保留下来，例如对于东北方向的角路由器来说，其有效端口为本地端口，西端口和南端口，由于维度拆分式路由器从X方向转向Y方向的通路上经过了中间缓存单元，因此综合工具会将其保留下来，中间缓存单元的保留会导致不必要的传输延迟与面积开销。
发明内容
针对现有技术中的上述不足，本发明提供的一种面向基于维度拆分式路由器的片上网络的角路由器解决了位于片上网络角落处的现有维度拆分式路由器存在不必要传输延迟与面积开销的问题。
为了达到上述发明目的，本发明采用的技术方案为：
提供一种面向基于维度拆分式路由器的片上网络的角路由器，其包括本地端口、X方向端口和Y方向端口；
本地端口包括本地输入通道和本地链路控制器；本地输入通道的输入端和本地链路控制器的输出端分别连接本地功能单元；
X方向端口包括X方向输入通道和X方向链路控制器；X方向输入通道的输入端和X方向链路控制器的输出端分别连接X方向邻接路由器；
Y方向端口包括Y方向输入通道和Y方向链路控制器；Y方向输入通道的输入端和Y方向链路控制器的输出端分别连接Y方向邻接路由器；
本地输入通道的输出端分别连接X方向链路控制器的输入端和Y方向链路控制器的输入端；
X方向输入通道的输出端分别连接本地链路控制器的输入端和Y方向链路控制器的输入端；
Y方向输入通道的输出端分别连接本地链路控制器的输入端和X方向链路控制器的输入端。
进一步地，本地输入通道、X方向输入通道和Y方向输入通道均包括先入先出缓存模块、路由计算模块和输入流量控制握手模块；
先入先出缓存模块，用于缓存数据；
路由计算模块，用于基于XY维序路由算法计算当前数据包的输出端口；
输入流量控制握手模块，用于进行输入流量控制和握手管理。
进一步地，本地链路控制器和Y方向链路控制器均由多路选通器、仲裁器、输出流量控制握手模块构成；X方向链路控制器由输出流量控制握手模块构成。
本发明的有益效果为：本角路由器相比由综合工具优化后的现有维度拆分式角路由器具有更低的面积开销。而本角路由器相比现有维度拆分式路由器还具有更低的组合逻辑复杂度，关键路径的延迟也更低。因此，虽然本角路由器降低了面积开销，但仍然能保持较高的时钟频率。
附图说明
图1为经典的通用路由器结构；
图2为维度拆分式路由器的结构框图；
图3为二维网格拓扑下的XY维序路由算法示意图；
图4为本角路由器的结构示意图；
图5为位于西北角落的角路由器结构图；
图6为位于东北角落的角路由器结构图；
图7为位于西南角落的角路由器结构图；
图8为位于东南角落的角路由器结构图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
如图4所示，该面向基于维度拆分式路由器的片上网络的角路由器包括本地端口、X方向端口和Y方向端口；
本地端口包括本地输入通道和本地链路控制器；本地输入通道的输入端和本地链路控制器的输出端分别连接本地功能单元；
X方向端口包括X方向输入通道和X方向链路控制器；X方向输入通道的输入端和X方向链路控制器的输出端分别连接X方向邻接路由器；
Y方向端口包括Y方向输入通道和Y方向链路控制器；Y方向输入通道的输入端和Y方向链路控制器的输出端分别连接Y方向邻接路由器；
本地输入通道的输出端分别连接X方向链路控制器的输入端和Y方向链路控制器的输入端；
X方向输入通道的输出端分别连接本地链路控制器的输入端和Y方向链路控制器的输入端；
Y方向输入通道的输出端分别连接本地链路控制器的输入端和X方向链路控制器的输入端。
本地输入通道、X方向输入通道和Y方向输入通道均包括先入先出缓存模块、路由计算模块和输入流量控制握手模块；
先入先出缓存模块，用于缓存数据；
路由计算模块，用于基于XY维序路由算法计算当前数据包的输出端口；
输入流量控制握手模块，用于进行输入流量控制和握手管理。
本地链路控制器和Y方向链路控制器均由多路选通器、仲裁器、输出流量控制握手模块构成；X方向链路控制器由输出流量控制握手模块构成。
在本发明的一个实施例中，如图5所示，西北角路由器包含三个双向端口，分别是连接本地功能单元的本地端口、连接东方向邻接路由器的东端口(X方向端口)、连接南方向邻接路由器的南端口(Y方向端口)。因此，该角路由器由三个输入通道和三个输出链路控制器构成。东、南以及本地的输入通道各包含先入先出缓存、路由计算模块以及输入流控握手逻辑，本地和南链路控制器由多路选通器、仲裁器、输出握手流控逻辑构成，而东链路控制器限于XY维序路由算法仅可能输出来自本地输入通道的数据包，因此无需仲裁和多路选通。
如图6所示，东北角路由器包含三个双向端口，分别是连接本地功能单元的本地端口、连接西方向邻接路由器的西端口(X方向端口)、连接南方向邻接路由器的南端口(Y方向端口)。因此，该角路由器由三个输入通道和三个输出链路控制器构成。西、南以及本地的输入通道各包含先入先出缓存、路由计算模块以及输入流控握手逻辑，本地和南链路控制器由多路选通器、仲裁器、输出握手流控逻辑构成，而西链路控制器限于XY维序路由算法仅可能输出来自本地输入通道的数据包，因此无需仲裁和多路选通。
如图7所示，西南角路由器包含三个双向端口，分别是连接本地功能单元的本地端口、连接东方向邻接路由器的东端口(X方向端口)、连接北方向邻接路由器的北端口(Y方向端口)。因此，该角路由器由三个输入通道和三个输出链路控制器构成。东、北以及本地的输入通道各包含先入先出缓存、路由计算模块以及输入流控握手逻辑，本地和北链路控制器由多路选通器、仲裁器、输出握手流控逻辑构成，而东链路控制器限于XY维序路由算法仅可能输出来自本地输入通道的数据包，因此无需仲裁和多路选通。
如图8所示，东南角路由器包含三个双向端口，分别是连接本地功能单元的本地端口、连接西方向邻接路由器的西端口(X方向端口)、连接北方向邻接路由器的北端口(Y方向端口)。因此，该角路由器由三个输入通道和三个输出链路控制器构成。西、北以及本地的输入通道各包含先入先出缓存、路由计算模块以及输入流控握手逻辑，本地和北链路控制器由多路选通器、仲裁器、输出握手流控逻辑构成，而西链路控制器限于XY维序路由算法仅可能输出来自本地输入通道的数据包，因此无需仲裁和多路选通。
综上所述，本发明在角路由器中取消了从X方向输入端口/本地输入端口到Y方向输出端口/本地输出端口路径上的中间缓存单元，这降低了面积开销。经过角路由器的数据包传输路径分为三种：从X方向的端口输入，从Y方向的端口输出；从X方向的端口输入，从本地端口输出；从Y方向的端口输入，从本地端口输出。对于前两种路径而言，现有维度拆分式角路由器的零负载延迟为两个时钟周期，而本发明所提出的角路由器的零负载延迟为一个时钟周期，使得通过本角路由器的大多数数据包可以减少一个时钟周期的零负载延迟。因此，对于一个4×4的基于维度拆分式路由器的2D mesh片上网络来说，本发明可将路径经过本角路由器的数据包的零负载延迟降低14.3％～33.3％。
此外，本角路由器并不会改变基于维度拆分式路由器的片上网络的关键路径。对比图4和图2可见，本角路由器结构相比现有维度拆分式路由器的X路由器/Y路由器具备更低的组合逻辑复杂度，这体现在本角路由器结构中仅需要进行二选一输出仲裁，而现有维度拆分式路由器的X路由器/Y路由器则存在需要进行三选一输出仲裁的端口。因此，本角路由器并不影响整个片上网络的最高工作时钟频率。
Claims (1)
1.一种面向基于维度拆分式路由器的片上网络的角路由器，其特征在于，包括本地端口、X方向端口和Y方向端口；
本地端口包括本地输入通道和本地链路控制器；本地输入通道的输入端和本地链路控制器的输出端分别连接本地功能单元；
X方向端口包括X方向输入通道和X方向链路控制器；X方向输入通道的输入端和X方向链路控制器的输出端分别连接X方向邻接路由器；
Y方向端口包括Y方向输入通道和Y方向链路控制器；Y方向输入通道的输入端和Y方向链路控制器的输出端分别连接Y方向邻接路由器；
本地输入通道的输出端分别连接X方向链路控制器的输入端和Y方向链路控制器的输入端；
X方向输入通道的输出端分别连接本地链路控制器的输入端和Y方向链路控制器的输入端；
Y方向输入通道的输出端分别连接本地链路控制器的输入端和X方向链路控制器的输入端；
本地输入通道、X方向输入通道和Y方向输入通道均包括先入先出缓存模块、路由计算模块和输入流量控制握手模块；
先入先出缓存模块，用于缓存数据；
路由计算模块，用于基于XY维序路由算法计算当前数据包的输出端口；
输入流量控制握手模块，用于进行输入流量控制和握手管理；
本地链路控制器和Y方向链路控制器均由多路选通器、仲裁器、输入流量控制握手模块构成；X方向链路控制器由输出流量控制握手模块构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211532742.XA CN115766576B (zh) | 2022-12-01 | 2022-12-01 | 一种面向基于维度拆分式路由器的片上网络的角路由器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211532742.XA CN115766576B (zh) | 2022-12-01 | 2022-12-01 | 一种面向基于维度拆分式路由器的片上网络的角路由器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115766576A CN115766576A (zh) | 2023-03-07 |
| CN115766576B true CN115766576B (zh) | 2024-05-28 |
Family
ID=85342359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211532742.XA Active CN115766576B (zh) | 2022-12-01 | 2022-12-01 | 一种面向基于维度拆分式路由器的片上网络的角路由器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115766576B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101841420A (zh) * | 2010-05-24 | 2010-09-22 | 中国人民解放军国防科学技术大学 | 面向片上网络的低延迟路由器结构 |
| CN102685017A (zh) * | 2012-06-07 | 2012-09-19 | 桂林电子科技大学 | 一种基于fpga的片上网络路由器 |
| CN104348738A (zh) * | 2013-07-26 | 2015-02-11 | 华为技术有限公司 | 缓存器和路由器 |
| JP2015119387A (ja) * | 2013-12-19 | 2015-06-25 | 公立大学法人会津大学 | 誤り耐性ルータ、これを使用するｉｃ、及び誤り耐性ルータの制御方法 |
| CN104796343A (zh) * | 2015-03-21 | 2015-07-22 | 西安电子科技大学 | 一种基于片上网络的通信结构 |
| WO2015196833A1 (zh) * | 2014-06-27 | 2015-12-30 | 中国科学院计算技术研究所 | 一种集成网络路由器的众核处理器系统及其集成方法和实现方法 |
| CN106453109A (zh) * | 2016-10-28 | 2017-02-22 | 南通大学 | 一种片上网络通信方法及路由器 |
| CN108111438A (zh) * | 2018-01-23 | 2018-06-01 | 中国人民解放军国防科技大学 | 一种高阶路由器行缓冲优化结构 |
| CN108390831A (zh) * | 2018-01-23 | 2018-08-10 | 中国人民解放军国防科技大学 | 一种高阶路由器输入端口缓冲优化结构 |
| CN112631985A (zh) * | 2020-12-22 | 2021-04-09 | 中国电子科技集团公司第五十四研究所 | 一种链路共享的片上网络 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7502378B2 (en) * | 2006-11-29 | 2009-03-10 | Nec Laboratories America, Inc. | Flexible wrapper architecture for tiled networks on a chip |
| US9787571B2 (en) * | 2014-12-22 | 2017-10-10 | Intel Corporation | Link delay based routing apparatus for a network-on-chip |
| US10496565B2 (en) * | 2018-07-30 | 2019-12-03 | Intel Corporation | Micro-architectural techniques to minimize companion die firmware loading times in a server platform |
-
2022
- 2022-12-01 CN CN202211532742.XA patent/CN115766576B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101841420A (zh) * | 2010-05-24 | 2010-09-22 | 中国人民解放军国防科学技术大学 | 面向片上网络的低延迟路由器结构 |
| CN102685017A (zh) * | 2012-06-07 | 2012-09-19 | 桂林电子科技大学 | 一种基于fpga的片上网络路由器 |
| CN104348738A (zh) * | 2013-07-26 | 2015-02-11 | 华为技术有限公司 | 缓存器和路由器 |
| JP2015119387A (ja) * | 2013-12-19 | 2015-06-25 | 公立大学法人会津大学 | 誤り耐性ルータ、これを使用するｉｃ、及び誤り耐性ルータの制御方法 |
| WO2015196833A1 (zh) * | 2014-06-27 | 2015-12-30 | 中国科学院计算技术研究所 | 一种集成网络路由器的众核处理器系统及其集成方法和实现方法 |
| CN104796343A (zh) * | 2015-03-21 | 2015-07-22 | 西安电子科技大学 | 一种基于片上网络的通信结构 |
| CN106453109A (zh) * | 2016-10-28 | 2017-02-22 | 南通大学 | 一种片上网络通信方法及路由器 |
| CN108111438A (zh) * | 2018-01-23 | 2018-06-01 | 中国人民解放军国防科技大学 | 一种高阶路由器行缓冲优化结构 |
| CN108390831A (zh) * | 2018-01-23 | 2018-08-10 | 中国人民解放军国防科技大学 | 一种高阶路由器输入端口缓冲优化结构 |
| CN112631985A (zh) * | 2020-12-22 | 2021-04-09 | 中国电子科技集团公司第五十四研究所 | 一种链路共享的片上网络 |
Non-Patent Citations (5)
| Title |
|---|
| Enhancing Network-on-Chip Performance by Reusing Trace Buffers;Neetu Jindal等;《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》;20200527;全文 * |
| MSONoC:a non-blocking optical interconnection network for inter cluster communication;蒋林;Cui Pengfei;Shan Rui;Wu Haoyue;;High Technology Letters;20200915(第03期);全文 * |
| 基于两级拆分的多播片上网络路由器研究;杜高明;吴树明;李向阳;宋宇鲲;张多利;欧阳一鸣;;微电子学与计算机;20180505(第05期);全文 * |
| 片上多核系统能效及可靠性优化方法研究;黄乐天;《中国优秀博士学位论文全文数据库》;20170215;全文 * |
| 片上网络中低延时可扩展的路由器结构设计;张媛媛;孙光;苏厉;金德鹏;曾烈光;;传感器与微系统;20120820(第08期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115766576A (zh) | 2023-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | SMART: A single-cycle reconfigurable NoC for SoC applications | |
| Zeferino et al. | RASoC: A router soft-core for networks-on-chip | |
| US10027433B2 (en) | Multiple clock domains in NoC | |
| US8819616B2 (en) | Asymmetric mesh NoC topologies | |
| US10218581B2 (en) | Generation of network-on-chip layout based on user specified topological constraints | |
| Chen et al. | Reducing wire and energy overheads of the SMART NoC using a setup request network | |
| US20080005402A1 (en) | Gals-based network-on-chip and data transfer method thereof | |
| Xin et al. | A low-latency NoC router with lookahead bypass | |
| CN113114593B (zh) | 一种片上网络中双信道路由器及其路由方法 | |
| CN105187313A (zh) | 一种片上网络拓扑结构及其自适应路由方法 | |
| US8589614B2 (en) | Network system with crossbar switch and bypass route directly coupling crossbar interfaces | |
| CN114185840B (zh) | 一种三维多裸片互连网络结构 | |
| CN115766576B (zh) | 一种面向基于维度拆分式路由器的片上网络的角路由器 | |
| CN107018071B (zh) | 一种基于“包-电路”交换技术的路由模式切换配置器 | |
| Yu et al. | A low-area multi-link interconnect architecture for GALS chip multiprocessors | |
| Gibiluka et al. | BAT-Hermes: a transition-signaling bundled-data NoC router | |
| Sahu et al. | Area and power efficient network on chip router architecture | |
| Park et al. | A distributed multi-point network interface for low-latency, deadlock-free on-chip interconnects | |
| Ramani et al. | A case study on NoC router architecture for optimizing the latency | |
| CN114679423A (zh) | 一种面向流控机制的无死锁可扩展互连裸芯架构 | |
| Weber et al. | Exploring asynchronous end-to-end communication through a synchronous NoC | |
| CN102724095A (zh) | 一种基于交换芯片的12路srio数据总线拓扑结构设计方法 | |
| Sun et al. | Design and implementation of the wormhole virtual channel NoC router | |
| Feng et al. | Scalable low-power high-performance rack-scale optical network | |
| Alimi et al. | Network-on-Chip Topologies: Potentials, Technical Challenges, Recent Advances and Research Direction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |