CN102724095A - 一种基于交换芯片的12路srio数据总线拓扑结构设计方法 - Google Patents
一种基于交换芯片的12路srio数据总线拓扑结构设计方法 Download PDFInfo
- Publication number
- CN102724095A CN102724095A CN2012102430880A CN201210243088A CN102724095A CN 102724095 A CN102724095 A CN 102724095A CN 2012102430880 A CN2012102430880 A CN 2012102430880A CN 201210243088 A CN201210243088 A CN 201210243088A CN 102724095 A CN102724095 A CN 102724095A
- Authority
- CN
- China
- Prior art keywords
- exchange
- path
- srio
- rapidio
- designing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明使用8路4×全交换的RapidIO交换芯片实现12路4×全交换的拓扑结构设计方法。该方法通过使用支持Serial RapidIO(SRIO)规范1.3的8通道的4×的交换芯片，计算出满足12路4×全交换拓扑结构的最小芯片数。通过高速电路设计，保证12槽位的VPX架构中任意两个模块都可以通过此交换模块实现最高10Gb/s有效带宽的数据交换。该方法属于数字通信领域。
Description
一 技术领域
本发明涉及一种采用8路4×全交换的RapidIO交换芯片实现12路4×全交换的拓扑结构设计方法。为了保证12槽位的VPX架构中任意节点间都可以通过此交换拓扑实现最高10Gb/s有效带宽的数据交换，设计出了一种满足12路4×全交换拓扑结构。该方法可以用在其他类似需要进行大数据量交换的系统中。该方法属于数字通信领域。
二 背景技术
高速串行传输技术的发展趋势是由共享的并行总线技术向内嵌时钟的高速串行总线技术发展。并行总线传输速度目前已到百兆，在工程实现上已很难有所突破，并行总线的发展空间已相当有限。基于编码技术(如8B/10B)的高速串行互连，完全打破了并行总线的束缚，目前单向有效带宽已突破10Gb/s，可以大幅度提高系统数据交换带宽，具有良好的发展空间。
高速串行数据交换是VPX的核心，随着高速串行通信技术的发展和成熟应用，相关协议及标准应运而生。其中主要包括：RapidIO，PCIe，千兆以太网，万兆以太网等。各协议有各自的适用范围和优缺点。串行RapidIO效率高，延迟低，最适合高性能嵌入式系统应用。RapidIO技术主要面向高性能嵌入式系统的互连通信，它采用高性能LVDS技术，可以在4对差分线上实现10Gb/s的有效传输速率，而且具有比万兆以太网、PCIe更高的传输效率。由于RapidIO在路由、交换、容错纠错、使用方便性上有较完善的考虑，可以实现基于硬件的高性能可靠数据传输，在嵌入式系统、3G和3G之后的移动通信基站、高性能数字信号处理等系统中得到广泛应用。
基于包的串行总线交换实现包的点到点、一点到多点、多点到一点互连，具有流控及总线仲裁功能，对系统传输效率有较大影响，是实现系统容错及重构的基础。串行总线交换主要包括带内和带外2种方式。带外交换采用物理点到点连接，与通信协议无关，实现较简单并具有最小的传输延迟，但带外交换没有流控及仲裁机制，不能实现一点到多点、多点到一点互连，网络拓扑更新慢，对大型系统应用有较大限制。带内交换采用存储转发机制，具有流控及仲裁功能，可以实现基于协议的点到点、一点到多点、多点到一点互连，网络拓扑实时更新，是实现串行总线交换的主要方式。RapidIO协议采用了简单的带内交换机制，通过优化包头定义，减少了包通过交换元件时必须修改的部分，减少了交换元件的复杂度及芯片规模，提高传输效率。
串行总线的物理交换模块，实现简单高效的系统互连，网络拓扑可在线更新，实现简单的系统容错和重构功能。
由于RapidIO在诸多如上的优点，因此在高性能的信息处理系统中大量采用基于串行RapidIO(S-RapidIO)进行高带宽数据交换，但是为了满足VPX架构中12个槽位上的处理子系统中数据的高速交换，目前没有单片的具有此交换能力的交换芯片，因此为了解决此问题而孕育了此项发明。
三发明内容
本发明为了解决12槽位的VPX架构中任意两个节点间都可以通过此交换模块实现最高10Gb/s有效带宽的数据交换。该实现方法为：通过使用目前多通道高带宽的交换芯片，根据要求计算出所需要的芯片，通过高速电路设计方法实现任意板间SRIO 4×的高数据传输。
实现本发明目的的技术解决方案为：Serial RapidIO交换模块采用5片IDT公司的TSI578组成。TSI578RapidIO交换节点支持S-RapidIO，8路4×任意端口间全速全协议交换，即实现非阻塞机制的，多个数据传输可以在同一时间并发；每路支持1、2.5、3.125GHz，支持混合的速率和带宽配置，符合RapidIO互连规范(版本1.3)。
RapidIO总交换模块采用如图1全交换模式，3片TSI578(SRIO 1～SRIO 3)提供板间的12路4×交换，每片剩下的4个4×端口中的两路4×分别与SRIO 4和SRIO 5相连接。SRIO 4和SRIO 5实现SRIO 1～SRIO 3间的任意一个跨界端口间的数据互联。最终实现任意时刻任意两个通道间的12路4×全交换。
本发明与现有技术相比，其显著优点为：通过计算，使用有限的RapidIO交换芯片组成12路4×全交换拓扑结构。其工程实现简单、成本低、效果显著，具有很高的推广应用价值。
四 附图说明
图1是12路RapidIO总线全交换。
五 具体实施方式
本发明的具体实施方式为：
1、RapidIO交换拓扑结构设计
根据VPX架构的实际要求，提出一种满足12路4×全交换的拓扑结构，结构图如图1所示。
2、高速电路设计
在高速系统中，高频信号很容易由于辐射而产生干扰，高速变化的数字信号会导致振铃、反射、串扰等，这些噪声将严重降低系统的性能。
在硬件设计中，需主要考虑以下几个方面：
合理进行电源分配网络的设计；
高速信号线遵循传输线设计规则；
采取多种技术消除串扰的影响；
3、装配与测试
将完成焊接的交换模块进行单板间数据交互测试，最终在VPX系统中进行任意板间的数据交互测试。
Claims (2)
1.一种基于交换芯片的12路SRIO数据总线拓扑结构设计方法，包括RapidIO交换拓扑结构设计，其特征在于：采用最少的RapidIO交换芯片实现12路4×全交换。
2.根据权利要求1所述的RapidIO交换拓扑结构设计，其特征在于：根据VPX架构的实际要求，提出一种满足任意节点间的12路4×全交换的拓扑结构，而且所使用的交换芯片数量最少。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102430880A CN102724095A (zh) | 2012-07-10 | 2012-07-10 | 一种基于交换芯片的12路srio数据总线拓扑结构设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102430880A CN102724095A (zh) | 2012-07-10 | 2012-07-10 | 一种基于交换芯片的12路srio数据总线拓扑结构设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102724095A true CN102724095A (zh) | 2012-10-10 |
Family
ID=46949764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012102430880A Pending CN102724095A (zh) | 2012-07-10 | 2012-07-10 | 一种基于交换芯片的12路srio数据总线拓扑结构设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102724095A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109614357A (zh) * | 2018-12-06 | 2019-04-12 | 天津津航计算技术研究所 | 一种高带宽多总线的vpx时统模块 |
| CN109672634A (zh) * | 2018-12-03 | 2019-04-23 | 天津津航计算技术研究所 | 基于交换芯片的18路无阻塞srio网络拓扑结构及方法 |
| CN110661687A (zh) * | 2019-08-14 | 2020-01-07 | 熊猫电子集团有限公司 | 一种全联通双总线交换平台 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102387084A (zh) * | 2011-11-29 | 2012-03-21 | 中国航空工业集团公司第六三一研究所 | 基于RapidIO协议包交换的系统结构 |
-
2012
- 2012-07-10 CN CN2012102430880A patent/CN102724095A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102387084A (zh) * | 2011-11-29 | 2012-03-21 | 中国航空工业集团公司第六三一研究所 | 基于RapidIO协议包交换的系统结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109672634A (zh) * | 2018-12-03 | 2019-04-23 | 天津津航计算技术研究所 | 基于交换芯片的18路无阻塞srio网络拓扑结构及方法 |
| CN109672634B (zh) * | 2018-12-03 | 2020-11-06 | 天津津航计算技术研究所 | 基于交换芯片的18路无阻塞srio网络拓扑装置及方法 |
| CN109614357A (zh) * | 2018-12-06 | 2019-04-12 | 天津津航计算技术研究所 | 一种高带宽多总线的vpx时统模块 |
| CN110661687A (zh) * | 2019-08-14 | 2020-01-07 | 熊猫电子集团有限公司 | 一种全联通双总线交换平台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10572425B2 (en) | PCIe lane aggregation over a high speed link | |
| US10027433B2 (en) | Multiple clock domains in NoC | |
| CN109376118B (zh) | 具有片上集成网络的可编程逻辑器件 | |
| CN104158738A (zh) | 一种低缓冲区片上网络路由器及路由方法 | |
| CN103905281A (zh) | 可互换实现网络控制器与网络终端功能的fc-ae-1553总线节点卡 | |
| CN103106173A (zh) | 多核处理器核间互联的方法 | |
| CN104579951A (zh) | 片上网络中新颖的故障与拥塞模型下的容错方法 | |
| CN102724095A (zh) | 一种基于交换芯片的12路srio数据总线拓扑结构设计方法 | |
| CN110062303B (zh) | 基于mesh网络的自适应大容量交叉光通信设备架构 | |
| CN108768754A (zh) | 一种基于总线网络的高可靠容错系统 | |
| CN1773959A (zh) | 一种基于Serial RapidIO总线的集中式路由器 | |
| CN102918815A (zh) | 高级电信计算架构数据交换系统及交换板、数据交换方法 | |
| CN105763488A (zh) | 数据中心汇聚核心交换机及其背板 | |
| CN102710496B (zh) | 用于多个服务器间的数据传输系统、数据接口装置及数据传输方法 | |
| CN104579786B (zh) | 一种基于2D Torus网络拓扑架构的服务器设计方法 | |
| Kaur | On-chip Networks! Pushing Frontiers with the First Lady of Emerging Technologies | |
| CN104954072A (zh) | 基于协议处理fpga的光纤总线系统及低延迟通信方法 | |
| CN102508797B (zh) | 闪存控制扩展模块、控制器、存储系统及其数据传输方法 | |
| CN103491023A (zh) | 用于三维torus光电混合网络的路由方法 | |
| CN105589830B (zh) | 一种刀片式服务器架构 | |
| CN114466040A (zh) | 航天器一体化双平面网络系统 | |
| CN103810142B (zh) | 可重构系统及其构建方法 | |
| Ju et al. | NoC research and practice: Design and implementation of 2× 4 2D-torus topology | |
| CN103248585A (zh) | 一种高效能的服务器中继交换芯片 | |
| CN102932213B (zh) | 一种基于无限宽带与万兆以太网共存及按需互换的服务器系统设计方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121010 |