CN116170366A - 片上网络、计算机主板及计算机设备 - Google Patents

片上网络、计算机主板及计算机设备 Download PDF

Info

Publication number
CN116170366A
CN116170366A CN202211593115.7A CN202211593115A CN116170366A CN 116170366 A CN116170366 A CN 116170366A CN 202211593115 A CN202211593115 A CN 202211593115A CN 116170366 A CN116170366 A CN 116170366A
Authority
CN
China
Prior art keywords
chip
network
data
transmission
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211593115.7A
Other languages
English (en)
Inventor
徐祥俊
黄维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Integrated Circuit Design Co Ltd
Original Assignee
Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Integrated Circuit Design Co Ltd filed Critical Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority to CN202211593115.7A priority Critical patent/CN116170366A/zh
Publication of CN116170366A publication Critical patent/CN116170366A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明实施例提供一种片上网络、计算机主板及计算机设备，所述片上网络包括：多个路由节点，所述路由节点间基于基础线路依序互连形成基础传输网络；所述基础传输网络中，物理位置相邻的路由节点相邻并相连；其中，在所述基础传输网络内，传输距离大于或等于预设值的路由节点间，配置有直通线路，所述传输距离用于指示数据传输过程中经过的路由节点数量，所述预设值大于1，本发明实施例提高了片上网络的数据传输效率。

Description

片上网络、计算机主板及计算机设备
技术领域
本发明实施例涉及计算机技术领域，具体涉及一种片上网络、计算机主板及计算机设备。
背景技术
芯片互联是一种通过高速物理接口实现芯片间总线互联的技术，多个系统级芯片(SOC，system on chip)通过芯片互联技术，可以组成的性能更加强大的片上系统，为用户提供更加高效的服务。片上网络(NoC，network-on-chip)是片上系统的一种通信网络，它将需连接的设备作为路由节点，通过路由节点间的连接实现数据的传输。
然而，现有的片上网络，传输效率有待提高。
发明内容
有鉴于此，本发明实施例提供一种片上网络、计算机主板及计算机设备，以有效压缩数据信息，降低硬件资源消耗。
为实现上述目的，本发明实施例提供如下技术方案。
第一方面，本发明实施例提供一种片上网络，包括：
多个路由节点，所述路由节点间基于基础线路依序互连形成基础传输网络；所述基础传输网络中，物理位置相邻的路由节点相邻并相连；
其中，在所述基础传输网络内，传输距离大于或等于预设值的路由节点间，配置有直通线路，所述传输距离用于指示数据传输过程中经过的路由节点数量，所述预设值大于1。
可选的，所述直通线路基于芯片基板内的互连线路进行数据传输。
可选的，还包括，物理层，所述物理层配置于所述直通线路两端的路由节点，用于将所述芯片的待传输数据进行转换，以使所述待传输数据匹配芯片基板内的互连线路。
可选的，链路控制逻辑，所述链路控制逻辑配置于所述直通线路两端的路由节点，用于基于预设的逻辑，使路由节点选择所述直通线路进行数据传输。
可选的，所述链路控制逻辑，还用于对待传输数据进行编码，以及，对获取的传输数据进行解码。
可选的，所述链路控制逻辑，还用于对获取的传输数据进行与本地时钟之间的相位偏差补偿。
可选的，所述链路控制逻辑，还用于对待传输数据进行缓存，并在出错时，可选的，所述预设值为所述路由节点在所述基础传输网络内的最大路由距离。
可选的，所述基础线路基于芯片内的互连线路和芯片间的互连线路进行数据传输。
可选的，所述直通线路基于承载板的互连线路进行数据传输。
第二方面，本发明实施例还提供一种计算机主板，包括：
承载板；位于所述承载板上的多个芯片基板；位于所述芯片基板上的多个芯片；
其中，所述芯片基于本发明实施例所述的片上网络互连。
可选的，所述芯片上还包括链路控制器，所述链路控制器用于为所述片上网络提供链路控制逻辑，所述链路控制逻辑与所述直通线路两端连接的路由节点对应的芯片的功能模组相邻且相连。
可选的，所述链路控制器包括第一发送模块和第一接收模块，其中，所述第一发送模块用于对待传输数据进行编码，所述第一接收模块用于对获取的传输数据进行解码。
可选的，所述第一接收模块包括相位调整单元，所述相位调整单元用于对获取的传输数据进行与本地时钟之间的相位偏差补偿。
可选的，所述第一发送模块包括重传缓存，所述重传缓存用于对待传输数据进行缓存，并在出错时，执行错误重传。
可选的，所述芯片上还包括物理层模组，所述物理层模组用于将所述芯片的待传输数据进行转换，以使所述待传输数据匹配芯片基板内的互连线路。
可选的，所述物理层模组包括第二发送模块和第二接收模块；
其中，所述第二发送模块包括并串转换模块，所述并串转换模块用于将芯片内的低频高位宽总线数据转换为高频低位宽总线数据；
所述第二接收模块包括串并转换模块，所述串并转换模块用于将高频低位宽总线数据转换为芯片内的低频高位宽总线数据。
第三方面，本发明实施例提供一种计算机设备，所述计算机设备包括本发明实施例所述的计算机主板。
本发明实施例提供的片上网络、计算机主板及计算机设备，所述片上网络包括：多个路由节点，所述路由节点间基于基础线路依序互连形成基础传输网络；所述基础传输网络中，物理位置相邻的路由节点相邻并相连；其中，在所述基础传输网络内，传输距离大于或等于预设值的路由节点间，配置有直通线路，所述传输距离用于指示数据传输过程中经过的路由节点数量，所述预设值大于1。
可以看出，本发明实施例中，通过为基础传输网络内，传输距离大于或等于预设值的路由节点，配置直通线路，从而缩短了片上网络的数据传输距离，使得基础传输网络内，传输距离大于或等于预设值的路由节点间可以通过直通线路进行数据的传输，避免了基础传输网络中传输距离大于或等于预设值的路由节点间通过多个路由节点逐一进行数据转发造成的传输延时和功耗的大幅消耗，提高了片上网络的数据传输效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种片上网络的可选架构图；
图2为本发明实施例提供的片上网络的一可选拓扑结构图；
图3为本发明实施例提供的一种计算机主板的剖面图；
图4为本发明实施例提供的计算机主板对应的网络拓扑结构图；
图5为本发明实施例提供的链路控制器和物理层模组的结构示意图；
图6为本发明实施例提供的片上网络的另一可选拓扑结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如背景技术所述，现有的片上网络，传输效率有待提高。下面，以图1示出的一种片上网络的可选架构为例，对片上网络的数据传输流程进行介绍。
参考图1所示，片上网络可以包括多个路由节点，其中，一个路由节点可以为一个数据处理模组或存储模组，例如，可以为处理器、加速器、输入输出设备或存储设备等，路由节点间基于预设的拓扑结构连接依序互连。其中，拓扑结构例如可以为环网拓扑结构或格栅网拓扑结构。在具体的设计中，通常根据路由节点的物理位置确定网络连接关系，使得物理位置相邻的路由节点在片上网络对应相邻并相连。
在进行数据传输的过程中，待传输数据基于相邻的路由节点间的转发传输直至传输至目标路由节点。以待传输数据由路由节点1传输至路由节点7为例，待传输数据需要依次经过路由节点2/3/4/5/6，直至传输至路由节点7，也就是说，路由节点1传输至路由节点7的待传输数据需要起始的路由节点1和5个中间路由节点转发，这里可以将数据传输过程中需要经过的路由节点(包括起始的路由节点和中间路由节点)数量称为传输距离，例如，数据从路由节点1传输至路由节点7的传输距离为6。可以理解的是，相邻路由节点之间的传输距离最短，对应的传输距离为1。
然而，在传输距离的值较大时，可以理解为片上网络内相隔较远，此时，对应的数据传输需要多个路由节点进行数据转发传输，从而面临延时较大、功耗较高的问题，进而使得数据的传输效率有待提高。
并且，随着网络规模的逐步增大，这一问题日益严重。
有鉴于此，本发明实施例提供了一种片上网络、计算机主板及计算机设备，所述片上网络，包括：多个路由节点，所述路由节点间基于基础线路依序互连形成基础传输网络；所述基础传输网络中，物理位置相邻的路由节点相邻并相连；其中，在所述基础传输网络内，传输距离大于或等于预设值的路由节点间，配置有直通线路，所述传输距离用于指示数据传输过程中经过的路由节点数量，所述预设值大于1。
可以看出，本发明实施例中，通过为基础传输网络内，传输距离大于或等于预设值的路由节点，配置直通线路，从而缩短了片上网络中路由节点间的数据传输距离，使得基础传输网络内，传输距离大于或等于预设值的路由节点间可以通过直通线路进行数据的传输，避免了基础传输网络中传输距离大于或等于预设值的路由节点间通过多个路由节点逐一进行数据转发造成的传输延时和功耗的大幅消耗，提高了片上网络的数据传输效率。
需要进一步说明的是，在片上网络配置相应的直通线路，并不仅仅能够降低传输距离大于或等于预设值的路由节点间的数据的传输距离，同时能够降低与直通线路距离较近的其他路由节点间的传输距离，从整体上降低片上网络的传输距离，提高片上网络的数据传输效率。
下面，对本发明实施例提供的片上网络及对应传输方案进行详细的说明。
在一种可选实现中，图2示例性的示出了本发明实施例提供的片上网络的一可选拓扑结构图。如图2所示，所述片上网络包括：
多个路由节点，所述路由节点间基于基础线路依序互连形成基础传输网络(如图中虚线框所示)；所述基础传输网络中，物理位置相邻的路由节点相邻并相连；其中，在所述基础传输网络内，传输距离大于或等于预设值的路由节点间，配置有直通线路，所述传输距离用于指示数据传输过程中经过的路由节点数量，所述预设值大于1。
所述路由节点可以为用于连接至所述片上网络的功能性模组，例如，数据处理模组、存储模组等，在具体的示例中，这些功能性模组可以为处理器、加速器、输入输出设备或存储设备等。
所述基础传输网络，可以理解为基于预设的拓扑结构类型建立的拓扑网络，其中，该基础传输网络基于路由节点具体的物理位置和预设的拓扑结构的连接规则，利用基础线路依序互连得到。可以理解的是，物理位置相邻的路由节点在基础传输网络中体现为相邻且相连。其中，所述基础传输网络建立所基于的预设的拓扑结构，例如可以为环网拓扑结构或格栅网拓扑结构。所述基础线路为所述基础传输网络中，连接相邻路由节点的线路。
所述传输距离可以理解为数据从起始的路由节点至目标的路由节点所需经过的路由节点的数量，也可以理解为数据被转发的次数。可以理解的是，在片上网络中，传输距离的最小值为1，即相邻的路由节点间进行数据的传输，传输距离的最大值则依据片上网络的结构和片上网络的规模确定。同时，片上网络中，数据的传输距离越大，对应的延时较大、功耗较高。
另外，还可以进一步理解的是，片上网络中数据在路由节点间的转发，需要遵循相应的传输协议，传输距离越大，对应在数据传输过程中，出现网络冲突的可能性越高，进而也有可能造成网络的传输效率降低甚至网络故障。
在本发明实施例中，为提高片上网络的传输效率，所述片上网络还进一步配置了直通线路(图2中示出了2条直通线路)。所述直通线路用于连接所述基础传输网络内，传输距离较大的路由节点，以使得传输距离较大的路由节点基于直通线路相连。参考图2中示出的基础传输网络中，可以看到每个路由节点仅和自己上下左右四个方向相连的路由节点进行互连，整个网络为格栅状，每个路由节点和相邻的传输距离为1，可直接访问，如果路由节点需要访问不相邻的路由节点则需要经过网络路由路径上多个路由节点逐一转发传输，以图2中左上角路由节点访问右下角路由节点为例，整个路由路径需要经过5个中间路由节点，而通过直通线路进行连接后，该路由路径的传输距离为1。相应的，图2中进一步设置左下角路由节点与右上角路由节点之间连接直通线路，使得该路由路径的传输距离也降为1。可以理解的是，基于直通线路的配置，使得直通线路连接的路由节点间的传输距离变为1，进而降低了路由节点的传输距离。
可以理解的是，在片上网络配置相应的直通线路，并不仅仅能够降低传输距离大于或等于预设值的路由节点间的数据的传输距离，同时能够降低与直通线路的传输距离较近的其他路由节点间的传输距离，从整体上降低片上网络的传输距离，提高片上网络的数据传输效率。仍以图2示出的片上网络为例，优化后的网络拓扑中，路由节点间的最大距离由6降低为3，有效地改善了网络延时。
同时，可以理解的是，路由节点间的传输距离的降低，还进一步降低了片上网络出现网络冲突的可能性。
与基础传输网络中，基础线路连接的是物理位置相邻的路由节点不同，所述直通线路用于连接的是物理位置不相邻的路由节点，在一些可选的示例中，所述直通线路连接的可以为基础传输网络内的具有最大路由距离的路由节点，即，所述预设值为所述路由节点在所述基础传输网络内的最大路由距离，从而能够在较小的改变基础传输网络的拓扑结构的前提下，降低路由节点间的传输距离，进而降低数据传输的延时和功耗。
在本发明的其他示例中，所述预设值还可以为大于1的其他值，例如可以进一步大于3或大于4的值等，本发明在此不做具体的限定。
可以看出，本发明实施例提供的片上网络，可以在整体上显著降低片上网络的传输距离，降低数据传输延时和功耗，以及出现网络冲突的可能性，提高数据传输的效率。
需要说明的是，所述直通线路可以与基础线路的连接方式相同，即，基于芯片内的互连线路进行数据传输，在其他示例中，所述直通线路还可以基于芯片基板内(即芯片间)的互连线路进行数据传输。
下面，结合计算机主板的结构，对本发明实施例进行进一步的说明。
参考图3和图4示出的一种计算机主板的结构示意图，其中，图3为计算机主板的剖面图，图4为计算机主板对应的网络拓扑结构图。
参考图3，所述计算机主板包括承载板，位于所述承载板上的多个芯片基板；位于所述芯片基板上的多个芯片；其中，所述芯片基于本发明实施例所述的片上网络互连。
其中，所述承载板用于为所述芯片基板提供支撑以及用于电连接所述芯片基板的电连接结构，以实现对芯片基板间的电连接以及为芯片基板供电。所述承载板通常为印刷电路板，具体的，所述承载板的材料可以为覆铜板，例如酚醛纸基覆铜板、玻纤布覆铜板、复合基覆铜板、铝基覆铜板等。
所述芯片基板用于为芯片提供支撑以及用于电连接所述芯片的电连接结构，以实现对芯片间的电连接以及为芯片供电，其中，所述芯片基板同所述承载板一样，可以为印刷电路板，具体如覆铜板。芯片基板可以结合其上的芯片，形成一个完整的数据处理系统，芯片内可以设置有多个功能模组，例如处理器、输入输出设备、以及存储设备，进而可以形成一个数据处理结构(例如一个处理器核)。
在本发明实施例中，各功能模组基于基础传输网络互连，相应的，所述芯片在硬件上体现为基于芯片内的互连线路作为基础线路进行对应的数据传输。在本发明实施例中，在提供了直通线路时，所述直通线路可以基于芯片内的互连线路进行对应的数据传输。
然而，对于具有大型芯片的片上网络而言，芯片面积较大，路由节点间的物理距离较远，新增加拓扑连接(即直通线路)面临较多的物理实现困难，包括时钟结构复杂化、芯片走线资源扩大化、增加路由节点复杂化等。而在一些特殊情况下，部分芯片由于功能特性、设计规则等原因，不支持长距离的芯片内信号走线。
有鉴于此，本发明实施例中进一步配置直通线路基于芯片基板内的互连线路进行数据传输。
其中，参考图4，在直通线路基于芯片基板内的互连线路进行数据传输时，可以为所述芯片配置链路控制器，所述链路控制器用于为片上网络提供链路控制逻辑，从而在为直通线路的数据传输提供控制逻辑。
在片上网络层面，所述链路控制逻辑配置于所述直通线路两端的路由节点，用于基于预设的逻辑，使路由节点选择所述直通线路进行数据传输。其中，所述预设的逻辑，可以为片上网络的传输逻辑，例如片上网络的传输协议等。在硬件层面，所述链路控制逻辑配置于所述直通线路两端的路由节点可以表现为，链路控制器与所述直通线路两端连接的路由节点对应的芯片的功能模组相邻且相连。在具体的示例中，所述链路控制器通过挂载的方式配置至所述芯片。
参考图5示出的链路控制器和物理层模组的结构示意图，所述链路控制器，可以包括第一发送模块和第一接收模块，其中，所述第一发送模块可以用于对待传输数据进行编码，所述第一接收模块用于对获取的传输数据进行解码。在片上网络层面，可以表现为链路控制逻辑，用于对待传输数据进行编码，以及，对获取的传输数据进行解码。
在可选示例中，所述链路控制器，还可以用于对获取的传输数据进行与本地时钟之间的相位偏差补偿，具体可以在第一接收模块内设置相位调整单元进行所述相位偏差补偿，从而调整获取的传输数据与本地时钟之间的相位偏差。在片上网络，表现为所述链路控制逻辑，可以用于对获取的传输数据进行与本地时钟之间的相位偏差补偿。
在进一步的示例中，所述链路控制器内还可以包括重传缓存，用于对待传输数据进行缓存，并在出错时，执行错误重传。具体可以在第一发送模块内设置所述重传缓存，以实现对应的功能。其中，在片上网络层面，表现为所述链路控制逻辑，可以用于对待传输数据进行缓存，并在出错时，执行错误重传。
进一步的，所述链路控制器的第一发送模块和第一接收模块均包括有进行链路控制的链路控制模块和用于进行数据传输的数据通道。可以理解的是，在第一接收模块，传输数据经过相位调整模块调整相位后，进一步传输至数据通道，以将传输数据进一步传输至路由节点。
可以理解的是，相比于芯片内信号走线，由于材料、走线宽度等各方面原因，芯片基板内的信号走线(也就是芯片间的互连线路)可以以更高的频率和更低的延时传输信号，进而信号的走线数目远低于芯片内信号走线数目。
在本发明实施例中，为适应相应的信号变化，所述芯片上还进一步包括物理层模组(参考图4示出的PHY)，所述物理层模组为提供直通线路两端的信号间转换的硬件模组，用于将所述芯片的待传输数据进行转换，以使所述待传输数据匹配芯片基板内的互连线路。在片上网络，所述物理层模组体现为配置于所述直通线路两端的路由节点的物理层，用于将所述芯片的待传输数据进行转换，以使所述待传输数据匹配芯片基板内的互连线路。在具体的示例中，所述物理层模组通过挂载的方式配置至所述芯片。
具体的，参考图5示出的链路控制器和物理层模组的结构示意图，所述物理层模组(图中示为PHY)可以包括第二发送模块和第二接收模块，其中，所述第二发送模块可以包括并串转换模块、发送器和第一控制校准模块，所述并串转换模块用于对待传输数据进行数据信号的转换，以使得所述待传输数据以承载板支持的信号形式进行数据传输，具体可以为将芯片内的低频高位宽总线数据转换为高频低位宽总线数据，所述发送器用于将转换后的数据信号进行发送，所述第一控制校准模块，用于基于同步逻辑，在PHY初始化时，训练得到一组或多组稳定的链路配置参数，保证链路的信号质量。所述第二接收模块可以包括串并转换模块、接收器和第二控制校准模块，所述接收器用于接收传输数据，所述串并转换模块用于对接收的传输数据进行数据信号的转换，以使得接收的传输数据转换为芯片基板支持的信号形式，具体可以为将高频低位宽总线数据转换为芯片内的低频高位宽总线数据，所述第二控制校准模块，用于基于同步逻辑，在PHY初始化时，训练得到一组或多组稳定的链路配置参数，保证链路的信号质量。其中，需要说明的是，采用同步逻辑进行数据的校准，可以实现延时的最小化。
所述物理层模组可以设置于链路控制器与直通线路之间，从而在链路控制逻辑控制数据传输时，基于物理层模组进行信号的转换。
在一些可选示例中，所述物理层模组还可以为实现片上网络的通信协议的物理层的硬件模组。
在进一步的示例中，参考图6示出的片上网络的另一结构示意图，所述芯片为多个，且多个芯片分为多个芯片组(也称为DIE)，其中，一个芯片基板上可以设置一个芯片组，也可以设置多个芯片组。其中，一个芯片组可以看作一个整体，通过多个芯片组拼接，构成所述计算机主板。
相应的，在片上网络上，所述芯片组表现为包括节点组，多个节点组构成所述片上网络。需要说明的是，在包括多个节点组的片上网络内，节点组内的数据传输具有更小的网络延时和功耗。而节点组间(即DIE间)的数据传输则需要更大的网络延时和功耗。
可以理解的是，本发明实施例所述的片上网络同样适用于具有节点组的结构，相应的，所述基础传输网络即为包含有节点组的拓扑网络，相应的，在所述基础传输网络内，传输距离大于或等于预设值的路由节点间，可以配置有直通线路，所述传输距离用于指示数据传输过程中经过的路由节点数量，所述预设值大于1。优选示例中，所述预设值为所述路由节点在所述基础传输网络内的最大路由距离。
以图6示出的片上网络为例，附图6所示为由3个芯片组构成的网络拓扑结构，整个网络为4*6的格栅网络，以整个网络的最大延迟路径为例，从左上角路由节点传输至右下角路由节点，总共需要8次传输，其中2次传输属于DIE间传输，延时大于DIE内传输。采用本发明实施例提供的直通线路，如附图6所示，在左上角路由节点和右下角路由节点增加链路控制器和物理层模组(图中示为PHY)，并通过芯片基板内的互连线路进行信号互连，这两个路由节点的距离缩减为1次跨DIE传输，传输延时大幅减少。
需要说明的是，在需要利用直通线路互连的路由节点位于同一芯片基板，且不同芯片时，可以基于芯片基板互连，在需要利用直通线路互连的路由节点位于不同芯片基板上时，所述直通线路还可以基于所述承载板互连。
本发明实施例还提供一种计算机设备，该计算机设备可以包括：本发明实施例提供的计算机主板。
上文描述了本发明实施例提供的多个实施例方案，各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用，从而延伸出多种可能的实施例方案，这些均可认为是本发明实施例披露、公开的实施例方案。
虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种片上网络，其特征在于，包括：
多个路由节点，所述路由节点间基于基础线路依序互连形成基础传输网络；所述基础传输网络中，物理位置相邻的路由节点相邻并相连；
其中，在所述基础传输网络内，传输距离大于或等于预设值的路由节点间，配置有直通线路，所述传输距离用于指示数据传输过程中经过的路由节点数量，所述预设值大于1。
2.根据权利要求1所述的片上网络，其特征在于，所述直通线路基于芯片基板内的互连线路进行数据传输。
3.根据权利要求2所述的片上网络，其特征在于，还包括，物理层，所述物理层配置于所述直通线路两端的路由节点，用于将所述芯片的待传输数据进行转换，以使所述待传输数据匹配芯片基板内的互连线路。
4.根据权利要求2所述的片上网络，其特征在于，还包括，链路控制逻辑，所述链路控制逻辑配置于所述直通线路两端的路由节点，用于基于预设的逻辑，使路由节点选择所述直通线路进行数据传输。
5.根据权利要求4所述的片上网络，其特征在于，所述链路控制逻辑，还用于对待传输数据进行编码，以及，对获取的传输数据进行解码。
6.根据权利要求4所述的片上网络，其特征在于，所述链路控制逻辑，还用于对获取的传输数据进行与本地时钟之间的相位偏差补偿。
7.根据权利要求4所述的片上网络，其特征在于，所述链路控制逻辑，还用于对待传输数据进行缓存，并在出错时，执行错误重传。
8.根据权利要求1所述的片上网络，其特征在于，所述预设值为所述路由节点在所述基础传输网络内的最大路由距离。
9.根据权利要求2所述的片上网络，其特征在于，所述基础线路基于芯片内的互连线路和芯片间的互连线路进行数据传输。
10.根据权利要求1所述的片上网络，其特征在于，所述直通线路基于承载板的互连线路进行数据传输。
11.一种计算机主板，其特征在于，包括：
承载板；位于所述承载板上的多个芯片基板；位于所述芯片基板上的多个芯片；
其中，所述芯片基于权利要求1～10任一项所述的片上网络互连。
12.根据权利要求11所述的计算机主板，其特征在于，所述芯片上还包括链路控制器，所述链路控制器用于为所述片上网络提供链路控制逻辑，所述链路控制逻辑与所述直通线路两端连接的路由节点对应的芯片的功能模组相邻且相连。
13.根据权利要求12所述的计算机主板，其特征在于，所述链路控制器包括第一发送模块和第一接收模块，其中，所述第一发送模块用于对待传输数据进行编码，所述第一接收模块用于对获取的传输数据进行解码。
14.根据权利要求13所述的计算机主板，其特征在于，所述第一接收模块包括相位调整单元，所述相位调整单元用于对获取的传输数据进行与本地时钟之间的相位偏差补偿。
15.根据权利要求13所述的计算机主板，其特征在于，所述第一发送模块包括重传缓存，所述重传缓存用于对待传输数据进行缓存，并在出错时，执行错误重传。
16.根据权利要求11所述的计算机主板，其特征在于，所述芯片上还包括物理层模组，所述物理层模组用于将所述芯片的待传输数据进行转换，以使所述待传输数据匹配芯片基板内的互连线路。
17.根据权利要求16所述的计算机主板，其特征在于，所述物理层模组包括第二发送模块和第二接收模块；
其中，所述第二发送模块包括并串转换模块，所述并串转换模块用于将芯片内的低频高位宽总线数据转换为高频低位宽总线数据；
所述第二接收模块包括串并转换模块，所述串并转换模块用于将高频低位宽总线数据转换为芯片内的低频高位宽总线数据。
18.一种计算机设备，其特征在于，所述计算机设备包括权利要求11～17任一项所述的计算机主板。
CN202211593115.7A 2022-12-13 2022-12-13 片上网络、计算机主板及计算机设备 Pending CN116170366A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211593115.7A CN116170366A (zh) 2022-12-13 2022-12-13 片上网络、计算机主板及计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211593115.7A CN116170366A (zh) 2022-12-13 2022-12-13 片上网络、计算机主板及计算机设备

Publications (1)

Publication Number Publication Date
CN116170366A true CN116170366A (zh) 2023-05-26

Family

ID=86410201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211593115.7A Pending CN116170366A (zh) 2022-12-13 2022-12-13 片上网络、计算机主板及计算机设备

Country Status (1)

Country Link
CN (1) CN116170366A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105450555A (zh) * 2014-09-26 2016-03-30 杭州华为数字技术有限公司 一种片上网络系统，及片上网络通信链路的建立方法
CN109582622A (zh) * 2017-09-29 2019-04-05 魏莹 基于三维Mesh片上网络的双链路互连架构
CN112613266A (zh) * 2020-12-02 2021-04-06 海光信息技术股份有限公司 一种片上网络拓扑结构、路由路径确定方法、装置及电子设备
CN114185840A (zh) * 2021-11-03 2022-03-15 电子科技大学长三角研究院(湖州) 一种三维多裸片互连网络结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105450555A (zh) * 2014-09-26 2016-03-30 杭州华为数字技术有限公司 一种片上网络系统，及片上网络通信链路的建立方法
CN109582622A (zh) * 2017-09-29 2019-04-05 魏莹 基于三维Mesh片上网络的双链路互连架构
CN112613266A (zh) * 2020-12-02 2021-04-06 海光信息技术股份有限公司 一种片上网络拓扑结构、路由路径确定方法、装置及电子设备
CN114185840A (zh) * 2021-11-03 2022-03-15 电子科技大学长三角研究院(湖州) 一种三维多裸片互连网络结构

Similar Documents

Publication Publication Date Title
CN109947681B (zh) 串化/解串器及高速接口协议交换芯片
US10374782B2 (en) Full duplex transmission method for high speed backplane system
US8233477B1 (en) Dynamic crosstalk reduction for backplane serial channels
CN104982018B (zh) 将高速多通道链路中的通道与互连之间的训练模式序列解相关
CN108304341A (zh) Ai芯片高速传输架构、ai运算板卡及服务器
US7945884B1 (en) Backplane routing arrangement with decreased crosstalk
US20240098391A1 (en) Efficiently interconnecting computing nodes to enable use of high-radix network switches
CN116170366A (zh) 片上网络、计算机主板及计算机设备
Ouyang et al. Fault-tolerant design for data efficient retransmission in WiNoC
CN102710496B (zh) 用于多个服务器间的数据传输系统、数据接口装置及数据传输方法
CN104683249A (zh) 用于多芯片互连系统的独立的可配置化互连模块实现方法
US20230117385A1 (en) Low latency retimer and low latency control method
CN115809210A (zh) 一种基于fpga的lvds高速数据交换机
JP4407104B2 (ja) 信号伝送システム
US7365568B1 (en) Method and circuit for reducing programmable logic pin counts for large scale logic
Nishimura et al. 64-Gb/s highly reliable network switch (RHiNET-2/SW) using parallel optical interconnection
TWI653858B (zh) 收發器群組及相關聯路由器
CN115269487B (zh) 一种芯片间数据高速传输方法和装置
US20230336198A1 (en) Smart serdes
RU203893U1 (ru) Маршрутизирующий модуль для радиорелейной линии связи
CN217037214U (zh) 一种交换机业务线卡
WO2023273759A1 (zh) 光互连系统及通信设备
US20240071994A1 (en) C2c yield and performance optimization in a die stacking platform
WO2023168767A1 (zh) 基于多模传输线的有线cmimo信号传输方法
JP2001022486A (ja) 電子機器およびコンピュータシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination