CN101189679B - 用于偏置相变存储阵列以进行可靠写入的方法 - Google Patents

用于偏置相变存储阵列以进行可靠写入的方法 Download PDF

Info

Publication number
CN101189679B
CN101189679B CN2006800063019A CN200680006301A CN101189679B CN 101189679 B CN101189679 B CN 101189679B CN 2006800063019 A CN2006800063019 A CN 2006800063019A CN 200680006301 A CN200680006301 A CN 200680006301A CN 101189679 B CN101189679 B CN 101189679B
Authority
CN
China
Prior art keywords
storage unit
voltage
bit line
word line
selected storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800063019A
Other languages
English (en)
Other versions
CN101189679A (zh
Inventor
罗伊·E·朔伊尔莱因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sandy Technology Corp
SanDisk Technologies LLC
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN101189679A publication Critical patent/CN101189679A/zh
Application granted granted Critical
Publication of CN101189679B publication Critical patent/CN101189679B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

通过将所有未选择的存储单元保持在反向偏置的状态中来将具有包括二极管和相变材料的存储单元的存储阵列可靠地编程。因此，泄漏较低，且高度地确保不干扰未选择的存储单元。为了避免在依序写入期间干扰未选择的存储单元，在选择新位线和字线之前使先前所选择的字线和位线变至其未选择的电压。经改进的电流镜结构控制所述相变材料的状态切换。

Description

用于偏置相变存储阵列以进行可靠写入的方法
相关申请案
本申请案涉及Herner等人于2004年5月26日申请的标题为“An Improved Methodfor Making High-Density Nonvolatile Memory”的第10/855,784号美国专利申请案；第10/855,784号美国专利申请案是Herner等人于2002年12月19日(因放弃)申请的标题为“An Improved Method for Making High-Density Nonvolatile Memory”的第10/326,470号美国专利申请案及之后的′470申请案的接续申请案，后面二者均让与本发明的受让人，且以引用的方式全文并入本文中。 
本申请案还涉及Scheuerlein等人的标题为“A Non-Volatile Memory CellComprising a Dielectric Layer and a Phase Change Material in Series”的第11/040,255号美国专利申请案(代理档案号MA-086-a-3)；颁与Scheuerlein的标题为“A Non-VolatilePhase Change Memory Cell Having a Reduced Thermal Contact Area”的第11/040,465号美国申请案(代理档案号MA-133)；及颁与Scheuerlein的标题为“A Write-OnceNonvolatile Phase Change Memory Array”的第11/040,256号美国申请案(代理档案号MA-134)；所有这些申请案均与本申请案一起提出申请并以引用方式并入本文中。 
技术领域
背景技术
本发明涉及编程和读取包括串联的电介质及/或二极管和相变元件的非易失性存储单元。 
相变材料(例如硫属化物)已用于非易失性存储器中。这些材料可以两个或多个稳定状态(通常为高电阻和低电阻状态)之一存在。在硫属化物中，高电阻状态对应于非晶态，而低电阻状态对应于更有序的晶态。通常通过热方式来实现状态之间的转换。 
集成电路存储器通常是连接在位线与字线之间的大型存储单元阵列。为了实现对阵列中存储单元的可靠编程和读取，所选进行编程或读取的存储单元必须与未选择的存储单元隔离。有时会发生以下情况：靠近所选择单元的单元在写入操作期间受到干扰，或与所选择单元处于同一字线或位线上的单元在写入操作期间可受到干扰。随着工作电压的降低、写入速度的增加、存储单元密度的增加、及阵列大小的增加，这一 问题变得更加重要。 
需要一些对存储单元进行编程和再编程的经改良的方法。必须使用低电流、并以确保在阵列中对存储单元进行正确写入和读取的方式来对单元进行快速编程。在写入和读取存储器时出现的一个问题是切换发生得极快，且有时在选择下一字线或位线时最近选择的字线或位线可能尚未恢复至其静态电压，且选择一新字线或位线可引起将连接到先前所选择的字线或位线的单元无意间受到编程(或读取)。 
发明内容
本发明是由随附权利要求书加以界定，且本节中的任何内容均不应视为对那些权利要求项的限制。大体而言，本发明涉及对非易失性存储单元阵列编程的方法，每一非易失性存储单元包括与二极管串联的相变元件。本发明利用二极管的单向性质，并施加会使通过未选择的单元的泄漏电流最小化的偏置电压。本发明较佳遵循较佳顺序来偏置字线和位线，以减小编程或读取未选择单元的可能性。 
附图说明
图1是两态存储元件(例如硫属化物)的特性曲线。 
图2a和2b显示图1所示存储元件的置位与复位状态之间的移动。 
图3显示现有技术的三维存储单元。 
图4a显示可用于本发明的三维存储单元。 
图4b和4c显示图4a所示存储单元的替代方案，其中窄颈使编程电流最小化。 
图5显示包含图4a所示存储单元的阵列。 
图6显示可用于本发明的存储单元的电路图和根据本发明施加的编程电平。 
图7显示结合本发明施加的置位和复位脉冲。 
图8显示用于向所选择的单元施加所选择的脉冲宽度和电流以将所述单元在高电阻状态与低电阻状态之间切换的电路。 
图8a显示图8所示驱动器电路74。 
图8b显示图8所示感测放大器76的详图。 
图9显示图6所示具有用于读取读取偏压电平的电压而非编程电压的电路图。 
图10显示在第10/403,844号美国专利申请案中进一步说明的三维存储器阵列的一部分，其显示一有用的字线布局。 
图11显示用于控制图8所示电流镜结构中的电流和脉冲宽度的结构。 
图12显示用于控制图8所示电流镜结构中的电流和脉冲宽度的其他结构。 
具体实施方式
尽管许多固体材料可在晶态与非晶态之间变换，但是在本文的讨论中，术语“相变材料”将用来描述相对容易从一种稳定状态变换成另一稳定状态的材料。所述变换通常是从非晶态至晶态或反之，但是可包括一中间变换，例如从更加有序的晶态至中间状态至非晶态，或反之。通过加热至高温然后以所选择的速率冷却来将相变材料从一种状态转换成其他状态。硫属化物是众所周知的相变材料。 
已知在非易失性存储单元中使用相变材料(例如硫属化物)，其中高电阻、非晶态表示一种存储状态，而低电阻、晶态表示另一存储状态，其中存储状态对应值1和0。(如果实现中间稳定状态，对于每一单元而言，可存在两个以上的存储状态；为了简明起见，该论述中的实例将仅说明两种存储状态。) 
图1显示相变材料(例如硫属化物)的特性曲线。两条曲线表示材料的两种状态。当材料处于低电阻状态时，随着电压增加，材料遵循“置位曲线”，其中相对较直的线表示电压与电流之间的相对线性关系。随着电压增加，电流相应增加，使材料首先前进通过“置位电流范围”并然后通过“复位电流范围”至标注为“X”的中间状态，在中间状态中，材料既不呈现结晶特性，也不呈现非晶特性。或者，当材料处于高电阻状态时，材料遵循“复位曲线”，其中电压增加几乎不会产生任何电流，直到到达标注为V3的骤回电压为止。在该点处，电阻快速下降，且电流前进到“置位范围”中。可以看出，随着电流增加，“复位曲线”前进到越来越接近“置位曲线”。使电流保持在“置位范围”中达足以使材料变换至其晶态的时间周期会使材料收敛至“置位曲线”。之后，当电流自“置位范围”下降时，材料慢慢冷却，且材料保持处于置位状态中。在将来的编程操作中，增加电压则使材料遵循置位曲线通过置位电流范围到达复位电流范围，其中这两条曲线在中间状态X处重合。自中间状态X起，电压和电流快速下降会使材料快速冷却，并固化成非晶态。 
图2a显示具有这种快速冷却的材料，在标注为V2的电压处，电流快速下降至低水平(因为进入非晶态)，以使材料此时呈现高电阻。 
图2b显示沿图1所示复位曲线移动。以高电阻复位状态R开始，施加在存储单元上的电压产生极小的电流，直到电压到达骤回电压V3为止，此时，单元两端的电压突然下降且电流突然增加，直到到达置位电流范围为止。在该点处，如果允许相变材料呈其中间状态且然后慢慢降低电压，则随着材料冷却并结晶成低电阻状态，材料将遵循特性曲线“至置位状态S”。 
硫属化物是相变材料的尤其有用的实例，但是应了解，可替代地使用经历合适的并可可靠地检测的稳定相变的其他材料(例如硅)。 
图3显示现有技术的非易失性存储单元，其中状态变换元件23是与引导元件22(例如二极管)串联布置。尽管信号的引导是由引导元件22协助，但是需使用高电流来实现整个状态变换元件23的状态变换。 
为了便于转换，已使用一些机制来将热集中在与相变材料接触的相对较小的面积上。图4a显示存储单元进一步包括用于将电流集中在小面积上的阻挡层43。由Scheuerlein同时申请的标题为“A Non-Volatile Memory Cell Comprising a DielectricLayer and a Phase Change Material in Series”的第11/040,255号美国申请案(代理档案号MA-086-a-3)中对这种热集中进行了进一步说明，该申请案以引用方式并入本文中。 
在电介质或阻挡层43两端施加足以在电介质层两端发生电介质击穿的电压，从而产生低电阻破裂区(或，在某些情况下，可能出现不止一个)。这一破裂区的直径极小。通过在约2至3纳米厚的二氧化硅层两端施加足以使电介质击穿的电压而形成的典型破裂区可以是直径为几十纳米。 
其中形成有低电阻破裂区的这种电介质层是反熔丝的实例。反熔丝的特征在于形成时具有绝缘性以阻止电流流过的特性；然后，当承受高电压时，便不可逆地改变其性质以变成导电性(至少在某些区中)并允许电流流过。 
极窄的破裂区用来将热能聚焦至极小的体积内，辅助与具有破裂区的电介质层串联的相变材料的转换。例如，具有破裂区的电介质层和相变材料可以串联形成，并夹置在导体之间。其他元件也可存在于单元中，例如加热层和二极管。 
通过向所选择的单元施加高电压(例如在2.5伏系统中约为8伏)并将字线接地，可使图4a所示单元中的阻挡层在制造环境中破裂。在该破裂过程中，未选择的字线可保持约7伏，且未选择的位线可保持约1伏。在Scheuerlein于2003年3月31日申请的标题为“Word Line Arrangement Having Multi-Layer Word Line Segments forThree-Dimensional Memory Array”的第10/403,844号美国专利申请案中更加详细地说明了破裂位的较佳方法，该专利申请案以引用方式并入本文中。 
在一些实施例中，可在该制造步骤中使要用作可寻址存储器的所有存储单元破裂，以使所述存储单元准备好进行用户编程操作。破裂过程可使破裂的位处于复位状态或置位状态。然而，在该制造步骤中可使芯片上的某些位(通常为控制位)不破裂。存储器的这些部分可然后作为反熔丝存储单元而非相变存储单元运行。这些控制位的状态提供适用于各种目的的永久性数据位。这些反熔丝存储单元适用于控制芯片上的电路以微调模拟电路、压印制造信息、设置冗余地址匹配信息、坏位指针信息、设置用于版权保护控制技术的唯一装置标识符、改变装置的接口功能、为芯片上的逻辑电路指示阵列的一些部分被锁定且所述电路阻止对那些部分进行任何进一步编程、及用于装置的其他可定制的特征。在一实施例中，使这些位破裂需要使用试验输入，所述试验输入在制造完成之后不可能被激活或访问。在一实施例中，在两种类型的存储器位之间共享存储器线驱动器电路、写入电路和感测放大器电路。在另一实施例中，反熔丝单元处于具有单独的驱动器和读取-写入电路单独的阵列中。在两种情况的任一情况下，可在制造后使用图6所示电路(在下文中进行更加详细的说明)通过将偏压电平增加至上文所述较高电压电平来使反熔丝存储单元破裂。使用图9中所示电路来读 取反熔丝存储器位，此在下文中进行更加详细地说明。 
参考图4a，由导电性材料(例如高熔点金属或高熔点金属化合物(例如钨或钨钛合金))形成底部导体或输入端子20。在该实例性单元中，底部导体20采用轨条的形式。如图4a中所示，例如，可在二极管42与状态变换元件23之间使用氮化钛形成的阻挡层43。该存储单元接触采用轨条状顶部导体形式的输出端子21。顶部导体21较佳垂直于底部导体20。在图2所示的同时申请且标题为“A Non-Volatile Memory CellComprising a Dielectric Layer and a Phase Change Material in Series”的第11/040,255(代理档案号MA-086-a-3)号美国申请案(以引用方式并入本文中)的一实施例中，轨条状导体21是包括一层阻挡材料(例如TiN)和一层相变材料的多层结构。 
刚才所述单元只是根据本发明所形成的非易失性存储单元可采用的形式的几个实例；显然也可有许多其他配置。例如，刚才所述存储单元包括非欧姆性导电元件-二极管42，以用作隔离装置。非欧姆性导电元件的特征在于非线性电流-电压曲线。可使用其他非欧姆性元件来代替二极管。例如，金属-绝缘体-金属(MIM)装置由通过极薄的绝缘体层分隔的两金属(或金属类)层组成。当施加足够大的电压时，电荷载流子可隧穿绝缘体层，但是不会像在反熔丝中一样永久性对其进行损坏。在本发明的替代实施例中，可用MIM装置来替换存储单元的二极管42。 
当然，应了解，图4a所示单元可能有许多变化形式。阻挡层43、相变层23、及二极管层42无需以图4a中所示的相同定向或顺序来出现。如图4b中所示，由例如氮化钛形成的阻挡层19可位于输入端子20与二极管42之间，且另一阻挡层24可靠近导体25作为输出端子21的一部分。状态变换材料23还可是输出端子21的一部分，并造型成轨条形状。 
图4b进一步显示存储单元，所述存储单元包括一经侧向蚀刻的面积缩减的加热层44，以将热量集中在小面积上来以较小电流进行较快加热。自电阻性材料(例如氮化钛)形成电阻性加热元件44。Scheuerlein在标题为“A Non-Volatile Phase ChangeMemory Cell Having a Reduced Thermal Contact Area”的第11/040,465号美国申请案(代理档案号MA-133)中进一步说明了这种热集中，该申请案以引用方式并入本文中。侧向蚀刻用来形成面积缩小的层44。当电流流过存储单元时，热量集中在层44的小面积附近，并转换相变材料23的一小区域。通过此种热集中，为到达材料23的“置位范围”和“复位范围”所需的能量减小且电流也减小。 
可通过改变蚀刻材料的化学性质以侧向蚀刻加热元件材料来实现对加热元件44的侧向蚀刻，如由Scheuerlein在同时申请的序列号为11/040,465(代理档案号MA-133)的美国专利申请案中所进一步解释。 
图4c显示又一替代存储单元结构，其中已将状态变换材料23而非加热材料44变窄，以进行更有效加热来实现状态变换。可通过如下方式来实现这一结构：形成一牺牲材料窄柱、将窄牺牲柱周围填充并平坦化、及去除牺牲柱以暴露加热元件44、及 涂附状态变换材料23，然后状态变换材料23在一窄区域上接触加热元件44。图4c所示结构还在以引用方式并入本文中的上述序列号为11/040,465(代理档案号MA-133)的专利申请案中进行了详细论述。具体请参见该申请案的图3a-3e的论述。 
阻挡层可以例如位于相变材料之上而非之下，或者二极管可位于阻挡层、加热层、及相变层之上。在一些具有多层存储单元的三维实施例中，在不同的存器层上较佳使用所示顺序和相反顺序两种顺序的层。 
图5显示包含图4a中所示类型的存储单元40的阵列。然而，应了解，这些细节并不旨在限制，且许多这些细节可加以修改、省略或扩大，而结果仍然处于本发明的范畴之内。图5显示单个存储器层。可堆叠额外的存储器层，每一层整体形成在其下面的一层之上。每一存储器层中的导电线可分隔或连续，且两个存储器层可共享或不共享一导电线(输入或输出端子)。 
在Chen于2003年12月5日申请的标题为“Photomask Features with InteriorNonprinting Window Using Alternating Phase Shifting”的第10/728,436号美国申请案、或Chen于2004年4月1日申请的标题为“Photomask Features with ChromelessNonprinting Phase Shifting Window”的第10/815,312号美国申请案中均说明了光刻技术，这两个申请案均由本发明的受让人拥有，并以引用方式并入本文中，可有利地使用所述光刻技术来执行用于根据本发明形成存储阵列的任何光刻步骤。 
尽管刚才所述的阵列结构在一些重要方面与Herner等人的阵列结构有分歧，然而无论在何处它们相同时，均可使用Herner等人的制造方法。为了清楚起见，并非Herner等人的所有制造细节均包括在本说明中，但是其说明的任何部分都不被排除在外。 
当层或元件中的热事件能够热影响相变材料而足以使其可检测地相变时，该层或元件被视为与相变材料热接触。在一些实施例中，较佳将反熔丝或加热层布置成与相变材料热接触，以协助相变加热。 
电路和编程 
本发明的偏置方案保证未选择的和半选择的单元两端的电压不足以引起那些单元的无意的转换，并允许精确控制传递给所要编程的单元的功率。偏置方案也使通过未选择的和半选择的单元的泄漏电流最小化。 
图6显示电路表示，且可以是例如图5中所示的阵列的表示。在图6中，字线水平绘制，且位线垂直绘制。存储单元以对角线绘制，且每一存储单元显示包括二极管和可变电阻器。因此，尽管图6绘制成扁平结构，但是较佳的结构可以是三维结构，其中字线在一个层中、位线在另一层中、且存储单元垂直定向于所述层之间。在半导体衬底上的许多层上形成位线和字线以实施一完全集成的三维存储阵列可能是较佳的。在图6中没有显示任何反熔丝或其他阻挡材料，但是较佳包括反熔丝或其他阻挡材料。 
在图6中，存储单元的二极管使其阳极处于位线方向上且使其阴极处于字线方向 上。向所选择的存储单元的位线施加正电压，向所选择的存储单元的字线施加负(或接地)电压，向未选择的字线施加一接近所述正电压的电压，并向未选择的位线施加一接近所述负电压或接地电压的电压。该组合向所选择的单元施加一强正电压，而向半选择的单元施加较小的电压，并向未选择的存储单元的二极管施加强反偏压。 
颠倒位线和字线并将可变电阻相变材料置于二极管的阳极处而非阴极处是同等可行且等价的。 
图6的具体例示假设需要写入或读取标注为“选定(SELECTED)”存储单元1，2。存储单元1，2连接在字线WORD1与位线BIT2之间。作为本发明的一新颖特点，通过向位线BIT2施加1.2伏(用于读取)或2.5伏(用于写入)的正电压、并向字线WORD1施加0伏的接地电压、同时向未选择的位线(显示为位线BIT1和BIT3)施加一略高于接地电压的电压、并向未选择的字线(显示为字线WORD2)施加一接近写入电压的2伏的电压，可以在不对未选择的存储单元产生任何干扰的情况下写入或读取存储单元1，2。即使实际阵列极大时，这也适用。即使所选择的存储单元1，2开始时处于高电阻状态、从而要求使用较高的电压(例如2.5伏)来使所选择的单元进入其中间状态进行写入，这也适用。应注意，未选择的存储单元2，3接收2伏减0.5至1伏的反偏置电压，或0.5至1伏的反偏压，不足以引起二极管D2，3发生击穿或引起通过这些未选择单元的泄漏电流过大。半选择存储单元1，3(连接至所选择的字线WORD1但是未选择的位线BIT3)接收0.5伏至1伏的正偏压，视二极管D1，3的制造特性而定且与可变电阻R1，3的电流状态无关地，所述正偏压小于二极管D1，3的正阈值。半选择存储单元2，2接收对二极管D2，2的为2.5伏减2伏的偏压-其是0.5伏的正偏压。较佳地，所述正偏压将小于二极管的阈值，其可通过仅谨慎地选择电压来轻易实现。二极管的阈值是二极管两端的在有可测量的电流开始流动时的电压，且在低于该电压时，即使将位线或字线上的一千个或更多个半选择单元加起来，电流也可忽略不计。尽管本论述使用2.5伏电源，然而对于较小几何形状存储单元而言，较低电压可能是较佳的。例如，对于亚100纳米技术而言，1.5伏的写入(WRITE)电压和0.75伏的读取(READ)电压可能是较佳的。同样，对于较大几何形状的存储单元而言，较高的电压可能是较佳的。 
因此，可以看出，本发明的偏置方案能形成未选择存储单元相对于所选择存储单元(或多个单元)之间的良好隔离，以及半选择存储单元的满意隔离。由于完全未选择的存储单元(在阵列中的大多数单元)均是承受反偏置的，通过如此大量的单元的泄漏电流降至最小。半选择的存储单元的任何正偏置均将低于二极管导通阈值，并限制至一个或少数所选择的位线或字线。因此，即使存储单元处于低电压状态中，泄漏电流也将是可忽略不计的。 
为了施加各编程电压，由解码器输出进行控制，使位线驱动器D1、D2及D3(及更多未示出的位线驱动器)在0.5至1伏的未选择电压与2.5伏的所选择电压之间选择。 在图6中，解码器输出2使驱动器D2选择2.5伏，而解码器输出1和3使驱动器D1和D3选择0.5至1伏电压。类似地，字线编码器输出1和2使字线驱动器W1选择接地电压GND，且字线驱动器W2选择2伏。用于作出这些电压选择的结构进一步参照Roy E.Scheuerlein于2002年11月27日申请的共同拥有的第10/306,887号美国专利申请案的图5进行说明，该美国专利申请案的标的物以引用方式并入本文中。 
编程 
为了将处于低电阻晶态的硫属化物转换至高电阻非晶态，必须将硫属化物升至高温，例如约700℃，然后使其快速冷却。通过加热至较低温度(例如约600℃)、然后使硫属化物相对较慢地冷却来实现自高电阻非晶态至低电阻晶态的逆向转换。在根据本发明较佳实施例形成的单片三维存储阵列中小心地控制电路条件，以避免在对单元编程或重复读取事件期间使临近单元的硫属化物无意间发生转换。 
对单元编程可将其自第一状态变换到第二状态(低电阻至高电阻或高电阻至低电阻)。可随后将单元“擦除”，将其返回至第一状态。 
图7显示用于将相变材料自一种状态带入另一状态的脉冲的形状。 
为了将逻辑1(置位)写入存储单元中，使电流变为中等水平(置位脉冲)，并保持在所述中等水平一足以形成相变材料的晶体结构的时间。在一实施例中，对于一种硫属化物材料而言，该时间段约为500至1000纳秒(0.5至1微秒)。电流取决于处理条件，且变化范围很广。在一实施例中，通过单个单元的电流约为20微安以进行置位(编程逻辑1)及约为100微安以进行复位(编程逻辑0)。 
为了将逻辑0(复位)写入存储单元中，使电流变成较高水平(复位脉冲)，然后快速去除，以使复位脉冲持续约200纳秒。在该高电流之后进行快速冷却会使材料变成具有高电阻的非晶态。 
电流和脉冲宽度控制 
图8显示结合图6说明的对存储阵列进行编程和读取的电路。图8图解说明对用于写入至所选择的存储单元的脉冲宽度和电流两者进行控制的电路70。为了将电流和脉冲宽度两者控制至如图7中所示置位和复位两者的两个值A和B，电流镜电路70包括一脉冲宽度控制晶体管73及传统的电流镜晶体管71和72。电路70既在其主臂中接收电流控制信号ICTRL，又接收脉冲宽度控制信号WCTRL，以控制与其从臂串联的晶体管73。在另一实施例中，如73a所示，脉冲宽度控制晶体管布置成与主臂串联连接。在又一实施例中，如73b所示，脉冲宽度控制晶体管布置于主臂与从臂之间。或者，如73c所示，脉冲宽度控制晶体管可布置于从电流镜装置与电源电压连接线之间。 
当电流镜电路70要向所选择的位线施加写入(WRITE)信号时，位线解码器从许多位线(通常超过1000个位线)中选择一个或多个位线以对其上的存储单元进行写入。通常，将一次写入8位或某个其他大小的字(WORD)。在图8所示实例中，通过 其位线解码器输出91选择位线驱动器74以向位线81施加一写入(WRITE)电压。位线驱动器74接收未选择的位线偏压UBL和所选择的位线偏压SBL两者。所选择的位线偏压SBL由电流镜电路70产生。作为本发明的一新颖特征，位线偏压SBL是受电流控制、而非受电压控制的。因此，向所选择的存储单元施加一精确电流达一精确时间段，使所选择的存储单元变成所需温度达一所选择的时间段，并使所选择的值可靠地写入至所选择的存储单元。 
图8a显示用于施加SBL和UBL的实例性电路。当现用低解码器输出91施加一高信号时，由驱动器74或74B通过NMOS装置89向位线81或82施加未选择的位线偏置电压UBLBIAS，以使在没有选择位线81时，位线81移至该UBL电压。然而，当低解码器信号91选择位线81时，通过向PMOS晶体管88施加低电压来选择SBL信号线。在此种情况下，当控制信号WCTRL导通晶体管73时，向所选择的位线81施加SBL信号。更具体而言，当脉冲WCTRL为低时，脉冲电流控制ICTRL所确定的电流作为SBL电流而通过晶体管73施加至驱动器74和施加至位线81。 
如果要同时编程8位或16位，则将会有8个或16个电路70，每一电路70施加由其ICTRL确定的其电流达一由其脉冲控制信号WCTRL选择的时间段(以控制是否以0或1写入其位线和所选择的存储单元)。通常，单个电流镜从装置71与单个位线相关联，尽管主装置72可由若干电流镜从装置71共享。两个主装置72(一个用于置位电流且一个用于复位电流)可通过未示出的传递门来控制一个或多个从装置71，所述传递门用于中断每一装置71与主装置72之间的连接。因此，每一电流镜从装置71提供用于将其所选择存储单元置位或复位的所需电流。 
如果位线81要编程为复位(RESET)状态，则通过电路70和所选择的驱动器74向位线81施加如图7中所示的复位(RESET)脉冲。在为复位(RESET)脉冲时，脉冲宽度控制电路产生约200ns长的短持续时间信号WCTRL，而脉冲电流控制信号ICTRL使晶体管71载送高电流且由此快速将连接至位线81的所选择存储单元加热至高温。当WCTRL在约200ns后关断晶体管73时，所选择的单元移至具有高电阻的非晶态。如果位线81要编程为置位(SET)状态，则由电路70和所选择的驱动器74向位线81施加如图7中所示SET脉冲。当为SET脉冲时，WCTRL使晶体管73保持导通约500至1000ns，同时ICTRL使晶体管71施加一相对较低的电流。因此，所选择的存储单元转换至低电阻晶态。 
其他位线驱动器74B也将接收该高SBL电流，但是将不会被位线解码器输出激活，并因此将不会向其各自的位线施加所选择的位线电流SBL CURRENT，但是将继续向其位线施加未选择的位线偏置电压UBL BIAS。因此，这些未选择的位线将不会被电流镜电路70编程。 
由驱动器77所例示的其他位线驱动器也将接收相同的位线解码器输出91作为控制输入。但是，这些其他位线驱动器分别接收来自对应电流镜电路70的单独的SBL CURRENT，如图8中由SBL2 CURRENT所表示。因此，驱动器77图解说明响应于用于同时写入一多位字的单个解码器信号而驱动不同位线的若干额外驱动器之一。 
编程的顺序 
在写入和读取存储器时的一个问题是切换发生得极快，且有时在选择下一字线或位线时最近选择的字线或位线可能尚未恢复至其静态电压，且选择一新字线或位线可引起将连接到先前所选择的字线或位线的单元无意间编程(或读取)。必须小心地控制切换电压的顺序，以避免这些不希望的结果。 
例如，关于图6，通过使低字线WORD1变低、同时使位线BIT2变高来选择单元1，2。其他位线为0.5至1伏，且其他字线为2伏-其使所有未选择的单元(例如单元2，3)承受反向偏置。连接至所选择字线WORD1的半选择单元(例如单元1，1和单元1，3)和连接至位线BIT2的半选择单元(例如单元2，2)接收约0.5至1伏的正偏压，所述正偏压不足以引起写入至这些半选择单元。然而，如果下一写入(WRITE)操作是针对单元2，3，且在字线WORD1已恢复至其未选择值2伏之前将位线BIT3变成2.5伏，则可能错误地写入单元1，3。因此，确保在向下面的位线施加位线脉冲之前所有字线均变成其未选择电压是很重要的。 
在下拉下面的字线之前下拉所有未选择的或先前选择的位线并施加高位线脉冲也是很重要的，因为如果任何未选择的位线仍为高，则下拉另一字线将引起处于为高但未选择的位线与最新下拉的字线之间交叉点处的单元受到干扰。 
为了避免来自存储单元的按顺序写入(或还有读取)之间的不完整切换的任何干扰，作为本发明的一新颖特征，反选控制装置75将先前所连接的信号线连接至未选择的电压UBL。当脉冲宽度控制信号WCTRL已通过晶体管73停用其脉冲时，反选控制信号75升高，并使未选择的偏置电压UBL施加到各自的位线上，例如图8中所例示的位线81。因此，在施加下一写入信号之前，已将前一位线(在此情况中为81)拉至未选择的UBL电平，且没有机会使下一写入信号干扰该先前选择的位线。沿循图8的实例，如果要访问的下一存储单元连接到位线82之一，则位线解码器输出92中的对应一者使位线驱动器74B中的对应一者将SBL CURRENT节点连接至位线82中的对应一者。在连接时，所选择的一个位线82将处于接近UBL的电压，并将保持处于该电压直到下一脉冲控制信号WCTRL向该新位线82施加由ICTRL选择的电流为止(电流将由ICTRL根据新存储单元是置位(SET)还是复位(RESET)来确定)。因此，为了避免任何干扰，有效的切换顺序如下： 
将先前选择的字线拉至其未选择的字线偏压； 
将先前选择的位线拉至其未选择的位线偏压； 
将所选择的字线拉至其所选择的低电平； 
根据要写入的值，在所选择脉冲宽度上，每一所选择的位线分别接收其所选择电流； 
将所选择的位线电压恢复至其未选择的低电平； 
且将所选择的字线电压恢复至其未选择的较高电平。 
在其他情况下，并不选择所有连接至一位线驱动器群组(例如由同一位线解码器输出91控制的驱动器77)的一位线群组进行写入。所述群组中的某些连接至一电路70，在群组中的其他位线的写入脉冲时间期间，装置73关闭，且其相关联的反选控制装置75接通。通过这种方式，连接至位线解码器输出的位线驱动器数量可比所选择的位线的数量大。例如，16个位线可由单个解码器控制，但是这16个位线中仅有8个位线是所选择的位线。可用等于由16个位线而非8个所选择位线所占用的宽度的宽度来构建解码器。这在3D存储阵列中尤其有用-在3D存储阵列中，位线构建在四个或甚至更多个层上，且可用于解码器的宽度相应地缩减成可用于解码器布局的正常宽度的四分之一或甚至更少。在此种情况下，所述群组中由同一解码器控制的各位线均接收来自其各自SBL CURRENT节点的三个条件之一。所述三个条件包括：1)置位电流，2)复位电流，或3)对于未选择的那些位线而言，未选择的位线偏压。群组中的位线驱动器通过图8a所示装置88将这三个条件中的任一条件传递给其相关联的位线。类似地，并非群组中的所有位线均同时被选择进行读取。 
当然，在其他实施例中，二极管之取向反向，且相应地将电压电平反向。重要的因素是要将所选择的线恢复至其未选择电平，以使在开始下一读取或写入操作之前所有二极管均变成反向偏置。应注意，如果所有单元均未被选择时，所有二极管均被反向偏置，从而将泄漏最小化，并将错误地干扰任何单元的机率最小化。 
应注意，尽管图8图解说明用于向所选择位线施加电流的电路，但是也提供用于使字线电压变成所选择电平的电路。然而，因为对于字线而言，所选择的电平较低而非较高，因而一n沟道晶体管提供所选择的字线偏压。由Roy E.Scheuerlein和MatthewP.Crowley于2002年11月27日申请的标题为“MULTI-HEADED DECODERSTRUCTURE UTILIZING MEMORY ARRAY LINE DRIVER WITH DUAL PURPOSEDRIVER DEVICE”的共同待决的第2003/0214841号美国专利申请案例示了用于在本发明中驱动阵列线并适于驱动字线的电路，该申请案以引用方式并入本文中。关于该申请案及其论述，参见(例如)图3。 
在一实施例中，要同时写入若干单元，所有所述单元位于一个字线但是若干位线上。在该实施例中，字线脉冲的定时足以使所选择的字线变成低电压一段时间，该时间长于施加任何用于写入逻辑0(施加至位线的短高电流脉冲)和逻辑1(施加至位线的较长较低电流脉冲，参见图7)的位线脉冲的时间。字线较佳为低电阻线，以便可同时写入一字线上的若干位而不会使字线出现电压摆动从而干扰对任何单元的写入。在一些实施例中，字线比位线短得多，在一实施例中，约为位线长度的八分之一。 
读取 
再参考图1，人们可以看出，在读取(READ)电压V1下，电路容易对处于复位 (RESET)状态(逻辑0)中的存储单元的极高电阻和低电流与处于置位(SET)状态(逻辑1)的存储单元的相对较高的电流进行区分。如果没有通过阵列的自所选择位线吸收电流的潜行路径，则此成立。通过使用于读取的差分放大器(参见图8b)的参考电压VREF等于未选择的字线偏压则会避免潜行路径。图9显示向存储单元阵列施加的用于读取存储单元的这些电压。如图9中所示，向未选择的字线(例如WORD2)并也向所选择的位线BIT2施加1.2伏的电压。由于同时向未选择的字线和所选择的位线施加1.2伏电压，因此半选择的存储单元(例如单元2，2)没有压降，并因此没有通过半选择单元(例如2，2)的潜行路径。对于未选择的单元(例如2，3)而言，仅有通过这些单元的二极管的反向偏压，且因此尽管所选择的单元的数量很大，但是泄漏电流小至不会影响未选择的字线(例如WORD2)上的偏压电平。 
运算放大器(例如图8(及8b)中所示的16)检测通过一个或多个选择用于读取的单元的电流。(为了有助于理解图8与图9之间的关系，图9包括也在图8中显示的电流镜结构70和运算放大器76。) 
图8b显示图8所示的运算放大器76的细节。在图8b中，运算放大器85将运算放大器85的负输入端上的SBL BIAS保持在VREF电平，其在该实例中为1.2伏。因为反馈电阻86将读取(READ)输出电压连接至SBL偏压线(其又通过驱动器和位线连接至所选择的单元)，所以通过电阻86的读取电流基本上等于通过所选择单元的电流，并因此指示所选择单元的状态。 
为了避免存在通过半选择单元的潜行路径，可使半选择单元的两个端子变成相同的电压。完成这一点的一简单方式是将运算放大器85的正输入端子连接至未选择的字线的电压电源。然后，运算放大器85将使用反馈电阻器86使所选择的位线和未选择的字线变成同一电压。 
三维阵列布局 
对于三维存储阵列而言，包括单个字的单元的群组可位于垂直堆栈中，且字线可包括在实体上贯穿许多由垂直定向的通路(有时称为Z通路，由于它沿z方向定向)连接的存储层的区段。可将存储器布置成使要一起编程的多个存储单元连接至单个字线并可处于不同的存储单元层上，尽管其将响应于单个地址进行编程。在另一实施例中，字线区段可由位于字线之上或之下的存储层中的存储单元共享，从而减少字线区段的数量并降低制造的复杂性。位线也可由位于之上和之下的存储单元共享。 
图10显示三维存储阵列的一部分，显示一适用的字线布局。Scheuerlein在共同让与的标题为“Word Line Arrangement Having Multi-Layer Word Line Segments forThree-Dimensional Memory Array”的第10/403,844号美国专利申请案也说明了这一结构，该专利申请案以引用方式并入本文中。该专利申请案的图9显示用于选择这种存储器区块的结构。在图10的布局中，字线WL访问16个存储单元，所述16个存储单元在三维集成电路存储阵列中的四个不同存储单元层上布置成4乘4阵列。16个位线 BL 1，1至BL 4，4贯穿该4乘4存储单元阵列延伸。为了简明起见，仅显示位线的一小部分。例如图10所示的其他存储单元位于这16个存储单元及所示位线部分正面或背面，并连接至未示出的不同字线。图10中所示的这16个存储单元可视为单个字，且存储器写入(WRITE)指令可涉及所有16个存储单元。然而，根据为写入至这16个存储单元所需的电流而定，单个电流镜结构(例如图8中所示结构70)可提供电流来对例如这四个存储单元M1，1至M4，1依序进行写入。在四个电流镜结构70控制下，可同时写入第一多个存储单元M1，1至M1，4。当字线WL仍然为低时(如上文结合图6所述)，使位线BLl5I至BL1，4变成其未选择的电平(参见上文对图8所示反选控制晶体管75的论述)，且通过位线BL2，1至BL2，4各自的位线驱动器(例如图8中的驱动器74B之一)选择位线BL2，1至BL2，4，以接收用于将所选择的值写入存储单元M2，1至M2，4中的受控电流和脉冲宽度。随后，当仍然选择字线WL时，对连接至字线WL的第三和第四列存储单元进行写入。 
为了加快这一过程，可向电流镜70施加控制电流ICTRL，其将在选择新位线以及激活写入脉冲WCTRL之前、以及在通过导通各自晶体管75来使先前位线变成其未选择的电压电平的同时驱动图10中的其中一个列。 
图11图解说明用于向图8所示电流镜70提供所选择的脉冲宽度WCTRL和所选择的电流ICTRL的电路。脉冲宽度选择器电路110包括一串具有由脉冲宽度选择多路复用器8所选择的长度的反相器1至7。或门9是一次有效装置，所述一次有效装置仅当其两个输入信号均为低时才提供低输出信号。但是，当脉冲时钟(PULSE CLOCK)输入信号已提供低信号且该低信号尚未通过反相器串传播至或门9时，这两个输入信号均只为低。因此，在此传播时间期间发生低脉冲。多路复用器8允许两种不同的脉冲宽度，使得当脉冲时钟信号仅通过反相器1-3传播时产生短脉冲宽度，而当所述信号通过所有7个反相器1-7传播时产生较长的脉冲。在制造期间通过选择反相器的大小和组成可精确地确定脉冲长度。 
电流选择电路120在要作为ICTRL向电流镜70施加的两种电流之间选择。电流产生器控制信号IGEN控制晶体管121至125。晶体管121是电流镜的主臂，在电流镜中，从臂是晶体管122或晶体管123至125的组合。注意，一个晶体管122将通过多路复用器126的置位控制电流ICTRLSet作为ICTRL电流提供给电流镜70的主臂中的脉冲控制晶体管72，同时三个晶体管123至125与多路复用器126并联连接以提供复位电流信号ICTRLReset。因此，ICTRLReset较高，并将引起电流镜70的从臂又提供较高的复位电流作为SBLCURRENT(另见图8)。在写入选择(WRITE SELECT)控制信号的控制下，多路复用器126在其两个输入电流之间选择。多路复用器126的输出与WCTRL信号相结合地确定SBL CURRENT是否将引起向所选择的存储单元写入置位(逻辑1)或复位(逻辑0)。 
显而易见，其他数量的晶体管和其他电路可替代地完成该任务。例如，图12显 示另一此种电路。在图12中，电流镜70由不具有脉冲宽度控制晶体管的电流镜170替换。脉冲控制由一不同的脉冲宽度产生器电路130以及不同的电流选择电路140来提供，所述脉冲宽度产生器电路130具有自反相器串提供不同长度的脉冲的并联或门11和12。脉冲宽度选择(PULSE WIDTH SELECT)信号使晶体管14和15之一导通，从而在要将存储单元置位时，向晶体管73e提供置位(SET)脉冲宽度信号WCTRLSet以得到低的较长的ICTRLSet电流，或者在要将存储单元复位时，向晶体管73f提供复位(RESET)脉冲宽度信号WCTRLReset以得到高的短ICTRLReset电流。 
在另一实施例中，提供四个不同的未选择偏置电压-每一存储子阵列的每一位线层提供一个所述电压。通过这种方式，可将每一层上的未选择位线与其他层上的未选择位线独立地进行偏置，在Roy E.Scheuerlein的标题为“Memory Device with Row andColumn Decoder Circuits Arranged in a Checkerboard Pattern Under a Plurality of MemoryArrays”的第6,735,104号美国专利中结合图8、9及10更全面地说明了其实施方式，所述专利以引用方式并入本文中。如在该所引用的专利中所述，可有利地由一组四个未选择的偏压产生器电路(每一层与一个偏压产生器电路相关联)产生此种未选择的偏压节点电压。每一此种未选择的偏压产生器电路接收地址信号，所述地址信号用来解码所选择的存储平面(即，所选择的阵列线层)以恰当地产生偏置电压或条件。此外，在可编程装置中，可接收其他信号，所述其他信号将运行模式传送给未选择的偏压产生器电路。例如，读取模式的未选择位线偏置电压可有可能与写入模式的未选择位线偏置电压不同，且如果解码器提供具有适宜电压水平的经解码的输出91，则上述多头解码器电路可有效地用于两种运行模式中的任意一种。 
在替代实施例中，将存储器线驱动器布置在存储阵列的相对侧上，并控制交替的存储器线。由于是驱动器而非存储器线宽度控制存储器线间距，所以存储器线间距可为存储器线驱动器的布局所允许的间距的二分之一。在上文引用的第6,735,104号美国专利的图4中图解说明了此种布局。 
在本发明的较佳实施例中，如本文结合图8a所述，每一阵列线驱动器电路(即，阵列线解码器“头”)较佳包括两个晶体管。不过，本发明还涵盖所述头的其他配置。例如，如果各种偏压条件适用于这一应用，则可专门使用N沟道晶体管。此外，如果布局面积允许，则可采用额外的晶体管来完成额外的功能。尽管已经详细论述了三维阵列，但是多头解码器电路也适用于具有仅一个存储单元平面的存储阵列中，尽管多头解码器的布局密度优点在具有不止一个存储平面的三维阵列中更加有利。 
字线也可称为行线或X线，且位线也可称为列线或Y线。“字”线与“位”线之间的区别可向所属技术领域中的技术人员传达至少两种不同的含义。在读取存储阵列时，某些从业者假定将字线保持在所选择的偏压电平并感测位线。就此而言，X线(或字线)频繁地而非总是连接至存储单元的阴极端子，且Y线(轨道线)频繁地而非总是连接至存储单元的阳极端子。第二，存储器组织(例如数据总线宽度、在一操作期 间同时读取的位数等)可表明一组两个阵列线更与数据“位”而非数据“字”对齐。本文中所用的字线和位线表示正交阵列线，并遵循所属技术领域中的常见假定-驱动字线并感测位线。但是，可以这两种方式中的任一方式应用本发明的优点。 
尽管上文的论述着重于三维存储阵列，然而本文中所用的存储阵列可以是具有形成在衬底中的或替代地形成于衬底上面的存储层的二维(平面)存储阵列。所述衬底既可为一单晶体衬底-例如可包括存储阵列的支持电路，也可为另一种类型的未必需要包括存储阵列的支持电路的衬底。例如，本发明的某些实施例可使用一种绝缘层上覆硅(SOI)结构来构建，而其他实施例则可使用一种蓝宝石上覆硅(SOS)结构来构建。或者，存储阵列可以是上文论述的具有一个以上存储单元平面的三维阵列。各存储平面可形成于一包括存储阵列的支持电路的衬底上面。本文中所用的具有三维存储阵列的集成电路假定为一单片式集成电路，而非封装在一起或十分接近或焊垫粘合在一起的多于一个单片式集成电路的组合件。 
包含存储阵列的集成电路通常将所述阵列细分成有时大量的较小阵列-有时也称作子阵列。本文中所述的阵列是一邻接的存储单元群组，其具有通常不会被解码器、驱动器、感测放大器及输入/输出电路隔断的邻接的字线及位线。包括一存储阵列的集成电路可具有一个阵列、多于一个阵列、或甚至大量的阵列。与本发明同时提出申请并以引用方式并入本文中的第11/040,256号(代理档案号MA-1 34)美国专利申请案说明了并非全部具有相同类型存储单元的存储层，并说明了具有一种类型单元的存储层与使用其他类型存储单元的存储层交替。其还说明了将多写相变存储单元与可编程只读存储单元相结合。还设想，同一阵列中的存储单元可具有两种运行模式，在一种模式中，阵列的子阵列中的反熔丝均已破裂以产生一可寻址存储器，且在另一模式中，阵列的另一子阵列中的所选择的反熔丝已经以一种图案破裂，以显示存储器的可识别特性-例如序列号、控制信息、微调模拟电路、设置冗余地址匹配信息、或所述装置的其他可定制的特征。在此种情况下，有用的存储阵列结构包括具有相变元件、反熔丝、及二极管的存储单元，以使任何存储单元既可用于存储频繁覆写的数据，又可用于存储控制信息。 
根据本发明的揭示内容的教示，预计所属技术领域的一般技术人员将能够很容易地实践本发明。本文所提供的对各实施例的说明据信可实现对本发明的充分了解及提供本发明的细节，从而使所属技术领域的技术人员能够实践本发明。然而，为清楚起见，并未显示及阐述本文所述实施形式的所有常规特征。当然，应了解，在开发任何此种实际的实施形式时，为实现开发者的特定目标，必须作出无数针对具体实施形式的决策，例如，符合与应用及商业有关的限制条件，且这些特定目标将因实施形式不同及研究者不同而有所不同。而且，应了解，此种开发工作可能既复杂又耗时，但对于受益于该揭示内容的所属技术领域的技术人员而言仍是一项常规工程设计任务。 
例如，对如下所作的决定均据信为所属技术领域的技术人员在开发一种商业上可 行的产品的情况下实践本发明时所通常面临的工程设计决定：每一阵列或子阵列内存储单元的数量，为字线及位线预解码器和解码器电路及位线检测电路所选的特定配置，以及字的组织。同样，阵列区块的数量及存储平面的数量也是一在工程设计时需要决定的事项。然而，尽管据信在实践本发明时仅需要作出常规的工程设计努力，然而，这些工程设计努力可能致使需要进行其他的发明性努力，这在开发具有较高要求及竞争力的产品中常常遇到。 
尽管通常假定为电路及实体结构，然而众所周知，在现代半导体设计及制作中，可将实体结构及电路实施为适于在后续设计、测试或制作阶段中以及在所形成的完工半导体集成电路中使用的计算机可读描述形式。相应地，涉及到传统电路或结构的权利要求项可以其特定语言相一致地依据计算机可读编码及其表示形式来阅读，无论是实施为媒体形式还是与适当的读取装置相组合，以便能够对对应的电路及/或结构进行制作、测试或设计改进。本发明打算包括所有在本文中所述及在随附权利要求书中所界定的电路、相关方法或操作、用于制作这些电路的相关方法、及这些电路及方法的计算机可读媒体编码。本文中所述的计算机可读媒体至少包括磁盘、磁带或其他磁性媒体、光学媒体、半导体媒体(例如闪速存储卡ROM)或电子媒体以及网络媒体、有线媒体、无线媒体或其他通信媒体。电路的编码可包括电路示意图信息、实体布局信息、性能仿真信息、及/或可包括任何可用于表示或传达电路的其他编码。 
尽管已在每一单元中包含二极管作为隔离装置的存储器上下文中对某些实施例进行了说明，但是本发明的教示据信可有利地用于在每一单元中包括任何非欧姆性导电隔离装置(例如MIM装置或有机聚合物非欧姆性导电装置)作为隔离装置的的存储单元。所述非欧姆性导电装置包含于已用于本说明和权利要求书中的“二极管”的通用解释中。 
前述细节仅说明了本发明许多种可能实施方案中的几种。为此，该详细说明旨在进行阐释而非进行限制。可根据本文所作的说明对本文所揭示实施例作出各种改动及修改，此并不背离本发明的范畴及精神。打算仅由下文的权利要求书-包括所有等价的权利要求-来界定本发明的范畴。具体而言，尽管是在硫属族化物相变材料上下文中说明较佳实施例，但是本发明的教示据信可有利地用于另一类型的存储单元，所述另一类型的存储单元包含能通过热激活而可逆地从一种状态切换到另一状态的存储器材料。尽管已在三维、现场可编程存储阵列中说明了某些实施例，但是应了解，并非必需此种阵列。此外，上文所述的各实施例是具体设想为单独使用以及以各种组合形式使用。相应地，本发明的范畴未必不包括未在本文中加以说明的其他实施例、变化形式及改良形式。 

Claims (26)

1.一种在包括存储单元阵列的集成电路中用于在不干扰未选择的存储单元的同时写入至少一个所选择的存储单元的方法，所述存储单元的每一者包括二极管和可通过热激活可逆地从一种状态切换成另一状态的存储器材料，且每一者串联连接在字线与位线之间，所述方法包括：
控制未连接至所述至少一个所选择的存储单元的字线和位线上的电压；
控制连接至所述至少一个所选择的存储单元的字线和位线中一者上的电压；及
控制连接至所述至少一个所选择的存储单元的所述字线和位线中另一者上的电流，以使所述电流产生所述热激活；
对连接至所述至少一个所选择的存储单元的所述字线和位线中之一者上的电压进行控制包括对连接至所述所选择的存储单元的所述字线上的电压进行控制，及
对连接至所述至少一个所选择的存储单元的所述字线和位线中另一者上的电流进行控制包括对连接至所述至少一个所选择的存储单元的所述位线上的电流进行控制；
其中使连接至所述至少一个所选择的存储单元的所述字线上的所述电压变成施加至所述存储单元阵列上的最低电压，且将连接至所述至少一个所选择的存储单元的所述位线上的所述电流拉至由电流镜所选择的值。
2.如权利要求1所述的方法，其中所述存储器材料包括相变材料。
3.如权利要求1所述的方法，其中对连接至所述至少一个所选择的存储单元的所述字线和位线上的电流和电压进行控制，以使所述至少一个所选择的存储单元两端的压降大于未选择的存储单元两端上的压降。
4.如权利要求1所述的方法，其中未连接至所述至少一个所选择的存储单元的位线上的所述电压与连接至所述至少一个所选择的存储单元的字线上的电压，相差一小于所述二极管的阈值电压的量。
5.如权利要求1所述的方法，其中未连接至所述至少一个所选择的存储单元的字线上的所述电压与连接至所述至少一个所选择的存储单元的位线上的电压，相差一小于所述二极管的阈值电压的量。
6.如权利要求1所述的方法，其中所述电流是由电压源来提供，所述电压源具有比未连接至所述至少一个所选择的存储单元的所述字线上的所述电压高的电压。
7.一种在包括存储单元阵列的集成电路中用于在不干扰未选择的存储单元的同时写入至少一个所选择的存储单元的方法，所述存储单元的每一者包括二极管和可通过热激活可逆地从一种状态切换成另一状态的存储器材料，且每一者串联连接在字线与位线之间，所述方法包括：
控制未连接至所述至少一个所选择的存储单元的字线和位线上的电压；
控制连接至所述至少一个所选择的存储单元的字线和位线中一者上的电压；及
控制连接至所述至少一个所选择的存储单元的所述字线和位线中另一者上的电流，以使所述电流产生所述热激活；
对连接至所述至少一个所选择的存储单元的所述字线和位线中之一者上的电压进行控制包括对连接至所述所选择的存储单元的所述字线上的电压进行控制，及
对连接至所述至少一个所选择的存储单元的所述字线和位线中另一者上的电流进行控制包括对连接至所述至少一个所选择的存储单元的所述位线上的电流进行控制；
其中使连接至所述至少一个所选择的存储单元的所述字线上的所述电压变成比未连接至所述至少一个所选择的存储单元的位线上的所述电压高的电压，且将连接至所述至少一个所选择的存储单元上的所述位线上的所述电流设置为由电流镜所选择的值。
8.如权利要求7所述的方法，其中所述电流是由电压源来提供，所述电压源具有比未连接至所述至少一个所选择的存储单元的所述字线上的所述电压高的电压。
9.如权利要求7所述的方法，其中所述存储器材料包括相变材料。
10.如权利要求7所述的方法，其中对连接至所述至少一个所选择的存储单元的所述字线和位线上的电流和电压进行控制，以使所述至少一个所选择的存储单元两端的压降大于未选择的存储单元两端上的压降。
11.如权利要求7所述的方法，其中未连接至所述至少一个所选择的存储单元的位线上的所述电压与连接至所述至少一个所选择的存储单元的字线上的电压，相差一小于所述二极管的阈值电压的量。
12.如权利要求7所述的方法，其中未连接至所述至少一个所选择的存储单元的字线上的所述电压与连接至所述至少一个所选择的存储单元的位线上的电压，相差一小于所述二极管的阈值电压的量。
13.一种在包括存储单元阵列的集成电路中用于在不干扰未选择的存储单元的同时写入至少一个所选择的存储单元的方法，所述存储单元的每一者包括二极管和可通过热激活可逆地从一种状态切换成另一状态的存储器材料，且每一者串联连接在字线与位线之间，所述方法包括：
控制未连接至所述至少一个所选择的存储单元的字线和位线上的电压；
控制连接至所述至少一个所选择的存储单元的字线和位线中一者上的电压；及
控制连接至所述至少一个所选择的存储单元的所述字线和位线中另一者上的电流，以使所述电流产生所述热激活；
对连接至所述至少一个所选择的存储单元的字线和位线中之一者上的电压进行控制包括对所述字线上的电压进行控制，及
对连接至所述至少一个所选择的存储单元的所述字线和位线中另一者上的电流进行控制包括对连接至第一存储单元的第一位线上的电流进行控制和对连接至第二存储单元的第二位线上的电流进行控制；
对连接至所述第一存储单元的所述第一位线上的电流进行控制包括将第一电流镜连接至所述第一存储单元，及
对连接至所述第二存储单元的所述第二位线上的电流进行控制包括将第二电流镜连接至所述第二存储单元；
其中写入至少一个所选择的存储单元包括写入多个所选择的存储单元。
14.如权利要求13所述的方法，其中所述存储器材料包括相变材料，且其中所述第一电流镜和第二电流镜使所述第一和第二存储单元中的所述相变材料呈不同的状态。
15.如权利要求13所述的方法，其中所述第一电流镜提供比所述第二电流镜所提供的电流至少大50％的电流。
16.如权利要求13所述的方法，其中所述第一电流镜向所述第一存储单元提供电流的周期至少是所述第二电流镜向所述第二存储单元提供电流期间的周期的两倍。
17.如权利要求13所述的方法，其中写入所述多个所选择的存储单元包括写入连接至第一多个位线的存储单元，同时将第二多个位线偏置至未选择的偏置电压。
18.如权利要求17所述的方法，其中写入连接至所述第一多个位线的存储单元包括同时写入由字线所选择的字的一部分，同时将由所述字线所选择的其它存储单元保持为未选择的偏置电压。
19.如权利要求13所述的方法，其中将所述存储单元形成在衬底上的多个层中。
20.如权利要求19所述的方法，其中同时写入位于所述多个层的不止一层之上的存储单元。
21.一种在集成电路存储单元阵列中用于读取所述阵列中至少一个所选择的存储单元的方法，所述存储单元的每一者包含与二极管串联的相变存储器元件，所述存储单元位于沿第一方向延伸的位线和沿第二方向延伸的字线的交叉点处，所述方法包括：
使所选择的位线和未选择的字线变成第一电压；
使未选择的位线和所选择的字线变成第二电压，所述第二电压
与所述第一电压相差一足以检测至少一个所选择的存储单元的状态的量；及
比所述第一电压大或小，以使得所述至少一个所选择的存储单元的所述二极管使其阳极处于比其阴极高的电压，且未连接至所述所选择的字线或所述所选择的位线的所述二极管使其阴极处于比其阳极高的电压；及
感测流过所述所选择的存储单元的电流。
22.如权利要求21所述的方法，其中所述存储单元阵列中的半选择的存储单元没有经历压降。
23.如权利要求21所述的方法，其中所述至少一个所选择的存储单元是位于形成所述存储单元阵列的集成电路的多个存储单元层上的多个所选择的存储单元。
24.如权利要求23所述的方法，其中同时读取位于多个存储单元层上的所述所选择的存储单元中的至少一些存储单元。
25.如权利要求21所述的方法，其中使所选择的位线和未选择的字线变成第一电压包括将所述未选择的字线连接至运算放大器的一个输入端，并将所述所选择的位线连接至所述运算放大器的另一输入端。
26.如权利要求21所述的方法，其中将所述存储单元形成于衬底上的多个存储单元层中。
CN2006800063019A 2005-01-19 2006-01-11 用于偏置相变存储阵列以进行可靠写入的方法 Expired - Fee Related CN101189679B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/040,262 US7307268B2 (en) 2005-01-19 2005-01-19 Structure and method for biasing phase change memory array for reliable writing
US11/040,262 2005-01-19
PCT/US2006/000776 WO2006078506A2 (en) 2005-01-19 2006-01-11 Structure and method for biasing phase change memory array for reliable writing

Publications (2)

Publication Number Publication Date
CN101189679A CN101189679A (zh) 2008-05-28
CN101189679B true CN101189679B (zh) 2013-04-10

Family

ID=36682933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800063019A Expired - Fee Related CN101189679B (zh) 2005-01-19 2006-01-11 用于偏置相变存储阵列以进行可靠写入的方法

Country Status (6)

Country Link
US (5) US7307268B2 (zh)
EP (1) EP1846954A4 (zh)
JP (1) JP4746634B2 (zh)
KR (1) KR100987503B1 (zh)
CN (1) CN101189679B (zh)
WO (1) WO2006078506A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8711596B2 (en) 2009-04-20 2014-04-29 Sandisk 3D Llc Memory system with data line switching scheme
US8913413B2 (en) 2008-08-25 2014-12-16 Sandisk 3D Llc Memory system with sectional data lines

Families Citing this family (250)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
US7226857B2 (en) 2004-07-30 2007-06-05 Micron Technology, Inc. Front-end processing of nickel plated bond pads
US7286439B2 (en) * 2004-12-30 2007-10-23 Sandisk 3D Llc Apparatus and method for hierarchical decoding of dense memory arrays using multiple levels of multiple-headed decoders
US7259038B2 (en) * 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
KR100701693B1 (ko) * 2005-05-26 2007-03-29 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
KR100855861B1 (ko) * 2005-12-30 2008-09-01 주식회사 하이닉스반도체 비휘발성 반도체 메모리 장치
JP2007201081A (ja) * 2006-01-25 2007-08-09 Elpida Memory Inc 半導体記憶装置
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
US20080025080A1 (en) * 2006-07-27 2008-01-31 Cswitch Corporation Method and apparatus for programming phase change devices
US7499355B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7492630B2 (en) * 2006-07-31 2009-02-17 Sandisk 3D Llc Systems for reverse bias trim operations in non-volatile memory
US7522448B2 (en) * 2006-07-31 2009-04-21 Sandisk 3D Llc Controlled pulse operations in non-volatile memory
US7495947B2 (en) * 2006-07-31 2009-02-24 Sandisk 3D Llc Reverse bias trim operations in non-volatile memory
US7499304B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Systems for high bandwidth one time field-programmable memory
US7719874B2 (en) * 2006-07-31 2010-05-18 Sandisk 3D Llc Systems for controlled pulse operations in non-volatile memory
JP4869006B2 (ja) * 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
US9601493B2 (en) 2006-11-29 2017-03-21 Zeno Semiconductor, Inc Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8194451B2 (en) 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US7760548B2 (en) 2006-11-29 2010-07-20 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8077536B2 (en) 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US8159868B2 (en) 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US9391079B2 (en) 2007-11-29 2016-07-12 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US8514622B2 (en) * 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US7719899B2 (en) * 2007-02-13 2010-05-18 Micron Technology, Inc. Circuits, systems and methods for driving high and low voltages on bit lines in non-volatile memory
US7583554B2 (en) * 2007-03-02 2009-09-01 Freescale Semiconductor, Inc. Integrated circuit fuse array
US7787323B2 (en) * 2007-04-27 2010-08-31 Freescale Semiconductor, Inc. Level detect circuit
US9230651B2 (en) 2012-04-08 2016-01-05 Zeno Semiconductor, Inc. Memory device having electrically floating body transitor
US7608851B2 (en) * 2007-05-08 2009-10-27 International Business Machines Corporation Switch array circuit and system using programmable via structures with phase change materials
JP4410272B2 (ja) * 2007-05-11 2010-02-03 株式会社東芝 不揮発性メモリ装置及びそのデータ書き込み方法
JP4427560B2 (ja) * 2007-05-21 2010-03-10 株式会社東芝 不揮発性メモリ装置のデータ書き込み方法
US7684227B2 (en) * 2007-05-31 2010-03-23 Micron Technology, Inc. Resistive memory architectures with multiple memory cells per access device
US7848138B2 (en) * 2007-06-01 2010-12-07 Intel Corporation Biasing a phase change memory device
JP5216254B2 (ja) * 2007-06-22 2013-06-19 株式会社船井電機新応用技術研究所 メモリ素子アレイ
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7846785B2 (en) 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
CN100517743C (zh) * 2007-08-03 2009-07-22 中国科学院上海微系统与信息技术研究所 一种抗辐照高可靠的相变存储器器件单元及其制作方法
US7847338B2 (en) 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8242479B2 (en) * 2007-11-15 2012-08-14 Panasonic Corporation Nonvolatile memory apparatus and manufacturing method thereof
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8174886B2 (en) 2007-11-29 2012-05-08 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8264875B2 (en) 2010-10-04 2012-09-11 Zeno Semiconducor, Inc. Semiconductor memory device having an electrically floating body transistor
US8130548B2 (en) * 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8027191B2 (en) 2007-11-30 2011-09-27 Bae Systems Information And Electronic Systems Integration Inc. Write circuit for providing distinctive write currents to a chalcogenide memory cell
TWI328816B (en) * 2007-12-06 2010-08-11 Ind Tech Res Inst Phase change memory and method of controlling phase change memory
JP5063337B2 (ja) 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
JP5049814B2 (ja) 2008-02-14 2012-10-17 株式会社東芝 不揮発性半導体記憶装置のデータ書き込み方法
JP4719233B2 (ja) * 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
US8014200B2 (en) 2008-04-08 2011-09-06 Zeno Semiconductor, Inc. Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating
JP2009272015A (ja) * 2008-05-09 2009-11-19 Spansion Llc 半導体装置及びその制御方法
US7692975B2 (en) * 2008-05-09 2010-04-06 Micron Technology, Inc. System and method for mitigating reverse bias leakage
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
US8111539B2 (en) 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
US7978507B2 (en) * 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
KR101001304B1 (ko) * 2008-07-08 2010-12-14 서울대학교산학협력단 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법
KR20100024800A (ko) * 2008-08-26 2010-03-08 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
USRE47381E1 (en) 2008-09-03 2019-05-07 Zeno Semiconductor, Inc. Forming semiconductor cells with regions of varying conductivity
US8027209B2 (en) * 2008-10-06 2011-09-27 Sandisk 3D, Llc Continuous programming of non-volatile memory
KR20110086089A (ko) 2008-10-20 2011-07-27 더 리젠츠 오브 더 유니버시티 오브 미시건 실리콘계 나노스케일 크로스바 메모리
US7978496B2 (en) * 2008-12-18 2011-07-12 Sandisk 3D Llc Method of programming a nonvolatile memory device containing a carbon storage material
US8120068B2 (en) * 2008-12-24 2012-02-21 Sandisk 3D Llc Three-dimensional memory structures having shared pillar memory cells
US8377741B2 (en) * 2008-12-30 2013-02-19 Stmicroelectronics S.R.L. Self-heating phase change memory cell architecture
US11908899B2 (en) 2009-02-20 2024-02-20 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
JP4881400B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 不揮発性半導体記憶装置、及びそのスクリーニング方法
KR20100111531A (ko) * 2009-04-07 2010-10-15 삼성전자주식회사 다이오드를 갖는 메모리 장치 및 그 제조 방법
CN102077348B (zh) * 2009-06-03 2014-04-30 松下电器产业株式会社 非易失性存储元件和具备该非易失性存储元件的半导体存储装置
KR101097435B1 (ko) * 2009-06-15 2011-12-23 주식회사 하이닉스반도체 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법
JP5178637B2 (ja) * 2009-06-18 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
WO2011004448A1 (ja) * 2009-07-06 2011-01-13 株式会社日立製作所 半導体記憶装置およびその製造方法
US20110057161A1 (en) * 2009-09-10 2011-03-10 Gurtej Sandhu Thermally shielded resistive memory element for low programming current
CN102024494B (zh) * 2009-09-11 2014-01-08 中芯国际集成电路制造(上海)有限公司 绿色晶体管、电阻随机存储器及其驱动方法
US8199556B2 (en) * 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
KR20110040461A (ko) * 2009-10-14 2011-04-20 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
SG10201700467UA (en) * 2010-02-07 2017-02-27 Zeno Semiconductor Inc Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US10461084B2 (en) 2010-03-02 2019-10-29 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9922981B2 (en) 2010-03-02 2018-03-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8284597B2 (en) 2010-05-06 2012-10-09 Macronix International Co., Ltd. Diode memory
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
WO2012002931A1 (en) * 2010-06-29 2012-01-05 Hewlett-Packard Development Company, L.P. Method and system for encoding data for storage in a memory array
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8284589B2 (en) * 2010-08-20 2012-10-09 Sandisk 3D Llc Single device driver circuit to control three-dimensional memory element array
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8264868B2 (en) 2010-10-25 2012-09-11 Hewlett-Packard Development Company, L.P. Memory array with metal-insulator transition switching devices
US8685783B2 (en) 2010-10-27 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory cell
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8582359B2 (en) 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
JP5426581B2 (ja) * 2011-01-14 2014-02-26 株式会社東芝 半導体記憶装置
WO2012123973A1 (en) * 2011-03-11 2012-09-20 Micron Technology, Inc. Devices and methods to program a memory cell
US8957458B2 (en) 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8477555B2 (en) * 2011-06-30 2013-07-02 Intel Corporation Deselect drivers for a memory array
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8570786B2 (en) * 2011-07-07 2013-10-29 Kabushiki Kaisha Toshiba Memory device and fabricating method thereof
US9252191B2 (en) 2011-07-22 2016-02-02 Crossbar, Inc. Seed layer for a p+ silicon germanium material for a non-volatile memory device and method
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8873271B2 (en) 2011-08-14 2014-10-28 International Business Machines Corporation 3D architecture for bipolar memory using bipolar access device
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
KR20130020426A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR20130021760A (ko) * 2011-08-23 2013-03-06 삼성전자주식회사 자기터널접합 브레이크 다운을 이용한 안티퓨즈 회로, 및 이를 포함하는 반도체 장치
US9025358B2 (en) 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
KR20130059007A (ko) * 2011-11-28 2013-06-05 삼성전자주식회사 불휘발성 메모리 및 그것을 포함하는 메모리 장치
KR20130072842A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프로그램 펄스 발생 회로 및 이를 구비하는 비휘발성 메모리 장치
US8581224B2 (en) 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
CN107331416B (zh) 2012-02-16 2020-11-10 芝诺半导体有限公司 包括初级和二级电晶体的存储单元
KR20130101351A (ko) * 2012-03-05 2013-09-13 에스케이하이닉스 주식회사 저항성 메모리 소자 및 그 제조 방법
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
KR101917294B1 (ko) * 2012-03-23 2018-11-12 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US8938575B2 (en) 2012-04-03 2015-01-20 Hewlett-Packard Development Company, L. P. Minimized half-select current in multi-state memories
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9479264B2 (en) * 2012-06-29 2016-10-25 Futurewei Technologies, Inc. Avalanche photodiode bias control in passive optical networks
US8896096B2 (en) * 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
US9583556B2 (en) 2012-07-19 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
US8824188B2 (en) * 2012-08-06 2014-09-02 Macronix International Co., Ltd. Operating method for memory device and memory array and operating method for the same
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US8804449B2 (en) 2012-09-06 2014-08-12 Micron Technology, Inc. Apparatus and methods to provide power management for memory devices
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
CN102881333B (zh) * 2012-09-25 2016-09-07 北京大学 移位寄存器电路和芯片
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9029922B2 (en) 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9275723B2 (en) 2013-04-10 2016-03-01 Zeno Semiconductor, Inc. Scalable floating body memory cell for memory compilers and method of using floating body memories with memory compilers
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
US8953387B2 (en) 2013-06-10 2015-02-10 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
WO2014209392A1 (en) * 2013-06-28 2014-12-31 Intel Corporation Apparatus for low power write and read operations for resistive memory
US9281022B2 (en) 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
US9312005B2 (en) 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
US9558820B2 (en) 2013-10-29 2017-01-31 Hewlett Packard Enterprise Development Lp Resistive crosspoint memory array sensing
US9548119B2 (en) 2014-01-15 2017-01-17 Zeno Semiconductor, Inc Memory device comprising an electrically floating body transistor
WO2015112167A1 (en) 2014-01-24 2015-07-30 Hewlett-Packard Development Company, L.P. Bit-flip coding
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9263675B2 (en) * 2014-02-19 2016-02-16 Micron Technology, Inc. Switching components and memory units
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9324423B2 (en) 2014-05-07 2016-04-26 Micron Technology, Inc. Apparatuses and methods for bi-directional access of cross-point arrays
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
KR102140787B1 (ko) * 2014-07-07 2020-08-03 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9496053B2 (en) 2014-08-15 2016-11-15 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9361195B2 (en) 2014-11-12 2016-06-07 International Business Machines Corporation Mirroring in three-dimensional stacked memory
US9373397B1 (en) 2014-12-04 2016-06-21 Sony Corporation Page programming sequences and assignment schemes for a memory device
US9613691B2 (en) * 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
KR102681163B1 (ko) 2015-04-29 2024-07-04 제노 세미컨덕터, 인크. 백바이어스를 이용한 드레인 전류가 향상된 트랜지스터 및 메모리 셀
US10553683B2 (en) 2015-04-29 2020-02-04 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
WO2016182562A1 (en) * 2015-05-12 2016-11-17 Hewlett Packard Enterprise Development Lp Non-volatile resistance memory devices including a volatile selector
KR102416979B1 (ko) * 2015-06-17 2022-07-05 인텔 코포레이션 난수 발생기
US9575671B1 (en) 2015-08-11 2017-02-21 International Business Machines Corporation Read distribution in a three-dimensional stacked memory based on thermal profiles
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
EP3284092B1 (en) * 2015-09-25 2019-06-19 Hewlett-Packard Enterprise Development LP Crossbar arrays for calculating matrix multiplication
WO2017058206A1 (en) * 2015-09-30 2017-04-06 Hewlett-Packard Development Company, L.P. Biasing crossbar memory arrays
US11579677B2 (en) 2015-12-18 2023-02-14 Hewlett Packard Enterprise Development Lp Memristor crossbar arrays to activate processors
WO2017105514A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Apparatus and method of in-memory computation using non-volatile arrays
KR102490305B1 (ko) * 2016-01-19 2023-01-20 에스케이하이닉스 주식회사 전자 장치
US10476680B2 (en) * 2016-02-03 2019-11-12 Ememory Technology Inc. Electronic device with self-protection and anti-cloning capabilities and related method
KR20170097813A (ko) * 2016-02-18 2017-08-29 에스케이하이닉스 주식회사 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치
US20180137927A1 (en) * 2016-04-16 2018-05-17 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer
US9824767B1 (en) 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
DE102016112765B4 (de) * 2016-07-12 2024-04-25 Infineon Technologies Ag Magnetspeicherbauelement und Verfahren zum Betreiben desselben
US10079301B2 (en) 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
GB2555481B (en) * 2016-11-01 2019-07-17 Evonetix Ltd Resistance measurement
IT201600121631A1 (it) 2016-11-30 2018-05-30 St Microelectronics Srl Dispositivo di memoria a cambiamento di fase con un circuito di pilotaggio di linea di parola a elevata velocita'
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10424358B2 (en) 2017-06-12 2019-09-24 Sandisk Technologies Llc Bias control circuit with distributed architecture for memory cells
US10157671B1 (en) * 2017-09-12 2018-12-18 Macronix International Co., Ltd. Fast switching 3D cross-point array
FR3073075B1 (fr) * 2017-10-27 2020-09-04 St Microelectronics Crolles 2 Sas Point memoire a materiau a changement de phase
FR3073076A1 (fr) * 2017-10-27 2019-05-03 Stmicroelectronics (Crolles 2) Sas Point memoire a materiau a changement de phase
US10395738B2 (en) 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
US10366747B2 (en) 2017-11-30 2019-07-30 Micron Technology, Inc. Comparing input data to stored data
US10373682B2 (en) 2017-12-27 2019-08-06 Sandisk Technologies Llc Write set operation for memory device with bit line capacitor drive
KR102427895B1 (ko) * 2018-02-08 2022-08-02 에스케이하이닉스 주식회사 저항 메모리 소자의 읽기 방법
TWI835705B (zh) 2018-04-18 2024-03-11 美商季諾半導體股份有限公司 包括電性浮體電晶體的記憶裝置
US10732933B2 (en) * 2018-05-10 2020-08-04 Sandisk Technologies Llc Generating random bitstreams with magnetic tunnel junctions
KR102105936B1 (ko) 2018-06-25 2020-05-28 포항공과대학교 산학협력단 웨이트 행렬 입력 회로 및 웨이트 행렬 회로
US10861546B2 (en) * 2018-12-17 2020-12-08 SK Hynix Inc. Semiconductor memory device capable of adjusting a wordline voltage for a write operation
US11600663B2 (en) 2019-01-11 2023-03-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor
CN110288951B (zh) * 2019-06-20 2021-04-02 上海天马微电子有限公司 固态全反射显示面板、显示装置和驱动方法
US10867671B1 (en) * 2019-07-02 2020-12-15 Micron Technology, Inc. Techniques for applying multiple voltage pulses to select a memory cell
US11037613B2 (en) 2019-07-17 2021-06-15 Micron Technology, Inc. Implementations to store fuse data in memory devices
CN112863584A (zh) * 2019-11-28 2021-05-28 长鑫存储技术有限公司 一次可编程存储器的读写电路
CN111755046A (zh) * 2020-05-19 2020-10-09 中国科学院上海微系统与信息技术研究所 一种存储器装置的偏置方法
IT202000032270A1 (it) * 2020-12-23 2022-06-23 St Microelectronics Srl Memoria a cambiamento di fase multilivello, metodo per fabbricare la memoria a cambiamento di fase multilivello e metodi per programmare e leggere la memoria a cambiamento di fase multilivello
CN115035933A (zh) * 2022-06-30 2022-09-09 长江先进存储产业创新中心有限责任公司 一种相变存储器的操作方法、相变存储器及存储器系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030002338A1 (en) * 2001-06-29 2003-01-02 Daniel Xu Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US20040114413A1 (en) * 2002-12-13 2004-06-17 Parkinson Ward D. Memory and access devices

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499557A (en) 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
GB8400959D0 (en) 1984-01-13 1984-02-15 British Petroleum Co Plc Semiconductor device
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
WO1994026083A1 (en) 1993-04-23 1994-11-10 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
US5535156A (en) 1994-05-05 1996-07-09 California Institute Of Technology Transistorless, multistable current-mode memory cells and memory arrays and methods of reading and writing to the same
US5559732A (en) 1994-12-27 1996-09-24 Syracuse University Branched photocycle optical memory device
US5684732A (en) 1995-03-24 1997-11-04 Kawasaki Steel Corporation Semiconductor devices
JP3361006B2 (ja) * 1995-03-24 2003-01-07 川崎マイクロエレクトロニクス株式会社 半導体デバイス
JP2987328B2 (ja) 1995-06-02 1999-12-06 シリコニックス・インコーポレイテッド 双方向電流阻止機能を備えたトレンチ型パワーｍｏｓｆｅｔ
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5741720A (en) 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5700737A (en) 1996-02-26 1997-12-23 Taiwan Semiconductor Manufactured Company Ltd. PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination
US5792569A (en) 1996-03-19 1998-08-11 International Business Machines Corporation Magnetic devices and sensors based on perovskite manganese oxide materials
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5835396A (en) 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
NO973993L (no) 1997-09-01 1999-03-02 Opticom As Leseminne og leseminneinnretninger
US6111784A (en) 1997-09-18 2000-08-29 Canon Kabushiki Kaisha Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element
US5991193A (en) 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US5904507A (en) 1998-02-23 1999-05-18 National Semiconductor Corporation Programmable anti-fuses using laser writing
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6515343B1 (en) 1998-11-19 2003-02-04 Quicklogic Corporation Metal-to-metal antifuse with non-conductive diffusion barrier
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
FR2805682B1 (fr) * 2000-02-28 2002-05-31 St Microelectronics Sa Dispositif de comparaison a tres base consommation
SE516496C2 (sv) 2000-04-03 2002-01-22 Haldex Brake Prod Ab Bromsmekanism
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6631085B2 (en) 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6567287B2 (en) 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
US6856572B2 (en) 2000-04-28 2005-02-15 Matrix Semiconductor, Inc. Multi-headed decoder structure utilizing memory array line driver with dual purpose driver device
EP1312120A1 (en) 2000-08-14 2003-05-21 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
US6515888B2 (en) 2000-08-14 2003-02-04 Matrix Semiconductor, Inc. Low cost three-dimensional memory array
US6624011B1 (en) 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
US6777773B2 (en) 2000-08-14 2004-08-17 Matrix Semiconductor, Inc. Memory cell with antifuse layer formed at diode junction
US6664639B2 (en) 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6611453B2 (en) 2001-01-24 2003-08-26 Infineon Technologies Ag Self-aligned cross-point MRAM device with aluminum metallization layers
US6618295B2 (en) 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6635556B1 (en) 2001-05-17 2003-10-21 Matrix Semiconductor, Inc. Method of preventing autodoping
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6584029B2 (en) 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
US6567301B2 (en) 2001-08-09 2003-05-20 Hewlett-Packard Development Company, L.P. One-time programmable unit memory cell based on vertically oriented fuse and diode and one-time programmable memory using the same
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6889307B1 (en) 2001-11-16 2005-05-03 Matrix Semiconductor, Inc. Integrated circuit incorporating dual organization memory array
US6534841B1 (en) 2001-12-14 2003-03-18 Hewlett-Packard Company Continuous antifuse material in memory structure
US6667900B2 (en) * 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6693823B2 (en) 2002-01-02 2004-02-17 Intel Corporation Minimization of metal migration in magnetic random access memory
US6559516B1 (en) 2002-01-16 2003-05-06 Hewlett-Packard Development Company Antifuse structure and method of making
US7038248B2 (en) 2002-02-15 2006-05-02 Sandisk Corporation Diverse band gap energy level semiconductor device
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US7663132B2 (en) * 2002-04-04 2010-02-16 Kabushiki Kaisha Toshiba Resistance change memory device
US6642603B1 (en) 2002-06-27 2003-11-04 Matrix Semiconductor, Inc. Same conductivity type highly-doped regions for antifuse memory cell
US6952043B2 (en) 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7176064B2 (en) 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US7265049B2 (en) 2002-12-19 2007-09-04 Sandisk 3D Llc Ultrathin chemically grown oxide film as a dopant diffusion barrier in semiconductor devices
US20050226067A1 (en) 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
AU2003296988A1 (en) 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US7285464B2 (en) 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
US20050158950A1 (en) 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US6946719B2 (en) 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
US20060249753A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7238607B2 (en) 2002-12-19 2007-07-03 Sandisk 3D Llc Method to minimize formation of recess at surface planarized by chemical mechanical planarization
US8637366B2 (en) 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
CN1764982B (zh) * 2003-03-18 2011-03-23 株式会社东芝 相变存储器装置及其制造方法
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US7335906B2 (en) * 2003-04-03 2008-02-26 Kabushiki Kaisha Toshiba Phase change memory device
JP2004319587A (ja) * 2003-04-11 2004-11-11 Sharp Corp メモリセル、メモリ装置及びメモリセル製造方法
US7511352B2 (en) 2003-05-19 2009-03-31 Sandisk 3D Llc Rail Schottky device and method of making
US7688621B2 (en) * 2003-06-03 2010-03-30 Samsung Electronics Co., Ltd. Memory system, memory device and apparatus including writing driver circuit for a variable resistive memory
US7423304B2 (en) 2003-12-05 2008-09-09 Sandisck 3D Llc Optimization of critical dimensions and pitch of patterned features in and above a substrate
US7474000B2 (en) 2003-12-05 2009-01-06 Sandisk 3D Llc High density contact to relaxed geometry layers
US7172840B2 (en) 2003-12-05 2007-02-06 Sandisk Corporation Photomask features with interior nonprinting window using alternating phase shifting
US6951780B1 (en) 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
US20050221200A1 (en) 2004-04-01 2005-10-06 Matrix Semiconductor, Inc. Photomask features with chromeless nonprinting phase shifting window
US7307013B2 (en) 2004-06-30 2007-12-11 Sandisk 3D Llc Nonselective unpatterned etchback to expose buried patterned features
US20060067117A1 (en) 2004-09-29 2006-03-30 Matrix Semiconductor, Inc. Fuse memory cell comprising a diode, the diode serving as the fuse element
US7224013B2 (en) 2004-09-29 2007-05-29 Sandisk 3D Llc Junction diode comprising varying semiconductor compositions
US7365355B2 (en) * 2004-11-08 2008-04-29 Ovonyx, Inc. Programmable matrix array with phase-change material
US7259038B2 (en) 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
US7465951B2 (en) 2005-01-19 2008-12-16 Sandisk Corporation Write-once nonvolatile phase change memory array
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7517796B2 (en) 2005-02-17 2009-04-14 Sandisk 3D Llc Method for patterning submicron pillars
US7545667B2 (en) * 2006-03-30 2009-06-09 International Business Machines Corporation Programmable via structure for three dimensional integration technology
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
US8102694B2 (en) * 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030002338A1 (en) * 2001-06-29 2003-01-02 Daniel Xu Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US20040114413A1 (en) * 2002-12-13 2004-06-17 Parkinson Ward D. Memory and access devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8913413B2 (en) 2008-08-25 2014-12-16 Sandisk 3D Llc Memory system with sectional data lines
US8711596B2 (en) 2009-04-20 2014-04-29 Sandisk 3D Llc Memory system with data line switching scheme

Also Published As

Publication number Publication date
KR100987503B1 (ko) 2010-10-13
US8102698B2 (en) 2012-01-24
US8385141B2 (en) 2013-02-26
US7859884B2 (en) 2010-12-28
EP1846954A2 (en) 2007-10-24
EP1846954A4 (en) 2014-02-26
WO2006078506A2 (en) 2006-07-27
US20110110149A1 (en) 2011-05-12
JP2008527613A (ja) 2008-07-24
US20130135925A1 (en) 2013-05-30
WO2006078506A3 (en) 2007-10-04
KR20080039829A (ko) 2008-05-07
US8576609B2 (en) 2013-11-05
JP4746634B2 (ja) 2011-08-10
US20110310662A1 (en) 2011-12-22
US20080130352A1 (en) 2008-06-05
US20060157679A1 (en) 2006-07-20
CN101189679A (zh) 2008-05-28
US7307268B2 (en) 2007-12-11

Similar Documents

Publication Publication Date Title
CN101189679B (zh) 用于偏置相变存储阵列以进行可靠写入的方法
EP1609154B1 (en) Phase change memory device
US7755934B2 (en) Resistance change memory device
US6928022B2 (en) Write driver circuit in phase change memory device and method for applying write current
KR101903801B1 (ko) 3차원 메모리 소자 어레이를 제어하기 위한 단일-장치 드라이버 회로
JP5760161B2 (ja) ３次元構造を有する半導体メモリ装置
JP5384653B2 (ja) 不揮発性メモリの連続的なプログラミング
CN101069296B (zh) 用于电热可编程器件的电介质反熔丝及其制造方法
US7706167B2 (en) Resistance change memory device
TW201015550A (en) Smart detection circuit for writing to non-volatile storage
JP2012524362A (ja) データ線切り替えスキームを備えるメモリシステム
EP3772064A1 (en) A memory device and a method for configuring a memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES LLC

Address before: Texas, USA

Patentee before: Sandy Technology Corp.

TR01 Transfer of patent right

Effective date of registration: 20160727

Address after: Texas, USA

Patentee after: Sandy Technology Corp.

Address before: California, USA

Patentee before: Sandisk 3D LLC

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130410

Termination date: 20210111

CF01 Termination of patent right due to non-payment of annual fee