CN100550341C - 形成半导体器件的隔离层的方法 - Google Patents

形成半导体器件的隔离层的方法 Download PDF

Info

Publication number
CN100550341C
CN100550341C CNB2007100072601A CN200710007260A CN100550341C CN 100550341 C CN100550341 C CN 100550341C CN B2007100072601 A CNB2007100072601 A CN B2007100072601A CN 200710007260 A CN200710007260 A CN 200710007260A CN 100550341 C CN100550341 C CN 100550341C
Authority
CN
China
Prior art keywords
groove
insulating barrier
interval body
forms
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100072601A
Other languages
English (en)
Other versions
CN101174575A (zh
Inventor
董且德
赵挥元
金正根
郑哲谟
金奭中
李正九
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101174575A publication Critical patent/CN101174575A/zh
Application granted granted Critical
Publication of CN100550341C publication Critical patent/CN100550341C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种形成半导体器件的隔离层的方法包括在半导体衬底的隔离区内形成第一沟槽。在每一所述第一沟槽的侧壁上形成间隔体。在位于对应的第一沟槽之下的隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。在每一所述第二沟槽的侧壁和底面上形成第一氧化物层。以绝缘层填充所述第一沟槽。

Description

形成半导体器件的隔离层的方法
技术领域
本发明涉及一种半导体器件，更具体而言，涉及一种采用浅沟槽隔离(STI)工艺形成半导体器件的隔离层的方法。
背景技术
在半导体器件的制造过程中，形成用于使形成于衬底上的半导体器件(例如晶体管)电绝缘的隔离层。常规上，通过局部氧化法的LOCOS工艺形成隔离层。随着器件集成度的提高，目前通过STI工艺形成隔离层。
执行STI工艺，从而通过对半导体衬底的隔离区的蚀刻形成沟槽。以绝缘材料填充所述沟槽。用于制造半导体器件的STI工艺克服了LOCOS工艺中的鸟喙的产生。但是，随着器件集成度的提高，降低了每一沟槽的宽度。因而，难以采用绝缘材料填充所述沟槽。
发明内容
本发明的一个实施例涉及形成半导体器件的隔离层的方法。在沟槽内低于衬底表面的位置处形成空穴。所述空穴不影响后续工艺，并且可以在具有窄宽度的沟槽内容易地形成隔离层。
在一个实施例中，一种形成半导体器件的隔离层的方法包括在半导体衬底的隔离区内形成第一沟槽。在每一所述第一沟槽的侧壁上形成间隔体。在所述间隔体之内的所述隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。在每一所述第二沟槽的侧壁和底面上形成第一氧化物层。以绝缘层填充所述第一沟槽。
在另一个实施例中，一种形成半导体器件的隔离层的方法包括在半导体衬底上形成隧道绝缘层、电子存储层和隔离掩模。蚀刻隔离区的所述隔离掩模、所述电子存储层、所述隧道绝缘层和所述半导体衬底，以形成第一沟槽。在所述第一沟槽、所述电子存储层和所述隔离掩模的侧壁上形成间隔体。在所述间隔体之内的所述隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。在每一所述第二沟槽的侧壁和底面上形成第一氧化物层。以绝缘层填充所述第一沟槽，从而在每一所述第二沟槽内形成空穴。
在另一个实施例中，一种形成半导体器件的隔离层的方法包括在半导体衬底的隔离区内形成第一沟槽。通过自由基氧化工艺氧化每一所述第一沟槽的侧壁和底面，以形成第一氧化物层。在每一所述第一沟槽的侧壁上形成氧化预防间隔体。在具有所述氧化预防间隔体的所述隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。以第二氧化物层填充所述第二沟槽。以绝缘层填充所述第一沟槽。
在又一个实施例中，一种形成半导体器件的隔离层的方法包括在半导体衬底上形成隧道绝缘层、电子存储层和隔离掩模。蚀刻隔离区的所述隔离掩模、所述电子存储层、所述隧道绝缘层和所述半导体衬底，以形成第一沟槽。通过自由基氧化工艺氧化每一所述第一沟槽的侧壁和底面，以形成第一氧化物层。在所述第一沟槽、所述电子存储层和所述隔离掩模的侧壁上形成氧化预防间隔体。在位于所述氧化预防间隔体内的所述隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。以第二氧化物层填充所述第二沟槽。以绝缘层填充所述第一沟槽。
附图说明
图1A到图1H是示出了根据本发明实施例的半导体器件的隔离层的形成方法的截面图。
图2A和图2B是示出了根据本发明另一实施例的半导体器件的隔离层的形成方法的截面图。
图3是示出了在形成根据本发明实施例的半导体器件的隔离层时所形成的沟槽的TEM照片。
具体实施方式
将参考附图结合具体实施例描述本发明。图1A到图1H是示出了根据本发明实施例的半导体器件的隔离层的形成方法的截面图。
参考图1A，在半导体衬底100上依次形成隧道绝缘层102、电子存储层104和隔离掩模112。隔离掩模112可以包括缓冲氧化物层106、氮化物层108和硬掩模110的叠层结构。可以采用氮化物、氧化物、SiON或无定形碳形成硬掩模110。电子存储层104形成了闪速存储器件的浮置栅极。可以采用多晶硅或氮化硅层形成电子存储层104。或者，可以采用任何能够存储电子的材料形成电子存储层104。
参考图1B，依次对所述隔离区的隔离掩模112、电子存储层104和隧道绝缘层102进行蚀刻，以暴露半导体衬底100的隔离区。在下文中将对此予以详细描述。
在隔离掩模112上涂覆光致抗蚀剂(未示出)。执行曝光和显影过程，以形成光致抗蚀剂图案(未示出)，所述隔离区的所述隔离掩模112通过所述光致抗蚀剂图案暴露。利用所述光致抗蚀剂图案，通过蚀刻过程对所述隔离掩模112的隔离区进行蚀刻。之后，去除所述光致抗蚀剂图案。
利用隔离掩模112，通过蚀刻过程对电子存储层104和隧道绝缘层102进行蚀刻。相应地，暴露了隔离区的半导体衬底100。在蚀刻氮化物层108、缓冲氧化物层106、电子存储层104和隧道绝缘层102的过程中，硬掩模110也被蚀刻至一定厚度。
通过第一蚀刻过程蚀刻隔离区的暴露的半导体衬底100，以形成第一沟槽114。在对应于总目标深度的大约1/6到大约1/3的深度处形成第一沟槽114。例如，可以通过将半导体衬底蚀刻至大约50到大约2000埃的厚度形成第一沟槽114。可以通过在第一沟槽114的侧壁上执行第一蚀刻过程，使所形成的侧壁相对于第一沟槽114的底面成大约85到大约90度的角。
参考图1C，为了修复蚀刻过程在第一沟槽114的侧壁和底面上产生的蚀刻损伤，可以执行氧化过程。优选通过执行所述氧化过程，使所述第一沟槽的侧壁和底面受到大约20埃到大约100埃的范围内的氧化。对所述第一沟槽114的侧壁和底面氧化，从而在蚀刻损伤层上形成第一氧化物层115。
通过诸如自由基氧化(radical oxidization)法的一般热氧化法执行所述氧化过程。在一般的热氧化法中，在形成第一氧化物层115时，可能产生鸟喙，即在再次氧化的过程中，所述隧道绝缘层102的暴露边缘变厚。因此，为了防止鸟喙的产生，优选通过自由基氧化法执行氧化过程。
所述氧化过程使第一沟槽114的侧壁和底面以及电子存储层104和隔离掩模112的表面受到一定厚度的氧化。在整个所述表面上形成第一氧化物层115，分布于第一沟槽114的侧壁和底面上的硅成分的量相对较大。因此，在第一沟槽114的侧壁和底面上形成了具有大厚度的第一氧化物层115。
参考图1D，在第一沟槽114的侧壁上形成间隔体116。在第一沟槽114的整个表面上形成绝缘层(未示出)。执行毯式(blanket)回蚀工艺，从而使绝缘层保留在第一沟槽114的侧壁上，并从第一沟槽114的底面去除绝缘层，由此形成间隔体116。绝缘层保留于电子存储层104和隔离掩模112的侧壁上。因此，在第一沟槽114、电子存储层104和隔离掩模112的侧壁上形成了间隔体116。
可以通过氧化过程，采用氧化物层、HTO氧化物层、氮化物层或其组合形成所述绝缘层。在由氧化防止层(oxidization-prevention layer)形成间隔体116时，所述间隔体优选包括氮化物。在下文中将描述一个例子，其中由氧化防止层形成间隔体116。
所形成的间隔体116优选具有一定的厚度，使得第一沟槽114的底面可以暴露于间隔体116之间。可以以对应于第一沟槽114的宽度的大约1/6到大约1/4的厚度，或者以大约50到大约1000埃的厚度形成间隔体116。
参考图1E，利用间隔体116和隔离掩模112，通过蚀刻过程蚀刻暴露于间隔体116之间的处于第一沟槽114的底部的半导体衬底100，以形成第二沟槽118。可以将第二沟槽118形成为具有大约500到大约20000埃的深度。因此，在隔离区内形成了上部宽于下部的沟槽120。
参考图1F，将间隔体116蚀刻至一定厚度，从而加宽间隔体116的相对侧之间的距离。或者，可以完全去除间隔体116。在间隔体116由氧化物形成时，可以采用氟溶液对其进行蚀刻。在间隔体116由氮化物形成时，可以采用磷酸溶液对其进行蚀刻。
如果加宽间隔体116的相对侧之间的距离，则会降低深宽比，并且当在后续过程中形成填充沟槽120的绝缘层时，可以改善缝隙填充特性。可以利用蚀刻剂，通过湿蚀刻或干蚀刻工艺执行对间隔体116的蚀刻过程。
参考图1G，为了修复可能产生于第二沟槽118的侧壁和底面上的蚀刻损伤，可以执行氧化过程。可以采用干氧化法或自由基氧化法执行所述氧化过程。在一个实施例中，优选采用自由基氧化法执行所述氧化过程，而不是采用干氧化法。自由基氧化法防止了鸟喙的产生，鸟喙是指在氧化过程中，隧道绝缘层102的边缘变厚。
利用所述氧化过程将第二沟槽118的侧壁和底面氧化至一定厚度，从而在蚀刻损伤层上形成第二氧化物层122。可以将第二氧化物层122形成至大约10到大约300埃的厚度。因此，可以以间隔体116和第二氧化物层122覆盖沟槽120的侧壁和底面。
参考图1H，形成填充沟槽120的绝缘层124。在隔离区之上形成绝缘层124后，形成了隔离层。可以采用玻璃上硅(SOG)、高密度等离子体(HDP)氧化物、O3-四乙基原硅酸酯(TEOS)、等离子体增强(PE)氧化物或其混合层形成绝缘层124。
在采用膜形成绝缘层124的过程中，可以实施干蚀刻工艺或湿蚀刻工艺，以提高绝缘层124的缝隙填充特性。在形成绝缘层124之后，可以执行退火过程，以提高绝缘层124的膜质量。
以绝缘层124填充第一沟槽114和第二沟槽118。在半导体衬底100的表面下形成相对于第一沟槽114更深的第二沟槽118，因此，第二沟槽118具有比第一沟槽114窄的宽度。因此，绝缘层124未完全填充第二沟槽118，在每一第二沟槽118内形成了空穴(void)126。
空穴126形成于沟槽120内低于半导体衬底100的表面的位置处。空穴126不影响后续工艺。在空穴126的影响下，淀积于第二沟槽118内的绝缘层124的量相对较小。
空穴126的存在降低了由半导体衬底100作用于绝缘层124上的张应力和压应力的影响。此外，随着应力的降低，提高了在后续过程中注入到半导体衬底100内的杂质或离子的迁移率，由此改善了电流特性。
尽管在附图中未示出，但是可以执行CMP工艺或毯式回蚀工艺，从而使绝缘层124仅保留在隔离区的沟槽120上。换言之，去除有源区的绝缘层124。
如上所述，在形成第二沟槽之后，执行氧化过程，从而将第二沟槽的侧壁和底面氧化至一定厚度。但是，可以通过执行所述氧化过程，以氧化物层填充第二沟槽。
图2A和图2B是示出了根据本发明另一实施例的半导体器件的隔离层的形成方法的截面图。图3是示出了在形成根据本发明实施例的半导体器件的隔离层时所形成的沟槽的TEM照片。
参考图2A，利用间隔体216和隔离掩模212，通过蚀刻过程形成第一沟槽。但是，在通过蚀刻过程形成第二沟槽，并使第二沟槽比第一沟槽窄时，可以将第二沟槽形成为广口瓶(jar)状，如图3所示。
在图3中，附图标记316表示间隔体，314表示第一沟槽，318表示第二沟槽，320表示包括第一沟槽314和第二沟槽318的沟槽。如果将第二沟槽318形成为广口瓶状，则难以通过淀积绝缘材料而以绝缘材料填充第二沟槽。
如图2A所示，执行热氧化过程，从而以绝缘材料填充第二沟槽(即，以热氧化层222填充第二沟槽)。在第二沟槽的侧壁和底面上形成热氧化层222。在使热氧化层222与所述侧壁上的氧化物层接触时，以热氧化层222填充第二沟槽。
如果在接触所述侧壁上的氧化物层之后形成热氧化层222，则可能向衬底施加应力。因此，可以在热氧化层接触所述氧化物层之前，暂停所述热氧化过程。因此，可能在热氧化层222内形成接缝(seam)(未示出)。所述接缝(如果存在的话)仅存在于第二沟槽内，因此不影响后续工艺。
在执行以热氧化层222填充第二沟槽的热氧化过程时，间隔体216起着氧化防止层的作用，其防止在隧道绝缘层202的边缘受到氧化时产生鸟喙。如果间隔体226的厚度过薄，间隔体就无法充分起到氧化防止层的作用。因此，优选省略(图1F所示的)间隔体116的蚀刻过程。
此外，在通过热氧化过程以热氧化层222填充第二沟槽时，修复了蚀刻损伤。因此，可以省略图1G所示的氧化过程。
参考图2B，形成填充第一沟槽214的绝缘层224。形成于隔离区内的绝缘层224和热氧化层222变成了隔离层。可以采用SOG、HDP氧化物、O3-TEOS、PE氧化物或其混合物形成绝缘层224。在形成绝缘层224之后，可以执行退火过程，以提高绝缘层224的膜质量。
如上所述，根据本发明，在半导体衬底的隔离区内形成具有较宽上部和较窄下部的沟槽。以绝缘材料填充沟槽的上部，以形成隔离层。空穴形成于沟槽内低于衬底表面的位置处。因此，空穴不影响后续工艺，在形成了空穴的部分内可以降低施加至衬底上的应力的影响，并且可以提高注入到衬底内的离子的迁移率。此外，所述空穴不影响后续工艺。
在不采用SOG的情况下，可以采用诸如HDP氧化物的绝缘材料形成隔离层。由于不能像上述描述那样采用诸如SOG的含有大量杂质的绝缘材料，因此可以防止在杂质的作用下引起隧道绝缘层的电特性的劣化。相应地，可以使阈值电压的变化最小化，并提高数据存储的可靠性。
本发明的上述实施例是非限制性的，仅用于举例说明。可能存在各种备选或等同方案。基于本公开，其他添加、替代和修改都是显而易见的，并且被规定为落在权利要求的范围内。
本申请要求于2006年10月31日提交的韩国专利申请No.10-2006-106433的优先权，在此将其全文引入以供参考。

Claims (32)

1.一种形成半导体器件的隔离层的方法，所述方法包括：
在半导体衬底的隔离区内形成第一沟槽；
在每一所述第一沟槽的侧壁上形成间隔体；
在所述隔离区内，在每一所述第一沟槽下方形成第二沟槽，其中，每一所述第二沟槽窄于并深于对应的第一沟槽；
蚀刻每一所述间隔体，从而加宽每一所述间隔体的相对侧之间的距离；
在每一所述第二沟槽的侧壁和底面上形成第一氧化物层；以及
以绝缘层填充所述第一沟槽。
2.根据权利要求1所述的方法，其中，通过自由基氧化工艺形成所述第一氧化物层，其中，采用每一间隔体作为掩模形成对应的第二沟槽。
3.根据权利要求1所述的方法，还包括在形成所述第一沟槽之后，在每一所述第一沟槽的侧壁和底面上形成第二氧化物层。
4.根据权利要求3所述的方法，其中，通过自由基氧化工艺形成所述第二氧化物层。
5.根据权利要求1所述的方法，还包括在形成所述第二沟槽之后去除所述间隔体。
6.根据权利要求1所述的方法，其中，以所述第一沟槽和对应的所述第二沟槽的总深度的1/6到1/3的深度形成每一所述第一沟槽。
7.根据权利要求1所述的方法，其中，所述绝缘层由下述材料之一形成：玻璃上硅、高密度等离子体氧化物、等离子体增强氧化物、O3-四乙基原硅酸酯或其任意组合。
8.根据权利要求1所述的方法，还包括通过蚀刻所述绝缘层，使所述绝缘层保留于所述隔离区内。
9.一种形成半导体器件的隔离层的方法，所述方法包括：
在半导体衬底之上形成隧道绝缘层、电子存储层和隔离掩模；
蚀刻隔离区的所述隔离掩模、所述电子存储层、所述隧道绝缘层和所述半导体衬底，以形成第一沟槽；
在所述第一沟槽、所述电子存储层和所述隔离掩模的侧壁上形成间隔体；
在所述隔离区内，在每一所述第一沟槽之下形成第二沟槽，其中，所述第二沟槽窄于并且深于对应的所述第一沟槽；
蚀刻每一所述间隔体，从而加宽每一所述间隔体的相对侧之间的距离；
在每一所述第二沟槽的侧壁和底面上形成第一氧化物层；以及
以绝缘层填充所述第一沟槽，从而在每一所述第二沟槽内形成空穴。
10.根据权利要求9所述的方法，其中，通过自由基氧化工艺形成所述第一氧化物层。
11.根据权利要求9所述的方法，还包括在形成所述第一沟槽之后，在每一所述第一沟槽的侧壁和底面上形成第二氧化物层。
12.根据权利要求11所述的方法，其中，通过自由基氧化工艺形成所述第二氧化物层。
13.根据权利要求9所述的方法，还包括在形成所述第二沟槽之后去除所述间隔体。
14.根据权利要求9所述的方法，其中，所述电子存储层由氮化硅层形成。
15.根据权利要求9所述的方法，其中，所述隔离掩模具有包括缓冲氧化物层、氮化物层和硬掩模的叠层结构。
16.根据权利要求9所述的方法，其中，以所述第一沟槽和对应的所述第二沟槽的总深度的1/6到1/3的深度形成每一所述第一沟槽。
17.根据权利要求9所述的方法，其中，所述绝缘层由下述材料之一形成：玻璃上硅、高密度等离子体氧化物、等离子体增强氧化物、O3-四乙基原硅酸酯或其任何组合。
18.根据权利要求9所述的方法，还包括通过蚀刻所述绝缘层，使所述绝缘层保留于所述隔离区内。
19.一种形成半导体器件的隔离层的方法，所述方法包括：
在半导体衬底的隔离区内形成第一沟槽；
通过自由基氧化工艺氧化每一所述第一沟槽的侧壁和底面，以形成第一氧化物层；
在每一所述第一沟槽的侧壁上形成氧化预防间隔体；
在对应的所述第一沟槽之下的所述隔离区内形成第二沟槽，其中，所述第二沟槽窄于并且深于对应的所述第一沟槽；
蚀刻每一所述氧化预防间隔体，从而加宽所述氧化预防间隔体的相对侧之间的距离；
以第二氧化物层填充所述第二沟槽；以及
以绝缘层填充所述第一沟槽。
20.根据权利要求19所述的方法，其中，以所述第一沟槽和对应的所述第二沟槽的总深度的1/6到1/3的深度形成每一所述第一沟槽。
21.根据权利要求19所述的方法，还包括在形成所述第二沟槽之后去除所述氧化预防间隔体。
22.根据权利要求19所述的方法，其中，采用热氧化工艺形成所述第二氧化物层。
23.根据权利要求19所述的方法，其中，所述绝缘层由玻璃上硅、高密度等离子体氧化物、等离子体增强氧化物、O3-四乙基原硅酸酯或其任何组合形成。
24.根据权利要求19所述的方法，还包括通过蚀刻所述绝缘层，使所述绝缘层保留于所述隔离区内。
25.一种形成半导体器件的隔离层的方法，所述方法包括：
在半导体衬底之上形成隧道绝缘层、电子存储层和隔离掩模。
蚀刻隔离区的所述隔离掩模、所述电子存储层、所述隧道绝缘层和所述半导体衬底，以形成第一沟槽；
通过自由基氧化工艺氧化每一所述第一沟槽的侧壁和底面，以形成第一氧化物层；
在所述第一沟槽、所述电子存储层和所述隔离掩模的侧壁上形成氧化预防间隔体；
在位于所述第一沟槽之下的所述隔离区内形成第二沟槽，其中，每一所述第二沟槽窄于并且深于对应的所述第一沟槽，其中，采用所述氧化预防间隔体作为掩模形成所述第二沟槽；
蚀刻每一所述氧化预防间隔体，从而加宽所述氧化预防间隔体的相对侧之间的距离；
以第二氧化物层填充所述第二沟槽；以及
以绝缘层填充所述第一沟槽。
26.根据权利要求25所述的方法，其中，所述电子存储层由氮化硅层形成。
27.根据权利要求25所述的方法，其中，所述隔离掩模具有包括缓冲氧化物层、氮化物层和硬掩模的叠层结构。
28.根据权利要求25所述的方法，其中，以所述第一沟槽和对应的所述第二沟槽的总深度的1/6到1/3的深度形成每一所述第一沟槽。
29.根据权利要求25所述的方法，还包括在形成所述第二沟槽之后去除所述氧化预防间隔体。
30.根据权利要求25所述的方法，其中，采用热氧化工艺形成所述第二氧化物层。
31.根据权利要求25所述的方法，其中，所述绝缘层由玻璃上硅、高密度等离子体氧化物、等离子体增强氧化物、O3-四乙基原硅酸酯或其任意组合形成。
32.根据权利要求25所述的方法，还包括通过蚀刻所述绝缘层，使所述绝缘层保留于所述隔离区内。
CNB2007100072601A 2006-10-31 2007-01-25 形成半导体器件的隔离层的方法 Expired - Fee Related CN100550341C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR106433/06 2006-10-31
KR1020060106433A KR100810409B1 (ko) 2006-10-31 2006-10-31 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
CN101174575A CN101174575A (zh) 2008-05-07
CN100550341C true CN100550341C (zh) 2009-10-14

Family

ID=39330727

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100072601A Expired - Fee Related CN100550341C (zh) 2006-10-31 2007-01-25 形成半导体器件的隔离层的方法

Country Status (4)

Country Link
US (2) US7736991B2 (zh)
JP (1) JP2008118084A (zh)
KR (1) KR100810409B1 (zh)
CN (1) CN100550341C (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100102982A (ko) * 2009-03-12 2010-09-27 삼성전자주식회사 반도체 장치
TW201036142A (en) * 2009-03-16 2010-10-01 Nanya Technology Corp Manufacturing method of supporting structure for stack capacitor in semiconductor device
JP5729745B2 (ja) 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20110126301A (ko) * 2010-05-17 2011-11-23 삼성전자주식회사 소자 분리막 형성 방법, 소자 분리막을 갖는 반도체 장치 및 그 제조 방법
CN102263052B (zh) * 2010-05-24 2015-06-17 无锡华润上华半导体有限公司 浅沟槽隔离形成方法
US8691661B2 (en) * 2010-10-28 2014-04-08 Texas Instruments Incorporated Trench with reduced silicon loss
US8450180B2 (en) * 2010-12-30 2013-05-28 Macronix International Co. Ltd. Methods of forming semiconductor trench and forming dual trenches, and structure for isolating devices
JP5668006B2 (ja) 2012-03-19 2015-02-12 株式会社東芝 半導体装置および半導体装置の製造方法
CN103579086A (zh) * 2012-07-25 2014-02-12 旺宏电子股份有限公司 半导体装置及形成半导体结构的方法
JP2014187199A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP6200818B2 (ja) * 2014-01-21 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6266418B2 (ja) 2014-04-14 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9984918B2 (en) 2015-12-31 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
JP2017011311A (ja) * 2016-10-13 2017-01-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018078312A (ja) * 2017-12-20 2018-05-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10950602B2 (en) 2018-09-20 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor devices
CN111199911B (zh) * 2018-11-19 2024-05-14 长鑫存储技术有限公司 浅沟槽隔离结构及其制作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694647A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Forming method for oxidized film
JPH05291395A (ja) * 1992-04-10 1993-11-05 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06291178A (ja) * 1993-03-31 1994-10-18 Canon Inc 半導体装置の製造方法
KR19980068057A (ko) * 1997-02-14 1998-10-15 김광호 트렌치 소자분리방법
KR100249025B1 (ko) * 1998-03-06 2000-03-15 김영환 반도체장치의 소자분리방법
US6214696B1 (en) 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
KR100338766B1 (ko) * 1999-05-20 2002-05-30 윤종용 티(ｔ)형 소자분리막 형성방법을 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 이를 이용한 반도체 소자
US6207532B1 (en) 1999-09-30 2001-03-27 Taiwan Semiconductor Manufacturing Company STI process for improving isolation for deep sub-micron application
KR100366614B1 (ko) 1999-10-12 2003-01-06 삼성전자 주식회사 티형 트렌치 소자분리막 형성방법
JP2002208629A (ja) * 2000-11-09 2002-07-26 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
KR100375235B1 (ko) * 2001-03-17 2003-03-08 삼성전자주식회사 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법
JP4295927B2 (ja) 2001-04-23 2009-07-15 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR20030012116A (ko) 2001-07-30 2003-02-12 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리 방법
CN1229860C (zh) 2002-04-30 2005-11-30 中芯国际集成电路制造(上海)有限公司 中空沟槽隔离物及其制造方法
JP2003332416A (ja) * 2002-05-10 2003-11-21 Nec Electronics Corp 半導体集積回路及びその製造方法
JP3847217B2 (ja) * 2002-06-14 2006-11-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100875067B1 (ko) 2002-12-14 2008-12-18 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
JP2004235313A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 半導体装置
KR100979233B1 (ko) 2003-07-23 2010-08-31 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법
KR20050028618A (ko) * 2003-09-19 2005-03-23 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100602085B1 (ko) 2003-12-31 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조 방법
KR20050069427A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 소자 분리막 형성 방법
KR100532503B1 (ko) 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법
KR20050111416A (ko) * 2004-05-20 2005-11-25 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소자 분리막 형성 방법
JP2005347367A (ja) * 2004-06-01 2005-12-15 Toyota Motor Corp 半導体装置とその製造方法
KR101026478B1 (ko) 2004-12-27 2011-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100632638B1 (ko) 2005-03-09 2006-10-12 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법

Also Published As

Publication number Publication date
US7736991B2 (en) 2010-06-15
JP2008118084A (ja) 2008-05-22
US20100304549A1 (en) 2010-12-02
CN101174575A (zh) 2008-05-07
US20080102579A1 (en) 2008-05-01
US7977205B2 (en) 2011-07-12
KR100810409B1 (ko) 2008-03-04

Similar Documents

Publication Publication Date Title
CN100550341C (zh) 形成半导体器件的隔离层的方法
KR100616389B1 (ko) 반도체 장치 및 그 제조 방법
US7531414B2 (en) Method of manufacturing integrated circuit device including recessed channel transistor
KR101113794B1 (ko) 반도체 장치 제조 방법
KR100607351B1 (ko) 플래쉬 메모리 소자의 제조방법
TWI441333B (zh) 半導體裝置及其製造方法
CN101944531A (zh) 具有掩埋栅的半导体器件及其制造方法
US7115940B2 (en) Semiconductor device
US8338878B2 (en) Flash memory device with isolation structure
US20060205152A1 (en) Method of fabricating flash memory device
KR20080061476A (ko) 비휘발성 메모리 소자의 제조방법
US6930019B2 (en) Method for forming MOS transistor
US6900112B2 (en) Process for forming shallow trench isolation region with corner protection layer
US7892944B2 (en) Method of forming transistor in semiconductor device
US7560770B2 (en) MOSFET device suppressing electrical coupling between adjoining recess gates and method for manufacturing the same
KR20030049781A (ko) 플래시 메모리 셀 제조 방법
KR20080016327A (ko) 반도체 소자 및 그 제조 방법
KR100598174B1 (ko) 반도체 소자의 제조 방법
KR100870303B1 (ko) 플래쉬 메모리 소자의 제조 방법
US20070111413A1 (en) Method for fabricating semiconductor device
KR20060122154A (ko) 플래쉬 메모리 소자의 제조방법
KR20070002293A (ko) 플래쉬 메모리 소자의 제조방법
KR100792357B1 (ko) 반도체소자의 리세스게이트 제조 방법
KR20060113265A (ko) 리세스게이트공정을 이용한 반도체장치의 제조 방법
KR20060113268A (ko) 리세스게이트를 구비한 반도체장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20140125