KR20030012116A - 반도체 소자의 트렌치 소자분리 방법 - Google Patents

Abstract

본 발명은 소자간의 절연특성을 강화하기 위해 이중으로 트렌치를 형성한 반도체 소자의 트렌지 소자분리 방법에 관한 것이다.

그 구성은, 반도체 기판에 패드 절연막을 형성하는 단계와, 상기 패드 절연막 위에 마스크를 형성한 후 선택식각에 의해 패터닝하는 단계와, 이방성 식각방식에 의해 소자분리를 위한 제 1 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 반도체 기판의 전면에 HLD를 증착하는 단계와, 상기 HLD를 에치백하여 스페이서를 형성하는 단계 그리고, 상기 패드 절연막과 상기 스페이서를 이용하여 상기 스페이서들이 마주 보는 영역에 제 2 트렌치를 형성하는 단계를 포함하여 이루어진다.

따라서, 소자분리를 위한 트렌치 구조가 듀얼 트렌치 구조를 갖게 되므로 반도체 소자간의 절연특성이 향상되어서 결국 소자간의 누설전류의 발생이 방지되는 효과가 있다.

Description

반도체 소자의 트렌치 소자분리 방법{Method of shallow trench isolation of the semiconductor device}

본 발명은 반도체 소자의 트렌치 소자분리 방법에 관한 것으로, 보다 상세하게는, 이중 트렌치 구조를 형성함으로써 반도체 소자간의 절연특성을 개선시켜서 소자의 전기적 특성을 강화시키기 위한 반도체 소자의 트렌치 소자분리 방법에 관한 것이다.

트렌치 소자분리 공정은 반도체 소자의 디자인 룰(Design Rule)이 작아지면서 필드 산화막의 열화와 같은 공정의 불안정 요인과, 버즈비크(Bird's Beak)에 따른 활성 영역의 감소와 같은 문제점을 근본적으로 해결할 수 있는 소자분리 공정으로 부각되고 있다.

종래의 트렌지 소자분리막 형성은 포토 레지스트를 마스크로 하여 패드 나이트라이드막을 식각하고, 상기 포토레지스트를 제거한 후에 다시 에스티아이 식각 공정에서 패드 나이트라이드막을 버퍼(마스크)로 하여 실리콘 기판을 식각한다.

이때 실리콘 기판의 식각깊이는 2500Å 깊이로 식각을 하고, STI(Shallow Trench Isolation)를 형성시키는데, 반도체 소자의 디자인 룰이 작아지면서 STI 깊이를 깊게 형성하는 데에 많은 어려움이 있었으며, 얕게 형성됨으로써 아이솔레이션이 잘 되지 않는 경우가 많았다. 실제로 소자의 아이솔레이션 특성이 예상만큼 잘 나오지 않는 경우가 많다.

도 1을 참조하면, 종래의 소자간 절연을 위해 나이트라이드막을 마스크로 이용하여 트렌치를 형성한 상태를 나타내는 공정 단면도이다.

반도체 기판(10)위에 절연막(12)을 증착하고, 그 위에 포토레지스트를 도포하여 사진공정을 수행하여 원하는 패턴을 형성한다. 패턴이 형성되면 식각공정이 수행되어 상기 절연막(12)의 일부가 식각되고 포토레지스트가 제거된다. 이때 상기 절연막(12)은 나이트라이드막이 사용된다.

포토레지스트가 제거된 후 트렌치를 형성하기 위해 패드로 사용된 나이트라이드막 이외의 영역은 일정 깊이로 식각되며, 그 결과 트렌치(14)가 형성된다. 이렇게 형성된 트렌치 영역에 고밀도 플라즈마 방식에 의해 절연물질을 채운 후 원하는 패턴에 따라 후속공정을 수행한다.

이와 같이 소자분리를 위해 형성된 트렌치 영역은 소자분리를 위한 다른 방법보다 큰 절연효과를 얻을 수 있었다. 그러나, 이렇게 형성된 트렌치 영역의 깊이는 2500Å 정도로 형성되지만, 반도체 소자의 디자인 룰이 점차로 작아지게 되면서 한 번의 공정으로 상기와 같은 깊이를 형성하기가 어려웠다. 뿐만 아니라 실제로 제조된 반도체 소자간의 절연특성이 원하는 것 만큼 나오지 않는 문제점이 있었다.

본 발명의 목적은, 트렌치를 깊게 형성하여 소자간 분리가 이루어지도록 함으로써 소자간 누설전류의 발생을 방지하기 위한 반도체 소자의 트렌치 소자분리 방법을 제공하는 것이다.

본 발명의 다른 목적은, 트렌치 구조를 갖는 반도체 소자에 스페이서를 형성한 후 다시 좁은 영역내에 또 다른 트렌치가 형성되도록 하여 깊은 트렌치를 형성함으로써 소자간 절연특성을 높이기 위한 반도체 소자의 트렌치 소자분리 방법을 제공하는 것이다.

도 1은 일반적으로 형성되는 트렌치 영역을 보여주는 공정 단면도이다.

도 2 내지 도 4는 본 발명에 의한 반도체 소자의 트렌치 소자분리 방법을 설명하기 위한 공정 단면도이다.

* 도면의 주요 부분에 대한 부호의 설명

10 : 반도체 기판12 : 절연막

14, 20 : 트렌치16 : HLD

18 : 스페이서

상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 트렌치 소자분리 방법은, 반도체 기판에 패드 절연막을 형성하는 제 1 단계와, 상기 패드 절연막 위에 마스크를 형성한 후 선택식각에 의해 패터닝하는 제 2 단계와, 이방성 식각방식에 의해 소자분리를 위한 제 1 트렌치를 형성하는 제 3 단계와, 상기 트렌치가 형성된 반도체 기판의 전면에 HLD를 증착하는 제 4 단계와, 상기 HLD를 에치백하여스페이서를 형성하는 제 5 단계 그리고, 상기 패드 절연막과 상기 스페이서를 이용하여 상기 스페이서들이 마주 보는 영역에 제 2 트렌치를 형성하는 제 6 단계를 포함하는 것을 특징으로 한다.

상기 패드 절연막은, 산화막 또는 질화막인 것일 수 있으며, 상기 제 2 트렌치의 깊이는 500 내지 1000Å으로 형성되는 것이 바람직하다.

이하, 본 발명의 실시예에 대한 설명은 첨부된 도면을 참조하여 더욱 상세하게 설명한다. 아래의 실시예는 본 발명의 기술적 사상을 반영하는 하나의 예에 불과한 것으로서, 이로부터 얼마든지 변경, 변형 및 수정이 가능함은 본 발명의 기술분야에서 통상의 지식을 가진 자에게 있어서 명백한 것이다.

도 2 내지 도 4는 본 발명에 의한 실시예를 설명하기 위한 공정 단면도이다.

도 2를 참조하면, 일반적으로 형성된 트렌치 구조위에 반도체 기판의 전면에 비정질 실리콘으로 이루어지는 HLD(16)(High temperature Low pressure Dielectric)를 증착한다. 상기 트렌치 구조는, 도 1의 예와 같이, 먼저 반도체 기판(10)에 절연막이 형성되고, 그 위에 마스크를 형성하여 패터닝한 후에 상기 절연막을 마스크로 이용하여 형성된다. 상기 절연막은 질화막, 산화막 등의 막질에 의해 구현될 수 있다.

도 3을 참조하면, 증착된 HLD(16)를 에치백(Etch Back)하여 트렌치(14)가 형성된 측벽에 사이드 월(Side Wall)로 작용하는 스페이서(18)(Spacer)를 형성한다.

스페이서(18)가 형성되면, 2차로 트렌치 형성을 위한 실리콘 식각이 이루어진다. 즉, 도 4를 참조하면, 스페이서(18)가 형성된 이외의 실리콘 기판(10)에 일정 깊이의 2차적인 트렌치(20) 영역이 형성된다. 이렇게 형성된 트렌치(20)는 1차로 형성된 트렌치(14)의 폭보다 좁게 형성되며, 그 깊이는 500 내지 1000Å 깊이로 형성된다. 결과적으로, 1차 및 2차에 걸쳐 형성된 트렌치의 깊이는 3000 내지 3500Å 이상의 깊이를 갖게 된다.

이때 상기 트렌치(20)를 형성하기 위해서 반응성 이온 식각장비를 이용하게 되는데, 공급전력은 800 내지 1300W 범위내에서 일정값을 설정하여 공급하고, 공정챔버 내부의 압력은 1000 내지 1500mTorr로 설정한다. 식각을 위해 공급되는 가스와 공급량은 Ar이 1000 내지 1500sccm, CF4는 100 내지 150sccm, CHF3는 50 내지 100sccm 및 O2는 5 내지 10sccm으로 공급된다. 그리고, 공정챔버 내부의 온도는 15 내지 30℃로 유지한 상태에서 약 10초 정도로 실시한다.

이와 같이 형성된 트렌치(20) 영역에는 CVD에 의해 HLD 등의 절연물질이 증착되며, 계속해서 후속 공정이 진행된다.

본 발명의 실시예는 반도체 소자를 제조하기 위한 공정에 폭넓게 적용되며, 트렌치를 형성하기 위한 공정에 일반적으로 적용될 수 있음은 당연하다. 특히, 소자간의 전기적인 분리를 위한 공정에 더 효과적인 것임을 알 수 있다.

상기 실시예에서 보듯이 1차적으로 반도체 소자간의 소자분리 영역을 형성한 후 그에 더하여 2차적으로 형성된 이중 구조의 트렌치에 의해 더욱 깊은 트렌치 영역을 얻을 수 있고, 그에 따라 우수한 소자분리 특성을 얻을 수 있는 이점이 있다.

본 발명에 의하면, 소자분리를 위한 트렌치가 듀얼 트렌치 구조에 의해 깊게형성되므로 반도체 소자간의 절연특성이 향상되어서 결국 소자간의 리키지(Leakage) 발생이 방지되며, 리키지 측정시의 디스터브 리프레쉬(Disturb Refresh) 특성이 강화되는 효과가 있다.

Claims (3)

1. 반도체 기판에 패드 절연막을 형성하는 제 1 단계와;

   상기 패드 절연막 위에 마스크를 형성한 후 선택식각에 의해 패터닝하는 제 2 단계와;

   이방성 식각방식에 의해 소자분리를 위한 제 1 트렌치를 형성하는 제 3 단계와;

   상기 트렌치가 형성된 반도체 기판의 전면에 HLD를 증착하는 제 4 단계와;

   상기 HLD를 에치백하여 스페이서를 형성하는 제 5 단계; 그리고,

   상기 패드 절연막과 상기 스페이서를 이용하여 상기 스페이서들이 마주 보는 영역에 제 2 트렌치를 형성하는 제 6 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 소자분리 방법.
2. 제 1 항에 있어서,

   상기 패드 절연막은, 산화막 또는 질화막인 것을 특징으로 하는 반도체 소자의 트렌치 소자분리 방법.
3. 제 1 항에 있어서,

   상기 제 2 트렌치의 깊이는 500 내지 1000Å인 것을 특징으로 하는 반도체 소자의 트렌치 소자분리 방법.