JP5668006B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5668006B2 JP5668006B2 JP2012062436A JP2012062436A JP5668006B2 JP 5668006 B2 JP5668006 B2 JP 5668006B2 JP 2012062436 A JP2012062436 A JP 2012062436A JP 2012062436 A JP2012062436 A JP 2012062436A JP 5668006 B2 JP5668006 B2 JP 5668006B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate structures
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 238000000034 method Methods 0.000 claims description 90
- 239000000758 substrate Substances 0.000 claims description 23
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 31
- 229920005591 polysilicon Polymers 0.000 description 31
- 238000005530 etching Methods 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 230000006870 function Effects 0.000 description 10
- 230000015654 memory Effects 0.000 description 10
- 238000005498 polishing Methods 0.000 description 10
- 238000000576 coating method Methods 0.000 description 9
- 238000004132 cross linking Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
前記第3の絶縁膜上に前記複数のゲート構造が配置され、
前記第1の絶縁膜下の空洞は、前記フローティングゲート部の側面及び前記隣り合うゲート構造間における前記第3の絶縁膜を露出させるように形成される。
第1の実施形態では、半導体装置の一例として、不揮発性のNAND型フラッシュメモリ装置の製造方法について説明する。なお、以下に説明する半導体装置の製造方法については、NAND型フラッシュメモリ装置に限らず、複数のゲート構造が並ぶその他の半導体記憶装置(メモリ装置)やメモリ装置以外の半導体装置についても有効である。第1の実施形態について、以下、図面を用いて説明する。
これにより、開口部150を介して素子分離(STI:Shallow Trench Isolation構造)領域の長手方向(第1の方向)に並ぶW膜29とポリシリコン膜28とIPD絶縁膜27とポリシリコン膜23との積層膜の1つずつがNAND型フラッシュメモリ装置の各セルのゲート構造10部分となる。一方、コントロールゲート(CG)(ワード線)の長手方向(第2の方向)に並ぶゲート構造10間で、ポリシリコン膜28とW膜29との積層膜からなるコントロールゲートが共有され、NAND型フラッシュメモリ装置のワード線として機能する。また、素子分離(STI構造)領域の長手方向に並ぶ複数のゲート構造10部分の端には、セレクトゲート構造12が形成される。以上のようにして、まずは、図1のゲート構造形成工程(S102)を実施する。
第1の実施形態では、架橋膜33として、LPCVD膜を形成したが、これに限るものではない。第2の実施形態では、その他の架橋膜を形成する場合について説明する。
第1の実施形態では、1層の架橋膜33でゲート構造10を支える場合について説明し、第2の実施形態では、1層の架橋膜52でゲート構造10を支える場合について説明したが、これに限るものではない。第3の実施形態では、積層された架橋膜を形成する場合について説明する。
Claims (5)
- 複数のゲート構造と、
前記複数のゲート構造のうち、第1の方向に隣り合うゲート構造間の位置にて、上下にそれぞれ空洞を形成するように前記隣り合うゲート構造間を架橋する第1の絶縁膜と、
前記隣り合うゲート構造間における前記第1の絶縁膜上の空洞を覆うように形成された第2の絶縁膜と、
半導体基板上に形成された第3の絶縁膜と、
を備え、
前記複数のゲート構造は、それぞれ、フローティングゲート部を有するとともに、前記第1の方向と交差する第2の方向に並ぶゲート構造間でコントロールゲートを共有し、
前記第1の絶縁膜の底面が、架橋する隣り合う両ゲート構造におけるフローティングゲート部の上面よりも下側の位置になるように形成され、
前記第1の絶縁膜は、前記コントロールゲートの長手方向に沿って、略同じ高さ位置で延在形成され、
前記第3の絶縁膜上に前記複数のゲート構造が配置され、
前記第1の絶縁膜下の空洞は、前記フローティングゲート部の側面及び前記隣り合うゲート構造間における前記第3の絶縁膜を露出させるように形成されることを特徴とする半導体装置。 - それぞれ、フローティングゲート部を有する複数のゲート構造と、
前記複数のゲート構造のうち、隣り合うゲート構造間の位置にて、上下にそれぞれ空洞を形成するように前記隣り合うゲート構造間を架橋する第1の絶縁膜と、
前記隣り合うゲート構造間における前記第1の絶縁膜上の空洞を覆うように形成された第2の絶縁膜と、
半導体基板上に形成された第3の絶縁膜と、
を備え、
前記第3の絶縁膜上に前記複数のゲート構造が配置され、
前記第1の絶縁膜下の空洞は、前記フローティングゲート部の側面及び前記隣り合うゲート構造間における前記第3の絶縁膜を露出させるように形成されることを特徴とする半導体装置。 - 前記複数のゲート構造は、それぞれ、フローティングゲート部を有し、
前記第1の絶縁膜の底面が、架橋する隣り合う両ゲート構造におけるフローティングゲート部の上面よりも下側の位置になるように形成されることを特徴とする請求項2記載の半導体装置。 - 半導体基板上に形成された複数のゲート構造間の途中の高さ位置までカーボン膜を用いた犠牲膜を形成する工程と、
前記犠牲膜上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上における前記複数のゲート構造間に空洞を残すように前記複数のゲート構造上に第2の絶縁膜を形成する工程と、
前記第1の絶縁膜が形成された後に、前記犠牲膜をアッシング法により灰化した後前記第1の絶縁膜上の前記空洞を介して除去する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記犠牲膜を除去する工程の前に、前記複数のゲート構造が配置される実効領域以外の領域で前記犠牲膜に到達する開口部を形成する工程をさらに備え、前記開口部を通じて前記複数のゲート構造間に形成された前記犠牲膜を除去することを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062436A JP5668006B2 (ja) | 2012-03-19 | 2012-03-19 | 半導体装置および半導体装置の製造方法 |
US13/586,167 US8766350B2 (en) | 2012-03-19 | 2012-08-15 | Semiconductor device and method for fabricating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062436A JP5668006B2 (ja) | 2012-03-19 | 2012-03-19 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197288A JP2013197288A (ja) | 2013-09-30 |
JP5668006B2 true JP5668006B2 (ja) | 2015-02-12 |
Family
ID=49156865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012062436A Expired - Fee Related JP5668006B2 (ja) | 2012-03-19 | 2012-03-19 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8766350B2 (ja) |
JP (1) | JP5668006B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10777511B2 (en) | 2018-03-19 | 2020-09-15 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6237429B2 (ja) * | 2014-04-14 | 2017-11-29 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
CN108807402B (zh) * | 2017-05-05 | 2021-09-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6406975B1 (en) | 2000-11-27 | 2002-06-18 | Chartered Semiconductor Manufacturing Inc. | Method for fabricating an air gap shallow trench isolation (STI) structure |
JP2007250656A (ja) | 2006-03-14 | 2007-09-27 | Toshiba Corp | 半導体装置とその製造方法 |
JP2008078298A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100810409B1 (ko) | 2006-10-31 | 2008-03-04 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
JP2009010011A (ja) * | 2007-06-26 | 2009-01-15 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2009194244A (ja) * | 2008-02-15 | 2009-08-27 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2009267208A (ja) * | 2008-04-28 | 2009-11-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2009277897A (ja) * | 2008-05-15 | 2009-11-26 | Toshiba Corp | 半導体記憶装置の製造方法 |
JP2009302116A (ja) * | 2008-06-10 | 2009-12-24 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2010087160A (ja) | 2008-09-30 | 2010-04-15 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
JP2012015301A (ja) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | 半導体記憶装置 |
KR101762661B1 (ko) * | 2010-09-17 | 2017-08-04 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
-
2012
- 2012-03-19 JP JP2012062436A patent/JP5668006B2/ja not_active Expired - Fee Related
- 2012-08-15 US US13/586,167 patent/US8766350B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10777511B2 (en) | 2018-03-19 | 2020-09-15 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20130240969A1 (en) | 2013-09-19 |
US8766350B2 (en) | 2014-07-01 |
JP2013197288A (ja) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7906396B1 (en) | Flash memory and method of fabricating the same | |
US8629035B2 (en) | Method of manufacturing semiconductor device | |
CN107833891B (zh) | 半导体器件及其制造方法 | |
US8643076B2 (en) | Non-volatile memory device and method for fabricating the same | |
KR101096186B1 (ko) | 패턴의 무너짐을 방지하는 반도체장치 제조 방법 | |
US10763169B2 (en) | Contact structure and associated method for flash memory | |
US11844216B2 (en) | Three-dimensional memory devices and fabricating methods thereof | |
JP2010153458A (ja) | 半導体装置の製造方法および半導体装置 | |
US20190319037A1 (en) | Method of manufacturing memory device | |
US9640432B2 (en) | Memory device structure and fabricating method thereof | |
TW201530702A (zh) | 積體電路結構及其製造方法 | |
US20120238099A1 (en) | Method of manufacturing electronic part | |
US9685451B2 (en) | Nonvolatile memory device and method for fabricating the same | |
JP5668006B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI738489B (zh) | 記憶裝置 | |
US9029216B1 (en) | Memory and manufacturing method thereof | |
JP4823248B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2016046269A (ja) | 半導体装置および半導体装置の製造方法 | |
US9761490B2 (en) | Method for forming contact holes in a semiconductor device | |
JP2009188204A (ja) | フラッシュメモリ及びその製造方法 | |
JP2014187132A (ja) | 半導体装置 | |
JP2009278098A (ja) | フラッシュメモリ素子及びその製造方法 | |
JP2010225916A (ja) | 半導体装置及びその製造方法 | |
US20150263018A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4284311B2 (ja) | 半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
LAPS | Cancellation because of no payment of annual fees |