CN100550231C - 电子器件及其制造方法 - Google Patents

电子器件及其制造方法 Download PDF

Info

Publication number
CN100550231C
CN100550231C CNB2004800087476A CN200480008747A CN100550231C CN 100550231 C CN100550231 C CN 100550231C CN B2004800087476 A CNB2004800087476 A CN B2004800087476A CN 200480008747 A CN200480008747 A CN 200480008747A CN 100550231 C CN100550231 C CN 100550231C
Authority
CN
China
Prior art keywords
electrode layer
interior electrode
film
electronic device
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004800087476A
Other languages
English (en)
Other versions
CN1768402A (zh
Inventor
铃木和孝
佐藤茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1768402A publication Critical patent/CN1768402A/zh
Application granted granted Critical
Publication of CN100550231C publication Critical patent/CN100550231C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques

Abstract

提出一种设有包含内部电极层的元件主体的电子器件，所述内部电极层含有合金，该合金包含镍(Ni)元素以及选自钌(Ru)、铑(Rh)、铼(Re)和铂(Pt)的至少1种元素，各成分的含量是Ni：80～100%摩尔(100%摩尔除外)，Ru、Rh、Re和Pt合计：0～20%摩尔(0%摩尔除外)。

Description

电子器件及其制造方法
技术领域
本发明涉及例如层叠陶瓷电容器等电子器件。
背景技术
作为电子器件之一例的层叠陶瓷电容器由将电介质层和内部电极层交替地进行多层配置的层叠结构的元件主体和在该元件主体的两端部形成的一对外部端子电极构成。
为了制造这种层叠陶瓷电容器，首先使烧固前电介质层和烧固前内部电极层仅按必要张数交替地进行多层层叠，制造烧固前元件主体，接着对其烧固，然后在烧固后元件主体的两端部形成一对外部端子电极。
作为烧固前电介质层，使用层叠陶瓷坯片，作为烧固前内部电极层，使用预定图案的内部电极糊剂及金属薄膜等。
陶瓷坯片可采用薄片法及延伸法等制造。所谓薄片法是一种采用刮刀等方法将含有电介质粉末、粘接剂、增塑剂及有机溶剂等的电介质涂料涂敷于PET等载片(carrier sheet)上、使其加热、干燥而制造的方法。所谓延伸法是一种将电介质粉末和粘接剂在溶剂中混合的电介质悬浮液挤出成形而得到的薄膜状成形体进行纵横拉伸而制造的方法。
预定图案的内部电极糊剂层采用印刷法制造。所谓印刷法是一种将含有Pd、Ag-Pd、Ni等金属的导电材料、粘接剂及有机溶剂等的导电涂料在陶瓷坯片上按照预定图案涂敷而形成的方法。预定图案的金属薄膜可采用溅射等薄膜法制造。
这样，在制造层叠陶瓷电容器时，能同时对烧固前电介质层和烧固前内部电极层进行烧固。因此，对烧固前内部电极层含有的导电材料要求具有高于烧固前电介质层中含有的电介质粉末的烧结温度的熔点，且不与电介质粉末反应以及在烧固后不扩散至电介质层中等。
传统上，为了使这些要求满足，作为烧固前内部电极层含有的导电材料是Pt及Pd等贵金属。但是，贵金属本身价高，结果存在最终得到的层叠陶瓷电容器的成本高这一缺点。因此，传统上使电介质粉末的烧结温度低于900～1100℃，烧固前内部电极层含有的导电材料使用Ag-Pd合金，或者Ni等廉价的贱金属。
然而，近年来由于各种电子设备的小型化，正推进电子设备的内部安装的层叠陶瓷电容器的小型化及大容量化。为了推进这种层叠陶瓷电容器的小型化及大容量化，当然要求电介质层层叠薄、缺陷少的内部电极层。
但是，如果列举在烧固前内部电极层中含有的导电材料中使用Ni的情况，则与烧固前电介质中层含有的电介质粉末相比，Ni的熔点更低。因此，在将它们同时烧固时，在两者烧结温度之间出现大的差。在烧结温度有大的差时，如果在高的温度下烧结，则会产生内部电极层的裂缝及剥离；
而如果在低的温度下烧结，则往往会产生电介质粉末的烧固不良。
另外，如果烧固前内部电极层的厚度一直减薄，则在还原气氛下烧固时，导电材料含有的Ni颗粒因颗粒成长而球状化，在烧固前已连接的相邻的Ni颗粒彼此之间出现间隔，在任意的位置上都产生虚孔，其结果是：烧固后内部电极层难以连续地形成。若烧固后的内部电极层未连续形成，则存在层叠陶瓷电容器的静电电容降低这一问题。
然而，在特开平3-126206号公报中指出为了防止内部电极断线而使内部电极层合金化的方法。但是，在特开平3-126206号公报中认为在薄膜形成法中合金控制是困难的，在烧固前要准备内部电极层作为金属多层膜，经过烧固阶段使其合金化。
但是，在特开平3-126206号公报中，对于在使用以镍为主要成分的内部电极时，通过与哪种金属合金化，从而能抑制烧固阶段下的镍颗粒的颗粒成长，防止球状化，同时防止电极断线这一问题未作任何公开。根据构成各多层金属膜的组成不同，反而会使烧结温度降低，不能抑制烧固阶段下镍颗粒的颗粒成长。
另外，如果作为各多层金属膜的结构，与陶瓷连接的金属膜与陶瓷的湿润性、粘附性差，则反而会产生球状化、断线，作为电容器的静电电容降低。
另外，在特开平10-214520号公报中提出了一种以镍为主要成分，含有以通式是M[(C5H5)2](M是Ru、Os、Pd、Cr、Co的至少任何1种)表示的茂金属的导电性糊剂。
但是，在特开平10-214520号公报中有以下课题：即由于在导电糊剂中含有有机金属化合物，因此通过催化剂作用，使有机成分分解，在元件主体中产生裂纹等。特别地，如果有机金属化合物的添加量作为金属量大于0.1％摩尔，则存在裂纹的发生率特别增大的倾向。
发明内容
本发明鉴于这种实际状况而提出，其目的是提供层叠陶瓷电容器等电子器件及其制造方法，特别在内部电极层的各厚度薄层化的情况下，能够抑制烧固阶段中的Ni颗粒的颗粒成长，有效地防止球状化、电极断线及裂纹发生，有效地抑制静电电容降低。
为了实现上述目的，本发明的电子器件是一种具有包含内部电极层的元件主体的电子器件，
上述内部电极层含有合金，
该合金具有
镍(Ni)和
选自钌(Ru)、铑(Rh)、铼(Re)、铂(Pt)组的至少1种元素，
各成分的含量如下：
Ni：80～100％摩尔(100％摩尔除外)，
Ru、Rh、Re及Pt合计：0～20％摩尔(0％摩尔除外)。
上述元件主体最好具有将电介质层和内部电极层交替地多层配置的层叠结构。
各成分的含量最好如下：
Ni：87～99.9％摩尔，
Ru、Rh、Re及Pt合计：0.1～13％摩尔。
上述合金最好具有选自铑(Rh)、铼(Re)、铂(Pt)组的至少1种元素。Ru作为氧化物，具有易扩散至电介质层中的倾向。因此，如果采用含有Ru的合金构成内部电极层，则由于制造工艺不同，在氧化内部电极层的端部、形成端子电极时，往往出现一些问题。因此，特别优选Rh、Re、Pt。
如果Ni的％摩尔过大，则存在本发明的作用效果减小的倾向；如果过小，则存在电阻率增加、介质损失tanσ增大等问题增多的倾向。
上述内部电极层最好含有合金，
在X线衍射图中在晶面(111)的衍射线的峰值强度设为I(111)、晶面(200)的衍射线的峰值强度设为I(200)、晶面(220)的衍射线的峰值强度设为I(220)时，该合金具有满足以下关系的主面：(I(111)/I(200))≥3及(I(111)/I(220))≥3。
本发明第1方面的电子器件的制造方法是一种制造上述任何一项中记载的电子器件的方法，其特征在于：
将具有通过薄膜法以预定图案形成的内部电极层用膜(合金膜)的半成品芯片进行烧固，制造上述元件主体。
作为本发明采用的薄膜法，没有特别限定，但可以举出溅射法、蒸镀法、CVD法等。其中优选溅射法或蒸镀法。
上述内部电极层用膜最好具有10～100nm的晶粒大小。如果晶粒大小过小，则存在镍颗粒的球状化及断线等问题易发生的倾向；如果过大，则存在膜厚易出现偏差的倾向。
本发明第2方面的电子器件的制造方法是一种制造上述任何一项中记载的电子器件的方法，其特征在于：
将具有通过采用含有平均粒径0.01～1μm、优选0.05～0.4μm的合金粉的糊剂的印刷法以预定图案形成的内部电极层用膜(导电性糊剂膜)的半成品芯片进行烧固，制造上述元件主体。
上述合金粉最好具有10～100nm的晶粒大小。如果晶粒大小过小，则存在镍颗粒的球状化及断线等问题易发生的倾向；如果过大，则存在膜厚易出现偏差的倾向。
上述合金粉最好通过将薄膜法(优选溅射法或蒸镀法)形成的合金膜粉碎而得到。
本发明第3方面的电子器件的制造方法是一种制造上述任何一项中记载的电子器件的方法，其特征在于：
将具有通过采用含有导电性颗粒的糊剂的印刷法以预定图案形成的内部电极层用膜的半成品芯片进行烧固，制造上述元件主体，
上述导电性颗粒是具有
以镍为主要成分的内核部和
覆盖着上述内核部周围的至少一部分的被覆层的导电性颗粒，
上述被覆层由具有以选自钌(Ru)、铑(Rh)、铼(Re)、(Pt)的至少1种元素为主要成分的金属或合金构成。
作为用于在内核部的周围形成被覆层的方法，本发明中没有特别限定，例如可以为溶液法、薄膜法等。作为薄膜法，例如可以为溅射法、蒸镀法、激光磨蚀法、电弧蒸镀法、高频等离子体CVD法等。
上述内核部最好是颗粒的典型长度在0.01μm～1.0μm范围的球状、鳞片状、凸起状和/或不确定形状的粉末。而颗粒的典型长度的含义是：如果颗粒是球形，则指其直径；如果是其它形状，则指其颗粒形状中的最大长度。
上述被覆层的厚度最好在0.1～15nm范围，更优选0.1～13nm范围，特别优选0.1～7nm范围。如果被覆层的厚度过小，则存在本发明的作用效果减小的倾向。
Ru、Rh、Re及Pt是熔点高于Ni的贵金属。另外，以这些金属或合金为主要成分的被覆层与电介质层的湿润性及粘附性优良。因此，通过采用具有以形成有被覆层的Ni为主要成分的内核部的导电性颗粒，形成内部电极层，从而能够抑制烧固阶段中的Ni颗粒的颗粒成长，有效地防止球状化、电极断线和裂纹等发生，有效地抑制静电电容降低。另外，也能够防止内部电极层与电介质层分层。另外，电介质粉末的烧固不良不会产生。
本发明第4方面的电子器件的制造方法是一种制造上述任何一项中记载的电子器件的方法，其特征在于：
包括形成由具有选自钌(Ru)、铑(Rh)、铼(Re)、铂(Pt)的至少1种元素的金属层或合金层形成的副导电层的工序、
形成层叠于上述副导电层上、且以镍为主要成分的主导电层的工序和
将具有包含上述副导电层及主导电层的内部电极层用膜的半成品芯片进行烧固的工序。
最好，上述主导电层夹在一对上述副导电层之间、且上述内部电极层为三层以上的层叠结构。在本发明中也可以至少在上述主导电层的一侧形成上述副导电层，最好上述主导电层夹在一对上述副导电层之间。这样一来，就可以防止主导电层从两侧与电介质层接触，提高本发明的作用效果。
为了使上述副导电层位于上述内部电极层中的上述主导电层与坯片之间，最好将上述内部电极层层叠在上述坯片上。通过使上述副导电层位于上述主导电层与上述坯片之间，提高本发明的效果。
上述副导电层的厚度最好大于0μm且为0.1μm以下，更优选0μm(不含0)～0.08μm。而上述主导电层的厚度最好为0.1～1.0μm。还有，副导电层的厚度与主导电层的厚度相比，优选0(不含0)～30％，更优选0(不含0)～20％的厚度。另外，包括主导电层及副导电层的内部电极层的总厚度优选1μm以下，更优选0.1～0.8μm。如果副导电层的厚度过薄，则本发明的效果小，如果副导电层的厚度对于主导电层的厚度过大，则为了减薄全体的内部电极层厚度，则主导电层的厚度过薄，在低电阻化这一点上不优选。
如上所述，Ru、Rh、Re及Pt是熔点高于Ni的贵金属。而以这些金属或合金为主要成分的副导电层与电介质层的湿润性及粘附性优良。因此，通过在主导电层与电介质层之间形成副导电层，能够抑制烧固阶段中Ni颗粒的颗粒成长，有效地防止球状化、电极断线等，有效地抑制静电电容降低。另外，也能够防止内部电极层与电介质层分层。另外，不会产生电介质粉末的烧固不良。
再有，在烧固后，相邻的主导电层与副导电层进行合金化，形成单一的合金层。
上述内部电极层最好在支撑片上形成，然后从上述支撑片剥离，再对坯片进行层叠。优选上述副导电层通过薄膜形成法(溅射法、电镀法、蒸镀法等)形成，上述主导电层通过印刷法或薄膜形成法形成。如果将坯片及内部电极层薄层化，则在坯片的表面直接形成内部电极层存在变得困难的倾向，因此最好暂时在支撑片的表面上通过薄膜形成法形成内部电极层，然后再转移在坯片上。
再有，副导电层及主导电层不仅都只采用薄膜形成法(溅射法、电镀法、蒸镀法等)制造，而且副导电层可以采用薄膜形成法制造，主导电层可以采用Ni导电性糊剂，通过丝网印刷法形成。在这种情况下也能够同样地抑制烧固过程中Ni颗粒的颗粒成长，有效地抑制电容降低。
在本发明第1～第4方面的制造方法中，最好将上述半成品芯片在具有氧分压为10-10～10-2Pa的气氛下、在1000～1300℃的温度下进行烧固。通过在这种条件下烧固，能够制造本发明的电子器件。
在本发明第1～第4方面的制造方法中，最好上述元件主体在烧固上述半成品芯片的工序后，在具有氧分压为10-2～100Pa的气氛中在1200℃以下的温度下进行退火。通过在上述烧固后，在特定的退火条件下退火，从而能够实现电介质层的再氧化，阻止电介质层的半导体化，获得高的绝缘电阻。
在本发明第1～第4方面的制造方法中优选将上述内部电极层用膜与坯片一起层叠，同时烧固。
再有，对于本发明可采用的坯片的材质及制造方法等没有特别限定，可以是通过刮板法成形的陶瓷坯片以及将挤压成形的薄膜纵横拉伸而得到的多孔质陶瓷坯片等。
坯片是烧固后在元件主体的内部形成电介质层的部分。上述电介质层最好由可在还原气氛下烧固的电介质材料构成。由于内部电极层具有以镍为主要成分的第1金属部，因此为了同时烧固时不氧化，电介质层最好由能够在还原气氛下烧固的电介质材料构成。
在上述内部电极层与上述坯片之间也可以插入粘接层。如果坯片及内部电极层进行薄层化，则会有在坯片的表面难以用通常的印刷法形成内部电极层的倾向，因此内部电极层最好通过转移法层叠在坯片表面上。在这种情况下，存在内部电极层与坯片难以粘接的倾向，因此最好通过粘接层将它们粘接。再有，粘接层可以通过层叠体的脱粘接剂处理和/或烧固处理而除去。
本发明的电子器件能够采用上述任何一种制造方法制造。在本发明中对于电子器件没有特别限定，例如可以为层叠陶瓷电容器、压电元件、芯片型电感线圈、芯片型压敏电阻、芯片型热敏电阻、芯片型电阻及其它表面安装(SMD)芯片型电子器件。
采用本发明的电子器件及其制造方法，能够提供可有效地抑制静电电容降低的层叠陶瓷电容器等电子器件。
如上所述，由于Ru、Rh、Re及Pt的熔点比Ni高，因此导电材料的烧结温度上升，接近电介质粉末的烧结温度。其结果是：烧结后内部电极层的裂缝及剥离等电介质粉末的烧固不良不会产生。
再有，在本发明的制造方法中，由于不使用有机金属化合物，因此元件主体上也不会产生裂纹等。
附图的简单说明
图1是本发明一实施方式的层叠陶瓷电容器的概略剖面图。
图2A～图2C及图3A～图3C是表示内部电极层用膜的转移方法要部的剖面图。
图4是本发明一实施例的合金粉末的X线衍射图。
图5是本发明另一实施方式的方法中使用的导电性颗粒要部的放大剖面图。
图6是表示本发明又一实施方式的方法之一工序的要部的剖面图。
具体实施方式
以下基于附图所示的实施方式来说明本发明。
实施方式1
首先，作为本发明的电子器件之一实施方式，说明层叠陶瓷电容器的整个结构。
如图1所示，本实施方式的层叠陶瓷电容器2具有电容器本体(元件主体)4、第1端子电极6和第2端子电极8。电容器本体4具有电介质层10和内部电极层12，内部电极层12交替地层叠在电介质层10之间。交替层叠的一个内部电极层12，与电容器本体4的第1端部4a的外侧上已形成的第1端子电极6的内侧在电气上连接。而交替层叠的另一个内部电极层12与电容器本体4的第2端部4b的外侧上已形成的第2端子电极8的内侧在电气上连接。
内部电极层12含有合金而构成。构成内部电极层12的合金具有镍(Ni)和选自钌(Ru)、铑(Rh)、铼(Re)及铂(Pt)的至少1种元素。该合金中Ni的含量为80～100％摩尔(但是100％摩尔除外)，优选87～100％摩尔(100％摩尔除外)，更优选87～99.9％摩尔。该合金中Ru、Rh、Re及Pt的总含量为0～20％摩尔(0％摩尔除外)，优选0～13％摩尔(0％摩尔除外)，更优选0.1～1 3％摩尔。再有，Ru、Rh、Re及Pt各元素各自的比率是任意的。如果Ru、Rh、Re及Pt的总含量大于20％摩尔，则存在电阻率上升等问题产生的倾向。另外，合金中S、P、C等各种微量成分的含量也可小于约0.1％摩尔。优选的组合是Ni-Rh、Ni-Re、Ni-Pt的任何一种。
按照下面的详细说明，如图2～图3所示，内部电极层12将内部电极层用膜12a复印在陶瓷坯片10a上而形成，它由与内部电极层用膜12a相同的材质构成，但其厚度比内部电极层用膜12a的厚度因烧固在水平方向产生的收缩量。各内部电极层12的厚度优选0.1～1μm。
电介质层10的材质没有特别限定，例如可以由钛酸钙、钛酸锶和/或钛酸钡等电介质材料构成。各电介质层10的厚度没有特别限定，但一般为数μm～数百μm。在本实施方式中特别优选按5μm以下，更优选按3μm以下，进行薄层化。
端子电极6及8的材质也没有特别限定，但通常使用铜及铜合金、镍及镍合金等，但也能够使用银及银与钯的合金等。端子电极6及8厚度也没有特别限定，但通常为10～50μm左右。
根据目的及用途，可适当确定层叠陶瓷电容器2的形状及尺寸。层叠陶瓷电容器2为长方体形状时，通常约为如下：长(0.6～5.6mm，优选0.6～3.2mm)×宽(0.3～5.0mm，优选0.3～1.6mm)×厚(0.1～1.9mm、优选0.3～1.6mm)。
接着，说明层叠陶瓷电容器2的制造方法之一例。
首先，为了制造烧固后能够构成图1所示的电介质层10的陶瓷坯片，准备电介质糊剂。
电介质糊剂通常由将电介质原料和有机赋形剂混合后而得到的有机溶剂系糊剂或者水系糊剂构成。
作为电介质原料，可以从形成复合氧化物及氧化物的各种化合物，例如碳酸盐、硝酸盐、氢氧化物、有机金属化合物等适当选择，经混合而使用。电介质原料通常作为平均粒径为0.1～3.0μm左右的粉末而使用。再有，为了形成极薄的坯片，最好使用比坯片的厚度更小的粉末。
所谓有机赋形剂是指将粘接剂溶解于有机溶剂中。作为用于有机赋形剂的粘接剂没有特别限定，可以使用乙基纤维素、聚乙烯醇缩丁醛、丙烯树脂等通常的各种粘接剂，但优选使用聚乙烯醇缩丁醛等缩丁醛系树脂。
另外，对用于有机赋形剂的有机溶剂也没有特别限定，可使用松油醇、二甘醇二乙醚、丙酮、甲苯等有机溶剂。而水系糊剂的赋形剂媒介物是使水溶性粘接剂溶解于水中的媒介物。作为水溶性粘接剂没有特别限定，可以使用聚乙烯醇、甲基纤维素、羟乙基纤维素、水溶性丙烯树脂、乳剂等。电介质糊剂中各成分的含量没有特别限定，通常的含量可以是例如粘接剂为1～5％质量左右，溶剂(或水)为10～50％质量左右。
根据需要，在电介质糊剂中也可以含有选自各种分散剂、增塑剂、电介质、玻璃料、绝缘体等的添加物。但是，其总含量最好小于10％质量。作为粘接剂树脂，在使用缩丁醛系树脂时，对于粘接剂树脂100质量份，增塑剂优选含量为25～100质量份。如果增塑剂过少，则存在坯片变脆的倾向；如果过多，则增塑剂渗出，处理困难。
下面，如图3A所示，使用上述电介质糊剂，采用刮刀法等，在作为第2支撑片的载片30上形成厚度优选0.5～30μm，更优选0.5～10μm左右的坯片10a。坯片10a在载片30上形成后，进行干燥。坯片10a的干燥温度优选50～100℃，干燥时间优选1～5分。
下面，如图2A所示，除上述载片30之外，准备作为第1支撑片的载片20，其上形成剥离层22。接着，在剥离层22的表面上按照预定图案形成烧固后能够构成内部电极层12的内部电极层用膜12a。
所形成的内部电极层用膜12a的厚度优选0.1～1μm，更优选0.1～0.5μm左右。内部电极层用膜12a可以由单层构成，或者也可以由组成不同的2层以上的多层构成。
对内部电极层用膜12a的形成方法没有特别限定，可以列举薄膜法及印刷法等。下面分为采用薄膜法形成的情况和采用印刷法形成的情况，进行说明。
薄膜法
首先，说明采用薄膜法形成内部电极层用膜12a的情况。
作为薄膜法，例如可以有电镀法、蒸镀法、溅射法等。如果采用薄膜法之一的溅射法，在剥离层22的表面上形成作为内部电极层用膜12a的内部电极层用合金膜，则进行如下：
作为溅射靶材料，使用上述的特定组成的合金。也就是说，在本实施方式中将上述合金作为靶材料，进行溅射。作为溅射条件，极限真空度最好为10-2Pa以下，更优选10-3Pa以下，Ar气体导入压力优选0.1～2Pa，更优选0.3～0.8Pa，输出优选50～400W，更优选100～300W，溅射温度优选20～150℃，更优选20～120℃。
由于在本发明中使用特定组成的合金作为溅射靶，因此得到的金属薄膜的组成为与靶有相同比率的Ni合金薄膜。
采用薄膜法形成的(烧固后的)内部电极层用膜12a的合金膜分别如下进行观察：例如在作为图4所示的X线源而使用Cu-kα线时的X线衍射图中在晶面(111)的峰位于2Θ＝45°附近、在晶面(200)的峰位于2Θ＝52°附近以及在晶面(220)的峰位于2Θ＝77°附近进行观察。而且，在晶面(111)的衍射线的峰强度为I(111)、晶面(200)的衍射线的峰强度为I(200)、晶面(220)的衍射线的峰强度为I(220)时，优选包含具有满足(I(111)/I(200))≥3及(I(111)/I(220))≥3之关系的主面的合金，更优选包含具有满足(I(111)/I(200))≥5及(I(111)/I(220))≥5之关系的主面的合金。在本发明中作为合金膜，优选使用具有这种结晶取向性的金属。如果(I(111)/I(200))及(I(111)/I(220))小，则存在产生球状化及断线等问题的倾向。而(I(111)/I(200))及(I(111)/I(220))的上限分别为1∶20及1∶70。
作为采用薄膜法形成的内部电极层用膜12a的合金膜，含有晶粒大小优选10～100nm、更优选30～80nm的合金。如果晶粒大小过小，则产生球状化及断线等问题；如果过大，则产生膜厚出现偏差等问题。
印刷法
接着，说明采用印刷法形成内部电极层用膜12a的情况。
作为印刷法，例如可以有丝网印刷法等。如果采用印刷法之一的丝网印刷法，在剥离层22的表面上形成作为内部电极层用膜12a的内部电极层用导电性糊剂膜，则进行如下：
首先，在图2A所示的载片30以外的其它载片(图示省略)上形成与剥离层22不同的其它剥离层(图示省略)，与上述同样，在该剥离层上采用溅射等薄膜法，形成作为烧固后能构成内部电极层12的内部电极层用膜12a的合金膜。此时，作为溅射靶材料，使用上述的特定组成的合金。溅射条件等各种条件都可以与上述同样。然后，将已形成的合金膜从载片剥离，通过球磨等粉碎、分级，得到平均粒径为0.01μ～1μm(优选0.05～0.4μm)的合金粉。将该合金粉与有机赋形剂混合后进行糊剂化，得到内部电极层用导电性糊剂。有机赋形剂能够使用与上述电介质糊剂的场合相同的材质。将得到的导电性糊剂按照预定图案在剥离层22的表面上形成，可以得到作为预定图案的内部电极层用膜12a的内部电极层用导电性糊剂膜。
接着，如图2A所示，除上述载片20及载片30之外，在作为第3支撑片的载片26的表面上准备形成粘接层28的粘接层复印用薄片。载片26由与载片20及30相同的薄片构成。
接着，为了在图2A所示的内部电极层用膜12a的表面上形成粘接层，在本实施方式中采用复印法。也就是说，如图2B所示，将载片26的粘接层28挤压在内部电极层用膜12a的表面，进行加热、加压，如图2C所示，然后通过剥离载片26，将粘接层28复印在内部电极层用膜12a的表面。
此时的加热温度优选40～100℃，而加压力优选0.2～15MPa。对于加压，无论是通过压机加压，还是通过压延机压辊加压都可以，但优选通过一对压辊进行。
然后，将内部电极层用膜12a粘接于图3A所示的载片30的表面上已形成的坯片10a的表面。因此，如图3B所示，隔着粘接层28，将载片20的内部电极层用膜12a与载片20一起挤压在坯片10a的表面，进行加热、加压，如图3C所示，将内部电极层用膜12a复印在坯片10a的表面。但是，由于坯片侧的载片30能够剥下，从坯片10a一侧来看，坯片10a通过粘接层28复印到内部电极层用膜12a上。
该复印时的加热及加压无论是通过压机加压、加热，还是通过压延机加压、加热都可以，但优选通过一对压辊进行。该加热温度及施加压力与复印粘接层28时相同。
按照如图2A～图3C所示的工序，在单一的坯片10a上能形成单层的预定图案的内部电极层用膜12a。采用该工序，可得到将内部电极层用膜12a及坯片10a交替地进行多层层叠的层叠体。
然后，在将该层叠体最终加压后，剥下载片20。最终加压时的压力优选10～200MPa。而加热温度优选40～100℃。
然后，将层叠体按指定尺寸切断，形成半成品芯片。接着对半成品芯片进行脱粘接剂处理及烧固。
如本发明那样，在内部电极层的构成材料中使用作为贱金属的Ni合金(例如，Ni-Ru，Ni-Rh，Ni-Re或Ni-Pt)时，脱粘接剂处理优选在脱粘接剂气氛下的空气或N2中进行。另外，作为其它的脱粘接剂条件，升温速度优选5～300℃/小时，更优选10～50℃/小时，保温温度优选200～400℃，更优选250～350℃，保温时间优选0.5～20小时，更优选1～10小时。
在本发明中半成品芯片的烧固在氧分压优选10-10～10-2Pa、更优选10-10～10-5Pa的气氛下进行。如果烧固时的氧分压过低，则往往内部电极层的导电材料(合金)会产生异常烧结，导致其完全断线；相反地，如果氧分压过高，则内部电极层有氧化的倾向。
在本发明中在1300℃以下、更优选1000～1300℃、特别优选1150～1250℃的低温下进行半成品芯片的烧固。这是由于：如果烧固温度过低，则使半成品芯片不致密；相反地，如果烧固温度过高，则由于内部电极断线，或者电容-温度特性因导电材料扩散而恶化，导致电介质完全还原。
作为其它的烧固条件，升温速度优选50～500℃/小时，更优选200～300℃/小时，保温时间优选0.5～8小时，更优选1～3小时，冷却速度优选50～500℃/小时，更优选200～300℃/小时。而烧固气氛优选还原性气氛，作为气氛气体，例如优选在潮湿(加湿)状态下使用N2和H2的混合气体。
在本发明中优选在烧固后的电容芯片体上进行退火。退火是用以再氧化电介质层的处理，因此能够显著延长绝缘电阻(IR)的加速寿命，提高可靠性。
在本发明中优选烧固后将电容芯片体的退火在高于烧固时的还原气氛的氧分压下进行，具体地说，在氧分压优选10-2～100Pa，更优选10-2～10Pa的气氛下进行。如果退火时的氧分压过低，则难以进行电介质层2的再氧化；相反地，如果过高，则存在内部电极层3氧化的倾向。
在本发明中退火时的保温温度或最高温度优选1200℃以下，更优选900～1150℃，特别优选1000～1100℃。而在本发明中保温温度的保温时间优选0.5～4小时，更优选1～3小时。因退火时保温温度或最高温度在小于上述范围而使电介质材料的氧化不充分，因此存在绝缘电阻寿命缩短的倾向；如果超出上述范围，则不仅内部电极的Ni氧化、电容降低，而且会与电介质基体产生反应，也存在寿命缩短的倾向。另外，退火也可以仅由升温过程及降温过程而构成。也就是说，也可以使保温时间为零。此时，保温温度与最高温度同义。
作为其它的退火条件，冷却速度优选50～500℃/小时，更优选100～300℃/小时。另外，作为退火的气氛气体，例如优选采用已加湿的N2气体等。
而为了加湿N2气体，例如可以使用加湿器等。此时水温优选0～75℃左右。
脱粘接剂处理、烧固及退火，无论连续进行还是独立进行都可以。在连续进行时，最好如下进行：在脱粘接剂处理后不冷却，而改变气氛，继续升温至烧固时的保温温度进行烧固，接着冷却，在到达退火时的保温温度时，改变气氛，进行退火。而在独立进行时，最好在烧固时，在N2气体或加湿的N2气体气氛下升温至脱粘接剂处理时的保温温度，然后改变气氛，再继续升温；最好在冷却至退火时的保温温度后，再改变为N2气体或者加湿的N2气体气氛，然后继续冷却。另外，在退火时，也可以在N2气体气氛下升温至保温温度后，改变气氛，还可以将退火的全过程设为加湿的N2气体气氛。
在这样得到的烧结体(元件主体4)上，例如通过压辊研磨、喷砂等进行端面研磨，再烧结端子电极用糊剂，形成端子电极6、8。端子电极用糊剂的烧固条件优选例如在加湿的N2和H2的混合气体中在600～800℃进行10分钟～1小时左右。然后，根据需要，通过在端子电极6、8上进行电镀等，形成焊盘层。另外，端子电极用糊剂可以与上述电极糊剂同样地进行制备。
这样制造的本发明的层叠陶瓷电容器可通过锡焊等安装在印刷基板上等，可用于各种电子设备等。
在本实施方式中能够提供有效地控制静电电容降低的层叠陶瓷电容器2。由于Ru、Rh、Re及Pt的熔点比Ni高，因此导电材料的烧结温度上升，接近于电介质粉末的烧结温度。其结果是：烧结后内部电极层的裂纹及剥离等电介质粉末的烧固不良不会产生。
另外，由于在本实施方式中形成内部电极层用膜12a时不使用有机金属化合物，因此在电容器本体4上产生裂缝等的可能性小。
另外，在本实施方式中在特定的条件下烧固含有特定组成的Ni系合金的烧固前内部电极层。因此，使构成内部电极层的Ni系合金的烧结开始温度升高，同时抑制因颗粒成长而产生球状化，使内部电极连续地形成，其结果是：能够控制静电电容降低。
另外，在本实施方式中，在上述烧固后，使其在特定的退火条件下退火。通过该退火处理，实现电介质层的再氧化，能够防止半导体化，获得高的绝缘电阻。
另外，本实施方式中坯片10a不会被破坏或变形，就可以容易且高精度地使高精度干式内部电极层用膜12a复印在坯片10a的表面。特别地，通过复印法在电极层或坯片的表面上，形成粘接层28，通过粘接层28，使内部电极层用膜12a粘接于坯片10a的表面。通过形成粘接层28，使内部电极层用膜12a粘接和复印到坯片10a的表面上时，不需要高压和高热，可以在较低的气压和温度下粘接。因此，即使坯片10a极薄时，也不会被破坏，可以使内部电极层用膜12a及坯片10a良好地层叠，也不会发生短路缺陷等。
实施方式2
在本实施方式中除以下所示之外，与实施方式1同样地制造层叠陶瓷电容器。
在本实施方式中图2及图3所示的内部电极层用膜12a由含有图5所示的导电性颗粒50的导电性糊剂形成。
导电性颗粒50具有以镍为主要成分的内核部51和覆盖着内核部51周围的被覆层52。内核部51的形状没有特别限定，可以是球状、鳞片状、凸起状和/或不确定形状。在本实施方式中对于球状的情况进行说明。
内核部51的粒径d0优选50～400nm范围。而被覆层52的厚度t0优选0.1～13nm范围，更优选0.1～7nm范围。
内核部51由以镍为主要成分的金属或与以镍为主要成分的与其它金属的合金构成。内核部51中镍的比例是以内核部51作为100％质量，优选99～100％质量，更优选99.5～100％质量。另外，作为可以构成内核部51中与镍的合金中的次要成分的金属，例如可以是Ta、Mo、Zr、Cu、Co、Fe、Nb、W等。
被覆层52由具有选自钌(Ru)、铑(Rh)、铼(Re)及铂(Pt)的至少1种贵金属元素作为主要成分的金属或合金而构成。作为主要成分而含有的这些元素的比例，若以全部被覆层52作为100％质量，则优选99～100％质量，更优选99.5～100％质量。作为在被覆层52内除了主要成分以外可以含有的金属成分(杂质)，可以列举Cu、Co、Fe、Ta、Nb、W、Zr、Au、Pd等。
为了制造这样由被覆层52覆盖的内核部51，可以采用薄膜法等。作为薄膜法，例如可以有溶液法、溅射法、蒸镀法、激光磨蚀法、电弧蒸镀法、高频等离子体CVD法等。
在溶液法中例如将由平均粒径0.2μm的Ni粉末组成的内核部51的粉末浸入氯化铂溶液中(PtCl4·5H2O)，在附加环流器的容器内使其加热干燥，也可以在N2或真空中进行热处理(100～400℃)。由此，可以析出例如以由厚度为4.2nm的Pt膜组成的被覆层52涂膜的Ni粉(内核部51)。
另外，在薄膜法中可以将例如平均粒径0.2μm的Ni粉末(内核部51)收容在真空室的盘内，通过溅射法或蒸镀法，得到以Pt涂覆的Ni粉。可以通过预先将此盘作成可振动的结构，在Ni粉末的表面进行涂膜。
将这样得到的导电性颗粒50与有机赋形剂一起混合，进行糊剂化，可以获得用于形成膜12a的导电性糊剂。有机赋形剂可以采用与上述电介质糊剂的场合相同的材料。
如图4所示，通过将已得到的导电性糊剂，例如采用丝网印刷法以预定图案在剥离层22的表面上形成，从而得到预定图案的内部电极层用膜12a。以后的工序与上述实施方式1相同。
本实施方式中具有与上述实施方式1相同的作用效果，同时也具有下述的作用效果。即如上所述，Ru、Rh、Re及Pt都是熔点比Ni高的贵金属。另外，以这些金属或合金为主要成分的被覆层52与陶瓷坯片10a的湿润性及粘附性优良。因此，通过使用具有被覆层52的Ni主要成分的导电性颗粒50，形成内部电极层用膜12a，从而能够抑制烧固阶段中Ni颗粒的颗粒成长，有效地防止球状化、电极断线等，有效地抑制静电电容降低。另外，也可以防止烧固后得到的内部电极层12和电介质层10分层等。另外，不会产生电介质粉末的烧固不良。
实施方式3
本实施方式中除以下所示之外，与实施方式1同样地制造层叠陶瓷电容器。
如图6所示，在本实施方式中将烧固后成为由单层合金膜构成的内部电极层12的各内部电极层用膜12由主导电层40和其两侧层叠的一对副导电层42构成。再有，在本实施方式中可以省略任何一方的副导电层42。
主导电层40由以镍为主要成分的金属层或与以镍为主要成分的其它金属的合金层构成。主导电层40中镍的比例，若以全部主导电层40作为100％质量，则优选99～100％质量，更优选99.5～100％质量。如果作为主要成分镍的比例过小，则存在因电阻增大及烧固时镍颗粒的颗粒成长引起的球状化及电极断线等易发生的倾向。
再有，作为可与主导电层40中镍构成合金的次要成分的金属，例如可以有Ta、Mo、Zr、Nb、W、Co、Fe、Cu等。
副导电层42由具有以选自钌(Ru)、铑(Rh)、铼(Re)及铂(Pt)的至少1种贵金属元素作为主要成分的金属层或合金层而构成。作为主要成分而含有的这些元素的比例，若以全部副导电层42作为100％质量，则优选99～100％质量，更优选99.5～100％质量。如果作为主要成分的贵金属元素的比例过小，则存在抑制烧固阶段中主导电层40中的Ni颗粒的颗粒成长的效果减少的倾向。在副导电层中作为主要成分以外可以含有的成分，例如可以有Cu、Co、Fe、Ta、Nb、W、Zr、Au、Pd等。
在主导电层40和副导电层42之间也可以形成构成这些层的各主要成分彼此之间的合金层。另外，在主导电层40和/或副导电层42中也可以含有小于0.1％摩尔的P、S、C等各种微量成分。
副导电层42的厚度tb优选大于0μm、0.1μm以下，更优选0μm(不合0)～0.08μm。另外，主导电层40的厚度ta优选0.1μm以上、1.0μm以下。另外，副导电层42的厚度tb与主导电层ta的厚度相比，优选大于0％且30％以下，更优选大于0％且20％以下。另外，包含主导电层40及一对副导电层42的内部电极层用膜12a的总厚度优选1μm以下，更优选0.1μm以上且0.5μm以下。如果副导电层42的厚度过薄，则本发明的效果小；如果副导电层42的厚度相对于主导电层40的厚度过大，则为了使整个内部电极层的厚度减薄，主导电层40的厚度过分变薄，在低电阻化方面考虑不优选。
另外，内部电极层用膜12a中的一对副导电层42优选相同的膜厚，但也可以是不同的膜厚。另外，优选一对副导电层42由相同的材质构成，这对于简化制造工序是理想的，但也可以由不同的材质构成。
对内部电极层用膜12a的形成方法没有特别限定，可以列举薄膜法及印刷法等。下面分别就采用薄膜法形成和采用印刷法形成的情况进行说明。
薄膜法
首先，说明采用薄膜法形成内部电极层用膜12a的情况。
作为薄膜法，例如可以列举电镀法、蒸镀法、溅射法等。例如若采用溅射法在剥离层22的表面上形成内部电极层用膜12a，则进行如下：
首先，作为溅射靶材料，准备用于形成上述的层42及40的两种材料。在本实施方式中首先用形成层42的靶进行溅射，接着，用形成层40的靶进行溅射，然后，再用形成层42的靶进行溅射，形成三层膜。这些溅射最好在同一室连续进行，但也可以在不同的室中进行。
作为溅射的条件，极限真空度优选10-2Pa以下，更优选10-3Pa以下，Ar气体导入压力优选0.1～2Pa，更优选0.3～0.8Pa，输出优选50～400W，更优选100～300W，溅射温度优选20～150℃，更优选20～120℃。
印刷法
下面，说明采用印刷法形成内部电极层用膜12a的情况。
作为印刷法，例如可以列举丝网印刷法等。如果采用印刷法之一的丝网印刷法，在图2所示的剥离层22的表面上形成作为内部电极层用膜1 2a的内部电极层用导电性糊剂膜，则进行如下：
首先，准备用于形成层40及42的金属粉或合金粉。这些粉的平均粒径优选0.01～0.2μm。将各金属粉或合金粉与有机赋形剂一起混合，进行糊剂化，分别得到用于形成各自的层40及42的导电性糊剂。有机赋形剂可以使用与电介质糊剂的场合相同的材质。通过将得到的导电性糊剂以预定图案在图2所示的剥离层22的表面上依次形成，从而得到预定图案的三层结构的内部电极层用膜12a。
另外，在本实施方式中可以采用薄膜法形成副导电层42，采用印刷法形成主导电层40。另外，如果在采用印刷法形成副导电层42，则主导电层40也可以采用含有图5所示的导电性颗粒50的糊剂形成。
然后，与上述实施方式1同样地制造层叠陶瓷电容器。
在本实施方式中也具有与实施方式1相同的作用效果。特别地，由于在本实施方式中通过上述的贵金属或含有该贵金属的合金形成副导电层42，主导电层40通过与传统相同的镍金属层构成，因此导电层42能够抑制烧结阶段中Ni颗粒的颗粒成长，有效地防止球状化、电极断线等，有效地抑制静电电容降低。另外，也可以防止内部电极层12与电介质层10分离等。另外，不会发生电介质粉末的烧固不良。
以上说明了本发明的实施方式，但本发明不完全限定于这样的实施方式，可以在不背离本发明宗旨的范围内以各种方式实施。
例如，本发明不限于层叠陶瓷电容器，可以用于其它的电子器件。
以下基于更详细的实施例说明本发明，但本发明并不受这些实施例限定。
实施例1
各种糊剂的制备
首先通过将BaTiO3粉末(BT-02/堺化学工业(株))和选自MgCO3、MnCO3、(Ba0.6Ca0.4)SiO3及稀土类(Gd2O3、Tb4O7、Dy3O3、Ho2O3、Er2O3、Tm2O3、Yb2O3、Lu2O3、Y2O3的粉末通过球磨机湿式混合16小时，并使其干燥，作为电介质材料。这些原料粉末的平均粒径为0.1～1μm。(Ba0.6Ca0.4)SiO3的制备如下：将BaCO3、CaCO3及SiO2通过球磨机湿式混合16小时，干燥后在空气中在1150℃温度下烧固，再将烧固物用球磨机湿式粉碎100小时。
为了将得到的电介质材料糊剂化，将有机赋形剂加入电介质材料中，通过球磨机混合，得到电介质坯片用糊剂。有机赋形剂的配合比是：相对于电介质材料100质量份，作为粘接剂的聚乙烯醇缩丁醛：6质量份；作为增塑剂的邻苯二甲酸二辛酯(DOP)：3质量份，醋酸乙酯：55质量份，甲苯：10质量份；作为剥离剂的石蜡：0.5质量份。
接着，通过乙醇/甲苯(55/10)将上述的电介质坯片用糊剂按重量比稀释至2倍，作为剥离层用糊剂。
接着，除不加入电介质颗粒及剥离剂之外，用甲苯将同样的上述电介质坯片用糊剂按重量比稀释至4倍，作为粘接层用糊剂。
坯片的形成
首先，使用上述电介质坯片用糊剂，通过绕线棒涂布机(wire barcoater)，在PET薄膜(第2支撑片)上形成厚度为1.0μm的坯片。
内部电极层用膜的形成
通过绕线棒涂布机将上述剥离用糊剂涂敷在另一PET薄膜(第1支撑片)上，并使其干燥，形成厚度为0.3μm的剥离层。
接着，将形成有用于内部电极的预定图案的掩模装在剥离层的表面，采用溅射法，形成指定厚度(参照各表)的内部电极层用膜(Ni合金薄膜)。作为溅射条件设定为，极限真空度：10-3Pa以下，Ar气导入压力：0.5Pa；输出：200W，温度：室温(20℃)。另外，如各表所示，将Ni和各添加元素(Ru、Rh、Re及Pt)按预定组成配合，使用切成直径约4英寸、厚度3mm形状而得到的溅射靶。
内部电极层用膜(烧固后)的评价
根据X线衍射，已确认各添加元素固溶于Ni。另外，根据半值宽度，求出晶粒大小(单位：nm)。将下述表3的实施例试料(Ni＝94mol％)和同一表3的参考例试料(Ni＝100mol％)的溅射薄膜的X线衍射图分别示于图4中。可以确定在图4所示的X线衍射图中Ni合金颗粒的晶面(111)的峰值在2Θ＝45°附近产生，晶面(200)的峰值在2Θ＝52°附近产生。另外，虽然晶面(220)的峰值在2Θ＝77°附近产生，但在图4中省略其图示。将这些X线衍射峰的高度定为X线衍射强度，按照上述关系，导出晶面(111)对于晶面(200)及晶面(200)的强度比，从而评价金属薄膜的结晶取向性。具体地说，将图4所示的溅射薄膜的X线衍射图中的I(111)/I(200)之值和I(111)/I(220)之值示于各表中。溅射薄膜的X线衍射图通过粉末X线(Cu-Kα线)衍射装置，在下述条件下进行测定：X线发生条件是：输出：45kV-40mA、扫描宽度：0.2°/分。X线检测条件是：平行狭缝：1.0°，发散狭缝：1.0°，会聚狭缝：0.30mm。
溅射薄膜的厚度(膜厚)通过SEM观测进行。
粘接层的形成
通过绕线棒涂布机将上述粘接层用糊剂涂敷在另一表面上通过有机硅树脂进行剥离处理的PET薄膜(第3支撑片)上，并使其干燥，形成厚度为0.2μm的粘接层28。
最终层叠体(烧固结前元件主体)的形成
首先，按照图2所示的方法将粘接层28复印在内部电极层用膜12a的表面。在复印时使用一对压辊，加压力：0.1MPa，温度：80℃。
接着，按照图3所示的方法，隔着粘接层28，将内部电极层用膜12a粘接(复印)在坯片10a的表面。在复印时使用一对压辊，其压力：0.1MPa，温度：80℃。
接着，使内部电极层用膜12a和坯片10a接连不断地层叠，最后得到层叠了21层的内部电极层用膜12a的最终层叠体。层叠条件是加压力：50MPa，温度：120℃。
烧结体的制备
然后，按预定尺寸切断最终层叠体，进行脱粘接剂处理、烧固及退火(热处理)，制成芯片形状的烧结体。
脱粘接剂处理以如下条件进行：
升温速度：5～300℃/小时，尤其是10～50℃/小时，
保温温度：200～400℃，尤其是250～350℃，
保温时间：0.5～20小时，尤其是1～10小时，
气氛气体：加湿的N2和H2的混合气体。
烧固处理以如下条件进行：
升温速度：5～500℃/小时，尤其是200～300℃/小时，
保温温度：1000～1300℃，尤其是1150～1250℃，
保温时间：0.5～8小时，尤其是1～3小时，
冷却速度：50～500℃/小时，尤其是200～300℃/小时，
气氛气体：加湿的N2和H2的混合气体，
氧分压：参照各表。
退火(再氧化)处理以如下条件进行：
升温速度：200～300℃/小时，
保温温度：参照各表，
保温时间：2小时，
冷却速度：300℃/小时，
气氛气体：加湿的N2气体，
氧分压：参照各表。另外，在气氛气体的加湿中使用加湿器，在水温0～75℃下进行。
接着，通过喷砂研磨芯片形状的烧结体的端面，然后将外部电极用糊剂复印在端面，在加湿的N2+H2气氛下、在800℃烧固10分钟，形成外部电极，得到图1所示的结构的层叠陶瓷电容器的样品。
这样得到的各样品的尺寸是3.2mm×1.6mm ×0.6mm，夹在内部电极层中的电介质层层数是21，其厚度为1μm，内部电极层厚度为0.5μm。对于各样品进行电气特性(静电电容C、电阻率、介质损耗tanδ)的特性评价。其结果示于各表中。电流特性(静电电容C、电阻率、介质损耗tanδ)，评价以下：
静电电容C(单位μF)，对于样品在基准温度25℃下用数字LCR表(YHP社制4274A)在频率1kHz、输入信号电平(测定电压)1Vrms的条件下测定。静电电容C优选0.9μF以上为良好。
对于电阻率(单位：Ω·m)，用电阻率测定器(NPS社制，∑-5)在25℃下用直流4探针法(电流1mA，2秒钟)测定成膜于玻璃基板上的溅射膜(烧固前)。电阻率优选70×10-8Ω·m以下为良好。
介质损耗tanδ在25℃、采用数字LCR表(YHP社制4274A)、在频率1kHz、输入信号电平(测定电压)1Vrms的条件下测定。介质损耗tanδ优选小于0.1为良好。
再有，这些特性值根据使用样品数n＝10个而测出的值的平均值求出。在表中评价基准一栏中的○表示上述全部特性中都显示良好，×表示至少其中一项没有得到良好的结果。
表1
Figure C20048000874700311
合金膜厚度＝0.3μm
烧固温度＝1200℃
烧固氧气分压＝10-7Pa
退火温度＝1050℃
退火时间＝2小时
退火氧气分压＝10-1Pa
表2
Figure C20048000874700312
合金膜厚度＝0.3μm
烧固温度＝1200℃
烧固氧气分压＝10-7Pa
退火温度＝1050℃
退火时间＝2小时
退火氧气分压＝10-1Pa
表3
Figure C20048000874700321
合金膜厚度＝0.3μm
烧固温度＝1200℃
烧固氧气分压＝10-7Pa
退火温度＝1050℃
退火时间＝2小时
退火氧气分压＝10-1Pa
表4
Figure C20048000874700331
合金膜厚度＝0.3μm
烧固温度＝1200℃
烧固氧气分压＝10-7Pa
退火温度＝1050℃
退火时间＝2小时
退火氧气分压＝10-1Pa
表5
Ni(mol％)∶Ru(mol％)＝95∶5
烧固温度＝1200℃
烧固氧气分压＝10-7Pa
退火温度＝1050℃
退火时间＝2小时
退火氧气分压＝10-1Pa
表6
Figure C20048000874700341
Ni(mol％)∶Ru(mol％)＝95∶5
合金膜厚度＝0.3μm
烧固氧气分压＝10-7Pa
退火温度＝1050℃
退火时间＝2小时
退火氧气分压＝10-1Pa
表7
Figure C20048000874700342
Ni(mol％)∶Ru(mol％)＝95∶5
合金膜厚度＝0.3μm
烧固温度＝1200℃
退火温度＝1050℃
退火时间＝2小时
退火氧气分压＝10-1Pa
表8
Figure C20048000874700351
Ni(mol％)∶Ru(mol％)＝95∶5
合金膜厚度＝0.3μm
烧固温度＝1200℃
烧固氧气分压＝10-7Pa
退火时间＝2小时
退火氧气分压＝10-1Pa
表9
Figure C20048000874700352
Ni(mol％)∶Ru(mol％)＝95∶5
合金膜厚度＝0.3μm
烧固温度＝1200℃
烧固氧气分压＝10-7Pa
退火温度＝1050℃
退火时间＝2小时
如表1～4所示，关于Ni和Ru、Rh、Re或Pt的含量(单位mol％)，如果Ni∶(Ru、Rh、Re或Pt)＝100∶0，则不能抑制静电电容降低。如果Ni∶(Ru、Rh、Re或Pt)＝70∶30，则虽然能抑制静电电容降低，但电阻率增大，其tanδ增加。而如果Ni∶(Ru、Rh、Re或Pt)＝80～100(100除外)∶0～20(0除外)，则可确认能抑制静电电容降低，而不会引起电阻率和tanδ增加。其中，从提高静电电容及电阻率、降低介质损耗tanδ的方面出发，可确认优选Ni∶(Ru、Rh、Re或Pt)＝(87～99.9)∶(0.1～13)。
如表5所示，关于合金薄膜的厚度，如果合金膜厚度＝0.05μm，则存在内部电极层会球状化、不能抑制静电电容降低的倾向。而如果合金膜厚度＝0.1～1μm，则可确认能抑制静电电容降低，而不会产生内部电极层的球状化。
如表6所示，关于烧固时的烧固温度，如果烧固温度＝950℃，则电介质层烧结不足，不能抑制静电电容降低。如果烧固温度＝1350℃，则内部电极层球状化，同时氧化，不能抑制静电电容降低。而如果烧固温度＝1000～1300℃，则不会产生烧结不足及内部电极层的球状化及扩散至内部电极层的电介质层，可确认能抑制静电电容降低。
如表7所示，关于烧固时的氧分压，如果氧分压＝10-11Pa，则内部电极层球状化，同时断线，不能抑制静电电容降低。如果氧分压＝10-1Pa，则内部电极层球状化，同时氧化，内部电极的电阻值上升，不能抑制静电电容降低。而如果氧分压＝10-10～10-2Pa，则可确认能抑制静电电容降低，而不会产生内部电极层的球状化、断线及扩散至内部电极层的电介质层。
如表8所示，关于退火时的保温温度，如果保温温度＝800℃，则由于产生退火不足，因此存在tanδ增大的倾向。而如果保温温度＝900℃及1050℃，则可确认能将tanδ控制得低，同时能抑制静电电容降低，而不会退火不足。
如表9所示，关于退火时的氧分压，如果氧分压＝10-3Pa，则存在产生电介质层半导体化、tanδ增大的倾向。如果氧分压＝103Pa，则存在内部电极层氧化、静电电容降低加快的倾向。而如果氧分压＝10-2～100Pa，则可确认能将tanδ控制得低，同时能抑制静电电容降低，而不会产生电介质层的半导体化及内部电极层的氧化。
实施例2
各糊剂的制备
与实施例1同样，制备各糊剂(电介质坯片用糊剂，剥离层用糊剂，粘接层用糊剂)。
而在本实施例中内部电极层用导电性糊剂制备如下：首先，通过绕线棒涂布机，将实施例1中使用的剥离层用糊剂涂敷于PET薄膜上，使其干燥，形成厚度为0.3μm的剥离层。接着，不通过掩模，采用溅射法，在剥离层的表面上全面地形成预定厚度(参照上述各表)的内部电极层用膜(Ni合金薄膜)。溅射条件、靶与实施例1相同。而在评价内部电极层用膜(溅射薄膜)后，得到与实施例1相同的结果。接着，将已形成的Ni合金薄膜从PET薄膜剥离，在研钵中粗粉碎后，再通过磨球，进行微粉碎。然后回收，按粒径0.01～1μm(优选0.05～0.4μm)分级，得到合金粉。接着，在已得到的合金粉中加入有机赋形剂，通过球磨混合，得到内部电极层用导电性糊剂。有机赋形剂的配合比是：对于合金粉100质量份，作为粘接剂，乙基纤维素：4.5质量份，松节油：75质量份。
坯片的形成
与实施例1相同。
内部电极层用膜的形成
通过绕线棒涂布机，将上述剥离层用糊剂涂敷在另一个PET薄膜(第1支撑片)上，使其干燥，形成厚度为0.3μm的剥离层。
接着，通过丝网印刷，将得到的导电性糊剂按照预定图案形成在剥离层的表面上，形成作为预定图案的内部电极层用膜的内部电极层用导电性糊剂膜。
以下，与实施例1同样地形成层叠陶瓷电容器的样品，进行相同的评价。最终得到相同的结果。
实施例3
除了使用图5所示的导电性颗粒50代替合金粉之外，与实施例2同样地形成层叠陶瓷电容器的样品，进行相同的评价。最终得到相同的结果。
另外，导电性颗粒50制备如下：首先作为内核部51，准备100％Ni的球状粉末。该粉末的平均粒径为0.2μm。将该Ni粉末浸入氯化铂溶液中(PtCl4·5H2O)，使其在带有环流器的容器内加热、干燥，在N2或真空中进行热处理(100～400℃)。其结果是：Pt膜对Ni粉析出，能够制造出由以Pt膜(被覆层52)被膜的Ni粉(内核部51)构成的导电性颗粒50。对于此导电性颗粒，通过透射式电子显微镜及晶体结构分析进行观察的结果，可确认从Ni颗粒的表面部以4.2nm的Pt被覆。
通过TEM-EDS观察的结果，确认烧固后得到的元件主体的内部电极层是Ni与Pt的合金层。
实施例4
如图6所示，作为内部电极层用膜，除了使用多层膜的薄膜代替单层的Ni合金薄膜之外，与实施1同样地形成层叠陶瓷电容器的样品，进行相同的评价。最终得到了相同的结果。
另外，第1层42是膜厚为0.02μm的Pt膜(大致100％的Pt)，第2层40是0.3μm的Ni膜(大致100％的Ni)，第3层42是膜厚为0.02μm的Pt膜(大致100％的Pt)。
作为喷射条件是，极限真空度：小于10-8Pa，Ar气体导入压力：0.5Pa，输出：200W，温度：室温(20℃)。
通过TEM-EDC观察的结果，确认烧固后得到的元件主体的内部电极层是Ni与Pt的合金层。
参考例1
除了以含有Ni及Pt的有机金属化合物代替合金粉，将其混合于有机赋形剂中，作为内部电极层用导电性糊剂之外，与实施例2同样地形成层叠陶瓷电容器的样品，调查裂纹的发生次数。其结果示于表10。再有，作为有机金属化合物，使用环烷酸。
再有，裂纹的发生次数的测法是，准备100个具有相同组成的样品，调查100个的样品中裂纹发生的数量。观察裂纹是观察外观，同时将元件剖面研磨后观察。裂纹主要发生在内部电极及内部电极附近的电介质层部分。
表10
  有机化合物添加Pt换算(％摩尔)   裂纹发生次数n＝100
  0   0
  0.01   0
  0.03   3
  0.05   9
  0.08   15
  0.1   40
  0.3   80
  0.5   90
  0.8   95
  1   100
  1.3   100
  1.5   100
如表10所示，作为有机金属化合物，将Ni以外的金属换算为Pt量，如果加入0.08％摩尔以上或者0.1％摩尔以上，则可确认裂纹发生率增大。

Claims (21)

1.一种设有包含内部电极层的元件主体的电子器件，其中：
所述内部电极层含有合金，
该合金包含
镍(Ni)以及
选自钌(Ru)、铑(Rh)、铼(Re)和铂(Pt)的至少1种元素，
各成分的含量是
Ni：80％摩尔以上且小于100％摩尔，
Ru、Rh、Re及Pt合计：大于0％摩尔且在20％摩尔以下。
2.如权利要求1记载的电子器件，其特征在于：
各成分的含量是
Ni：87～99.9％摩尔，
Ru、Rh、Re和Pt合计：0.1～13％摩尔。
3.如权利要求1或2记载的电子器件，其特征在于：
所述合金包含选自铑(Rh)、铼(Re)和铂(Pt)的至少1种元素。
4.如权利要求1或2记载的电子器件，其特征在于：
所述内部电极层含有合金，
设在X线衍射图中晶面(111)的衍射线峰值强度为I(111)、晶面(200)的衍射线峰值强度为I(200)、晶面(220)的衍射线峰值强度为I(220)，则该合金具有满足以下关系的主面：
(I(111)/I(200))≥3及(I(111)/I(220))≥3。
5.一种制造权利要求1～4中任一项记载的电子器件的方法，其特征在于：
将具有通过薄膜法以预定图案形成的内部电极层用膜的半成品芯片烧固，制造所述元件主体。
6.如权利要求5记载的电子器件的制造方法，其特征在于：
所述内部电极层用膜具有10～100nm的晶粒大小。
7.如权利要求5或6记载的电子器件的制造方法，其特征在于：
所述内部电极用膜采用溅射法或蒸镀法形成。
8.一种制造如权利要求1～4中任一项记载的电子器件的方法，其特征在于：
将具有通过采用含有平均粒径0.01～1μm的合金粉的糊剂的印刷法以预定图案形成的内部电极层用膜的半成品芯片烧固，制造所述元件主体。
9.如权利要求8记载的电子器件的制造方法，其特征在于：
所述合金粉具有10～100nm的晶粒大小。
10.如权利要求8或9记载的电子器件的制造方法，其特征在于：
所述合金粉通过将用溅射法或蒸镀法形成的合金膜粉碎而得到。
11.一种制造权利要求1～4中任一项记载的电子器件的方法，其特征在于：
将具有通过采用含有导电性颗粒的糊剂的印刷法以预定图案而形成的内部电极层用膜的半成品芯片烧固，制造所述元件主体；
所述导电性颗粒含有以镍为主要成分的内核部和覆盖所述内核部周围的至少一部分的被覆层；
所述被覆层由以含有选自钌(Ru)、铑(Rh)、铼(Re)和铂(Pt)的至少1种元素作为主要成分的金属或合金构成。
12.如权利要求11记载的电子器件的制造方法，其特征在于：
所述内核部是作为颗粒形状中最大长度的典型长度在0.01μm～1.0μm范围的球状、鳞片状、凸起状和/或不确定形状的粉末。
13.如权利要求11或12记载的电子器件的制造方法，其特征在于：
所述被覆层的厚度在0.1～15nm范围。
14.一种制造权利要求1～4中任一项记载的电子器件的方法，其特征在于包括：
形成由含有选自钌(Ru)、铑(Rh)、铼(Re)和铂(Pt)的至少1种元素的金属层或合金层构成的副导电层的工序；
形成层叠于所述副导电层上的以镍为主要成分的主导电层的工序；以及
将具有包含所述副导电层和主导电层的内部电极层用膜的半成品芯片烧固的工序。
15.如权利要求14记载的电子器件的制造方法，其特征在于：
所述主导电层夹在一对所述副导电层之间，所述内部电极层为三层以上的层叠结构。
16.如权利要求14或15记载的电子器件的制造方法，其特征在于：
所述副导电层的厚度大于0μm且在0.1μm以下。
17.如权利要求14或15记载的电子器件的制造方法，其特征在于：
所述主导电层的厚度为0.1～1.0μm。
18.如权利要求14或15记载的电子器件的制造方法，其特征在于：
所述副导电层通过薄膜形成法形成，所述主导电层通过印刷法或薄膜形成法形成。
19.如权利要求14或15记载的电子器件的制造方法，其特征在于：
所述半成品芯片在具有10-10～10-2Pa的氧分压的气氛中、在1000～1300℃的温度下烧固。
20.如权利要求14或15记载的电子器件的制造方法，其特征在于：
在烧固所述半成品芯片的工序后，所述元件主体在具有10-2～100Pa的氧分压的气氛中、在1200℃以下的温度下退火。
21.一种电子器件，其特征在于：
通过权利要求5～20中任一项记载的方法形成。
CNB2004800087476A 2003-02-05 2004-02-03 电子器件及其制造方法 Expired - Lifetime CN100550231C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP028713/2003 2003-02-05
JP2003028713 2003-02-05
JP179807/2003 2003-06-24
JP2003179807 2003-06-24

Publications (2)

Publication Number Publication Date
CN1768402A CN1768402A (zh) 2006-05-03
CN100550231C true CN100550231C (zh) 2009-10-14

Family

ID=32852670

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800087476A Expired - Lifetime CN100550231C (zh) 2003-02-05 2004-02-03 电子器件及其制造方法

Country Status (7)

Country Link
US (2) US7324326B2 (zh)
EP (1) EP1594146A4 (zh)
JP (1) JP4098329B2 (zh)
KR (2) KR100826388B1 (zh)
CN (1) CN100550231C (zh)
TW (1) TWI247322B (zh)
WO (1) WO2004070748A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826388B1 (ko) * 2003-02-05 2008-05-02 티디케이가부시기가이샤 전자 부품 및 그 제조 방법
US8075949B2 (en) * 2004-09-29 2011-12-13 Tdk Corporation Method of production of a conductive particle, conductive paste, and method of production of electronic device
US7277269B2 (en) * 2004-11-29 2007-10-02 Kemet Electronics Corporation Refractory metal nickel electrodes for capacitors
JP2006324637A (ja) 2005-04-21 2006-11-30 Tdk Corp 共材粒子、その製造方法、電極ペースト、電子部品の製造方法
JP5126950B2 (ja) * 2006-06-20 2013-01-23 Ｔｄｋ株式会社 金属酸化物膜の製造方法、積層体、及び、電子デバイス
US8557352B2 (en) 2006-06-20 2013-10-15 Tdk Corporation Method of making a metal oxide film, laminates and electronic devices
CN101522928B (zh) * 2006-10-02 2010-09-29 昭荣化学工业株式会社 镍-铼合金粉末和含有其的导体糊
JP5327519B2 (ja) * 2006-10-02 2013-10-30 昭栄化学工業株式会社 ニッケル−レニウム合金粉末及びそれを含有する導体ペースト
JP2008218974A (ja) * 2007-02-05 2008-09-18 Tdk Corp 電子部品およびその製造方法
JP5217609B2 (ja) * 2008-05-12 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US9390857B2 (en) * 2008-09-30 2016-07-12 General Electric Company Film capacitor
JP5870625B2 (ja) 2011-02-28 2016-03-01 Tdk株式会社 電極焼結体、積層電子部品、内部電極ペースト、電極焼結体の製造方法、積層電子部品の製造方法
KR101151366B1 (ko) 2011-11-24 2012-06-08 한화케미칼 주식회사 도전성 입자 및 이의 제조방법
US9119289B2 (en) * 2013-02-25 2015-08-25 3M Innovative Properties Company Film constructions for interdigitated electrodes with bus bars and methods of making same
JP6512844B2 (ja) * 2015-01-30 2019-05-15 太陽誘電株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP6970792B2 (ja) * 2016-06-20 2021-11-24 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6945972B2 (ja) * 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
JP6970793B2 (ja) * 2016-06-20 2021-11-24 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2018037473A (ja) * 2016-08-30 2018-03-08 株式会社村田製作所 積層セラミックコンデンサ
CN115896544A (zh) * 2016-11-21 2023-04-04 美题隆公司 用于生物传感器的钌合金
CN106601478B (zh) * 2017-01-24 2018-08-21 庞业山 一种交替镀膜式电容器及其生产方法
KR20190116132A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN111304608B (zh) * 2020-03-17 2021-10-15 贵研铂业股份有限公司 一种晶粒高定向取向的镍铂合金溅射靶材及其制备方法
KR20230147719A (ko) * 2021-03-31 2023-10-23 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988651A (en) * 1975-05-23 1976-10-26 Erie Technological Products, Inc. Monolithic ceramic capacitor
JPS62171107A (ja) 1986-01-23 1987-07-28 ティーディーケイ株式会社 磁器コンデンサの製造方法
JPH01321615A (ja) 1988-06-23 1989-12-27 Mitsui Petrochem Ind Ltd 電極
JP2504223B2 (ja) 1989-10-11 1996-06-05 株式会社村田製作所 積層コンデンサの製造方法
JPH05121204A (ja) 1991-10-25 1993-05-18 Murata Mfg Co Ltd 積層型半導体セラミツク素子
JPH07176448A (ja) 1993-12-17 1995-07-14 Taiyo Yuden Co Ltd 導電性ペースト
US5518833A (en) * 1994-05-24 1996-05-21 Eagle-Picher Industries, Inc. Nonwoven electrode construction
DE69513128T2 (de) * 1994-11-25 2000-06-15 Nec Corp Festelektrolytkondensator mit zwei Elektrolytschichten und Herstellungsverfahren
JP3039403B2 (ja) * 1996-12-06 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3039409B2 (ja) * 1997-01-08 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
US6280882B1 (en) * 1997-01-17 2001-08-28 Hydro-Quebec Electrolytic composition with polymer base for electrochemical generator
JP3527822B2 (ja) 1997-01-31 2004-05-17 京セラ株式会社 導電性ペースト
DE69802597T2 (de) * 1997-03-13 2002-08-01 Matsushita Electric Ind Co Ltd Lithium Sekundär Polymerbatterie
US5889445A (en) * 1997-07-22 1999-03-30 Avx Corporation Multilayer ceramic RC device
JPH1154368A (ja) * 1997-07-30 1999-02-26 Tdk Corp Ｃｒ複合電子部品とその製造方法
AU5865300A (en) * 1999-02-26 2000-10-04 Symyx Technologies, Inc. Platinum-ruthenium-nickel alloy for use as a fuel cell catalyst
US6185087B1 (en) * 1999-04-08 2001-02-06 Kemet Electronics Corp. Multilayer ceramic chip capacitor with high reliability compatible with nickel electrodes
JP2001052952A (ja) * 1999-08-10 2001-02-23 Tdk Corp 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2001085263A (ja) * 1999-09-09 2001-03-30 Rohm Co Ltd 卑金属を主成分とする内部電極を有する積層型セラミックコンデンサ
JP3276113B1 (ja) * 2000-05-26 2002-04-22 松下電器産業株式会社 固体電解コンデンサ
JP2002110444A (ja) * 2000-09-26 2002-04-12 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2002198255A (ja) 2000-12-26 2002-07-12 Kyocera Corp 積層型電子部品
JP3697401B2 (ja) * 2001-02-22 2005-09-21 株式会社ノリタケカンパニーリミテド 導体ペースト及びその製造方法
JP4100874B2 (ja) * 2001-03-02 2008-06-11 Ｔｄｋ株式会社 セラミックグリーン体およびセラミック電子部品の製造方法
JP4197951B2 (ja) * 2001-03-21 2008-12-17 ヴィシェイ インターテクノロジー，インコーポレーティッド ニッケルの酸化特性を抑制する方法
US20020139457A1 (en) * 2001-04-02 2002-10-03 Coppola Vito A. Method of suppressing the oxidation characteristics of nickel
JP2002348603A (ja) * 2001-05-24 2002-12-04 Murata Mfg Co Ltd 金属粉末の製造方法、金属粉末、導電性ペーストおよび積層セラミック電子部品
JP2003007562A (ja) 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JP2003013103A (ja) * 2001-06-26 2003-01-15 Murata Mfg Co Ltd 導電粉末の製造方法、導電粉末、導電性ペーストおよび積層セラミック電子部品
US6563693B2 (en) * 2001-07-02 2003-05-13 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitor
KR100826388B1 (ko) * 2003-02-05 2008-05-02 티디케이가부시기가이샤 전자 부품 및 그 제조 방법
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer

Also Published As

Publication number Publication date
TWI247322B (en) 2006-01-11
WO2004070748A1 (ja) 2004-08-19
JPWO2004070748A1 (ja) 2006-05-25
US20060138590A1 (en) 2006-06-29
KR20050099989A (ko) 2005-10-17
US7518848B2 (en) 2009-04-14
KR100918346B1 (ko) 2009-09-22
JP4098329B2 (ja) 2008-06-11
EP1594146A4 (en) 2010-01-06
US7324326B2 (en) 2008-01-29
TW200423169A (en) 2004-11-01
US20080073621A1 (en) 2008-03-27
EP1594146A1 (en) 2005-11-09
KR100826388B1 (ko) 2008-05-02
KR20080023762A (ko) 2008-03-14
CN1768402A (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
CN100550231C (zh) 电子器件及其制造方法
CN108735508B (zh) 多层陶瓷电容器及其制造方法
JP4449984B2 (ja) 導電性粒子の製造方法、導電性ペーストおよび電子部品の製造方法
CN100521003C (zh) 叠层陶瓷电容器
CN108695072B (zh) 多层陶瓷电容器及多层陶瓷电容器的制造方法
EP1717829A2 (en) Method of production of multilayer ceramic capacitor
JP2009509906A (ja) 銅製電極に使用するｃｏｇ誘電体組成物
JPH11251173A (ja) 積層セラミック電子部品
WO2005117041A1 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
EP1840912A2 (en) Multilayer ceramic electronic device and method of production of same
JP4660935B2 (ja) 正方晶ペロブスカイト構造を有するチタン酸バリウム系セラミック粉末の製造方法
US20060171099A1 (en) Electrode paste for thin nickel electrodes in multilayer ceramic capacitors and finished capacitor containing same
US11688558B2 (en) Ceramic electronic component and method of manufacturing the same
CN110176356A (zh) 层叠陶瓷电容器及其制造方法
JP2004319435A (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP6586507B2 (ja) ニッケル電極用ｃｏｇ誘電体組成物
CN101241799B (zh) 电子部件及其制造方法
JP4867948B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP4548392B2 (ja) 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法
JP2021082644A (ja) セラミック電子部品の製造方法
WO2020090415A1 (ja) Ｎｉペーストおよび積層セラミックコンデンサ
JP2004221304A (ja) 内部電極を持つ電子部品の製造方法
WO2024070427A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP2001015372A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20091014