KR20050099989A - 전자 부품 및 그 제조 방법 - Google Patents

전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR20050099989A
KR20050099989A KR1020057014373A KR20057014373A KR20050099989A KR 20050099989 A KR20050099989 A KR 20050099989A KR 1020057014373 A KR1020057014373 A KR 1020057014373A KR 20057014373 A KR20057014373 A KR 20057014373A KR 20050099989 A KR20050099989 A KR 20050099989A
Authority
KR
South Korea
Prior art keywords
layer
electronic component
internal electrode
manufacturing
electrode layer
Prior art date
Application number
KR1020057014373A
Other languages
English (en)
Other versions
KR100826388B1 (ko
Inventor
가즈타카 스즈키
시게키 사토
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20050099989A publication Critical patent/KR20050099989A/ko
Application granted granted Critical
Publication of KR100826388B1 publication Critical patent/KR100826388B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

내부 전극층을 포함하는 소자 본체를 갖는 전자 부품으로서, 상기 내부 전극층이, 합금을 포함하고, 상기 합금이, 니켈(Ni) 원소와, 루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)으로부터 선택되는 적어도 1종의 원소를 갖고, 각 성분의 함유량이, Ni : 80∼100몰%(단, 100몰%는 제외한다), Ru, Rh, Re 및 Pt의 합계 : 0∼20몰%(단, 0몰%는 제외한다)인 전자 부품을 제공하는 것이다.

Description

전자 부품 및 그 제조 방법{ELECTRONIC PARTS AND METHOD FOR MANUFACTURE THEREOF}
본 발명은, 예를 들면 적층 세라믹 콘덴서 등의 전자 부품에 관한 것이다.
전자 부품의 일례로서의 적층 세라믹 콘덴서는, 유전체층과 내부 전극층이 교대로 복수 배치된 적층 구조의 소자 본체와, 이 소자 본체의 양단부에 형성된 한 쌍의 외부 단자 전극으로 구성된다.
이 적층 세라믹 콘덴서를 제조하기 위해서는, 우선, 소성전 유전체층과 소성전 내부 전극층을 필요 장수만큼 교대로 복수 적층시켜 소성전 소자 본체를 제조하고, 다음에 이것을 소성한 후, 소성후 소자 본체의 양단부에 한 쌍의 외부 단자 전극을 형성한다.
소성전 유전체층으로서는, 세라믹 그린시트가 이용되고, 소성전 내부 전극층으로서는, 소정 패턴의 내부 전극 페이스트나 금속 박막 등이 이용된다.
세라믹 그린시트는, 시트법이나 연신법 등으로 제조할 수 있다. 시트법이란, 유전체 분말, 바인더, 가소제 및 유기용제 등을 포함하는 유전체 도료를, 닥터블레이드법 등을 이용하여 PET 등의 캐리어 시트 상에 도포하여, 가열 건조시켜 제조하는 방법이다. 연신법이란, 유전체 분말과 바인더가 용매에 혼합된 유전체 현탁액을 압출 성형하여 얻어지는 필름형상 성형체를 2축 연신하여 제조하는 방법이다.
소정 패턴의 내부 전극 페이스트층은, 인쇄법에 의해 제조된다. 인쇄법이란, Pd, Ag-Pd, Ni 등의 금속을 포함하는 도전재와, 바인더 및 유기용제 등을 포함하는 도전 도료를, 세라믹 그린시트 상에 소정 패턴으로 도포 형성하는 방법이다. 소정 패턴의 금속 박막은, 스퍼터링 등의 박막법에 의해 제조된다.
이와 같이, 적층 세라믹 콘덴서의 제조시에는, 소성전 유전체층과 소성전 내부 전극층을 동시에 소성하게 된다. 이 때문에, 소성전 내부 전극층에 포함되는 도전재에는, 소성전 유전체층에 포함되는 유전체 분말의 소결 온도보다도 높은 융점을 가질 것, 유전체 분말과 반응하지 않을 것, 소성후 유전체층으로 확산되지 않을 것, 등이 요구된다.
종래는, 이들의 요구를 만족시키기 위해서, 소성전 내부 전극층에 포함되는 도전재로서는, Pt나 Pd 등의 귀금속이 사용되고 있다. 그러나, 귀금속은, 그 자체가 고가이고, 결과로서 최종적으로 얻어지는 적층 세라믹 콘덴서가 비용이 높아진다는 결점이 있다. 그래서, 종래에는, 유전체 분말의 소결 온도를 900∼1100℃로 저하시켜, 소성전 내부 전극층에 포함되는 도전재로서 Ag-Pd 합금을 이용하거나, Ni 등의 저렴한 비금속(卑金屬)을 이용하고 있다.
그런데, 최근, 각종 전자 기기의 소형화에 의해, 전자 기기의 내부에 장착되는 적층 세라믹 콘덴서의 소형화 및 대용량화가 진행되고 있다. 이 적층 세라믹 콘덴서의 소형화 및 대용량화를 진행시키기 위해서, 유전체층은 물론, 얇고 결함이 적은 내부 전극층을 적층하는 것이 요구된다.
그러나, 소성전 내부 전극층에 포함되는 도전재에 Ni를 이용한 경우를 예시하면, 이 Ni는, 소성전 유전체층에 포함되는 유전체 분말과 비교하여 융점이 낮다. 이 때문에, 이들을 동시 소성한 경우, 양자의 소결 온도 간에 큰 차이가 생긴다. 소결 온도에 큰 차이가 있는 경우에 높은 온도로 소결시키면, 내부 전극층의 깨짐이나 박리가 발생하고, 한편, 낮은 온도로 소결시키면, 유전체 분말의 소성 불량을 발생하는 경우가 있다.
또, 소성전 내부 전극층의 두께를 얇게 해 가면, 환원 분위기에서의 소성중에, 도전재에 포함되는 Ni 입자는 입자 성장에 의해 구형상화하여, 소성전에는 연결되어 있었던 인접하는 Ni 입자끼리의 간격이 생겨 임의의 개소에 구멍이 생기고, 그 결과, 소성후 내부 전극층을 연속적으로 형성하는 것이 곤란해진다. 소성후의 내부 전극층이 연속되어 있지 않은 경우, 적층 세라믹 콘덴서의 정전 용량이 저하한다는 문제가 있다.
그런데, 일본국 특개평 3-126206호 공보에는, 내부 전극의 끊김을 방지하기 위해서, 내부 전극층을 합금화한다는 방법을 나타내고 있다. 단, 이 일본국 특개평 3-126206호 공보에서는, 박막 형성법으로는 합금 제어가 곤란한 것으로 하여, 소성전에 내부 전극층을 금속 다층막으로서 준비해서, 소성 단계를 거쳐 합금화하고 있다.
그러나, 이 일본국 특개평 3-126206호 공보에는, 니켈을 주성분으로 하는 내부 전극을 이용하는 경우에, 어떠한 종류의 금속과 합금화시킴으로써, 소성 단계에서의 니켈 입자의 입자 성장을 억제하여, 구형상화를 방지하고, 전극 끊김을 방지할 수 있는지에 대해서 조금도 개시되어 있지 않다. 각 다층 금속막을 구성하는 조성에 의해서는, 반대로 소결 온도를 저하시켜 버려, 소성 단계에서의 니켈 입자의 입자 성장을 억제할 수 없다.
또, 각 다층 금속막의 구성으로서 세라믹과 접하는 금속막이 세라믹과의 습윤성 및 밀착성이 나쁜 경우, 반대로 구형상화, 끊김이 진행되어 버려, 콘덴서로서의 정전 용량이 저하한다.
또, 일본국 특개평 10-214520호 공보에는, 니켈을 주성분으로 하여, 일반식 M[(C5H5)2](M은 Ru, Os, Pd, Cr, Co 중 적어도 어느 1종)으로 나타내어지는 메탈로센을 함유하는 도전성 페이스트가 제안되어 있다.
그러나, 이 일본국 특개평 10-214520호 공보에서는 도전 페이스트 중에, 유기 금속 화합물을 포함하기 때문에, 촉매 작용에 의해, 유기 성분을 분해하여, 소자 본체에 크랙이 발생하는 등의 과제를 갖는다. 특히, 유기 금속 화합물의 첨가량이, 금속량으로서 0.1몰%를 넘으면, 특히 크랙의 발생율이 높아지는 경향이 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 개략 단면도,
도 2A∼도 2C 및 도 3A∼도 3C는 내부 전극층용 막의 전사 방법을 도시하는 요부 단면도,
도 4는 본 발명의 일 실시예에 따른 합금 분말의 X선 회절 챠트,
도 5는 본 발명의 다른 실시 형태의 방법에서 이용되는 도전성 입자의 요부 확대 단면도,
도 6은 본 발명의 또 다른 실시 형태의 방법의 한 공정을 도시하는 요부 단면도이다.
본 발명은, 이와 같은 실상을 감안하여 이루어진 것으로, 그 목적은, 특히 내부 전극층의 각 두께가 박층화한 경우에도, 소성 단계에서의 Ni 입자의 입자 성장을 억제하여, 구형상화, 전극 끊김, 크랙의 발생 등을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있는 적층 세라믹 콘덴서 등의 전자 부품 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명에 따른 전자 부품은,
내부 전극층을 포함하는 소자 본체를 갖는 전자 부품으로서,
상기 내부 전극층이, 합금을 포함하고,
상기 합금이,
니켈(Ni)과,
루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)의 군으로부터 선택되는 적어도 1종의 원소
를 갖고,
각 성분의 함유량이,
Ni : 80∼100몰%(단, 100몰%는 제외한다),
Ru, Rh, Re 및 Pt의 합계 : 0∼20몰%(단, 0몰%는 제외한다)이다.
바람직하게는, 상기 소자 본체가, 유전체층과 내부 전극층이 교대로 복수 배치된 적층 구조를 갖는다.
바람직하게는, 각 성분의 함유량이,
Ni : 87∼99.9몰%,
Ru, Rh, Re 및 Pt의 합계 : 0.1∼13몰%이다.
바람직하게는, 상기 합금이, 로듐(Rh), 레늄(Re) 및 백금(Pt)의 군으로부터 선택되는 적어도 1종의 원소를 갖는다. Ru는, 산화물로서 유전체층으로 확산되기 쉬운 경향이 있다. 그 때문에, Ru를 포함하는 합금으로 내부 전극층이 구성되는 경우에는, 제조 프로세스에 따라서는, 내부 전극층의 단부가 산화되어, 단자 전극을 형성할 때에, 약간의 문제가 있는 경우가 있다. 그 때문에, Rh, Re, Pt가 특히 바람직하다.
Ni의 몰%가 너무 많으면, 본 발명의 작용 효과가 작아지는 경향이 있고, 너무 적으면, 저항률이 향상하여, 유전 손실(tanσ)이 증대하는 등의 문제점이 많아지는 경향이 있다.
바람직하게는, 상기 내부 전극층이 합금을 포함하고,
상기 합금이, X선 회절 챠트에서, 결정면(111) 면의 회절선의 피크 강도를 I(111)로 하고, 결정면(200) 면의 회절선의 피크 강도를 I(200)로 하고, 결정면(220) 면의 회절선의 피크 강도를 I(220)로 하였을 때, (I(111)/I(200))≥3 및 (I(111)/I(220))≥3의 관계를 만족하는 주면을 갖는다.
본 발명의 제1 관점에 따른 전자 부품의 제조 방법은,
상기 중 어느 하나에 기재된 전자 부품을 제조하는 방법으로서,
박막법에 의해 소정 패턴으로 형성된 내부 전극층용 막(합금막)을 갖는 그린칩을 소성하여, 상기 소자 본체를 제조하는 것을 특징으로 한다.
본 발명에서 이용하는 박막법으로서는, 특별히 한정되지 않지만, 스퍼터링법, 증착법, CVD법 등이 예시된다. 그 중에서도, 스퍼터링법 또는 증착법이 바람직하다.
바람직하게는, 상기 내부 전극층용 막이 10∼100㎚의 결정자 사이즈를 갖는다. 결정자 사이즈가 너무 작으면, 니켈입자의 구형상화나 끊김 등의 문제점을 발생하기 쉬워지는 경향이 있고, 너무 크면 막두께의 편차가 생기기 쉬워지는 경향이 있다.
본 발명의 제2 관점에 따른 전자 부품의 제조 방법은,
상기 중 어느 하나에 기재된 전자 부품을 제조하는 방법으로서,
평균 입경 0.01∼1㎛, 바람직하게는 0.05∼0.4㎛의 합금분말을 포함하는 페이스트를 이용하는 인쇄법에 의해 소정 패턴으로 형성된 내부 전극층용 막(도전성 페이스트막)을 갖는 그린칩을 소성하여, 상기 소자 본체를 제조하는 것을 특징으로 한다.
바람직하게는, 상기 합금분말이 10∼100㎚의 결정자 사이즈를 갖는다. 결정자 사이즈가 너무 작으면, 니켈입자의 구형상화나 끊김 등의 문제점이 발생하기 쉬워지는 경향이 있고, 너무 크면 막두께의 편차가 생기기 쉬워지는 경향이 있다.
바람직하게는, 상기 합금분말이, 박막법(바람직하게는 스퍼터링법 또는 증착법)에 의해 형성된 합금막을 분쇄하여 얻어진다.
본 발명의 제3 관점에 따른 전자 부품의 제조 방법은,
상기 중 어느 하나에 기재된 전자 부품을 제조하는 방법으로서,
도전성 입자를 포함하는 페이스트를 이용하는 인쇄법에 의해 소정 패턴으로 형성된 내부 전극층용 막을 갖는 그린칩을 소성하여, 상기 소자 본체를 제조하고,
상기 도전성 입자가,
니켈을 주성분으로 하는 코어부와,
상기 코어부의 주위의 적어도 일부를 덮고 있는 피복층을 갖는 도전성 입자이고,
상기 피복층이, 루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)으로부터 선택되는 적어도 1종의 원소를 주성분으로서 갖는 금속 또는 합금으로 구성되어 있다.
코어부의 주위에 피복층을 형성하기 위한 방법으로서는, 본 발명에서는 특별히 한정되지 않고, 용액법, 박막법 등이 예시된다. 박막법으로서는, 스퍼터법, 증착법, 레이저 어블레이션법, 아크 증착법, 고주파 플라즈마 CVD법 등이 예시된다.
바람직하게는, 상기 코어부는, 입자의 대표 길이가 0.01㎛∼1.0㎛의 범위에 있는 구형상, 플레이크형상, 돌기형상 및/또는 부정 형상의 분말체이다. 또한, 입자의 대표 길이란, 입자가 구형이면, 그 직경을 의미하고, 그 밖의 형상인 경우에는, 그 입자의 형상에서의 최대 길이를 의미한다.
바람직하게는, 상기 피복층의 두께는, 0.1∼15㎚의 범위, 더욱 바람직하게는, 0.1∼13㎚의 범위, 특히 바람직하게는 0.1∼7㎚의 범위에 있다. 피복층의 두께가 너무 작으면, 본 발명의 작용 효과가 작아지는 경향이 있다.
Ru, Rh, Re 및 Pt는, Ni보다도 융점이 높은 귀금속이다. 또, 이들의 금속 또는 합금을 주성분으로 하는 피복층은, 유전체층과의 습윤성 및 밀착성이 우수하다. 따라서, 이 피복층이 형성되어 있는 Ni를 주성분으로 하는 코어부를 갖는 도전성 입자를 이용하여, 내부 전극층을 형성함으로써, 소성 단계에서의 Ni 입자의 입자 성장을 억제하여, 구형상화, 전극 끊김 등을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있다. 또, 내부 전극층과 유전체층의 디라미네이션 등도 방지할 수 있다. 또한, 유전체 분말의 소성 불량이 발생하는 일이 없다.
본 발명의 제4 관점에 따른 전자 부품의 제조 방법은,
상기 중 어느 하나에 기재된 전자 부품을 제조하는 방법으로서,
루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)으로부터 선택되는 적어도 1종의 원소를 갖는 금속층 또는 합금층으로 구성되는 부도전층을 형성하는 공정과,
상기 부도전층에 적층시켜, 니켈을 주성분으로 하는 주도전층을 형성하는 공정과,
상기 부도전층 및 주도전층을 갖는 내부 전극층용 막을 갖는 그린칩을 소성 하는 공정을 갖는다.
바람직하게는, 상기 주도전층은, 한 쌍의 상기 부도전층의 사이에 끼워져 있고, 상기 내부 전극층이 3층 이상의 적층 구조이다. 본 발명에서는, 적어도 상기 주도전층의 한 쪽에 상기 부도전층이 형성되어 있으면 되지만, 바람직하게는, 상기 주도전층은, 한 쌍의 상기 부도전층의 사이에 끼워져 있다. 이와 같이 함으로써, 주도전층은, 양측에서 유전체층에 접촉하는 것이 방지되어, 본 발명의 작용 효과가 높아진다.
바람직하게는, 상기 내부 전극층에서의 상기 주도전층과 그린시트의 사이에 상기 부도전층이 위치하도록, 상기 내부 전극층을 상기 그린시트에 적층한다. 상기 주도전층과 상기 그린시트의 사이에 상기 부도전층을 위치시킴으로써, 본 발명의 효과가 향상한다.
바람직하게는, 상기 부도전층의 두께가, 0㎛보다 크고, 0.1㎛ 이하, 더욱 바람직하게는, 0㎛(0은 포함하지 않는다)∼0.08㎛이다. 또, 바람직하게는, 상기 주도전층의 두께가, 0.1㎛∼1.0㎛이다. 더욱, 바람직하게는, 부도전층의 두께는, 주도전층의 두께에 비교하여, 바람직하게는 0(0은 포함하지 않는다)∼30%, 더욱 바람직하게는 0(0은 포함하지 않는다)∼20%의 두께이다. 또, 주도전층 및 부도전층을 포함하는 내부 전극층의 토탈에서의 두께는, 바람직하게는, 1㎛ 이하, 더욱 바람직하게는 0.1∼0.8㎛이다. 부도전층의 두께가 너무 얇으면, 본 발명의 효과가 적고, 부도전층의 두께가 주도전층의 두께에 대해서 너무 크면, 토탈에서의 내부 전극층의 두께를 얇게 하기 위해서는, 주도전층의 두께가 너무 얇아져, 저저항화의 점에서 바람직하지 않다.
전술한 바와 같이, Ru, Rh, Re 및 Pt는, Ni보다도 융점이 높은 귀금속이다. 또, 이들의 금속 또는 합금을 주성분으로 하는 부도전층은, 유전체층과의 습윤성 및 밀착성이 우수하다. 따라서, 이 부도전층을, 주도전층과 유전체층의 사이에 형성함으로써, 소성 단계에서의 Ni 입자의 입자 성장을 억제하여, 구형상화, 전극 끊김 등을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있다. 또, 내부 전극층과 유전체층의 디라미네이션 등도 방지할 수 있다. 또한, 유전체 분말의 소성 불량을 발생하는 일이 없다.
또한, 소성후에는, 인접하는 주도전층과 부도전층은, 합금화되어, 단일한 합금층이 된다.
바람직하게는, 상기 내부 전극층은, 지지 시트의 위에 형성되고, 그 후에, 상기 지지 시트로부터 박리되어 그린시트에 대해서 적층된다. 바람직하게는, 상기 부도전층은, 박막 형성법(스퍼터링법, 도금법, 증착법 등)에 의해 형성되고, 상기 주도전층은, 인쇄법 또는 박막 형성법에 의해 형성된다. 그린시트 및 내부 전극층이 박층화되면, 그린시트의 표면에 직접적으로 내부 전극층을 형성하는 것은 곤란해지는 경향이 있어, 일단 지지 시트의 표면에 내부 전극층을, 박막 형성법에 의해 형성하고, 그 후에 그린시트에 전사하는 것이 바람직하다.
또한, 부도전층 및 주도전층은, 모두 박막 형성법(스퍼터링법, 도금법, 증착법 등)만으로 제작할 뿐만 아니라, 부도전층을 박막 형성법으로 제작하고, Ni 도전성 페이스트를 이용하여 스크린 인쇄법으로 주도전층을 형성해도 된다. 이 경우에도, 소성 과정에서의 Ni 입자의 입자 성장이 동일하게 억제되어, 용량 저하를 효과적으로 억제할 수 있다.
본 발명의 제1∼제4 관점의 제조 방법에서, 바람직하게는, 상기 그린칩을, 10-10∼10-2㎩의 산소 분압을 갖는 분위기 내에서, 1000∼1300℃의 온도로 소성한다. 이와 같은 조건으로 소성함으로써, 본 발명의 전자 부품을 제조할 수 있다.
본 발명의 제1∼제4 관점의 제조 방법에서, 바람직하게는, 상기 소자 본체를, 상기 그린칩을 소성하는 공정의 후에, 10-2∼100㎩의 산소 분압을 갖는 분위기 내에서, 1200℃ 이하의 온도로 어닐링한다. 상기의 소성후에, 특정한 어닐링 조건으로 어닐링시킴으로써, 유전체층의 재산화가 도모되어, 유전체층의 반도체화를 저지하여, 높은 절연 저항을 취득할 수 있다.
본 발명의 제1∼제4 관점의 제조 방법에서, 바람직하게는, 상기 내부 전극층용 막이 그린시트와 함께 적층되어, 동시에 소성된다.
또한, 본 발명에서 이용할 수 있는 그린시트의 재질 및 제조 방법 등은, 특별히 한정되지 않고, 닥터블레이드법에 의해 성형되는 세라믹 그린시트, 압출 성형된 필름을 2축 연신하여 얻어지는 다공질의 세라믹 그린시트 등이어도 된다.
그린시트는, 소성후에 소자 본체의 내부에서 유전체층이 되는 부분이다. 바람직하게는, 상기 유전체층이, 환원 분위기 소성이 가능한 유전체 재료로 구성되어 있다. 내부 전극층은, 니켈을 주성분으로 하는 제1 금속부를 갖기 때문에, 동시 소성시에 산화하지 않도록, 유전체층은, 환원 분위기 소성이 가능한 유전체 재료로 구성하는 것이 바람직하다.
상기 내부 전극층과 상기 그린시트의 사이에는, 접착층을 개재시켜도 된다. 그린시트 및 내부 전극층이 박층화되면, 통상의 인쇄법 등에 의해 그린시트의 표면에 내부 전극층을 형성하는 것이 곤란해지는 경향이 있어, 내부 전극층은, 전사법에 의해 그린시트의 표면에 적층되는 것이 바람직하다. 그 경우에 있어서, 내부 전극층과 그린시트의 접착이 곤란해지는 경향이 있어, 이들은 접착층에 의해 접착시키는 것이 바람직하다. 또한, 접착층은, 적층체의 탈바인더 처리 및/또는 소성 처리에 의해 제거된다.
본 발명에 따른 전자 부품은, 상기 중 어느 하나의 제조 방법에 의해 제조될 수 있다. 본 발명에서, 전자 부품으로서는, 특별히 한정되지 않지만, 적층 세라믹 콘덴서, 압전 소자, 칩 인덕터, 칩 배리스터, 칩 서미스터, 칩 저항, 그 밖의 표면 실장(SMD) 칩형 전자 부품이 예시된다.
본 발명의 전자 부품 및 그 제조 방법에서는, 정전 용량의 저하가 효과적으로 억제된 적층 세라믹 콘덴서 등의 전자 부품을 제공할 수 있다.
전술한 바와 같이, Ru, Rh, Re 및 Pt는, Ni보다도 융점이 높기 때문에, 이것에 의해 도전재의 소결 온도가 상승하여 유전체 분말의 소결 온도에 접근한다. 그 결과, 소결후에, 내부 전극층의 깨짐이나 박리와 함께, 유전체 분말의 소성 불량을 발생하는 일이 없다.
또, 본 발명의 제조 방법에서는, 유기 금속 화합물을 이용하지 않기 때문에, 소자 본체에 크랙 등이 발생하는 일도 없다.
이하, 본 발명을, 도면에 도시하는 실시 형태에 기초하여 설명한다.
제1 실시 형태
우선, 본 발명에 따른 전자 부품의 일 실시 형태로서, 적층 세라믹 콘덴서의 전체 구성에 대해서 설명한다.
도 1에 도시하는 바와 같이, 본 실시 형태에 따른 적층 세라믹 콘덴서(2)는, 콘덴서 소체(소자 본체)(4)와, 제1 단자 전극(6)과, 제2 단자 전극(8)을 갖는다. 콘덴서 소체(4)는, 유전체층(10)과, 내부 전극층(12)을 갖고, 유전체층(10)의 사이에, 이들의 내부 전극층(12)이 교대로 적층되어 있다. 교대로 적층되는 한 쪽의 내부 전극층(12)은, 콘덴서 소체(4)의 제1 단부(4a)의 외측에 형성되어 있는 제1 단자 전극(6)의 내측에 대해서 전기적으로 접속되어 있다. 또, 교대로 적층되는 다른 쪽의 내부 전극층(12)은, 콘덴서 소체(4)의 제2 단부(4b)의 외측에 형성되어 있는 제2 단자 전극(8)의 내측에 대해서 전기적으로 접속되어 있다.
내부 전극층(12)은, 합금을 포함하여 구성된다. 내부 전극층(12)을 구성하는 합금은, 니켈(Ni)과, 루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)으로부터 선택되는 적어도 1종의 원소를 갖는다. 상기 합금 중의 Ni의 함유량은, 80∼100몰%(단, 100몰%는 제외한다), 바람직하게는 87∼100몰%(단, 100몰%는 제외한다), 더욱 바람직하게는 87∼99.9몰%이다. 상기 합금 중의 Ru, Rh, Re 및 Pt의 합계 함유량은, 0∼20몰%(단, 0몰%는 제외한다), 바람직하게는 0∼13몰%(단, 0몰%는 제외한다), 더욱 바람직하게는 0.1∼13몰%이다. 또한, Ru, Rh, Re 및 Pt의 각 원소 각각의 비율은 임의이다. Ru, Rh, Re 및 Pt의 합계 함유량이 20몰%를 넘으면, 저항률이 상승하는 등의 문제점이 발생하는 경향이 있다. 또한, 합금 중에는, S, P, C 등의 각종 미량 성분이 0.1몰% 정도 이하로 포함되어 있어도 된다. 바람직한 조합은, Ni-Rh, Ni-Re, Ni-Pt 중 어느 하나이다.
내부 전극층(12)은, 뒤에 상세히 설명하는 바와 같이, 도 2∼도 3에 도시하는 바와 같이, 내부 전극층용 막(12a)을 세라믹 그린시트(10a)에 전사하여 형성되고, 내부 전극층용 막(12a)과 동일한 재질로 구성되지만, 그 두께는, 소성에 의한 수평 방향의 수축분만큼 내부 전극층용 막(12a)보다도 두꺼워진다. 각 내부 전극층(12)의 두께는, 바람직하게는 0.1∼1㎛이다.
유전체층(10)의 재질은, 특별히 한정되지 않고, 예를 들면, 티탄산 칼슘, 티탄산 스트론튬 및/또는 티탄산 바륨 등의 유전체 재료로 구성된다. 각 유전체층(10)의 두께는, 특별히 한정되지 않지만, 수㎛∼수백㎛의 것이 일반적이다. 특히 본 실시 형태에서는, 바람직하게는 5㎛ 이하, 보다 바람직하게는 3㎛ 이하로 박층화되어 있다.
단자 전극(6 및 8)의 재질도 특별히 한정되지 않지만, 통상, 구리나 구리합금, 니켈이나 니켈합금 등이 이용되지만, 은이나 은과 팔라듐의 합금 등도 사용할 수 있다. 단자 전극(6 및 8)의 두께도 특별히 한정되지 않지만, 통상 10∼50㎛ 정도이다.
적층 세라믹 콘덴서(2)의 형상이나 사이즈는, 목적이나 용도에 따라서 적절히 결정하면 된다. 적층 세라믹 콘덴서(2)가 직육면체 형상인 경우에는, 통상, 세로(0.6∼5.6㎜, 바람직하게는 0.6∼3.2㎜)×가로(0.3∼5.0㎜, 바람직하게는 0.3∼1.6㎜)×두께(0.1∼1.9㎜, 바람직하게는 0.3∼1.6㎜) 정도이다.
다음에, 적층 세라믹 콘덴서(2)의 제조 방법의 일례를 설명한다.
우선, 소성후에 도 1에 도시하는 유전체층(10)을 구성하게 되는 세라믹 그린시트를 제조하기 위해서, 유전체 페이스트를 준비한다.
유전체 페이스트는, 통상, 유전체 원료와 유기 비히클을 혼련하여 얻어진 유기용제계 페이스트, 또는 수계 페이스트로 구성된다.
유전체 원료로서는, 복합 산화물이나 산화물이 되는 각종 화합물, 예를 들면 탄산염, 질산염, 수산화물, 유기 금속 화합물 등으로부터 적절히 선택되어, 혼합하여 이용할 수 있다. 유전체 원료는, 통상, 평균 입자 직경이 0.1∼3.0㎛ 정도인 분말로서 이용된다. 또한, 대단히 얇은 그린시트를 형성하기 위해서는, 그린시트 두께보다도 미세한 분말을 사용하는 것이 바람직하다.
유기 비히클이란, 바인더를 유기용제 중에 용해한 것이다. 유기 비히클에 이용되는 바인더로서는, 특별히 한정되지 않고, 에틸셀룰로오스, 폴리비닐부티랄, 아크릴 수지 등의 통상의 각종 바인더가 이용되지만, 바람직하게는 폴리비닐부티랄 등의 부티랄계 수지가 이용된다.
또, 유기 비히클에 이용되는 유기용제도 특별히 한정되지 않고, 테르피네올, 부틸카르비톨, 아세톤, 톨루엔 등의 유기용제가 이용된다. 또, 수계 페이스트에서의 비히클은, 물에 수용성 바인더를 용해시킨 것이다. 수용성 바인더로서는 특별히 한정되지 않고, 폴리비닐알코올, 메틸셀룰로오스, 히드록시에틸셀룰로오스, 수용성 아크릴 수지, 에멀션 등이 이용된다. 유전체 페이스트 중의 각 성분의 함유량은 특별히 한정되지 않고, 통상의 함유량, 예를 들면 바인더는 1∼5질량% 정도, 용제(또는 물)는 10∼50질량% 정도로 하면 된다.
유전체 페이스트 중에는, 필요에 따라서 각종 분산제, 가소제, 유전체, 유리프릿, 절연체 등으로부터 선택되는 첨가물이 함유되어도 된다. 단, 이들의 총 함유량은, 10질량% 이하로 하는 것이 바람직하다. 바인더 수지로서, 부티랄계 수지를 이용하는 경우에는, 가소제는, 바인더 수지 100질량부에 대해서, 25∼100질량부의 함유량인 것이 바람직하다. 가소제가 너무 적으면, 그린시트가 취약해지는 경향이 있고, 너무 많으면, 가소제가 스며 나와, 취급이 곤란하다.
다음에, 상기 유전체 페이스트를 이용하여, 닥터블레이드법 등에 의해, 도 3A에 도시하는 바와 같이, 제2 지지 시트로서의 캐리어 시트(30) 상에, 바람직하게는 0.5∼30㎛, 보다 바람직하게는 0.5∼10㎛ 정도의 두께로, 그린시트(10a)를 형성한다. 그린시트(10a)는, 캐리어 시트(30)에 형성된 후에 건조된다. 그린시트(10a)의 건조 온도는, 바람직하게는 50∼100℃이고, 건조 시간은, 바람직하게는 1∼5분이다.
다음에, 상기의 캐리어 시트(30)와는 별도로, 도 2A에 도시하는 바와 같이, 제1 지지 시트로서의 캐리어 시트(20)를 준비하고, 그 위에, 박리층(22)을 형성한다. 다음에, 박리층(22)의 표면에, 소성후에 내부 전극층(12)을 구성하게 되는 내부 전극층용 막(12a)을 소정 패턴으로 형성한다.
형성되는 내부 전극층용 막(12a)의 두께는, 바람직하게는 0.1∼1㎛, 보다 바람직하게는 0.1∼0.5㎛ 정도이다. 내부 전극층용 막(12a)은, 단일한 층으로 구성되어 있어도 되고, 혹은 2이상의 조성이 다른 복수의 층으로 구성되어 있어도 된다.
내부 전극층용 막(12a)의 형성 방법은, 특별히 한정되지 않고, 박막법이나 인쇄법 등을 들 수 있다. 이하에, 박막법으로 형성하는 경우와, 인쇄법으로 형성하는 경우를 나누어 설명한다.
박막법
우선, 박막법에 의해 내부 전극층용 막(12a)을 형성하는 경우를 설명한다.
박막법으로서는, 예를 들면, 도금법, 증착, 스퍼터링 등을 들 수 있다. 박막법의 1종인 스퍼터링법에 의해, 박리층(22)의 표면에 내부 전극층용 막(12a)으로서의 내부 전극층용 합금막을 형성하는 경우에는, 이하와 같이 하여 행한다.
스퍼터링 타겟 재료로서는, 상술한 특정 조성의 합금을 이용한다. 즉, 본 실시 형태에서는, 상기 합금을 타겟 재료로서, 스퍼터링을 행한다. 스퍼터링의 조건으로서는, 도달 진공도가 바람직하게는 10-2㎩ 이하, 보다 바람직하게는 10-3㎩ 이하, Ar 가스 도입 압력이 바람직하게는 0.1∼2㎩, 보다 바람직하게는 0.3∼0.8㎩, 출력이 바람직하게는 50∼400W, 보다 바람직하게는 100∼300W, 스퍼터링 온도가 바람직하게는 20∼150℃, 보다 바람직하게는 20∼120℃이다.
본 발명에서는, 스퍼터 타겟으로서 특정 조성의 합금을 이용하기 때문에, 얻어진 금속 박막의 조성은, 타겟과 같은 비율의 Ni 합금 박막으로 된다.
박막법에 의해 형성되는(소성후의) 내부 전극층용 막(12a)으로서의 합금막은, 예를 들면 도 4에 도시하는 X선원으로서 Cu-kα선을 사용한 경우의 X선 회절 챠트에 있어서, 결정면(111)의 피크가 2θ=45°부근에, 결정면(200)의 피크가 2θ=52° 부근에, 결정면(220)의 피크가 2θ=77°부근에, 각각 관찰된다. 그리고, 결정면(111) 면의 회절선의 피크 강도를 I(111)로 하고, 결정면(200) 면의 회절선의 피크 강도를 I(200)로 하고, 결정면(220) 면의 회절선의 피크 강도를 I(220)로 하였을 때, (I(111)/I(200))≥3 및 (I(111)/I(220))≥3의 관계를 만족하는 주면을 갖는 합금을 포함하는 것이 바람직하고, 보다 바람직하게는(I(111)/I(200))≥5 및 (I(111)/I(220))≥5의 관계를 만족하는 주면을 갖는 합금을 포함한다. 본 발명에서는, 합금막으로서, 이와 같은 결정 배향성을 갖는 금속을 이용하는 것이 바람직하다. (I(111)/I(200)) 및 (I(111)/I(220))이 작으면, 구형상화나 끊김 등의 문제점을 발생하는 경향이 있다. 또, (I(111)/I(200)) 및 (I(111)/I(220))의 상한은, 각각 1 : 20과 1 : 70이다.
박막법에 의해 형성되는 내부 전극층용 막(12a)으로서의 합금막은, 결정자 사이즈가, 바람직하게는 10∼100㎚, 보다 바람직하게는 30∼80㎚의 합금을 포함한다. 결정자 사이즈가 너무 작으면, 구형상화나 끊김 등의 문제점을 발생하고, 너무 크면 막두께의 편차가 생기는 등의 문제점이 발생한다.
인쇄법
다음에, 인쇄법에 의해 내부 전극층용 막(12a)을 형성하는 경우를 설명한다.
인쇄법으로서는, 예를 들면, 스크린 인쇄 등을 들 수 있다. 인쇄법의 1종인 스크린 인쇄법에 의해, 박리층(22)의 표면에 내부 전극층용 막(12a)으로서의 내부 전극층용 도전성 페이스트막을 형성하는 경우에는, 이하와 같이 하여 행한다.
우선, 도 2A에 도시하는 캐리어 시트(30) 이외의 별도의 캐리어 시트(도시 생략)의 위에, 박리층(22)과는 다른 별도의 박리층(도시 생략)을 형성하고, 이 박리층의 위에, 상기와 동일하게, 스퍼터링 등의 박막법에 의해, 소성후에 내부 전극층(12)을 구성하게 되는 내부 전극층용 막(12a)으로서의 합금막을 형성한다. 이 때, 스퍼터링 타겟 재료로서는, 상술한 특정 조성의 합금을 이용한다. 스퍼터링의 조건 등의 여러 가지 조건은, 상기와 동일하게 하면 된다. 그 후, 형성된 합금막을 캐리어 시트로부터 박리시켜, 볼밀 등으로 분쇄, 분급하여, 평균 입경 0.01∼1㎛(바람직하게는 0.05∼0.4㎛)의 합금분말을 얻는다. 이 합금분말을 유기 비히클과 함께 혼련하여 페이스트화하여, 내부 전극층용 도전성 페이스트를 얻는다. 유기 비히클은, 상기 유전체 페이스트에서의 경우와 동일한 재질을 이용할 수 있다. 얻어진 도전성 페이스트를, 박리층(22)의 표면에 소정 패턴으로 형성하여, 소정 패턴의 내부 전극층용 막(12a)으로서의 내부 전극층용 도전성 페이스트막이 얻어진다.
다음에, 상기의 캐리어 시트(20 및 30)와는 별도로, 도 2A에 도시하는 바와 같이, 제3 지지 시트로서의 캐리어 시트(26)의 표면에 접착층(28)이 형성되어 있는 접착층 전사용 시트를 준비한다. 캐리어 시트(26)는, 캐리어 시트(20 및 30)와 동일한 시트로 구성된다.
다음에, 도 2A에 도시하는 내부 전극층용 막(12a)의 표면에, 접착층을 형성하기 위해서, 본 실시 형태에서는, 전사법을 채용하고 있다. 즉, 도 2B에 도시하는 바와 같이, 캐리어 시트(26)의 접착층(28)을, 내부 전극층용 막(12a)의 표면에 압착하여, 가열 가압하고, 그 후 캐리어 시트(26)를 벗겨냄으로써, 도 2C에 도시하는 바와 같이, 접착층(28)을, 내부 전극층용 막(12a)의 표면에 전사한다.
그 때의 가열 온도는, 40∼100℃가 바람직하고, 또, 가압력은, 0.2∼15M㎩가 바람직하다. 가압은, 프레스에 의한 가압이어도, 카렌더롤에 의한 가압이어도 되지만, 한 쌍의 롤에 의해 행하는 것이 바람직하다.
그 후에, 내부 전극층용 막(12a)을, 도 3A에 도시하는 캐리어 시트(30)의 표면에 형성되어 있는 그린시트(10a)의 표면에 접착한다. 이를 위해, 도 3B에 도시하는 바와 같이, 캐리어 시트(20)의 내부 전극층용 막(12a)을, 접착층(28)을 통해서, 그린시트(10a)의 표면에 캐리어 시트(20)와 함께 압착하여, 가열 가압하고, 도 3C에 도시하는 바와 같이, 내부 전극층용 막(12a)을, 그린시트(10a)의 표면에 전사한다. 단, 그린시트측의 캐리어 시트(30)가 벗겨지기 때문에, 그린시트(10a)측에서 보면, 그린시트(10a)가 내부 전극층용 막(12a)에 접착층(28)을 통해서 전사된다.
이 전사시의 가열 및 가압은, 프레스에 의한 가압·가열이어도, 카렌더롤에 의한 가압·가열이어도 되지만, 한 쌍의 롤에 의해 행하는 것이 바람직하다. 그 가열 온도 및 가압력은, 접착층(28)을 전사할 때와 동일하다.
이와 같은 도 2A∼도 3C에 도시하는 공정에 의해, 단일한 그린시트(10a) 상에, 단일층의 소정 패턴의 내부 전극층용 막(12a)이 형성된다. 이것을 이용하여, 내부 전극층용 막(12a) 및 그린시트(10a)가 교대로 다수 적층된 적층체를 얻는다.
그 후, 이 적층체를 최종 가압한 후, 캐리어 시트(20)를 벗겨낸다. 최종 가압시의 압력은, 바람직하게는 10∼200㎫이다. 또, 가열 온도는, 40∼100℃가 바람직하다.
그 후에, 적층체를 소정 사이즈로 절단하여, 그린칩을 형성한다. 그리고, 그린칩을 탈바인더 처리 및 소성한다.
탈바인더 처리는, 본 발명과 같이 내부 전극층의 구성 재료에 비금속으로서의 Ni 합금(예를 들면, Ni-Ru, Ni-Rh, Ni-Re, 또는 Ni-Pt)을 이용하는 경우, 탈바인더 분위기 내의 Air 중 또는 N2 중으로 하는 것이 바람직하다. 또, 그 이외의 탈바인더 조건으로서는, 승온 속도를 바람직하게는 5∼300℃/시간, 보다 바람직하게는 10∼50℃/시간, 유지 온도를 바람직하게는 200∼400℃, 보다 바람직하게는 250∼350℃, 온도 유지 시간을 바람직하게는 0.5∼20시간, 보다 바람직하게는 1∼10시간으로 한다.
본 발명에서는, 그린칩의 소성을, 산소 분압이 바람직하게는 10-10∼10-2㎩, 보다 바람직하게는 10-10∼10-5㎩의 분위기에서 행한다. 소성시의 산소 분압이 너무 낮으면, 내부 전극층의 도전재(합금)가 이상 소결을 일으켜, 끊겨 버리는 경우가 있고, 반대로 산소 분압이 너무 높으면, 내부 전극층이 산화하는 경향이 있다.
본 발명에서는, 그린칩의 소성을, 1300℃ 이하, 보다 바람직하게는 1000∼1300℃, 특히 바람직하게는 1150∼1250℃의 저온에서 행한다. 소성 온도가 너무 낮으면, 그린칩이 치밀하지 않고, 반대로 소성 온도가 너무 높으면, 내부 전극이 끊기거나, 도전재의 확산에 의해 용량 온도 특성이 악화하거나, 유전체의 환원이 발생해 버리기 때문이다.
이외의 소성 조건으로서는, 승온 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 200∼300℃/시간, 온도 유지 시간을 바람직하게는 0.5∼8시간, 보다 바람직하게는 1∼3시간, 냉각 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 200∼300℃/시간으로 한다. 또, 소성 분위기는 환원성 분위기로 하는 것이 바람직하고, 분위기 가스로서는 예를 들면, N2와 H2의 혼합 가스를 웨트(가습) 상태로 이용하는 것이 바람직하다.
본 발명에서는, 소성후의 콘덴서 칩체에는 어닐링을 행하는 것이 바람직하다. 어닐링은, 유전체층을 재산화하기 위한 처리이고, 이것에 의해 절연 저항(IR)의 가속 수명을 현저하게 길게 할 수 있어, 신뢰성이 향상한다.
본 발명에서는, 소성후 콘덴서 칩체의 어닐링을, 소성시의 환원 분위기보다도 높은 산소 분압 하에서 행하는 것이 바람직하고, 구체적으로는, 산소 분압이 바람직하게는 10-2∼100㎩, 보다 바람직하게는 10-2∼10㎩인 분위기에서 행한다. 어닐링시의 산소 분압이 너무 낮으면, 유전체층(2)의 재산화가 곤란하고, 반대로 너무 높으면, 내부 전극층(3)이 산화하는 경향이 있다.
본 발명에서는, 어닐링시의 유지 온도 또는 최고 온도를, 바람직하게는 1200℃ 이하, 보다 바람직하게는 900∼1150℃, 특히 바람직하게는 1000∼1100℃로 한다. 또, 본 발명에서는, 이들의 온도의 유지 시간을, 바람직하게는 0.5∼4시간, 보다 바람직하게는 1∼3시간으로 한다. 어닐링시의 유지 온도 또는 최고 온도가, 상기 범위 미만에서는 유전체 재료의 산화가 불충분하기 때문에 절연 저항 수명이 짧아지는 경향이 있고, 상기 범위를 넘으면 내부 전극의 Ni가 산화하여, 용량이 저하할 뿐만 아니라, 유전체 소지(素地)와 반응해 버려서, 수명도 짧아지는 경향이 있다. 또한, 어닐링은 승온 과정 및 강온 과정만으로 구성해도 된다. 즉, 온도 유지 시간을 0으로 해도 된다. 이 경우, 유지 온도는 최고 온도와 동의이다.
이 이외의 어닐링 조건으로서는, 냉각 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 100∼300℃/시간으로 한다. 또, 어닐링의 분위기 가스로서는, 예를 들면, 가습한 N2 가스 등을 이용하는 것이 바람직하다.
또한, N2 가스를 가습하기 위해서는, 예를 들면 웨터(wetter) 등을 사용하면 된다. 이 경우, 수온은 0∼75℃ 정도가 바람직하다.
탈바인더 처리, 소성 및 어닐링은, 연속하여 행해도, 독립으로 행해도 된다. 이들을 연속하여 행하는 경우, 탈바인더 처리후, 냉각하지 않고 분위기를 변경하여, 계속해서 소성시의 유지 온도까지 승온하여 소성을 행하고, 다음에 냉각하여, 어닐링의 유지 온도에 도달하였을 때에 분위기를 변경하여 어닐링을 행하는 것이 바람직하다. 한편, 이들을 독립하여 행하는 경우, 소성시에는, 탈바인더 처리시의 유지 온도까지 N2 가스 혹은 가습한 N2 가스 분위기 하에서 승온한 후, 분위기를 변경하고 더 승온을 계속하는 것이 바람직하고, 어닐링시의 유지 온도까지 냉각한 후에는, 다시 N2 가스 혹은 가습한 N2 가스 분위기로 변경하여 냉각을 계속하는 것이 바람직하다. 또, 어닐링시에는, N2 가스 분위기 하에서 유지 온도까지 승온한 후, 분위기를 변경해도 되고, 어닐링의 전체 과정을 가습한 N2 가스 분위기로 해도 된다.
이와 같이 하여 얻어진 소결체(소자 본체(4))에는, 예를 들면 배럴 연마, 샌드블라스트 등으로 단면 연마를 행하여, 단자 전극용 페이스트를 소부(燒付)하여 단자 전극(6, 8)이 형성된다. 단자 전극용 페이스트의 소성 조건은, 예를 들면, 가습한 N2와 H2의 혼합 가스 내에서 600∼800℃로 10분간∼1시간 정도로 하는 것이 바람직하다. 그리고, 필요에 따라서, 단자 전극(6, 8) 상에 도금 등을 행함으로써 패드층을 형성한다. 또한, 단자 전극용 페이스트는, 상기한 전극 페이스트와 동일하게 하여 조제하면 된다.
이와 같이 하여 제조된 본 발명의 적층 세라믹 콘덴서는, 납땜 등에 의해 프린트 기판 상 등에 실장되어, 각종 전자 기기 등에 사용된다.
본 실시 형태에서는, 정전 용량의 저하가 효과적으로 억제된 적층 세라믹 콘덴서(2)를 제공할 수 있다. Ru, Rh, Re 및 Pt는, Ni보다도 융점이 높기 때문에, 이것에 의해 도전재의 소결 온도가 상승하여 유전체 분말의 소결 온도에 접근한다. 그 결과, 소결후에, 내부 전극층의 깨짐이나 박리와 함께, 유전체 분말의 소성 불량을 발생시키는 일이 없다.
또, 본 실시 형태에서는, 내부 전극층용 막(12a)을 형성하기 위해서, 유기 금속 화합물을 이용하고 있지 않기 때문에, 콘덴서 소체(4)에 크랙 등이 발생할 우려가 적다.
또한, 본 실시 형태에서는, 특정 조성의 Ni계 합금을 포함하는 소성전 내부 전극층을, 특정한 조건 하에서 소성한다. 이것에 의해, 내부 전극층을 구성하게 되는 Ni계 합금의 소결 개시 온도를 상승시키면서, 입자 성장에 의한 구형상화를 억제하여, 내부 전극을 연속적으로 형성하고, 그 결과, 정전 용량의 저하를 억제할 수 있다.
또, 본 실시 형태에서는, 상기 소성후에, 특정한 어닐링 조건으로 어닐링시킨다. 이 어닐링 처리에 의해, 유전체층의 재산화가 도모되어, 반도체화를 저지하여, 높은 절연 저항을 취득할 수 있다.
또, 본 실시 형태에서는, 그린시트(10a)가 파괴 또는 변형되지 않고, 그린시트(10a)의 표면에 고정밀도로 건식 타입의 내부 전극층용 막(12a)을 용이하게 또한 고정밀도로 전사하는 것이 가능하다. 특히, 전극층 또는 그린시트의 표면에, 전사법에 의해 접착층(28)을 형성하여, 그 접착층(28)을 통해서, 내부 전극층용 막(12a)을 그린시트(10a)의 표면에 접착한다. 접착층(28)을 형성함으로써, 내부 전극층용 막(12a)을 그린시트(10a)의 표면에 접착시켜 전사할 때에, 높은 압력이나 열이 불필요해져, 보다 저압 및 저온에서의 접착이 가능해진다. 따라서, 그린시트(10a)가 대단히 얇은 경우에도, 그린시트(10a)가 파괴되지 않게 되어, 내부 전극층용 막(12a) 및 그린시트(10a)를 양호하게 적층할 수 있고, 단락 불량 등도 발생하지 않는다.
제2 실시 형태
본 실시 형태에서는, 이하에 나타내는 것 이외에는, 제1 실시 형태와 동일하게 하여 적층 세라믹 콘덴서를 제조한다.
본 실시 형태에서는, 도 2 및 도 3에 도시하는 내부 전극층용 막(12a)은, 도 5에 도시하는 도전성 입자(50)를 갖는 도전성 페이스트로 형성된다.
이 도전성 입자(50)는, 니켈을 주성분으로 하는 코어부(51)와, 코어부(51)의 주위를 덮고 있는 피복층(52)을 갖는다. 코어부(51)의 형상은, 특별히 한정되지 않고, 구형상, 플레이크형상, 돌기형상 및/또는 부정(不定) 형상이어도 된다. 본 실시 형태에서는, 구형상의 경우에 대해서 설명한다.
코어부(51)의 입경(d0)은, 바람직하게는 50∼400㎚의 범위에 있다. 또, 피복층(52)의 두께(t0)는, 바람직하게는 0.1∼13㎚의 범위, 더욱 바람직하게는 0.1∼7㎚의 범위에 있다.
코어부(51)는, 니켈을 주성분으로 하는 금속, 또는 니켈을 주성분으로 하는 다른 금속과의 합금으로 구성되어 있다. 코어부(51)에서의 니켈의 비율은, 코어부(51)를 100질량%로 해서, 바람직하게는 99∼100질량%, 더욱 바람직하게는 99.5∼100질량%이다. 또한, 코어부(51)에서의 니켈과 합금을 구성하는 것이 가능한 부성분으로서의 금속으로서는, 예를 들면 Ta, Mo, Zr, Cu, Co, Fe, Nb, W 등이 예시된다.
피복층(52)은, 루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)으로부터 선택되는 적어도 1종의 귀금속 원소를 주성분으로서 갖는 금속 또는 합금으로 구성된다. 주성분으로서 포함되는 이들의 원소의 비율은, 피복층(52)의 전체를 100질량%로 해서, 바람직하게는 99∼100질량%, 더욱 바람직하게는 99.5∼100질량%이다. 피복층(52) 내에 주성분 이외에 포함되어도 되는 금속 성분(불순물)으로서는, Cu, Co, Fe, Ta, Nb, W, Zr, Au, Pd 등이 예시된다.
이와 같이 피복층(52)에 의해 덮여져 있는 코어부(51)를 제조하기 위해서는, 박막법 등을 채용하면 된다. 박막법으로서는, 용액법, 스퍼터법, 증착법, 레이저 어블레이션법, 아크 증착법, 고주파 플라즈마 CVD법 등이 예시된다.
용액법으로서는, 예를 들면 평균 입경 0.2㎛의 Ni분말로 이루어지는 코어부(51)의 분말을, 염화제2백금 용액 중(PtCl4·5H2O)에 침지하여, 이것을 환류기가 부착된 용기 내에서 가열 건조시켜, N2 중 또는 진공 중에서 열 처리(100∼400℃)하면 된다. 이것에 의해, 예를 들면 두께 4.2㎚의 Pt막으로 이루어지는 피복층(52)으로 피막된 Ni분말(코어부(51))을 석출시킬 수 있다.
또, 박막법에서는, 예를 들면 평균 입경 0.2㎛의 Ni분말(코어부(51))을, 진공 챔버의 트레이 내에 수용하여, 스퍼터법 또는 증착법에 의해 Pt 코팅된 Ni분말을 얻을 수 있다. 이 트레이는, 진동 가능한 구성으로 해 둠으로써 Ni분말의 표면을 피막시킬 수 있다.
이와 같이 하여 얻어진 도전성 입자(50)를, 유기 비히클과 함께 혼련하여 페이스트화하여, 막(12a)을 형성하기 위한 도전성 페이스트를 얻을 수 있다. 유기 비히클은, 상기의 유전체 페이스트에서의 경우와 동일한 것을 이용할 수 있다.
얻어진 도전성 페이스트를, 도 4에 도시하는 바와 같이, 예를 들면 스크린 인쇄에 의해, 박리층(22)의 표면에 소정 패턴으로 형성함으로써, 소정 패턴의 내부 전극층용 막(12a)이 얻어진다. 그 후의 공정은, 상기의 제1 실시 형태와 동일하다.
본 실시 형태에서도, 상기의 제1 실시 형태와 동일한 작용 효과를 발휘하는 동시에, 하기에 나타내는 바와 같이 작용 효과도 발휘한다. 즉, 전술한 바와 같이, Ru, Rh, Re 및 Pt는, Ni보다도 융점이 높은 귀금속이다. 또, 이들의 금속 또는 합금을 주성분으로 하는 피복층(52)은, 세라믹 그린시트(10a)와의 습윤성 및 밀착성이 우수하다. 따라서, 이 피복층(52)을 갖는 Ni 주성분의 도전성 입자(50)를 이용하여 내부 전극층용 막(12a)을 형성함으로써, 소성 단계에서의 Ni 입자의 입자 성장을 억제하여, 구형상화, 전극 끊김 등을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있다. 또, 소성후에 얻어지는 내부 전극층(12)과 유전체층(10)의 디라미네이션 등도 방지할 수 있다. 또한, 유전체 분말의 소성 불량을 발생하는 일이 없다.
제3 실시 형태
본 실시 형태에서는, 이하에 나타내는 것 이외에는, 제1 실시 형태와 동일하게 하여 적층 세라믹 콘덴서를 제조한다.
본 실시 형태에서는, 도 6에 도시하는 바와 같이, 소성후에 단일층의 합금막으로 구성되는 내부 전극층(12)이 되는 각 내부 전극층용 막(12a)을, 주도전층(40)과, 그 양측에 적층되는 한 쌍의 부도전층(42)으로 구성하고 있다. 또한, 본 실시 형태에서는, 어느 한 쪽의 부도전층(42)은 생략해도 된다.
주도전층(40)은, 니켈을 주성분으로 하는 금속층, 또는 니켈을 주성분으로 하는 다른 금속과의 합금층으로 구성되어 있다. 주도전층(40)에서의 니켈의 비율은, 주도전층(40)의 전체를 100질량%로 해서, 바람직하게는 99∼100질량%, 더욱 바람직하게는 99.5∼100질량%이다. 주성분으로서의 니켈의 비율이 너무 적으면, 전기 저항의 증대나 소성시의 니켈 입자의 입자 성장에 의한 구형상화나 전극 끊김 등이 발생하기 쉬워지는 경향이 있다.
또한, 주도전층(40)에서의 니켈과 합금을 구성하는 것이 가능한 부성분으로서의 금속으로서는, 예를 들면 Ta, Mo, Zr, Nb, W, Co, Fe, Cu 등이 예시된다.
부도전층(42)은, 루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)으로부터 선택되는 적어도 1종의 귀금속 원소를 주성분으로서 갖는 금속층 또는 합금층으로 구성된다. 주성분으로서 포함되는 이들의 원소의 비율은, 부도전층(42)의 전체를 100질량%로 해서, 바람직하게는 99∼100질량%, 더욱 바람직하게는 99.5∼100질량%이다. 주성분으로서의 귀금속 원소의 비율이 너무 적으면, 소성 단계에서의 주도전층(40)에서의 Ni 입자의 입자 성장을 억제하는 효과가 적어지는 경향이 있다. 부도전층에서, 주성분 이외에 포함되어도 되는 성분으로서는, Cu, Co, Fe, Ta, Nb, W, Zr, Au, Pd 등이 예시된다.
이들의 주도전층(40)과 부도전층(42)의 사이에는, 이들의 층을 구성하는 각 주성분끼리의 합금층이 형성되어 있어도 된다. 또한, 주도전층(40) 및/또는 부도전층(42) 중에는, P, S, C 등의 각종 미량 성분이 0.1몰% 정도 이하로 포함되어 있어도 된다.
바람직하게는, 부도전층(42)의 두께(tb)가, 0㎛보다 크고 0.1㎛ 이하, 더욱 바람직하게는 0㎛(0은 포함하지 않는다)∼0.08㎛이다. 또, 바람직하게는, 주도전층(40)의 두께(ta)가, 0.1㎛ 이상 1.0㎛ 이하이다. 더욱, 바람직하게는, 부도전층(42)의 두께(tb)는, 주도전층(ta)의 두께에 비교하여, 바람직하게는 0%보다 크고 30% 이하, 더욱 바람직하게는 0%보다 크고 20% 이하의 두께이다. 또, 주도전층(40) 및 한 쌍의 부도전층(42)을 포함하는 내부 전극층용 막(12a)의 토탈에서의 두께는, 바람직하게는, 1㎛ 이하, 바람직하게는 0.1㎛ 이상 0.5㎛ 이하이다. 부도전층(42)의 두께가 너무 얇으면, 본 발명의 효과가 적고, 부도전층(42)의 두께가 주도전층(40)의 두께에 대해서 너무 크면, 토탈에서의 내부 전극층의 두께를 얇게 하기 위해서는, 주도전층(40)의 두께가 너무 얇아져, 저저항화의 점에서 바람직하지 않다.
또한, 내부 전극층용 막(12a)에서의 한 쌍의 부도전층(42)은, 같은 막두께인 것이 바람직하지만, 다른 막두께이어도 된다. 또, 이들의 한 쌍의 부도전층(42)은, 같은 재질로 구성하는 것이, 제조 공정의 간략화로부터 바람직하지만, 다른 재질로 구성해도 된다.
내부 전극층용 막(12a)의 형성 방법은, 특별히 한정되지 않고, 박막법이나 인쇄법 등을 들 수 있다. 이하에, 박막법으로 형성하는 경우와, 인쇄법으로 형성하는 경우를 나누어 설명한다.
박막법
우선, 박막법에 의해 내부 전극층용 막(12a)을 형성하는 경우를 설명한다.
박막법으로서는, 예를 들면, 도금법, 증착, 스퍼터링 등을 들 수 있다. 예를 들면 스퍼터링법에 의해, 박리층(22)의 표면에 내부 전극층용 막(12a)을 형성하는 경우에는, 이하와 같이 하여 행한다.
우선, 스퍼터링 타겟 재료로서는, 상술한 층(42 및 40)을 형성하기 위한 2종류의 재료를 준비한다. 본 실시 형태에서는, 우선 층(42)을 형성하기 위한 타겟을 이용하여, 스퍼터링을 행하고, 다음에, 층(40)을 형성하기 위한 타겟을 이용하여 스퍼터링을 행하고, 그 후에, 층(42)을 형성하기 위한 타겟을 이용하여, 스퍼터링을 행하여, 3층의 막을 형성한다. 이들의 스퍼터링은, 같은 챔버 내에서 연속하여 행하는 것이 바람직하지만, 다른 챔버에서 행해도 된다.
스퍼터링의 조건으로서는, 도달 진공도가 바람직하게는 10-2㎩ 이하, 보다 바람직하게는 10-3㎩ 이하, Ar 가스 도입 압력이 바람직하게는 0.1∼2㎩, 보다 바람직하게는 0.3∼0.8㎩, 출력이 바람직하게는 50∼400W, 보다 바람직하게는 100∼300W, 스퍼터링 온도가 바람직하게는 20∼150℃, 보다 바람직하게는 20∼120℃이다.
인쇄법
다음에, 인쇄법에 의해 내부 전극층용 막(12a)을 형성하는 경우를 설명한다.
인쇄법으로서는, 예를 들면, 스크린 인쇄 등을 들 수 있다. 인쇄법의 1종인 스크린 인쇄법에 의해, 도 2에 도시하는 박리층(22)의 표면에 내부 전극층용 막(12a)으로서의 내부 전극층용 도전성 페이스트막을 형성하는 경우에는, 이하와 같이 하여 행한다.
우선, 층(40 및 42)을 형성하기 위한 금속분말 또는 합금분말을 준비한다. 이들의 분말의 평균 입경은, 바람직하게는 0.01∼0.2㎛이다. 각 금속분말 또는 합금분말을 유기 비히클과 함께 혼련하여 페이스트화하여, 각각의 층(40 및 42)을 형성하기 위한 도전성 페이스트를 얻는다. 유기 비히클은, 유전체 페이스트에서의 경우와 동일한 재질을 이용할 수 있다. 얻어진 도전성 페이스트를, 순차적으로, 도 2에 도시하는 박리층(22)의 표면에 소정 패턴으로 형성함으로써, 소정 패턴의 3층 구조의 내부 전극층용 막(12a)이 얻어진다.
또한, 본 실시 형태에서는, 부도전층(42)을, 박막법에 의해 형성하고, 주도전층(40)을 인쇄법으로 형성해도 된다. 또, 부도전층(42)을 인쇄법에 의해 형성하는 경우에는, 주도전층(40)은, 도 5에 도시하는 도전성 입자(50)를 포함하는 페이스트를 이용하여 형성해도 된다.
그 후에는, 상기 제1 실시 형태와 동일하게 하여, 적층 세라믹 콘덴서를 제조한다.
본 실시 형태에서도, 제1 실시 형태와 동일한 작용 효과를 발휘한다. 특히 본 실시 형태에서는, 상술한 귀금속, 또는 그 귀금속을 포함하는 합금으로 부도전층(42)을 형성하고, 주도전층(40)은, 종래와 동일한 니켈 금속층으로 구성하기 때문에, 부도전층(42)이, 소성 단계에서의 Ni 입자의 입자 성장을 억제하여, 구형상화, 전극 끊김 등을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있다. 또, 내부 전극층(12)과 유전체층(10)의 디라미네이션 등도 방지할 수 있다. 또한, 유전체 분말의 소성 불량이 발생하는 일이 없다.
이상, 본 발명의 실시 형태에 대해서 설명해 왔지만, 본발명은 이러한 실시 형태에 하등 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위 내에서 다양한 양태로 실시할 수 있다.
예를 들면, 본 발명은, 적층 세라믹 콘덴서에 한정되지 않고, 그 밖의 전자 부품에 적용하는 것이 가능하다.
이하, 본 발명을 더욱 상세한 실시예에 기초하여 설명하지만, 본 발명은 이들 실시예에 한정되지 않는다.
실시예 1
각 페이스트의 제작
우선, BaTiO3 분말(BT-02/ 사카이화학공업(주))과, MgCO3, MnCO3, (Ba0.6Ca0.4)SiO3 및 희토류(Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, Y2O3)로부터 선택된 분말을, 볼밀에 의해 16시간, 습식 혼합하여, 건조시킴으로써 유전체 재료로 하였다. 이들 원료 분말의 평균 입경은 0.1∼1㎛이었다. (Ba0.6Ca0.4)SiO3는, BaCO3, CaCO3 및 SiO2를 볼밀에 의해, 16시간, 습식 혼합하여, 건조후에 1150℃로 공기 중에서 소성한 것을 볼밀에 의해, 100시간 습식 분쇄하여 제작하였다.
얻어진 유전체 재료를 페이스트화하기 위해서, 유기 비히클을 유전체 재료에 더하여, 볼밀로 혼합하여, 유전체 그린시트용 페이스트를 얻었다. 유기 비히클은, 유전체 재료 100질량부에 대해서, 바인더로서 폴리비닐부티랄 : 6질량부, 가소제로서 프탈산비스(2에틸헥실)(DOP) : 3질량부, 아세트산에틸 : 55질량부, 톨루엔 : 10질량부, 박리제로서 파라핀 : 0.5질량부의 배합비이다.
다음에, 상기의 유전체 그린시트용 페이스트를 에탄올/톨루엔(55/10)에 의해서 중량비로 2배로 희석한 것을 박리층용 페이스트로 하였다.
다음에, 유전체 입자 및 박리제를 넣지 않은 것 이외에는 동일한 상기의 유전체 그린시트용 페이스트를, 톨루엔에 의해서 중량비로 4배로 희석한 것을 접착층용 페이스트로 하였다.
그린시트의 형성
우선, 상기의 유전체 그린시트용 페이스트를 이용하여, PET 필름(제2 지지 시트) 상에, 와이어 바 코터를 이용하여, 두께 1.0㎛의 그린시트를 형성하였다.
내부 전극층용 막의 형성
상기의 박리층용 페이스트를, 별도의 PET 필름(제1 지지 시트) 상에, 와이어 바 코터에 의해 도포 건조시켜, 두께 0.3㎛의 박리층을 형성하였다.
다음에, 박리층의 표면에, 내부 전극을 위한 소정 패턴이 형성된 마스크를 세트하여, 스퍼터링법에 의해, 소정 두께(각 표 참조)의 내부 전극층용 막(Ni 합금 박막)을 형성하였다. 스퍼터링 조건으로서는, 도달 진공도 : 10-3㎩ 이하, Ar 가스 도입 압력 0.5㎩, 출력 : 200W, 온도 : 실온(20℃)으로 하였다. 또, Ni와 각 첨가 원소(Ru, Rh, Re 및 Pt)를 각 표에 나타내는 바와 같이 소정 조성으로 배합하여, 직경 약 4인치, 두께 3㎜의 형상으로 잘라내어 얻어진 스퍼터링 타겟을 이용하였다.
내부 전극층용 막(소성후)의 평가
X선 회절에 의해, 각 첨가 원소는 Ni에 고용되어 있는 것을 확인하였다. 또, 반가폭에 의해 결정자 사이즈(단위는 ㎚)를 구하였다. 후술한 표 3의 실시예 시료(Ni=94mol%)와, 동일하게 표 3의 참고예 시료(Ni=100mol%)의 스퍼터링 박막의 X선 회절 챠트를 각각 도 4에 도시한다. 도 4에 도시하는 X선 회절 챠트에서, Ni 합금 입자의 결정면(111)의 피크는 2θ=45°부근에 생기고, 결정면(200)의 피크는 2θ=55°부근에 생기는 것이 확인된다. 또한, 결정면(220)의 피크는 2θ=77°부근에 생기지만, 도 4에서는 도시는 생략되어 있다. 이들의 X선 회절 피크의 높이를 X선 회절 강도로서 파악하여, 결정면(200) 및 결정면(200)에 대한 결정면(111)의 강도비를, 상기한 바와 같은 관계에 의해서 이끌어 감으로써, 금속 박막의 결정 배향성을 평가하였다. 구체적으로는, 스퍼터링 박막의 도 4에 도시하는 X선 회절 챠트에서의 I(111)/I(200)값과 I(111)/I(220)값을 각 표에 나타낸다. 스퍼터링 박막의 X선 회절 챠트는, 분말 X선(Cu-Kα선) 회절 장치에 의해, 하기의 조건으로 측정하였다. X선 발생 조건은, 출력 ; 45㎸-40㎃, 스캔폭 ; 0.2°/분으로 하였다. X선 검출 조건은, 평행 슬릿 ; 1.0°, 발산 슬릿 ; 1.0°, 수강 슬릿 ; 0.30㎜로 하였다.
스퍼터링 박막의 두께(막두께)는, SEM으로 관측함으로써 행하였다.
접착층의 형성
상기의 접착층용 페이스트를, 별도의, 표면에 실리콘계 수지에 의한 박리 처리를 행한 PET 필름(제3 지지 시트)의 위에, 와이어 바 코터에 의해 도포 건조시켜, 두께 0.2㎛의 접착층(28)을 형성하였다.
최종 적층체(소정전 소자 본체)의 형성
우선, 내부 전극층용 막(12a)의 표면에, 도 2에 도시하는 방법으로 접착층(28)을 전사하였다. 전사시에는, 한 쌍의 롤을 이용하고, 그 가압력은 0.1㎫, 온도는 80℃로 하였다.
다음에, 도 3에 도시하는 방법으로, 접착층(28)을 통해서 그린시트(10a)의 표면에 내부 전극층용 막(12a)을 접착(전사)하였다. 전사시에는, 한 쌍의 롤을 이용하고, 그 가압력은 0.1㎫, 온도는 80℃로 하였다.
다음에, 차례차례 내부 전극층용 막(12a) 및 그린시트(10a)를 적층하여, 최종적으로, 21층의 내부 전극층용 막(12a)이 적층된 최종 적층체를 얻었다. 적층 조건은, 가압력은 50㎫, 온도는 120℃로 하였다.
소결체의 제작
다음에, 최종 적층체를 소정 사이즈로 절단하여, 탈바인더 처리, 소성 및 어닐링(열 처리)을 행하여, 칩형상의 소결체를 제작하였다.
탈바인더는,
승온 속도 : 5∼300℃/시간, 특히 10∼50℃/시간,
유지 온도 : 200∼400℃, 특히 250∼350℃,
유지 시간 : 0.5∼20시간, 특히 1∼10시간,
분위기 가스 : 가습한 N2와 H2의 혼합 가스,
로 행하였다.
소성은,
승온 속도 : 5∼500℃/시간, 특히 200∼300℃/시간,
유지 온도 : 1000∼1300℃, 특히 1150∼1250℃,
유지 시간 : 0.5∼8시간, 특히 1∼3시간,
냉각 속도 : 50∼500℃/시간, 특히 200∼300℃시간,
분위기 가스 : 가습한 N2와 H2의 혼합 가스,
산소 분압 : 각 표 참조,
로 행하였다.
어닐링(재산화)은,
승온 속도 : 200∼300℃/시간,
유지 온도 : 각 표 참조,
유지 시간 : 2시간,
냉각 속도 : 300℃/시간,
분위기 가스 : 가습한 N2 가스,
산소 분압 : 각 표 참조,
로 행하였다. 또한, 분위기 가스의 가습에는, 습윤제를 이용하여, 수온 0∼75℃에서 행하였다.
다음에, 칩형상의 소결체의 단면을 샌드블라스트로 연마한 후, 외부 전극용 페이스트를 단면에 전사하여, 가습한 N2+H2 분위기 내에서, 800℃로 10분간 소성하여 외부 전극을 형성하고, 도 1에 도시하는 구성의 적층 세라믹 콘덴서의 샘플을 얻었다.
이와 같이 하여 얻어진 각 샘플의 사이즈는, 3.2㎜×1.6㎜×0.6㎜이고, 내부 전극층에 끼워진 유전체층의 수는 21, 그 두께는 1㎛이고, 내부 전극층의 두께는 0.5㎛이었다. 각 샘플에 대해서, 전기 특성(정전 용량(C), 저항률, 유전 손실(tanδ))의 특성 평가를 행하였다. 결과를 각 표에 나타낸다. 전기 특성(정전 용량(C), 저항률, 유전 손실(tanδ))은, 다음과 같이 하여 평가하였다.
정전 용량(C)(단위는 ㎌)은, 샘플에 대해서, 기준 온도 25℃에서 디지털 LCR 미터(YHP사제 4274A)로, 주파수 1㎑, 입력 신호 레벨(측정 전압) 1Vrms의 조건 하에서 측정하였다. 정전 용량(C)은, 바람직하게는 0.9㎌ 이상을 양호한 것으로 하였다.
저항률(단위는 Ω·m)은, 저항률 측정기(NPS사제, Σ-5)를 이용하여, 유리 기판에 성막한 스퍼터막(소성전)을, 25℃에서 직류 4탐침법(전류 1㎃, 2초간)으로 측정하였다. 저항률은, 바람직하게는 70×10-8Ω·m 이하를 양호한 것으로 하였다.
유전 손실(tanδ)은, 25℃에서, 디지털 LCR 미터(YHP사제 4274A)로, 주파수 1㎑, 입력 신호 레벨(측정 전압) 1Vrms의 조건 하에서 측정하였다. 유전 손실(tanδ)은, 바람직하게는 0.1 미만을 양호한 것으로 하였다.
또한, 이들의 특성값은, 샘플수 n=10개를 이용하여 측정한 값의 평균값으로부터 구하였다. 표에서, 평가 기준의 란의 ○는, 상기의 모든 특성에서 양호한 결과를 나타낸 것을 표시하고, ×는, 그들 중 1개라도 양호한 결과를 얻을 수 없었던 것을 표시한다.
표 1
표 2
표 3
표 4
표 5
표 6
표 7
표 8
표 9
표 1∼4에 나타내는 바와 같이, Ni와, Ru, Rh, Re 또는 Pt와의 함유량(단위는 mol%)에 관해서, Ni : (Ru, Rh, Re 또는 Pt) = 100 : 0이면, 정전 용량의 저하를 억제할 수 없었다. Ni : (Ru, Rh, Re 또는 Pt) = 70 : 30이면, 정전 용량의 저하는 억제할 수 있었지만, 저항률이 증대하여, tanδ가 증가하였다. 이것에 대해서, Ni : (Ru, Rh, Re 또는 Pt) = 80∼100(단 100은 제외한다) : 0∼20(단 0은 제외한다)이면, 저항률과 tanδ의 증가를 야기시키지 않고, 정전 용량의 저하를 억제할 수 있는 것이 확인되었다. 또, 그 중에서도, 정전 용량 및 저항률을 향상시켜, 유전 손실(tanδ)을 저감하는 관점에서는, Ni : (Ru, Rh, Re 또는 Pt) = (87∼99.9) : (0.1∼13)이 바람직한 것을 확인할 수 있었다.
표 5에 나타내는 바와 같이, 합금 박막의 두께에 관해서, 합금막 두께 = 0.05㎛이면, 내부 전극층이 구형상화해 버려서, 정전 용량의 저하를 억제할 수 없는 경향이 있었다. 이것에 대해서, 합금막 두께 = 0.1∼1㎛이면, 내부 전극층의 구형상화를 발생하지 않고, 정전 용량의 저하를 억제할 수 있는 것이 확인되었다.
표 6에 나타내는 바와 같이, 소성시의 소성 온도에 관해서, 소성 온도 = 950℃이면, 유전체층이 소결 부족이 되어, 정전 용량의 저하를 억제할 수 없었다. 소성 온도 = 1350℃이면, 내부 전극층이 구형상화하는 동시에 산화하여, 정전 용량의 저하를 억제할 수 없었다. 이것에 대해서, 소성 온도 = 1000∼1300℃이면, 소결 부족이나 내부 전극층의 구형상화나 내부 전극층의 유전체층으로의 확산이 발생하는 일도 없고, 정전 용량의 저하를 억제할 수 있는 것이 확인되었다.
표 7에 나타내는 바와 같이, 소성시의 산소 분압에 관해서, 산소 분압 = 10-11㎩이면, 내부 전극층이 구형상화하는 동시에 끊김, 정전 용량의 저하를 억제할 수 없었다. 산소 분압 = 10-1㎩이면, 내부 전극층이 구형상화하는 동시에 산화하여, 내부 전극의 저항값이 상승해, 정전 용량의 저하를 억제할 수 없었다. 이것에 대해서, 산소 분압 = 10-10∼10-2㎩이면, 내부 전극층의 구형상화, 끊김이나 내부 전극층의 유전체층으로의 확산이 발생하는 일도 없고, 정전 용량의 저하를 억제할 수 있는 것이 확인되었다.
표 8에 나타내는 바와 같이, 어닐링시의 유지 온도에 관해서, 유지 온도 = 800℃이면, 어닐링 부족이 발생하기 때문에, tanδ가 커지는 경향이 있었다. 이것에 대해서, 유지 온도 = 900 및 1050℃이면, 어닐링 부족이 발생하지 않고, tanδ도 낮게 억제되면서, 정전 용량의 저하를 억제할 수 있는 것이 확인되었다.
표 9에 나타내는 바와 같이, 어닐링시의 산소 분압에 관해서, 산소 분압 = 10-3㎩이면, 유전체층의 반도체화를 발생시켜, tanδ가 커지는 경향이 있었다. 산소 분압 = 103㎩이면, 내부 전극층이 산화하여, 정전 용량의 저하가 진행되는 경향이 있었다. 이것에 대해서, 산소 분압 = 10-2∼100㎩이면, 유전체층의 반도체화나 내부 전극층의 산화를 발생시키지 않고, tanδ도 낮게 억제하면서, 정전 용량의 저하를 억제할 수 있는 것이 확인되었다.
실시예 2
각 페이스트의 제작
실시예 1과 동일하게, 각 페이스트(유전체 그린시트용 페이스트, 박리층용 페이스트, 접착층용 페이스트)를 제작하였다.
이것에 더하여, 본 실시예에서는, 내부 전극층용 도전성 페이스트를 다음과 같이 하여 제작하였다. 우선, 실시예 1에서 사용한 박리층용 페이스트를, PET 필름 상에, 와이어 바 코터에 의해 도포 건조시켜, 두께 0.3㎛의 박리층을 형성하였다. 다음에, 박리층의 표면에, 마스크를 개재시키지 않고, 전면에, 스퍼터링법에 의해, 소정 두께(상기 각 표 참조)의 내부 전극층용 막(Ni 합금 박막)을 형성하였다. 스퍼터링 조건, 타겟은, 실시예 1과 동일하게 하였다. 또, 내부 전극층용 막(스퍼터링 박막)의 평가를 한 바, 실시예 1과 동일한 결과가 얻어졌다. 다음에, 형성된 Ni 합금 박막을 PET 필름으로부터 박리시켜, 유발(乳鉢)로 굵게 분쇄한 후, 볼밀로 미세하게 분쇄하였다. 그 후, 회수하여, 입경 0.01∼1㎛(바람직하게는 0.05∼0.4㎛)로 분급하여, 합금분말을 얻었다. 다음에, 얻어진 합금분말에 유기 비히클을 더하여, 볼밀로 혼합하여, 내부 전극층용 도전성 페이스트를 얻었다. 유기 비히클은, 합금분말 100질량부에 대해서, 바인더로서 에틸셀룰로오스 : 4.5질량부, 테르피네올 : 75질량부의 혼합비로 하였다.
그린시트의 형성
실시예 1과 동일하게 하였다.
내부 전극층용 막의 형성
상기의 박리층용 페이스트를, 별도의 PET 필름(제1 지지 시트) 상에, 와이어 바 코터에 의해 도포 건조시켜, 두께 0.3㎛의 박리층을 형성하였다.
다음에, 얻어진 도전성 페이스트를, 박리층의 표면에 스크린 인쇄에 의해 소정 패턴으로 형성하여, 소정 패턴의 내부 전극층용 막으로서의 내부 전극층용 도전성 페이스트막을 형성하였다.
이하, 실시예 1과 동일하게 하여, 적층 세라믹 콘덴서의 샘플을 형성하여, 동일한 평가를 행하였다. 그 결과, 동일한 결과가 얻어졌다.
실시예 3
합금분말 대신에, 도 5에 도시하는 도전성 입자(50)를 이용한 것 이외에는, 실시예 2과 동일하게 하여, 적층 세라믹 콘덴서의 샘플을 형성하여, 동일한 평가를 행하였다. 그 결과, 동일한 결과가 얻어졌다.
또한, 도전성 입자(50)는, 다음과 같이 하여 제조하였다. 우선, 코어부(51)로서, 구형상의 100% Ni의 분말을 준비하였다. 이 분말의 평균 입경은, 0.2㎛이었다. 이 Ni의 분말을, 염화제2백금 용액 중(PtCl4·5H2O)에 침지하여, 이것을 환류기가 부착된 용기 내에서 가열 건조시켜, N2 중 또는 진공 중에서 열 처리(100∼400℃)하였다. 그 결과, Pt막이 Ni분말에 대해서 석출되어, Pt막(피복층(52))으로 피막된 Ni분말(코어부(51))로 이루어지는 도전성 입자(50)를 제조할 수 있었다. 이 도전성 입자에 대해서, 투과 전자 현미경 및 결정 구조 분석에 의해 관찰한 결과, Ni 입자의 표면부로부터 4.2㎚의 Pt로 피복되어 있는 것을 확인할 수 있었다.
TEM-EDS에 의해 관찰한 결과, 소성후에 얻어진 소자 본체의 내부 전극층은, Ni와 Pt의 합금층인 것을 확인할 수 있었다.
실시예 4
내부 전극층용 막으로서, 단일층의 Ni 합금 박막 대신에, 도 6에 도시하는 바와 같이, 다층막의 박막을 이용한 것 이외에는, 실시예 1과 동일하게 하여, 적층 세라믹 콘덴서의 샘플을 형성하여, 동일한 평가를 행하였다. 그 결과, 동일한 결과가 얻어졌다.
또한, 제1층(42)은 0.02㎛의 막두께의 Pt막(거의 100%의 Pt)이고, 제2층(40)은 0.3㎛의 Ni막(거의 100%의 Ni)이고, 제3층(42)은 0.02㎛의 막두께의 Pt막(거의 100%의 Pt)이었다.
스퍼터링 조건으로서는, 도달 진공도 : 10-3㎩ 이하, Ar 가스 도입 압력 : 0.5㎩, 출력 : 200W, 온도 : 실온(20℃)으로 하였다.
TEM-EDS에 의해 관찰한 결과, 소성후에 얻어진 소자 본체의 내부 전극층은, Ni와 Pt의 합금층인 것을 확인할 수 있었다.
참고예 1
합금분말 대신에, Ni 및 Pt를 포함하는 유기 금속 화합물을, 유기 비히클로 혼합하여, 내부 전극층용 도전성 페이스트로 한 것 이외에는, 실시예 2와 동일하게 하여, 적층 세라믹 콘덴서의 샘플을 형성하여, 크랙의 발생 회수를 조사하였다. 결과를 표 10에 나타낸다. 또한, 유기 금속 화합물로서는, 나프텐산을 이용하였다.
또한, 크랙의 발생 회수는, 같은 조성의 샘플을 100개 준비하여, 그 100개의 샘플에서, 크랙이 발생한 개수를 조사하였다. 크랙의 관찰은, 외관을 관찰하는 동시에, 소자 단면을 연마하여 관찰하여 행하였다. 주로, 크랙은, 내부 전극 및 내부 전극 근방의 유전체층의 부분에 발생하였다.
표 10
표 10에 나타내는 바와 같이, 유기 금속 화합물로서, Ni 이외의 금속을, Pt량으로 환산하여, 0.08몰% 이상, 혹은 0.1몰% 이상 더하면, 크랙의 발생율이 증대하는 것이 확인되었다.

Claims (21)

  1. 내부 전극층을 포함하는 소자 본체를 갖는 전자 부품으로서,
    상기 내부 전극층이, 합금을 포함하고,
    상기 합금이,
    니켈(Ni)과,
    루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)의 군으로부터 선택되는 1종의 원소
    를 갖고,
    각 성분의 함유량이,
    Ni : 80∼100몰%(단, 100몰%는 제외한다),
    Ru, Rh, Re 및 Pt의 합계 : 0∼20몰%(단, 0몰%는 제외한다)인 전자 부품.
  2. 제1항에 있어서, 각 성분의 함유량이,
    Ni : 87∼99.9몰%,
    Ru, Rh, Re 및 Pt의 합계 : 0.1∼13몰%인, 전자 부품.
  3. 제1항 또는 제2항에 있어서, 상기 합금이, 로듐(Rh), 레늄(Re) 및 백금(Pt)의 군으로부터 선택되는 적어도 1종의 원소를 갖는, 전자 부품.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 내부 전극층이 합금을 포함하고,
    상기 합금이, X선 회절 챠트에서, 결정면(111) 면의 회절선의 피크 강도를 I(111)로 하고, 결정면(200) 면의 회절선의 피크 강도를 I(200)로 하고, 결정면(220) 면의 회절선의 피크 강도를 I(220)로 하였을 때, (I(111)/I(200))≥3 및 (I(111)/I(220))≥3의 관계를 만족하는 주면을 갖는, 전자 부품.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 전자 부품을 제조하는 방법으로서,
    박막법에 의해 소정 패턴으로 형성된 내부 전극층용 막을 갖는 그린칩을 소성하여, 상기 소자 본체를 제조하는 것을 특징으로 하는 전자 부품의 제조 방법.
  6. 제5항에 있어서, 상기 내부 전극층용 막이 10∼100㎚의 결정자 사이즈를 갖는, 전자 부품의 제조 방법.
  7. 제5항 또는 제6항에 있어서, 상기 내부 전극층용 막을, 스퍼터링법 또는 증착법에 의해 형성하는, 전자 부품의 제조 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 기재된 전자 부품을 제조하는 방법으로서,
    평균 입경 0.01∼1㎛의 합금분말을 포함하는 페이스트를 이용하는 인쇄법에 의해 소정 패턴으로 형성된 내부 전극층용 막을 갖는 그린칩을 소성하여, 상기 소자 본체를 제조하는 것을 특징으로 하는 전자 부품의 제조 방법.
  9. 제8항에 있어서, 상기 합금분말이 10∼100㎚의 결정자 사이즈를 갖는, 전자 부품의 제조 방법.
  10. 제8항 또는 제9항에 있어서, 상기 합금분말이, 스퍼터링법 또는 증착법에 의해 형성된 합금막을 분쇄하여 얻어지는, 전자 부품의 제조 방법.
  11. 제1항 내지 제4항 중 어느 한 항에 기재된 전자 부품을 제조하는 방법으로서,
    도전성 입자를 포함하는 페이스트를 이용하는 인쇄법에 의해 소정 패턴으로 형성된 내부 전극층용 막을 갖는 그린칩을 소성하여, 상기 소자 본체를 제조하고,
    상기 도전성 입자가,
    니켈을 주성분으로 하는 코어부와,
    상기 코어부의 주위의 적어도 일부를 덮고 있는 피복층을 갖는 도전성 입자이고,
    상기 피복층이, 루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)으로부터 선택되는 적어도 1종의 원소를 주성분으로서 갖는 금속 또는 합금으로 구성되어 있는 전자 부품의 제조 방법.
  12. 제11항에 있어서, 상기 코어부는, 입자의 대표 길이가 0.01㎛∼1.0㎛의 범위에 있는 구형상, 플레이크형상, 돌기형상 및/또는 부정(不定) 형상의 분말인, 전자 부품의 제조 방법.
  13. 제11항 또는 제12항에 있어서, 상기 피복층의 두께는, 0.1∼15㎚의 범위에 있는, 전자 부품의 제조 방법.
  14. 제1항 내지 제4항 중 어느 한 항에 기재된 전자 부품을 제조하는 방법으로서,
    루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)으로부터 선택되는 적어도 1종의 원소를 갖는 금속층 또는 합금층으로 구성되는 부도전층을 형성하는 공정과,
    상기 부도전층에 적층시켜, 니켈을 주성분으로 하는 주도전층을 형성하는 공정과,
    상기 부도전층 및 주도전층을 갖는 내부 전극층용 막을 갖는 그린칩을 소성하는 공정을 갖는 전자 부품의 제조 방법.
  15. 제14항에 있어서, 상기 주도전층은, 한 쌍의 상기 부도전층의 사이에 끼워져 있고, 상기 내부 전극층이 3층 이상의 적층 구조인, 전자 부품의 제조 방법.
  16. 제14항 또는 제15항에 있어서, 상기 부도전층의 두께가, 0㎛보다 크고, 0.1㎛ 이하인, 전자 부품의 제조 방법.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 주도전층의 두께가, 0.1∼1.0㎛인, 전자 부품의 제조 방법.
  18. 제14항 내지 제17항 중 어느 한 항에 있어서, 상기 부도전층은, 박막 형성법에 의해 형성되고, 상기 주도전층은, 인쇄법 또는 박막 형성법에 의해 형성되는 것을 특징으로 하는 전자 부품의 제조 방법.
  19. 제5항 내지 제18항 중 어느 한 항에 있어서, 상기 그린칩을, 10-10∼10-2㎩의 산소 분압을 갖는 분위기 내에서, 1000∼1300℃의 온도로 소성하는 전자 부품의 제조 방법.
  20. 제5항 내지 제19항 중 어느 한 항에 있어서, 상기 소자 본체를, 상기 그린칩을 소성하는 공정의 뒤에, 10-2∼100㎩의 산소 분압을 갖는 분위기 내에서, 1200℃ 이하의 온도로 어닐링하는, 전자 부품의 제조 방법.
  21. 제5항 내지 제20항 중 어느 한 항에 기재된 방법에 의해 형성되는 전자 부품.
KR1020057014373A 2003-02-05 2004-02-03 전자 부품 및 그 제조 방법 KR100826388B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00028713 2003-02-05
JP2003028713 2003-02-05
JPJP-P-2003-00179807 2003-06-24
JP2003179807 2003-06-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020087004082A Division KR100918346B1 (ko) 2003-02-05 2004-02-03 전자 부품 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050099989A true KR20050099989A (ko) 2005-10-17
KR100826388B1 KR100826388B1 (ko) 2008-05-02

Family

ID=32852670

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057014373A KR100826388B1 (ko) 2003-02-05 2004-02-03 전자 부품 및 그 제조 방법
KR1020087004082A KR100918346B1 (ko) 2003-02-05 2004-02-03 전자 부품 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087004082A KR100918346B1 (ko) 2003-02-05 2004-02-03 전자 부품 및 그 제조 방법

Country Status (7)

Country Link
US (2) US7324326B2 (ko)
EP (1) EP1594146A4 (ko)
JP (1) JP4098329B2 (ko)
KR (2) KR100826388B1 (ko)
CN (1) CN100550231C (ko)
TW (1) TWI247322B (ko)
WO (1) WO2004070748A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324326B2 (en) * 2003-02-05 2008-01-29 Tdk Corporation Electronic device and the production method
TW200628248A (en) 2004-09-29 2006-08-16 Tdk Corp Conductive particle manufacturing method, conductive paste, and electronic component manufacturing method
US7277269B2 (en) * 2004-11-29 2007-10-02 Kemet Electronics Corporation Refractory metal nickel electrodes for capacitors
JP2006324637A (ja) 2005-04-21 2006-11-30 Tdk Corp 共材粒子、その製造方法、電極ペースト、電子部品の製造方法
US8557352B2 (en) 2006-06-20 2013-10-15 Tdk Corporation Method of making a metal oxide film, laminates and electronic devices
JP5126950B2 (ja) * 2006-06-20 2013-01-23 Ｔｄｋ株式会社 金属酸化物膜の製造方法、積層体、及び、電子デバイス
CA2663438C (en) 2006-10-02 2013-08-06 Shoei Chemical Inc. Nickel-rhenium alloy powder and conductor paste containing the same
JP5327442B2 (ja) 2006-10-02 2013-10-30 昭栄化学工業株式会社 ニッケル−レニウム合金粉末及びそれを含有する導体ペースト
JP2008218974A (ja) * 2007-02-05 2008-09-18 Tdk Corp 電子部品およびその製造方法
JP5217609B2 (ja) * 2008-05-12 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US9390857B2 (en) * 2008-09-30 2016-07-12 General Electric Company Film capacitor
JP5870625B2 (ja) 2011-02-28 2016-03-01 Tdk株式会社 電極焼結体、積層電子部品、内部電極ペースト、電極焼結体の製造方法、積層電子部品の製造方法
KR101151366B1 (ko) 2011-11-24 2012-06-08 한화케미칼 주식회사 도전성 입자 및 이의 제조방법
US9119289B2 (en) * 2013-02-25 2015-08-25 3M Innovative Properties Company Film constructions for interdigitated electrodes with bus bars and methods of making same
JP6512844B2 (ja) * 2015-01-30 2019-05-15 太陽誘電株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP6970793B2 (ja) * 2016-06-20 2021-11-24 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6970792B2 (ja) * 2016-06-20 2021-11-24 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6945972B2 (ja) * 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
JP2018037473A (ja) * 2016-08-30 2018-03-08 株式会社村田製作所 積層セラミックコンデンサ
WO2018094311A1 (en) * 2016-11-21 2018-05-24 Materion Corporation Ruthenium alloys for biosensors
CN106601478B (zh) * 2017-01-24 2018-08-21 庞业山 一种交替镀膜式电容器及其生产方法
KR20190116132A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN111304608B (zh) * 2020-03-17 2021-10-15 贵研铂业股份有限公司 一种晶粒高定向取向的镍铂合金溅射靶材及其制备方法
KR20230147719A (ko) 2021-03-31 2023-10-23 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988651A (en) * 1975-05-23 1976-10-26 Erie Technological Products, Inc. Monolithic ceramic capacitor
JPS62171107A (ja) 1986-01-23 1987-07-28 ティーディーケイ株式会社 磁器コンデンサの製造方法
JPH01321615A (ja) 1988-06-23 1989-12-27 Mitsui Petrochem Ind Ltd 電極
JP2504223B2 (ja) 1989-10-11 1996-06-05 株式会社村田製作所 積層コンデンサの製造方法
JPH05121204A (ja) * 1991-10-25 1993-05-18 Murata Mfg Co Ltd 積層型半導体セラミツク素子
JPH07176448A (ja) 1993-12-17 1995-07-14 Taiyo Yuden Co Ltd 導電性ペースト
US5518833A (en) * 1994-05-24 1996-05-21 Eagle-Picher Industries, Inc. Nonwoven electrode construction
EP0714108B1 (en) * 1994-11-25 1999-11-03 Nec Corporation Solid electrolytic capacitor having two solid electrolyte layers and method of manufacturing the same
JP3039403B2 (ja) * 1996-12-06 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3039409B2 (ja) * 1997-01-08 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
EP0890192A1 (fr) * 1997-01-17 1999-01-13 Hydro-Quebec Composition electrolytique a base de polymeres pour generateur electrochimique
JP3527822B2 (ja) 1997-01-31 2004-05-17 京セラ株式会社 導電性ペースト
DE69802597T2 (de) * 1997-03-13 2002-08-01 Matsushita Electric Industrial Co., Ltd. Lithium Sekundär Polymerbatterie
US5889445A (en) 1997-07-22 1999-03-30 Avx Corporation Multilayer ceramic RC device
JPH1154368A (ja) * 1997-07-30 1999-02-26 Tdk Corp Ｃｒ複合電子部品とその製造方法
WO2000055928A2 (en) * 1999-02-26 2000-09-21 Symyx Technologies, Inc. Platinum-ruthenium-nickel alloy for use as a fuel cell catalyst
US6185087B1 (en) * 1999-04-08 2001-02-06 Kemet Electronics Corp. Multilayer ceramic chip capacitor with high reliability compatible with nickel electrodes
JP2001052952A (ja) * 1999-08-10 2001-02-23 Tdk Corp 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2001085263A (ja) * 1999-09-09 2001-03-30 Rohm Co Ltd 卑金属を主成分とする内部電極を有する積層型セラミックコンデンサ
JP3276113B1 (ja) * 2000-05-26 2002-04-22 松下電器産業株式会社 固体電解コンデンサ
JP2002110444A (ja) 2000-09-26 2002-04-12 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2002198255A (ja) 2000-12-26 2002-07-12 Kyocera Corp 積層型電子部品
JP3697401B2 (ja) * 2001-02-22 2005-09-21 株式会社ノリタケカンパニーリミテド 導体ペースト及びその製造方法
JP4100874B2 (ja) * 2001-03-02 2008-06-11 Ｔｄｋ株式会社 セラミックグリーン体およびセラミック電子部品の製造方法
WO2002077306A1 (en) * 2001-03-21 2002-10-03 Vishay Intertechnology, Inc. Method of suppressing the oxidation characteristics of nickel
US20020139457A1 (en) * 2001-04-02 2002-10-03 Coppola Vito A. Method of suppressing the oxidation characteristics of nickel
JP2002348603A (ja) * 2001-05-24 2002-12-04 Murata Mfg Co Ltd 金属粉末の製造方法、金属粉末、導電性ペーストおよび積層セラミック電子部品
JP2003007562A (ja) 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JP2003013103A (ja) 2001-06-26 2003-01-15 Murata Mfg Co Ltd 導電粉末の製造方法、導電粉末、導電性ペーストおよび積層セラミック電子部品
US6563693B2 (en) * 2001-07-02 2003-05-13 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitor
US7324326B2 (en) * 2003-02-05 2008-01-29 Tdk Corporation Electronic device and the production method
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer

Also Published As

Publication number Publication date
TWI247322B (en) 2006-01-11
US7518848B2 (en) 2009-04-14
CN100550231C (zh) 2009-10-14
CN1768402A (zh) 2006-05-03
WO2004070748A1 (ja) 2004-08-19
KR100918346B1 (ko) 2009-09-22
KR20080023762A (ko) 2008-03-14
JP4098329B2 (ja) 2008-06-11
US20060138590A1 (en) 2006-06-29
EP1594146A4 (en) 2010-01-06
EP1594146A1 (en) 2005-11-09
US20080073621A1 (en) 2008-03-27
US7324326B2 (en) 2008-01-29
TW200423169A (en) 2004-11-01
JPWO2004070748A1 (ja) 2006-05-25
KR100826388B1 (ko) 2008-05-02

Similar Documents

Publication Publication Date Title
KR100826388B1 (ko) 전자 부품 및 그 제조 방법
JP4449984B2 (ja) 導電性粒子の製造方法、導電性ペーストおよび電子部品の製造方法
KR20070015445A (ko) 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법
JP3785966B2 (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品
KR100814206B1 (ko) 공재 입자, 그 제조 방법, 전극 페이스트, 전자 부품의제조 방법
JP4182009B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2008053488A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
KR20070015444A (ko) 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법
JP2007234588A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2007234330A (ja) 導電体ペーストおよび電子部品
JP4867948B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP4548392B2 (ja) 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法
JP4432882B2 (ja) 積層型電子部品およびその製造方法
KR20080073259A (ko) 전자 부품 및 그 제조 방법
JP4163637B2 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP4626455B2 (ja) 積層型電子部品の製造方法
JP2004221304A (ja) 内部電極を持つ電子部品の製造方法
JP2007242599A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2005101547A (ja) 電子部品の製造方法および電子部品
JP2005294318A (ja) 電子部品の製造方法および電子部品
JP2005093993A (ja) 電子部品の製造方法および電子部品

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 12