KR20080073259A - 전자 부품 및 그 제조 방법 - Google Patents

전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR20080073259A
KR20080073259A KR1020080011884A KR20080011884A KR20080073259A KR 20080073259 A KR20080073259 A KR 20080073259A KR 1020080011884 A KR1020080011884 A KR 1020080011884A KR 20080011884 A KR20080011884 A KR 20080011884A KR 20080073259 A KR20080073259 A KR 20080073259A
Authority
KR
South Korea
Prior art keywords
internal electrode
electrode layer
film
layer
mol
Prior art date
Application number
KR1020080011884A
Other languages
English (en)
Inventor
다카시 후쿠이
가즈타카 스즈키
유키에 나카노
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20080073259A publication Critical patent/KR20080073259A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명에 관한 전자 부품은, 내부 전극층(12) 및 세라믹층(10)을 포함하는 소자 본체(4)를 갖는 전자 부품이다. 내부 전극층(12)은, Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소와, Ni를 포함한다. 세라믹층(10)은, Re, Ru, Os, 및 Ir을 실질적으로 포함하지 않는다.

Description

전자 부품 및 그 제조 방법{AN ELECTRONIC DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 예를 들어 적층 세라믹 콘덴서 등의 전자 부품, 및 그 제조 방법에 관한 것이다.
전자 부품의 일례인 적층 세라믹 콘덴서는, 세라믹층(유전체층)과 내부 전극층이 교대로 복수 배치된 적층 구조를 갖는 소자 본체와, 상기 소자 본체의 양단부에 형성된 한 쌍의 외부 단자 전극으로 구성된다.
이 적층 세라믹 콘덴서의 제조에 있어서는, 우선, 소성 전 유전체층과 소성 전 내부 전극층을 필요 매수만큼 교대로 복수 적층시켜, 적층체를 형성한다. 다음에, 이 적층체를 소정의 치수로 절단하여, 그린 칩을 형성한다. 다음에, 그린 칩에 대해서, 탈바인더 처리, 소성 처리, 및 어닐 처리를 실시하고, 콘덴서 소자 본체를 얻는다. 이 소자 본체의 양단부에 한 쌍의 외부 단자 전극을 형성함으로써, 적층 세라믹 콘덴서를 얻을 수 있다.
이와 같이, 적층 세라믹 콘덴서의 제조에 있어서는, 소성 전 유전체층과 소성 전 내부 전극층을, 그린 칩으로서 동시에 소성하게 된다. 이 때문에, 소성 전 내부 전극층에 포함되는 도전재에는, 소성 전 유전체층에 포함되는 유전체 분말의 소결 온도보다 높은 융점을 갖는 것, 혹은 유전체 분말과 반응하지 않는 것 등이 요구된다.
높은 융점을 갖는 도전재로서는, Pt나 Pd 등의 귀금속을 들 수 있다. 그러나, 귀금속은 고가이기 때문에, 귀금속을 이용한 적층 세라믹 콘덴서가 고가화되는 것이 문제였다. 따라서 종래는, 도전재로서 귀금속보다 염가인 Ni 등의 비금속이 다용되어 왔다.
그러나, Ni를 도전재로서 이용하면, Ni의 융점(내부 전극층의 소결 온도)이, 유전체 분말의 소결 온도보다 낮은 것이 문제가 된다. 소성 전 유전체층과 소성 전 내부 전극층을, 고온(유전체 분말의 소결 온도에 가까운 온도)으로 동시에 소성하면, 내부 전극층의 분열이나 박리가 생길 우려가 있었다. 한편, 소성 전 유전체층과 소성 전 내부 전극층을, 저온(내부 전극층의 소결 온도에 가까운 온도)으로 동시에 소성하면, 유전체 분말의 소결이 불충분해질 우려가 있었다.
또, 콘덴서의 소형화, 대용량화를 위해서, 소성 전 내부 전극층의 두께를 너무 얇게 하면, 환원 분위기에서의 소성시에, 도전재에 포함되는 Ni 입자가 입성장(粒成長)하여, 구형상화되는 것이 문제였다. Ni입자가 구형상화되면, 소성 전에는 서로 연결되어 있던 Ni 입자 간에 간격이 생긴다. 즉, 소성 후의 내부 전극층에 있어서의 임의의 개소에 빈 홀이 형성되고, 소성 후의 내부 전극층이 불연속이 되어 버린다. 소성 후의 내부 전극층이 연속되어 있지 않은(끊겨 있는) 경우, 적층 세라믹 콘덴서의 정전 용량이 저하해 버린다.
Ni의 사용에 따른 상기의 문제의 대책으로서는, 특허 문헌 1에 나타낸 바와 같이, 내부 전극층의 일부를, Ni와, Ru, Rh, Re, 및 Pt의 군으로부터 선택되는 적어도 1종의 원소를 포함하는 합금층으로 구성하는 방법을 들 수 있다. 이 방법에 있어서는, 소결 후의 내부 전극층의 분열이나 박리, 및 유전체 분말의 소결 불량을 방지할 수 있다. 또, Ni계 합금 입자의 구형상화를 억제할 수 있다. 그 결과, 내부 전극을 연속적으로 형성할 수 있고, 콘덴서의 정전 용량의 저하를 억제할 수 있다.
그러나, 특허 문헌 1에 나타낸 방법에 있어서는, 내부 전극층의 일부를 Ni계 합금으로 형성하는 결과, 콘덴서의 IR(절연 저항)이 저하될 우려가 있는 것이 문제였다. 이 IR 저하에 대한 유효한 대책이 요구되고 있었다.
본 발명의 목적은, IR의 열화를 막고, 또한, 내부 전극층의 분열이나 박리, 및 정전 용량의 저하를 방지할 수 있는 적층 세라믹 콘덴서 등의 전자 부품, 및 그 제조 방법을 제공하는 것이다.
본 발명자에 의한 예의 연구의 결과, 콘덴서에 있어서의 IR의 저하는, 내부 전극층에 포함되는 Re 등의 금속 원자가 산화되고, 세라믹층(유전체층)으로 확산됨으로써 일어나는 것을 알아냈다. 그래서, 본 발명자는, 상기 목적을 달성하기 위하여, 이하와 같은 전자 부품, 및 그 제조 방법을 발명하기에 이르렀다.
본 발명에 관한 전자 부품은,
내부 전극층 및 세라믹층을 포함하는 소자 본체를 갖는 전자 부품으로서,
상기 내부 전극층이, Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소와,
Ni를 포함하고,
상기 세라믹층이, Re, Ru, Os, 및 Ir을 실질적으로 포함하지 않는 것을 특징으로 한다.
또한, 본원 발명에 있어서, 세라믹층은 바람직하게는 유전체층이다.
전자 부품의 제조 공정에 있어서는, 소성체를 어닐하면, 내부 전극층에 포함되는 Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소가 산화되고, 내부 전극층과 인접하는 세라믹층 내에 확산된다. 그 결과, 완성 후의 전자 부품에 있어서는, 세 라믹층에도, Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소가 포함될 가능성이 있다. 그래서, 본원 발명에 있어서는, 세라믹층에, Re, Ru, Os, 및 Ir을 실질적으로 포함시키지 않음으로써, IR의 열화를 방지할 수 있다.
또, 내부 전극층이, 도전재로서는 Ni뿐만 아니라, Ni보다 융점이 높은 Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소를 포함함으로써, 도전재의 소결 온도가 상승해 유전체 분말의 소결 온도에 가까워진다. 그 결과, 소결 후의 내부 전극층의 분열이나 박리를 방지할 수 있고, 또한, 유전체 분말의 소결 불량을 방지할 수 있다. 따라서, 콘덴서의 정전 용량, 및 IR이 향상한다.
또한, 내부 전극층은, Re, Ru, Os, 및 Ir 중, 바람직하게는, Re를 포함한다. 또, 세라믹층에 포함되는 Re, Ru, Os, 및 Ir의 함유율의 합계는 작을수록 바람직하고, 그 값이 0인 것이 가장 바람직하다.
상기 내부 전극층에 포함되는 Ni의 함유율은, 상기 내부 전극층에 포함되는 전체 금속 성분에 대해서, 바람직하게는, 80㏖％ 이상 100㏖％ 미만, 보다 바람직하게는, 87㏖％ 이상 100㏖％ 미만이다.
또, 상기 내부 전극층에 포함되는 Re, Ru, Os, 및 Ir의 함유율의 합계는, 상기 내부 전극층에 포함되는 전체 금속 성분에 대해서, 바람직하게는, 0㏖％초과 20㏖％ 이하, 보다 바람직하게는, 0.1㏖％ 이상 13㏖％ 이하이다.
바람직하게는, 상기 내부 전극층에 있어서, Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소와 Ni가, 합금을 형성하고 있다. 보다 바람직하게는, 내부 전극층에 있어서, Re와 Ni가 합금을 형성한다.
본원 발명에 관한 전자 부품의 제조 방법은,
내부 전극층용 막을 갖는 그린 칩을 형성하는 공정과,
상기 그린 칩을 소성하여 소성체를 형성하는 공정과,
산소 분압이, 바람직하게는 0.00061㎩ 초과 1.3㎩ 미만, 보다 바람직하게는 10-3~1㎩, 더 바람직하게는 0.0015~0.57㎩이며, 온도가, 바람직하게는 600℃ 초과 1100℃ 미만, 보다 바람직하게는 700℃ 이상 1100℃ 미만, 더 바람직하게는 900℃ 이상 1100℃ 미만인 어닐 분위기하에서, 상기 소성체를 어닐하여 상기 소자 본체를 형성하는 공정을 갖는 것을 특징으로 한다.
또한, 본원 발명에 있어서, 내부 전극층용 막이란, 완성 후의 전자 부품에 있어서 내부 전극층이 되는 부위를 의미한다.
상기의 어닐 분위기하에서 소성체를 어닐함으로써, 내부 전극층에 포함되는 Re, Ru, Os, 및 Ir이, 유전체층 내에 확산되는 것을 억제할 수 있다. 그 결과, 완성 후의 전자 부품에 있어서, 세라믹층에 Re, Ru, Os, 및 Ir을 실질적으로 포함시키지 않을 수 있다.
또, 상기의 분위기로 소성체를 어닐함으로써, 유전체층이 재산화되고, 반도체화가 저지된다. 따라서, IR의 열화를 방지할 수 있다.
또한, 상기의 분위기 중에서도 산소 분압을 낮게 함으로써, 단자 가까이의 전극이 산화되는 것을 억제할 수 있다.
바람직하게는, 산소 분압이 10-10~10-2㎩이며, 온도가 1000~1300℃인 분위기하 에서, 상기 그린 칩을 소성하여 상기 소성체를 형성한다.
내부 전극층용 막(을 포함하는 그린 칩)을, 상기의 분위기하에서 소성함으로써, 도전재(Ni계 합금)의 소결 개시 온도를 상승시키면서, 도전재(Ni계 합금)의 입성장 및 구형상화를 억제할 수 있다. 그 결과, 내부 전극층을, 연속적으로, 끊기지 않게 형성할 수 있고, 콘덴서의 정전 용량의 저하를 억제할 수 있다.
바람직하게는, 상기 내부 전극층용 막을, 박막법에 의해 형성한다. 박막법으로서는, 바람직하게는, 스퍼터링법 또는 증착법을 이용한다.
바람직하게는, 상기 내부 전극층용 막이, 10~100㎚의 결정자 사이즈를 갖는다.
바람직하게는, 상기 내부 전극층용 막을, 평균 입경 0.01~1㎛의 합금분말을 포함하는 도전성 페이스트를 이용한 인쇄법에 의해 형성한다.
바람직하게는, 박막법(바람직하게는 스퍼터링법 또는 증착법)에 의해 합금막을 형성하고, 상기 합금막을 분쇄함으로써 상기 합금분말을 형성한다.
바람직하게는, 상기 합금분말이, 10~100㎚의 결정자 사이즈를 갖는다.
적층 세라믹 콘덴서의 전체 구성
우선, 본 발명에 관한 전자 부품의 일실시 형태로서, 적층 세라믹 콘덴서의 전체 구성에 대해서 설명한다.
도 1에 나타내는 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)는, 소자 본체(4)(이하, 콘덴서 소자 본체(4)로 기재한다)와, 제1 단자 전극(6)과, 제2 단자 전극(8)을 갖는다. 콘덴서 소자 본체(4)는, 세라믹층(10)(이하, 유전체층(10)으로 기재한다)과, 내부 전극층(12)을 가지며, 유전체층(10)의 사이에, 이들 내부 전극층(12)이 교대로 적층되어 있다. 교대로 적층되는 한 쪽의 내부 전극층(12)은, 콘덴서 소자 본체(4)의 제1 단부(4a)의 외측에 형성되어 있는 제1 단자 전극(6)의 내측에 대해서 전기적으로 접속되어 있다. 또, 교대로 적층되는 다른 쪽의 내부 전극층(12)은, 콘덴서 소자 본체(4)의 제2 단부(4b)의 외측에 형성되어 있는 제2 단자 전극(8)의 내측에 대해서 전기적으로 접속되어 있다.
내부 전극층(12)은, Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소와, Ni를 포함한다. 바람직하게는, 내부 전극층(12)은 Re와, Ni를 포함한다.
내부 전극층(12)에 포함되는 Ni의 함유율은, 내부 전극층(12)에 포함되는 전체 금속 성분에 대해서, 바람직하게는 80㏖％ 이상 100㏖％ 미만, 보다 바람직하게는, 87㏖％ 이상 100㏖％ 미만이다. 또, 내부 전극층(12)에 포함되는 Re, Ru, Os, 및 Ir의 함유율의 합계는, 내부 전극층(12)에 포함되는 전체 금속 성분에 대해서, 바람직하게는 0㏖％ 초과 20㏖％ 이하, 보다 바람직하게는, 0.1㏖％ 이상 13㏖％ 이하이다. Ni의 함유율이 너무 많으면, 본 발명의 작용 효과가 작아지는 경향이 있고, 너무 적으면, 유전손실(tanδ)이 증대하는 등의 결함이 많아지는 경향이 있다. 또, Re, Ru, Os, 및 Ir의 함유율의 합계가 너무 크면, 금속막의 저항률이 상승하는 등의 문제를 일으키는 경향이 있다. 또한, 전체 금속 성분에 대해서, P 등의 각종 미량 성분이, 0.1몰％ 정도 이하로 포함되어 있어도 된다.
바람직하게는, 내부 전극층(12)에 있어서, Re, Ru, Os, 및 Ir 중 적어도 어 느 하나의 원소와 Ni가, 합금을 형성하고 있다. 합금의 조성(금속의 조합)으로서는, 특별히 한정되지 않지만, Ni-Re, Ni-Ru, Ni-Os, Ni-Ir 등을 들 수 있다. 바람직하게는, 내부 전극층(12)에 있어서, Re와 Ni가 합금을 형성한다. 또한, 도전재로서 Ni를 포함하는 3종류 이상의 상기 금속종으로 구성되는 합금을 이용해도 된다. 또, 내부 전극층(12)을 구성하는 도전재 입자는, 반드시 합금일 필요는 없다. 예를 들면, 상기 금속 단독으로 이루어지는 입자, 혹은 상기 금속 단독으로 구성되는 복수의 금속층으로 구성되는 입자여도 된다.
내부 전극층(12)의 두께는, 특별히 한정되지 않지만, 바람직하게는 0.1~1㎛이다.
유전체층(10)(세라믹층)의 주성분으로서는, 특별히 한정되지 않고, 예를 들어 티탄산칼슘, 티탄산스트론튬 및/또는 티탄산바륨 등의 유전체 재료를 들 수 있다. 각 유전체층(10)의 두께는, 특별히 한정되지 않지만, 수㎛~수백㎛인 것이 일반적이다. 특히 본 실시 형태에서는, 바람직하게는 5㎛ 이하, 보다 바람직하게는 3㎛ 이하로 박층화되어 있다.
유전체층(10)은, Re, Ru, Os, 및 Ir을 실질적으로 포함하지 않는다. 보다 구체적으로는, 유전체층(10)에 포함되는 Re, Ru, Os, 및 Ir의 함유율의 합계는, 유전체층(10)에 포함되는 주성분 원소(티탄산바륨의 경우는 Ba)에 대해서, 0.5㏖％ 이하이다. 유전체층(10)에 포함되는 Re, Ru, Os, 및 Ir의 함유율의 합계는, 작을수록 바람직하고, 그 값이 0인 것이 가장 바람직하다.
단자 전극(6 및 8)의 재질은, 특별히 한정되지 않지만, 통상, 구리나 구리 합금, 니켈이나 니켈 합금 등이 사용된다. 혹은, 은이나 은과 파라듐의 합금 등도 사용할 수 있다. 단자 전극(6 및 8)의 두께는, 특별히 한정되지 않지만, 통상 10~50㎛ 정도이다.
적층 세라믹 콘덴서(2)의 형상이나 사이즈는, 목적이나 용도에 따라 적당히 결정하면 된다. 적층 세라믹 콘덴서(2)가 직방체 형상인 경우, 그 사이즈는, 통상, 세로(0.6~5.6㎜, 바람직하게는 0.6~3.2㎜)×가로(0.3~5.0㎜, 바람직하게는 0.3~1.6㎜)×두께(0.1~1.9㎜, 바람직하게는 0.3~1.6㎜) 정도이다.
적층 세라믹 콘덴서(2)의 제조 방법
다음에, 적층 세라믹 콘덴서(2)의 제조 방법의 일례를 설명한다.
(내부 전극층용 막의 형성)
우선, 내부 전극층용 막의 형성에 대해 설명한다. 이 내부 전극층용 막은, 완성 후의 적층 세라믹 콘덴서(2)(도 1)에 있어서, 내부 전극층(12)을 구성하게 된다.
우선, 도 2A에 나타내는 바와 같이, 제1 지지 시트로서의 캐리어 시트(20)를 준비하고, 그 위에, 박리층(22)을 형성한다. 다음에, 박리층(22)의 표면에, 내부 전극층용 막(12a)을 소정 패턴으로 형성한다.
형성되는 내부 전극층용 막(12a)의 두께는, 바람직하게는 0.1~1㎛, 보다 바람직하게는 0.1~0.5㎛ 정도이다. 내부 전극층용 막(12a)은, 단일의 층으로 구성되어 있어도 되고, 혹은 2 이상의 조성이 다른 복수의 층으로 구성되어 있어도 된다.
내부 전극층용 막(12a)의 형성 방법으로서는, 특별히 한정되지 않지만, 바람 직하게는, 박막법 혹은 인쇄법을 들 수 있다.
(박막법)
박막법으로서는, 특별히 한정되지 않지만, 도금법, 스퍼터링법, 증착법 등을 들 수 있다. 바람직하게는, 스퍼터링법 또는 증착법을 이용한다.
스퍼터링법으로 이용하는 타겟 재료는, Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소와, Ni를 포함한다. 바람직하게는, 타겟 재료로서 상술한 Ni-Re, Ni-R u, Ni-Os, 및 Ni-Ir 중 적어도 어느 하나의 Ni계 합금을 이용한다. 또한, 타겟 재료는, 반드시, 합금일 필요는 없다.
스퍼터링의 조건으로서는, 특별히 한정되지 않지만, 도달 진공도는, 바람직하게는 10-2㎩ 이하, 보다 바람직하게는 10-3㎩ 이하이다. Ar가스 도입 압력은, 바람직하게는 0.1~2㎩, 보다 바람직하게는 0.3~0.8㎩이다. 출력은, 바람직하게는 50~400W, 보다 바람직하게는 100~300W이다. 스퍼터링 온도는, 바람직하게는 20~150℃, 보다 바람직하게는 20~120℃이다.
스퍼터링법에 의해 형성되는 내부 전극층용 막(12a)의 조성은, 타겟 재료와 같은 조성이 된다.
증착법에서 이용하는 원료로서는, 특별히 한정되지 않지만, 금속(Re, Ru, Os, Ir 중 적어도 어느 하나와 Ni)의 할로겐 화물이나, 금속의 알콕시드 등을 이용한다. 이것들을 기화시키고, 예를 들어 H2 가스 등으로 환원함으로써, 상술의 내부 전극층용 막(12a)이 형성된다.
또한, 박막법(스퍼터링법 또는 증착법)에 의해 형성되는 내부 전극층용 막(12a)은, 결정자 사이즈가, 바람직하게는 10~100㎚, 보다 바람직하게는 30~80㎚인 금속 입자(합금)를 포함한다. 결정자 사이즈가 너무 작으면, 구형상화나 끊김 등의 문제를 일으키고, 너무 크면 막두께가 불균일한 등의 문제를 일으킨다.
(인쇄법)
인쇄법으로서는, 특별히 한정되지 않지만, 스크린 인쇄법, 그라비아 인쇄법 등을 들 수 있다. 인쇄법에 의해서, 내부 전극층용 막(12a)을 형성하는 경우에는, 이하와 같이 하여 행하다.
우선, 캐리어 시트(도시 생략) 상에, 도 2A에 나타낸 박리층(22)과는 다른 별도의 박리층(도시 생략)을 형성한다.
다음에, 이 박리층 상에, 상술의 박막법(스퍼터링법 또는 박막법)에 의해, Ni 합금막을 형성한다. 다음에, 형성된 Ni합금막을, 캐리어 시트로부터 박리시키고, 볼 밀 등으로 분쇄, 분급하여, 평균 입경 0.01~1㎛의 합금분말을 얻는다. 바람직하게는, 합금분말이, 10~100㎚인 결정자 사이즈를 갖는다. 결정자 사이즈가 너무 작으면, 구형상화나 끊김 등의 문제를 일으키고, 너무 크면 막두께가 불균일한 등의 문제를 일으킨다.
다음에, 이 합금분말을, 유기 비히클과 함께 혼련(混練)하여 페이스트화하고, 내부 전극층을 형성하기 위한 도전성 페이스트를 얻는다. 유기 비히클은, 후술하는 유전체 페이스트에 있어서의 경우와 같은 재질을 이용할 수 있다. 얻어진 도전성 페이스트를, 인쇄법에 의해서, 도 2A에 나타낸 박리층(22)의 표면에 소정의 패턴 형상으로 형성한다. 그 결과, 내부 전극층용 막(12a)를 얻을 수 있다.
(그린 시트의 형성)
다음에, 그린 시트의 형성에 대해 설명한다. 그린 시트는, 완성 후의 적층 세라믹 콘덴서(2)(도 1)에 있어서, 유전체층(10)을 구성하게 된다.
우선, 그린 시트의 재료인 유전체 페이스트를 준비한다. 유전체 페이스트는, 통상, 유전체 원료와 유기 비히클을 혼련하여 얻어진 유기용제계 페이스트, 또는 수계 페이스트로 구성된다.
유전체 원료로서는, 복합 산화물이나 산화물이 되는 각종 화합물, 예를 들어 탄산염, 질산염, 수산화물, 유기 금속 화합물 등으로부터 적당히 선택되고, 이것들을 혼합하여 이용할 수 있다. 유전체 원료는, 통상, 평균 입경이 0.1~3.0㎛ 정도의 분말로서 이용된다. 또한, 극히 얇은 그린 시트를 형성하기 위해서는, 그린 시트의 두께보다 입경이 작은 분말을 사용하는 것이 바람직하다.
유기 비히클이란, 바인더를 유기용제 중에 용해한 것이다. 유기 비히클에 이용되는 바인더로서는, 특별히 한정되지 않고, 에틸 셀룰로오스, 폴리비닐부티랄, 아크릴 수지 등의 통상의 각종 바인더가 이용되지만, 바람직하게는 폴리비닐부티랄 등의 부티랄계 수지가 이용된다.
또, 유기 비히클에 이용되는 유기용제도 특별히 한정되지 않고, 테르피네올, 부틸카르비톨, 아세톤, 톨루엔 등의 유기용제가 이용된다. 또, 수계 페이스트에 있어서의 비히클은, 물에 수용성 바인더를 용해시킨 것이다. 수용성 바인더로서는 특별히 한정되지 않고, 폴리비닐 알코올, 메틸 셀룰로오스, 히드록시 에틸 셀룰로 오스, 수용성 아크릴 수지, 에멀젼 등이 이용된다. 유전체 페이스트 내의 각 성분의 함유량은 특별히 한정되지 않고, 통상의 함유량, 예를 들어 바인더는 1~5질량％ 정도, 용제(또는 물)는 10~50질량％ 정도로 하면 된다.
유전체 페이스트 내에는, 필요에 따라서 각종 분산제, 가소제, 유전체, 유리 플릿, 절연체 등으로부터 선택되는 첨가물이 함유되어도 된다. 단, 이들 총함유량은, 10질량％ 이하로 하는 것이 바람직하다. 바인더 수지로서 부티랄계 수지를 이용하는 경우에는, 가소제는, 바인더 수지 100질량부에 대해서, 25~100질량부의 함유량인 것이 바람직하다. 가소제가 너무 적으면, 그린 시트가 물러지는 경향이 있고, 너무 많으면, 가소제가 배어 나와, 취급이 곤란하다.
다음에, 도 3A에 나타내는 바와 같이, 닥터 블레이드법 등에 의해, 상기 유전체 페이스트를 캐리어 시트(30)(제2 지지 시트) 상에 도포하고, 그린 시트(10a)를 형성한다. 그린 시트(10a)의 두께는, 바람직하게는 0.5~30㎛, 보다 바람직하게는 0.5~10㎛ 정도이다. 그린 시트(10a)는, 형성 후에 건조된다. 그린 시트(10a)의 건조 온도는, 바람직하게는 50~100℃이며, 건조 시간은, 바람직하게는 1~5분이다.
(적층 공정)
다음에, 상술의 방법으로 형성한 내부 전극층용 막(12a), 및 그린 시트(10a)를 적층하는 공정에 대해 설명한다.
도 2A에 나타내는 바와 같이, 우선, 캐리어 시트(26)(제3 지지 시트)의 표면에 접착층(28)을 형성하고, 접착층 전사용 시트를 준비한다. 캐리어 시트(26)는, 상술의 캐리어 시트(20, 30)와 같은 시트로 구성된다.
다음에, 도 2B에 나타내는 바와 같이, 캐리어 시트(26) 상에 형성된 접착층(28)을, 내부 전극층용 막(12a)의 표면에 꽉 눌러 가열 가압한다. 그 후, 캐리어 시트(26)를 벗김으로써, 도 2C, 도 3A에 나타내는 바와 같이, 접착층(28)이, 내부 전극층용 막(12a)의 표면에 전사된다.
전사시의 가열 온도는, 40~100℃가 바람직하고, 또, 가압력은, 0.1~15㎫가 바람직하다. 가압은, 프레스에 의한 가압이어도, 카렌더 롤에 의한 가압이어도 되지만, 한 쌍의 롤에 의해 행하는 것이 바람직하다.
다음에, 도 3B에 나타내는 바와 같이, 캐리어 시트(20) 상에 형성된 내부 전극층용 막(12a)을, 접착층(28)을 통해, 그린 시트(10a)의 표면에 꽉 눌러 가열 가압한다. 그 후, 캐리어 시트(30)를 벗김으로써, 도 3C에 나타내는 바와 같이, 내부 전극층용 막(12a)이, 그린 시트(10a)의 표면에 전사된다. 또한, 전사의 방법은, 접착층(28)을 전사할 때와 같다.
상술한 방법에 의해서, 도 3C에 나타낸, 한 쌍의 그린 시트(10a) 및 내부 전극층용 막(12a)을 갖는 적층체 유닛을 복수 제작한다. 이 적층체 유닛끼리를 적층하고, 내부 전극층용 막(12a)과 그린 시트(10a)가 교대로 다수 적층된 적층체를 형성한다. 또한, 이 적층을 행할 때는, 각 적층체 유닛으로부터 캐리어 시트(20)를 벗긴다.
다음에, 이 적층체에 있어서의 적층 방향의 양단면에 외층용 그린 시트를 적층한 후, 적층체에 대해서 최종적인 가열, 가압을 행한다. 최종 가압시의 압력은, 바람직하게는 10~200㎫이다. 또, 가열 온도는, 40~100℃이 바람직하다.
다음에, 적층체를 소정 사이즈로 절단하고, 그린 칩을 형성한다.
(탈바인더, 소성, 어닐)
다음에, 그린 칩에 대해서 탈바인더 처리를 행하다.
본 발명과 같이 내부 전극층을 형성하기 위한 도전재로서, 비금속인 Ni를 이용하는 경우, Air 분위기 또는 N2 분위기에 있어서 탈바인더 처리를 행하는 것이 바람직하다. 또, 그 이외의 탈바인더 조건으로서, 승온 속도를, 바람직하게는 5~300℃/시간, 보다 바람직하게는 10~50℃/시간으로 한다. 유지 온도는, 바람직하게는 200~400℃, 보다 바람직하게는 250~350℃로 한다. 온도 유지 시간은, 바람직하게는 0.5~20시간, 보다 바람직하게는 1~10시간으로 한다.
다음에, 탈바인더 처리 후의 그린 칩을 소성하여, 소성체를 형성한다.
본 실시 형태에 있어서는, 산소 분압이, 바람직하게는 10-10~10-2㎩, 보다 바람직하게는 10-10~10-5㎩인 분위기하에서, 그린 칩을 소성한다. 또, 바람직하게는 1000~1300℃, 보다 바람직하게는 1150~1250℃의 온도 분위기하에서, 그린 칩을 소성한다.
소성시의 산소 분압이 너무 낮으면, 내부 전극층용 막의 도전재(합금)가 이상 소결을 일으키고, 끊겨 버리는 일이 있다. 반대로, 소성시의 산소 분압이 너무 높으면, 내부 전극층이 산화되는 경향이 있다. 또, 소성 온도가 너무 낮으면, 그린 칩이 치밀화되지 않는다. 반대로, 소성 온도가 너무 높으면, 내부 전극이 끊기 거나, 도전재의 확산에 의해 용량 온도 특성이 악화되거나, 유전체가 환원되어 버린다.
본 실시 형태에 있어서는, 상기의 분위기하에서 그린 칩을 소성함으로써, 이들 결함을 방지할 수 있다. 즉, 상기의 분위기하에서 소성함으로써, 도전재(Ni계 합금)의 소결 개시 온도를 상승시키면서, 도전재(Ni계 합금)의 입성장 및 구형상화를 억제할 수 있다. 그 결과, 내부 전극층을, 연속적으로, 끊기지 않게 형성할 수 있고, 콘덴서의 정전 용량의 저하를 억제할 수 있다.
이외의 소성 조건으로서, 승온 속도를, 바람직하게는 50~500℃/시간, 보다 바람직하게는 200~300℃/시간으로 한다. 온도 유지 시간을, 바람직하게는 0.5~8시간, 보다 바람직하게는 1~3시간으로 한다. 냉각 속도를, 바람직하게는 50~500℃/시간, 보다 바람직하게는 200~300℃/시간으로 한다. 또, 소성 분위기는 환원성 분위기로 하는 것이 바람직하다. 분위기 가스로서는, 예를 들면, N2와 H2의 혼합 가스를 웨트(가습) 상태로 이용하는 것이 바람직하다.
다음에, 그린 칩의 소성 후에 얻어진 소성체를 어닐하여, 콘덴서 소자 본체(4)(도 1)를 형성한다. 어닐은, 유전체층을 재산화하기 위한 처리이다. 이 어닐 처리에 의해서, 콘덴서의 IR을 향상시킬 수 있고, 또, IR 가속 수명을 길게 할 수 있다.
본 실시 형태에 있어서는, 소성체의 어닐을, 소성시의 환원 분위기보다 높은 산소 분압하에서 행하는 것이 바람직하다. 구체적으로는, 산소 분압이, 바람직하 게는 0.00061㎩ 초과 1.3㎩ 미만, 보다 바람직하게는 10-3~1㎩, 더 바람직하게는 0.0015~0.57㎩인 분위기하에서, 소성체를 어닐한다. 또, 어닐시의 유지 온도 또는 최고 온도를, 바람직하게는 600℃ 초과 1100℃ 미만, 보다 바람직하게는 700℃ 이상 1100℃ 미만, 더 바람직하게는 900℃ 이상 1100℃ 미만으로 한다.
본 실시 형태에 있어서는, 상기의 분위기하에서 소성체를 어닐함으로써, 유전체층의 세라믹을 충분히 재산화할 수 있고, 내부 전극층에 포함되는 Re, Ru, Os, 및 Ir이 산화되고, 유전체층 내에 확산되는 것을 억제할 수 있다. 그 결과, 완성 후의 콘덴서에 있어서, 유전체층에 포함되는 Re, Ru, Os, 및 Ir의 함유율의 합계를, 유전체층에 포함되는 주성분 원소(티탄산바륨이면 Ba)에 대해서, 0.5㏖％ 이하로 할 수 있다. 즉, 유전체층 내에, Re, Ru, Os, 및 Ir을 실질적으로 포함시키지 않게 할 수 있다. 그 결과, 콘덴서의 IR의 열화가 생기지 않는다.
어닐시의 산소 분압이 너무 낮으면, 유전체층의 재산화가 불충분해지고, IR 특성이 악화된다. 또, 어닐 부족에 의해, tanδ도 증가한다. 반대로, 산소 분압이 너무 높으면, 내부 전극층용 막이 산화하는 경향이 있다. 또, 어닐시의 유지 온도가, 상기 범위 미만에서는 유전체 재료의 재산화가 불충분해지고, IR이 낮아지고, tanδ도 증가한다. 반대로, 어닐시의 유지 온도가 상기 범위를 넘으면, 내부 전극의 Ni가 산화하고, 콘덴서의 정전 용량이 저하한다. 또한, Re, Ru, Os, 및 Ir이 산화되고, 유전체층 내에 확산되어 버리고, IR이 열화하고, tanδ도 증가해 버린다. 본 실시 형태에 있어서는, 상기의 분위기하에서 소성체를 어닐함으로써, 이 들 결함을 방지할 수 있다.
이외의 어닐 조건으로서, 온도의 유지 시간을, 바람직하게는 0.5~4 시간, 보다 바람직하게는 1~3 시간으로 한다. 또, 냉각 속도를, 바람직하게는 50~500℃/시간, 보다 바람직하게는 100~300℃/시간으로 한다. 또, 어닐의 분위기 가스로서는, 예를 들어, 가습한 N2 가스 등을 이용하는 것이 바람직하다. N2 가스를 가습하려면, 예를 들면 웨터 등을 사용하면 된다. 이 경우, 수온은 0~75℃ 정도가 바람직하다.
또한, 상술의 탈바인더 처리, 소성, 및 어닐은, 연속해서 행해도, 독립하여 행해도 된다.
다음에, 얻어진 콘덴서 소자 본체(4)(도 1)에 대해서, 예를 들면 배럴 연마, 샌드 블러스트 등으로 단면 연마를 실시하다. 다음에, 각 단면에 단자 전극용 페이스트를 소부(燒付)하여, 제1 단자 전극(6) 및 제2 단자 전극(8)을 형성한다. 단자 전극용 페이스트의 소성은, 예를 들면, 가습한 N2와 H2의 혼합 가스 중에서 행한다. 그 때의 혼합 가스의 온도는 600~800℃로 하고, 가열 시간은 10분간~1시간 정도로 하는 것이 바람직하다. 그리고, 필요에 따라서, 단자 전극(6, 8) 상에 도금 등을 행하고, 패드층을 형성한다. 또한, 단자 전극용 페이스트는, 상기한 전극 페이스트와 마찬가지로 조제하면 된다.
이와 같이 하여 제조된 적층 세라믹 콘덴서(2)는, 납땜 등에 의해 프린트 기판상 등에 실장되고, 각종 전자기기 등에 사용된다.
본 실시 형태에 있어서는, 소성체를 어닐할 때에, 내부 전극층(내부 전극층용 막)에 포함되는 Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소가, 내부 전극층(내부 전극층용 막)과 인접하는 유전체층(그린 시트) 내에 확산되는 것을 방지할 수 있다. 그 결과, 완성 후의 적층 세라믹 콘덴서(2)(도 1)에 있어서는, 유전체층(10)에는, Re, Ru, Os, 및 Ir이 실질적으로 포함되지 않는다. 따라서, 적층 세라믹 콘덴서(2)의 IR의 열화를 방지할 수 있다. 바꿔 말하면, 유전체층(10)에 포함되는 Re, Ru, Os, 및 Ir의 함유율의 합계를, 유전체층(10)에 포함되는 주성분 원소(티탄산바륨의 경우는 Ba)에 대해서, 0.5㏖％ 이하로 제한함으로써, 적층 세라믹 콘덴서(2)의 IR의 열화를 방지할 수 있다.
또, 내부 전극층(12)이 도전재로서, Ni뿐만 아니라, Ni보다 융점이 높은 Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소를 포함함으로써, 도전재의 소결 온도가 상승하여 유전체 분말의 소결 온도에 가까워진다. 그 결과, 소결 후의 내부 전극층(12)의 붕괴나 박리를 방지할 수 있고, 또한, 유전체 분말의 소결 불량을 방지할 수 있다.
본 실시 형태에 있어서는, 바람직하게는 산소 분압이 0.00061㎩ 초과 1.3㎩ 미만, 보다 바람직하게는 10-3~1㎩, 더 바람직하게는 0.0015~0.57㎩이며, 온도가, 바람직하게는 600℃ 초과 1100℃ 미만, 보다 바람직하게는 700℃ 이상 1100℃ 미만, 더 바람직하게는 900℃ 이상 1100℃ 미만인 어닐 분위기하에서, 소성체를 어닐한다. 그 결과, 내부 전극층(12)에 포함되는 Re, Ru, Os, 및 Ir이, 유전체층(10) 으로 확산되는 것을 억제할 수 있다. 따라서, 유전체층(10)에 Re, Ru, Os, 및 Ir을, 실질적으로 포함시키지 않을 수 있다. 그 결과, 적층 세라믹 콘덴서(2)의 IR의 열화를 방지할 수 있다.
또, 상기의 분위기로 소성체를 어닐함으로써, 유전체층(10)이 재산화되고, 반도체화가 저지되어, IR을 증가시킬 수 있다.
이상, 본 발명의 실시 형태에 대해서 설명해 왔지만, 본 발명은 이러한 실시 형태에 전혀 한정되는 것은 아니며, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서 다양한 형태로 실시할 수 있는 것은 물론이다.
예를 들면, 내부 전극층용의 도전성 페이스트에 포함시키는 합금분말(도전재)을, 합금막을 분쇄함으로써 형성하는 것이 아니라, CVD법(화학 증착법)에 의해 직접 형성해도 된다. 이 경우도, 상기 실시 형태와 같은 작용 효과를 얻을 수 있다. CVD법에 의해 합금분말을 제조함으로써, 합금분말의 평균 입경을 정밀하게 제어하는 것이 가능해 지고, 합금분말의 입도 분포를 샤프하게 할 수 있다. 또한, 합금분말의 평균 입경이나 조성은, 기화 원료를 옮기는 캐리어 가스의 유량, 반응 온도, 반응시키는 원료의 양비 등에 의해 제어할 수 있다.
또, 본 발명은, 적층 세라믹 콘덴서에 한정하지 않고, 그 외의 전자 부품에 적용하는 것이 가능하다. 그 외의 전자 부품으로서는, 특별히 한정되지 않지만, 압전 소자, 칩 인덕터, 칩 배리스터, 칩 서미스트, 칩 저항, 그 외의 표면 실장(SMD) 칩형 전자 부품이 예시된다.
(실시예)
이하, 본 발명을 더 상세한 실시예에 기초하여 설명하지만, 본 발명은 이들 실시예에 한정되지 않는다.
실시예 1
우선, CVD법에 의해, 내부 전극층용의 도전재(합금분말)를 제조했다. 도전재의 원료로서 염화 Ni 및 염화 Re를 이용했다. 염화 Ni를 투입한 도가니와, 염화 Re를 투입한 도가니를, CVD 장치의 원료 기화부에 설치하고, 염화 Ni 및 염화 Re를 기화시켰다. 이 기화한 염화 Ni 및 염화 Re 미립자를 캐리어 가스인 N2에 의해, CVD 장치의 반응부까지 수송했다. 캐리어 가스의 유량은, 3L/min으로 했다. 반응부는, 1100℃로 가열되어 있고, 반응부에 5L/min으로 공급되는 환원 가스로서의 H2 가스에 의해, 염화 Ni 및 염화 Re의 환원 반응이 생겨, Ni-Re 합금 입자가 생성되었다. 생성된 Ni-Re 합금 입자는, 캐리어 가스와 함께, 냉각부에 있어서 냉각되고, 그 후 반응 용기로부터 배출되고, 포집 장치에 의해 회수되었다.
얻어진 도전재(Ni-Re 합금분말)는, 평균 입경이 300㎚, 합금분말에 있어서의 Re의 함유율은, 합금분말 전체에 대해서 약 20㏖％였다.
이 도전재 100중량부에 대해서, 공재(共材) 입자로서의 평균 입경 50㎚의 BaTiO3 분말(BT-005/사카이 화학공업(주))을 20중량부 더하고, 또한 유기 비히클(바인더 수지로서 에틸 셀룰로오스 수지 4.5중량부를 테르피네올 228중량부에 용해한 것)을 더하고, 3개 롤에 의해 혼련해, 슬러리화하여, 내부 전극층용 막을 형성하기 위한 도전성 페이스트로 했다.
다음에 BaTiO3 분말(BT-02/사카이 화학공업(주))과, MgCO3, MnCO3, (Ba0.6Ca0.4)SiO3 및 희토류(Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, Y2O3)로부터 선택된 분말을, 볼밀에 의해 16시간, 습식 혼합하고, 건조시킴으로써 유전체 재료로 했다. 이들 원료 분말의 평균 입경은 0.1~1㎛였다. (Ba0 .6Ca0 .4)SiO3는 BaCO3, CaCO3 및 SiO2를 볼밀에 의해 습식 혼합하고, 건조 후에 공기 중에서 소성한 것을, 볼 밀에 의해 습식 분쇄하여 제작했다.
다음에, 얻어진 유전체 재료를 페이스트화하기 위해, 유기 비히클을 유전체 재료에 더하고, 볼 밀로 혼합해, 유전체 페이스트를 얻었다. 유기 비히클은, 유전체 재료 100질량부에 대해서, 바인더로서 폴리비닐 부티랄：6질량부, 가소제로서 프탈산 비스(2 에틸 헥실)(DOP)：3질량부, 초산에틸：55 질량부, 톨루엔：10질량부, 박리제로서 파라핀：0.5질량부의 배합비이다.
다음에, 유전체 페이스트를 에탄올/톨루엔(55/10)에 의해서 중량비로 2배로 희석한 것을 박리층용 페이스트로 했다.
다음에, 유전체 입자 및 박리제를 함유하지 않는 것 이외는 상기의 유전체 페이스트와 같은 페이스트를 제작하고, 이것을 톨루엔에 의해서 중량비로 4배로 희석했다. 이와 같이 하여, 접착층용 페이스트를 제작했다.
다음에, 상기의 유전체 페이스트를 이용하여, PET 필름(제2 지지 시트) 상에, 와이어 바 코터를 이용하여, 두께 1.0㎛의 그린 시트(10a)를 형성했다(도 3A).
다음에, 상기의 박리층용 페이스트를, 별도의 PET 필름(제1 지지 시트) 상에, 와이어 바 코터에 의해 도포 건조시켜, 두께 0.3㎛의 박리층을 형성했다.
다음에, 상기의 도전성 페이스트를 이용하여, 스크린 인쇄에 의해, 도 2A에 나타내는 바와 같이, 박리층(22)의 표면에, 소정 패턴의 내부 전극층용 막(12a)을 형성했다. 이 내부 전극층용 막(12a)의 건조 후의 두께는, 0.5㎛였다.
다음에, 도 2A에 나타내는 바와 같이, 상기의 접착층용 페이스트를, 별도의, 표면에 실리콘계 수지에 의한 박리 처리를 실시한 PET 필름(제3 지지 시트) 상에, 와이어 바 코터에 의해 도포 건조시켜, 두께 0.2㎛의 접착층(28)을 형성했다.
다음에, 내부 전극층용 막(12a)의 표면에, 도 2B, 2C에 나타낸 방법으로 접착층(28)을 전사했다. 전사시에는, 한 쌍의 롤을 이용하고, 그 가압력은 0.1㎫, 온도는 80℃로 했다.
다음에, 도 3B에 나타낸 방법으로, 접착층(28)을 통해 그린 시트(10a)의 표면에 내부 전극층용 막(12a)을 접착(전사)하고, 도 3C에 나타낸 적층체 유닛을 형성했다. 이 적층체 유닛을 복수 형성했다. 전사시에는, 한 쌍의 롤을 이용하고, 그 가압력은 0.1㎫, 온도는 80℃로 했다.
다음에, 이 적층체 유닛끼리를 적층하고, 내부 전극층용 막(12a)과, 그린 시트(10a)가 교대로 다수 적층된 구조를 갖는 적층체를 형성했다. 적층체가 갖는 내부 전극층용 막의 수는, 21층이었다. 적층 조건은, 가압력은 50㎫, 가압시의 가열 온도는 120℃로 했다. 다음에, 적층체를 소정의 치수로 절단하여, 그린 칩을 형성했다.
다음에, 그린 칩을, 이하의 분위기하에서 탈바인더 처리했다.
승온 속도：5~300℃/시간,
유지 온도：200~400℃,
유지 시간 :0.5~20시간,
분위기 가스：가습한 N2 가스.
다음에, 탈바인더 처리 후의 그린 칩을, 이하의 분위기하에서 소성해, 소성체를 얻었다.
승온 속도：5~500℃/시간,
유지 온도：1200℃,
유지 시간：0.5~8시간,
냉각 속도：50~500℃/시간,
분위기 가스：가습한 N2와 H2의 혼합 가스,
산소 분압：10-7㎩.
다음에, 소성체를, 이하의 분위기하에서 어닐하여, 콘덴서 소자 본체를 형성했다.
승온 속도：200~300℃/시간,
유지 온도：700℃,
유지 시간：2시간,
냉각 속도：300℃/시간,
분위기 가스：가습한 N2 가스,
산소 분압：2.0×10-3㎩.
또한, 분위기 가스의 가습에는, 웨터를 이용하고, 수온 0~75℃로 행했다.
다음에, 콘덴서 소자 본체의 단면을 샌드 블레스트에 의해서 연마했다. 다음에 각 단면에 외부 전극용 페이스트를 전사했다. 다음에, 콘덴서 소자 본체를, 가습한 N2+H2 분위기 중에서, 800℃로 10분간 소성하고, 외부 전극을 형성했다. 이와 같이 하여, 도 1에 나타낸 구성의 적층 세라믹 콘덴서(2)의 샘플을 얻었다.
얻어진 샘플의 사이즈는, 3.2㎜×1.6㎜×0.6㎜이며, 내부 전극층에 끼워진 유전체층의 수는 21, 그 두께는 1㎛이며, 내부 전극층(12)의 두께는 0.5㎛였다. 각층의 두께(막두께)는, SEM으로 관측함으로써 측정했다.
실시예 2~13, 비교예 1~4
실시예 2~13, 비교예 1~4에 있어서는, 소성체의 어닐시에, 어닐 분위기의 유지 온도 및 산소 분압을 표 1에 나타낸 값으로 했다. 그 이외는, 실시예 1과 같은 조건으로, 실시예 2~13, 비교예 1~4의 적층 세라믹 콘덴서를 작성했다.
Figure 112008009584536-PAT00001
(평가 1)
Re 의 함유율의 측정
실시예 1~13, 및 비교예 1~4에 있어서 얻어진 적층 세라믹 콘덴서에 대해서, 그 유전체층(세라믹층)을 구성하는 유전체의 조성을 분석했다. 보다 구체적으로는, 우선, 시료로서의 적층 세라믹 콘덴서를, 적층 방향으로 수직에 연마하고, 유전체층을 노출시켰다. 다음에 투과형 전자현미경을 이용한 에너지 분산형 X선 분석법(TEM-EDS)에 의해, 내부 전극에 끼워진 유전체 세라믹층의 임의의 30점에 대해서 조성 분석을 행하고, 그 평균치를 함유 Re량으로 했다. 구체적으로는 유전체 세라믹층에 포함되는 Re함유율(유전체 세라믹층의 주성분인 Ba에 대한 Re량(㏖％))을 구했다. 또한 분석을 위한 전자선으로서는 1㎚의 프로브를 이용했다. 결과를 도 4A, 4B, 5A, 5B 및 표 1에 나타낸다.
전기 특성치의 측정
실시예 1~13, 및 비교예 1~4에 있어서 얻어진 적층 세라믹 콘덴서에 대해서, 전기 특성치를 측정했다.
구체적으로는, 절연 저항 IR(단위：Ω)을 측정했다. IR의 측정에는, 온도 가변 IR 측정기를 이용했다. 실온, 측정 전압 6.3V, 전압 인가 시간 60s의 조건하에서 측정을 행했다. IR은, 클수록 바람직하다. 구체적으로는, IR은, 바람직하게는 7.0×108Ω 이상, 보다 바람직하게는 8.0×108Ω 이상이다. 결과를 표 1에 나타낸다.
또, 콘덴서의 샘플에 대해, 기준 온도 25℃로 디지털 LCR 미터(YHP사제 4274A)로, 주파수1㎑, 입력 신호 레벨(측정 전압) 1Vrms의 조건하에서, 정전 용량 및 유전손실(tanδ)을 측정했다. 결과를 표 1에 나타낸다.
또한 내부 전극층과 같은 조성의 금속막의 저항률을 측정했다. 저항률(단위는 Ω·m)은, 저항률 측정기(NPS사제, Σ-5)를 이용하여, 유리 기판에 성막한 스패터막(소성 전)을, 25℃에 있어서 직류 4탐침법(전류 1㎃, 2초간)으로 측정했다. 저항률은, 바람직하게는 70×10-8Ω·m 이하를 양호한 것으로 했다. 결과를 표 1에 나타낸다.
표 1에 나타낸 바와 같이, 실시예 1~13, 비교예 1~4에 있어서는, 내부 전극층에 포함되는 Re의 함유율은, 내부 전극층에 포함되는 전체 금속 성분(Ni-Re 합금)에 대해서, 20㏖％였다.
도 4A, 4B는, 실시예 1의 유전체층에 있어서의 1 측정점으로부터 얻은 TEM-EDS 스펙트럼이다. 또, 도 5A, 5B는, 비교예 4의 유전체층에 있어서의 1 측정점으로부터 얻은 TEM-EDS 스펙트럼이다. 도 4A, 4B, 5A, 5B에 있어서, 가로축은, 유전체층에 포함되는 원자로부터 여기된 특성 X선이 갖는 에너지(KeV)이며, 세로축은, 유전체층에 포함되는 원자로부터 여기된 특성 X선의 검출 강도(유전체층 내에 있어서의 원자의 함유율(㏖％)에 대응하는 값)이다. 또한, 스펙트럼에 있어서의 Cu의 피크는, TEM 관찰에 이용한 지지체에 유래하는 것이며, 실시예 1, 비교예 4의 각 유전체층은, Cu를 함유하지 않는다.
도 4A, 도 5A에 나타내는 바와 같이, 유전체층의 주성분인 BaTiO3의 Ba, Ti에 유래하는 피크가 확인되었다.
도 4A, 4B에 나타내는 바와 같이, 실시예 1에 있어서는, Re의 특성 X선에 대응하는 에너지대에 있어서, 피크가 관측되지 않았다. 즉, 이 측정점에 있어서는, Re가 검출되지 않았다(Re의 함유율은, 장치의 검출 한계인 0.5㏖％ 이하였다). 또, 실시예 1의 유전체층에 있어서의 다른 측정점에 대해서도, 도 4A, 4B와 같은 스펙트럼이 얻어졌다.
도 5A, 5B에 나타내는 바와 같이, 비교예 4에 있어서는, Re의 특성 X선에 대응하는 에너지대에 있어서, 피크가 관측되었다. 피크 강도로부터, 이 측정점에 있어서는, 3.4㏖％의 Re가 검출되었다. 또, 비교예 1의 유전체 세라믹층에 있어서의 다른 측정점에 대해서도, 도 5A, 5B와 마찬가지로, Re의 함유를 나타낸 스펙트럼이 얻어졌다.
표 1에 나타내는 바와 같이, 실시예 1~13에서는, 산소 분압이 10-3~1㎩이며, 유지 온도가 700℃ 이상 1100℃ 미만인 분위기하에서, 소성체를 어닐하고, 콘덴서 소자 본체를 형성했다. 그 결과, 실시예 1~13에 있어서는, Re가 검출 하한 농도 이하(TEM 분석에 있어서의 검출 한계(하한치)는 0.5㏖％)이며, 실질적으로 유전체 세라믹층 내에는 Re는 검출되지 않았다.
한편, 비교예 1~4에서는, 소성체를 어닐하기 위한 분위기에 있어서의 산소 분압이 10-3~1㎩의 범위 외, 혹은 700℃ 이상 1100℃ 미만의 범위 외이었다. 그 결과, 비교예 1~4에 있어서는, 유전체층 내에 Re가 검출되었다. 즉, 유전체층 주성분 Ba에 대해서, 0.5㏖％ 이상의 Re 함유가 인정되었다.
유전체층에 Re가 실질적으로 포함되지 않는 실시예 1~13에 있어서는, 유전체층에 포함되는 Re의 함유율이 0.5㏖％를 넘은 비교예 1~4에 비해, IR이 큰 것(7.0×108Ω 이상)이 확인되었다. 한편, 어느 비교예에 있어서도, IR은 작았다(7.0×108Ω 미만).
특히, 산소 분압이 10-3~1㎩이며, 유지 온도가 900℃ 이상 1100℃ 미만인 분위기하에서 소성체를 어닐한 실시예 4~13에 있어서는, 다른 실시예에 비해, IR이 큰 것(8.0×108Ω 이상)이 확인되었다.
또, 비교예 4에 있어서는, 실시예 1~13에 비해, 정전 용량이 작고, tanδ가 큰 것이 확인되었다.
실시예 1~13에 대해서, 유지 온도가 동일한 실시예끼리(실시예 1과 2, 실시예 4와 5, 실시예 6과 7, 실시예 8과 9, 실시예 11~13)를 각각 비교하면, 산소 분압이 낮은 실시예의 쪽이 IR이 큰 것이 확인되었다. 이것은, 산소 분압을 낮게 함으로써 Re의 산화, 유전체층으로의 확산이 억제되기 때문이라고 생각된다.
실시예 14~26, 비교예 5~8
실시예 14~26, 비교예 5~8에 있어서는, 도전재에 포함시키는 합금분말에 있어서의 Re의 함유율을, 합금분말 전체에 대해서, 5.0㏖％ 정도로 했다. 또, 실시예 14~26, 비교예 5~8에 있어서는, 유지 온도 및 산소 분압이 표 2에 나타낸 값이 되는 분위기하에서, 소성체를 어닐했다. 그 이외는, 실시예 1과 같은 조건으로, 적층 세라믹 콘덴서를 작성했다. 또, 각 콘덴서에 대해서, 실시예 1과 같은 평가를 행했다. 결과를 표 2에 나타낸다.
Figure 112008009584536-PAT00002
실시예 27~39, 비교예 9~12
실시예 27~39, 비교예 9~12에 있어서는, 합금분말에 있어서의 Re의 함유율을, 합금분말 전체에 대해서, 1.0㏖％ 정도로 했다. 또, 실시예 27~39, 비교예 9~12에 있어서는, 유지 온도 및 산소 분압이 표 3에 나타낸 값이 되는 분위기하에서, 소성체를 어닐했다. 그 이외는, 실시예 1과 같은 조건으로, 적층 세라믹 콘덴서를 작성했다. 또, 각 콘덴서에 대해서, 실시예 1과 같은 평가를 행했다. 결과를 표 3에 나타낸다.
Figure 112008009584536-PAT00003
평가 2
표 2에 나타낸 바와 같이, 실시예 14~26, 비교예 5~8에 있어서는, 내부 전극층에 포함되는 Re의 함유율은, 내부 전극층에 포함되는 전체 금속 성분(Ni-Re합금)에 대해서, 5.0㏖％였다.
표 3에 나타내는 바와 같이, 실시예 27~39, 비교예 9~12에 있어서는, 내부 전극층에 포함되는 Re의 함유율이, 내부 전극층에 포함되는 전체 금속 성분(Ni-Re 합금)에 대해서, 1.0㏖％였다.
내부 전극층에 포함되는 Re의 함유율이 다름에도 불구하고, 표 2, 표 3의 어느 것에 있어서도, 표 1의 경우와 같은 결과가 확인되었다.
즉, 산소 분압이 10-3~1㎩, 유지 온도가 700℃ 이상 1100℃ 미만인 분위기하에서 소성체를 어닐한 실시예 14~39는, 유전체층에 Re가 실질적으로 포함되지 않았다.
또, 유전체층에 Re가 실질적으로 포함되지 않는 실시예 14~39에서는, 유전체층에 포함되는 Re의 함유율이 0.5㏖％를 넘은 비교예 5~12에 비해, IR이 큰 것(7.0×108Ω 이상)이 확인되었다.
도 6에, 비교예 1~12의 결과를 나타낸다. 도 6에 나타낸 그래프에 있어서, 가로축은, 각 비교예(콘덴서)의 유전체층에 포함되는 Re의 함유율을 나타내고, 세로축은, 거기에 대응하는 콘덴서의 IR을 나타낸다. 또, 그래프 중의 세모, 네모, 및 동그라미는, 각각, 내부 전극층에 포함되는 Re의 함유율이, 1.0㏖％, 5.0㏖％, 및 20㏖％인 비교예를 의미한다. 또, 표 1~3에 나타낸 전체 실시예는, 유전체층에 포함되는 Re의 함유율이 검출 한계 이하(0.5㏖％ 이하)이며, 또한, IR이 7.0×108Ω 이상이었기 때문에, 도 6에는 나타나지 않았다.
도 6에 나타내는 바와 같이, 내부 전극층에 포함되는 Re의 함유율에 상관없이, 유전체층에 포함되는 Re의 함유율이 0.5㏖％를 넘으면, IR이 급격하게 저하하는 것이 확인되었다. 또, 유전체층에 포함되는 Re의 함유율이 클수록, IR이 저하하는 것이 확인되었다.
실시예 40~42
내부 전극층에 포함되는 Re의 함유율, 어닐 분위기의 유지 온도 및 산소 분압을 표 4에 나타낸 값으로 한 것 이외는, 실시예 1과 같은 방법으로, 실시예 40~42의 적층 세라믹 콘덴서를 제작했다. 또, 이들 샘플에 대해서, 실시예 1과 같은 평가에 더하여 전극 피복률 및 파괴 전압에 대한 평가도 행했다. 결과를 표 4에 나타낸다.
전극 피복률의 측정
전극 피복률은, 적층 세라믹 콘덴서의 샘플을 전극 표면이 노출하도록 절단하고, 그 전극면을 SEM 관찰하고, 화상 처리함으로써 측정했다. 전극 피복률은 바람직하게는 80％ 이상, 더 바람직하게는 90％ 이상으로 했다.
파괴 전압의 측정
승압 스피드 1V/s, 검출 전류 2㎃시의 전압치를 파괴 전압으로 했다. 동로트에 대해서는 30개 측정을 행하고, 그 평균치를 구했다. 파괴 전압은 바람직하게는 90V 이상, 더 바람직하게는 100V 이상으로 했다.
Figure 112008009584536-PAT00004
실시예 43~45
내부 전극층에 포함되는 Re 대신에 Ru를 이용하고, 어닐 분위기의 유지 온도 및 산소 분압을 표 4에 나타낸 값으로 한 것 이외는, 실시예 1과 같은 방법으로, 실시예 43~45의 적층 세라믹 콘덴서를 제작했다. 또, 이들 샘플에 대해서, 실시예 1과 같은 평가에 더하여 전극 피복률 및 파괴 전압에 대한 평가도 행했다. 결과를 표 4에 나타낸다.
실시예 46
내부 전극층에 포함되는 Re 대신에 Os를 이용하고, 어닐 분위기의 유지 온도 및 산소 분압을 표 4에 나타낸 값으로 한 것 이외는, 실시예 1과 같은 방법으로, 실시예 46의 적층 세라믹 콘덴서를 제작했다. 또, 실시예 46의 샘플에 대해서, 실시예 1과 같은 평가에 더하여 전극 피복률 및 파괴 전압에 대한 평가도 행했다. 결과를 표 4에 나타낸다.
실시예 47
내부 전극층에 포함되는 Re 대신에 Ir을 이용하고, 어닐 분위기의 유지 온도 및 산소 분압을 표 4에 나타낸 값으로 한 것 이외는, 실시예 1과 같은 방법으로, 실시예 47의 적층 세라믹 콘덴서를 제작했다. 또, 실시예 47의 샘플에 대해서, 실시예 1과 같은 평가에 더하여 전극 피복률 및 파괴 전압에 대한 평가도 행했다. 결과를 표 4에 나타낸다.
평가 3
실시예 43~47의 결과로부터, 실시예 1~39, 40~42의 경우와 같은 것이 확인되었다. 즉, 산소 분압이 10-3~1㎩이며, 유지 온도가 600℃ 초과 1100℃ 미만인 분위기하에서, 소성체를 어닐함으로써, 유전체층에 Ru, Os, 및 Ir이 실질적으로 포함되지 않는 것이 확인되었다. 그 결과, 콘덴서의 IR의 열화가 방지되는 것이 확인되었다.
평가 4
내부 전극층에 Re, Ir이 포함되는 실시예 40~42, 47에 있어서는, 내부 전극층에 Ru, Os 중 하나가 포함되는 실시예 43~46에 비해, IR은 동일한 정도이지만, 전극 피복률, 파괴 전압 및 정전 용량이 큰 것이 확인되었다. 즉, Ru, Os에 비해 Re, Ir은 전극의 구형상화를 억제하는 작용이 크기 때문에, 전극 피복률이 높아져 정전 용량도 많아진다. 또, 파괴 전압에 대해서는 전극의 구형상화가 억제되기 때문에 유전체 두께의 불균형도 억제되고, 결과적으로 파괴 전압도 높아지는 것이라고 생각된다.
또, Re가 포함되는 실시예 40~42는 Ir이 포함되는 실시예 47에 비해, 전극 피복률, 파괴 전압 및 정전 용량이 큰 것도 확인되었다.
이하, 본 발명을, 도면에 나타낸 실시 형태에 기초하여 설명한다.
도 1은, 본 발명의 일실시 형태에 관한 적층 세라믹 콘덴서의 개략 단면도.
도 2A, 도 2B, 도 2C는, 본 발명의 일실시 형태에 관한 적층 세라믹 콘덴서의 제조 공정에 있어서의, 내부 전극층용 막의 전사 방법을 나타낸 요부 단면도.
도 3A, 도 3B, 도 3C는, 본 발명의 일실시 형태에 관한 적층 세라믹 콘덴서의 제조 공정에 있어서의, 내부 전극층용 막의 전사 방법을 나타낸 요부 단면도.
도 4A는, 본 발명의 실시예에 관한 적층 세라믹 콘덴서가 갖는 유전체층의 TEM-EDS 스펙트럼, 도 4B는, 도 4A에 나타낸 TEM-EDS 스펙트럼의 부분 확대도.
도 5A는, 본 발명의 비교예에 관한 적층 세라믹 콘덴서가 갖는 유전체층의 TEM-EDS 스펙트럼, 도 5B는, 도 5A에 나타낸 TEM-EDS 스펙트럼의 부분 확대도.
도 6은, 유전체층에 포함되는 Re의 함유율(유전체층 내에 포함되는 주성분(티탄산바륨의 경우는 Ba)을 100㏖％로 한다)과, 적층 세라믹 콘덴서의 IR와의 관계를 나타낸 도면.

Claims (12)

  1. 내부 전극층 및 세라믹층을 포함하는 소자 본체를 갖는 전자 부품으로서,
    상기 내부 전극층이, Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소와,
    Ni를 포함하고,
    상기 세라믹층이, Re, Ru, Os, 및 Ir을 실질적으로 포함하지 않는 것을 특징으로 하는 전자 부품.
  2. 청구항 1에 있어서,
    상기 내부 전극층에 포함되는 Ni의 함유율이, 상기 내부 전극층에 포함되는 전체 금속 성분에 대해서, 80㏖％ 이상 100㏖％ 미만이고,
    상기 내부 전극층에 포함되는 Re, Ru, Os, 및 Ir의 함유율의 합계가, 상기 내부 전극층에 포함되는 전체 금속 성분에 대해서, 0㏖％ 초과 20㏖％ 이하인 것을 특징으로 하는 전자 부품.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 내부 전극층에 있어서, Re, Ru, Os, 및 Ir 중 적어도 어느 하나의 원소와 Ni가, 합금을 형성하고 있는 것을 특징으로 하는 전자 부품.
  4. 청구항 1에 기재된 전자 부품을 제조하는 방법으로서,
    내부 전극층용 막을 갖는 그린 칩을 형성하는 공정과,
    상기 그린 칩을 소성하여 소성체를 형성하는 공정과,
    산소 분압이 6.1×10-4㎩ 초과 1.3㎩ 미만이며, 온도가 600℃ 초과 1100℃ 미만인 분위기하에서, 상기 소성체를 어닐하여 상기 소자 본체를 형성하는 공정을 갖는 것을 특징으로 하는 전자 부품의 제조 방법.
  5. 청구항 4에 있어서,
    산소 분압이 6.1×10-4㎩ 초과 1.3㎩ 미만이며, 온도가 900℃ 이상 1100℃ 미만인 분위기하에서, 상기 소성체를 어닐하여 상기 소자 본체를 형성하는 것을 특징으로 하는 전자 부품의 제조 방법.
  6. 청구항 4에 있어서,
    산소 분압이 10-10~10-2㎩이며, 온도가 1000~1300℃인 분위기하에서, 상기 그린 칩을 소성하여 상기 소성체를 형성하는 것을 특징으로 하는 전자 부품의 제조 방법.
  7. 청구항 4에 있어서,
    상기 내부 전극층용 막을, 박막법에 의해 형성하는 것을 특징으로 하는 전자 부품의 제조 방법.
  8. 청구항 7에 있어서,
    상기 내부 전극층용 막이, 10~100㎚의 결정자 사이즈를 갖는 것을 특징으로 하는 전자 부품의 제조 방법.
  9. 청구항 7에 있어서,
    상기 내부 전극층용 막을, 스퍼터링법 또는 증착법에 의해 형성하는 것을 특징으로 하는 전자 부품의 제조 방법.
  10. 청구항 4에 있어서,
    상기 내부 전극층용 막을, 평균 입경 0.01~1㎛의 합금분말을 포함하는 도전성 페이스트를 이용한 인쇄법에 의해 형성하는 것을 특징으로 하는 전자 부품의 제조 방법.
  11. 청구항 10에 있어서,
    상기 합금분말이, 10~100㎚의 결정자 사이즈를 갖는 것을 특징으로 하는 전자 부품의 제조 방법.
  12. 청구항 10에 있어서,
    박막법에 의해 합금막을 형성하고, 상기 합금막을 분쇄함으로써 상기 합금분 말을 형성하는 것을 특징으로 하는 전자 부품의 제조 방법.
KR1020080011884A 2007-02-05 2008-02-05 전자 부품 및 그 제조 방법 KR20080073259A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007025970 2007-02-05
JPJP-P-2007-00025970 2007-02-05
JPJP-P-2007-00326152 2007-12-18
JP2007326152A JP2008218974A (ja) 2007-02-05 2007-12-18 電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
KR20080073259A true KR20080073259A (ko) 2008-08-08

Family

ID=39838601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011884A KR20080073259A (ko) 2007-02-05 2008-02-05 전자 부품 및 그 제조 방법

Country Status (4)

Country Link
JP (1) JP2008218974A (ko)
KR (1) KR20080073259A (ko)
CN (1) CN101241799B (ko)
TW (1) TW200839813A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
JP2011218268A (ja) * 2010-04-07 2011-11-04 Murata Mfg Co Ltd 塗膜形成方法および電子部品
JP6946907B2 (ja) * 2017-09-28 2021-10-13 Tdk株式会社 積層電子部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4548392B2 (ja) * 2003-02-05 2010-09-22 Ｔｄｋ株式会社 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法
KR100826388B1 (ko) * 2003-02-05 2008-05-02 티디케이가부시기가이샤 전자 부품 및 그 제조 방법
JP4163637B2 (ja) * 2003-03-31 2008-10-08 Ｔｄｋ株式会社 電子部品、積層セラミックコンデンサおよびその製造方法
JPWO2005117041A1 (ja) * 2004-05-31 2008-04-03 Tdk株式会社 電子部品、積層セラミックコンデンサおよびその製造方法
JP2006310646A (ja) * 2005-04-28 2006-11-09 Tdk Corp 積層セラミック電子部品の製造方法
KR101274331B1 (ko) * 2005-06-24 2013-06-13 티디케이가부시기가이샤 전자 부품 및 그 제조 방법

Also Published As

Publication number Publication date
TW200839813A (en) 2008-10-01
CN101241799B (zh) 2012-06-13
CN101241799A (zh) 2008-08-13
JP2008218974A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
JP4449984B2 (ja) 導電性粒子の製造方法、導電性ペーストおよび電子部品の製造方法
US7518848B2 (en) Electronic device and the production method
KR100822110B1 (ko) 적층 세라믹 전자 부품의 제조 방법
US11289272B2 (en) Multilayer ceramic electronic component
JP2010153485A (ja) 電子部品
JP5293951B2 (ja) 電子部品
KR100814206B1 (ko) 공재 입자, 그 제조 방법, 전극 페이스트, 전자 부품의제조 방법
JP2008053488A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP4182009B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2007234588A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
CN107848893B (zh) 与镍电极一起使用的cog介电组合物
KR20080073259A (ko) 전자 부품 및 그 제조 방법
JP4867948B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
US20080212258A1 (en) Electronic device and manufacturing method thereof
JP4548392B2 (ja) 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法
JP2007153721A (ja) セラミック粉末、セラミック電子部品およびその製造方法
JP2004221304A (ja) 内部電極を持つ電子部品の製造方法
JP2007242599A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2008186933A (ja) 積層型電子部品の製造方法
JP3545287B2 (ja) セラミック電子部品の製造方法および脱バインダ方法
JP2004319969A (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP2004134808A (ja) セラミック電子部品の製造方法および脱バインダ方法
JP2007153720A (ja) セラミック粉末、セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination