CN101241799B - 电子部件及其制造方法 - Google Patents

电子部件及其制造方法 Download PDF

Info

Publication number
CN101241799B
CN101241799B CN2008100881210A CN200810088121A CN101241799B CN 101241799 B CN101241799 B CN 101241799B CN 2008100881210 A CN2008100881210 A CN 2008100881210A CN 200810088121 A CN200810088121 A CN 200810088121A CN 101241799 B CN101241799 B CN 101241799B
Authority
CN
China
Prior art keywords
electrode layer
interior electrode
mentioned
layer
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100881210A
Other languages
English (en)
Other versions
CN101241799A (zh
Inventor
福井隆史
铃木和孝
中野幸惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101241799A publication Critical patent/CN101241799A/zh
Application granted granted Critical
Publication of CN101241799B publication Critical patent/CN101241799B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明的电子部件是具有包含内部电极层(12)及陶瓷层(10)的元件本体(4)的电子部件。内部电极层(12)包含Re、Ru、Os及Ir的至少任意一种元素和Ni。陶瓷层(10)基本上不包含Re、Ru、Os及Ir。

Description

电子部件及其制造方法
技术领域
本发明涉及例如叠层陶瓷电容器等电子部件及其制造方法。 
背景技术
作为电子部件的一个例子的叠层陶瓷电容器由具有交替配置多个陶瓷层(电介质层)和内部电极层的叠层结构的元件本体、和形成在该元件本体的两端部的一对的外部端子电极构成。 
在此叠层陶瓷电容器的制造中，首先仅交替层叠多个所需要个数的烧成前电介质层和烧成前内部电极层来形成叠层体。接着，以规定的尺寸切断此叠层体，形成生芯片。接着，对生芯片实施脱粘合剂处理、烧成处理及退火处理，获得电容器元件本体。通过在此元件本体的两端部形成一对外部端子电极，就得到叠层陶瓷电容器。 
如此，在制造叠层陶瓷电容器时，将烧成前电介质层和烧成前内部电极层作为生芯片同时进行烧结。由此，就要求在烧成前内部电极层所包含的导电材料中具有比烧成前电介质层所包含的电介质粉末的烧结温度高的熔点，或不与电介质粉末反应等。 
作为具有高熔点的导电材料，可列举Pt和Pd等贵金属。但是，由于贵金属价格高，使用贵金属的叠层陶瓷电容成本变高是个问题。因此过去作为导电材料多使用比贵金属廉价的Ni等贱金属。 
但是，使用Ni作为导电材料时，Ni的熔点(内部电极层的烧结温度)比电介质粉末的烧结温度低就成为了问题。在高温(接近电介质粉末的烧结温度的温度)下同时烧成前电介质层和烧成前内部电极层时，就会担心产生内部电极层的断裂或剥离。另一方面，在低温(接近内部电极层的烧结温度的温度)下同时烧结烧成前电介质层和烧成前内部电极层时，就会担心电介质粉末的烧结不充分。 
此外，为了电容器的小型化、大容量化，当烧成前内部电极层的厚度过薄时，在还原气氛下烧结时，导电材料中包含的Ni粒子发生粒子生长、球状化是 问题。一旦Ni粒子球状化，在烧成前相互联结的Ni粒子间就产生间隔。即，在烧结后的内部电极层中任意的位置形成空孔，造成烧结后内部电极层不连续，在烧结后的内部电极层不连续(断续)的情况下，叠层陶瓷电容器的静电容量就会降低。 
作为伴随Ni的使用针对上述问题的对策，如专利文献1所示，可列举由包含Ni和选自Ru、Rh、Re及Pt中的至少1种元素的合金层构成内部电极层的一部分的方法。在此方法中，能够防止烧结后的内部电极层的断裂或剥离，及电介质粉末的烧结不良。此外，能够抑制Ni类合金粒子的球状化。其结果，能够连续地形成内部电极，能够抑制电容器的静电容量的降低。 
但是，在专利文献1所示的方法中，由Ni类合金形成内部电极层的一部分的结果是担心电容器的IR(绝缘电阻)降低是问题。寻求针对此IR降低的有效对策。 
发明内容
本发明的目的在于，提供能够防止IR劣化、并且能够防止内部电极层的断裂和剥离、及静电容量降低的叠层陶瓷电容器等电子部件及其制造方法。 
根据本发明者的锐意研究的结果，发现由于内部电极层中包含的Re等金属原子被氧化、向陶瓷层(电介质层)扩散而引起电容器的IR的降低。因此，本发明者为了实现上述目的，发明以下这样的电子部件及其制造方法。 
本发明的电子部件，具有包含内部电极层及陶瓷层的元件本体，其特征在于， 
上述内部电极层包含Re、Ru、Os及Ir的至少任意一种元素和Ni， 
上述陶瓷层基本上不包含Re、Ru、Os及Ir。 
再有，在本申请发明中，优选陶瓷层是电介质层。 
在电子部件的制造工序中，退火烧成体时，内部电极层中所包含的Re、Ru、Os及Ir的至少任意一种元素被氧化，并向与内部电极层邻接的陶瓷层中扩散。其结果，在完成后的电子部件中，存在在陶瓷层也包含Re、Ru、Os及Ir的至少任意一种元素的可能性。因此，在本申请发明中，通过使陶瓷层中基本上不含有Re、Ru、Os及Ir，就能够防止IR的劣化。 
此外，由于内部电极层作为导电材料不仅含有Ni还含有比Ni熔点高的Re、Ru、Os及Ir的至少任意一种元素，所以使导电材料的烧结温度上升，接近电介 质粉末的烧结温度。其结果，能够防止烧结后的内部电极层的断裂和剥离，并且能够防止电介质粉末的烧结不良。因此，提高电容器的静电容量及IR。 
再有，在Re、Ru、Os及Ir中，内部电极层优选包含Re。此外，优选陶瓷层中包含的Re、Ru、Os及Ir的含有率的总量越小越好，最优选此值为0。 
优选上述内部电极层中包含的Ni的含有率，相对于上述内部电极层中包含的所有金属成分为80mol％以上、小于100mol％，更优选为87mol％以上、小于100mol％。 
优选上述内部电极层中包含的Re、Ru、Os及Ir的含有率的总量，相对于上述内部电极层中包含的所有金属成分为超过0mol％、20mol％以下，更优选为0.1mol％以上、13mol％以下。 
优选，在上述内部电极层中，Re、Ru、Os及Ir的至少任意一种元素和Ni形成合金。更优选，在内部电极层中，Re和Ni形成合金。 
本申请发明的电子部件的制造方法，其特征在于，包括： 
形成具有内部电极层用膜的生芯片的工序， 
烧成上述生芯片形成烧成体的工序， 
在氧分压优选为超过0.00061Pa、小于1.3Pa、更优选为10-3～1Pa、进一步优选为0.0015～0.57Pa，温度优选为超过600℃、小于1100℃、更优选为700℃以上、小于1100℃，进一步优选为900℃以上、小于1100℃的退火气氛下，退火上述烧成体形成上述元件本体的工序。 
再有，在本申请发明中，所谓内部电极层用膜是指在完成后的的电子部件中成为内部电极层的部位。 
通过在上述退火气氛下退火烧成体，就能够抑制内部电极层中包含的Re、Ru、Os及Ir向电介质层中扩散。其结果，在完成后的电子部件中，能使陶瓷层中基本上不包含Re、Ru、Os及Ir。 
此外，通过在上述气氛下退火烧成体，再氧化电介质层，阻止半导体化。因此能够防止IR的劣化。 
并且，在上述气氛中，通过降低氧分压，就能够抑制端子附近的电极氧化。 
优选在氧分压为10-10～10-2Pa、温度为1000～1300℃的气氛下烧成上述生芯片形成上述烧成体。 
通过在上述气氛下烧成(包含)内部电极层用膜(的生芯片)，就能够一面 使导电材料(Ni类合金)的烧结开始温度上升，一面抑制导电材料(Ni类合金)的粒生长及球状化。其结果，能够连续地、不断续的形成内部电极层，能够抑制电容器的静电容量的降低。 
优选，利用薄膜法形成上述内部电极层用膜。作为薄膜法优选使用溅射法或蒸镀法。 
优选，上述内部电极层用膜具有10～100nm的微晶尺寸。 
优选，通过使用包含平均粒径0.01～1μm的合金粉的导电性糊料的印刷法形成上述内部电极层用膜。 
优选，利用薄膜法(优选溅射法或蒸镀法)形成合金膜，通过粉碎该合金膜来形成上述合金粉。 
优选，上述合金粉具有10～100nm的微晶尺寸。 
附图说明
下面根据图示的实施方式说明发明。 
图1是本发明的一实施方式的叠层陶瓷电容器的概括剖面图。 
图2A、图2B、图2C及图3A、图3B、图3C是表示本发明一实施方式的叠层陶瓷电容器的制造工序中，内部电极层用膜的转印方法的主要部分的剖面图。 
图4A是本发明的实施例的叠层陶瓷电容器所具有的电介质层的TEM-EDS光谱。 
图4B是图4A所示的TEM-EDS光谱的部分放大图。 
图5A是本发明的比较例的叠层陶瓷电容器所具有的电介质层的TEM-EDS光谱。 
图5B是图5A所示的TEM-EDS光谱的部分放大图。 
图6是表示电介质层中所包含的Re的含有率(电介质层中所包含的主成分(钛酸钡时Ba)为100mol％)和叠层陶瓷电容器的IR的关系的图。 
具体实施方式
叠层陶瓷电容器的整体结构
首先，作为本发明的电子部件的一实施方式，说明叠层陶瓷电容器的整体结构。 
如图1所示，本实施方式的叠层陶瓷电容器2具有元件本体4(以下记为 电容器元件本体4)、第1端子电极6和第2端子电极8。电容器元件本体4具有陶瓷层10(以下记为电介质层10)和内部电极层12，在电介质层10之间交替层叠这些内部电极层12。交替层叠的一方的内部电极层12电连接到在电容器元件本体4的第1端部4a的外侧形成的第1端子电极6的内侧。此外，交替层叠的另一方的内部电极层12电连接到在电容器元件本体4的第2端部4b的外侧形成的第2端子电极8的内侧。 
内部电极层12包含Re、Ru、Os及Ir的至少任意一种元素和Ni。优选内部电极12包含Re和Ni。 
内部电极层12中包含的Ni的含有率，相对于内部电极层12中包含的所有金属成分优选为80mol％以上、小于100mol％，更优选为87mol％以上、小于100mol％。此外，内部电极层12中包含的Re、Ru、Os及Ir的含有率的总量，相对于内部电极层12中包含的所有金属成分优选为超过0mol％、20mol％以下，更优选为0.1mol％以上、13mol％以下。Ni的含有率过多时，存在本发明的作用效果变小的倾向，过少时，存在介电损耗tanδ增大等不适合变多的倾向。此外，Re、Ru、Os及Ir的含有率的总量过大时，存在发生金属膜的电阻率上升等不适合的倾向。再有，也可以相对于所有金属成分，包含P等各种微量成分约0.1mol％左右以下。 
优选，在内部电极层12中，Re、Ru、Os及Ir的至少任意一种元素和Ni形成合金。作为合金的成分(金属的组合)没有特别地限定，可列举Ni-Re、Ni-Ru、Ni-Os、Ni-Ir等。优选，在内部电极层12中，Re和Ni形成合金。再有，作为导电材料也可以使用由包含Ni的3种以上的上述金属种构成的合金。此外，构成内部电极层12的导电材料粒子不一定必须是合金。例如，也可以是由上述金属单独构成的粒子，或由上述金属单独构成的多个金属层构成的粒子。 
不特别限定内部电极层12的厚度，优选为0.1～1μm。 
作为电介质层10(陶瓷层)的主成分，没有特别限定，例如可列举钛酸钙、钛酸锶及/或钛酸钡等电介质材料。不特别限定各电介质层10的厚度，通常是几μm～几百μm。特别地，在本实施方式中，优选薄层化为5μm以下，更优选为3μm以下。 
电介质层10基本上不含有Re、Ru、Os及Ir。更具体地，电介质层10中所包含的Re、Ru、Os及Ir的含有率的总量，相对于电介质层10中所包含的主 成分元素(钛酸钡的时候Ba)是0.5mol％以下。电介质层10中所包含的Re、Ru、Os及Ir的含有率的总量优选越小越好，最优选此值为0。 
不特别限定端子电极6及8的材质，通常可使用铜或铜合金、镍或镍合金等。或者可使用银或银和钯的合金等。端子电极6及8的厚度，没有特别限定，通常是10～50μm左右。 
可以按照目的和用途适当决定叠层陶瓷电容器2的形状和尺寸。叠层陶瓷电容器2是长方体形状的情况下，其尺寸通常为纵(0.6～5.6mm、优选0.6～3.2mm)×横(0.3～5.0mm、优选0.3～1.6mm)×厚(0.1～1.9mm、优选0.3～1.6mm)左右。 
叠层陶瓷电容器2的制造方法
接着，说明叠层陶瓷电容器2的制造方法的一个例子。 
(内部电极层用膜的形成) 
首先，说明内部电极层用膜的形成。此内部电极层用膜在完成后的叠层陶瓷电容器2(图1)中，有待构成内部电极层12。 
首先，如图2A所示，制备作为第1支持薄片的载片20，在其上形成剥离层22。接着，在剥离层22的表面按规定图形形成内部电极层用膜12a。 
形成的内部电极层用膜12a的厚度优选为0.1～1μm，更优选为0.1～0.5μm左右。内部电极层用膜12a既可以由单一的层构成，或者也可以由2以上的组分不同的多个层构成。 
作为内部电极层用膜12a的形成方法，没有特别限定，优选可列举薄膜法或印刷法。 
(薄膜法) 
作为薄膜法，没有特别限定，可列举镀敷法、溅射法、蒸镀法等。优选使用溅射法或蒸镀法。 
溅射法中使用的靶材料包含Re、Ru、Os及Ir的至少任意一种元素和Ni。优选作为靶材料使用上述Ni-Re、Ni-Ru、Ni-Os以及Ni-Ir的至少任意一种Ni类合金。再有，靶材料不一定必须是合金。 
作为溅射的条件，没有特别限定，到达真空度优选10-2Pa以下，更优选10-3Pa以下。Ar气体导入压力优选0.1～2Pa，更优选0.3～0.8Pa。输出优选50～400W、更优选100～300W。溅射温度优选20～150℃，更优选20～120℃。 
通过溅射法形成的内部电极层用膜12a的组成为与靶材料相同的组成。 
作为蒸镀法中使用的原料，没有特别限定，使用金属(Re、Ru、Os、Ir的至少任意一个，和Ni)的卤化物或金属的醇盐等。通过使它们气化，例如用H2 气体等还原，来形成上述内部电极层用膜12a。 
再有，通过薄膜法(溅射法或蒸镀法)形成的内部电极层用膜12a包含微晶尺寸优选10～100nm、更优选30～80nm的金属粒子(合金)。微晶尺寸过小时，产生球状化、断续等不适合，过大时产生膜厚不均匀等不适合。 
(印刷法) 
作为印刷法，并不特别限定，例如可举出丝网印刷法、凹版印刷法等。在通过印刷法形成内部电极用膜12a的情况下，进行以下工序。 
首先，在载片上(图中省略)形成与图2A所示的剥离层22不同的其它剥离层(未图示)。 
其次，在该剥离层上，通过上述薄膜法(溅射法或薄膜法)形成Ni合金膜。接着，由载片剥离形成的Ni合金膜，通过球磨等粉碎、分级，得到平均粒径0.01～1微米的合金粉。优选具有10～100nm微晶尺寸。微晶尺寸过小，产生球状化、断续等不适合情况，过大，产生膜厚不均匀等不适合情况。 
接着，将此合金粉与有机媒介物一起混炼，使其糊料化，得到用于形成内部电极层的导电性糊料。有机媒介物可使用与后述的电介质糊料中情形相同的材质。利用印刷法将得到的导电性糊料在图2A所示的剥离层22的表面形成为规定的图形状。其结果能够得到内部电极层用膜12a。 
(生片的形成) 
接着，说明生片的形成。生片在完成后的叠层陶瓷电容器2(图1)中，构成电介质层10。 
首先，制备作为生片的材料的电介质糊料。电介质糊料通常由混炼电介质原料和有机媒介物得到的有机溶剂类糊料或水类糊料构成。 
作为电介质原料，可以从复合氧化物或成为氧化物的各种化合物例如碳酸盐、硝酸盐、氢氧化物、有机金属化合物等中适当选择出，将它们混合而使用。电介质原料通常可使用平均粒径为0.1～3.0μm左右的粉末。再有为了形成非常薄的生片，优选使用粒径比生片的厚度还要小的粉末。 
有机媒介物是将粘合剂溶解在有机溶剂中得到的物质。作为有机媒介物中 所使用的粘合剂，没有特别限定，可使用乙基纤维素、聚乙烯醇缩丁醛、丙烯酸树脂等常规的各种粘合剂，优选使用聚乙烯醇缩丁醛等缩丁醛类树脂。 
此外，有机媒介物中所使用的有机溶剂也没有特别限定，可使用松油醇、丁基卡必醇、丙酮、甲苯等有机溶剂。此外，水类糊料中的媒介物是使水溶性的粘合剂溶解在水中得到的物质。作为水溶性粘合剂没有特别限定，可使用聚乙烯醇、甲基纤维素、羟基乙基纤维素、水溶性丙烯酸树脂、乳胶等。电介质糊料中的各成分的含有量没有特别限定，常规含量，例如粘合剂为1～5质量％左右，溶剂(或水)为10～50质量％左右也可以。 
在电介质糊料中，根据需要可以含有从各种分散剂、增塑剂、电介质、玻璃料、绝缘体等中选择出的添加物。它们的总含有量优选为10质量％以下。作为粘合剂树脂，在使用缩丁醛类树脂的情况下，增塑剂相对于粘合剂树脂100质量份，优选为25～100质量份的含有量。增塑剂过少时，存在生片变脆的倾向，过多时，增塑剂渗出，且难于操作。 
接着，如图3A所示，利用刮板法等，将上述电介质糊料涂敷在载片30(第2支持薄片)上，形成生片10a。生片10a的厚度优选为0.5～30μm、更优选为0.5～10μm左右。形成后使生片10a干燥。生片10a的干燥温度优选是50～100℃，干燥时间优选为1～5分钟。 
(层叠工序) 
接着，说明层叠由上述方法形成的内部电极层用膜12a、及生片10a的工序。 
如图2A所示，首先，在载片26(第3支持薄片)的表面上形成粘接层28，制备粘接层转印用薄片。用与上述载片20、30相同的薄片构成载片26。 
接着，如图2B所示，将在载片26上形成的粘接层28按压在内部电极层用膜12a的表面上，进行加热加压。此后，剥离载片26，由此如图2C、3A所示，将粘接层28转印在内部电极层用膜12a的表面上。 
转印时的加热温度优选40～100℃，此外，加压力优选为0.1～15MPa。虽然加压既可以是通过压力机的加压，也可以是通过压延机轧辊的加压，但优选用一对轧辊进行加压。 
接着，如图3B所示，隔着粘接层28将在载片20上形成的内部电极层用膜12a按压在生片10a的表面，进行加热加压。此后，剥离载片30，由此如图3C所示，将内部电极层用膜12a转印在生片10a的表面上。再有，转印的方法 与转印粘接层28时相同。 
利用上述的方法，制作出多个图3C所示的具有一对生片10a及内部电极层用膜12a的叠层体单元。彼此层叠此叠层体单元，形成交替层叠多个内部电极层用膜12a和生片10a的叠层体。再有，进行此层叠时，从各叠层体单元上剥离载片20。 
接着，在此叠层体的层叠方向的两端面层叠外层用生片后，对叠层体进行最终的加热、加压。最终加压时的压力优选为10～200MPa。此外，加热温度优选为40～100℃ 
接着，按规定尺寸切断叠层体，形成生芯片。 
(脱粘接剂、烧成、退火) 
接着对生芯片进行脱粘合剂处理。 
如本发明所示，作为用于形成内部电极层的导电材料，在使用作为贱金属的Ni的时候，优选在空气气氛或N2气氛中进行脱粘合剂处理。此外，作为除此之外的脱粘合剂条件，优选将升温速度设定为5～300℃/小时，更优选10～50℃/小时。保持温度优选为200～400℃，更优选为250～350℃。温度保持时间优选为0.5～20小时，更优选为1～10小时。 
接着，在脱粘合剂处理后烧成生芯片，形成烧成体。 
在本实施方式中，在氧分压优选为10-10～10-2Pa、更优选为10-10～10-5Pa气氛下烧成生芯片。此外，优选在1000～1300℃、更优选在1150～1250℃的温度气氛下烧成生芯片。 
烧成时的氧分压过低时，内部电极层用膜的导电材料(合金)引起异常烧结就会断续。相反烧成时的氧分压过高时，存在内部电极层氧化的倾向。此外，烧成温度过低时，生芯片不致密化。相反，烧成温度过高时，内部电极断续，由于导电材料的扩散，容量温度特性恶化，电介质会被还原。 
在本实施方式中，通过在上述气氛下烧成生芯片，就能够防止这些不适合。即，通过在上述气氛下进行烧成，一面使导电材料(Ni类合金)的烧结开始温度上升，一面能够抑制导电材料(Ni类合金)的粒生长及球状化。其结果，能够连续地、不断续的形成内部电极层，能够抑制电容器静电容量的降低。 
作为除此之外的烧成条件，优选将升温速度设定为50～500℃/小时，更优选200～300℃/小时。将温度保持时间优选为0.5～8小时，更优选为1～3小时。 冷却速度优选为50～500℃/小时，更优选为200～300℃/小时。此外，烧成气氛优选为还原性气氛。作为气氛气体，例如优选在湿(加湿)状态下使用N2和H2的混合气体。 
接着，在生芯片烧成后退火得到的烧成体，形成电容器元件本体4(图1)。退火是用于再氧化电介质层的处理。利用此退火处理，能够提高电容器的IR，此外能够延长IR加速寿命。 
在本实施方式中，优选在比烧成时的还原气氛更高的氧分压下进行烧成体的退火。具体地，在氧分压优选为超过0.00061Pa、小于1.3Pa、更优选为10-3～1Pa，进一步优选为0.0015～0.57Pa的气氛下，退火烧成体。此外，将退火时的保持温度或最高温度优选为超过600℃、小于1100℃，更优选为700℃以上、小于1100℃，进一步优选为900℃以上、小于1100℃。 
在本实施方式中，通过在上述气氛下退火烧成体，就能够充分地再氧化电介质层的陶瓷，能够抑制内部电极层中包含的Re、Ru、Os及Ir被氧化，并向电介质层中扩散。其结果，在完成后的电容器中，能够使电介质层中含有的Re、Ru、Os及Ir的含有率的总量相对于电介质层中含有的主成分元素(如果是钛酸钡则为Ba)为0.5mol％以下。即，能够使得在电介质层中基本上不含有Re、Ru、Os及Ir。其结果，不发生电容器IR的劣化。 
退火时的氧分压过低时，电介质层的再氧化变得不充分，IR特性劣化。此外，由于退火不足，tanδ也增加。相反，氧分压过高时，存在内部电极层用膜氧化的倾向。此外，退火时的保持温度小于上述范围时，电介质材料的再氧化变得不充分，IR变低，tanδ也增加。相反，退火时的保持温度超过上述范围时，内部电极的Ni氧化，电容器的静电容量降低。而且，Re、Ru、Os及Ir被氧化，向电介质层中扩散，IR劣化、tanδ也会增加。在本实施方式中，通过在上述的气氛下退火烧成体，就能够防止这些不适合。 
作为除此之外的退火条件，将温度的保持时间优选为0.5～4小时，更优选为1～3小时。此外，将冷却速度优选为50～500℃/小时，更优选为100～300℃/小时。此外，作为退火的气氛气体，例如优选使用加湿的N2等气体。在加湿N2气体中，例如可以使用加湿器等。此情况下，优选水温为0～75℃左右。 
再有，上述的脱粘合剂处理、烧成、及退火既可以连续进行，也可以独立地进行。 
接着，利用例如滚筒研磨、喷砂器等对得到的电容器元件本体4(图1)实施端面研磨。接着，将端子电极用糊料烧付在各端面上，形成第1端子电极6及第2端子电极8。端子电极用糊料的烧成，例如在加湿的N2和H2的混合气体中进行。优选此时的混合气体的温度为600～800℃，加热时间为10分钟～1小时左右。然后，根据需要在端子电极6、8上进行镀敷等，形成衬垫层。再有，端子电极用糊料可以与上述电极糊料同样进行调制。 
如此这样制造出的叠层陶瓷电容器2通过软钎焊等被安装在印刷电路基板上等，在各种电子设备等中使用。 
在本实施方式中，退火烧成体时，能够防止内部电极层(内部电极层用膜)中所包含的Re、Ru、Os及Ir的至少任意一种元素向与内部电极层(内部电极层用膜)相邻的电介质层(生片)之中扩散。其结果，在完成后的叠层陶瓷电容器2(图1)中，在电介质层10中基本上不包含Re、Ru、Os及Ir。因此，能够防止叠层陶瓷电容器2的IR的劣化。换言之，由于相对于电介质层10中所包含的主成分元素(钛酸钡的时候为Ba)，将电介质层10中所包含的Re、Ru、Os及Ir的含有量的总量限制在0.5mol％以下，就能够防止叠层陶瓷电容器2的IR的劣化。 
此外，作为导电材料，内部电极层12由于不仅包含Ni，还包含比Ni熔点高的Re、Ru、Os及Ir的至少任意一种元素，所以导电材料的烧结温度上升，接近电介质粉末的烧结温度。其结果，能够防止烧结后的内部电极层12的断裂、剥离，并且能够防止电介质粉末的烧结不良。 
在本实施方式中，在氧分压优选超过0.00061Pa、小于1.3Pa，更优选为10-3～1Pa，进一步优选为0.0015～0.57Pa，温度优选为超过600℃、小于1100℃，更优选为700℃以上、小于1100℃，进一步优选为900℃以上、小于1100℃的退火气氛下，退火烧成体。其结果，能够抑制内部电极层12中所包含的Re、Ru、Os及Ir向电介质层10之中扩散。因此，能够使得在电介质层10中基本上不含有Re、Ru、Os及Ir。其结果，能够防止叠层陶瓷电容器2的IR的劣化。 
此外，通过在上述气氛下退火烧成体，再氧化电介质层10，能够阻止半导体化，使IR增加。 
在上文中，虽然说明了本发明的实施方式，但本发明并不限于这样的实施方式，毫无疑问，在不脱离本发明宗旨的范围内能够以各种状态实施。 
例如，也可以不是通过粉碎合金膜来形成内部电极层用的导电性糊料中包含的合金粉(导电材料)，而通过CVD法(化学蒸镀法)来直接形成。此情况下，也能够得到与上述实施方式相同的作用效果。通过利用CVD法制造合金粉，精密地控制合金粉的平均粒径成为可能，能够使合金粉的粒度分布窄。再有，通过运送气化原料的载气的流量、反应温度、反应的原料的量比等来控制合金粉的平均粒径和成分。 
此外，本发明不限于叠层陶瓷电容器，也能够适用于其它的电子部件。作为其它的电子部件，没有特别限定，例示出压电元件、芯片式电感器、芯片式变阻器、芯片式热敏电阻、芯片式电阻、其它的表面安装(SMD)芯片式电子部件。 
实施例
下面，根据实施例进一步详细地说明本发明，但本发明不限于这些实施例。 
实施例1
首先，利用CVD法制造内部电极层用导电材料(合金粉)。作为导电材料的原料，使用氯化Ni及氯化Re。在CVD装置的原料气化部设置投入了氯化Ni的坩埚和投入了氯化Re的坩埚，使氯化Ni及氯化Re气化。借助于作为载气的N2将此气化的氯化Ni及氯化Re微粒输送到CVD装置的反应部。载气的流量为3L/分钟。反应部被加热到1100℃，借助于以5L/分钟向反应部提供的作为还原气体的H2气体，产生氯化Ni及氯化Re的还原反应，生成Ni-Re合金粒子。生成的Ni-Re合金粒子与载气一起在冷却部被冷却，此后从反应容器中排出，由收集装置回收。 
得到的导电材料(Ni-Re合金粉)平均粒径为300nm，合金粉中的Re的含有率相对于合金粉整体约为20mol％。 
相对于此导电材料100重量份，加入20重量份的作为共材粒子的平均粒径50nm的BaTiO3粉末(BT-005/堺化学工业(株))，还加入有机媒介物(作为粘合剂树脂将乙基纤维素树脂4.5重量份溶解在萜品醇228重量份中)，利用3辊磨，经混匀、糊料化，成为用于形成内部电极层用膜的导电糊料。 
接着，利用球磨机将BaTiO3粉末(BT-02/堺化学工业(株))，和选自MgCO3、MnCO3、(Ba0.6Ca0.4)SiO3及稀土类(Gd2O3、Tb4O7、Dy2O3、Ho2O3、Er2O3、Tm2O3、Yb2O3、Lu2O3、Y2O3)的粉末湿式混合16小时，并进行干燥，由此制 成电介质材料。这些原料粉末的平均粒径为0.1～1μm。利用球磨机湿式混合BaCO3、CaCO3和SiO2，经球磨机湿式粉碎干燥后在空气中烧成的物质来制作(Ba0.6Ca0.4)SiO3。 
接着，为了糊料化得到的这些电介质材料，在电介质材料中加入有机媒介物，用球磨机混合，得到电介质糊料。有机媒介物，相对于电介质材料100质量份，是作为粘合剂的聚乙烯醇缩丁醛：6质量份，作为增塑剂的邻苯二甲酸双(2-乙基己基)酯(DOP)：3质量份，酢酸乙酯：55质量份，甲苯：10质量份，作为剥离剂的石蜡：0.5质量份的配合比。 
接着，将用乙醇/甲苯(55/10)按重量比将电介质糊料稀释2倍的物质作为剥离层用糊料。 
接着，除不含有电介质粒子及剥离剂外，制作与上述电介质糊料相同的糊料，用甲苯按重量比将其稀释4倍。如此这样，制作粘接层用糊料。 
接着，使用上述电介质糊料，在PET膜(第2支持薄片)上使用绕线棒涂机(ワイヤ一バ一コ一タ一)，形成厚1.0μm的生片10a(图3A)。 
接着，在另一PET膜(第1支持薄片)上，利用绕线棒涂机涂敷上述剥离层用糊料并使其干燥，形成厚0.3μm的剥离层。 
接着，使用上述导电糊料，通过丝网印刷，如图2A所示，在剥离层22的表面上形成规定图形的内部电极层用膜12a。此内部电极层用膜12a干燥后的厚度为0.5μm。 
接着，如图2A所示，在另一表面用有机硅类树脂实施了剥离处理的PET膜(第3支持薄片)上，利用绕线棒涂机涂敷上述粘接层用糊料，并使其干燥，形成厚0.2μm的粘接层28。 
接着，在内部电极层用膜12a的表面上，利用图2B、2C所示的方法转印粘接层28。转印时，使用一对轧辊，其加压力为0.1MPa，温度为80℃。 
接着，利用图3B所示的方法，通过粘接层28在生片10a的表面上粘接(转印)内部电极层用膜12a，形成如图3C所示的叠层体单元。形成多个此叠层体单元。转印时，使用一对轧辊，其加压力为0.1MPa，温度为80℃。 
接着，层叠这些叠层体单元，形成具有交替层叠多个内部电极层用膜12a和生片10a的结构的叠层体。叠层体所具有的内部电极层用膜的数量是21层。层叠条件，加压力为50MPa，加压时的加热温度为120℃。接着，按规定的尺 寸切断叠层体，形成生芯片。 
接着，在以下的气氛下对生芯片进行脱粘合剂处理。 
升温速度：5～300℃/小时、 
保持温度：200～400℃、 
保持时间：0.5～20小时、 
气氛气体：加湿了的N2气体。 
接着，在以下的气氛下烧成脱粘合剂处理后的生芯片，得到烧成体。 
升温速度：5～500℃/小时、 
保持温度：1200℃、 
保持时间：0.5～8小时、 
冷却速度：50～500℃/小时、 
气氛气体：加湿了的N2和H2的混合气体、 
氧分压：10-7Pa。 
接着，在以下的气氛下退火烧成体，得到电容器元件本体。 
升温速度：200～300℃/小时、 
保持温度：700℃、 
保持时间：2小时、 
冷却速度：300℃/小时、 
气氛气体：加湿了的N2气体、 
氧分压：2.0×10-3Pa。 
再有，在气氛气体的加湿中使用加湿器，在水温0～75℃下进行。 
接着，利用喷砂器研磨电容器元件本体的端面。接着，在各端面上转印外部电极用糊料。接着，在加湿了的N2+H2的气氛中，在800℃下烧结电容器元件本体10分钟，形成外部电极。如此这样，得到图1所示结构的叠层陶瓷电容器2的样品。 
得到的样品的尺寸为3.2mm×1.6mm×0.6mm，夹在内部电极层中的电介质层的数量是21，其厚度为1μm，内部电极层12的厚度为0.5μm。通过用SEM观测来测定各层的厚度(膜厚)。 
实施例2～13、比较例1～4
在实施例2～13、比较例1～4中，烧成体退火时，退火气氛的保持温度及氧分压为表1中所示的值。此外，在与实施例1相同的条件下，制作实施例2～13、比较例1～4的叠层陶瓷电容器。 
表1 
内部电极层中含有的Re的含有率：20mol％ 
Figure S2008100881210D00151
评价1
Re的含有率的测定
对在实施例1～13、比较例1～4中得到的叠层陶瓷电容器，分析构成其电介质层(陶瓷层)的电介质的成分。更具体地，首先，在层叠方向上垂直地研磨作为试料的叠层陶瓷电容器，使电介质层露出。接着，通过使用透过型电子显微镜的能量分散型X射线分析法(TEM-EDS)，对夹在内部电极间的电介质陶瓷层的任意的30点进行组成分析，其平均值为含有Re量。具体地，求电介质陶瓷层中所包含的Re含有率(相对于作为电介质陶瓷层的主成分的Ba的Re量(mol％))。再有，作为用于分析的电子射线，使用1nm的能量引出装置(プロ一ブ)。结果在图4A、4B、5A、5B及表1中示出。 
电特性值的测定
对在实施例1～13、比较例1～4中得到的叠层陶瓷电容器，测定电特性值。 
具体地，测定绝缘电阻IR(单位Ω)。在IR的测定中使用可变温度的IR测定器。在室温、测定电压6.3V、电压施加时间60s的条件下进行测定。IR优选越大越好。具体地，IR优选为7.0×108Ω以上，更优选为8.0×108Ω以上。结果在表1中示出。 
此外，对电容器样品，在基准温度25℃下利用数字LCR测定仪(YHP社制4274A)，在频率1KHz、输入信号电平(测定电压)1Vrms的条件下，测定静电容量及介电损耗(tanδ)。结果在表1中示出。 
并且测定与内部电极层相同组成的金属膜的电阻率。电阻率(单位Ω·m)使用电阻率测定仪(NPS社制、∑-5)，在25℃下用直流4探针法(电流1mA、2秒)测定在玻璃基板上成膜的溅射膜(烧成前)。电阻率优选70×10-8Ω·m以下为好。结果在表1中示出。 
如表1所示，在实施例1～13、比较例1～4中，相对于内部电极层中含有的所有金属成分(Ni-Re合金)，内部电极层中所含有的Re的含有率是20mol％。 
图4A、4B是由实施例1的电介质层中的1测定点得到的TEM-EDS光谱。此外，图5A、5B是由比较例4的电介质层中的1测定点得到的TEM-EDS光谱。在图4A、4B、5A、5B中，横轴是由电介质层中包含的原子激发的具有特性X射线的能量(KeV)，纵轴是由电介质层中包含的原子激发的特性X射线的检测出的强度(对应电介质层中的原子含有率(mol％)的值)。再有，光谱 中的Cu的峰源自与TEM观察中使用的支持体，实施例1、比较例4的各电介质层不含有Cu。 
如图4A、图5A所示，确认了源自作为电介质层的主成分的BaTiO3的Ba、Ti的峰。 
如图4A、4B所示，在实施例1中，在对应Re的特性X射线的能量带中，没有观测到峰。即，在此测定点下，没有检测出Re(Re的含有率是作为装置的检测界限的0.5mol％以下)。此外，对于实施例1的电介质层中的其它的测定点，也能够得到与图4A、4B相同的光谱。 
如图5A、5B所示，在比较例4中，在对应Re的特性X射线能量带中，观测到峰。在此测定点下，由峰的强度检测出3.4mol％的Re。此外，对于比较例1的电介质陶瓷层中的其它的测定点，也能够得到与图5A、5B相同的表示含有Re的光谱。 
如表1所示，在实施例1～13中，在氧分压是10-3～1Pa、保持温度是700℃以上、小于1100℃的气氛下，退火烧成体，形成电容器元件本体。其结果，在实施例1～13中，Re是检测下限浓度以下(TEM分析中的检测界限(下限值)是0.5mol％)，基本上在电介质陶瓷层中没有检测出Re。 
另一方面，在比较例1～4中，用于退火烧成体的气氛中的氧分压在10-3～1Pa的范围外，或在700℃以上、小于1100℃的范围外。其结果，在比较例1～4中，在电介质层中检测出Re。即，相对于电介质层主成分Ba，确认出含有0.5mol％以上的Re。 
在电介质层中基本上不含有Re的实施例1～13中，与电介质层中所含有的Re的含有率超过0.5mol％的比较例1～4相比，确认出IR大(7.0×108Ω以上)。另一方面在任意的比较例中，IR小(小于7.0×108Ω)。 
特别地，在氧分压是10-3～1Pa、保持温度是900℃以上、小于1100℃的气氛下退火烧成体的实施例4～13中，与其它的实施例相比，可确认出IR大(8.0×108Ω以上)。 
此外，在比较例4中，与实施例1～13相比，可确认出静电容量小、tanδ大。 
对于实施例1～13，分别比较保持温度相等的各实施例(实施例1和2、实施例4和5、实施例6和7、实施例8和9、实施例11～13)时，能够确认出氧 分压低的实施例IR大。认为这是由于通过降低氧分压能够抑制Re的氧化、向电介质层的扩散。 
实施例14～26、比较例5～8
在实施例14～26、比较例5～8中，相对于合金粉整体，导电材料中所含有的合金粉中的Re的含有率为5.0mol％左右。此外，在实施例14～26、比较例5～8中，在保持温度及氧分压为表2所示的值的气氛下退火烧成体。除此之外，在与实施例1相同的条件下，作成叠层陶瓷电容器。此外，对各电容器进行与实施例1相同的评价。结果在表2中示出。 
表2 
内部电极层中含有的Re的含有率：5.0mol％ 
Figure S2008100881210D00191
实施例27～39、实施例48、比较例10～12
在实施例27～39、实施例48、比较例10～12中，相对于合金粉整体，合金粉中的Re的含有率为1.0mol％左右。此外，在实施例27～39、实施例48、比较例10～12中，在保持温度及氧分压为表3所示的值的气氛下退火烧成体。除此之外，在与实施例1相同的条件下，作成叠层陶瓷电容器。此外，对各电容器进行与实施例1相同的评价。结果在表3中示出。 
Figure DEST_PATH_GSB00000574201400021
评价2
如表2所示，在实施例14～26、比较例5～8中，相对于内部电极层中所包含的所有金属成分(Ni-Re合金)，内部电极层中所包含的Re的含有率是5.0mol％。 
如表3所示，在实施例27～39、实施例48、比较例10～12中，相对于内部电极层中所包含的所有金属成分(Ni-Re合金)，内部电极层中所包含的Re的含有率是1.0mol％。 
即便内部电极层中所包含的Re的含有率不同也没有关系，在表2、表3任意一个中，也能确认出与表1相同的结果。 
即，在氧分压是10-3～1Pa、保持温度是700℃以上、小于1100℃的气氛下退火烧成体的实施例14～39，基本上在电介质层中不含有Re。 
此外，在电介质层中基本上不含有Re的实施例14～39中，与电介质层中所含有的Re的含有率超过0.5mol％的比较例5～8、10～12相比，确认出IR大(7.0×108Ω以上)。 
图6中示出了比较例1～8、10～12的结果。在图6所示的曲线图中，横轴表示各比较例(电容器)的电介质层中所含有的Re的含有率，纵轴表示与此相对应的电容器的IR。此外，曲线图中的三角标记、四角标记及圆圈标记分别意味着内部电极层中所包含的Re的含有率是1.0mol％、5.0mol％及20mol％的比较例。此外，由于表1～3所示的所有实施例的电介质层中所包含的Re的含有率为检测界限以下(0.5mol％以下)，并且IR是7.0×108Ω以上，所以在图6中没有示出。 
如图6所示，与内部电极层中所包含的Re的含有率无关，当电介质层中所包含的Re的含有率超过0.5mol％时，能够确认出IR就会急剧降低。此外，可确认出电介质层中所包含的Re的含有率越大时，IR越降低。 
实施例40～42
除内部电极层中所包含的Re的含有率、退火气氛的保持温度及氧分压为表4所示的值之外，用与实施例1相同的方法制作实施例40～42的叠层陶瓷电容器。此外，对这些样品，除进行与实施例1相同的评价外，还进行电极覆盖率及破坏电压的评价。结果在表4中示出。 
电极覆盖率的测定
通过切断叠层陶瓷电容器的样品使电极表面露出，SEM观察此电极面，经图像处理来测定电极覆盖率。电极覆盖率优选80％以上，更优选为90％以上。 
破坏电压的测定
设升压速度1V/s、检测电流2mA时的电压值为破坏电压。对于同一批次进行30个测定，求其平均值。破坏电压优选90V以上、更优选100V以上。 
表4 
Figure S2008100881210D00241
实施例43～45
除使用Ru代替内部电极层中所包含的Re，退火气氛的保持温度及氧分压为表4所示的值之外，用与实施例1相同的方法制作实施例43～45的叠层陶瓷电容器。此外，对这些样品，除进行与实施例1相同的评价外，还进行电极覆盖率及破坏电压的评价。结果在表4中示出。 
实施例46
除使用Os代替内部电极层中所包含的Re，退火气氛的保持温度及氧分压为表4所示的值之外，用与实施例1相同的方法制作实施例46的叠层陶瓷电容器。此外，对实施例46的样品，除进行与实施例1相同的评价外，还进行电极覆盖率及破坏电压的评价。结果在表4中示出。 
实施例47
除使用Ir代替内部电极层中所包含的Re，退火气氛的保持温度及氧分压为表4所示的值之外，用与实施例1相同的方法制作实施例47的叠层陶瓷电容器。此外，对实施例47的样品，除进行与实施例1相同的评价外，还进行电极覆盖率及破坏电压的评价。结果在表4中示出。 
评价3
基于实施例43～47的结果，可确认和实施例1～39、40～42相同的情况。即，通过在氧分压是10-3～1Pa、保持温度超过600℃、小于1100℃的气氛下，退火烧成体，确认出在电介质层中基本上不含有Ru、Os和Ir。其结果，可确认出防止了电容器的IR的劣化。 
评价4
在内部电极层中包含Re、Ir的实施例40～42、47中，虽然与内部电极层中包含Ru、Os的任何一个的实施例43～46相比，IR为相同程度，但可确认出电极覆盖率、破坏电压及静电容量大。即，由于相对于Ru、Os，Re、Ir抑制电极的球状化的作用大，所以电极覆盖率变高、静电容量也变高。此外，关于破坏电压，认为由于抑制了电极的球状化，所以也抑制了电介质层厚度的差异，结果是破坏电压也变高。 
此外，含有Re的实施例40～42与含有Ir的实施例47相比，可确认出电极覆盖率、破坏电压及静电容量大。 

Claims (11)

1.一种电子部件，具有包含内部电极层及陶瓷层的元件本体，其特征在于，
上述内部电极层包含Re、Ru、Os及Ir的至少任意一种元素和Ni，
上述内部电极层中包含的Ni的含有率，相对于上述内部电极层中包含的所有金属成分为80mol％以上、小于100mol％，
上述内部电极层中包含的Re、Ru、Os及Ir的含有率的总量，相对于上述内部电极层中包含的所有金属成分为超过0mol％、20mol％以下，
上述陶瓷层中所包含的Re、Ru、Os及Ir的含有率的总量，相对于上述陶瓷层中所包含的主成分元素为0.5mol％以下。
2.根据权利要求1所述的电子部件，其特征在于，
在上述内部电极层中，Re、Ru、Os及Ir的至少任意一种元素和Ni形成合金。
3.一种电子部件的制造方法，其是制造权利要求1所述的电子部件的方法，其特征在于，包括：
形成具有内部电极层用膜的生芯片的工序，
烧成上述生芯片形成烧成体的工序，
在氧分压超过6.1×10-4Pa、小于1.3Pa，温度超过600℃、小于1100℃的气氛下，退火上述烧成体形成上述元件本体的工序。
4.根据权利要求3所述的电子部件的制造方法，其特征在于，
在氧分压超过6.1×10-4Pa、小于1.3Pa，温度900℃以上、小于1100℃的气氛下，退火上述烧成体形成上述元件本体。
5.根据权利要求3所述的电子部件的制造方法，其特征在于，
在氧分压为10-10～10-2Pa、温度为1000～1300℃的气氛下，烧成上述生芯片形成上述烧成体。
6.根据权利要求3所述的电子部件的制造方法，其特征在于，
利用薄膜法形成上述内部电极层用膜。
7.根据权利要求6所述的电子部件的制造方法，其特征在于，
上述内部电极层用膜具有10～100nm的微晶尺寸。
8.根据权利要求6所述的电子部件的制造方法，其特征在于，
使用溅射法或蒸镀法形成上述内部电极层用膜。
9.根据权利要求3所述的电子部件的制造方法，其特征在于，
通过使用包含平均粒径0.01～1μm的合金粉的导电性糊料的印刷法形成上述内部电极层用膜。
10.根据权利要求9所述的电子部件的制造方法，其特征在于，
上述合金粉具有10～100nm的微晶尺寸。
11.根据权利要求9所述的电子部件的制造方法，其特征在于，
利用薄膜法形成合金膜，通过粉碎该合金膜来形成上述合金粉。
CN2008100881210A 2007-02-05 2008-02-05 电子部件及其制造方法 Expired - Fee Related CN101241799B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007025970 2007-02-05
JP2007025970 2007-02-05
JP2007-025970 2007-02-05
JP2007326152 2007-12-18
JP2007326152A JP2008218974A (ja) 2007-02-05 2007-12-18 電子部品およびその製造方法
JP2007-326152 2007-12-18

Publications (2)

Publication Number Publication Date
CN101241799A CN101241799A (zh) 2008-08-13
CN101241799B true CN101241799B (zh) 2012-06-13

Family

ID=39838601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100881210A Expired - Fee Related CN101241799B (zh) 2007-02-05 2008-02-05 电子部件及其制造方法

Country Status (4)

Country Link
JP (1) JP2008218974A (zh)
KR (1) KR20080073259A (zh)
CN (1) CN101241799B (zh)
TW (1) TW200839813A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
JP2011218268A (ja) * 2010-04-07 2011-11-04 Murata Mfg Co Ltd 塗膜形成方法および電子部品
JP6946907B2 (ja) * 2017-09-28 2021-10-13 Tdk株式会社 積層電子部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768402A (zh) * 2003-02-05 2006-05-03 Tdk株式会社 电子器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4548392B2 (ja) * 2003-02-05 2010-09-22 Ｔｄｋ株式会社 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法
JP4163637B2 (ja) * 2003-03-31 2008-10-08 Ｔｄｋ株式会社 電子部品、積層セラミックコンデンサおよびその製造方法
WO2005117041A1 (ja) * 2004-05-31 2005-12-08 Tdk Corporation 電子部品、積層セラミックコンデンサおよびその製造方法
JP2006310646A (ja) * 2005-04-28 2006-11-09 Tdk Corp 積層セラミック電子部品の製造方法
TW200707485A (en) * 2005-06-24 2007-02-16 Tdk Corp Electronic part and process for producing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768402A (zh) * 2003-02-05 2006-05-03 Tdk株式会社 电子器件及其制造方法

Also Published As

Publication number Publication date
TW200839813A (en) 2008-10-01
KR20080073259A (ko) 2008-08-08
CN101241799A (zh) 2008-08-13
JP2008218974A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
JP4449984B2 (ja) 導電性粒子の製造方法、導電性ペーストおよび電子部品の製造方法
US7518848B2 (en) Electronic device and the production method
TWI441212B (zh) 適用鎳電極之ｘ８ｒ介電組成物
CN1841598B (zh) 叠层陶瓷电子部件及其制造方法
JP3644235B2 (ja) 積層セラミック電子部品
CN101354962A (zh) 层合陶瓷电容器及其制造方法
JP4942822B2 (ja) ニッケル電極用ｘ８ｒ誘電体組成物
TWI784140B (zh) 積層陶瓷電容器及陶瓷原料粉末
CN110085423A (zh) 层叠陶瓷电容器
CN108878147A (zh) 多层陶瓷电容器以及多层陶瓷电容器的制造方法
KR100814206B1 (ko) 공재 입자, 그 제조 방법, 전극 페이스트, 전자 부품의제조 방법
JP2008053488A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
CN107026014B (zh) 陶瓷电子部件
CN101276684A (zh) 叠层型陶瓷电子部件及其制造方法
CN101241799B (zh) 电子部件及其制造方法
JP2007234588A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2014210685A (ja) 積層型電子部品
US20080212258A1 (en) Electronic device and manufacturing method thereof
JP2007099541A (ja) 誘電体磁器組成物の製造方法および製造された誘電体磁器組成物を用いたセラミックコンデンサ
TWI812799B (zh) Ｎｉ糊膏及積層陶瓷電容器
JP2018140891A (ja) 誘電体組成物および電子部品
TWI466968B (zh) 積層陶瓷電容器內部電極用導電性糊
JP2004221304A (ja) 内部電極を持つ電子部品の製造方法
JP2007242599A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP6915281B2 (ja) 誘電体組成物及び電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20140205