KR20070015445A - 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR20070015445A
KR20070015445A KR1020067025102A KR20067025102A KR20070015445A KR 20070015445 A KR20070015445 A KR 20070015445A KR 1020067025102 A KR1020067025102 A KR 1020067025102A KR 20067025102 A KR20067025102 A KR 20067025102A KR 20070015445 A KR20070015445 A KR 20070015445A
Authority
KR
South Korea
Prior art keywords
internal electrode
thin film
dielectric
electrode thin
component
Prior art date
Application number
KR1020067025102A
Other languages
English (en)
Inventor
가즈타카 스즈키
시게키 사토
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20070015445A publication Critical patent/KR20070015445A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

내부 전극층(12)과 유전체층(10)을 갖는 전자 부품을 제조하는 방법으로서, 도전체 성분 및 유전체 성분을 함유하는 소성전 내부 전극 박막(12a)을 형성하는 공정과, 소성후에 유전체층(10)이 되는 그린 시트(10a)와 상기 내부 전극 박막(12a)을 적층시키는 공정과, 상기 그린 시트(10a)와 상기 내부 전극 박막(12a)의 적층체를 소성하는 공정을 갖는 전자 부품의 제조 방법으로서, 내부 전극층의 각각의 두께를 박층화한 경우라도, 소성 단계에서의 도전체 입자의 입자 성장을 억제하고, 내부 전극층의 구형상화, 전극 도중 끊김을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있는 적층 세라믹 콘덴서 등의 전자 부품 및 그 제조 방법을 제공한다.

Description

전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법{ELECTRONIC PART, LAYERED CERAMIC CAPACITOR, AND MANUFACTURING METHOD THEREOF}
본 발명은, 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것으로, 특히, 박층화, 소형화 대응의 전자 부품 및 적층 세라믹 콘덴서에 관한 것이다.
전자 부품의 일례로서의 적층 세라믹 콘덴서는, 유전체층과 내부 전극층이 교대로 복수 배치된 적층 구조의 소자 본체와, 상기 소자 본체의 양단부에 형성된 한쌍의 외부 단자 전극으로 구성된다.
이 적층 세라믹 콘덴서는, 우선 소성전 유전체층과 소성전 내부 전극층을 필요 매수만큼 교대로 복수 적층시켜 소성전 소자 본체를 제조하고, 이어서, 이를 소성하고, 그 후, 소성후의 소자 본체의 양 단부에 한쌍의 외부 단자 전극을 형성하여 제조된다.
소성전 유전체층에는, 시트법이나 연신법 등으로 제조되는 세라믹 그린 시트 등이 이용된다. 시트법이란, 유전체 분말, 바인더, 가소제 및 유기용제 등을 포함하는 유전체 도료를, 닥터 블레이드법 등을 이용해 PET 등의 캐리어 시트 상에 도포하고, 가열 건조시켜 제조하는 방법이다. 연신법이란, 유전체 분말과 바인더가 용매에 혼합된 유전체 현탁액을 압출 성형하여 얻어지는 필름상 성형체를 2축 연신 하여 제조하는 방법이다.
소성전 내부 전극층의 형성은, 상술한 세라믹 그린 시트상에, 금속 분말과 바인더를 포함하는 내부 전극 페이스트를 소정 패턴으로 인쇄하는 인쇄법이나, 도금이나 증착, 혹은 스퍼터링 등에 의해, 그린 시트상에 도전체 박막을 소정 패턴으로 형성하는 박막 형성법에 의해 행해진다. 특히, 내부 전극층을, 박막 형성법에 의해 얻어지는 도전체 박막에 의해 형성하면, 내부 전극층의 박층화를 할 수 있어, 적층 세라믹 콘덴서의 소형 박층화, 대용량화를 도모할 수 있다.
이와 같이, 적층 세라믹 콘덴서의 제조에 있어서는, 소성전 유전체층과 소성전 내부 전극층을 동시에 소성하게 된다. 이 때문에, 소성전 내부 전극층에 포함되는 도전재에는, 소성전 유전체층에 포함되는 유전체 분말의 소결 온도보다도 높은 융점을 가질 것, 유전체 분말과 반응하지 않을 것, 소성후의 유전체층에 확산하지 않을 것이 요구된다.
그런데, 최근, 각종 전자 기기의 소형화에 의해, 전자 기기의 내부에 장착되는 적층 세라믹 콘덴서의 소형화 및 대용량화가 진행되고 있다. 이 적층 세라믹 콘덴서의 소형화 및 대용량화를 진행시키기 위해서, 유전체층은 전보다 내부 전극층을 박층화하는 것이 요구되고 있다. 내부 전극층을 박층화하는 방법으로는, 소성전 내부 전극층을 박막 형성법에 의해 얻어지는 도전체 박막에 의해 형성하는 방법이 예시된다(예를 들면, 특허문헌 1 : 특허 3491639호 공보).
이 특허문헌 1에는, 박막 형성법에 의해 형성된 제1의 금속층 상에, 세라믹 입자를 함유하는 제2의 금속층을 복합 도금법에 의해 형성하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법이 개시되어 있다. 이 문헌 기재의 제조 방법에 의하면, 소성후에 내부 전극층이 되는 제1의 금속층 외에, 접착층으로서 기능하는 제2의 금속층을 형성함으로써, 소성후의 내부 전극층과 유전체층의 층간 분리(delamination)를 방지할 수 있다는 취지가 기재되어 있다.
그러나, 이 문헌에서, 상기 제2의 금속층은, 층간 분리를 방지하기 위한 접착층으로, 도금법에 의해 형성되어 있다. 이 때문에, 이 제2의 금속층은, 유전체 입자의 함유량을 비교적 많게 할 필요가 있고, 또한, 그 두께에 대해서도, 두껍게 하지 않을 수 없었다.
또한, 소성전 내부 전극층에 포함되는 도전재로는, 비교적 염가라는 이유 등에 의해 비금속(卑金屬)인 니켈이 적합하게 이용된다. 그러나, 이 니켈은, 소성전 유전체층에 포함되는 유전체 분말과 비교해 융점이 낮으므로, 소성전 유전체층과 소성전 내부 전극층을 동시 소성한 경우, 양자의 소결 온도의 차이가 생긴다. 이와 같이 소결 온도에 큰 차이가 있는 경우에, 소성을 높은 온도로 행하면, 도전재에 포함되는 니켈 입자가, 입자 성장에 의해 구형상화되어, 임의의 개소에 빈 구멍이 생긴다. 그 결과, 소성후의 내부 전극층을 연속적으로 형성하는 것이 곤란해진다. 이와 같이 소성후의 내부 전극층이 연속하지 않는 경우, 적층 세라믹 콘덴서의 정전 용량이 저하해 버리는 경향이 있다.
소성시에 있어서의 니켈 입자의 입자 성장의 억제를 목적으로, 종래부터, 내부 전극층용의 도전성 페이스트 중에, 니켈 입자와 함께, 공재(共材)로서 유전체 입자를 첨가하는 방법이 행해진다. 이와 같이 도전성 페이스트 중에, 니켈 입자와 유전체 입자를 함유시키는 경우에 있어서는, 니켈 입자의 입자 성장을 억제하기 위해서, 유전체 입자의 첨가량을, 니켈 입자에 대해, 5중량%이상, 혹은 1.33mo1% 이상으로 비교적 많이 첨가할 필요가 있다.
그러나, 유전체 입자 및 니켈 입자를 균일하게 분산시키는 것은, 일반적으로 곤란하고, 유전체 입자, 혹은 니켈 입자가 응집해 버리는 경향이 있다. 그리고, 이와 같이 응집한 유전체 입자는, 소결에 의해 수㎛ 정도로 입자 성장하여, 내부 전극층의 도중 끊김을 야기한다. 이 때문에, 어떻든 간에, 정전 용량이 저하해 버린다는 문제가 있다.
(발명이 해결하고자 하는 과제)
본 발명은, 이러한 실상에 비추어 이루어진 것으로, 특히 내부 전극층의 두께를 박층화한 경우라도, 소성 단계에서의 도전체 입자의 입자 성장을 억제하고, 내부 전극층의 구형상화 및 전극 도중 끊김을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있는 적층 세라믹 콘덴서 등의 전자 부품 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자 등은, 내부 전극층과 유전체층을 갖는 적층 세라믹 콘덴서등의 전자 부품의 제조 방법에 있어서, 도전체 성분과 유전체 성분을 함유하고, 상기 유전체 성분의 함유량이, 0mol%보다 크고, 0.8mo1% 이하인 소성전 내부 전극 박막 또는 0wt%보다 크고, 3wt% 이하인 소성전 내부 전극 박막을 형성하고, 이 소성전 내부 전극 박막과 그린 시트의 적층체를 소성함으로써, 상기 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성시키는데 이르렀다.
즉, 본 발명의 제1의 관점에 따른 전자 부품의 제조 방법은,
내부 전극층과 유전체층을 갖는 전자 부품을 제조하는 방법으로서,
도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막을 형성하는 공정과,
소성후에 유전체층이 되는 그린 시트와, 상기 소성전 내부 전극 박막을, 적층시키는 공정과,
상기 그린 시트와 상기 소성전 내부 전극 박막의 적층체를 소성하는 공정을 가지고,
상기 소성전 내부 전극 박막 중의 상기 유전체 성분의 함유량을, 상기 소성전 내부 전극 박막 전체에 대해, 0mol%보다 크고, 0.8mo1% 이하로 하는 것을 특징으로 한다.
본 발명의 제1의 관점에 따른 적층 세라믹 콘덴서의 제조 방법은,
내부 전극층과 유전체층이 교대로 적층되어 있는 소자 본체층을 가지는 적층 세라믹 콘덴서를 제조하는 방법으로서,
도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막을 형성하는 공정과,
소성후에 유전체층이 되는 그린 시트와, 상기 소성전 내부 전극 박막을, 교대로 적층시키는 공정과,
상기 그린 시트와 상기 소성전 내부 전극 박막의 적층체를 소성하는 공정을 가지고,
상기 소성전 내부 전극 박막 중의 상기 유전체 성분의 함유량을, 상기 소성전 내부 전극 박막 전체에 대해, 0mol%보다 크고, 0.8mo1% 이하로 하는 것을 특징으로 한다.
또한, 본 발명의 제1의 관점에서, 상기 소성전 내부 전극 박막 중의 유전체 성분으로는, 특별히 한정되지 않지만, BaTiO3, Y2O3, HfO2 등을 들수 있 다.
본 발명의 제2의 관점에 따른 전자 부품의 제조 방법은,
내부 전극층과 유전체층을 갖는 전자 부품을 제조하는 방법으로서,
도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막을 형성하는 공정과,
소성후에 유전체층이 되는 그린 시트와, 상기 소성전 내부 전극 박막을, 적층시키는 공정과,
상기 그린 시트와 상기 소성전 내부 전극 박막의 적층체를 소성하는 공정을 갖고,
상기 소성전 내부 전극 박막 중의 상기 유전체 성분의 함유량을, 상기 소성전 내부 전극 박막 전체에 대해, 0wt%보다 크고, 3wt% 이하로 하는 것을 특징으로 한다.
또한, 본 발명의 제2의 관점에 따른 적층 세라믹 콘덴서의 제조 방법은,
내부 전극층과 유전체층이 교대로 적층되어 있는 소자 본체를 갖는 적층 세라믹 콘덴서를 제조하는 방법으로서,
도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막을 형성하는 공정과,
소성후에 유전체층이 되는 그린 시트와, 상기 소성전 내부 전극 박막을, 교대로 적층시키는 공정과,
상기 그린 시트와 상기 소성전 내부 전극 박막의 적층체를 소성하는 공정을 가지고,
상기 소성전 내부 전극 박막 중의 상기 유전체 성분의 함유량을, 상기 소성전 내부 전극 박막 전체에 대해, 0wt%보다 크고, 3wt% 이하로 하는 것을 특징으로 한다.
또한, 본 발명의 제2의 관점에서, 상기 소성전 내부 전극 박막 중의 유전체 성분으로는, 특별히 한정되지 않지만, BaTiO3, MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3, SrTiO3 등을 들 수 있다.
본 발명에 있어서는, 소성후에 내부 전극층을 구성하게 되는 소성전 내부 전극 박막으로서, 도전체 성분과 함께, 공재인 유전체 성분을 함유하는 소성전 내부 전극 박막을 형성한다. 이 때문에, 소성후의 내부 전극층을 박층화한 경우에, 특히 문제가 되었던 유전체 재료와 도전체 재료의 소결 온도의 차에 기인하는 내부 전극층의 구형상화, 및 전극 도중 끊김을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있다.
본 발명에 있어서, 상기 소성전 내부 전극 박막에 함유되는 도전체 성분으로는, 도전성을 갖는 재료로 구성되어 있으면 되고, 특별히 한정되지 않지만, 예를 들면, 금속 재료 등을 들 수 있다. 또한, 유전체 성분으로는, 특별히 한정되지 않고, 유전체 재료 등의 각종 무기물을 사용할 수 있다.
상기 소성전 내부 전극 박막에 함유되는 상기 도전체 성분 및 유전체 성분은, 모두 소성후에는, 내부 전극층을 형성하게 되는데, 상기 유전체 성분의 일부에 대해서는, 소성후에 유전체층을 형성하게 되어도 된다. 또한, 상기 소성전 내부 전극 박막에는, 상기 도전체 성분 및 유전체 성분 이외의 성분이 함유되어 있어도 된다.
또한, 본 발명에 있어서는, 소성전 내부 전극 박막 중의 유전체 성분의 함유량을, 소성전 내부 전극 박막 전체에 대해, 0mo1%보다 많고, 0.8mo1% 이하로 함으로써, 전극 도중 끊김을 유효하게 방지할 수 있다. 혹은, 소성전 내부 전극 박막 중의 유전체 성분의 함유량을, 소성전 내부 전극 박막 전체에 대해, 0wt%보다 크고, 3wt% 이하로 함으로써, 전극 도중 끊김을 유효하게 방지할 수 있다.
상기 소성전 내부 전극 박막은, 예를 들면, 소성후에 유전체층이 되는 그린 시트 상에 직접 성막하는 방법이나, 혹은, 유전체 재료를 함유하는 박리층 상에 성막하는 방법 등에 의해 형성할 수 있다.
본 발명의 제조 방법에 있어서는, 상기 박리층상에, 상기 소성전 내부 전극 박막을 형성하고, 이어서, 이 소성전 내부 전극 박막 상에 접착층을 형성하여, 접착층을 통해, 소성전 내부 전극 박막과 그린 시트를 접착시키는 전사법을 채용하는 것이 바람직하다.
본 발명에 있어서, 바람직하게는, 상기 소성전 내부 전극 박막의 두께를, 0.1㎛∼1.0㎛, 보다 바람직하게는 0.1∼0.5㎛로 한다. 상기 소성전 내부 전극 박막의 두께를, 이러한 범위로 함으로써, 소성후의 내부 전극층의 박층화를 도모할 수 있다.
본 발명에 있어서, 상기 소성전 내부 전극 박막은, 박막 형성법에 의해 소정 패턴으로 형성하는 것이 바람직하다. 박막 형성법으로는, 예를 들면, 도금법, 증착법, 스퍼터링법 등을 들 수 있고, 특히 스퍼터링법으로 하는 것이 바람직하다.
상기 도전체 성분 및 유전체 성분으로 이루어지는 소성전 내부 전극 박막을, 박막 형성법, 특히, 스퍼터링법에 의해 형성함으로써, 상기 소성전 내부 전극 박막 중에, 유전체 성분을 균일하게 분포시키는 것이 가능해진다. 특히, 본 발명에 있어서, 바람직하게는, 유전체 성분을 나노 오더의 레벨로 균일하게 분포시킬 수 있다. 따라서, 소성전 내부 전극 박막 중의 유전체 성분의 함유량을, 상술과 같이 비교적 소량으로 한 경우에 있어서도, 유전체 성분의 첨가 효과를 충분히 발휘시킬 수 있어, 금속 재료 등의 도전체 재료의 구형상화에 기인하는 전극 도중 끊김을 효율적으로 방지할 수 있다.
본 발명에 있어서, 바람직하게는, 상기 도전체 성분 및 상기 유전체 성분을 구성하게 되는 금속 재료 및 무기물을 동시에 스퍼터링함으로써, 상기 소성전 내부 전극 박막을 형성한다.
본 발명에 있어서, “동시에 스퍼터링한다”는 것은, 스퍼터에 의해 형성되는 상기 소성전 내부 전극 박막 중의 도전체 성분 및 유전체 성분이, 균일하게 분포되는 방법으로, 스퍼터링을 행하는 것을 의미한다. “동시에 스퍼터링하는” 방법으로는, 예를 들면, 금속 재료를 함유하는 도전체 타겟과, 유전체 재료 등의 무기물을 함유하는 도전체 타겟을, 소정 시간의 간격(예를들면, 1∼30초 정도)으로 교대로 스퍼터링하는 방법을 들 수 있다. 혹은, 상기 도전체 성분과 상기 유전체 성분을 함유하는 복합 타겟을 사용하여, 스퍼터링 하는 방법 등도 적합하게 이용할 수 있다.
또한, 상기 무기물로는, 특별히 한정되지 않지만, 각종 유전체 재료나 각종 무기 산화물 등이 예시된다. 무기 산화물로서는, 예를 들면, BaTiO3, MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3, SrTiO3 등을 들 수 있고, 이들은, 상기 소성전 내부 전극 박막이나 상기 그린 시트 중에 첨가 부성분으로서 함유시키는 것도 가능하다.
본 발명에 있어서, 상기 스퍼터링을 행할 때는, 도입 가스로서, 불활성 가스를 사용하는 것이 바람직하다. 불활성 가스로는, 특별히 한정되지 않지만, 바람직하게는 Ar 가스를 사용한다. 또한, 상기 불활성 가스의 가스 도입 압력은, 0.01∼2Pa로 하는 것이 바람직하다.
본 발명에 있어서, 상기 소성전 내부 전극 박막에 포함되는 유전체 성분과, 상기 그린 시트가, 실질적으로 동일한 조성의 유전체를 각각 함유하는 것이 바람직하다. 이와 같이 함으로써, 소성전 내부 전극 박막과 그린 시트의 밀착성을, 더욱 향상시킬 수 있어, 본 발명의 작용 효과가 높아진다. 또한, 본 발명에 있어서, 상기 소성전 내부 전극 박막 및 상기 그린 시트에 함유되는 상기 유전체는, 반드시 완전히 동일한 조성으로 할 필요는 없고, 실질적으로 동일한 조성을 가지고 있으면 된다. 또한, 상기 소성전 내부 전극 박막 및/또는 상기 그린 시트에는, 필요에 따라, 각각 다른 부성분을 첨가해도 된다.
본 발명에 있어서는, 상기 소성전 내부 전극 박막에 포함되는 유전체 성분의 평균 입경이, 바람직하게는 1∼10nm다. 유전체 성분의 평균 입경은, 예를 들면, 소성전 내부 전극 박막을 절단하고, 이 절단면을 TEM으로 관찰함으로써 측정할 수 있다.
상기 소성전 내부 전극 박막에 포함되는 유전체 성분, 및 상기 그린 시트에 함유되는 상기 유전체로는, 예를 들면, 티탄산칼슘, 티탄산스트론튬, 티탄산바륨 등을 들 수 있고, 그중에서도, 티탄산바륨을 이용하는 것이 바람직하다.
본 발명에 있어서, 바람직하게는, 상기 소성전 내부 전극 박막에 포함되는 도전체 성분이, 니켈 및/또는 니켈 합금을 주성분으로 한다. 니켈 합금으로는, 루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)에서 선택되는 1종 이상의 원소와 니켈의 합금이 바람직하고, 합금 중의 니켈 함유량은 87mol% 이상인 것이 바람직하다.
본 발명에 있어서, 바람직하게는, 상기 적층체를, 10-10∼10-2Pa의 산소 분압을 가지는 분위기 중에서, 1000℃∼1300℃의 온도로 소성한다. 본 발명에 의하면, 금속 재료의 소결 온도 이상으로 소성했을 시에, 특히 문제가 되는 내부 전극층의 구형상화 및 전극 도중 끊김을 효율적으로 방지할 수 있으므로, 상기 온도에서의 소성이 가능해진다.
바람직하게는, 상기 적층체를 소성한 후에, 10-2∼100Pa의 산소 분압을 가지는 분위기 중에서, 1200℃ 이하의 온도로 어닐링한다. 상기의 소성 후에, 특정한 어닐링 조건으로 어닐링시킴으로써, 유전체층의 재산화(再酸化)가 도모되고, 유전체층의 반도체화를 저지하여, 높은 절연 저항을 취득할 수 있다.
본 발명에 관한 전자 부품은, 상기 어느 하나의 방법에 의해 제조된다.
전자 부품으로는, 특별히 한정되지 않지만, 적층 세라믹 콘덴서, 압전소자, 칩 인덕터, 칩 배리스터, 칩 서미스터, 칩 저항, 그 밖의 표면 실장(SMD) 칩형 전자 부품이 예시된다.
(발명의 효과)
본 발명에 의하면, 소성 단계에서의 도전체 입자의 입자 성장을 억제하고, 소성후의 내부 전극층의 구형상화 및 전극 도중 끊김을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있다.
도 1은 본 발명의 일실시 형태에 따른 적층 세라믹 콘덴서의 개략 단면도이 다.
도 2는 본 발명의 제조 방법에 따른 소성전 내부 전극 박막의 주요부 단면도이다.
도 3a는 본 발명의 소성전 내부 전극 박막의 형성 방법을 도시하는 주요부 단면도이다.
도 3b는 본 발명의 소성전 내부 전극 박막의 형성 방법을 도시하는 주요부 단면도이다.
도 3c는 본 발명의 소성전 내부 전극 박막의 형성 방법을 도시하는 주요부 단면도이다.
도 4a는 본 발명의 일실시 형태에 따른 스퍼터링 방법을 도시하는 개략 측면도이다.
도 4b는 본 발명의 일실시 형태에 따른 스퍼터링 방법을 도시하는 개략 상면도이다.
도 5는 본 발명의 일실시 형태에 따른 스퍼터링 타겟의 주요부 단면도이다.
도 6a는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 6b는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 6c는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 7a는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 7b는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 7c는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 8은 본 발명의 실시예에 따른 적층체 시료의 주요부 단면도이다.
도 9a는 본 발명의 실시예에 따른 소성후의 내부 전극층의 SEM 사진이다.
도 9b는 본 발명의 비교예에 따른 소성후의 내부 전극층의 SEM 사진이다.
(발명을 실시하기위한 최선의 형태)
이하, 본 발명을, 도면에 도시하는 실시 형태에 의거하여 설명한다.
우선, 본 발명에 관한 방법에 의해 제조되는 전자 부품의 일실시 형태로서, 적층 세라믹 콘덴서의 전체 구성에 대해서 설명한다.
도 1에 도시하는 바와같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)는, 콘덴서 소체(4)와, 제1 단자 전극(6)과, 제2 단자 전극(8)을 가진다. 콘덴서 소체(4)는, 유전체층(10)과 내부 전극층(12)을 가지고, 유전체층(10)의 사이에, 이들 내부 전극층(12)이 교대로 적층되어 있다. 교대로 적층되는 한쪽 내부 전극층(12)은, 콘덴서 소체(4)의 제1 단부(4a)의 외측에 형성되어 있는 제1 단자 전극(6)의 내측에 대해 전기적으로 접속되어 있다. 또한, 교대로 적층되는 다른쪽 내부 전극층(12)은, 콘덴서 소체(4)의 제2 단부(4b)의 외측에 형성되어 있는 제2 단자 전극(8)의 내측에 대해 전기적으로 접속되어 있다.
본 실시 형태에서, 내부 전극층(12)은, 후에 상세히 설명하는 바와같이, 도 2에 도시하는 도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막(12a)을 소성함으로써 형성된다.
유전체층(10)의 재질은, 특별히 한정되지 않고, 예를 들면 티탄산칼슘, 티탄 산스트론튬, 티탄산바륨 등의 유전체 재료로 구성되고, 그중에서도, 티탄산바륨을 적합하게 사용할 수 있다. 또한, 유전체층(10)에는, 필요에 따라 각종 부성분을 첨가하는 것이 가능하다. 각 유전체층(10)의 두께는 특별히 한정되지 않지만, 수㎛∼수백㎛인 것이 일반적이다. 특히 본 실시 형태에서는, 바람직하게는 5㎛이하, 보다 바람직하게는 3㎛이하로 박층화되어 있다.
단자 전극(6, 8)의 재질도 특별히 한정되지 않지만, 통상, 구리나 구리합금, 니켈이나 니켈 합금 등이 이용되는데, 은이나 은과 팔라듐의 합금 등도 사용할 수 있다. 단자 전극(6, 8)의 두께도 특별히 한정되지 않지만, 통상 10∼50㎛ 정도이다.
적층 세라믹 콘덴서(2)의 형상이나 사이즈는, 목적이나 용도에 따라 적절히 결정하면 된다. 적층 세라믹 콘덴서(2)가 직육면체 형상인 경우는, 통상, 세로(0.6∼5.6㎜, 바람직하게는 0.6∼3.2㎜)×가로(0.3∼5.0㎜, 바람직하게는 0.3∼1.6㎜)×두께(0.1∼1.9㎜, 바람직하게는 0.3∼1.6㎜) 정도이다.
다음에, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)의 제조 방법의 일례를 설명한다.
우선, 소성후에 도 1에 도시하는 유전체층(10)을 구성하게 되는 세라믹 그린 시트를 제조하기 위해서, 유전체 페이스트를 준비한다.
유전체 페이스트는 통상, 유전체 원료와 유기 비히클을 혼련하여 얻어진 유기 용제계 페이스트, 또는 수계(水系) 페이스트로 구성된다.
유전체 원료로는, 복합 산화물이나, 소성에 의해 산화물이 되는 각종 화합 물, 예를 들면, 탄산염, 질산염, 수산화물, 유기금속화합물 등에서 적절히 선택되고, 혼합하여 이용할 수 있다. 유전체 원료는, 통상, 평균 입자 직경이 0.1∼3.0㎛ 정도인 분말로 이용된다. 또한, 매우 얇은 그린 시트를 형성하기 위해서는, 그린 시트 두께보다도 미세한 분말을 사용하는 것이 바람직하다.
유기 비히클이란, 바인더를 유기 용제 중에 용해한 것이다. 유기 비히클에 이용되는 바인더로는, 특별히 한정되지 않고, 에틸셀룰로오스, 폴리비닐부티랄, 아크릴수지 등의 통상의 각종 바인더가 이용되는데, 바람직하게는 폴리비닐부티랄 등의 부티랄계 수지가 이용된다.
또한, 유기 비히클에 이용되는 유기 용제도 특별히 한정되지 않고, 테르피네올, 부틸카르비톨, 아세톤, 톨루엔 등의 유기 용제가 이용된다. 또한, 수계 페이스트에 있어서의 비히클은, 물에 수용성 바인더를 용해시킨 것이다. 수용성 바인더로는 특별히 한정되지 않고, 폴리비닐알콜, 메틸셀룰로오스, 히드록시에틸셀룰로오스, 수용성 아크릴 수지, 에멀젼 등이 이용된다. 유전체 페이스트 중의 각 성분의 함유량은 특별히 한정되지 않고, 통상의 함유량, 예를 들면 바인더는 1∼5질량%정도, 용제(또는 물)는 10∼50질량% 정도로 하면 된다.
유전체 페이스트 중에는, 필요에 따라 각종 분산제, 가소제, 유전체, 유리 플릿, 절연체 등에서 선택되는 첨가물이 함유되어도 된다. 단, 이들 총 함유량은, 10질량% 이하로 하는 것이 바람직하다. 바인더 수지로서, 부티랄계 수지를 이용하는 경우에, 가소제는, 바인더 수지 100질량부에 대해, 25∼100질량부의 함유량인 것이 바람직하다. 가소제가 너무 적으면, 그린 시트가 약해지는 경향이 있고, 너 무 많으면, 가소제가 스며나와 취급이 곤란하다.
다음에, 상기 유전체 페이스트를 이용해, 닥터 블레이드법 등에 의해, 도 7a에 도시하는 바와같이, 제2 지지 시트로서의 캐리어 시트(30) 상에, 바람직하게는 0.5∼30㎛, 보다 바람직하게는 0.5∼10㎛ 정도의 두께로, 그린 시트(10a)를 형성한다. 그린 시트(10a)는, 캐리어 시트(30)에 형성된 후에 건조된다. 그린 시트(10a)의 건조 온도는, 바람직하게는 50∼100℃이고, 건조 시간은, 바람직하게는 1∼5분이다.
다음에, 상기의 캐리어 시트(30)와는 별도로, 도 6a에 도시하는 바와같이, 제1 지지 시트로서의 캐리어 시트(20)를 준비하고, 그 위에, 박리층(22)을 형성한다. 다음에, 박리층(22)의 표면에, 소성후에 내부 전극층(12)을 구성하게 되는 소성전 내부 전극 박막(12a)을 소정 패턴으로 형성한다.
캐리어 시트(20, 30)으로는, 예를 들면 PET 필름 등이 이용되고, 박리성을 개선하기 위해서, 실리콘 등이 코팅되어 있는 것이 바람직하다. 이들 캐리어 시트(20, 30)의 두께는, 특별히 한정되지 않지만, 바람직하게는, 5∼100㎛이다. 이들 캐리어 시트(20) 및 (30)의 두께는, 동일하거나 달라도 된다.
박리층(22)은, 바람직하게는 도 7a에 도시하는 그린 시트(10a)를 구성하는 유전체와 동일한 유전체 입자를 포함한다. 또한, 이 박리층(22)은, 유전체 입자 이외에, 바인더와, 가소제와, 임의 성분으로서 박리제를 포함한다. 유전체 입자의 입경은, 그린 시트에 포함되는 유전체 입자의 입경과 같아도 되지만, 보다 작은 것이 바람직하다. 박리층(22)의 형성 방법으로는, 특별히 한정되지 않지만, 매우 얇 게 형성할 필요가 있으므로, 예를 들면, 와이어 바 코터 또는 다이 코터를 이용해, 도포하는 방법이 바람직하다.
소성전 내부 전극 박막(12a)은, 도 2에 도시하는 바와같이, 박리층(22) 상에 형성되고, 도전체 성분 및 유전체 성분을 함유하고 있다.
내부 전극 박막(12a)에 함유되는 도전체 성분으로는, 도전성을 갖는 재료로 구성되면 되고, 특별히 한정되지 않지만, 금속 재료 등이 예시된다. 이러한 금속 재료로는, 예를 들면, 유전체층(10)의 구성 재료로서, 내환원성을 갖는 재료를 사용한 경우에는, 비금속을 이용할 수 있다. 이러한 비금속으로는, 니켈을 주성분으로 하는 금속, 또는 니켈과 다른 금속과의 합금이 바람직하다. 니켈 합금으로는, 루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)에서 선택되는 1종 이상의 원소와 니켈의 합금이 바람직하고, 합금 중의 니켈 함유량은 87mol% 이상인 것이 바람직하다. 또한, 니켈 또는 니켈 합금중에는, S, C, P 등의 각종 미량 성분이 0.1중량% 정도 이하 포함되어 있어도 된다.
내부 전극 박막(12a)에 함유되는 유전체 성분으로는, 유전체 재료 등의 각종 무기물을 사용할 수 있고, 특별히 한정되지 않지만, 박리층(22)이나 그린 시트(10a)에 함유되는 유전체 재료와, 실질적으로 같은 조성의 유전체 재료를 함유하는 것이 바람직하다. 이와 같이 함으로써, 내부 전극 박막(12a)과 박리층(22)이나 그린 시트(10a)와의 사이에 형성되는 접촉면의 밀착성의 향상을 한층 더 도모할 수 있다.
내부 전극 박막(12a) 중의 유전체 성분의 함유량은, 내부 전극 박막 전체에 대해, 0mol%보다 크고, 0.8mo1% 이하로 한다. 또는, 내부 전극 박막(12a) 중의 유전체 성분의 함유량은, 내부 전극 박막 전체에 대해, 0wt%보다 크고, 3wt% 이하로 한다. 본 실시 형태에 있어서는, 후에 상술하지만, 내부 전극 박막(12a)을, 스퍼터링법 등의 박막 형성법으로 형성하기 위해서, 내부 전극 박막(12a) 중에, 유전체 성분을 나노 오더의 레벨로, 균일하게 분포시키는 것이 가능해진다. 따라서, 유전체 성분의 함유량을, 상술과 같이 비교적 소량으로 한 경우에 있어서도, 유전체 성분의 첨가 효과를 충분히 발휘시킬 수 있어, 금속 재료 등의 도전체 재료의 구형상화에 기인하는 전극 도중 끊김을 유효하게 방지할 수 있다.
소성전 내부 전극 박막(12a)의 두께는, 0.1∼1.0㎛로 하는 것이 바람직하고, 보다 바람직하게는 0.1∼0.5㎛로 한다. 내부 전극 박막(12a)의 두께를, 이러한 범위로 함으로써, 소성후의 내부 전극층의 박층화를 도모할 수 있다.
도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막(12a)을 형성하는 방법으로는, 도금법, 증착법, 스퍼터링법 등의 박막 형성법을 들수 있는데, 본 실시 형태에 있어서는, 스퍼터링법에 의해 형성한다.
스퍼터링법에 의해 소성전 내부 전극 박막(12a)을 형성하는 경우에는, 예를 들면, 이하와 같이 하여 행한다.
우선, 도 3a에 도시하는 바와같이, 캐리어 시트(20) 상의 박리층(22)의 표면에, 차폐 마스크로서, 소정 패턴을 갖는 메탈 마스크(44)를 형성한다. 이어서, 도 3b에 도시하는 바와같이, 박리층(22) 상에 내부 전극 박막(12a)을 형성한다.
본 실시 형태에 있어서, 내부 전극 박막(12a)의 형성은, 도 4a, 도 4b에 도 시하는 바와같이, 도전체 성분을 함유하는 도전체 타겟(40)과, 유전체 성분을 함유하는 유전체 타겟(42)을 사용하여, 양 타겟을 교대로 스퍼터링함으로써 행한다. 즉, 본 실시 형태에서는, 도 4A, 도 4B에 도시하는 바와같이, 도전체 타겟(40)과 유전체 타겟(42) 상을, 박리층(22) 및 메탈 마스크(44)(도시 생략)가 형성된 캐리어 시트(20)를 회전시켜, 박리층(22) 상에, 소정 시간의 간격(예를 들면, 1∼30초 정도)으로 교대로, 도전체 성분 및 유전체 성분을 형성한다. 이와 같이 도전체 성분 및 유전체 성분을 몇초 간격으로 교대로 형성함으로써, 내부 전극 박막(12a) 중에, 유전체 성분을 나노 오더의 레벨로, 균일하게 분포시키는 것이 가능해지는 동시에, 유전체 성분의 응집을 유효하게 방지할 수 있다.
즉, 본 실시 형태에 있어서는, 소성전 내부 전극 박막(12a) 중에 포함되는 유전체 성분의 평균 입경을, 바람직하게는 1∼10㎚으로 하여, 균일하게 분산시킬 수 있다. 또한, 유전체 성분의 평균 입경은, 예를 들면, 소성전 내부 전극 박막(12a)을 절단하고, 이 절단면을 TEM으로 관찰함으로써 측정할 수 있다.
상기 회전 속도는, 예를 들면, 0.5∼15rpm으로 하고, 1∼30초의 간격으로, 도전체 타겟(40)과 유전체 타겟(42)의 스퍼터링을 행하는 것이 바람직하다.
내부 전극 박막(12a) 중의 도전체 성분을 형성하게 되는 도전체 타겟(40)으로는, 도전 재료를 사용할 수 있고, 예를 들면, 니켈을 주성분으로 하는 금속, 또는 니켈과 다른 금속과의 합금 등을 사용할 수 있다.
또한, 내부 전극 박막(12a) 중의 유전체 성분을 형성하게 되는 유전체 타겟(42)으로는, 유전체 재료 등의 각종 무기물을 사용할 수 있고, 예를 들면, 복합 산 화물이나, 소성에 의해 산화물이 되는 각종 화합물 등을 들 수 있다.
스퍼터링할 때는, 도입 가스로서, 불활성 가스, 특히 Ar 가스를 사용하는 것이 바람직하고, 또한, 그 가스 도입 압력은, 0.1∼2Pa로 하는 것이 바람직하다. 그 밖의 스퍼터링 조건으로는, 도달 진공도가 바람직하게는 10-2Pa 이하, 보다 바람직하게는 10-3Pa 이하, 스퍼터링 온도가 바람직하게는 20∼150℃, 보다 바람직하게는 20∼120℃이다.
또한, 본 실시 형태에 있어서, 내부 전극 박막(12a) 중에 있어서의 도전체 성분 및 유전체 성분의 함유 비율은, 예를 들면, 도전체 타겟(40) 및 유전체 타겟(42)의 출력을 조정함으로써, 제어할 수 있다. 도전체 타겟(40)의 출력은, 바람직하게는, 50∼400W, 보다 바람직하게는 100∼300W, 유전체 타겟(42)의 출력은, 바람직하게는, 10∼100W, 보다 바람직하게는 10∼50W로 한다. 또한, 바람직하게는, 도전체 성분의 성막 속도를 5∼20㎚/min. 유전체 성분의 성막 속도를 1㎚/min. 이하로 한다.
또한, 내부 전극 박막(12a) 두께의 제어는, 상기 각 스퍼터링 조건 및 성막 시간을 조정함으로써 행하는 것이 가능하다.
이어서, 메탈 마스크(44)를 제거함으로써, 도 3c에 도시하는 바와같이 소정 패턴을 가지고, 도전체 성분 및 유전체 성분을 함유하는 내부 전극 박막(12a)을, 박리층(22)의 표면에 형성할 수 있다.
다음에, 상기의 캐리어 시트(20, 30)와는 별도로, 도 6a에 도시하는 바와같 이, 제3 지지 시트로서의 캐리어 시트(26)의 표면에 접착층(28)이 형성되어 있는 접착층 전사용 시트를 준비한다. 캐리어 시트(26)는, 캐리어 시트(20, 30)와 동일한 시트로 구성된다. 접착층(28)의 조성은, 이형제를 포함하지 않는 이외는, 박리층(22)과 동일하다. 즉, 접착층(28)은, 바인더와, 가소제와, 이형제를 포함한다. 접착층(28)에는, 그린 시트(10a)를 구성하는 유전체와 동일한 유전체 입자를 포함시켜도 되는데, 유전체 입자의 입경보다도 두께가 얇은 접착층을 형성하는 경우에는, 유전체 입자를 포함시키지 않는 쪽이 좋다.
다음에, 도 6a에 도시하는 내부 전극 박막(12a)의 표면에, 전사법에 의해, 접착층을 형성한다. 즉, 도 6b에 도시하는 바와같이, 캐리어 시트(26)의 접착층(28)을, 내부 전극 박막(12a)의 표면에 대고 눌러, 가열 가압하여, 그 후 캐리어 시트(26)를 벗김으로써, 도 6c에 도시하는 바와같이, 접착층(28)을, 내부 전극 박막(12a)의 표면에 전사한다.
이 때의 가열 온도는, 40∼100℃가 바람직하고, 또한, 가압력은, 0.2∼15MPa가 바람직하다. 가압은, 프레스에 의한 가압이거나, 카렌더 롤에 의한 가압이어도 되지만, 한쌍의 롤에 의해 행하는 것이 바람직하다.
그 후에, 내부 전극 박막(12a)을, 도 7a에 도시하는 캐리어 시트(30)의 표면에 형성되어 있는 그린 시트(10a)의 표면에 접착한다. 이를 위해, 도 7b에 도시하는 바와같이, 캐리어 시트(20)의 내부 전극 박막(12a)을, 접착층(28)을 통해, 그린 시트(10a)의 표면에 캐리어 시트(20)와 함께 대고 눌러, 가열 가압하여, 도 7c에 도시하는 바와같이, 내부 전극 박막(12a)을, 그린 시트(10a)의 표면에 전사한다. 단, 그린 시트측의 캐리어 시트(30)가 당겨 벗겨지므로, 그린 시트(10a)측에서 보면, 그린 시트(10a)가 내부 전극 박막(12a)에 접착층(28)을 통해 전사된다.
이 전사 시의 가열 및 가압은 프레스에 의한 가압·가열이거나, 카렌더 롤에 의한 가압·가열이어도 되지만, 한쌍의 롤에 의해 행하는 것이 바람직하다. 그 가열 온도 및 가압력은 접착층(28)을 전사할 때와 동일하다.
이러한 도 6A∼도 7C에 도시하는 공정에 의해, 단일 그린 시트(10a) 상에, 소정 패턴을 가지고, 도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막(12a)이 형성된다. 이를 이용해, 내부 전극 박막(12a) 및 그린 시트(10a)가 교대로 다수 적층된 적층체를 얻는다.
그 후, 이 적층체를 최종 가압한 후, 캐리어 시트(20)를 당겨 벗긴다. 최종 가압 시의 압력은, 바람직하게는 10∼200MPa이다. 또한, 가열 온도는, 40∼100℃가 바람직하다. 그 후에, 적층체를 소정 사이즈로 절단하고, 그린 칩을 형성한다. 그리고, 그린 칩을 탈 바인더 처리 및 소성한다.
탈 바인더 처리는, 본 발명과같이 내부 전극 박막의 도전체 성분으로서, 비금속인 니켈을 이용하는 경우, 탈 바인더 분위기 중의 Air 중 또는 N2 중에 하는 것이 바람직하다. 또한, 그 이외의 탈 바인더 조건으로는, 승온 속도를 바람직하게는 5∼300℃/시간, 보다 바람직하게는 10∼50℃/시간, 유지 온도를 바람직하게는 200∼400℃, 보다 바람직하게는 250∼350℃, 온도 유지 시간을 바람직하게는 0.5∼20시간, 보다 바람직하게는 1∼10시간으로 한다.
그린 칩 소성은, 산소 분압이 바람직하게는 10-10∼10-2Pa, 보다 바람직하게는 10-10∼10-5Pa의 분위기에서 행한다. 소성 시의 산소 분압이 너무 낮으면, 내부 전극층의 도전재가 이상 소결을 일으켜, 도중에서 끊겨 버리는 경우가 있고, 반대로 산소 분압이 너무 높으면, 내부 전극층이 산화되는 경향이 있다.
그린 칩의 소성은, 1300℃ 이하, 보다 바람직하게는 1000∼1300℃, 특히 바람직하게는 1150∼1250℃의 저온으로 행한다. 소성 온도가 너무 낮으면, 그린 칩이 치밀화되지 않고, 반대로 소성 온도가 너무 높으면, 내부 전극층의 전극 도중 끊김이 생기거나, 유전체의 환원이 생겨 버리기 때문이다.
이외의 소성 조건으로는, 승온 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 200∼300℃/시간, 온도 유지 시간을 바람직하게는 0.5∼8시간, 보다 바람직하게는 1∼3시간, 냉각 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 200∼300℃/시간으로 한다. 또한, 소성 분위기는 환원성 분위기로 하는 것이 바람직하고, 분위기 가스로는 예를 들면, N2와 H2의 혼합 가스를 웨트(가습) 상태에서 이용하는 것이 바람직하다.
이어서, 소성후의 콘덴서 칩체에는 어닐링을 실시한다. 어닐링은, 유전체층을 재산화하기 위한 처리이고, 이에 따라 절연 저항(IR)의 가속 수명을 현저하게 길게 할 수 있어, 신뢰성이 향상한다.
소성후의 콘덴서 칩체의 어닐링은 소성 시의 환원 분위기보다도 높은 산소 분압하에서 행하는 것이 바람직하고, 구체적으로는, 산소 분압이 바람직하게는 10-2∼100Pa, 보다 바람직하게는 10-2∼10Pa의 분위기로 행한다. 어닐링 시의 산소 분압이 너무 낮으면, 유전체층(10)의 재산화가 곤란해지고, 반대로 너무 높으면, 내부 전극층(12)이 산화하는 경향이 있다.
본 실시 형태에 있어서는, 어닐링 시의 유지 온도 또는 최고 온도를, 바람직하게는 1200℃ 이하, 보다 바람직하게는 900∼1150℃, 특히 바람직하게는 1000∼1100℃로 한다. 또한, 본 발명에서는, 이들 온도의 유지 시간을, 바람직하게는 0.5∼4시간, 보다 바람직하게는 1∼3시간으로 한다. 어닐링 시의 유지 온도 또는 최고 온도가, 상기 범위 미만에서는 유전체 재료의 산화가 불충분하므로 절연 저항 수명이 짧아지는 경향이 있고, 상기 범위를 넘으면, 내부 전극층의 니켈이 산화하여, 용량이 저하할뿐 아니라, 유전체 바탕과 반응하여, 수명도 짧아지는 경향이 있다. 또한, 어닐링은 승온 과정 및 강온 과정만으로 구성해도 된다. 즉, 온도 유지 시간을 제로로 해도 된다. 이 경우, 유지 온도는 최고 온도와 같은 뜻이다.
이외의 어닐링 조건으로는, 냉각 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 100∼300℃/시간으로 한다. 또한, 어닐링의 분위기 가스로는, 예를 들면, 가습한 N2 가스 등을 이용하는 것이 바람직하다.
또한, N2 가스를 가습하기 위해서는, 예를 들면, 웨터 등을 사용하면 된다. 이 경우, 수온은 0∼75℃ 정도가 바람직하다.
탈 바인더 처리, 소성 및 어닐링은, 연속하여 행하거나, 독립으로 행해도 된다. 이들을 연속하여 행하는 경우, 탈 바인더 처리후, 냉각하지 않고서 분위기를 변경하고, 계속해서 소성 시의 유지 온도까지 승온하여 소성을 행하고, 이어서 냉각하여, 어닐링의 유지 온도에 도달했을 시에 분위기를 변경하여 어닐링을 행하는 것이 바람직하다. 한편, 이들을 독립하여 행하는 경우, 소성에 있어서는, 탈 바인더 처리 시의 유지 온도까지 N2 가스 혹은 가습한 N2 가스 분위기하에서 승온시킨 후, 분위기를 변경하여 승온을 더 계속하는 것이 바람직하고, 어닐링 시의 유지 온도까지 냉각한 후는, 다시 N2 가스 혹은 가습한 N2 가스 분위기로 변경하여 냉각을 계속하는 것이 바람직하다. 또한, 어닐링에 있어서는, N2 가스 분위기 하에서 유지 온도까지 승온한 후, 분위기를 변경해도 되고, 어닐링의 전과정을 가습한 N2 가스 분위기로 해도 된다.
이렇게 하여 얻어진 소결체(소자 본체(4))에는, 예를 들면, 배럴 연마, 샌드블러스트 등으로 단면 연마를 실시하고, 단자 전극용 페이스트를 소성하여 단자 전극(6, 8)이 형성된다. 단자 전극용 페이스트의 소성 조건은, 예를 들면, 가습한 N2와 H2의 혼합 가스 중에서 600∼800℃로 10분간∼1시간 정도로 하는 것이 바람직하다. 그리고, 필요에 따라, 단자 전극(6, 8) 상에 도금 등을 행함으로써 패드층을 형성한다. 또한, 단자 전극용 페이스트는 상기한 전극 페이스트와 동일하게 하여 조제하면 된다.
이렇게 하여 제조된 본 발명의 적층 세라믹 콘덴서는, 납땜 등에 의해 프린트 기판상 등에 실장되고, 각종 전자 기기 등에 사용된다.
본 실시 형태에 있어서는, 소성후에 내부 전극층(12)을 구성하게 되는 소성전 내부 전극 박막(12a)으로서, 도전체 성분 및 유전체 성분을 함유하고, 유전체 성분의 함유량이 0mol%보다 많고, 0.8mol% 이하인 내부 전극 박막(12a)을 형성한다. 혹은, 소성후에 내부 전극층(12)을 구성하게 되는 소성전 내부 전극 박막(12a)으로서, 도전체 성분 및 유전체 성분을 함유하고, 유전체 성분의 함유량이 0wt%보다 많고, 3wt% 이하인 내부 전극 박막(12a)을 형성한다. 이 때문에, 소성후의 내부 전극층(12)을 박층화한 경우에, 특히 문제가 되었던 유전체 재료와 도전체 재료의 소결 온도의 차이에 기인하는 내부 전극층(12)의 구형상화 및 전극 도중 끊김을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있다.
또한, 본 실시 형태에 있어서는, 도전체 성분 및 유전체 성분을 함유하는 내부 전극 박막(12a)의 성막을, 스퍼터링법에 의해 행하므로, 내부 전극 박막(12a) 중에 유전체 성분을 나노 오더 레벨로 균일하게 분포시키는 것이 가능해진다. 따라서, 내부 전극 박막(12a) 중의 유전체 성분의 함유량을, 상술과 같이 비교적 소량으로 한 경우에 있어서도, 유전체 성분의 첨가 효과를 충분히 발휘시킬 수 있어, 금속 재료 등의 도전체 재료의 구형상화에 기인하는 전극 도중 끊김을 유효하게 방지할 수 있다.
이상, 본 발명의 실시 형태에 대해서 설명했는데, 본 발명은 이러한 실시 형태에 전혀 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위 내에서 다양한 양 태로 실시할 수 있는 것은 물론이다.
예를 들면, 상술한 실시 형태에서는, 본 발명에 관한 전자 부품으로서 적층 세라믹 콘덴서를 예시했는데, 본 발명에 관한 전자 부품으로는, 적층 세라믹 콘덴서에 한정되지 않고, 그 밖의 전자 부품에 적용하는 것이 가능하다.
또한, 상술한 실시 형태에 있어서는, 소성전 내부 전극 박막(12a)을 스퍼터링법에 의해 형성할 때에, 스퍼터링 타겟으로서, 도 4a, 도 4b에 도시하는 도전체 타겟(40)과 유전체 타겟(42)을 사용했는데, 도전체 성분과 유전체 성분을 혼합하고, 소결함으로써 얻어지는 복합 타겟을 사용하는 것도 가능하다. 이러한 복합 타겟을 사용하는 경우에 있어서는, 복합 타겟 중의 도전체 성분과 유전체 성분의 혼합비를 조정함으로써, 내부 전극 박막(12a)에 함유되는 도전체 성분과 유전체 성분의 비율을 제어할 수 있다.
혹은, 스퍼터링 타겟으로서, 도 5에 도시하는 바와같이, 펠릿 형상으로 가공한 복수개의 유전체 타겟을, 도전체 타겟 상에 얹음으로써 형성되는 타겟을 사용하는 것도 가능하다. 이 경우에 있어서도, 도전체 타겟 상에 얹는 펠릿형상의 유전체 타겟의 크기, 혹은, 수를 조정함으로써, 내부 전극 박막(12a)에 함유되는 도전체 성분과 유전체 성분의 비율을 제어할 수 있다.
또한, 소성전 내부 전극 박막(12a)의 표면에 접착층(28)을 형성하는 공정의 전에, 내부 전극 박막(12a)이 형성되어 있지 않은 박리층(22)의 표면에, 내부 전극 박막(12a)과 실질적으로 동일한 두께를 가지고, 그린 시트(10a)와 실질적으로 동일한 재질로 이루어지는 여백 패턴층을 형성해도 된다.
또한, 본 발명에서는, 스퍼터링법 이외의 박막 형성법을 이용해도 된다. 그 밖의 박막 형성법으로는, 증착법이나 분산 도금법 등이 있다.
실시예
이하, 본 발명을, 더욱 상세한 실시예에 의거하여 설명하는데, 본 발명은, 이들 실시예에 한정되지 않는다.
실시예 1
각 페이스트의 제작
우선, BaTiO3 분말(BT-02/사카이화학공업(주))과, MgCO3, MnCO3, Ba0.6Ca0.4)SiO3 및 희토류(Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, Y2O3)에서 선택된 분말을, 볼 밀에 의해 16시간, 습식 혼합하여, 건조시킴으로써 유전체 재료로 했다. 이들 원료 분말의 평균 입경은 0.1∼1㎛이었다. (Ba0.6Ca0.4)SiO3는, BaCO3, CaCO3 및 SiO2를 볼 밀에 의해 16시간, 습식 혼합하여, 건조 후에 1150℃로 공기 중에서 소성한 것을 볼 밀에 의해 100시간 습식 분쇄하여 제작했다.
얻어진 유전체 재료를 페이스트화하기 위해서, 유기 비히클을 유전체 재료에 가하여, 볼 밀로 혼합하고, 유전체 그린 시트용 페이스트를 얻었다. 유기 비히클은, 유전체 재료 100질량부에 대해, 바인더로서 폴리비닐 부티랄:6질량부, 가소제로서 프탈산비스(2에틸헥실)(DOP):3질량부, 아세트산에틸:55질량부, 톨루엔:10 질량부, 박리제로서 파라핀:0.5질량부의 배합비이다.
다음에, 상기 유전체 그린 시트용 페이스트를 에탄올/톨루엔(55/10)에 의해 서 중량비로 2배로 희석한 것을 박리층용 페이스트로 했다.
다음에, 유전체 입자 및 박리제를 넣지 않은 이외는 동일한 상기 유전체 그린 시트용 페이스트를, 톨루엔에 의해서 중량비로 4배로 희석한 것을 접착층용 페이스트로 했다.
그린 시트(10a)의 형성
우선, 상기의 유전체 그린 시트용 페이스트를, 와이어 바 코터를 사용하여, PET 필름(제2 지지 시트) 상에 도포하고, 이어서, 건조시킴으로써, 두께 1.0㎛의 그린 시트를 형성했다.
소성전 내부 전극 박막(12a)의 형성
상기의 박리층용 페이스트를, 와이어 바 코우터를 사용하여, 별도의 PET 필름(제1 지지 시트) 상에 도포하고, 이어서, 건조시킴으로써, 두께 0.3㎛의 박리층을 형성했다.
다음에, 박리층의 표면에, 내부 전극 박막(12a)을 형성하기 위한 소정 패턴을 갖는 메탈 마스크(44)를 사용하여, 스퍼터링법에 의해, 도 2에 도시하는 것 같은, 도전체 성분 및 유전체 성분을 함유하는 내부 전극 박막(12a)을 형성했다. 내부 전극 박막(12a)의 두께는, 0.4㎛로 하고, 내부 전극 박막(12a)에 함유되는 도전체 성분 및 유전체 성분의 함유 비율은, 각각 표 1에 표시하는 비율로 했다. 또한, 도전체 성분 및 유전체 성분의 함유 비율은, 도전체 타겟의 출력을 일정하게 하고, 유전체 타겟의 출력을 변화시킴으로써, 조정했다.
본 실시예에서, 스퍼터링은 우선, 도전체 성분을 형성하기 위한 도전체 타 겟, 및 유전체 성분을 형성하기 위한 유전체 타겟을 준비하고, 도 4A, 도 4B에 도시하는 방법으로 행했다. 도전체 타겟으로는, Ni를, 유전체 타겟으로는, BaTiO3를 각각 사용하고, Ni 및 BaTiO3 타겟으로는, 직경 약 4인치, 두께 3㎜의 형상으로 잘라낸 얻어진 스퍼터링 타겟을 이용했다.
그 외의 스퍼터링의 조건으로는, 도달 진공도:10-3Pa 이하, Ar 가스 도입 압력:0.5Pa, 온도:실온(20℃)으로 했다. 또한, 스퍼터링 시의 출력은, Ni 타겟:200W, BaTiO3 타겟:10∼100W로 했다.
또한, 본 실시예에서는, 각 시료에 내부 전극 박막(12a)을 형성할 때, 유리 기판에도 동시에 스퍼터에 의한 성막을 행하고, 이어서, 이 박막이 형성된 유리 기판을 쪼개어, 그 파단면을 SEM 관찰함으로써, 스퍼터링에 의해 형성된 내부 전극 박막(12a)의 두께를 측정했다.
접착층의 형성
상기의 접착층용 페이스트를, 와이어 바 코터를 사용하여, 별도의 PET 필름(제3 지지 시트) 상에 도포하고, 이어서, 건조시킴으로써, 두께 0.2㎛의 접착층을 형성했다. 또한, 본 실시예에서는, PET 필름(제1 지지 시트, 제2 지지 시트 및 제3 지지 시트)은 어느것이나 표면에 실리콘계 수지에 의해 박리 처리를 실시한 PET 필름을 사용했다.
최종 적층체(소성전 소자 본체)의 형성
우선, 내부 전극 박막(12a)의 표면에, 도 6에 도시하는 방법으로 접착층(28) 을 전사했다. 전사 시에는, 한쌍의 롤을 이용하고, 그 가압력은 1MPa, 온도는 80℃로 했다.
다음에, 도 7에 도시하는 방법으로, 접착층(28)을 통해 그린 시트(10a)의 표면에 내부 전극 박막(12a)을 접착(전사)했다. 전사 시에는, 한쌍의 롤을 이용하고, 그 가압력은 1MPa, 온도는 80℃로 했다.
다음에, 연속해 내부 전극 박막(12a) 및 그린 시트(10a)를 적층하고, 최종적으로, 21층의 내부 전극 박막(12a)이 적층된 최종 적층체를 얻었다. 적층 조건은, 가압력은 50MPa, 온도는 120℃로 했다.
소결체의 제작
이어서, 최종 적층체를 소정 사이즈로 절단하여, 탈 바인더 처리, 소성 및 어닐링(열처리)을 행하여, 칩 형상의 소결체를 제작했다.
탈 바인더는,
승온 속도: 15∼50℃/시간,
유지 온도: 400℃,
유지 시간: 2시간,
냉각 속도: 300℃/시간,
분위기 가스: 가습한 N2 가스로 행했다.
소성은,
승온 속도: 200∼300℃/시간,
유지 온도: 1200℃,
유지 시간: 2시간,
냉각 속도: 300℃/시간,
분위기 가스: 가습한 N2와 H2의 혼합 가스,
산소 분압: 10-7Pa로 행했다.
어닐링(재산화)은,
승온 속도: 200∼300℃/시간,
유지 온도: 1050℃,
유지 시간: 2시간,
냉각 속도: 300℃/시간,
분위기 가스: 가습한 N2 가스,
산소 분압:10-1Pa로 행했다. 또한, 탈 바인더, 소성 및 어닐링 시의 분위기 가스의 가습에는, 웨터를 이용해, 수온 0∼75℃로 행했다.
이어서, 칩 형상의 소결체의 단면을 샌드 블러스트로 연마한 후, 외부전극용 페이스트를 단면에 전사하고, 가습한 N2+H2 분위기 중에서, 800℃로 10분간 소성하여 외부 전극을 형성하고, 도 1에 도시하는 구성의 적층 세라믹 콘덴서의 샘플을 얻었다.
이렇게 하여 얻어진 각 샘플의 사이즈는, 3.2㎜×1.6㎜×0.6㎜이고, 내부 전 극층에 끼워진 유전체층의 수는 21, 그 두께는 1㎛이고, 내부 전극층의 두께는 0.5㎛이었다. 각 샘플에 대해서, 전기 특성(정전 용량(C), 유전 손실(tanδ))의 특성 평가를 행했다. 결과를 표 1에 표시한다. 전기 특성(정전 용량(C), 유전 손실(tanδ))은, 다음과 같이 하여 평가했다.
정전 용량(C)(단위는 μF)은, 샘플에 대해, 기준 온도 25℃에서 디지털 LCR 미터(YHP사 제 4274A)로, 주파수 1kHz, 입력 신호 레벨(측정 전압) 1Vrms의 조건 하에서 측정했다. 정전 용량(C)은, 바람직하게는 0.9μF 이상을 양호로 했다.
유전 손실(tanδ)는, 25℃에서, 디지털 LCR 미터(YHP사 제 4274A)로, 주파수 lkHz, 입력 신호 레벨(측정 전압) 1Vrms의 조건 하에서 측정했다. 유전 손실(tanδ)는, 바람직하게는 0.1 미만을 양호로 했다.
또한, 이들 특성값은, 샘플수 n=10개를 이용해 측정한 값의 평균치로 구했다. 표 1에 있어서, 평가 기준란의 ○는, 상기의 모든 특성에 있어서 양호한 결과를 나타내는 것을 표시하고, ×는 이들 중의 1개라도 양호한 결과가 얻어지지 않은 것을 나타낸다.
<표 1>
Figure 112006088323734-PCT00001
표 1에, 각 시료에 형성한 소성전 내부 전극 박막(12a)의 두께, 니켈 및 BaTiO3의 함유 비율, 정전 용량, 유전 손실 tanδ 및 각 시료의 평가를 표시한다.
표 1에 표시하는 바와같이, 소성전 내부 전극 박막(12a)을, 도전체 성분인 니켈과 유전체 성분인 BaTiO3를 함유하고, BaTiO3의 함유 비율을 각각 0.18, 0.35, 0.80mol%로 한 실시예의 시료 2∼4는, 어느것이나 정전 용량이, 0.9μF 이상이 되고, 또한 유전 손실(tanδ)이, 0.1미만이 되어 양호한 결과로 되었다.
한편, 내부 전극 박막(12a)으로서, 유전체 성분인 BaTiO3를 함유시키지 않은 비교예의 시료 1은, 내부 전극층의 구형상화가 일어나, 전극 도중 끊김이 발생하고, 정전 용량이, 0.83μF로 낮아지는 결과로 되었다. 또한, 내부 전극 박막(12a) 중의 BaTiO3의 함유 비율을 1.33mo1%로 한 비교예의 시료는, 내부 전극층의 전극 도중 끊김이 발생하여, 정전 용량이 0.72μF로 낮아지는 결과가 되었다.
소성전 내부 전극 박막으로서, 도전체 성분 및 유전체 성분을 함유하고, 내부 전극 박막 중의 유전체 성분의 함유량을, 내부 전극 박막 전체에 대해, 0mo1%보다 크고, 0.8mo1% 이하로 함으로써, 소성후의 내부 전극층을 박층화한 경우에 있어서도, 내부 전극층의 구형상화 및 전극 도중 끊김을 유효하게 방지하고, 정전 용량의 저하를 억제할 수 있는 것을 확인할 수 있다.
실시예 2
실시예 1에서 제작한 유전체 그린 시트용 페이스트를, 와이어 바 코터를 사용하여, PET 필름(캐리어 시트) 상에 도포하고, 이어서 이를 건조하여, 그린 시트(10a)로 하고, 이 그린 시트(10a) 상에, 실시예 1과 동일한 방법으로, 소성전 내부 전극 박막(12a)을 형성하고, 도 8에 도시하는 것 같은 적층체를 제작했다. 이어서, 이 적층체로부터, PET 필름을 박리하고, 그린 시트(10a) 및 내부 전극 박막(12a)으로 구성되는 소성전 시료를 제작하고, 이 소성전 시료에 대해서, 실시예 1과 동일한 방법으로, 탈 바인더, 소성, 어닐링을 행하여, 유전체층(10) 및 내부 전극층(12)으로 이루어지는 소성후의 표면 관찰용 시료를 제작했다.
이어서, 얻어진 표면 관찰용의 시료에 대해서, 내부 전극층(12)이 형성된 면과 수직인 방향에서, SEM 관찰을 행하고, 소성후의 내부 전극층의 관찰 및 평가를 행했다. 얻어진 SEM 사진을 도 9a, 도 9b에 도시한다. 여기에 있어서, 도 9a는 실시예 1의 시료 3에, 도 9b는 실시예 1의 시료 1에, 각각 상당한다. 즉, 도 9a, 도 9b는, 각각, 실시예 1의 각 콘덴서 시료와 같은 조건으로 내부 전극 박막을 형성한 시료에 대한 SEM 사진이다.
도 9a는, 소성전 내부 전극 박막(12a)을, 도전체 성분인 니켈과 유전체 성분인 BaTiO3를 함유하고, BaTiO3의 함유 비율을 0.35mol%로 한 시료의 SEM 사진이고, 도면에 명백한 바와같이, 내부 전극층(SEM 사진 중의 백색 부분)의 도중 끊김은 관측되지 않고, 양호한 결과였다.
한편, 도 9b에서, 내부 전극 박막(12a)으로서, 유전체 성분인 BaTiO3를 함유시키지 않은 시료는, 니켈의 구형상화가 일어나, 전극 도중 끊김이 현저해 지는 결과로 되었다. 특히, 도 9a와 도 9b를 비교함으로써, 내부 전극 박막(12a) 중에, 본 발명의 범위 내에서, 유전체 성분을 함유시킴으로써, 니켈의 구형상화를 억제할 수 있어, 내부 전극의 도중 끊김을 유효하게 방지하는 것이 가능해지는 것을 확인할 수 있다.
실시예 3
소성전 내부 전극 박막(12a)의 형성에 있어서, 유전체 타겟으로서 이용한 BaTiO3 대신에 Yb2O3를 이용한 이외는, 실시예 1과 동일하게 하여, 샘플을 얻었다. 각 샘플에 대해, 전기 특성(정전 용량(C), 유전 손실(tanδ))의 특성 평가를 행했다. 결과를 표 2에 표시한다. 전기 특성(정전 용량(C), 유전 손실(tanδ))은, 실시예 1과 동일하게 행했다.
<표 2>
Figure 112006088323734-PCT00002
표 2에, 각 시료에 형성한 소성전 내부 전극 박막(12a)의 두께, 니켈 및 Y2O3의 함유 비율, 정전 용량, 유전 손실(tanδ), 및 각 시료의 평가를 표시한다.
표 2에 표시하는 바와같이, 소성전 내부 전극 박막(12a)을, 도전체 성분인 니켈과 유전체 성분인 Yb2O3를 함유하고, Yb2O3의 함유 비율을 각각 0.7, 1.9, 3wt%로 한 실시예의 시료 2∼4는, 어느것이나 정전 용량이, 0.9μF 이상이 되고, 또한 유전 손실(tanδ)이, 0.1미만이 되어 양호한 결과가 되었다.
한편, 내부 전극 박막(12a)으로서, 유전체 성분인 Yb2O3를 함유시키지 않은 비교예의 시료 1은 내부 전극층의 구형상화가 일어나, 전극 도중 끊김이 발생하고, 정전 용량이, 0.83μF로 낮아지는 결과가 되었다. 또한, 내부 전극 박막(12a) 중의 Yb2O3의 함유 비율을 5.14wt%로 한 비교예의 시료는, 내부 전극층의 전극 도중 끊김이 발생하여, 정전 용량이 0.74μF로 낮아지는 결과로 되었다.
소성전 내부 전극 박막으로서, 도전체 성분 및 유전체 성분을 함유하고, 내부 전극 박막 중의 유전체 성분의 함유량을, 내부 전극 박막 전체에 대해, 0wt%보다 크고, 3wt% 이하로 함으로써, 소성후의 내부 전극층을 박층화한 경우에 있어서도, 내부 전극층의 구형상화 및 전극 도중 끊김을 유효하게 방지하고, 정전 용량의 저하를 억제할 수 있는 것을 확인할 수 있다. 또한, Yb2O3의 경우에 0wt%보다 크고, 3wt% 이하가 바람직한 것을 확인할 수 있는데, 하기의 실시예 4의 결과로부터, MgO, A12O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Lu2O3, CaTiO3, 또는 SrTiO3에 있어서도 동일한 결과를 얻을 수 있다고 생각된다.
실시예 4
소성전 내부 전극 박막(12a)의 형성에 있어서, 유전체 타겟으로서 이용한 BaTiO3 대신에 MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3 또는 SrTiO3를 이용한 이외는, 실시예 1과 동일하게 하여, 샘플을 얻었다. 각 샘플에 대해서, 전기 특성(정전용량(C), 유전 손실(tanδ))의 특성 평가를 행했다. 결과를 표 3에 표시한다. 전기 특성(정전 용량(C), 유전 손실(tanδ))은, 실시예 1과 동일하게 행했다.
<표 3>
Figure 112006088323734-PCT00003
표 3에, 각 시료에 형성한 소성전 내부 전극 박막(12a)의 두께, 니켈 및 상기 첨가한 각 산화물의 함유 비율, 정전 용량, 유전 손실(tanδ), 및 각 시료의 평 가를 표시한다.
표 3에 도시하는 바와같이, 소성전 내부 전극 박막(12a)을, 도전체 성분인 니켈과 유전체 성분인 상기 각 산화물을 함유하고, 상기 각 산화물의 함유 비율을 각각 표 3에 표시하는 wt%로 한 실시예의 각 시료는, 어느것이나 정전 용량이, 0.9μF 이상이 되고, 또한 유전 손실(tanδ)이, 0.01 미만이 되어 양호한 결과로 되었다.
소성전 내부 전극 박막으로서, 도전체 성분 및 유전체 성분을 함유하고, 내부 전극 박막중의 유전체 성분의 함유량을, 내부 전극 박막 전체에 대해, 0wt%보다 크고, 3wt% 이하로 함으로써, 소성후의 내부 전극층을 박층화한 경우에 있어서도, 내부 전극층의 구형상화 및 전극 도중 끊김을 유효하게 방지하고, 정전 용량의 저하를 억제할 수 있는 것을 확인할 수 있다.

Claims (18)

  1. 내부 전극층과 유전체층을 갖는 전자 부품을 제조하는 방법으로서,
    도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막을 형성하는 공정과,
    소성후에 유전체층이 되는 그린 시트와, 상기 소성전 내부 전극 박막을, 적층시키는 공정과,
    상기 그린 시트와 상기 소성전 내부 전극 박막의 적층체를 소성하는 공정을 가지고,
    상기 소성전 내부 전극 박막 중의 상기 유전체 성분의 함유량을, 상기 소성전 내부 전극 박막 전체에 대해, 0mol%보다 크고, 0.8mo1% 이하로 하는 것을 특징으로 하는 전자 부품의 제조 방법.
  2. 청구항 1에 있어서, 상기 소성전 내부 전극 박막 중의 상기 유전체 성분이 BaTiO3, Y2O3, 및 HfO2 중 적어도 1종을 포함하는 전자 부품의 제조 방법.
  3. 내부 전극층과 유전체층을 갖는 전자 부품을 제조하는 방법으로서,
    도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막을 형성하는 공정과,
    소성후에 유전체층이 되는 그린 시트와, 상기 소성전 내부 전극 박막을, 적층시키는 공정과,
    상기 그린 시트와 상기 소성전 내부 전극 박막의 적층체를 소성하는 공정을 갖고,
    상기 소성전 내부 전극 박막 중의 상기 유전체 성분의 함유량을, 상기 소성전 내부 전극 박막 전체에 대해, 0wt%보다 크고, 3wt% 이하로 하는 것을 특징으로 하는 전자 부품의 제조 방법.
  4. 청구항 3에 있어서, 상기 소성전 내부 전극 박막 중의 상기 유전체 성분이, BaTiO3, MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3, SrTiO3 중 적어도 1종을 포함하는 전자 부품의 제조 방법.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서, 상기 소성전 내부 전극 박막의 두께를, 0.1㎛∼1.0㎛로 하는 전자 부품의 제조 방법.
  6. 청구항 1 내지 5 중 어느 한 항에 있어서, 상기 소성전 내부 전극 박막을, 박막 형성법으로 형성하는 전자 부품의 제조 방법.
  7. 청구항 6에 있어서, 상기 박막 형성법은 스퍼터링법, 증착법, 또는 분산 도금법인 것을 특징으로 하는 전자 부품의 제조 방법.
  8. 청구항 7에 있어서, 상기 도전체 성분 및 상기 유전체 성분을 구성하게 되는 금속 재료 및 무기물을 동시에 스퍼터링함으로써, 상기 소성전 내부 전극 박막을 형성하는 전자 부품의 제조 방법.
  9. 청구항 8에 있어서, 상기 스퍼터링을 행할 때는, 도입 가스로서, 불활성 가스를 사용하고, 상기 불활성 가스의 가스 도입 압력을 0.01∼2Pa로 하는 전자 부품의 제조 방법.
  10. 청구항 1 내지 9 중 어느 한 항에 있어서, 상기 소성전 내부 전극 박막에 포함되는 유전체 성분과, 상기 그린 시트가, 실질적으로 같은 조성의 유전체를 각각 함유하는 전자 부품의 제조 방법.
  11. 청구항 1 내지 10 중 어느 한 항에 있어서, 상기 소성전 내부 전극 박막에 포함되는 유전체 성분의 평균 입경이 1∼10㎚인 전자 부품의 제조 방법.
  12. 청구항 1 내지 11 중 어느 한 항에 있어서, 상기 소성전 내부 전극 박막에 포함되는 도전체 성분이, 니켈 및/또는 니켈 합금을 주성분으로 하는 전자 부품의 제조 방법.
  13. 청구항 1 내지 12 중 어느 한 항에 있어서, 상기 적층체를 10-10∼10-2Pa의 산소 분압을 가지는 분위기 중에서, 1000℃∼1300℃의 온도로 소성하는 전자 부품의 제조 방법.
  14. 청구항 1 내지 13 중 어느 한 항에 있어서, 상기 적층체를 소성한 후에, 10-2∼100Pa의 산소분압을 가지는 분위기 중에서, 1200℃ 이하의 온도로 어닐링하는 전자 부품의 제조 방법.
  15. 청구항 1 내지 14 중 어느 한 항에 기재된 방법에 의해 제조되는 전자 부품.
  16. 내부 전극층과 유전체층이 교대로 적층되어 있는 소자 본체를 갖는 적층 세라믹 콘덴서를 제조하는 방법으로서,
    도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막을 형성하는 공정과,
    소성후에 유전체층이 되는 그린 시트와, 상기 소성전 내부 전극 박막을, 교대로 적층시키는 공정과,
    상기 그린 시트와 상기 소성전 내부 전극 박막의 적층체를 소성하는 공정을 가지고,
    상기 소성전 내부 전극 박막 중의 상기 유전체 성분의 함유량을, 상기 소성전 내부 전극 박막 전체에 대해, 0mol%보다 크고, 0.8mol% 이하로 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  17. 내부 전극층과 유전체층이 교대로 적층되어 있는 소자 본체를 갖는 적층 세라믹 콘덴서를 제조하는 방법으로서,
    도전체 성분과 유전체 성분을 함유하는 소성전 내부 전극 박막을 형성하는 공정과,
    소성후에 유전체층이 되는 그린 시트와, 상기 소성전 내부 전극 박막을, 교대로 적층시키는 공정과,
    상기 그린 시트와 상기 소성전 내부 전극 박막의 적층체를 소성하는 공정을 가지고,
    상기 소성전 내부 전극 박막 중의 상기 유전체 성분의 함유량을, 상기 소성전 내부 전극 박막 전체에 대해, 0wt%보다 크고, 3wt% 이하로 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  18. 청구항 16 또는 17에 기재의 방법에 의해 제조되는 적층 세라믹 콘덴서.
KR1020067025102A 2004-05-31 2005-05-26 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법 KR20070015445A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004161351 2004-05-31
JPJP-P-2004-00161351 2004-05-31

Publications (1)

Publication Number Publication Date
KR20070015445A true KR20070015445A (ko) 2007-02-02

Family

ID=35451117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067025102A KR20070015445A (ko) 2004-05-31 2005-05-26 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20090122462A1 (ko)
JP (1) JPWO2005117041A1 (ko)
KR (1) KR20070015445A (ko)
CN (1) CN1993785A (ko)
TW (1) TWI266341B (ko)
WO (1) WO2005117041A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941973B2 (en) 2012-04-26 2015-01-27 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651448B (zh) * 2005-06-15 2016-02-24 京瓷株式会社 层叠型压电元件及使用其的喷射装置
JP2008218974A (ja) * 2007-02-05 2008-09-18 Tdk Corp 電子部品およびその製造方法
DE102009041952B4 (de) * 2009-09-17 2017-03-30 Airbus Defence and Space GmbH Verfahren zur Herstellung eines mehrlagigen Keramiksubstrats und mehrlagiges Keramiksubstrat und dessen Verwendung
CN102906891A (zh) * 2010-05-26 2013-01-30 日本碍子株式会社 压电元件的制造方法
US8315032B2 (en) 2010-07-16 2012-11-20 Ut-Battelle, Llc High power density capacitor and method of fabrication
CN103794363A (zh) * 2011-04-01 2014-05-14 徐孝华 一种电子零件、积层陶瓷电容器及其制造方法
KR101761937B1 (ko) * 2012-03-23 2017-07-26 삼성전기주식회사 전자 부품 및 그 제조 방법
KR101504002B1 (ko) * 2013-05-21 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP6281502B2 (ja) * 2014-06-12 2018-02-21 株式会社村田製作所 積層セラミックコンデンサ
CN107573060B (zh) * 2017-09-30 2020-01-14 厦门松元电子有限公司 一种用于高耐压mlcc的陶瓷介质材料及其制备方法
JP7172927B2 (ja) * 2019-09-19 2022-11-16 株式会社村田製作所 積層セラミック電子部品、およびその製造方法
KR20220068567A (ko) * 2020-11-19 2022-05-26 삼성전기주식회사 적층형 전자 부품

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279435A (ja) * 1995-04-07 1996-10-22 Murata Mfg Co Ltd 積層型セラミックコンデンサ
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
JP2000232032A (ja) * 1999-02-10 2000-08-22 Tdk Corp 電極形成用ニッケル複合導体及び積層セラミックコンデンサ
TWI299328B (en) * 2002-01-15 2008-08-01 Tdk Corp Dielectric ceramic composition and multi-layer ceramic capacitor
JP4191496B2 (ja) * 2002-01-15 2008-12-03 Tdk株式会社 誘電体磁器組成物および電子部品
JP2004158834A (ja) * 2002-10-15 2004-06-03 Matsushita Electric Ind Co Ltd セラミック積層体及びその製造方法
US6954350B2 (en) * 2002-10-15 2005-10-11 Matsushita Electric Industrial Co., Ltd. Ceramic layered product and method for manufacturing the same
JP4073416B2 (ja) * 2004-03-31 2008-04-09 Tdk株式会社 積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941973B2 (en) 2012-04-26 2015-01-27 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same

Also Published As

Publication number Publication date
TWI266341B (en) 2006-11-11
TW200614293A (en) 2006-05-01
US20090122462A1 (en) 2009-05-14
WO2005117041A1 (ja) 2005-12-08
JPWO2005117041A1 (ja) 2008-04-03
CN1993785A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
KR20070015445A (ko) 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법
JP4449984B2 (ja) 導電性粒子の製造方法、導電性ペーストおよび電子部品の製造方法
KR100826388B1 (ko) 전자 부품 및 그 제조 방법
KR100731868B1 (ko) 내부 전극을 갖는 전자 부품의 제조 방법
KR20070015444A (ko) 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법
JP4182009B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2008053488A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
KR100814206B1 (ko) 공재 입자, 그 제조 방법, 전극 페이스트, 전자 부품의제조 방법
JP4317820B2 (ja) 積層型電子部品の製造方法
JP2007234588A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP4735071B2 (ja) 電子部品の製造方法および電子部品
JP4867948B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP4548392B2 (ja) 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法
JP4163637B2 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP4626455B2 (ja) 積層型電子部品の製造方法
JP2004221304A (ja) 内部電極を持つ電子部品の製造方法
JP2007142118A (ja) 積層型電子部品およびその製造方法
JP2007242599A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2005294318A (ja) 電子部品の製造方法および電子部品
JP2005101547A (ja) 電子部品の製造方法および電子部品
JP2005093993A (ja) 電子部品の製造方法および電子部品
JP2005033193A (ja) 電子部品の製造方法および電子部品

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
NORF Unpaid initial registration fee