CN100543938C - 离子注入掩模、碳化硅半导体器件及它们的制造方法 - Google Patents

离子注入掩模、碳化硅半导体器件及它们的制造方法 Download PDF

Info

Publication number
CN100543938C
CN100543938C CNB2006101083435A CN200610108343A CN100543938C CN 100543938 C CN100543938 C CN 100543938C CN B2006101083435 A CNB2006101083435 A CN B2006101083435A CN 200610108343 A CN200610108343 A CN 200610108343A CN 100543938 C CN100543938 C CN 100543938C
Authority
CN
China
Prior art keywords
ion
film
trapping layer
ion trapping
injecting mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101083435A
Other languages
English (en)
Other versions
CN1909191A (zh
Inventor
野中贤一
桥本英喜
横山诚一
岩黑弘明
西川恒一
清水正章
福田裕介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Honda Motor Co Ltd
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Shindengen Electric Manufacturing Co Ltd filed Critical Honda Motor Co Ltd
Publication of CN1909191A publication Critical patent/CN1909191A/zh
Application granted granted Critical
Publication of CN100543938C publication Critical patent/CN100543938C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明披露了一种离子注入掩模(10)的制造方法，该方法包括以下步骤：在半导体基材(11)的整个表面上形成作为保护膜的氧化物膜(12)；在所述氧化物膜(12)上形成金属薄膜(13)；在所述金属薄膜(13)上形成由离子阻止性金属构成的离子阻止层(14)。所得的离子注入掩模(10)可以用来形成较深的选择性导电区域。

Description

离子注入掩模、碳化硅半导体器件及它们的制造方法
技术领域
本发明涉及在用于在半导体基材上形成导电区域的离子注入方法中所使用的离子注入掩模、其制造方法、使用离子注入掩模的碳化硅半导体器件及其制造方法。
背景技术
由于碳化硅(SiC)半导体与硅相比具有较大的带隙，因此它具有更高的耐电压性和更好的耐热性，并且预计当应用于功率器件时具有很大的潜力。
由此图11和12分别显示了作为SiC功率器件的典型例的结型场效应晶体管100的截面图和俯视图。图12描述了具有5个源极的结型场效应晶体管100的例子。图11描述了沿图12的线B-B截取的截面中的结构放大图。该结型场效应晶体管100由作为n型低电阻层的漏极区101；作为n型高电阻层的漂移区102；作为n型低电阻区的源极区103；作为包围源极区而形成的p型低电阻区的栅极区104；和包括漏极105、源极106及栅极107的三种类型的电极构成。在该结构中，高电阻的n-层102通过在低电阻的n+SiC基材(101)上外延生长而形成。基材构成了作为主电极之一的漏极区101。在高电阻的n-层102的表面上提供作为另一种主电极的源极区103。每一个源极106都为细长形，并且多个源极106彼此分隔排列，如图12所示。作为控制电极的栅极107围绕源极106布置。在源极106和漏极105之间流动的电流通过施加于栅极107的信号而接通和断开。
由于所用材料的性质不同，因此通常不能将硅方法直接用于该SiC器件的生产，开发新的加工技术已成为主要问题。一个例子是在图11所示的情况中用于形成p+栅极区104或另一选择性导电区域的技术。当形成栅极区104作为选择性导电区域时不能采用通常和硅一起使用的热扩散法。这是因为用来控制半导体的电导率的SiC中的杂质具有低扩散系数。鉴于此，专门和SiC一起使用离子注入以形成栅极区104作为选择性导电区域。
图13是在制造阶段结型场效应晶体管100的部分截面图，其中栅极区通过离子注入形成。与图11中所示的元件相似的元件以相同的符号表示。如图13所示，在离子注入时，事先提供具有开口108的掩模109以防止杂质离子注入除将形成栅极区104之外的区域中的SiC中，然后按照箭头110所示将杂质离子引向整个表面，使得离子仅被注入在所需区域中。需要高注入能以形成深的栅极区，并且当不可能使用传统硅所采用的掩模材料和厚度时，必须制备专用的掩模。可利用的文献(Research &Development Association for Future Electron Devices，“2002 Report on theResults Commissioned by the New Energy and Industrial TechnologyDevelopment Organization，Development of Ultralow-loss Power DevicesTechnology，Element Processing Technology”)中披露了一个例子，其中使用厚度为3.2μm且通过化学气相沉积(CVD)形成的二氧化硅(SiO2)膜作为掩模，通过在1.4MeV的最大能量下的离子注入使用铝离子形成栅极。由此形成深度约为2μm的栅极区。还已证实对按此方式形成的结型场效应晶体管中的栅极施加反向电压能够导致通道被阻塞并断开晶体管。具体地，已经证实展示出了常合型特征，从而当向栅极施加负电压时能够断开结型场效应晶体管。
对于当异常情况导致栅极的控制信号被切断时能够断开的功率器件存在很高的需求。该功率器件的一个重要条件是它们具有常断型特征。在前述出版物(Research & Development Association for Future ElectronDevices，“2002 Report on the Results Commissioned by the New Energy andIndustrial Technology Development Organization，Development ofUltralow-loss Power Devices Technology，Element Processing Technology”)中，可以获得约为2μm的栅极深度，但结型场效应晶体管具有常合型特征。鉴于此，需要形成更深的栅极以使由常合型特征变成常断型特征，在所述常合型特征中，向栅极施加负电压以断开器件，在所述成常断型特征中，在栅极电压为0V时使器件保持断开。为了形成更深的栅极区作为选择性导电区域，必须注入具有更高能量的离子。然而，在使用由SiO2等构成的传统掩模的情况中，高能离子的注入会造成以下问题，即离子通过掩模并注入到除了掩模中的开口之外的区域。另一问题在于由于SiC通过掩模中的开口而暴露，因此栅极区会受到污染，选择性导电区域的品质下降。
发明内容
因而，需要可以用来形成比传统惯例更深的选择性导电区域并生产更高品质的选择性导电区域的离子注入掩模；需要该离子注入掩模的制造方法；需要使用该离子注入掩模的碳化硅半导体器件；以及该器件的制造方法。
在一个方面中，本发明提供了一种离子注入掩模，该离子注入掩模包含形成于半导体基材的整个表面上的作为保护膜的氧化物膜、由离子阻止性金属构成的离子阻止层和布置在氧化物膜与离子阻止层之间以将氧化物膜和离子阻止层粘结在一起的金属薄膜。
在该构成中，离子阻止层由比传统掩模中所使用的二氧化硅膜更致密的金属构成。因而，其中有该离子阻止层作为构成要素的离子注入掩模比传统掩模具有更高的阻止离子的能力。因此，离子阻止层能够在更高的能量下阻止离子，并因此通过使用具有离子阻止层作为构成要素的离子注入掩模注入离子可以在半导体中形成更深的选择性导电区域。
优选在离子注入掩模中所用的金属薄膜比在离子阻止层中使用的金属更易氧化。
在该构成中，构成离子注入掩模的金属薄膜比在离子阻止层中使用的金属更易氧化。因此，氧化物膜的氧原子与金属薄膜的金属原子之间的原子间键比氧化物膜与离子阻止层的金属原子之间的原子间键更强，因而离子阻止层与氧化物膜之间的金属薄膜起到防止离子阻止层剥离的作用。
优选在离子注入掩模中使用的氧化物膜是二氧化硅膜，优选金属薄膜是使用选自钛、锆、钒、铌、铪和铬中的至少一种元素获得的薄膜，并优选离子阻止层中所用的金属是钼或钨。
在该构成中，离子阻止层由比用作传统离子注入掩模的二氧化硅膜更致密的钼或钛构成。因而，离子阻止层比二氧化硅膜具有更高的阻止离子的能力。因此，该离子阻止层能够在更高的能量下阻止离子，并通过使用具有离子阻止层作为构成要素的离子注入掩模注入离子可以在半导体中形成更深的选择性导电区域。并且，由钛、锆、钒、铌、铪或铬制成并用作构成离子注入掩模的金属薄膜的薄膜比在离子阻止层中所用的钼或钨更易氧化。因而，氧化物膜的氧原子与金属薄膜的钛、锆、钒、铌、铪或铬原子之间的原子间键比氧化物膜与离子阻止层中的钼或钨原子之间的原子间键更强。因此，由钛、锆、钒、铌、铪或铬制成并布置在离子阻止层与氧化物膜之间的薄膜起到防止离子阻止层剥离的作用。
本发明还提供了一种离子注入掩模，该离子注入掩模包含形成于半导体基材的整个表面上的作为保护膜的氮化物膜、由离子阻止性金属构成的离子阻止层和布置在氮化物膜与离子阻止层之间以将氮化物膜和离子阻止层粘结在一起的金属薄膜。
在该构成中，离子阻止层由比传统掩模中所使用的二氧化硅膜更致密的金属构成。因而，其中具有该离子阻止层作为构成要素的离子注入掩模比传统掩模具有更高的阻止离子的能力。因此，离子阻止层能够在更高的能量下阻止离子，并因此通过使用具有离子阻止层作为构成要素的离子注入掩模注入离子可以在半导体中形成更深的选择性导电区域。
优选在离子注入掩模中所用的金属薄膜比在离子阻止层中使用的金属更易氮化。
在该构成中，构成离子注入掩模的金属薄膜比在离子阻止层中所使用的金属更易形成氮化物。因此，氮化物膜的氮原子与金属薄膜的金属原子之间的原子间键比氮化物膜与离子阻止层的金属原子之间的原子间键更强，因而离子阻止层与氮化物膜之间的金属薄膜起到防止离子阻止层剥离的作用。
优选在离子注入掩模中使用的氮化物膜是氮化硅膜，优选金属薄膜是使用选自钛、锆、钒、铌、铪和铬中的至少一种元素获得的薄膜，并优选离子阻止层中所用的金属是钼或钨。
在该构成中，离子阻止层由比用作传统离子注入掩模的二氧化硅膜更致密的钼或钛构成，因而离子阻止层比二氧化硅膜具有更高的阻止离子的能力。因此，该离子阻止层能够在更高的能量下阻止离子，并因此通过使用具有离子阻止层作为构成要素的离子注入掩模注入离子可以在半导体中形成更深的选择性导电区域。并且，由钛、锆、钒、铌、铪或铬制成并用作构成离子注入掩模的金属薄膜的薄膜比在离子阻止层中所用的钼或钨更易氮化。因而，氮化物膜的氮原子与金属薄膜的钛、锆、钒、铌、铪或铬原子之间的原子间键比氮化物膜与离子阻止层中的钼原子或钨原子之间的原子间键更强。因此，由钛、锆、钒、铌、铪或铬制成并布置在离子阻止层与氮化物膜之间的薄膜起到防止离子阻止层剥离的作用。
此外，本发明提供了离子注入掩模的制造方法，该方法包括用于在半导体基材的整个表面上形成作为保护膜的氧化物膜的氧化物膜形成步骤、用于在氧化物膜上形成金属薄膜的金属薄膜形成步骤和用于在金属薄膜上形成由离子阻止性金属构成的离子阻止层的离子阻止层形成步骤。
优选在离子注入掩模的制造方法中所用的金属薄膜比在离子阻止层中使用的金属更易氧化。
优选在离子注入掩模的制造方法中使用的氧化物膜是二氧化硅膜，优选金属薄膜是使用选自钛、锆、钒、铌、铪和铬中的至少一种元素获得的薄膜，并优选离子阻止层中所用的金属是钼或钨。
本发明还提供了离子注入掩模的制造方法，该方法包括用于在半导体基材的整个表面上形成作为保护膜的氮化物膜的氮化物膜形成步骤、用于在氮化物膜上形成金属薄膜的金属薄膜形成步骤和用于在金属薄膜上形成由离子阻止性金属构成的离子阻止层的离子阻止层形成步骤。
优选在离子注入掩模的制造方法中所用的金属薄膜比在离子阻止层中使用的金属更易氮化。
优选在离子注入掩模的制造方法中使用的氮化物膜是氮化硅膜，优选金属薄膜是使用选自钛、锆、钒、铌、铪和铬中的至少一种元素获得的薄膜，并优选离子阻止层中所用的金属是钼或钨。
此外，本发明提供了一种碳化硅半导体器件，该碳化硅半导体器件包含形成于作为第一导电性低电阻层的碳化硅半导体基材上的第一导电性高电阻层；由第一导电性低电阻层构成的源极区；作为通过使用如上所述配置的离子注入掩模的离子注入形成的第二导电性低电阻层的栅极区；和源极、栅极以及漏极。
本发明还提供了一种碳化硅半导体器件的制造方法，该方法包括用于在作为第一导电性低电阻层的碳化硅半导体基材上形成第一导电性高电阻层的高电阻层形成步骤；用于形成将构成源极区的第一导电性低电阻层的低电阻层形成步骤；用于形成作为通过使用具有上述构成的离子注入掩模的离子注入形成的第二导电性低电阻层的栅极区的栅极区形成步骤；和用于形成源极、栅极以及漏极的电极形成步骤。
根据本发明，离子阻止层由比传统掩模中所用的二氧化硅膜更致密的金属构成，因而具有该离子阻止层作为构成要素的离子注入掩模比传统掩模具有更高的阻止离子的能力。因此，该离子阻止层能够在更高的能量下阻止离子，并因此通过使用具有该离子阻止层作为构成要素的离子注入掩模注入离子可以在半导体中形成更深的选择性导电区域。而且，构成该离子注入掩模的金属薄膜比在离子阻止层中使用的金属更易氧化，因而氧化物膜的氧原子与金属薄膜的金属原子之间的原子间键比氧化物膜与离子阻止层的金属原子之间的原子间键更强。因此，布置在离子阻止层与氧化物膜之间的金属薄膜起到防止离子阻止层剥离的作用。
根据本发明，离子注入掩模是由多种材料构成的多层膜，因而通过控制蚀刻条件以使蚀刻速率根据材料的类型而不同，可以容易地仅保留氧化物膜或氮化物膜。半导体基材能够受残留的未蚀刻的氧化物膜或氮化物膜保护而免受污染。因而，该方法稳定并具有很高的品质。
根据本发明，能够在上述半导体中形成更深的选择性导电区域，并且该方法稳定且具有很高的品质。因而，能够制造高品质的碳化硅半导体器件。
附图说明
下面，将通过实施例并仅参考附图对本发明的一些优选实施方式进行详细描述，其中
图1是显示根据本发明的实施方式的离子注入掩模的基本结构的纵向截面图；
图2是显示根据本发明的实施方式的离子注入掩模的基本结构的平面图；
图3是描绘当以3MeV的能量注入铝离子时模拟铝在二氧化硅以及钼中的分布的结果的图；
图4是描述根据本发明的实施方式中的离子注入掩模的制造方法制造离子注入掩模的步骤的流程图；
图5A～5F是在根据本发明的实施方式中的离子注入掩模的制造方法制造离子注入掩模的各种步骤中的半导体基材的截面图；
图6是当将铝离子注入通过在半导体基材上形成钼膜而获得的试样中时半导体表面上的铝浓度的测量结果图；
图7是本发明的实施方式中的碳化硅半导体器件的部分截面图；
图8A～8C是描述本发明实施方式中的结型场效应晶体管的操作的图；
图9是显示根据本发明实施方式中的碳化硅半导体器件的制造方法的结型场效应晶体管的制造步骤的流程图；
图10A～10F是在根据本发明实施方式中的碳化硅半导体器件的制造方法制造结型场效应晶体管的各种步骤中的半导体基材的截面图；
图11是传统结型场效应晶体管的部分截面图；
图12是传统结型场效应晶体管的平面图；和
图13是在通过离子注入形成栅极区的阶段结型场效应晶体管的截面图。
具体实施方式
首先参考分别显示本发明的离子注入掩模10的基本结构的纵向截面图和俯视图的图1和2。该离子注入掩模10例如可以在制造SiC功率器件时的离子注入过程中使用。鉴于此，描述用于制造SiC结型场效应晶体管的栅极区的掩模作为例子。图2显示了在制造过程中从基材11的顶部向下看时的部分离子注入掩模10，其中提供开口17以形成作为布置在5个源极区周边的选择性导电区域的栅极区。图1显示了沿图2中线段A-A的截面结构的放大图。通过形成漏极区、源极区和在栅极区形成之前形成的其他区域以在SiC基材11上形成结构，但由于本实施方式仅试图描述离子注入掩模的结构，因此忽略了这些结构。
离子注入掩模10包含由二氧化硅(SiO2)膜构成并形成于SiC基材11的整个表面上的第一氧化物膜12、由钛(Ti)构成并形成于第一氧化物膜12上的第一金属薄膜13、由钼(Mo)构成并形成于第一金属薄膜13上的离子阻止层14、由钛构成并形成于离子阻止层14上的第二金属薄膜15和由二氧化硅(SiO2)膜构成并形成于第二金属薄膜15上的第二氧化物膜16。生成开口17，仅保留第一氧化物膜12从而注入离子以形成栅极区。
离子阻止层14由比传统掩模中所用的二氧化硅膜更致密的金属构成。具有该离子阻止层14作为构成要素的离子注入掩模10因而具有比传统掩模更大的阻止离子的能力。因而，离子阻止层14能够阻止更高能量的离子，具有该离子阻止层14作为构成要素的离子注入掩模10能够用来注入更高能量的离子，由此在半导体中形成更深的选择性导电区域(栅极区)同时离子能够充分地被掩模部位所阻止。
离子阻止层14中所用的金属钼易于通过溅射装置或气相沉积装置形成，或者也易于进行蚀刻。具体地，可以使用传统的半导体处理设备而无需改进以进行其中采用了钼的加工。此外，钼与SiC基材11之间的热膨胀系数仅存在很小的差异。因而，当在高温下形成由钼构成的离子阻止层14然后基材恢复到室温时作用于离子阻止层14的热应力很小。因此，在离子阻止层14中不容易形成裂纹，并能够形成高品质的离子阻止层14。因而，由于该离子阻止层14能够更令人满意地减少离子注入。
在构成离子注入掩模10的第一金属薄膜13和第二金属薄膜15中所用的钛薄膜比在离子阻止层14中使用的金属钼更易于氧化。具体地，氧化物膜12、16中的氧原子与金属薄膜13、15的钛原子之间的原子间键比氧化物膜12、16与离子阻止层14的钼原子之间的原子间键更强。因而，由离子阻止层14和氧化物膜12、16之间的钛薄膜构成的金属薄膜13、15作为粘结层以防止离子阻止层14剥离。
下面将描述钛比钼更易氧化的原因。将氧化反应的标准自由能变化(或是通过将熵变加到标准自由能变化上获得的标准生成焓变)用来测定在离子注入掩模10的操作温度下的氧化反应的容易程度。据信在氧化反应中标准自由能变化具有较大的负绝对值的氧化反应更易发生。表1显示了各种金属的用于氧化反应的每摩尔金属的标准生成焓变ΔH°。
表1
 
金属 ΔH°(kJ/mol)
Ti -916.3
Zr -1094.5
Hf -1120.9
V -736.8
Nb -800.0
Cr -581.2
W -569.9
Mo -543.5
如表1中所示，对于钼氧化反应中的标准生成焓变为-543.5(kJ/mol)，对于钛氧化反应中的标准生成焓变为-916.3(kJ/mol)。从而，钛在氧化反应中具有比钼更大的标准生成焓变的负绝对值。因而，可以说钛比钼更易氧化，原因是从这些值中减去氧化反应中熵变得到的标准自由能的负绝对值也是钛比钼更大。
通过常用的溅射装置或气相沉积装置钛也更易于形成膜，且更易于进行蚀刻。因而，钛适合于用作第一金属薄膜和第二金属薄膜中使用的金属。除了钛之外的其他材料也可以用作金属薄膜13、15，只要该材料能够在通常所用的半导体加工中使用、易于氧化并能够充分用作粘结层即可。除了钛之外的其他可能的例子包括锆、钒、铌、铪和铬。
形成第二氧化物膜16作为对形成离子阻止层14的钼进行蚀刻时的掩模。如果可以在钼层上直接形成光致抗蚀剂，则不需要第二金属薄膜15和第二氧化物膜16。然而，在加工装置的反应体系中，其中在传统CF4/O2气体混合物中利用反应性离子蚀刻(RIE)对钼进行蚀刻，不能直接在钼上形成光致抗蚀剂，因而要在该体系中提供第二氧化物膜16。
图1中所示的离子注入掩模10用作履行用于在3MeV或高于3MeV下注入铝离子的阻止层功能的掩模结构。主要用作用于阻止高能离子的离子阻止层14的钼是能够通过半导体加工装置形成厚度为数微米的膜的材料，并具有很高的阻止离子的能力，非常易于进行半导体加工，并具有接近半导体材料的热膨胀系数。
除了钼之外，钨是能够用于离子阻止层14的材料的另一例子，这是因为钨也具有上述性质。如表1所示，对于钨氧化反应中的标准生成焓变是-569.9(kJ/mol)，是比氧化反应中钛的标准生成焓变-916.3(kJ/mol)更低的负绝对值。钨与钼一样难以氧化。因而，通过使用钛薄膜作为第一金属薄膜13，其中使用钨的离子阻止层14更难以从第一氧化物膜12上剥离。此外，钨与SiC之间的热膨胀系数的差异很小。因而，当在高温下形成由钨构成的离子阻止层14然后恢复至室温时，在离子阻止层14中不易形成裂纹，这是因为在离子阻止层14中仅产生极微小的热应力。因此，使用钨使得能够形成高品质的离子阻止层14，并能够形成令人满意地阻止离子注入的离子注入掩模。
图3显示了用于证实钼阻止离子的高能力而进行的模拟的结果。图3显示了当铝以3MeV注入时模拟铝在二氧化硅和钼中分布的结果。横轴表示注入的深度，纵轴表示铝的浓度。白色圆点P10表示当将铝离子注入钼中时在各注入深度的铝的浓度。黑色圆点P11表示当将铝离子注入二氧化硅中时在各注入深度的铝的浓度。对于二氧化硅，铝的浓度由约为1×1019cm-3的最高浓度下降三个数量级至1×1016cm-3时的厚度约为3μm，对于钼约为1.7μm。因此，当将钼用于阻止层时，预计掩模厚度将减少约一半。
在离子注入的过程中，优选半导体的表面不暴露而是被二氧化硅膜等覆盖以防止污染。因而，在本发明中，如图1中所示，半导体表面被由二氧化硅膜构成的第一氧化物膜12覆盖。
如上所述，离子注入掩模10能够在3MeV或更高的能量下阻止铝离子。而且，由于SiC基材11的热膨胀系数与离子阻止层14中所用的钨或钼的热膨胀系数之间的差异很小，因此当温度从形成离子阻止层14时所用的高温恢复至室温时只有少量的热应力作用于离子阻止层14。因而可以形成高品质的离子注入掩模10。此外，能够防止离子阻止层14发生剥离，这是因为将由比钼或钨更易氧化的钛构成的第一金属薄膜13布置在第一氧化物膜12与离子阻止层14之间。
在确保相对于二氧化硅的蚀刻选择比的条件下，可以采用反应性离子蚀刻(RIE)或其他半导体方法来对钼进行加工。当使用最顶层的第二氧化物膜16作为掩模对钼或钨进行蚀刻时，通过使用使得第一氧化物膜12与钼或钨具有高蚀刻速率比的条件能够以高速蚀刻钼或钨。当钛和钼或钨的蚀刻完成后，当SiC上的第一氧化物膜12暴露时蚀刻速率下降，因而易于在此刻停止蚀刻。由此易于完成蚀刻过程，而保护SiC表面免受污染的第一氧化物膜12仅受到极微小的蚀刻。此外，当蚀刻终止时通过结合使用光干涉进行探测的方法能够更精确地控制蚀刻过程。
图4是描述根据本发明的离子注入掩模10的制造方法的流程图。离子注入掩模10的制造方法包括用于在半导体基材的整个表面上形成由二氧化硅膜构成的第一氧化物膜12的第一氧化物膜形成步骤(步骤S11)、用于在第一氧化物膜12上形成由钛构成的第一金属薄膜13的第一金属薄膜形成步骤(步骤S12)、用于在第一金属薄膜13上形成由钼构成的离子阻止层14的离子阻止层形成步骤(步骤S13)、用于在离子阻止层14上形成由钛构成的第二金属薄膜15的第二金属薄膜形成步骤(步骤S14)和用于在第二金属薄膜15上形成由二氧化硅膜构成的第二氧化物膜16的第二氧化物膜形成步骤(步骤S15)。如上所述，步骤S14、步骤S15和步骤S17对于一些加工装置来说可以省略。在该制造方法中第一金属薄膜13和第二金属薄膜15中所用的钛比离子阻止层14中使用的钼更易氧化。离子注入掩模10的制造方法还具有抗蚀剂图案形成步骤(步骤S16)、第二氧化物膜蚀刻步骤(步骤S17)和离子阻止层蚀刻步骤(步骤S18)。
下面，图5A～5F是描述形成本发明的离子注入掩模10的方法的图。将从4H-SiC的(0001)表面偏离(offset)8°的基材用于基材11(图5A)。在第一氧化物膜形成步骤(步骤S11)中，洗涤基材11然后进行热氧化以在SiC表面形成二氧化硅膜。该层构成第一氧化物膜12。在该例中，通过在干燥的氧气气氛中在1100℃的温度下氧化20小时可以形成约50nm的氧化物膜。氧化物膜12也可以通过化学气相沉积(CVD)形成。
下面，在第一金属薄膜形成步骤(步骤S12)中，厚度为50nm的钛通过溅射沉积以形成第一金属薄膜13。在离子阻止层形成步骤(步骤S13)中，通过溅射沉积厚度为2.3μm的钼从而形成离子阻止层14。
离子阻止层14中所用的2.3μm的钼厚度由图6中所示的实验结果确定。图6显示了对通过在Si半导体表面上形成Mo膜而获得的试样以11个步骤在最大注入能量为3MeV和Al浓度为5×1019cm-3下进行离子注入，然后测量Si半导体表面上的Al浓度的结果。横轴表示钼的厚度，纵轴表示半导体表面上的铝浓度。实际的离子注入需要比计算值更厚的Mo层，这是应为在图3中所示的模拟结果中未预测所注入离子的轻微倾斜的分布，但很显然Al离子可以被厚度为2.3μm的钼充分阻止。由此，在本实施方式中，离子阻止层14采用2.3μm的厚度。在厚度为2.3μm或更大时Al的浓度没有变化，据信这是由于所用的测量装置的检测限所致。
在第二金属薄膜形成步骤(步骤S14)中，厚度为50nm的钛随后通过溅射进行沉积从而形成第二金属薄膜15。
在第二氧化物膜形成步骤(步骤S15)中，随后通过CVD或其他方法形成1.2μm的二氧化硅膜。该层构成第二氧化物膜16。图5B中所示的离子注入多层膜可以通过上述步骤形成。此处所用的层厚仅是一个例子并且可以根据将形成的离子注入层的深度而适当改变。
多层膜形成后，进行下列过程。在抗蚀剂图案形成步骤(步骤S16)中，光致抗蚀剂图案首先以常用的光刻步骤在多层膜上用光致抗蚀剂18形成(图5C)。
在第二氧化物膜形成步骤(步骤S17)中，随后使用光致抗蚀剂18作为掩模加工由二氧化硅膜构成的第二氧化物膜16(图5D)。例如，可以通过CHF3、氩气、氧气等的气体混合物中的反应性离子蚀刻(RIE)来蚀刻二氧化硅膜。
二氧化硅膜被蚀刻后，用氧等离子体除去光致抗蚀剂18。
然后，在离子阻止层蚀刻步骤(步骤S18)中，在CF4和氧气的气体混合物中使用二氧化硅膜作为掩模利用RIE等蚀刻第二金属薄膜15、离子阻止层14和第一金属薄膜13(Ti/Mo/Ti层)(图5E)。通过调节蚀刻条件可以使Mo/二氧化硅膜的蚀刻速率比增加到3或更大。当最底部的钛层(第一金属薄膜13)的蚀刻完成时终止蚀刻。
易于保留最底部的第一氧化物膜12而完成该过程，原因是第一氧化物膜12在具有较低蚀刻速率的条件下被蚀刻。通过使用基材上的观测区通过在基于光干涉监控蚀刻状态的同时进行蚀刻能够实现更精确的控制。
在高能(例如，3MeV)下铝离子如箭头20所示从如上所述形成的离子注入掩模的顶部注入，由此铝离子通过开口17被注入至基材11中，并形成选择性导电区域21(栅极区)(图5F)。
在3MeV的最大能量和1×1019cm-3的浓度下通过使用如上所述制造的离子注入掩模10注入铝离子，发现以铝的浓度降至1×1016cm-3的地点所定义的注入深度约为2.5μm。而且，在温度为800℃进行注入的情况中，没有出现图案破坏等任何问题。使用这些技术来形成结型场效应晶体管，并获得了令人满意的特性。
图7显示了根据本发明实施方式的碳化硅半导体器件30(结型场效应晶体管的例子)的部分结构的截面图。使用上述离子注入掩模10形成该器件。结型场效应晶体管30具有作为n型低电阻层的漏极区31；作为n型高电阻层的漂移区32；作为n型低电阻区的源极区33；作为围绕源极区33形成的p型低电阻区的栅极区34；和漏极35、源极36以及栅极37。在该结构中，高电阻的n-层(32)通过在低电阻的n+SiC基材上外延生长而形成。基材构成了作为主电极之一的漏极区31。在高电阻的n-层(32)的表面上提供构成另一主电极的源极区33。与图14中所示的传统结型场效应晶体管100类似，每一个源极区33和源极36都为细长形，多个源极36彼此分隔排列。作为控制电极的栅极37环绕源极36设置。在源极36和漏极35之间流动的电流通过施加于栅极37的信号而接通和断开。当在该结型场效应晶体管30中形成栅极区34时，在高能下使用离子注入掩模10注入铝离子，由此形成比图11中所示的传统结型场效应晶体管100的栅极区104更深的栅极区34。
图8A～8C是描述根据本发明实施方式的结型场效应晶体管30的操作的图。图8A显示了在结型场效应晶体管30中在源极36和漏极35之间施加漏电压VD的状态，和向栅极37施加等于或小于夹断电压的电压的状态。此时，耗尽区dr在栅极区34的漂移区内扩展，来自源极区33的电子(箭头e)被耗尽层dr阻断且不能通过漂移区。如图8B中所示，当向栅极37施加等于或大于夹断电压的电压时，耗尽层生长得较小，电子(箭头e2)在源极36与漏极35之间通过，并有电流流通。同样，当如图8C中所示进一步向栅极37施加电压时，从栅极区34将空穴(箭头h1)注入在漂移区32中。由此从源极区33注入电子(箭头e1)，高电阻层32的电导率发生变化以满足电荷平衡条件。高电阻层32的电导率由此发生变化且导通电阻减小。
如图11中所示的由传统制造方法制造的结型场效应晶体管100不具有很深的栅极区104，因而具有常合特征，其夹断电压为0V或更小。然而，本发明的结型场效应晶体管30具有很深的栅极区34，因而具有常断特征，其夹断电压为0V或更大。
因而，当发生异常阻断了对栅极的控制信号时，根据本发明的结型场效应晶体管30具有处于断开的特征。
下面，将对根据本发明的实施方式的碳化硅半导体器件的制造方法进行描述。
图9是显示利用根据本发明实施方式的碳化硅半导体器件的制造方法制造结型场效应晶体管的步骤的流程图。图10A～10F是这些步骤各自的截面结构图。碳化硅半导体器件的制造方法具有用于在第一导电性(n+型)碳化硅半导体基材31上形成n-型高电阻层32的高电阻层形成步骤(步骤S21)、用于形成将构成源极区的第一导电性(n+型)低电阻层33的低电阻层形成步骤(步骤S22)、通过使用离子注入掩模10注入离子以形成第二导电性(p+型)栅极区34的栅极区形成步骤(步骤S23)和用于形成源极36、栅极37以及漏极35的电极形成步骤(步骤S24)。
在高电阻层形成步骤(步骤S21)中，通过在SiC(碳化硅)高浓度n型基材31上外延生长而形成通过以作为杂质的厚度为10μm浓度为1×1016cm-3的氮掺杂该层所获得的SiC层32(图10A)。然后在低电阻层形成步骤(步骤S22)中，通过在SiC层32上进行离子注入而形成以作为杂质的厚度为0.2μm～0.4μm浓度为1×1019cm-3～5×1019cm-3的氮掺杂该层所获得的源极层33(图10B)。
下面，在栅极区形成步骤(步骤S23)中，通过选择性离子注入形成p-型栅极区。在图10C中，首先，在表面上形成本发明的离子注入掩模10以保护未形成栅极区的区域。图10C和10D中的附图标记12表示二氧化硅膜。
形成了离子注入掩模10后，进行高能离子注入(箭头A)以形成栅极区34(图10D)。
离子注入后，通过蚀刻除去离子注入掩模10(图10E)。
离子注入后，半导体中所注入的离子被电活化，并进行活化热处理以除去离子注入时所形成的晶体缺陷。例如，通过使用高频热处理炉等在约1700℃～1800℃的高温下进行热处理约10分钟。使用氩气作为氛围气。
然后，形成源极36、栅极37和漏极35(图10F)。将镍或钛用于源极36和漏极35，将钛或铝等用于栅极37。通过气相沉积或溅射形成各电极。干式蚀刻、湿式蚀刻、剥离(lift-off)或其他方法与光刻法一同使用以形成图案。电极形成后，进行热处理以减小金属与半导体之间的接触电阻。热处理在800℃～1000℃下进行约10分钟～30分钟。
最后进行上层配线步骤以将各单独的源极结合成一个电极。例如，在形成CVD氧化物膜等作为层间膜后，通过光刻和蚀刻除去源极36上的CVD氧化物膜，然后再沉积上层电极。使用铝作为电极材料。
由此可以制造如图7中所示的具有常断特征的高功能碳化硅半导体器件30。层厚、离子注入的能量和在本实施方式中所给出的其他具体数值仅仅是例子，并且可以在能够实现本发明的范围内进行适当变化。
在本实施方式中，使用钼作为离子阻止层14，但也可以使用钨。将二氧化硅用于第一氧化物膜12和第二氧化物膜16，但第一氧化物膜12和第二氧化物膜16并不仅仅限于该材料，而是可以由除了二氧化硅膜之外的氧化物膜形成。也可以使用氮化硅膜或除了氮化硅之外的其他氮化物膜来代替第一氧化物膜12和第二氧化物膜16。此时，可以将常规半导体加工应用于上述的第一金属薄膜13和第二金属薄膜15，也可以使用比离子阻止层14中所用金属更易形成氮化物且能够充分用作粘结层的材料。例如，对于第一金属薄膜13和第二金属薄膜15来说优选钛薄膜。
在如图1中所示的本发明的离子注入掩模10中，第一氧化物膜12、第一金属薄膜13、离子阻止层14、第二金属薄膜15和第二氧化物膜16均由单层构成，但这些膜也可以与其他材料结合以多层形成，只要这些膜能够实现相同的功能即可。例如，作为粘结层的第一金属薄膜13可以具有包含钛等的多层结构。
本发明可以用作当通过离子注入在半导体基材上形成栅极区或其他选择性导电性区域时使用的离子注入掩模；可以用作该离子注入掩模的制造方法；可以用作碳化硅半导体器件的制造方法；以及用作使用该制造方法制造的碳化硅半导体器件。

Claims (14)

1.一种离子注入掩模，所述离子注入掩模包含：
在半导体基材(11)的整个表面上形成的作为保护膜的氧化物膜(12)；
由离子阻止性金属构成的离子阻止层(14)；和
布置在所述氧化物膜(12)与所述离子阻止层(14)之间以将所述氧化物膜(12)与所述离子阻止层(14)粘结在一起的金属薄膜(13)。
2.如权利要求1所述的离子注入掩模，其中
所述金属薄膜(13)比所述离子阻止层(14)中所用的金属更易氧化。
3.如权利要求1所述的离子注入掩模，其中
所述氧化物膜(12)是二氧化硅膜；
所述金属薄膜(13)是使用选自钛、锆、钒、铌、铪和铬中的至少一种元素获得的薄膜；和
所述离子阻止层中使用的金属是钼或钨。
4.一种离子注入掩模，所述离子注入掩模包含：
在半导体基材(11)的整个表面上形成的作为保护膜的氮化物膜；
由离子阻止性金属构成的离子阻止层(14)；和
布置在所述氮化物膜与所述离子阻止层(14)之间以将所述氮化物膜与所述离子阻止层(14)粘结在一起的金属薄膜(13)。
5.如权利要求4所述的离子注入掩模，其中
所述金属薄膜(13)比所述离子阻止层(14)中所用的金属更易于形成氮化物。
6.如权利要求4所述的离子注入掩模，其中
所述氮化物膜是氮化硅膜；
所述金属薄膜(13)是使用选自钛、锆、钒、铌、铪和铬中的至少一种元素获得的薄膜；和
所述离子阻止层中使用的金属是钼或钨。
7.一种离子注入掩模的制造方法，所述方法包括以下步骤：
在半导体基材(11)的整个表面上形成氧化物膜(12)作为保护膜；
在所述氧化物膜(12)上形成金属薄膜(13)；和
在所述金属薄膜(13)上形成由离子阻止性金属构成的离子阻止层(14)。
8.如权利要求7所述的方法，其中
所述金属薄膜(13)比所述离子阻止层(14)中所用的金属更易氧化。
9.如权利要求7所述的方法，其中
所述氧化物膜(12)是二氧化硅膜；
所述金属薄膜(13)是使用选自钛、锆、钒、铌、铪和铬中的至少一种元素获得的薄膜；和
所述离子阻止层(14)中使用的金属是钼或钨。
10.一种离子注入掩模的制造方法，所述方法包括以下步骤：
在半导体基材(11)的整个表面上形成氮化物膜作为保护膜；
在所述氮化物膜上形成金属薄膜(13)；和
在所述金属薄膜(13)上形成由离子阻止性金属构成的离子阻止层(14)。
11.如权利要求10所述的方法，其中
所述金属薄膜(13)比所述离子阻止层(14)中所用的金属更易于形成氮化物。
12.如权利要求10所述的方法，其中
所述氮化物膜是氮化硅膜；
所述金属薄膜(13)是使用选自钛、锆、钒、铌、铪和铬中的至少一种元素获得的薄膜；和
所述离子阻止层中使用的金属是钼或钨。
13.一种碳化硅半导体器件，所述器件包含：
形成在作为第一导电性低电阻层的碳化硅半导体基材(31)上的第一导电性高电阻层(32)；
由所述第一导电性低电阻层构成的源极区(33)；
作为通过使用如权利要求1或4所述的离子注入掩模(10)的离子注入形成的第二导电性低电阻层的栅极区(34)；和
源极(36)、栅极(37)以及漏极(35)。
14.一种碳化硅半导体器件的制造方法，所述方法包括以下步骤：
在作为第一导电性低电阻层的碳化硅半导体基材(31)上形成第一导电性高电阻层(32)；
形成将构成源极区的第一导电性低电阻层(33)；
形成作为通过使用如权利要求1或4所述的离子注入掩模(10)的离子注入形成的第二导电性低电阻层的栅极区(34)；和
形成源极(36)、栅极(37)以及漏极(35)。
CNB2006101083435A 2005-08-02 2006-08-02 离子注入掩模、碳化硅半导体器件及它们的制造方法 Expired - Fee Related CN100543938C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005224353 2005-08-02
JP2005224353A JP2007042803A (ja) 2005-08-02 2005-08-02 イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1909191A CN1909191A (zh) 2007-02-07
CN100543938C true CN100543938C (zh) 2009-09-23

Family

ID=37309740

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101083435A Expired - Fee Related CN100543938C (zh) 2005-08-02 2006-08-02 离子注入掩模、碳化硅半导体器件及它们的制造方法

Country Status (4)

Country Link
US (2) US7709862B2 (zh)
EP (1) EP1750296A3 (zh)
JP (1) JP2007042803A (zh)
CN (1) CN100543938C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103688342A (zh) * 2011-08-19 2014-03-26 住友电气工业株式会社 制造碳化硅半导体器件的方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
JP2008147576A (ja) * 2006-12-13 2008-06-26 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US8637385B2 (en) * 2007-08-24 2014-01-28 Broadcom Corporation High voltage durability transistor and method for fabricating same
EP2824223B1 (en) * 2009-04-15 2020-07-08 Sumitomo Electric Industries, Ltd. Substrate, substrate with thin film, semiconductor device, and method of manufacturing semiconductor device
JP5567830B2 (ja) 2009-12-22 2014-08-06 トヨタ自動車株式会社 半導体装置の製造方法
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
NL1037820C2 (en) * 2010-03-22 2011-09-23 Mapper Lithography Ip Bv Lithography system, sensor, sensor surface element and method of manufacture.
JP5882348B2 (ja) 2010-11-13 2016-03-09 マッパー・リソグラフィー・アイピー・ビー．ブイ． マルチ小ビーム露光装置における２つの小ビーム間の距離を決定する方法
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
CN102191563B (zh) * 2011-04-22 2012-09-19 中国科学院半导体研究所 共掺杂的硅基杂质中间带材料的制备方法
JP2013110331A (ja) * 2011-11-24 2013-06-06 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN102496559A (zh) * 2011-11-25 2012-06-13 中国科学院微电子研究所 一种三层复合离子注入阻挡层及其制备、去除方法
CN110095941B (zh) 2011-12-26 2023-02-17 东丽株式会社 感光性树脂组合物和半导体元件的制造方法
US8906706B2 (en) 2012-03-08 2014-12-09 HGST Netherlands B.V. Method of fabricating a mask structure for patterning a workpiece by ions
JP6264768B2 (ja) * 2012-07-31 2018-01-24 国立研究開発法人産業技術総合研究所 半導体構造物、半導体装置及び該半導体構造物の製造方法
JP2014175470A (ja) 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP6148070B2 (ja) * 2013-05-27 2017-06-14 ルネサスエレクトロニクス株式会社 縦チャネル型ジャンクションＳｉＣパワーＦＥＴおよびその製造方法
CN104238262A (zh) * 2013-06-14 2014-12-24 深圳市力振半导体有限公司 一种用半导体晶圆片来制备的掩模版
TWI553709B (zh) * 2013-07-12 2016-10-11 世界先進積體電路股份有限公司 用於離子佈植的光罩及離子佈植的方法
CN103560078B (zh) * 2013-11-13 2016-04-20 中国科学院微电子研究所 一种精确控制碳化硅高温离子注入掩模陡直性的方法
CN104882369A (zh) * 2014-02-28 2015-09-02 株洲南车时代电气股份有限公司 碳化硅离子注入掺杂掩膜结构及其制备方法
CN104599958B (zh) * 2015-01-21 2017-08-15 中国科学院上海技术物理研究所 一种用于高能离子注入的复合掩膜的制备方法
JP6715597B2 (ja) 2015-12-29 2020-07-01 帝人株式会社 感光性樹脂組成物及び半導体デバイス製造方法
JP6642465B2 (ja) * 2017-01-20 2020-02-05 豊田合成株式会社 半導体装置の製造方法
US10937869B2 (en) 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
US11056586B2 (en) 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
KR20220032271A (ko) 2020-09-07 2022-03-15 삼성전자주식회사 반도체 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024009A (ja) * 1983-07-19 1985-02-06 Sanyo Electric Co Ltd 半導体の不純物領域形成方法
JPS60126824A (ja) * 1983-12-13 1985-07-06 Toshiba Corp 半導体装置の製造方法
JPS61160924A (ja) * 1985-01-09 1986-07-21 Agency Of Ind Science & Technol 半導体薄膜結晶層の製造方法
US4655875A (en) * 1985-03-04 1987-04-07 Hitachi, Ltd. Ion implantation process
JPS63181421A (ja) * 1987-01-23 1988-07-26 Matsushita Electric Ind Co Ltd イオン注入に対するマスク材料
JPS6427222A (en) 1987-04-24 1989-01-30 Hitachi Ltd Manufacture of thin single crystalline film
JP2686764B2 (ja) * 1988-03-11 1997-12-08 国際電信電話株式会社 光半導体素子の製造方法
JPH01270222A (ja) * 1988-04-21 1989-10-27 Sony Corp イオン注入方法
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP3216804B2 (ja) * 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JP2001135591A (ja) * 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP4595224B2 (ja) * 2001-03-27 2010-12-08 株式会社デンソー 炭化珪素半導体装置の製造方法
WO2003058726A1 (fr) * 2001-12-28 2003-07-17 Sanken Electric Co., Ltd. Dispositif electroluminescent a semi-conducteur, ecran electroluminescent, procede de fabrication du dispositif electroluminescent a semi-conducteur et procede de fabrication de l'ecran electroluminescent
JP2004297007A (ja) * 2003-03-28 2004-10-21 Shindengen Electric Mfg Co Ltd 炭化けい素半導体装置
JP2006332180A (ja) * 2005-05-24 2006-12-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103688342A (zh) * 2011-08-19 2014-03-26 住友电气工业株式会社 制造碳化硅半导体器件的方法

Also Published As

Publication number Publication date
CN1909191A (zh) 2007-02-07
JP2007042803A (ja) 2007-02-15
US20070032002A1 (en) 2007-02-08
EP1750296A2 (en) 2007-02-07
US8105927B2 (en) 2012-01-31
US20100159653A1 (en) 2010-06-24
EP1750296A3 (en) 2008-07-30
US7709862B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
CN100543938C (zh) 离子注入掩模、碳化硅半导体器件及它们的制造方法
JP5160089B2 (ja) ゲート電極として使用される遷移金属合金およびこれらの合金を取り入れた装置
KR101054057B1 (ko) 니켈 게르마노실리사이드 게이트를 구비한 ｍｏｓｆｅｔ과 그 형성 방법
US6238980B1 (en) Method for manufacturing silicon carbide MOS semiconductor device including utilizing difference in mask edges in implanting
CN101151724B (zh) 金属碳化物栅极结构和制造方法
JP5339698B2 (ja) 半導体装置の製造方法
US20150287598A1 (en) Semiconductor device and method for manufacturing same
JP4857697B2 (ja) 炭化珪素半導体装置
TW200425502A (en) A method for making a semiconductor device having a metal gate electrode
CN1443367A (zh) 用于cmos过程的双金属栅极晶体管
JP5236281B2 (ja) 縦型ｍｏｓｆｅｔの製造方法
KR102324000B1 (ko) 실리콘 탄화물 반도체 디바이스 및 그 제조 방법
JP2003086792A (ja) 半導体装置の作製法
JP2008117878A (ja) 半導体装置の製造方法
JP2011091186A (ja) 炭化珪素半導体装置の製造方法
JP2012160485A (ja) 半導体装置とその製造方法
JP2007012684A (ja) 半導体装置とゲート酸化膜の製造方法
JP3952978B2 (ja) 炭化珪素半導体素子
US8729567B2 (en) Silicon carbide semiconductor device
JP2005005578A (ja) 半導体装置およびその製造方法
JPH05326849A (ja) 半導体装置およびその製造方法
JP4100070B2 (ja) 半導体装置の製造方法
TWI692804B (zh) 半導體裝置及其製造方法
EP1908118B1 (en) Method for producing a semiconductor device
KR101161456B1 (ko) 이온 주입 마스크 및 그 제조 방법과, 이온 주입 마스크를이용한 탄화규소 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090923

Termination date: 20140802

EXPY Termination of patent right or utility model