CN100459117C - 具有静电释放保护单元的集成电路装置 - Google Patents

具有静电释放保护单元的集成电路装置 Download PDF

Info

Publication number
CN100459117C
CN100459117C CNB2004100981742A CN200410098174A CN100459117C CN 100459117 C CN100459117 C CN 100459117C CN B2004100981742 A CNB2004100981742 A CN B2004100981742A CN 200410098174 A CN200410098174 A CN 200410098174A CN 100459117 C CN100459117 C CN 100459117C
Authority
CN
China
Prior art keywords
conduction type
active area
type active
electrostatic discharge
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100981742A
Other languages
English (en)
Other versions
CN1607664A (zh
Inventor
金汉求
李起泰
高在赫
金禹燮
张成必
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1607664A publication Critical patent/CN1607664A/zh
Application granted granted Critical
Publication of CN100459117C publication Critical patent/CN100459117C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种具有输入/输出静电释放(I/O ESD)保护单元的集成电路装置。这种集成电路装置包括一种I/O ESD保护单元，其中该I/O ESD保护单元包括连接在I/O衬垫和VDD线之间的VDD ESD保护部件、连接在I/O衬垫和Vss线之间的接地电压(Vss)ESD保护部件以及连接在VDD线和Vss线之间的电源箝位部件，并且I/O ESD保护单元中的VDD ESD保护部件、电源箝位部件以及Vss ESD保护部件之间相互位置邻近，从而它们能连成一条直线，或部分重叠。

Description

具有静电释放保护单元的集成电路装置
本申请要求享有2003年8月27日在韩国知识产权局申请的申请号2003-59483的韩国专利申请的优先权，并参考了其整个公开内容。
技术领域
本发明涉及一种具有静电释放(ESD)保护电路的集成电路装置，更具体地，涉及一种具有输入输出(I/O)ESD保护单元的集成电路装置，其中I/O ESD保护单元占据了一小块区域，并完成ESD保护功能。
背景技术
总体而言，ESD保护水平取决于ESD保护电路的构成，即在实际集成电路装置中实现ESD保护电路的规划设计，以及构造集成电路装置的构造过程。由于不论集成电路装置的类型如何ESD评估标准均一致，随着集成电路装置的集成度越来越高，集成电路装置的尺寸日益减小，构造过程日益复杂。因此，利用取决于构造过程的基本设计规则在一个小区域内开发一种能有效完成ESD功能的ESD保护电路，是很有必要的。
现在，大多数集成电路装置都包括ESD保护电路，该保护电路用于防止当带电人体或金属物接触集成电路装置时，由于人体模型(HBM)和机器模型(MM)的静电进入集成电路装置而造成的部件电特性的改变和恶化。
图1表示在现有集成电路装置中广泛采用的一种ESD保护电路。集成电路装置包括连接到VDD衬垫1a的电源供电电压(VDD)线1，以及连接到VSS衬垫2a的接地电压(VSS)线2。I/O ESD保护单元3由直接连接到I/O衬垫3a的VDD ESD保护部件3b和VSS ESD保护部件3c组成。电源箝位4连接在VDD衬垫1a和VSS衬垫2a之间，形成一条静电电流能流过的路径。
通常采用二极管D1和D2作为VDD ESD保护部件3b和VSS ESD保护部件3c。由于二极管D1和D2拥有良好的正向特性和较差的反向特性，用作ESD保护部件的二极管D1和D2的面积应当要足够大。然而，由于集成电路装置的集成度和精密度日益增高，I/O ESD保护单元3的节距和区域面积将减小，因此，二极管D1和D2的区域面积也将减小。因此，在一个给定的区域面积中，满足ESD保护特性变得非常困难。
发明内容
本发明提供了一种具有占据了一小块区域并完成ESD保护功能的I/OESD保护单元的集成电路装置。
根据本发明的一个方面，提供了一种具有I/O ESD保护单元的集成电路装置，其中I/O ESD保护单元包括连接在I/O衬垫和VDD线之间的电源供电电压(VDD)ESD保护部件；连接在I/O衬垫和VSS线之间的接地电压(VSS)ESD保护部件；连接在VDD线和VSS线之间的电源箝位部件。I/O ESD保护单元中的VDD ESD保护部件，电源箝位部件以及VSS ESD保护部件之间相互位置邻近，从而它们能连成一条直线，或部分重叠。
在一个实施例中，本发明的集成电路装置包括多个I/O衬垫，其中为每一个I/O衬垫提供I/O ESD保护单元，I/O ESD保护单元的节距和高度取决于I/O衬垫的节距和高度。
在一个实施例中，在VDD ESD保护部件和VSS ESD保护部件之间设置有电源箝位部件。
在一个实施例中，至少一部分I/O ESD保护单元在I/O衬垫之下形成。
在一个实施例中，I/O ESD保护单元在I/O衬垫之下形成。
在一个实施例中，构成I/O ESD保护单元的部件包括二极管、MOS晶体管、双极性晶体管、场晶体管、半导体闸流管或其组合。
根据本发明的另一方面，提供了一种具有I/O ESD保护单元的集成电路装置。在这里，I/O ESD保护单元包括：电源供电电压(VDD)ESD保护部件，其中该部件是在一个第一导电类型基片上的第二导电类型阱内形成的，并包括连接到I/O衬垫的第一导电类型有源区和连接到VDD线的第二导电类型有源区；电源箝位部件，其中该部件是在一个第一导电类型基片上的第二导电类型阱内形成的，并包括连接到VDD线的第二导电类型有源区和连接到接地电压(VSS)线的第一导电类型有源区；以及VSS ESD保护部件，其中该部件是在一个第一导电类型基片上的第一导电类型阱内形成的，并包括连接到VSS线的第一导电类型有源区和连接到I/O衬垫的第二导电类型有源区。
在一个实施例中，在VDD ESD保护部件和VSS ESD保护部件之间设置有电源箝位部件。
在一个实施例中，VSS ESD保护部件进一步包括包围第二导电类型有源区的第二导电类型阱。
在一个实施例中，至少一部分I/O ESD保护单元在I/O衬垫之下形成。
在一个实施例中，I/O ESD保护单元在I/O衬垫之下形成。
在一个实施例中，VDD ESD保护部件的第一导电类型有源区被划分为至少两个区，每一个区和I/O衬垫相连，第二导电类型有源区与第一导电类型有源区分离，也被划分为至少两个区，并以闭环形式包围第一导电类型有源区从而形成至少两个并列连接的二极管。
在一个实施例中，VDD ESD保护部件的第二导电类型有源区被划分为至少两个区，每一个区和I/O衬垫相连，第一导电类型有源区与被划分为至少两个区的第二导电类型有源区分离，并以闭环形式包围第二导电类型有源区从而形成至少两个并联连接的二极管。
在一个实施例中，电源箝位部件的第二导电类型有源区与第一导电类型有源区分离，并以闭环形式包围第一导电类型有源区。
根据本发明的其他方面，提供了一种具有I/O ESD保护单元的集成电路装置。在这里，I/O ESD保护单元包括：电源供电电压(VDD)ESD保护部件，其中该部件是在一个第一导电类型基片上的第二导电类型阱内形成的，并包括连接到I/O衬垫的第一导电类型有源区和连接到VDD线的第二导电类型有源区；电源箝位部件，其中该部件是在一个第一导电类型基片上的第一导电类型阱内形成的，并包括连接到VDD线的第二导电类型有源区和连接到接地电压(VSS)线的第一导电类型有源区；以及VSS ESD保护部件，其中该部件是在一个第一导电类型基片上的第一导电类型阱内形成的，并包括连接到VSS线的第一导电类型有源区和连接到I/O衬垫的第二导电类型有源区。
在一个实施例中，在VDD ESD保护部件和VSS ESD保护部件之间设置有电源箝位部件。
在一个实施例中，VSS ESD保护部件和电源箝位部件进一步包括包围第二导电类型有源区的第二导电类型阱。
在一个实施例中，至少一部分I/O ESD保护单元在I/O衬垫之下形成。
在一个实施例中，I/O ESD保护单元在I/O衬垫之下形成。
在一个实施例中，VDD ESD保护部件的第一导电类型有源区被划分为至少两个区，每一个区和I/O衬垫相连，第二导电类型有源区与被划分为至少两个区的第一导电类型有源区分离，并以闭环形式包围第一导电类型有源区从而形成至少两个并联连接的二极管。
在一个实施例中，VDD ESD保护部件的第二导电类型有源区被划分为至少两个区，每一个区和I/O衬垫相连，第一导电类型有源区与被划分为至少两个区的第二导电类型有源区分离，并以闭环形式包围第二导电类型有源区从而形成至少两个并联连接的二极管。
在一个实施例中，电源箝位部件的第一导电类型有源区与第二导电类型有源区分离，并以闭环形式包围第二导电类型有源区。
在一个实施例中，电源箝位部件和VSS ESD保护部件共用第一导电类型有源区的一部分。
根据本发明的又一方面，提供了一种具有I/O ESD保护单元的集成电路装置。在这里，I/O ESD保护单元包括：包含第一导电类型有源区和一个第一栅的电源供电电压(VDD)ESD保护部件，其中该第一导电类型有源区是在一个第一导电类型基片上在第二导电类型阱内形成的，并且有源区之间相互分离以形成一个第一沟道区，至少一个第一导电类型有源区连接到I/O衬垫，其他有源区连接到VDD线，在第一沟道区形成第一栅；包含第二导电类型有源区和一个第二栅的电源箝位部件，其中该第二导电类型有源区是在一个第一导电类型基片上在第一导电类型阱内形成的，并且有源区之间相互分离以形成一个第二沟道区，至少一个第二导电类型有源区连接到VDD线，其他有源区连接到VSS线，在第二沟道区形成第二栅，或者是包含第一导电类型有源区和一个第二栅的电源箝位部件，其中该第一导电类型有源区是在一个第一导电类型基片上的第二导电类型阱内形成的，并且有源区之间相互分离以形成第二沟道区，至少一个第一导电类型有源区连接到VDD线，其他有源区连接到VSS线，在第二沟道区形成第二栅；以及包含第二导电类型有源区和一个第三栅的VSS ESD保护部件，其中该第二导电类型有源区是在一个第一导电类型基片上的第一导电类型阱内形成的，并且有源区之间相互分离以形成一个第三沟道区，至少一个第二导电类型有源区连接到I/O衬垫，其他有源区连接到VSS线，在第三沟道区形成第三栅。
在一个实施例中，部件是MOS晶体管或场晶体管。
在一个实施例中，在VDD ESD保护部件和VSS ESD保护部件之间设置有电源箝位部件。
在一个实施例中，至少一部分I/O ESD保护单元在I/O衬垫之下形成。
在一个实施例中，I/O ESD保护单元在I/O衬垫之下形成。
在一个实施例中，VDD ESD保护部件进一步包括第二导电类型有源区，该有源区和所有的第一导电类型有源区分离，以闭环形式包围所有的第一导电类型有源区，并连接到VDD线。
在一个实施例中，VSS ESD保护部件进一步包括第一导电类型有源区，该有源区和所有的第二导电类型有源区分离，以闭环形式包围所有的第二导电类型有源区，并连接到VSS线。
在一个实施例中，VDD ESD保护部件的第一导电类型有源区被划分为至少三个区，其中中心区和I/O衬垫相连，其他有源区连接到VDD线以形成至少两个并联连接的晶体管。
在一个实施例中，VSS ESD保护部件的第二导电类型有源区被划分为至少三个区，其中中心区和I/O衬垫相连，其他有源区连接到VDD线以形成至少两个并联连接的晶体管。
在一个实施例中，第一栅和VDD线连接，在由第二导电类型有源区定义的第二沟道区上形成的第二栅和VSS线连接，在由第一导电类型有源区定义的第二沟道区上形成的的第二栅和VDD线连接，第三栅连接到VSS线。
附图说明
由在附图中图解的本发明的一个实施例的更为详细的描述，前述和其他的本发明的特性及优点将变得非常明显。附图没有必要限制在其尺寸上，着重点应放在诠释本发明的原理。
图1表示在传统集成电路装置中使用的ESD保护电路的电路图。
图2表示根据本发明的具有I/O ESD保护单元的集成电路装置的电路图。
图3A和3B分别表示本发明和现有技术中在集成电路装置中分流ESD电流的电流路径的电路图。
图4A表示根据本发明的第一个实施例的集成电路装置的示意图。
图4B和4C表示I/O ESD保护单元的布图设计，图4D是图4C中沿D-D线的截面图。
图5A至5D表示根据本发明的第一个实施例，用于构成电线和I/O衬垫的布图设计图，其中电线和I/O衬垫连接到组成I/O ESD保护单元的部件。
图6表示利用图5A至5D的布图设计而完成的集成电路装置的截面图。
图7表示与I/O衬垫的另一种连接方式的集成电路装置的截面图。
图8表示本发明的第一个实施例的改进示例的截面图。
图9A表示根据本发明的第二个实施例的构成集成电路装置的I/O ESD保护单元的布图设计，图9B是图9A中沿B-B线的截面图。
图10表示本发明的第二个实施例的改进示例的截面图。
图11A表示根据本发明的第三个实施例的构成集成电路装置的I/O ESD保护单元的布图设计，图11B是图11A中沿B-B线的截面图。
图12表示本发明的第三个实施例的改进示例的截面图。
图13A表示根据本发明的第四个实施例的构成集成电路装置的I/O ESD保护单元的布图设计，图13B是图13A中沿B-B线的截面图。
图14表示本发明的第四个实施例的改进示例的截面图。
具体实施方式
根据本发明的一种集成电路装置包括I/O ESD保护单元和电源箝位部件，其中I/O ESD保护单元包括均直接连接到I/O衬垫的VSS ESD保护部件和VDD ESD保护部件，电源箝位部件两端分别连接到VDD线和VSS线。每一个连接到I/O衬垫的ESD保护部件是在一个小区域面积上形成的，但电源箝位部件的存在导致了分流静电电流的电流并联连接支路的产生。因此，I/OESD保护单元运行起来就好像占用一个非常大的区域面积的ESD保护部件连接到I/O衬垫。除此之外，安装在每一个I/O ESD保护单元中的多个电源箝位部件并联连接。因此，如果在某一个I/O衬垫中应用ESD，安装在每一个I/O ESD保护单元中的多个电源箝位部件就会并列开启，从而大量ESD的电流都可以通过电源箝位部件的元件进行处理。因此，高效的利用集成电路装置的区域面积和达到稳定的ESD保护功能就成为可能。进一步，由于在本发明的另一实施例中I/O ESD保护单元位于I/O衬垫之下，集成电路装置的尺寸将会变小。
采用根据本发明的I/O ESD保护单元的集成电路装置包括小体积的静电装置，比如高集成度的半导体存储装置，处理器，微电子-机械系统(MEMS)，或光电装置。具体而言，I/O ESD保护单元能在一种用于形成例如液晶驱动器IC(LDI)的I/O ESD保护部件且具有狭窄衬垫节距和小区域的装置中高效的利用。
图2表示具有根据本发明的I/O ESD保护单元的集成电路装置的电路图。
该集成电路装置包括连接到VDD衬垫60a的VDD线60，以及连接到VSS衬垫70a的VSS线70。I/O ESD保护单元30包括VDD ESD保护部件32，VSSESD保护部件34，以及电源箝位部件36，其中VDD ESD保护部件32连接在VDD线60和I/O衬垫90之间，VSS ESD保护部件34连接在VSS线70和I/O衬垫90之间，电源箝位部件36连接在VDD线60和VSS线70之间。提供导通静电电流的路径的电源箝位部件40连接在VDD线60a和VSS线70a之间。
虽然图种采用二极管D1，D2，D3，D4作为ESD保护部件32，34以及电源箝位部件36，40，但也可以采用金属氧化物半导体(MOS)晶体管，场效氧化晶体管，双极性晶体管，或者半导体闸流管。
图3A和3B分别表示图2所示的本发明和现有技术中在集成电路装置中分流ESD电流的电流路径的电路图。
在图3A和3B中，采用了一种对二极管特性有效应的反偏压。图3A表示了一种采用VDD悬空而VSS接地的正ESD的情况。图3B表示了一种采用VDD接地而VSS悬空的负ESD的情况。
参考图3A，在传统集成电路装置中静电电流沿路径(1)和(2)分流。当超过反向击穿电压而在二极管D4中产生一个由超过反向击穿电压而引起的击穿时，经正偏二极管D1和反偏二极管D4形成路径(1)。当超过反向击穿电压而在二极管D2中产生一个击穿时，经反偏二极管D2形成路径(2)。同时，根据本发明的集成电路装置中，除了路径(1)和(2)外，当超过反向击穿电压而在二极管D3中产生击穿时，通过正偏二极管D1和电源箝位部件D3形成一条新的路径(3)。和路径(1)相比，路径(3)在静电释放方面显得更加重要。
参考图3B，在传统集成电路装置中两个路径(1)和(2)对静电释放起作用。同时，根据本发明的集成电路装置中，除了路径(1)和(2)，通过电源箝位部件D3形成路径(3)。和路径(2)相比，路径(3)对静电释放起到更加重要的作用。
在一种根据本发明的集成电路装置中，通过I/O ESD保护单元装备的电源箝位部件形成一条ESD电流路径。结果，I/O ESD保护单元运行起来就好像占用一个非常大的区域面积的ESD保护部件连接到I/O衬垫。因此，由于根据本发明的集成电路装置，除了包括和电源衬垫数量对应的电源箝位，还包括和I/O衬垫数量对应的电源箝位部件，所以，即使构成I/O ESD保护单元的部件尺寸都很小，仍可能处理相当大的ESD电流。
现在阐述装备了图2所示电路的集成电路装置的示例。
图4A表示根据本发明的第一个实施例的集成电路装置100的示意图。图4B和4C表示I/O ESD保护单元130的布图设计，图4D是图4C中沿D-D线的截面图。
集成电路装置100包括为每一个I/O衬垫90提供的I/O ESD保护单元130。ESD保护单元130可以置于I/O衬垫90附近，或至少一部分或所有ESD保护单元130都位于I/O衬垫90下方，这在后面将给予描述。I/O ESD保护单元130的节距P和高度H取决于I/O衬垫90的节距p和高度h。
在图4B和4C中，I/O ESD保护单元130的节距是一样的，但高度不一样。当高度H1小时，如图4B所示，I/O ESD保护单元130的面积将变小。然而，当高度H2大时，如图4C所示，I/O ESD保护单元130的面积将变大，因此ESD保护功能将增强。
在I/O ESD保护单元130中，VDD ESD保护部件132、电源箝位部件136、VSS ESD保护部件134相互紧靠，从而这些部件的中心点C1、C2、C3位于一条直线上，并且这些部件占用最小的面积。进一步，这些部件相对于连接中心点C1、C2、C3的线L-Sym对称分布。
参考图4C和4D，根据第一实施例的I/O ESD保护单元130中，电源箝位部件136和VDD ESD保护部件132及VSS ESD保护部件134分离，从而可以防止寄生电流路径的效应。除此之外，电源箝位部件136设置在VDD ESD保护部件132及VSS ESD保护部件134之间，从而使得VDD线60及VSS线70的有效布置成为可能。
除此之外，如图4D所示的电路图，当VDD ESD保护部件132和VSS ESD保护部件134均由彼此并联连接的两个二极管组成时，ESD电流路径被分流了，因此ESD保护功能得到改进。虽然这些图示出了两个二极管彼此并联连接的情况，但是如果可能的话，也可以选用多于两个的二极管彼此并列连接。
保护部件132和134及电源箝位部件136都是在掺有第一导电类型杂质的P-阱120和掺有第二导电类型杂质的N-阱110中形成的，这些阱都是各自独立地在一个第一导电类型基片例如P-型基片101上形成的。
VDD ESD保护部件132是包括N-阱110、N+有源区115、P+有源区125的二极管。N+有源区115和P+有源区125在N-阱110中彼此分离。N+有源区115以闭环形式包围P+有源区125。P+有源区125连接到I/O衬垫90以形成二极管D1的阳极，N+有源区115连接到VDD线60并和N-阱110一起以形成二极管D1的阴极。
VSS ESD保护部件134是包括N-阱110、N+有源区115、P-阱120、P+有源区125的二极管。P+有源区125和N+有源区115分离，并以闭环形式包围N+有源区115。P+有源区125连接到VSS线70并和P-阱120一起以形成二极管D2的阳极，N+有源区115连接到I/O衬垫90并和N-阱110一起以形成二极管D2的阴极。N-阱110包围N+有源区115，因此ESD保护功能得到改进。
虽然在图4D中，P-阱120和N-阱110具有相同深度，但N-阱110可以在P-阱120内形成从而被P-阱120完全包围。否则，P-阱120可以在N-阱110内形成从而被N-阱110完全包围。
电源箝位部件136是包括N-阱110、N+有源区115、P+有源区125的二极管。N+有源区115和P+有源区125在N-阱110中彼此分离。N+有源区115以闭环形式包围P+有源区125。P+有源区125连接到VSS线70以形成二极管D3的阳极，N+有源区115连接到VDD线60并和N-阱110一起以形成二极管D3的阴极。
N-阱110包围N+有源区115，因此二极管特性得到改进。此外，由于N+有源区115的面积能够完全保证，因此电源箝位部件136的功能得以增强。
图5A至5D示出了用于形成连接到组成I/O ESD保护单元130的部件上的VDD和VSS线160、170以及I/O衬垫190的设计图。图5A示出形成暴露出有源区115和125的接触孔150的设计图。图5B示出了形成连接到VDD线160、VSS线170以及I/O衬垫的中间衬垫180的设计图。图5C示出了用于连接I/O衬垫190至中间衬垫180的转接孔185的设计图。图5D示出了I/O衬垫190的设计图。
图6表示利用图5A至5D的布图设计而完成的集成电路装置的截面图。接触孔和转接孔所位于的夹层绝缘膜片没有示出。
参考图6，每一个有源区115和125都通过插入接触孔150的导通插塞152连接到VDD线160、VSS线170以及中间衬垫180。I/O衬垫190通过插入转接孔185的导通插塞187连接到中间衬垫180。在ESD构造上的PAD在减小集成电路装置的尺寸时非常有效，其中I/O ESD保护单元130在ESD基片上位于I/O衬垫190下方。当集成电路装置的尺寸减小时，I/O衬垫190的高度并没有变，或者是增加了，从而即使I/O衬垫190的节距变小了，仍能保持I/O衬垫190的特性不变。通过这种方式，I/O ESD保护单元130的面积能尽可能地得到保证。
同时，I/O ESD保护单元130至少有一部分是位于I/O衬垫190下方。如图7所示，如果保证I/O ESD保护单元130足够的面积，I/O ESD保护单元130可以位于I/O衬垫190附近，而I/O衬垫190通过布线195连接到I/OESD保护单元130。
图8表示本发明的第一个实施例的改进示例100’的截面图，在此例中，VSS ESD保护部件134在P-阱中而不是在N-阱中形成。如果只通过调节形成VSS ESD保护部件134的过程条件来达到预期ESD保护功能，如图8所示，那么没有必要形成N-阱。
图9A表示根据本发明的第二个实施例的构成集成电路装置200的I/OESD保护单元230的布图设计，图9B是图9A中沿B-B线的截面图。图10表示本发明的第二个实施例的改进示例的截面图。第二个实施例的I/OESD保护单元230不同于第一个实施例，不同之处在于由电源箝位部件236是包括P-阱120和P-阱120所包围的N-阱110或N+有源区115的二极管。
参考图9A和9B，电源箝位部件236是包括P-阱120和N-阱110的二极管。N+有源区115和P+有源区125彼此隔开一段预定距离。为改进ESD保护功能，N+有源区115由N-阱110包围，P+有源区125形成在包围N-阱110的P-阱120内。P+有源区125有一个包围N+有源区115的闭环。P+有源区125连接到VSS线70以与P-阱120一起形成二极管D3的阳极，N+有源区115连接到VDD线60并和N-阱110一起以形成二极管D3的阴极。
在第二个实施例中，电源箝位部件236和保护部件232和234分离，从而可以防止寄生ESD电流效应。此外，N-阱110包围N+有源区115，从而电源箝位部件236的效率提高。
图10表示本发明的第二个实施例的改进示例200’的截面图，此例中，VSS ESD保护部件234在P-阱120中而不是在N-阱中形成。如果只通过调节形成VSS ESD保护部件234的过程条件来达到预期ESD保护功能，如图10所示，那么没有必要形成N-阱。
图11A表示根据本发明的第三个实施例的构成集成电路装置300的I/OESD保护单元330的布图设计，图11B是图11A中沿B-B线的截面图。第三个实施例的I/O ESD保护单元330不同于第二个实施例，不同之处在于，电源箝位部件336部分重叠于VSS ESD保护部件334。在这种情况下，具有I/O ESD保护单元330的形成区域减小的优点。那就是说，第三实施例能有效适用于在具有小型I/O ESD保护单元330的快速集成电路装置300中，实现具有预期ESD保护功能的I/O ESD保护单元330。
电源箝位部件336和VSS ESD保护部件334部分共享P-阱120和P+有源区125。VDD ESD保护部件332和第二实施例一样。
图12表示本发明的第三个实施例的改进示例300’的截面图，此例中，电源箝位部件336和VSS ESD保护部件334在P-阱120中而不是在N-阱中形成。
图13A表示根据本发明的第四个实施例的构成集成电路装置400的I/OESD保护单元430的布图设计，图13B是图13A中沿B-B’线的截面图。
第四个实施例的I/O ESD保护单元430不同于第一至第三任何一个实施例，不同之处在于，电源箝位部件436、VDD ESD保护部件432、VSS ESD保护部件434包含MOS晶体管。
如图13B所示的电路图，当VDD ESD保护部件432和VSS ESD保护部件434中的每一个包括彼此并列连接的两个MOS晶体管时，ESD电流路径被划分了，ESD保护功能因此得以改进。虽然附图已经图解了两个MOS晶体管彼此并列连接的情况，但如果有可能，可以选用多于两个的MOS晶体管彼此并列连接。
根据本发明的第四个实施例的构成集成电路装置400的I/O ESD保护单元430中，电源箝位部件436和VDD ESD保护部件432及VSS ESD保护部件334分离。
保护部件432和434以及电源箝位部件436每一个都是在形成于P-型基片101上的各自独立的阱中形成的。VDD ESD保护部件432形成于N-阱110，VSS ESD保护部件334形成于P-阱120，电源箝位部件436形成于P-阱120。
VDD ESD保护部件432包括一个包含P+有源区125的PMOS晶体管，以及通过在沟道区插入栅氧化薄片410而形成的栅电极420，其中P+有源区125相互隔开以形成沟道区。在三个相互隔开的P+有源区125中，中间P+有源区125连接到I/O衬垫90，其他两个P+有源区连接到VDD线60以作为一个源极/漏极。栅电极420连接到VDD线60以防止PMOS晶体管在通常运行时开启。N+有源区115和P+有源区125相互隔开，并以闭环形式包围所有的P+有源区125。此外，N+有源区115连接到VDD线60，在ESD运行时和I/O衬垫90一起作为一个二极管，在正常运行时防止锁定。
VSS ESD保护部件434包括一个包含N+有源区115的NMOS晶体管，以及通过在沟道区插入栅氧化薄片410而形成的栅电极420，其中P+有源区125相互隔开以形成沟道区。在三个相互隔开的N+有源区115中，中间N+有源区115连接到I/O衬垫90，其他两个N+有源区115连接到VSS线70以作为一个源极/漏极。栅电极420连接到VSS线70以防止晶体管在通常运行时开启。P+有源区125和N+有源区115相互隔开，并以闭环形式包围所有的N+有源区115。此外，P+有源区125连接到VSS线70，在ESD运行时和I/O衬垫90一起作为一个二极管，在正常运行时防止锁定。
电源箝位部件436包括一个包含N+有源区115的NMOS晶体管，以及通过在沟道区插入栅氧化薄片410而形成的栅电极420，其中P+有源区125相互隔开以形成沟道区。两个N+有源区115分别连接到VDD线60和VSS线70以作为一个源极/漏极。栅电极420连接到VSS线70以防止晶体管在正常运行时导通。
虽然图13B图解了电源箝位部件436为形成于P-阱120的NMOS晶体管的情况，但电源箝位部件436还可以包括形成于N-阱110的N+有源区115的PMOS晶体管。如果电源箝位部件436包括PMOS晶体管，那么电源箝位部件436的栅电极420就连接到VDD线60以防止晶体管在正常运行时导通。
图14表示本发明的第四个实施例的改进示例400’的截面图，此例中，VSS ESD保护部件434和电源箝位部件436都在普通P-阱120上形成。
同时，在图13A和13B中，当只有沟道区上的栅氧化薄片410由场氧化薄片替代时，可形成包括场晶体管的I/O ESD保护单元。
VDD ESD保护部件、电源箝位部件及VSS ESD保护部件可能包括与那些和示范性实施例相关的上述部件所不同的组件。例如，VDD ESD保护部件和VSS ESD保护部件可以包括二极管，而电源箝位部件可能包括晶体管。
此外，在图5A至5D中示出的VDD和VSS线及I/O衬垫的设计图，可以被改变以符合每一个实施例，其中VDD和VSS线及I/O衬垫连接到组成第二个至第四个实施例中的I/O ESD保护单元的部件。
通过形成ESD电流分流支路，即使集成电路装置的尺寸变小及因此造成的I/O ESD保护单元面积变小，根据本发明示范性实施例的集成电路装置仍能处理相当大的ESD电流，其中ESD电流分流支路通过每一个I/O ESD保护单元均装备的电源箝位部件并将其并列连接而形成。因此，根据本发明，提供一种能有效利用所占用面积及具有稳定ESD保护功能的集成电路装置是可能的。具体而言，能被证实根据本发明的一种LDI产品能满足HBM4000V/MM 500V的评估标准。
虽然本发明是参考示范性实施例描述的，但本领域技术人员清楚，在不脱离下面的权利要求所限定的本发明的范围情况下，可以在形式和细节上进行许多改变。

Claims (46)

1.一种集成电路装置，其具有输入/输出静电释放保护单元和连接在电源供电电压线和接地电压线之间的第一电源箝位部件，
其中输入/输出静电释放保护单元包括：
连接在输入/输出衬垫和电源供电电压线之间的电源供电电压静电释放保护部件；
连接在输入/输出衬垫和接地电压线之间的接地电压静电释放保护部件；
连接在电源供电电压线和接地电压线之间的第二电源箝位部件，其中输入/输出静电释放保护单元中的电源供电电压静电释放保护部件，第二电源箝位部件以及接地电压静电释放保护部件之间相互邻近，从而它们能连成一条直线，或布置成部分重叠。
2.如权利要求1所述的集成电路装置，包括多个输入/输出衬垫，
其中为每一个输入/输出衬垫提供输入/输出静电释放保护单元，
并且输入/输出静电释放保护单元的节距和高度取决于输入/输出衬垫的节距和高度。
3.如权利要求1所述的集成电路装置，其中第二电源箝位部件设置在电源供电电压静电释放保护部件和接地电压静电释放保护部件之间。
4.如权利要求1所述的集成电路装置，其中至少一部分输入/输出静电释放保护单元在输入/输出衬垫之下形成。
5.如权利要求4所述的集成电路装置，输入/输出静电释放保护单元在输入/输出衬垫之下形成。
6.如权利要求1所述的集成电路装置，构成输入/输出静电释放保护单元的部件包括至少一个二极管、双极性晶体管、场晶体管、半导体闸流管，及其组合。
7.如权利要求6所述的集成电路装置，其中所述场晶体管是MOS晶体管。
8.一种集成电路装置，其具有输入/输出静电释放保护单元和连接在电源供电电压线和接地电压线之间的第一电源箝位部件，其中输入/输出静电释放保护单元包括：
电源供电电压静电释放保护部件，其中该部件是在一个第一导电类型基片的第二导电类型阱内形成的，并包括连接到输入/输出衬垫的第一导电类型有源区和连接到电源供电电压线的第二导电类型有源区；
第二电源箝位部件，其中该部件是在第一导电类型基片的第二导电类型阱内形成的，并包括连接到电源供电电压线的第二导电类型有源区和连接到接地电压线的第一导电类型有源区；
接地电压静电释放保护部件，其中该部件是在第一导电类型基片的第一导电类型阱内形成的，并包括连接到接地电压线的第一导电类型有源区和连接到输入/输出衬垫的第二导电类型有源区。
9.如权利要求8所述的集成电路装置，其中第二电源箝位部件设置在电源供电电压静电释放保护部件和接地电压静电释放保护部件之间。
10.如权利要求8所述的集成电路装置，其中接地电压静电释放保护部件进一步包括包围第二导电类型有源区的第二导电类型阱。
11.如权利要求8所述的集成电路装置，其中至少一部分输入/输出静电释放保护单元在输入/输出衬垫之下形成。
12.如权利要求11所述的集成电路装置，其中输入/输出静电释放保护单元在输入/输出衬垫之下形成。
13.如权利要求8所述的集成电路装置，其中电源供电电压静电释放保护部件的第一导电类型有源区被划分为至少两个区，每一个区和输入/输出衬垫相连，第二导电类型有源区与被划分为至少两个区的第一导电类型有源区分离，并以闭环形式包围第一导电类型有源区从而形成至少两个并列连接的二极管。
14.如权利要求8所述的集成电路装置，其中电源供电电压静电释放保护部件的第二导电类型有源区被划分为至少两个区，每一个区和输入/输出衬垫相连，第一导电类型有源区与被划分为至少两个区的第二导电类型有源区分离，并以闭环形式包围第二导电类型有源区从而形成至少两个并列连接的二极管。
15.如权利要求8所述的集成电路装置，其中第二电源箝位部件的第二导电类型有源区与第一导电类型有源区分离，并以闭环形式包围第一导电类型有源区。
16.一种集成电路装置，其具有输入/输出静电释放保护单元和连接在电源供电电压线和接地电压线之间的第一电源箝位部件，其中输入/输出静电释放保护单元包括：
电源供电电压静电释放保护部件，其中该部件是在一个第一导电类型基片的第二导电类型阱内形成的，并包括连接到输入/输出衬垫的第一导电类型有源区和连接到电源供电电压线的第二导电类型有源区；
第二电源箝位部件，其中该部件是在第一导电类型基片的第一导电类型阱内形成的，并包括连接到电源供电电压线的第二导电类型有源区和连接到接地电压线的第一导电类型有源区；
接地电压静电释放保护部件，其中该部件是在第一导电类型基片的第一导电类型阱内形成的，并包括连接到接地电压线的第一导电类型有源区和连接到输入/输出衬垫的第二导电类型有源区。
17.如权利要求16所述的集成电路装置，其中第二电源箝位部件设置在电源供电电压静电释放保护部件和接地电压静电释放保护部件之间。
18.如权利要求16所述的集成电路装置，其中接地电压静电释放保护部件和第二电源箝位部件进一步包括包围第二导电类型有源区的第二导电类型阱。
19.如权利要求16所述的集成电路装置，其中至少一部分输入/输出静电释放保护单元在输入/输出衬垫之下形成。
20.如权利要求19所述的集成电路装置，其中输入/输出静电释放保护单元在输入/输出衬垫之下形成。
21.如权利要求16所述的集成电路装置，其中电源供电电压静电释放保护部件的第一导电类型有源区被划分为至少两个区，每一个区和输入/输出衬垫相连，第二导电类型有源区与被划分为至少两个区的第一导电类型有源区分离，并以闭环形式包围第一导电类型有源区从而形成至少两个并列连接的二极管。
22.如权利要求16所述的集成电路装置，其中电源供电电压静电释放保护部件的第二导电类型有源区被划分为至少两个区，每一个区和输入/输出衬垫相连，第一导电类型有源区与被划分为至少两个区的第二导电类型有源区分离，并以闭环形式包围第二导电类型有源区从而形成至少两个并列连接的二极管。
23.如权利要求16所述的集成电路装置，其中第二电源箝位部件的第一导电类型有源区与第二导电类型有源区分离，并以闭环形式包围第二导电类型有源区。
24.如权利要求16所述的集成电路装置，其中第二电源箝位部件和接地电压静电释放保护部件共享第一导电类型有源区的一部分。
25.一种集成电路装置，其具有输入/输出静电释放保护单元和连接在电源供电电压线和接地电压线之间的第一电源箝位部件，其中输入/输出静电释放保护单元包括：
包含多个第一导电类型有源区和第一栅的电源供电电压静电释放保护部件，其中该第一导电类型有源区是在一个第一导电类型基片上在第二导电类型阱内形成的，并且该第一导电类型有源区之间相互分离以形成第一沟道区，第一导电类型有源区的至少一个连接到输入/输出衬垫，其他的第一导电类型有源区连接到电源供电电压线，在该第一沟道区形成该第一栅；
包含多个第二导电类型有源区和第二栅的第二电源箝位部件，其中该第二导电类型有源区是在第一导电类型基片的第一导电类型阱内形成的，并且该第二导电类型有源区之间相互分离以形成第二沟道区，该第二导电类型有源区的至少一个连接到电源供电电压线，其他第二导电类型有源区连接到接地电压线，在该第二沟道区形成该第二栅；
以及包含多个第二导电类型有源区和第三栅的接地电压静电释放保护部件，其中该第二导电类型有源区是在一个第一导电类型基片的第一导电类型阱内形成的，并且该第二导电类型有源区之间相互分离以形成第三沟道区，至少一个第二导电类型有源区连接到输入/输出衬垫，其他有源区连接到接地电压线，在该第三沟道区形成该第三栅。
26.如权利要求25所述的集成电路装置，其中所述各个部件是场晶体管。
27.如权利要求26所述的集成电路装置，其中所述各个部件是MOS晶体管。
28.如权利要求25所述的集成电路装置，其中第二电源箝位部件设置在电源供电电压静电释放保护部件和接地电压静电释放保护部件之间。
29.如权利要求25所述的集成电路装置，其中至少一部分输入/输出静电释放保护单元在输入/输出衬垫之下形成。
30.如权利要求29所述的集成电路装置，其中输入/输出静电释放保护单元在输入/输出衬垫之下形成。
31.如权利要求25所述的集成电路装置，其中电源供电电压静电释放保护部件进一步包括第二导电类型有源区，该有源区和所有的第一导电类型有源区分离，以闭环形式包围所有的第一导电类型有源区，并连接到电源供电电压线。
32.如权利要求25所述的集成电路装置，其中接地电压静电释放保护部件进一步包括第一导电类型有源区，该有源区和所有的第二导电类型有源区分离，以闭环形式包围所有的第二导电类型有源区，并连接到接地电压线。
33.如权利要求25所述的集成电路装置，其中电源供电电压静电释放保护部件的第一导电类型有源区被划分为至少三个区，其中中心区和输入/输出衬垫相连，其他有源区连接到电源供电电压线以形成至少两个并列连接的晶体管。
34.如权利要求25所述的集成电路装置，其中接地电压静电释放保护部件的第二导电类型有源区被划分为至少三个区，其中中心区和输入/输出衬垫相连，其他有源区连接到电源供电电压线以形成至少两个并列连接的晶体管。
35.如权利要求25所述的集成电路装置，其中第一栅和电源供电电压线连接，形成在由第二导电类型有源区定义的第二沟道区上的第二栅和接地电压线连接，形成由第一导电类型有源区定义的第二沟道区上的第二栅和电源供电电压线连接，第三栅连接到接地电压线。
36.一种集成电路装置，其具有输入/输出静电释放保护单元和连接在电源供电电压线和接地电压线之间的第一电源箝位部件，其中输入/输出静电释放保护单元包括：
包含多个第一导电类型有源区和第一栅的电源供电电压静电释放保护部件，其中该第一导电类型有源区是在一个第一导电类型基片的第二导电类型阱内形成的，并且该第一导电类型有源区之间相互分离以形成第一沟道区，第一导电类型有源区的至少一个连接到输入/输出衬垫，其他有源区连接到电源供电电压线，在该第一沟道区形成该第一栅；
包含多个第一导电类型有源区和第二栅的第二电源箝位部件，其中该第一导电类型有源区是在一个第一导电类型基片的第二导电类型阱内形成的，并且该第一导电类型有源区之间相互分离以形成第二沟道区，第一导电类型有源区的至少一个连接到电源供电电压线，其他有源区连接到接地电压线，在该第二沟道区形成该第二栅；
以及包含多个第二导电类型有源区和第三栅的接地电压静电释放保护部件，其中该第二导电类型有源区是在一个第一导电类型基片的第一导电类型阱内形成的，并且该第二导电类型有源区之间相互分离以形成第三沟道区，第二导电类型有源区的至少一个连接到输入/输出衬垫，其他有源区连接到接地电压线，在该第三沟道区形成该第三栅。
37.如权利要求36所述的集成电路装置，其中所述各个部件是场晶体管。
38.如权利要求37所述的集成电路装置，其中所述各个部件是MOS晶体管。
39.如权利要求36所述的集成电路装置，其中第二电源箝位部件设置在电源供电电压静电释放保护部件和接地电压静电释放保护部件之间。
40.如权利要求36所述的集成电路装置，其中至少一部分输入/输出静电释放保护单元在输入/输出衬垫之下形成。
41.如权利要求40所述的集成电路装置，其中输入/输出静电释放保护单元在输入/输出衬垫之下形成。
42.如权利要求36所述的集成电路装置，其中电源供电电压静电释放保护部件进一步包括第二导电类型有源区，该有源区和所有的第一导电类型有源区分离，以闭环形式包围所有的第一导电类型有源区，并连接到电源供电电压线。
43.如权利要求36所述的集成电路装置，其中接地电压静电释放保护部件进一步包括第一导电类型有源区，该有源区和所有的第二导电类型有源区分离，以闭环形式包围所有的第二导电类型有源区，并连接到接地电压线。
44.如权利要求36所述的集成电路装置，其中电源供电电压静电释放保护部件的第一导电类型有源区被划分为至少三个区，其中中心区和输入/输出衬垫相连，其他有源区连接到电源供电电压线以形成至少两个并列连接的晶体管。
45.如权利要求36所述的集成电路装置，其中接地电压静电释放保护部件的第二导电类型有源区被划分为至少三个区，其中中心区和输入/输出衬垫相连，其他有源区连接到电源供电电压线以形成至少两个并列连接的晶体管。
46.如权利要求36所述的集成电路装置，其中第一栅和电源供电电压线连接，形成在由第二导电类型有源区定义的第二沟道区上的第二栅和接地电压线连接，形成在由第一导电类型有源区定义的第二沟道区上的第二栅和电源供电电压线连接，第三栅连接到接地电压线。
CNB2004100981742A 2003-08-27 2004-08-27 具有静电释放保护单元的集成电路装置 Active CN100459117C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0059483A KR100532463B1 (ko) 2003-08-27 2003-08-27 정전기 보호 소자와 파워 클램프로 구성된 입출력 정전기방전 보호 셀을 구비하는 집적 회로 장치
KR59483/2003 2003-08-27
KR59483/03 2003-08-27

Publications (2)

Publication Number Publication Date
CN1607664A CN1607664A (zh) 2005-04-20
CN100459117C true CN100459117C (zh) 2009-02-04

Family

ID=36821434

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100981742A Active CN100459117C (zh) 2003-08-27 2004-08-27 具有静电释放保护单元的集成电路装置

Country Status (6)

Country Link
US (2) US7280329B2 (zh)
JP (1) JP2005072607A (zh)
KR (1) KR100532463B1 (zh)
CN (1) CN100459117C (zh)
DE (1) DE102004041831B4 (zh)
TW (1) TWI237382B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790050A (zh) * 2011-12-12 2012-11-21 钜泉光电科技(上海)股份有限公司 具备静电防护功能的芯片

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7277263B2 (en) * 2004-09-08 2007-10-02 Texas Instruments Incorporated Local ESD protection for low-capacitance applications
KR100725361B1 (ko) * 2005-02-24 2007-06-07 삼성전자주식회사 이에스디 보호 소자 및 파워 클램프를 구비하는 멀티 파워블록형 집적 회로 장치
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
US7411804B2 (en) 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4151688B2 (ja) 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
KR100828792B1 (ko) 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010335B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7567479B2 (en) 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7411861B2 (en) 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7561478B2 (en) 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4830371B2 (ja) 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7764278B2 (en) 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4869343B2 (ja) * 2005-07-22 2012-02-08 エヌエックスピー ビー ヴィ 分配した低電圧クランプ装置を用いて高電圧ｅｓｄ保護を分担する経路
US7491584B2 (en) * 2005-07-22 2009-02-17 Mediatek Inc. ESD protection device in high voltage and manufacturing method for the same
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JPWO2007055047A1 (ja) * 2005-11-10 2009-04-30 シャープ株式会社 表示装置およびそれを備える電子機器
JP4926468B2 (ja) * 2005-12-07 2012-05-09 ローム株式会社 静電破壊保護回路及びこれを備えた半導体集積回路装置
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
US7529017B1 (en) * 2006-05-25 2009-05-05 Silicon Light Machines Corporation Circuit and method for snapdown prevention in voltage controlled MEMS devices
JP2008091687A (ja) * 2006-10-03 2008-04-17 Matsushita Electric Ind Co Ltd 半導体集積回路装置
KR100830336B1 (ko) 2006-12-22 2008-05-19 매그나칩 반도체 유한회사 정전기 방전 보호장치
JP2008205271A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 半導体保護回路およびその製造方法、半導体保護回路の動作方法
JP5131814B2 (ja) 2007-02-27 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
KR100996195B1 (ko) 2007-04-05 2010-11-24 주식회사 하이닉스반도체 정전기 방전 보호 장치
TW200843074A (en) * 2007-04-18 2008-11-01 Winbond Electronics Corp Structure of ESD device
US20080310059A1 (en) * 2007-06-12 2008-12-18 Te-Chang Wu Esd protection design method and related circuit thereof
KR100898584B1 (ko) * 2007-09-10 2009-05-20 주식회사 하이닉스반도체 정전기 방전 회로
DE102007044047B4 (de) * 2007-09-14 2017-08-03 Infineon Technologies Ag Schaltungsanordnung mit einem elektronischen Bauelement und einer ESD-Schutzanordnung
KR100896464B1 (ko) 2007-12-21 2009-05-14 주식회사 하이닉스반도체 패드 사이의 메탈 라인을 공유하는 반도체 장치
KR101403953B1 (ko) * 2008-02-19 2014-06-10 삼성전자 주식회사 전자기기
JP5312849B2 (ja) * 2008-06-06 2013-10-09 ルネサスエレクトロニクス株式会社 集積回路
US8378422B2 (en) * 2009-02-06 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device comprising a plurality of highly doped areas within a well
JP5503208B2 (ja) * 2009-07-24 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2011066246A (ja) 2009-09-17 2011-03-31 Seiko Instruments Inc 静電気保護用半導体装置
US7968908B2 (en) * 2009-09-21 2011-06-28 International Business Machines Corporation Bidirectional electrostatic discharge protection structure for high voltage applications
EP2316788A1 (en) * 2009-10-29 2011-05-04 Nxp B.V. MEMS device with electrosatic discharge protection
US8987778B1 (en) * 2009-12-16 2015-03-24 Maxim Integrated Products, Inc. On-chip electrostatic discharge protection for a semiconductor device
TW201209993A (en) * 2010-08-19 2012-03-01 Beyond Innovation Tech Co Ltd ESD-protection structure
KR101159468B1 (ko) * 2010-10-28 2012-06-25 숭실대학교산학협력단 정전기 방지용 다이오드
TWI489616B (zh) * 2011-08-26 2015-06-21 Himax Tech Ltd 靜電放電保護元件及其電路
TWI455274B (zh) 2011-11-09 2014-10-01 Via Tech Inc 靜電放電保護裝置
JP5820311B2 (ja) * 2012-03-02 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US8995100B2 (en) 2012-03-26 2015-03-31 Elite Semiconductor Memory Technology Inc. Configurable electrostatic discharging power clamp and related integrated circuit
TWI455434B (zh) 2012-05-08 2014-10-01 Ind Tech Res Inst 靜電放電保護裝置及其方法
JP5725091B2 (ja) * 2013-07-01 2015-05-27 セイコーエプソン株式会社 集積回路装置及び電子機器
JP6600491B2 (ja) * 2014-07-31 2019-10-30 エイブリック株式会社 Ｅｓｄ素子を有する半導体装置
TWI553822B (zh) * 2015-06-25 2016-10-11 台灣類比科技股份有限公司 積體電路及其具自我靜電保護的輸出緩衝器佈局結構
KR102485799B1 (ko) * 2015-12-15 2023-01-06 삼성전자주식회사 필름형 반도체 패키지 및 이를 포함하는 디스플레이 장치
US10439024B2 (en) 2016-06-13 2019-10-08 Texas Instruments Incorporated Integrated circuit with triple guard wall pocket isolation
JP2018125336A (ja) * 2017-01-30 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 半導体チップ
US11158570B2 (en) * 2018-05-10 2021-10-26 Micron Technology, Inc. Semiconductor devices having electrostatic discharge layouts for reduced capacitance
KR102142156B1 (ko) 2019-07-18 2020-08-06 단국대학교 산학협력단 높은 홀딩 전압을 갖는 듀얼 구조의 정전기 방전 보호소자
US11282831B2 (en) 2019-09-18 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having multiple electrostatic discharge (ESD) paths
CN112103333A (zh) * 2020-11-19 2020-12-18 晶芯成(北京)科技有限公司 半导体结构及其制造方法
CN113097203A (zh) * 2021-03-25 2021-07-09 深圳前海维晟智能技术有限公司 集成电路电源esd防护布局结构
US20240030215A1 (en) * 2022-07-25 2024-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Strap technology to improve esd hbm performance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4037140A (en) * 1976-04-14 1977-07-19 Rca Corporation Protection circuit for insulated-gate field-effect transistors (IGFETS)
US4282556A (en) * 1979-05-21 1981-08-04 Rca Corporation Input protection device for insulated gate field effect transistor
US4989057A (en) * 1988-05-26 1991-01-29 Texas Instruments Incorporated ESD protection for SOI circuits
US5610790A (en) * 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
US6060752A (en) * 1997-12-31 2000-05-09 Siliconix, Incorporated Electrostatic discharge protection circuit

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114338B2 (ja) * 1992-04-07 2000-12-04 日産自動車株式会社 半導体保護装置
JPH05326568A (ja) * 1992-05-25 1993-12-10 Matsushita Electric Ind Co Ltd 化合物半導体集積回路
US5617283A (en) * 1994-07-01 1997-04-01 Digital Equipment Corporation Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps
US5631793A (en) * 1995-09-05 1997-05-20 Winbond Electronics Corporation Capacitor-couple electrostatic discharge protection circuit
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
KR100222078B1 (ko) * 1996-11-02 1999-10-01 윤종용 최소면적에 형성되는 정전기 보호 회로
KR100307554B1 (ko) * 1998-06-30 2001-11-15 박종섭 Esd 소자를 구비하는 반도체장치
US6104588A (en) * 1998-07-31 2000-08-15 National Semiconductor Corporation Low noise electrostatic discharge protection circuit for mixed signal CMOS integrated circuits
JP3141865B2 (ja) * 1998-12-28 2001-03-07 セイコーエプソン株式会社 半導体集積装置
KR20000059751A (ko) 1999-03-08 2000-10-05 윤종용 이에스디 보호 회로를 구비한 반도체 메모리 장치
US6529359B1 (en) 1999-08-06 2003-03-04 Sarnoff Corporation Circuits for dynamic turn off of NMOS output drivers during EOS/ESD stress
US6385021B1 (en) 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
JP4803866B2 (ja) * 2000-07-31 2011-10-26 ローム株式会社 半導体装置
JP4017060B2 (ja) * 2000-09-06 2007-12-05 株式会社ルネサステクノロジ 半導体装置
JP2002083931A (ja) * 2000-09-08 2002-03-22 Nec Corp 半導体集積回路装置
US6559508B1 (en) * 2000-09-18 2003-05-06 Vanguard International Semiconductor Corporation ESD protection device for open drain I/O pad in integrated circuits with merged layout structure
US6621680B1 (en) * 2001-12-05 2003-09-16 National Semiconductor Corporation 5V tolerant corner clamp with keep off circuit and fully distributed slave ESD clamps formed under the bond pads
US6724603B2 (en) * 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
US7027275B2 (en) * 2003-01-10 2006-04-11 Texas Instruments Incorporated Electrostatic discharge protection circuit with feedback enhanced triggering
US20060028776A1 (en) * 2004-08-09 2006-02-09 Michael Stockinger Electrostatic discharge protection for an integrated circuit
US7277263B2 (en) * 2004-09-08 2007-10-02 Texas Instruments Incorporated Local ESD protection for low-capacitance applications
US7593202B2 (en) * 2005-11-01 2009-09-22 Freescale Semiconductor, Inc. Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4037140A (en) * 1976-04-14 1977-07-19 Rca Corporation Protection circuit for insulated-gate field-effect transistors (IGFETS)
US4282556A (en) * 1979-05-21 1981-08-04 Rca Corporation Input protection device for insulated gate field effect transistor
US4989057A (en) * 1988-05-26 1991-01-29 Texas Instruments Incorporated ESD protection for SOI circuits
US5610790A (en) * 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
US6060752A (en) * 1997-12-31 2000-05-09 Siliconix, Incorporated Electrostatic discharge protection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790050A (zh) * 2011-12-12 2012-11-21 钜泉光电科技(上海)股份有限公司 具备静电防护功能的芯片

Also Published As

Publication number Publication date
DE102004041831A1 (de) 2005-03-10
KR100532463B1 (ko) 2005-12-01
US20080042206A1 (en) 2008-02-21
TWI237382B (en) 2005-08-01
US7280329B2 (en) 2007-10-09
DE102004041831B4 (de) 2012-01-05
KR20050022879A (ko) 2005-03-08
TW200509363A (en) 2005-03-01
CN1607664A (zh) 2005-04-20
US7763941B2 (en) 2010-07-27
US20050045955A1 (en) 2005-03-03
JP2005072607A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
CN100459117C (zh) 具有静电释放保护单元的集成电路装置
US11600613B2 (en) ESD protection circuit cell
US6545321B2 (en) ESD protection circuit for a semiconductor integrated circuit
US7253064B2 (en) Cascode I/O driver with improved ESD operation
KR100417093B1 (ko) 반도체장치
US6876041B2 (en) ESD protection component
US20080135940A1 (en) Semiconductor Device
US6977420B2 (en) ESD protection circuit utilizing floating lateral clamp diodes
US11824055B2 (en) Semiconductor integrated circuit device
US5639680A (en) Method of making analog multiplexer cell for mixed digital and analog signal inputs
US5181092A (en) Input protection resistor used in input protection circuit
US20170243888A1 (en) Layout structure for semiconductor integrated circuit
US7196378B2 (en) Electrostatic-protection dummy transistor structure
EP1325519B1 (en) Semiconductor apparatus with improved ESD withstanding voltage
US6855964B2 (en) Triggering of an ESD NMOS through the use of an N-type buried layer
KR19980064668A (ko) 반도체 장치의 보호 회로
JPH11135735A (ja) 半導体装置
JP2007227697A (ja) 半導体装置および半導体集積装置
JP2008193019A (ja) 半導体集積回路装置
JP2009164278A (ja) Ｍｏｓトランジスタ及びこれを用いた半導体集積回路装置
KR100976322B1 (ko) 반도체 집적 회로
CN100426501C (zh) 电源总线静电放电保护装置
US20230307438A1 (en) Electro-static discharge protection devices having a low trigger voltage
JP2005085820A (ja) 半導体装置
EP0620598A1 (en) Input/output protective circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant