BR102012022371A2 - Aparelho de imageamento de estado sólido e método de acionamento do mesmo - Google Patents
Aparelho de imageamento de estado sólido e método de acionamento do mesmo Download PDFInfo
- Publication number
- BR102012022371A2 BR102012022371A2 BR102012022371-6A BR102012022371A BR102012022371A2 BR 102012022371 A2 BR102012022371 A2 BR 102012022371A2 BR 102012022371 A BR102012022371 A BR 102012022371A BR 102012022371 A2 BR102012022371 A2 BR 102012022371A2
- Authority
- BR
- Brazil
- Prior art keywords
- signal
- digital data
- memory
- circuit
- output
- Prior art date
Links
- 239000007787 solid Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000015654 memory Effects 0.000 claims abstract description 90
- 238000006243 chemical reaction Methods 0.000 claims abstract description 38
- 238000003384 imaging method Methods 0.000 claims abstract description 34
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 230000007704 transition Effects 0.000 description 15
- 101100421142 Mus musculus Selenon gene Proteins 0.000 description 12
- 101100365384 Mus musculus Eefsec gene Proteins 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 230000000717 retained effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 230000003416 augmentation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
APARELHO DE IMAGEAMENTO DE ESTADO SÓLIDO E MÉTODO DE ACIONAMENTO DO MESMO. Trata-se de um aparelho de imageamento de estado sólido que inclui uma pluralidade de pixels disposta de modo bidimensional em uma matriz, um circuito de gerenciamento de sinal de referência adaptado para gerar um sinal de rampa, um circuito contador adaptado para realizar um operação de contagem de acordo com a saída do sinal de rampa, comparadores dispostos em uma base de coluna por coluna e adaptados para comparar sinais lidos dos pixels com um sinal de rampa e memórias dispostas em uma base de coluna por coluna e adaptadas para armazenar dados digitais, em que se a saída do comparador não for alterada durante um período de conversão AD, os dados digitais de um valor predeterminado são armazenados na memória. O aparelho de imageamento de estado sólido implanta manipulação de sobrecarga com uso de uma configuração de circuito simplificada.
Description
"APARELHO DE IMAGEAMENTO DE ESTADO SÓLIDO E MÉTODO DE ACIONAMENTO DO MESMO"
ANTECEDENTES DA INVENÇÃO
Campo da Invenção
A presente invenção refere-se a um aparelho de imageamento de estado sólido e um
método de acionamento do aparelho de imageamento de estado sólido.
Descrição da Técnica Relacionada
Recentemente, aparelhos de imageamento de estado sólido tais como sensores de imagem CMOS passaram a ser usados amplamente para câmeras digitais, filmadoras digitais, unidades de câmera de telefones celulares e similares. Devido à demanda por reduções no número de peças e em consumo de energia, estudos são conduzidos sobre aparelhos de imageamento de estado sólido com circuitos de conversão entre analógico/digital incorporados (circuitos de conversão AD ou ADCs). Como uma forma de ADC, há um tipo chamado de ADC de coluna em que um circuito de conversão A/D é instalado para cada coluna de arranjo de pixel. Desse tipo, um ADC de coluna de rampa, por exemplo, é bem conhecido. O ACD de coluna de rampa inclui uma fonte de sinal de tampa e comparadores instalados em uma base de coluna por coluna. O ACD de coluna de rampa compara cada sinal de pixel com um sinal de rampa (sinal de referência) da fonte de sinal de rampa com uso do comparador correspondente, mede o tempo necessário para a relação de magnitude entre o potencial elétrico do sinal de pixel e potencial elétrico do sinal de rampa para reversão e armazena dados digitais que correspondem ao tempo em memória.
Por exemplo, o Pedido de Patente submetido à inspeção pública n0 JP 2008-259228 descreve uma configuração de um ADC de coluna em que um contador ascendente/descendente é colocado para cada coluna. De acordo com uma técnica revelada no Pedido de Patente submetido à inspeção pública n0 JP 2008-259228, na conversão de sinais padrão emitidos dos pixels de analógico em digital, contagem é realizada em um dos modos de contagem ascendente e contagem descendente. Por outro lado, na conversão de sinais de pixel emitidos de pixels de analógico em digital, contagem é realizada no outro dentre os modos de contagem ascendente e contagem descendente. Além disso, o Pedido de Patente submetido à inspeção pública n0 JP 2006-081203
descreve uma configuração de um ADC de coluna em que um contador é colocado para cada coluna. Se houver diferenças potenciais grandes entre o sinal de rampa e sinais padrão ou sinais de pixel, um processo de comparação não será terminado dentro de um período de conversão AD predeterminado, o que poderia resultar em uma assim chamada sobrecarga. De acordo com a configuração descrita no Pedido de Patente submetido à inspeção pública n0 JP 2006-081203, se os valores de sinal dos sinais emitidos dos comparadores no caso de uma sobrecarga não se alterarem, após alterações dependentes de tempo no valor de sinal do sinal de rampa serem terminadas, um sinal que instrui um sinal de contagem a ser mantido na memória é emitido para a memória.
SUMÁRIO DA INVENÇÃO
A fim de realizar manipulação de sobrecarga, bits extras para sobrecarga ou bits de transporte são fornecidos em um aparelho de imageamento de estado sólido descrito no Pedido de Patente submetido à inspeção pública n0 JP 2008-259228. No entanto, a manipulação de sobrecarga requer pelo menos um bit por coluna a ser adicionado a um circuito. Isso complica o circuito e, assim, a redução na área de circuito não pode ser esperada. O aparelho de imageamento de estado sólido descrito no Pedido de Patente submetido à inspeção pública n0 JP 2008-259228 fornece um circuito AND e um circuito OR para cada coluna e assim tem um problema de escalas de circuito aumentadas.
Um objetivo da presente invenção é fornecer um aparelho de imageamento de estado sólido e um método de acionamento do aparelho de imageamento de estado sólido que pode implantar manipulação de sobrecarga enquanto contém aumentos em escalas de circuito.
De acordo com um aspecto da presente invenção, um aparelho de imageamento de estado sólido que compreende: uma pluralidade de pixels dispostos de modo bidimensional em uma matriz e sendo que cada um emite um sinal de pixel; um circuito de gerenciamento de sinal de referência configurado para gerar um sinal de referência que se altera de modo monotônico com o tempo; uma pluralidade de comparadores, cada um disposto correspondendo a cada uma das colunas da pluralidade de pixels e configurado para comparar o sinal de pixel com o sinal de referência; uma pluralidade de memórias dispostas, cada uma, de modo correspondente a cada comparador da pluralidade de comparadores; um contador que inicia uma operação de contagem de acordo com uma saída do sinal de referência a partir do circuito de gerenciamento de sinal de referência, configurado para contar pulsos de relógio para gerar um sinal de contagem e configurado para suprir o sinal de contagem à pluralidade de memórias; e uma unidade de fornecimento de dados configurada para suprir dados digitais de um valor predeterminado à pluralidade de memórias.
De acordo com outro aspecto da presente invenção, um método de acionamento de
um aparelho de imageamento de estado sólido compreende: uma pluralidade de pixels disposta de modo bidimensional em uma matriz e sendo que cada um emite um sinal de pixel; uma pluralidade de comparadores cada um disposto correspondendo a cada uma das colunas da pluralidade de pixels e configurado para comparar o sinal de pixel com o sinal de referência; uma pluralidade de memórias cada uma disposta de modo correspondente a cada comparador da pluralidade de comparadores; e um contador que inicia uma operação de contagem de acordo com uma saída do sinal de referência do circuito de gerenciamento de sinal de referência, configurado para contar pulsos de relógio para gerar um sinal de contagem e configurado para suprir o sinal de contagem à pluralidade de memórias, em que o método compreende as etapas de: escrever dados digitais do valor predeterminado na pluralidade de memórias antes da comparação do sinal de pixel com o sinal de referência e renovar dados da pluralidade de memórias a partir dos dados digitais escritos no valor de sinal do sinal de contagem quando um valor de sinal expresso como resultado da comparação é alterado.
De acordo com a presente invenção, se o valor de sinal do sinal emitido pelo comparador com base no resultado da comparação não se altear durante o período em que o comparador realiza a operação de comparação, dados os digitais de valor predeterminado foram armazenadas na memória adaptada para armazenar os dados digitais que correspondem ao sinal lido do pixel. Isso permite que a manipulação se sobrecarga seja implantada enquanto contém os aumentos nas escalas de circuito.
Recursos adicionais da presente invenção se tornarão aparentes a partir da descrição a seguir das modalidades exemplificativas com referência aos desenhos anexos.
BREVE DESCRIÇÃO DOS DESENHOS
A Figura 1 é um diagrama que mostra uma configuração exemplificativa de um aparelho de imageamento de estado sólido.
A Figura 2 é um gráfico de temporização que ilustra uma operação exemplificativa do aparelho de imageamento de estado sólido.
A Figura 3 é um diagrama que mostra outra configuração exemplificativa de um aparelho de imageamento de estado sólido.
A Figura 4 é um gráfico de temporização que ilustra outra operação exemplificativa do aparelho de imageamento de estado sólido. DESCRIÇÃO DAS MODALIDADES
As modalidades preferenciais da presente invenção serão agora descritas em detalhes em concordância com os desenhos anexos.
As modalidades da presente invenção serão descritas abaixo com referência aos desenhos.
Uma primeira modalidade da presente invenção será descrita.
A Figura 1 é um diagrama esquemático que mostra uma configuração de circuito exemplificativa de um aparelho de imageamento de estado sólido de acordo com a primeira modalidade. O aparelho de imageamento de estado sólido de acordo com a primeira modalidade inclui uma unidade de pixel 1, circuitos de leitura 2, comparadores 3, memórias 4, um circuito de varredura horizontal 5, uma fonte de sinal de rampa (circuito de gerenciamento de sinal de referência) 6, um circuito contador 7, um circuito de processamento de sinal 8 e um circuito de seleção 21. A unidade de pixel 1 inclui uma pluralidade de pixels que contém um elemento de conversão fotoelétrica com os pixels sendo dispostos de modo bidimensional (em direções de linha e coluna) em uma matriz. Os circuitos de leitura 2, comparadores 3 e memórias 4 são dispostos em uma base de coluna por coluna na unidade de pixel 1 com cada um deles fornecido para cada coluna. Os circuitos de leitura 2, comparadores 3 e memórias 4 fornecidos em uma base de coluna por coluna formam um circuito de conversão de analógico/digital adaptado para converter sinais de pixel produzidos pelos pixels da unidade de pixel 1 de analógico em digital. Os circuitos de leitura 2 emitem os sinais de pixel da unidade de pixel 1.
Os comparadores 3 aceitam, como entrada, a saída dos circuitos de leitura 2 e um sinal de rampa gerado pela fonte de sinal de rampa 6 e suprido por meio da linha de rampa 11. Cada comparador 3 compara a magnitude do potencial entre um sinal que é emitido do circuito de leitura correspondente 2 e o sinal de rampa e emite ou um sinal Alto ou um sinal Baixo com base no resultado da comparação. Sendo assim, o comparador 3 altera sua saída de Alta para Baixa ou de Baixa para Alta quando a relação de magnitude entre o potencial elétrico do sinal que é emitido do circuito de leitura 2 e o potencial elétrico do sinal de rampa se inverte.
A memória 4 aceita como entrada as saída dos respectivos comparadores 3, um pulso de habilitação escrita INT e uma saída do circuito de seleção 21. Cada uma das memórias 4 armazena a saída do circuito de seleção 21 como dados digitais no instante em que o potencial da saída do comparador correspondente 3 é invertido ou o instante em que o pulso de habilitação escrita INT se altera de Alto para Baixo. Os dados digitais armazenados nas memórias 4 são transferidos de modo serial para o circuito de processamento de sinal 8 em uma base de coluna por coluna em um sinal a partir do circuito de varredura horizontal 5 e submetido a um processo computacional, conforme necessário, pelo circuito de processamento de sinal 8.
A fonte de sinal de rampa (circuito de gerenciamento de sinal de referência) 6 é conectada em comum a uma pluralidade de comparadores 3 e é adaptada para gerar um sinal de rampa como um sinal de referência. O sinal de rampa é um sinal que altera seu nível de sinal a (intensidade de sinal) de modo monotônico com o tempo, por exemplo, um sinal que de modo monotônico aumenta ou diminui seu potencial de saída com o tempo. A diminuição monotônica aqui pode não ser apenas uma diminuição contínua no potencial elétrico com o tempo, mas também diminuições por etapas no potencial elétrico contanto que não haja aumento do valor em qualquer momento anterior. Isso se aplica similarmente ao aumento monotônico. As diminuições monotônicas e aumentos monotônicos serão referidos coletivamente como alterações monotônicas.
O circuito contador 7 é conectado em comum a uma pluralidade de memórias 4. O circuito contador 7 aceita como entrada um relógio CLK usado para gerar um sinal de contagem e um pulso de habilitação de operação de contador CNT_EN. Quando o pulso de habilitação de operação de contador CNT_EN é Alto, o circuito contador 7 realiza uma operação de contagem com uso do relógio CLK e emite um sinal de contagem. Por outro lado, quando o pulso de habilitação de operação de contador CNT_EN é Baixo, o circuito contador 7 emite um valor de sinal de "0" como um sinal de contagem sem realizar uma operação de contagem.
O circuito de seleção 21 aceita, como entrada, dados digitais D_DATA de um valor predeterminado e a saída do circuito contador 7. Com base nos pulsos de seleção SEL e SELb, o circuito de seleção 21 pode selecionar qual emitir, os dados digitais D_DATA ou o sinal de contagem que é emitido a partir do circuito contador 7. O circuito de seleção 21 emite os dados digitais D_DATA quando o pulso de seleção SEL é Alto e o pulso de seleção SELb é Baixo. Por outro lado, o circuito de seleção 21 emite o sinal de contagem a partir do circuito contador 7 quando o pulso de seleção SEL é Baixo e o pulso de seleção SELb é Alto.
Em seguida, as operações do aparelho de imageamento de estado sólido de acordo
com a primeira modalidade (operação normal e operação de manipulação de sobrecarga) serão descritas. A Figura 2 é um gráfico de temporização que ilustra uma operação exemplificativa do aparelho de imageamento de estado sólido de acordo com a primeira modalidade, que descreve a operação que corresponde a uma linha de pixel. Primeiramente, o pulso de seleção SEL se torna Alto (o pulso de seleção SELb é
Baixo). Consequentemente, o circuito de seleção 21 emite os dados digitais D_DATA de um valor predeterminado. Em seguida, com o pulso de seleção SEL permanecendo Alto, o pulso de habilitação escrita INT é acionado Baixo, Alto e Baixo nessa ordem. Quando o pulso de habilitação escrita INT faz a transição de Alto para Baixo, a memória 4 armazena o circuito de saída de seleção 21, isto é, os dados digitais D_DATA.
Subseqüentemente, o pulso de seleção SEL se torna Baixo (o pulso de seleção SELb é Alto). Quando o pulso de seleção SEL é Baixo, o circuito de seleção 21 seleciona e emite a saída do circuito contador 7. No entanto, enquanto o pulso de habilitação de operação de contador CNT_EN permanece Baixo, o circuito contador 7 emite um valor de sinal de "0" como um sinal de contagem sem realizar uma operação de contagem e assim o circuito de seleção 21 emite o valor de "0".
Em seguida, um período de conversão de analógico/digital é iniciado. Consequentemente, o pulso de habilitação de operação de contador CNT_EN se torna Alto e o circuito contador 7 inicia uma operação de contagem. Quase ao mesmo tempo o pulso de habilitação de operação de contador CNT_EN se altera de Baixo para Alto, a fonte de sinal de rampa 6 gera e emite um sinal de rampa. Incidentalmente, na Figura 2, os sinais necessários para a operação da fonte de sinal de rampa 6, tal como um sinal necessário para gerar o sinal de rampa, são omitidos.
Conforme indicado pela Saída A do Circuito de leitura, o aparelho de imageamento de estado sólido opera conforme descrito abaixo durante operação normal em que o potencial de saída do circuito de leitura 2 está entre os limites mais altos e mais baixos do potencial elétrico do sinal de rampa. Quando o potencial elétrico do sinal de rampa que é emitido a partir da fonte de sinal de rampa 6 cai abaixo do potencial de saída do circuito de leitura 2, a saída do comparador 3 faz uma transição de Baixo para Alto conforme indicado pela Saída de Comparador A. O instante do potencial de saída do comparador 3 é invertido, a memória 4 armazena a saída do circuito de seleção 21, isto é, o sinal de contagem que é emitido do circuito contador 7, como dados digitais. Por exemplo, quando o valor de sinal do sinal de contagem é η (n são dados digitais), se a saída do comparador 3 fizer uma transação de Baixo para Alto, a comparação é concluída e o valor é escrito na memória 4 (consulte os Dados de armazenamento A na Memória mostrada na Figura 2).
A seguir, será dada a descrição de uma operação de manipulação de sobrecarga executada quando o potencial de saída do circuito de leitura 2 cai abaixo do limite inferior do potencial elétrico do sinal de rampa conforme indicado pela Saída B do Circuito de leitura. Quando a saída do circuito de leitura 2 é conforme indicada pela Saída B do Circuito de leitura, já que o potencial elétrico do sinal de rampa nunca cairá abaixo do potencial de saída do circuito de leitura 2, a saída do comparador 3 permanece Baixa conforme indicado pela Saída do Comparador B. Sendo assim, os dados digitais na memória 4 não são sobrescritos (renovados) e o valor dos dados digitais D_DATA escritos em resposta ao pulso de habilitação escrita INT é mantido (consulte os Dados de Armazenamento B na Memória mostrada na Figura 2).
Mediante a expiração do período de conversão de analógico/digital predeterminado, o pulso de habilitação de operação de contador CNT_EN se torna Baixo. Consequentemente, o circuito contador 7 termina a operação de contagem e a fonte de sinal de rampa 6 termina a geração do sinal de rampa. De acordo com a presente modalidade, os dados digitais D_DATA são ajustados a um valor máximo Dmax de dados digitais disponíveis para um processo de conversão AD, isto é, os dados digitais emitidos pelo circuito contador 7 logo antes de o pulso de habilitação de operação de contador CNT_EN cair. Sendo assim, se a saída do circuito de leitura 2 for conforme mostrada na Saída B do Circuito de leitura, os dados digitais D_DATA=Dmax são retidos na memória 4 como dados digitais que correspondem à saída do circuito de leitura 2 conforme mostrado nos Dados de Armazenamento B na Memória. Por outro lado, em operação normal, os dados digitais η resultantes da conversão AD da saída do circuito de leitura 2 são retidos na memória 4 conforme indicado pelos Dados de Armazenamento A na Memória.
De acordo com a presente modalidade, mesmo se o potencial de saída do circuito de leitura 2 for inferior ao sinal de rampa e a saída do comparador 3 for mantida Baixa durante um período de conversão de análogo/digital, a manipulação de sobrecarga pode ser realizada por controle de temporização simples e fácil com uso de uma configuração de circuito simplificada. Além disso, os dados digitais D_DATA usados para manipulação de sobrecarga podem ser processados diretamente como dados digitais de sinais de pixel se ajustados em um valor apropriado igual ou mais alto que Dmax. A presente modalidade elimina a necessidade de fornecer bits de transporte como bits convencionais e habilita a redução da área de circuito.
Embora, de acordo com a presente modalidade, a memória 4 armazene a saída do circuito de seleção 21 como dados digitais quando o pulso de habilitação escrita INT faz uma transição de Alto para Baixo, a presente invenção não é limitada a isso. Por exemplo, a saída do circuito de seleção 21 pode ser armazenada como dados digitais na memória 4 quando o pulso de habilitação escrita INT faz uma transição de Baixo para Alto. Além disso, o valor que é ajustado conforme os dados digitais D_DATA pode ser variável. Além disso, embora de acordo com a presente modalidade, o sinal de rampa seja um
sinal cujo potencial elétrico cai com o tempo, a presente invenção não é limitada a isso. O sinal de rampa pode ser um sinal cujo potencial elétrico se eleva com o tempo. Embora de acordo com a presente modalidade, a saída do comparador 3 seja configurada para se tornar Alta quando o potencial elétrico do sinal de rampa é mais alto que o potencial de saída do circuito de leitura, a presente invenção não é limitada a isso. A saída do comparador 3 pode ser configurada para se tornar Baixa quando o potencial elétrico do sinal de rampa é mais alto que o potencial de saída do circuito de leitura. Em ambos os casos, a saída do circuito de seleção 21 pode ser armazenada na memória 4 mediante inversão da relação de magnitude entre o potencial elétrico do sinal de rampa e o potencial elétrico do circuito de leitura.
Em seguida, uma segunda modalidade da presente invenção será descrita.
A Figura 3 é um diagrama esquemático que mostra uma configuração de circuito exemplificativa de um aparelho de imageamento de estado sólido de acordo com a segunda modalidade. Na Figura 3, os componentes com as mesmas funções que os componentes na Figura 1 são denotados pelos mesmos numerais de referência que os componentes correspondentes na Figura 1. Na Figura 3, a unidade de pixel 1, a fonte de sinal de rampa (circuito de gerenciamento de sinal de referência) 6 e similares não relevantes para a manipulação de sobrecarga de acordo com a presente modalidade são omitidos da ilustração. Na Figura 3, o aparelho de imageamento de estado sólido inclui um circuito de leitura 3, um comparador 3, uma memória 4, um circuito contador 7 e um circuito de seleção 21.
A memória 4 inclui um primeiro elemento de memória 4A adaptado para armazenar dados digitais (dados N) resultantes da conversão AD de sinais em níveis de reinicialização de pixels e um segundo elemento de memória 4B adaptado para armazenar dados digitais (dados S) resultantes da conversão AD de sinais de pixel após a conversão fotoelétrica.
O primeiro elemento de memória 4A aceita como entrada uma saída de um circuito de conjunção (circuito AND) 31A, um pulso de habilitação escrita INTN e uma saída do circuito de seleção 21. O circuito AND 31A aceita como entrada uma saída do comparador correspondente 3 e um pulso de seleção MSELN e emite o produto lógico da saída de comparador e pulso de seleção MSELN. O primeiro elemento de memória 4A armazena a saída do circuito de seleção 21 como dados digitais mediante a inversão do potencial de saída do circuito AND 31A ou mediante uma transição de Alto para Baixo do pulso de habilitação escrita INTN.
O segundo elemento de memória 4B aceita como entrada uma saída de um circuito AND 31B, um pulso de habilitação escrita INTS e uma saída do circuito de seleção 21. O circuito AND 31B aceita como entrada uma saída do comparador correspondente 3 e um pulso de seleção MSELS e emite o produto lógico da saída de comparador e pulso de seleção MSELS. O segundo elemento de memória 4B armazena a saída do circuito de seleção 21 como dados digitais mediante inversão do potencial de saída do circuito AND 31B ou mediante uma transição de Alto para Baixo do pulso de habilitação escrita INTS.
O circuito de seleção 21 aceita como entrada os dados digitais Dn_DATA e Ds_DATA de valores predeterminados e uma saída do circuito contador 7. Com base nos pulsos de seleção SELn1 SELs e SELb1 o circuito de seleção 21 pode selecionar qual emitir, os dados digitais DnJDATA1 os dados digitais Ds_DATA ou o sinal de contagem que é emitido do circuito contador 7. Quando um dos pulsos de seleção SELn e SELs é Alto, os outros pulsos de seleção SELn e SELs são Baixos. Quando ambos os pulsos de seleção SELn e SELs são Baixos, o pulso de seleção SELb é Alto. Normalmente, os dados digitais Dn_DATA e os dados digitais Ds_DATA diferem em valor entre si.
Quando o pulso de seleção SELn é Alto e o pulso de seleção SELs é Baixo, o circuito de seleção 21 emite os dados digitais Dn_DATA. Quando o pulso de seleção SELs é Alto e o pulso de seleção SELn é Baixo, o circuito de seleção 21 emite os dados digitais Ds_DATA. Quando ambos os pulsos de seleção SELn e SELs são Baixos, isto é, quando o pulso de seleção SELb é Alto, o circuito de seleção 21 emite o sinal de contagem a partir do circuito contador 7.
Em seguida, as operações do aparelho de imageamento de estado sólido de acordo com a segunda modalidade (operação normal e operação de manipulação de sobrecarga) serão descritas. A Figura 4 é um gráfico de temporização do aparelho de imageamento de estado sólido de acordo com a segunda modalidade, que descreve a operação que corresponde a uma linha de pixel. De acordo com a presente modalidade, ambos os sinais em níveis de reinicialização pixels e sinais de pixel após a conversão fotoelétrica são submetidos a um processo de conversão AD. Sendo assim, na Figura 4, a conversão AD é executada duas vezes e o período durante o qual o sinal de pulso de habilitação de operação de contador CNT_EN é Alto corresponde a um período de conversão AD.
Primeiramente, uma operação de conversão AD para um sinal de nível de
reinicialização será descrita.
O pulso de seleção SELn se torna Alto (os pulsos de seleção SELs e SELb são baixos). Consequentemente, o circuito de seleção 21 emite os dados digitais Dn_DATA de um valor predeterminado para o sinal de nível de reinicialização. Em seguida, como o pulso de seleção SELn permanecendo Alto, o pulso de habilitação escrita INTN é acionado Baixo, Alto e Baixo nessa ordem. Quando o pulso de habilitação escrita INTN faz a transição de Alto para Baixo, o primeiro elemento de memória 4A da memória 4 armazena a saída do circuito de seleção 21, isto é, os dados digitais Dn_DATA.
Subseqüentemente, o pulso de seleção SELn se torna Baixo. Quando ambos os pulsos de seleção SELn e SELs são Baixo, o circuito de seleção 21 seleciona e emite a saída do circuito contador 7. No entanto, enquanto o pulso de habilitação de operação de contador CNT_EN permanece Baixo, o contador 7 emite um valor de sinal de "0" como um sinal de contagem ser realizar uma operação de contagem e assim o circuito de seleção 21 emite o valor de "0."
Em seguida, o pulso de habilitação de operação de contador CNT_EN se torna Alto e
o circuito contador 7 inicia uma operação de contagem. Quase ao mesmo tempo em que o pulso de habilitação de operação de contador CNT_EN se altera de Baixo para Alto, o fonte de sinal de rampa gera e emite um sinal de rampa.
Conforme indicado pela Saída A do Circuito de leitura, o aparelho de imageamento de estado sólido opera conforme descrito durante a operação normal em que o potencial de saída do circuito de leitura 2 está entre os limites superior e inferior de potencial elétrico do sinal de rampa. Quando o potencial elétrico do sinal de rampa que é emitido da fonte de sinal de rampa 6 cai abaixo do potencial de saída do circuito de leitura 2, a saída do comparador 3 faz a transição de Baixo para Alto conforme indicado pela Aida de Comparador A. Nesse momento, o pulso de seleção MSELN é Alto. Sendo assim, quando a saída do comparador 3 faz uma transição de Baixo para Alto, a saída do circuito AND 31A faz uma transição de Baixo para Alto. Mediante a inversão do potencial de saída do circuito AND 31 A, o primeiro elemento de memória 4A armazena a saída do circuito de seleção 21, isto é, o sinal de contagem que é emitido do circuito contador 7, como dados digitais. Por exemplo, quando o valor de sinal do sinal de contagem é η (n são dados digitais), se a saída do circuito AND 31A fizer uma transição de Baixo para Alto, a comparação relacionada aos sinais de nível de reinicialização é concluída e o η é escrito no primeiro elemento de memória 4A (consulte os Dados de Armazenamento A na Primeira memória mostrada na Figura 4).
Em seguida, será dada a descrição de uma operação de manipulação de sobrecarga executada quando o potencial de saída do circuito de leitura 2 cai abaixo do limite inferior do potencial elétrico do sinal de rampa conforme indicado pela Saída B do Circuito de leitura. Quando a saída do circuito de leitura 2 é conforme indicada pela Saída B do Circuito de leitura, já que o potencial elétrico do sinal de rampa nunca cairá abaixo do potencial de saída do circuito de leitura 2, a comparação não é concluída e a saída do comparador 3 permanece Baixo conforme indicado pela Saída de Comparador B. Sendo assim, os dados digitais no primeiro elemento de memória 4A não são sobrescritos (renovados) e o valor dos dados digitais Dn_DATA escritos em resposta ao pulso de habilitação escrita INTN é mantido (consulte os Dados de Armazenamento B na Primeira memória mostrada na Figura 4).
Mediante a expiração de um período de conversão de análogo/digital predeterminado para os sinais de nível de reinicialização, o pulso de habilitação de operação de contador CNT_EN se torna Baixo. Consequentemente, o circuito contador 7 termina a operação de contagem e a fonte de sinal de rampa termina a geração do sinal de rampa. De acordo com a presente modalidade, os dados digitais Dn_DATA são ajustados a um valor máximo Dnmax de dados digitais disponíveis para um processo de conversão AD dos sinais de nível de reinicialização. Os dados digitais Dnmax correspondem aos dados digitais emitidos pelo circuito contador 7 logo antes do pulso de habilitação de operação de contador CNT_EN cair durante o período de conversão de análogo/digital para os sinais de nível de reinicialização. Sendo assim, quando a saída do circuito de leitura 2 é conforme indicado pela Saída B do Circuito de leitura, os dados digitais Dn_DATA=Dnmax são retidos no primeiro elemento de memória 4A como dados digitais que correspondem à saída do circuito de leitura 2 conforme mostrado nos Dados de Armazenamento B na Primeira memória. Por outro lado, em operação normal, os dados digitais η resultantes de conversão AD da saída do circuito de leitura 2 são retidos no primeiro elemento de memória 4A conforme indicado pelos Dados de Armazenamento A na Primeira memória.
Em seguida, uma operação de conversão AD para sinais de pixel após a conclusão da operação de conversão AD para os sinais de nível de reinicialização será descrita. Um pulso de transferência PTX para os sinais de pixel se torna Alto e sinais submetidos à conversão fotoelétrica e acumulados nos pixels da unidade de pixel de acordo com a quantidade de luz são transferidos para o circuito de leitura 2, que então emite sinais de pixel de acordo com os sinais transferidos. Então, o pulso de transferência PTX para os sinais de pixel se torna Baixo e subseqüentemente o pulso de seleção SELs se torna Alto (os pulsos de seleção SELn e SELb são baixos). Consequentemente, durante o período em que o pulso de seleção SELs é Alto, o circuito de seleção 21 emite os dados digitais Ds_DATA de um valor predeterminado para os sinais de pixel. Em seguida, com o pulso de seleção SELs permanecendo Alto, o pulso de habilitação escrita INTS é acionado Baixo, Alto e Baixo nessa ordem. Quando o pulso de habilitação escrita INTS faz a transição de Alto para Baixo, o segundo elemento de memória 4B da memória 4 armazena a saída do circuito de seleção 21, isto é, os dados digitais Ds_DATA.
Subseqüentemente, o pulso de seleção SELs se torna Baixo. Quando ambos os pulsos de seleção SELn e SELs são Baixo, o circuito de seleção 21 seleciona e emite a saída do circuito contador 7. No entanto, já que o pulso de habilitação de operação de contador CNT_EN é Baixo, o circuito de seleção 21 emite um valor de "O". Em seguida, o pulso de habilitação de operação de contador CNT_EN se torna Alto e
o circuito contador 7 inicia uma operação de contagem. Quase ao mesmo tempo em que o pulso de habilitação de operação de contador CNT_EN altera de Baixo para Alto, a fonte de sinal de rampa gera e emite um sinal de rampa.
Embora a descrição detalhada seja omitida devido ao fato de que um processo similar já foi descrito, sob operação normal em que o potencial de saída do circuito de leitura 2 é tal conforme mostrado na Saída A do Circuito de leitura, o segundo elemento de memória 4B emite um sinal de contagem de acordo com o potencial de saída do circuito de leitura 2 como dados digitais. Ou seja, conforme indicado pela Saída de Comparador A, mediante uma transição de Baixo para Alto da saída do comparador 3 (circuito AND 31 Β), o segundo elemento de memória 4B armazena a saída do circuito de seleção 21, isto é, o sinal de contagem que é emitido do circuito contador 7, como dados digitais. Por exemplo, quando o valor de sinal do sinal de contagem é s (s são dados digitais), o valor s é escrito no segundo elemento de memória 4B (consulte os Dados de Armazenamento A da Segunda Memória mostrado na Figura 4). No caso de uma operação de manipulação de sobrecarga executada quando o
potencial de saída do circuito de leitura 2 é tal como mostrado na Saída B do Circuito de leitura, já que o potencial elétrico do sinal de rampa nunca cai abaixo do potencial de saída do circuito de leitura 2, os dados digitais no segundo elemento de memória 4B não são sobrescritos (atualizados). Sendo assim, o valor dos dados digitais Ds_DATA escritos em resposta ao pulso de habilitação escrita INTS é mantido no segundo elemento de memória 4B (consulte os Dados de Armazenamento B da Segunda Memória in Figura 4).
Mediante a expiração de um período de conversão de análogo/digital predeterminado para os sinais de pixel após a conversão fotoelétrica, o pulso de habilitação de operação de contador CNT_EN se torna Baixo. Consequentemente, o circuito contador 7 termina s operação de contagem e a fonte de sinal de rampa termina a geração do sinal de rampa. De acordo com a presente modalidade, os dados digitais Ds_DATAsão ajustados em um valor máximo Dsmax de dados digitais disponíveis para um processo de conversão AD dos sinais de pixel. Os dados digitais Dsmax correspondem aos dados digitais output pelo circuito contador 7 logo antes do pulso de habilitação de operação de contador CNT_EN cair durante o período de conversão de análogo/digital para os sinais de pixel. Sendo assim, quando a saída do circuito de leitura 2 é conforme indicada pela Saída B do Circuito de leitura, os dados digitais Ds_DATA=Dsmax são retidos no segundo elemento de memória 4B como dados digitais que correspondem à saída do circuito de leitura 2 conforme mostrado nos Dados de Armazenamento B da Segunda Memória. Por outro lado, em operação normal, os dados digitais s resultante da conversão AD da saída do circuito de leitura 2 são retidos no segundo elemento de memória 4B conforme indicado pelos Dados de Armazenamento Ada Segunda Memória.
Após a conclusão da operação de conversão AD para os sinais de pixel, dados armazenados são lidos de modo serial do primeiro elemento de memória 4A e do segundo elemento de memória 4B em uma base de coluna por coluna e os dados N são subtraídos dos dados S. A subtração permite que os sinais de nível de reinicialização seja subtraídos dos sinais de pixel. Incidentalmente, um circuito de computação que realiza a subtração e um circuito de processamento que gera um comando de leitura são omitidos da ilustração na Figura 3.
De acordo com a presente modalidade, mesmo se o potencial de saída do circuito de leitura 2 for mais baixo que o sinal de rampa e a saída do comparador 3 for mantida Baixa, a manipulação de sobrecarga para sinais de nível de reinicialização e sinais de pixel pode ser realizada por controle de temporização simples e fácil com uso de uma configuração de circuito simplificada. Além disso, os dados digitais Dn_DATA e Ds_DATA usados para manipulação de sobrecarga podem ser processados diretamente como dados digitais de sinais de pixel se ajustados em um valor apropriado igual ou maior que um valor disponível máximo. A presente modalidade elimina a necessidade de fornecer bits de transporte tais como bits convencionais e habilita a redução na área de circuito.
Embora, de acordo com a presente modalidade, o primeiro elemento de memória 4A e segundo elemento de memória 4B armazenem a saída do circuito de seleção 21 como dados digitais quando os respectivos pulsos de habilitação escrita INTS e INTS fazem uma transição de Alto para Baixo, a presente invenção não é limitada a isso. Por exemplo, o primeiro elemento de memória 4A e o segundo elemento de memória 4B podem armazenar a saída do circuito de seleção 21 como dados digitais quando os respectivos pulsos de habilitação escrita INTS e INTS fazem uma transição de Baixo para Alto. Além disso, os valores ajustados como os dados digitais Dn_DATA e Ds_DATA podem ser variáveis. Além disso, embora de acordo com a presente modalidade, o sinal de rampa seja um
sinal cujo potencial elétrico cai com o tempo, a presente invenção não é limitada a isso. O sinal de rampa pode ser um sinal cujo potencial elétrico se eleva com o tempo. Embora de acordo com a presente modalidade, a saída do comparador 3 seja configurada para se tornar Alta quando o potencial elétrico do sinal de rampa é mais alto que o potencial de saída do circuito de leitura, a presente invenção não é limitada a isso. A saída do comparador 3 pode ser configurada para se tornar Baixa quando o potencial elétrico do sinal de rampa é mais alto que o potencial de saída do circuito de leitura. Em ambos os casos, a saída do circuito de seleção 21 pode ser armazenada na memória 4 mediante inversão da relação magnitude entre o potencial elétrico do sinal de rampa e o potencial elétrico do circuito de leitura.
Embora, de acordo com a primeira e segunda modalidades, o circuito contador 7 é conectado em comum a uma pluralidade de memórias 4, a presente invenção não é limitada a isso. Por exemplo, o circuito contador 7 pode ser fornecido para cada coluna. No entanto, a configuração em que o circuito contador 7 é conectado em comum a múltiplas colunas de memórias 4 elimina a necessidade de fornecer um circuito de seleção 21 para cada coluna, protege a área de circuito e, assim, fornece um efeito mais sinalizado. Deve-se notar que as modalidades descritas acima meramente ilustram exemplos
concretos de execução da invenção e não pretendem ser interpretados como Iimitantes do escopo verdadeiro da presente invenção. Ou seja, a presente invenção pode ser implantada de várias formas sem afastamento da idéia técnica ou recursos principais da invenção.
Apesar de a presente invenção ter sido descrita com referência às modalidades exemplificativas, deve-se entender que a invenção não é limitada às modalidades exemplificativas reveladas. O escopo das reivindicações a seguir deve estar de acordo com a interpretação mais ampla de forma a englobar todas tais modificações e estruturas e funções equivalentes.
Claims (9)
1. Aparelho de imageamento de estado sólido, caracterizado pelo fato de que: uma pluralidade de pixels disposta de modo bidimensional em uma matriz, e sendo que cada um emite um sinal de pixel; um circuito de gerenciamento de sinal de referência configurado para gerar um sinal de referência que altera um nível de sinal de modo monotônico com o tempo; uma pluralidade de comparadores, cada um disposto correspondendo a cada uma das colunas da pluralidade de pixels e configurado para comparar o sinal de pixel com o sinal de referência; uma pluralidade de memórias, cada uma disposta de modo correspondente a cada comparador da pluralidade de comparadores; um contador que inicia uma operação de contagem de acordo com uma saída do sinal de referência do circuito de gerenciamento de sinal de referência, configurado para contar pulsos de relógio para gerar um sinal de contagem e configurado para suprir o sinal de contagem à pluralidade de memórias; e uma unidade de fornecimento de dados configurada para suprir dados digitais de um valor predeterminado à pluralidade de memórias.
2. Aparelho de imageamento de estado sólido de acordo com a reivindicação 1, caracterizado pelo fato de que compreende, ainda um circuito de seleção configurado para suprir à pluralidade de memórias qualquer um dentre os dados digitais do valor predeterminado e o valor de contagem.
3. Aparelho de imageamento de estado sólido de acordo com a reivindicação 1, caracterizado pelo fato de que cada memória da pluralidade de memória é escrita por dados digitais do valor predeterminado antes da comparação do sinal de pixel com o sinal de referência e os dados digitais escritos são renovados no valor de sinal do sinal de contagem quando um valor de sinal expresso como um resultado da comparação é alterado.
4. Aparelho de imageamento de estado sólido de acordo com a reivindicação 1, caracterizado pelo fato de que a memória compreende um primeiro elemento de memória configurado para armazenar dados digitais derivados por conversão de analógico para digital de um sinal de nível de reinicialização do pixel e um segundo elemento de memória configurado para armazenar dados digitais derivados por conversão de analógico para digital de um sinal gerado por conversão fotoelétrica de uma luz incidente no pixel e emitida do pixel.
5. Aparelho de imageamento de estado sólido de acordo com a reivindicação 4, caracterizado pelo fato de que a unidade de fornecimento de dados configurada para suprir os dados digitais à primeira memória e configurada para suprir os dados digitais do valor predeterminado diferente do valor predeterminado dos dados digitais supridos à primeira memória.
6. Aparelho de imageamento de estado sólido de acordo com a reivindicação 1, caracterizado pelo fato de que o valor predeterminado dos dados digitais supridos pela unidade de fornecimento de dados é variável.
7. Aparelho de imageamento de estado sólido, de acordo com a reivindicação 1, caracterizado pelo fato de que o valor predeterminado dos dados digitais supridos pela unidade de fornecimento de dados é maior ou igual a um valor máximo em uma faixa de saída dos dados digitais derivados por versão de analógico para digital do sinal de pixel.
8. Método de acionamento de um aparelho de imageamento de estado sólido, caracterizado pelo fato de que compreende: uma pluralidade de pixels disposta de modo bidimensional em uma matriz, e sendo que cada um emite um sinal de pixel; uma pluralidade de comparadores, cada um disposto correspondendo a cada uma das colunas da pluralidade de pixels e configurado para comparar o sinal de pixel com o sinal de referência; uma pluralidade de memórias, cada um disposta de modo correspondente a cada comparador da pluralidade de comparadores; e um contador que inicia uma operação de contagem de acordo com uma saída do sinal de referência do circuito de gerenciamento de sinal de referência, configurado para contar pulsos de relógio para gerar um sinal de contagem e configurado para suprir o sinal de contagem à pluralidade de memórias, em que o método compreende as etapas de: escrever os dados digitais do valor predeterminado na pluralidade de memórias antes da comparação do sinal de pixel com o sinal de referência, e renovar os dados da pluralidade de memórias a partir dos dados digitais escritos no valor de sinal do sinal de contagem quando um valor de sinal expresso como resultado da comparação é alterado.
9. Método de acordo com a reivindicação 8, caracterizado pelo fato de que a memória compreende um primeiro elemento de memória configurado para armazenar dados digitais derivados por conversão de analógico para digital de um sinal de nível de reinicialização do pixel e um segundo elemento de memória configurado para armazenar dados digitais derivados por conversão de analógico para digital de um sinal gerado por conversão fotoelétrica de uma luz incidente no pixel e emitido do pixel, sendo que o método compreende ainda as etapas de: suprir os dados digitais do valor predeterminado à primeira memória, e suprir os dados digitais do valor predeterminado diferente do valor predeterminado dos dados digitais supridos à primeira memória.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011192717A JP5901186B2 (ja) | 2011-09-05 | 2011-09-05 | 固体撮像装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BR102012022371A2 true BR102012022371A2 (pt) | 2013-10-22 |
Family
ID=46875671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR102012022371-6A BR102012022371A2 (pt) | 2011-09-05 | 2012-09-04 | Aparelho de imageamento de estado sólido e método de acionamento do mesmo |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8836838B2 (pt) |
| EP (1) | EP2566152A1 (pt) |
| JP (1) | JP5901186B2 (pt) |
| KR (1) | KR101515046B1 (pt) |
| CN (1) | CN102984470B (pt) |
| BR (1) | BR102012022371A2 (pt) |
| RU (1) | RU2521604C2 (pt) |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5801665B2 (ja) | 2011-09-15 | 2015-10-28 | キヤノン株式会社 | 固体撮像装置、ａ／ｄ変換器およびその制御方法 |
| JP5806566B2 (ja) | 2011-09-15 | 2015-11-10 | キヤノン株式会社 | Ａ／ｄ変換器および固体撮像装置 |
| JP5484422B2 (ja) | 2011-10-07 | 2014-05-07 | キヤノン株式会社 | 固体撮像装置 |
| JP6057602B2 (ja) | 2012-08-10 | 2017-01-11 | キヤノン株式会社 | 固体撮像装置 |
| JP6319946B2 (ja) | 2013-04-18 | 2018-05-09 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP6100074B2 (ja) | 2013-04-25 | 2017-03-22 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP6274788B2 (ja) | 2013-08-28 | 2018-02-07 | キヤノン株式会社 | 撮像装置、撮像システム及び撮像装置の駆動方法 |
| JP5886806B2 (ja) | 2013-09-17 | 2016-03-16 | キヤノン株式会社 | 固体撮像装置 |
| JP6239975B2 (ja) | 2013-12-27 | 2017-11-29 | キヤノン株式会社 | 固体撮像装置及びそれを用いた撮像システム |
| JP6245997B2 (ja) | 2014-01-16 | 2017-12-13 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP6057931B2 (ja) | 2014-02-10 | 2017-01-11 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP6351288B2 (ja) | 2014-02-17 | 2018-07-04 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP6412328B2 (ja) | 2014-04-01 | 2018-10-24 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| US9979916B2 (en) | 2014-11-21 | 2018-05-22 | Canon Kabushiki Kaisha | Imaging apparatus and imaging system |
| JP6579744B2 (ja) * | 2014-11-28 | 2019-09-25 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法 |
| JP6727771B2 (ja) | 2015-08-13 | 2020-07-22 | キヤノン株式会社 | 撮像装置 |
| US9900539B2 (en) | 2015-09-10 | 2018-02-20 | Canon Kabushiki Kaisha | Solid-state image pickup element, and image pickup system |
| US9712146B2 (en) * | 2015-09-18 | 2017-07-18 | University Of Notre Dame Du Lac | Mixed signal processors |
| KR102332942B1 (ko) * | 2015-11-27 | 2021-12-01 | 에스케이하이닉스 주식회사 | 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
| CN105897273B (zh) * | 2016-03-28 | 2019-01-04 | 烟台睿创微纳技术股份有限公司 | 一种主次斜率模数转换电路和方法 |
| JP6740067B2 (ja) | 2016-09-16 | 2020-08-12 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
| JP6436953B2 (ja) | 2016-09-30 | 2018-12-12 | キヤノン株式会社 | 固体撮像装置及びその駆動方法、並びに撮像システム |
| JP6750876B2 (ja) | 2016-10-07 | 2020-09-02 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
| JP6552478B2 (ja) | 2016-12-28 | 2019-07-31 | キヤノン株式会社 | 固体撮像装置 |
| US10652531B2 (en) | 2017-01-25 | 2020-05-12 | Canon Kabushiki Kaisha | Solid-state imaging device, imaging system, and movable object |
| JP6946046B2 (ja) | 2017-04-28 | 2021-10-06 | キヤノン株式会社 | 光電変換装置及びその駆動方法 |
| US10686996B2 (en) * | 2017-06-26 | 2020-06-16 | Facebook Technologies, Llc | Digital pixel with extended dynamic range |
| US10917589B2 (en) | 2017-06-26 | 2021-02-09 | Facebook Technologies, Llc | Digital pixel with extended dynamic range |
| US10419701B2 (en) | 2017-06-26 | 2019-09-17 | Facebook Technologies, Llc | Digital pixel image sensor |
| US11568609B1 (en) | 2017-07-25 | 2023-01-31 | Meta Platforms Technologies, Llc | Image sensor having on-chip compute circuit |
| US10726627B2 (en) | 2017-07-25 | 2020-07-28 | Facebook Technologies, Llc | Sensor system based on stacked sensor layers |
| US10825854B2 (en) | 2017-08-16 | 2020-11-03 | Facebook Technologies, Llc | Stacked photo sensor assembly with pixel level interconnect |
| US10598546B2 (en) | 2017-08-17 | 2020-03-24 | Facebook Technologies, Llc | Detecting high intensity light in photo sensor |
| EP3451655B1 (en) | 2017-08-31 | 2020-10-21 | Canon Kabushiki Kaisha | Solid-state image sensor and image capture apparatus |
| JP2019087939A (ja) | 2017-11-09 | 2019-06-06 | キヤノン株式会社 | 光電変換装置、電子機器、輸送機器および光電変換装置の駆動方法 |
| JP6704893B2 (ja) | 2017-11-30 | 2020-06-03 | キヤノン株式会社 | 固体撮像装置、撮像システム、および固体撮像装置の駆動方法 |
| US11393867B2 (en) | 2017-12-06 | 2022-07-19 | Facebook Technologies, Llc | Multi-photodiode pixel cell |
| US11057581B2 (en) | 2018-01-24 | 2021-07-06 | Facebook Technologies, Llc | Digital pixel array with multi-stage readouts |
| US10827142B2 (en) | 2018-03-02 | 2020-11-03 | Facebook Technologies, Llc | Digital pixel array with adaptive exposure |
| US10969273B2 (en) | 2018-03-19 | 2021-04-06 | Facebook Technologies, Llc | Analog-to-digital converter having programmable quantization resolution |
| US11004881B2 (en) | 2018-04-03 | 2021-05-11 | Facebook Technologies, Llc | Global shutter image sensor |
| US10923523B2 (en) | 2018-04-16 | 2021-02-16 | Facebook Technologies, Llc | Multi-photodiode pixel cell |
| US10848681B2 (en) | 2018-04-17 | 2020-11-24 | Facebook Technologies, Llc | Image reconstruction from image sensor output |
| US11233085B2 (en) | 2018-05-09 | 2022-01-25 | Facebook Technologies, Llc | Multi-photo pixel cell having vertical gate structure |
| US10804926B2 (en) | 2018-06-08 | 2020-10-13 | Facebook Technologies, Llc | Charge leakage compensation in analog-to-digital converter |
| US11089241B2 (en) | 2018-06-11 | 2021-08-10 | Facebook Technologies, Llc | Pixel cell with multiple photodiodes |
| US11906353B2 (en) | 2018-06-11 | 2024-02-20 | Meta Platforms Technologies, Llc | Digital pixel with extended dynamic range |
| US11089210B2 (en) | 2018-06-11 | 2021-08-10 | Facebook Technologies, Llc | Configurable image sensor |
| US11463636B2 (en) | 2018-06-27 | 2022-10-04 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
| US10897586B2 (en) | 2018-06-28 | 2021-01-19 | Facebook Technologies, Llc | Global shutter image sensor |
| US10931884B2 (en) | 2018-08-20 | 2021-02-23 | Facebook Technologies, Llc | Pixel sensor having adaptive exposure time |
| US11956413B2 (en) | 2018-08-27 | 2024-04-09 | Meta Platforms Technologies, Llc | Pixel sensor having multiple photodiodes and shared comparator |
| US11595602B2 (en) | 2018-11-05 | 2023-02-28 | Meta Platforms Technologies, Llc | Image sensor post processing |
| US11102430B2 (en) | 2018-12-10 | 2021-08-24 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
| US11962928B2 (en) | 2018-12-17 | 2024-04-16 | Meta Platforms Technologies, Llc | Programmable pixel array |
| US11888002B2 (en) | 2018-12-17 | 2024-01-30 | Meta Platforms Technologies, Llc | Dynamically programmable image sensor |
| US11218660B1 (en) | 2019-03-26 | 2022-01-04 | Facebook Technologies, Llc | Pixel sensor having shared readout structure |
| US11943561B2 (en) | 2019-06-13 | 2024-03-26 | Meta Platforms Technologies, Llc | Non-linear quantization at pixel sensor |
| JP7303682B2 (ja) | 2019-07-19 | 2023-07-05 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP7374639B2 (ja) | 2019-07-19 | 2023-11-07 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP2021035302A (ja) * | 2019-08-29 | 2021-03-01 | キヤノン株式会社 | 送電装置、送電装置の制御方法及びプログラム |
| US11936998B1 (en) | 2019-10-17 | 2024-03-19 | Meta Platforms Technologies, Llc | Digital pixel sensor having extended dynamic range |
| US11935291B2 (en) | 2019-10-30 | 2024-03-19 | Meta Platforms Technologies, Llc | Distributed sensor system |
| US11948089B2 (en) | 2019-11-07 | 2024-04-02 | Meta Platforms Technologies, Llc | Sparse image sensing and processing |
| JP7504623B2 (ja) | 2020-02-28 | 2024-06-24 | キヤノン株式会社 | 撮像装置および撮像システム |
| US11902685B1 (en) | 2020-04-28 | 2024-02-13 | Meta Platforms Technologies, Llc | Pixel sensor having hierarchical memory |
| JP7171649B2 (ja) | 2020-05-15 | 2022-11-15 | キヤノン株式会社 | 撮像装置および撮像システム |
| US11825228B2 (en) | 2020-05-20 | 2023-11-21 | Meta Platforms Technologies, Llc | Programmable pixel array having multiple power domains |
| US11910114B2 (en) | 2020-07-17 | 2024-02-20 | Meta Platforms Technologies, Llc | Multi-mode image sensor |
| US11956560B2 (en) | 2020-10-09 | 2024-04-09 | Meta Platforms Technologies, Llc | Digital pixel sensor having reduced quantization operation |
| US11935575B1 (en) | 2020-12-23 | 2024-03-19 | Meta Platforms Technologies, Llc | Heterogeneous memory system |
| US12022218B2 (en) | 2020-12-29 | 2024-06-25 | Meta Platforms Technologies, Llc | Digital image sensor using a single-input comparator based quantizer |
| CN114866708A (zh) | 2021-02-04 | 2022-08-05 | 佳能株式会社 | 光电转换装置、a/d转换器和装备 |
Family Cites Families (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231275A (ja) * | 1985-08-02 | 1987-02-10 | Fujitsu Ltd | 固体撮像装置 |
| TW421962B (en) | 1997-09-29 | 2001-02-11 | Canon Kk | Image sensing device using mos type image sensing elements |
| JPH11261046A (ja) | 1998-03-12 | 1999-09-24 | Canon Inc | 固体撮像装置 |
| JP3571909B2 (ja) | 1998-03-19 | 2004-09-29 | キヤノン株式会社 | 固体撮像装置及びその製造方法 |
| US6873363B1 (en) | 1999-02-16 | 2005-03-29 | Micron Technology Inc. | Technique for flagging oversaturated pixels |
| US6525304B1 (en) * | 2000-11-28 | 2003-02-25 | Foveon, Inc. | Circuitry for converting analog signals from pixel sensor to a digital and for storing the digital signal |
| JP3844699B2 (ja) * | 2001-02-19 | 2006-11-15 | イノテック株式会社 | 可変利得アンプ |
| EP1341377B1 (en) | 2002-02-27 | 2018-04-11 | Canon Kabushiki Kaisha | Signal processing device for image pickup apparatus |
| JP3728260B2 (ja) | 2002-02-27 | 2005-12-21 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
| JP3833125B2 (ja) | 2002-03-01 | 2006-10-11 | キヤノン株式会社 | 撮像装置 |
| JP3840214B2 (ja) | 2003-01-06 | 2006-11-01 | キヤノン株式会社 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
| JP4514188B2 (ja) | 2003-11-10 | 2010-07-28 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
| JP4508619B2 (ja) | 2003-12-03 | 2010-07-21 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP3793202B2 (ja) | 2004-02-02 | 2006-07-05 | キヤノン株式会社 | 固体撮像装置 |
| JP4067054B2 (ja) | 2004-02-13 | 2008-03-26 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP4393225B2 (ja) * | 2004-02-26 | 2010-01-06 | キヤノン株式会社 | 撮像装置 |
| JP4193768B2 (ja) * | 2004-07-16 | 2008-12-10 | ソニー株式会社 | データ処理方法並びに物理量分布検知の半導体装置および電子機器 |
| JP5089017B2 (ja) | 2004-09-01 | 2012-12-05 | キヤノン株式会社 | 固体撮像装置及び固体撮像システム |
| JP4971586B2 (ja) | 2004-09-01 | 2012-07-11 | キヤノン株式会社 | 固体撮像装置 |
| JP2006101479A (ja) | 2004-09-02 | 2006-04-13 | Canon Inc | 固体撮像装置及びそれを用いたカメラ |
| KR100660858B1 (ko) | 2005-01-28 | 2006-12-26 | 삼성전자주식회사 | 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ |
| JP4459099B2 (ja) | 2005-03-18 | 2010-04-28 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP4529834B2 (ja) * | 2005-07-29 | 2010-08-25 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| JP2006081203A (ja) | 2005-09-30 | 2006-03-23 | Toshiba Corp | Ａｄ変換回路および固体撮像装置 |
| JP4802767B2 (ja) * | 2006-03-06 | 2011-10-26 | ソニー株式会社 | アナログ−デジタル変換装置と、それを用いた固体撮像装置とその駆動方法 |
| JP4804254B2 (ja) | 2006-07-26 | 2011-11-02 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
| JP4956084B2 (ja) | 2006-08-01 | 2012-06-20 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP4818018B2 (ja) | 2006-08-01 | 2011-11-16 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP5110820B2 (ja) | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| JP4185949B2 (ja) | 2006-08-08 | 2008-11-26 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
| JP5123601B2 (ja) | 2006-08-31 | 2013-01-23 | キヤノン株式会社 | 光電変換装置 |
| JP4979375B2 (ja) | 2006-12-28 | 2012-07-18 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP4110193B1 (ja) | 2007-05-02 | 2008-07-02 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP4281822B2 (ja) * | 2007-05-11 | 2009-06-17 | ソニー株式会社 | 固体撮像装置、撮像装置 |
| JP2009021809A (ja) | 2007-07-11 | 2009-01-29 | Canon Inc | 撮像装置の駆動方法、撮像装置、及び撮像システム |
| JP4929090B2 (ja) * | 2007-07-26 | 2012-05-09 | パナソニック株式会社 | 固体撮像装置およびその駆動方法 |
| JP5164531B2 (ja) | 2007-11-13 | 2013-03-21 | キヤノン株式会社 | 固体撮像装置 |
| JP5014114B2 (ja) | 2007-12-28 | 2012-08-29 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP5366396B2 (ja) | 2007-12-28 | 2013-12-11 | キヤノン株式会社 | 光電変換装置の製造方法、半導体装置の製造方法、光電変換装置、及び撮像システム |
| JP2009177436A (ja) | 2008-01-23 | 2009-08-06 | Sharp Corp | 固体撮像装置、信号処理装置、および電子情報機器 |
| JP4685120B2 (ja) | 2008-02-13 | 2011-05-18 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP5268389B2 (ja) | 2008-02-28 | 2013-08-21 | キヤノン株式会社 | 固体撮像装置、その駆動方法及び撮像システム |
| JP5371463B2 (ja) | 2008-02-28 | 2013-12-18 | キヤノン株式会社 | 撮像装置、撮像システム、および、撮像装置の制御方法 |
| JP5178266B2 (ja) | 2008-03-19 | 2013-04-10 | キヤノン株式会社 | 固体撮像装置 |
| JP5094498B2 (ja) | 2008-03-27 | 2012-12-12 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP4743227B2 (ja) | 2008-05-12 | 2011-08-10 | ソニー株式会社 | Ａｄ変換方法およびａｄ変換装置、並びに物理量分布検知の半導体装置および電子機器 |
| JP5102115B2 (ja) | 2008-06-05 | 2012-12-19 | キヤノン株式会社 | 撮像装置、及び撮像システム |
| JP5279352B2 (ja) | 2008-06-06 | 2013-09-04 | キヤノン株式会社 | 固体撮像装置 |
| JP5224942B2 (ja) | 2008-06-30 | 2013-07-03 | キヤノン株式会社 | 固体撮像装置 |
| JP5274166B2 (ja) | 2008-09-10 | 2013-08-28 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP5178458B2 (ja) * | 2008-10-31 | 2013-04-10 | キヤノン株式会社 | 固体撮像装置、撮像システム、および、固体撮像装置の駆動方法 |
| JP4891308B2 (ja) | 2008-12-17 | 2012-03-07 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置を用いた撮像システム |
| JP2011004390A (ja) | 2009-05-18 | 2011-01-06 | Canon Inc | 撮像装置、撮像システム、及び撮像装置の駆動方法 |
| JP5511220B2 (ja) | 2009-05-19 | 2014-06-04 | キヤノン株式会社 | 固体撮像装置 |
| CN102334293B (zh) * | 2009-09-11 | 2014-12-10 | 松下电器产业株式会社 | 模拟/数字变换器、图像传感器系统、照相机装置 |
| US8717474B2 (en) * | 2009-12-04 | 2014-05-06 | Canon Kabushiki Kaisha | Imaging apparatus and method for driving the same |
| JP5419660B2 (ja) * | 2009-12-04 | 2014-02-19 | キヤノン株式会社 | 撮像装置及びその駆動方法 |
-
2011
- 2011-09-05 JP JP2011192717A patent/JP5901186B2/ja active Active
-
2012
- 2012-08-16 US US13/586,956 patent/US8836838B2/en active Active
- 2012-08-30 EP EP12182291A patent/EP2566152A1/en not_active Withdrawn
- 2012-08-31 CN CN201210318902.0A patent/CN102984470B/zh not_active Expired - Fee Related
- 2012-09-04 RU RU2012137794/07A patent/RU2521604C2/ru active
- 2012-09-04 BR BR102012022371-6A patent/BR102012022371A2/pt not_active Application Discontinuation
- 2012-09-04 KR KR1020120097489A patent/KR101515046B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US20130057742A1 (en) | 2013-03-07 |
| EP2566152A1 (en) | 2013-03-06 |
| RU2012137794A (ru) | 2014-03-10 |
| US8836838B2 (en) | 2014-09-16 |
| KR101515046B1 (ko) | 2015-04-24 |
| JP5901186B2 (ja) | 2016-04-06 |
| CN102984470B (zh) | 2015-09-23 |
| RU2521604C2 (ru) | 2014-07-10 |
| JP2013055529A (ja) | 2013-03-21 |
| CN102984470A (zh) | 2013-03-20 |
| KR20130026393A (ko) | 2013-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BR102012022371A2 (pt) | Aparelho de imageamento de estado sólido e método de acionamento do mesmo | |
| US11832014B2 (en) | Solid-state image pickup device, signal processing method for the same, and image pickup apparatus using the same | |
| JP5619434B2 (ja) | 固体撮像装置および撮像装置 | |
| CN101924558B (zh) | 二进制转换电路和方法、ad转换器、固态摄像器件及相机系统 | |
| JP5040427B2 (ja) | データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器 | |
| TWI399088B (zh) | 資料處理器，固態成像裝置，成像裝置，及電子設備 | |
| US10750103B2 (en) | Imaging device, drive method of imaging device, and imaging system | |
| JP6674224B2 (ja) | 固体撮像装置 | |
| US9019409B2 (en) | Image sensing device and method for operating the same | |
| US9843752B2 (en) | Solid-state image sensor, driving method thereof, and camera | |
| KR102292137B1 (ko) | 이미지 센서와 이를 포함하는 이미지 처리 시스템 | |
| WO2017183117A1 (ja) | Ａ／ｄ変換器、固体撮像装置、固体撮像装置の駆動方法及び電子機器 | |
| US11115611B2 (en) | Solid-state imaging device and imaging system | |
| JP6112871B2 (ja) | 撮像素子及び撮像装置 | |
| JP6512786B2 (ja) | 撮像装置及びその制御方法、プログラム、記憶媒体 | |
| US8174421B2 (en) | Information processing apparatus | |
| JP2011066852A (ja) | 固体撮像装置 | |
| JP2016019040A (ja) | 撮像装置 | |
| JPWO2009128194A1 (ja) | 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B03A | Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette] | ||
| B06F | Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette] | ||
| B06U | Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette] | ||
| B11B | Dismissal acc. art. 36, par 1 of ipl - no reply within 90 days to fullfil the necessary requirements |