AT503190B1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung Download PDF

Info

Publication number
AT503190B1
AT503190B1 AT0010207A AT1022007A AT503190B1 AT 503190 B1 AT503190 B1 AT 503190B1 AT 0010207 A AT0010207 A AT 0010207A AT 1022007 A AT1022007 A AT 1022007A AT 503190 B1 AT503190 B1 AT 503190B1
Authority
AT
Austria
Prior art keywords
metal layer
semiconductor wafer
heat treatment
metal
barrier layer
Prior art date
Application number
AT0010207A
Other languages
English (en)
Other versions
AT503190A2 (de
AT503190A3 (de
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of AT503190A2 publication Critical patent/AT503190A2/de
Publication of AT503190A3 publication Critical patent/AT503190A3/de
Application granted granted Critical
Publication of AT503190B1 publication Critical patent/AT503190B1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung (100) mit einer Rückenelektrode, wobei ein Halbleiterwafer (1) mit einer Vorderseite und einer Rückseite hergestellt sowie wenigstens eine erste und eine zweite Metallschicht (3, 5) auf der Rückseite des Halbleiterwafers (1) angebracht werden; dabei ist ein Wärmebehandlungsschritt beim Bilden der ersten Metallschicht (3) auf der Rückseite des Halbleiterwafers (1) vorgesehen, wobei durch die Wärmebehandlung ein Ohm´scher Kontakt zwischen dem Halbleiterwafer (1) und der ersten Metallschicht (3) geschaffen wird, und das Bilden der zweiten Metallschicht (5), insbesondere aus Ni, auf der Rückseite des Halbleitersubstrats (1) erfolgt nach dem Wärmebehandlungsschritt .

Description

österreichisches Patentamt AT503190B1 2010-03-15
Beschreibung [0001] Die Erfindung betrifft allgemein ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere einer Leistungs-Halbleitervorrichtung, wie eines Isoliergate-Bipolartransistors.
[0002] Mehr im Einzelnen bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Rückenelektrode, bei dem ein Halbleiterwafer mit einer Vorderseite und einer Rückseite hergestellt sowie in einem Wärmebehandlungsschritt eine erste Metallschicht, auf der Rückseite des Halbleiterwafers angebracht wird, wobei durch die Wärmebehandlung ein Ohm'scher Kontakt zwischen dem Halbleiterwafer und der ersten Metallschicht geschaffen wird, und bei dem eine zweite Metallschicht, insbesondere aus Ni, auf der Rückseite des Halbleitersubstrats nach dem Wärmebehandlungsschritt gebildet wird.
[0003] Die Fig. 4 und Fig. 5A bis 5D zeigen den herkömmlichen Stand der Technik und veranschaulichen Schritte zur Herstellung einer herkömmlichen Halbleitervorrichtung, bei der die Rückseite eines Halbleiterwafers poliert und Rückseitenmetall aufgebracht wird. Fig. 4 zeigt eine Draufsicht auf einen Halbleiterwafer 1, und die Fig. 5A bis 5D veranschaulichen Querschnittsansichten dieses Halbleiterwafers 1 gemäß Fig. 4 entlang der Linie IV-IV in Fig. 4.
[0004] Die in den Fig. 5A bis 5D gezeigten, herkömmlichen Herstellungsschritte sind die folgenden Schritte 1 bis 4: [0005] Schritt 1: Wie in Fig. 4 und 5A gezeigt, wird ein Halbleiterelement 2 auf dem Halbleiterwafer 1 aus Silizium (Si) od. dgl. gebildet. Die Filmdicke des Halbleiterwafers 1(vor dem Polieren) ist t1.
[0006] Schritt 2: Wie in Fig. 5B gezeigt, wird der Halbleiterwafer 1 zur Verringerung des Widerstands des Halbleiterelements 2 in seiner Dicke durch Polieren seiner Rückseite auf eine Filmdicke t2 reduziert.
[0007] Schritt 3: Wie in Fig. 5C gezeigt, wird eine erste Metallschicht 3, z.B. aus Aluminium (AI) oder einer Al-Si-Legierung auf der Rückseite des Halbleiterwafers 1 gebildet. Anschließend werden eine Metallsperrschicht 4, z.B. aus Titan (Ti), Molybdän (Mo)oder Vanadium (V), eine zweite Metallschicht 5, z.B. aus Nickel (Ni), und eine dritte Metallschicht 6, z.B. aus Gold (Au), Silber (Ag) oder einer Au'-Ag-Legierung, nacheinander durch Aufdampfen, Sputtern etc. gebildet.
[0008] Schritt 4: Der Halbleiterwafer 1, der nunmehr auf seiner Rückseite die vier Metallfilm-Schichten 3 bis 6 aufweist, wird in einen auf einer Temperatur von etwa 300 bis 470° C gehaltenen Ofen gebracht und gesintert. Dadurch diffundieren die Materialien des Halbleiterwafers 1 und der ersten Metallschicht 3 ineinander, wodurch ein hervorragender Ohm'scher Kontakt geschaffen wird (JP 04-072764 A).
[0009] Wie in Fig. 5D gezeigt, ergibt sich dabei jedoch das Problem, dass sich der Halbleiterwafer 1 nach dem Sintern in eine rückseitig konkave Form biegt.
[0010] Fig. 6 zeigt die Beziehung zwischen der Dicke und dem Biegeausmaß eines ca. 15 cm (6 Zoll)-Siliziumwafers, auf dessen Rückseite eine 200 nm dicke erste Metallschicht (AI) 3, eine 100 nra dicke Metallsperrschicht (Ti) 4, eine 500 nm dicke zweite Metallschicht (Ni) 5 und eine 200 nm dicke dritte Metallschicht (Au) 6 aufgebracht sind. In Fig. 6 repräsentiert das Punkt-Zeichen (·) die Beziehung vor dem Sintern und das Quadrat-Zeichen (□) die Beziehung nach dem Sintern.
[0011] Wenn beispielsweise die Dicke des Siliziumwafers 200 pm beträgt, dann macht das Biegeausmaß X nach dem Sintern 1,7 mm aus, wenn die Dicke 130 pm beträgt, dann macht das Biegeausmaß X 3,8 mm aus, und wenn die Dicke 60 pm beträgt, dann macht das Biegeausmaß X 16 mm aus.
[0012] Auf diese Weise gebogen verfängt sich der Halbleiterwafer 1 während des Transports in einem Gerät, wodurch es zu einem Transportfehler, einer Verarbeitungsunterbrechung etc. 1/11 österreichisches Patentamt AT503190B1 2010-03-15 kommt. Darüber hinaus wird die Lötverbindung beim Chipbonden (Die-Bonden) des zu einem Chip geschnittenen Halbleiterwafers 1 an ein Substrat oder dergl. Träger mangelhaft, wodurch es zu einem fehlerhaften Bonden kommt.
[0013] Um derartige Wafer-Verbiegungen zu verhindern, wurde bereits versucht, die in der Regel als weitere Metallschicht angebrachte Nickelschicht möglichst dünn vorzusehen, um die den unterschiedlichen thermischen Ausdehnungskoeffizienten zugeschriebenen Wafer-Verbiegungen zu reduzieren, vgl. DE 197 34 434 C1, wobei dort in der Folge, abgehend von dieser Technik, vorgeschlagen wurde, anstatt dessen in einer als Diffusionsperrschicht vorgesehenen Titanschicht (vgl. z.B. DE 38 23 347 A1) eine Titannitridschicht einzubringen. Trotz dieses erhöhten Aufwands bei der Aufbringung der rückseitigen Metallschichten kommt es jedoch noch immerzu unerwünschten Verbiegungen der Wafer.
[0014] Es ist nun Aufgabe der Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung wie eingangs angegeben vorzusehen, bei dem die bei einer Wärmebehandlung auftretenden Verbiegungen noch weiter verringert werden können, ohne dass dabei spezielle Schichtaufbauten notwendig wären. Die Erfindung basiert dabei auf der Erkenntnis, dass sich - wie durch intensive Forschungsarbeiten herausgefunden wurde - die Beschaffenheit des die zweite Metallschicht (insbesondere aus Ni) bildenden Films bei einer Wärmebehandlung verändert und die Biegung des Halbleiterwafers beeinflusst.
[0015] Das erfindungsgemäße Verfahren der eingangs angeführten Art ist demgemäß dadurch gekennzeichnet, dass während der Bildung der zweiten Metallschicht die Temperatur des Halbleiterwafers auf 80° C oder weniger gehalten wird, um das Ausmaß eines Biegens des Halbleiterwafers zu reduzieren.
[0016] Die erfindungsgemäße Vorgangsweise ermöglicht in vorteilhafter Weise eine Verringerung des Biegeausmaßes der Halbleiterwafer und in der Folge die Verhinderung von Transportfehlem und dgl. am Halbleiterwafer.
[0017] Für eine besonders starke Reduktion der Wafer-Verbiegungen und einem nichtsdestoweniger besonders guten Ohm'schen Kontakt zwischen dem Halbleitermaterial und der ersten Metallschicht ist es günstig, wenn nach Durchführung der Wärmebehandlung eine Metallsperrschicht und dann, auf letzterer, die zweite Metallschicht gebildet wird. In ähnlicherWeise ist es hierfür auch vorteilhaft, wenn eine Metallsperrschicht auf der ersten Metallschicht gebildet wird, dann die Wärmebehandlung durchgeführt wird und nach der Wärmebehandlung die zweite Metallschicht auf der Metallsperrschicht gebildet wird.
[0018] Zur Verbesserung der Adhäsion der zweiten Metallschicht ist es ferner von Vorteil, wenn eine Metallsperrschicht auf der ersten Metallschicht gebildet wird, dann die Wärmebehandlung durchgeführt wird und nach der Wärmebehandlung eine weitere Metallsperrschicht auf der Metallsperrschicht und schließlich die zweite Metallschicht auf der weiteren Metallsperrschicht gebildet wird.
[0019] Es hat sich ferner als günstig erwiesen, wenn die erste Metallschicht aus einem Material, ausgewählt aus der Gruppe bestehend aus AI und einer Al-Si-Legierung, erzeugt wird.
[0020] Insbesondere ist es für die Reduktion der Wafer-Verbiegungen auch vorteilhaft, wenn der oder die Schritte nach der Wärmebehandlung unter Halten der Temperatur des Halbleiterwafers auf einem niedrigeren Wert als die bei der Wärmebehandlung verwendete Temperatur durchgeführt wird bzw. werden.
[0021] Die Erfindung wird nachfolgend anhand von bevorzugten Ausführungsbeispielen und unter Bezugnahme auf die Zeichnung noch weiter erläutert. In der Zeichnung zeigen im Einzelnen: [0022] die Fig. 1A bis 1E schematisch Querschnittsansichten eines Halbleiterwafers gemäß einzelnen Schritten eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung; [0023] die Fig. 2A bis 2E entsprechende Querschnittsansichten gemäß Schritten eines Verfah- 2/11 österreichisches Patentamt AT503 190 B1 2010-03-15 rens zur Herstellung einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; [0024] die Fig. 3A bis 3E Querschnittsansichten gemäß Schritten eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung; [0025] Fig. 4 eine Draufsicht auf eine herkömmliche Halbleitervorrichtung; [0026] die Fig. 5A bis 5D Querschnittsansichten von herkömmlichen Schritten bei der Herstellung einer Halbleitervorrichtung; und [0027] Fig. 6 die Beziehung zwischen der Waferdicke und dem Biegeausmaß in einer nach einem herkömmlichen Herstellungsverfahren angefertigten Halbleitervorrichtung.
[0028] Die Fig. 1A bis 1E veranschaulichen ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer ersten Ausführungsform, wobei Querschnittsansichten eines Halbleiterwafers gemäß einzelnen Schritten bei der Herstellung der Halbleitervorrichtung gezeigt sind. Die Halbleitervorrichtung ist allgemein mit 100 bezeichnet. Die Querschnittsansichten in den Fig. 1A bis 1E zeigen die Halbleitervorrichtung 100 in Schnitten entsprechend einer Schnittlinie wie Linie IV-IV in Fig. 4.
[0029] Das Herstellungsverfahren gemäß Fig. 1A bis 1E enthält die folgenden Schritte 1 bis 5: [0030] Schritt 1: Wie in Fig. 1A gezeigt, wird ein Halbleiterelement 2, wie ein Isoliergate-Bipolartransistor (IGBT-Bipolartransistor mit isolierter Gateelektrode), auf einem Halbleiterwafer 1 aus Silizium oderdgl. gebildet. Die Filmdicke des Halbleiterwafers 1 (vordem Polieren) ist mit t1 angegeben.
[0031] Schritt 2: Wie in Fig. 1B gezeigt, wird der Halbleiterwafer 1 zur Verringerung des Widerstands des Halbleiterelements 2 durch rückseitiges Polieren auf eine geringere Filmdicke t2 gedünnt.
[0032] Schritt 3: Wie in Fig. 1C gezeigt, wird eine erste Metallschicht 3, z.B. aus AI oder einer Al-Si-Legierung, auf der Rückseite des Halbleiterwafers 1 gebildet, beispielsweise durch Aufdampfen, Sputtern oderdergl.
[0033] Vor dem Anbringen der ersten Metallschicht 3 auf der Rückseite des Halbleiterwafers 1 können Bor(B)-, Arsen (As)-oder andere Ionen von der Rückseite des Halbleiterwafers 1 her implantiert werden, und so implantierte Ionen können durch Erhitzen aktiviert werden.
[0034] Schritt 4: Der Halbleiterwafer 1 wird in einen auf einer Temperatur von etwa 300 bis 470° C gehaltenen Ofen gebracht und wärmebehandelt (gesintert). Dabei wird bewirkt, dass der Halbleiterwafer 1 und die erste Metallschicht 3 ineinander diffundieren und so ein hervorragender Ohm'scher Kontakt erzeugt wird. Wie in Fig. 1D gezeigt, biegt sich der Halbleiterwafer 1 während dieser Wärmebehandlung kaum durch.
[0035] Schritt 5: Wie in Fig. 1E gezeigt, werden sodann eine Metallsperrschicht 4, z.B. aus Ti, Mo oder V, eine zweite Metallschicht 5, z.B. aus Ni, und eine dritte Metallschicht 6, z.B. aus Au, Ag oder einer Au-Ag-Legierung, nacheinander durch Aufdampfen, Sputtern etc. gebildet. Nach Bilden dieser Metallschichten 4, 5, 6 erfolgt keine Wärmebehandlung.
[0036] Die zweite Metallschicht 5 soll für eine günstige Lötverbindung beim Chipbonden sorgen. Die dritte Metallschicht 6 soll die Oxidation der zweiten Metallschicht 5 verhindern.
[0037] Falls ein Siliziumwafer als Halbleiterwafer 1 verwendet wird, dessen Durchmesser 15 cm (6 Zoll) beträgt und dessen Filmdicke t2 60 pm ist, dann macht das Biegeausmaß X nach Bilden der ersten Metallschicht 3 mit einer Dicke von 200 nm und nach Durchführen der Wärmebehandlung 1 mm oder weniger aus.
[0038] Nach Bilden der Metallsperrschicht 4 mit einer Dicke von 100 nm, der zweiten Metallschicht 5 mit einer Dicke von 500 nm und der dritten Metallschicht 6 mit einer Dicke von 200 nm macht das Biegeausmaß X 2 mm oder weniger aus. 3/11 österreichisches Patentamt AT503190B1 2010-03-15 [0039] Da der Wärmebehandlungsschritt (Sintern) nicht nach dem Bilden der zweiten Metallschicht 5, z.B. aus Ni, durchgeführt wird, ist es möglich, die Durchbiegung des Halbleiterwafers 1 zu verringern. Kurz gesagt, die zweite Metallschicht 5 wird keiner Wärmebehandlung mit einer hohen Temperatur, z.B. 300° C oder mehr, unterzogen, weshalb die Durchbiegung des Halbleiterwafers 1 verringert wird.
[0040] Wesentlich ist vor allem, dass in Schritt 5 die Substrattemperatur des Halbleiterwafers 1 während der Bildung der zweiten Metallschicht 5 und der dritten Metallschicht 6 80° C oder weniger beträgt. Bei der Bildung der zweiten Metallschicht 5 und vorzugsweise auch der dritten Metallschicht 6 bei einer niedrigen Temperatur von 80°C oder weniger ist es möglich, das Biegeausmaß X des Halbleiterwafers 1 noch weiter, nämlich bis auf 1 mm oder weniger, zu reduzieren.
[0041] Bei Anwendung des Herstellungsverfahrens wie vorstehend beschrieben, ist es möglich, einen hervorragenden Ohm'schen Kontakt durch die Wärmebehandlung zu schaffen und nichtsdestoweniger die Durchbiegung des Halbleiterwafers 1 zu verringern.
[0042] Die Fig. 2A bis 2E zeigen in entsprechenden Querschnittsansichten Schritte des Verfahrens zur Herstellung einer allgemein mit 200 bezeichneten Halbleitervorrichtung gemäß einer zweiten Ausführungsform. Die Querschnittsansichten in den Fig. 2A bis 2E zeigen die Halbleitervorrichtung 200 wiederum entsprechend der Schnittlinie IV-IV in Fig. 4. In den Fig. 2A bis 2E entsprechen dieselben Bezugszeichen wie in den Fig. 1A bis 1E gleichen oder entsprechenden Teilen.
[0043] Das vorliegende Herstellungsverfahren enthält die folgenden Schritte 1 bis 5: [0044] Schritte 1 und 2: Die in den Fig. 2A und 2B gezeigten Schritte 1 und 2 entsprechen den Schritten 1 und 2 gemäß der vorherigen ersten Ausführungsform.
[0045] Schritt 3: Wie in Fig. 2C gezeigt, werden die erste Metallschicht 3, z.B. aus AI oder einer Al-Si-Legierung, und die Metallsperrschicht 4, z.B. aus Ti, Mo oder V, auf der Rückseite des Halbleiterwafers 1 gebildet. Die erste Metallschicht 3 und die Metallsperrschicht 4 werden durch Aufdampfen, Sputtern etc. aufgebracht. Vor dem Anbringen der ersten Metallschicht 3 auf der Rückseite des Halbleiterwafers 1 können B-, As- oder andere Ionen von der Rückseite des Halbleiterwafers 1 her implantiert werden, und so implantierte Ionen können hitzeaktiviert werden.
[0046] Schritt 4: Der Halbleiterwafer 1 wird in einen auf einer Temperatur von etwa 300 bis 470° C gehaltenen Ofen gebracht und wärmebehandelt (gesintert). Dabei wird bewirkt, dass der Halbleiterwafer 1 und die erste Metallschicht 3 ineinander diffundieren, um so einen hervorragenden Ohm'schen Kontakt zu erzeugen. Wie in Fig. 2D gezeigt, biegt sich der Halbleiterwafer 1 während dieser Wärmebehandlung praktisch nicht durch.
[0047] Falls ein Siliziumwafer als Halbleiterwafer 1 verwendet wird, dessen Durchmesser 15 cm (6 Zoll) und dessen Filmdicke t2 60 pm betragen, dann macht das Biegeausmaß X nach Bilden der ersten Metallschicht 3 mit einer Filmdicke von 200 nm und der Metallsperrschicht 4 mit einer Filmdicke von 100 nm und nach Durchführung der Wärmebehandlung 1 mm oder weniger aus.
[0048] Schritt 5: Wie in Fig. 2E gezeigt werden anschließend die zweite Metallschicht 5, z.B. aus Ni, und die dritte Metallschicht, 6 z.B. aus Au, Ag oder einer Au-Ag-Legierung nacheinander durch Aufdampfen, Sputtern etc. gebildet. Nach Anbringen dieser Metallschichten erfolgt keine Wärmebehandlung.
[0049] In diesem Schritt 5 beträgt die Temperatur des Halbleiterwafers 1 während der Bildung der zweiten Metallschicht 5 und der dritten Metallschicht 6 maximal 80° C. Bei der Bildung der zweiten Metallschicht 5, z.B. mit einer Filmdicke von 500 nm, und der dritten Metallschicht 6, z.B. mit einer Dicke von 200 nm, bei einer derart niedrigen Temperatur von 80°C oder weniger ist es möglich, das Biegeausmaß X des Halbleiterwafers 1 noch weiter, nämlich bis auf 1 mm oder weniger, zu reduzieren.
[0050] Da der Wärmebehandlungsschritt (Sintern) nicht nach Bilden der zweiten Metallschicht 4/11 österreichisches Patentamt AT503190B1 2010-03-15 5, z.B. aus Ni, durchgeführt wird, kann dadurch die Durchbiegung des Halbleiterwafers 1 verringert werden. Bei Anwendung des Herstellungsverfahrens gemäß der zweiten Ausführungsform ist es ebenfalls möglich, einen hervorragenden Ohm'schen Kontakt durch die Wärmebehandlung zu schaffen und nichtsdestoweniger die Durchbiegung des Halbleiterwafers zu reduzieren. Weiters wird insbesondere auch eine verbesserte Adhäsion zwischen der ersten Metallschicht 3 und der Metallsperrschicht 4 erzielt.
[0051] Die Fig. 3A bis 3E zeigen wiederum entsprechende Querschnittsansichten zur Veranschaulichung der Schritte bei Anwendung eines Verfahrens zur Herstellung einer Halbleitervorrichtung 300 gemäß einer dritten Ausführungsform. Die Querschnittsansichten in den Fig. 3A bis 3E zeigen die Halbleitervorrichtung 300 wieder entsprechend der Schnittlinie IV-IV in der Fig. 4. In den Fig. 3A bis 3E entsprechen dieselben Bezugszeichen wie in den Fig. 1A bis 1E gleichen oder entsprechenden Teilen.
[0052] Das vorliegende Herstellungsverfahren enthält die folgenden Schritte 1 bis 5: [0053] Schritte 1 bis 4: Die in den Fig. 3A bis 3D gezeigten Schritte 1 bis 4 sind ähnlich den Schritten 1 bis 4 gemäß der oben beschriebenen zweiten Ausführungsform.
[0054] Schritt 5: Wie in Fig. 3E gezeigt, wird nun nach Anbringen der ersten Metallschicht 3 und der Metallsperrschicht 4 eine weitere Metallsperrschicht 7 aus Ti, Mo oder V, demselben Material, das für die Metallsperrschicht 4 verwendet wird, gebildet. Da die Metallsperrschicht 7, die aus demselben Material wie die Metallsperrschicht 4 hergestellt ist, nach dem Sintern gebildet wird, verbessert sich die Adhäsion zwischen der Metallsperrschicht 7 und der darüber liegenden zweiten Metallschicht 5.
[0055] Im Anschluss daran werden die zweite Metallschicht 5 z.B. aus Ni und die dritte Metallschicht 6 z.B. aus Au, Ag oder einer Au-Ag-Legierung, nacheinander durch Aufdampfen, Sputtern etc. gebildet. Nach Anbringen der Metallsperrschicht 7 und dieser Metallschichten 5 und 6 erfolgt keine Wärmebehandlung mehr.
[0056] Bei Verwendung eines Siliziumwafers als Halbleiterwafer 1 mit einem Durchmesser 15 cm (6 Zoll) und einer Filmdicke t2 60 pm macht das Biegeausmaß X nach Bilden der ersten Metallschicht 3 mit einer Filmdicke von 200 nm und der Metallsperrschicht 4 mit einer Filmdicke von 100 nm und nach Durchführung der Wärmebehandlung 1 mm oder weniger aus.
[0057] In Schritt 5 beträgt die Temperatur des Halbleiterwafers 1 während der Bildung der Metallsperrschicht 7, der zweiten Metallschicht 5 mit einer Dicke von 500 nm und der dritten Metallschicht 6 mit einer Dicke von 200 nm maximal 80° C. Bei der Bildung der Metallsperrschicht 7, der zweiten Metallschicht 5 und der dritten Metallschicht 6 bei einer niedrigen Temperatur von 80°C oder weniger ist es möglich, das Biegeausmaß X des Halbleiterwafers 1 noch weiter, nämlich bis auf 1 mm oder weniger, zu reduzieren.
[0058] Da der Wärmebehandlungsschritt (Sintern) nicht nach dem Bilden der zweiten Metallschicht 5, z.B. aus Ni durchgeführt wird, wird die Biegung des Halbleiterwafers 1 ebenfalls verringert. Bei Anwendung des Herstellungsverfahrens gemäß der dritten Ausführungsform ist es daher möglich, einen hervorragenden Ohm'schen Kontakt durch die Wärmebehandlung zu schaffen und nichtsdestoweniger die Durchbiegung des Halbleiterwafers zu verringern. 5/11

Claims (6)

  1. österreichisches Patentamt AT503 190 B1 2010-03-15 Patentansprüche 1. Verfahren zur Herstellung einer Halbleitervorrichtung (100) mit einer Rückenelektrode, bei dem ein Halbleiterwafer (1) mit einer Vorderseite und einer Rückseite hergestellt sowie in einem Wärmebehandlungsschritt eine erste Metallschicht (3), auf der Rückseite des Halbleiterwafers (1) angebracht wird, wobei durch die Wärmebehandlung ein Ohm'scher Kontakt zwischen dem Halbleiterwafer (1) und der ersten Metallschicht (3) geschaffen wird, und bei dem eine zweite Metallschicht (5), insbesondere aus Ni, auf der Rückseite des Halbleitersubstrats (1) nach dem Wärmebehandlungsschritt gebildet wird, dadurch gekennzeichnet, dass während der Bildung der zweiten Metallschicht die Temperatur des Halbleiterwafers (1) auf 80° C oder weniger gehalten wird, um das Ausmaß eines Biegens des Halbleiterwafers zu reduzieren.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach Durchführung der Wärmebehandlung eine Metallsperrschicht (4) und dann, auf letzterer, die zweite Metallschicht (5) gebildet wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Metallsperrschicht (4) auf der ersten Metallschicht (3) gebildet wird, dann die Wärmebehandlung durchgeführt wird und nach der Wärmebehandlung die zweite Metallschicht (5) auf der Metallsperrschicht (4) gebildet wird.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Metallsperrschicht (4) auf der ersten Metallschicht (3) gebildet wird, dann die Wärmebehandlung durchgeführt wird und nach der Wärmebehandlung eine weitere Metallsperrschicht (7) auf der Metallsperrschicht (4) und schließlich die zweite Metallschicht (5) auf der weiteren Metallsperrschicht (7) gebildet wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die erste Metallschicht (3) aus einem Material, ausgewählt aus der Gruppe bestehend aus AI und einer Al-Si-Legierung, erzeugt wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der oder die Schritte nach der Wärmebehandlung unter Halten der Temperatur des Halbleiterwafers (1) auf einem niedrigeren Wert als die bei der Wärmebehandlung verwendete Temperatur durchgeführt wird bzw. werden. Hierzu 5 Blatt Zeichnungen 6/11
AT0010207A 2006-01-23 2007-01-22 Verfahren zur herstellung einer halbleitervorrichtung AT503190B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006013349A JP2007194514A (ja) 2006-01-23 2006-01-23 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
AT503190A2 AT503190A2 (de) 2007-08-15
AT503190A3 AT503190A3 (de) 2008-05-15
AT503190B1 true AT503190B1 (de) 2010-03-15

Family

ID=38282344

Family Applications (1)

Application Number Title Priority Date Filing Date
AT0010207A AT503190B1 (de) 2006-01-23 2007-01-22 Verfahren zur herstellung einer halbleitervorrichtung

Country Status (7)

Country Link
US (1) US8183144B2 (de)
JP (1) JP2007194514A (de)
KR (1) KR100823648B1 (de)
CN (1) CN100524632C (de)
AT (1) AT503190B1 (de)
DE (1) DE102006062029B4 (de)
TW (1) TW200737382A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
WO2009141740A2 (en) * 2008-05-23 2009-11-26 Florian Bieck Semiconductor wafer and method for producing the same
JP2010021171A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp 半導体装置の製造方法およびそれに用いる半導体製造装置
WO2010109572A1 (ja) * 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
JP5545000B2 (ja) * 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
JP2012248572A (ja) * 2011-05-25 2012-12-13 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN103748689B (zh) * 2011-09-08 2017-02-15 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6289104B2 (ja) * 2014-01-08 2018-03-07 日東電工株式会社 フィルム状接着剤、フィルム状接着剤付きダイシングテープ、半導体装置の製造方法、及び半導体装置
JP6971229B2 (ja) * 2015-11-09 2021-11-24 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 底部処理
JP2023073724A (ja) * 2021-11-16 2023-05-26 株式会社フルヤ金属 半導体デバイス及びそれに用いる酸化防止用金属材料並びに該金属材料のスパッタリングターゲット及び蒸着源

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1149606A (en) 1967-02-27 1969-04-23 Motorola Inc Mounting for a semiconductor wafer which is resistant to fatigue caused by thermal stresses
JPS5950090B2 (ja) * 1977-07-07 1984-12-06 三菱電機株式会社 半導体装置の製造方法
JPS55111140A (en) * 1979-02-20 1980-08-27 Nec Corp Metalizing method for back surface of silicon wafer
JPS58106825A (ja) * 1981-12-18 1983-06-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE3301666A1 (de) 1983-01-20 1984-07-26 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zur herstellung einer mehrschichtigen kontaktmetallisierung
DD277602A3 (de) 1987-12-21 1990-04-11 Akad Wissenschaften Ddr Verfahren zur Herstellung eines weichlötfähigen Mehrschichtkontaktsystems für Halbleiterbauelemente
DE3823347A1 (de) 1988-07-09 1990-01-11 Semikron Elektronik Gmbh Leistungs-halbleiterelement
US5342793A (en) * 1990-02-20 1994-08-30 Sgs-Thomson Microelectronics, S.R.L. Process for obtaining multi-layer metallization of the back of a semiconductor substrate
JPH0472764A (ja) 1990-07-13 1992-03-06 Sharp Corp 半導体装置の裏面電極
DE69223868T2 (de) 1991-07-17 1998-09-03 Denso Corp Verfahren zur Herstellung von Elektroden eines Halbleiterbauelements
JP3127494B2 (ja) * 1991-07-17 2001-01-22 株式会社デンソー 半導体装置の電極形成方法
KR930017092A (ko) * 1992-01-15 1993-08-30 김광호 반도체장치 및 그 제조방법
JPH0637301A (ja) * 1992-07-20 1994-02-10 Toyota Motor Corp 半導体装置及びその製造方法
US5924002A (en) * 1994-12-22 1999-07-13 Sony Corporation Method of manufacturing a semiconductor device having ohmic electrode
DE19527209A1 (de) * 1995-07-27 1997-01-30 Philips Patentverwaltung Halbleitervorrichtung
US6140703A (en) * 1996-08-05 2000-10-31 Motorola, Inc. Semiconductor metallization structure
DE19734434C1 (de) 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
KR100365436B1 (ko) * 1998-12-15 2003-04-10 주식회사 하이닉스반도체 반도체장치의배리어층형성방법
JP3960739B2 (ja) 2000-07-11 2007-08-15 シャープ株式会社 半導体装置とその製造方法
KR100724143B1 (ko) * 2001-01-17 2007-06-04 매그나칩 반도체 유한회사 반도체장치의 배리어층 형성방법
JP2003059860A (ja) * 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
JP2003338620A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN100454492C (zh) 2002-06-13 2009-01-21 衡阳科晶微电子有限公司 共晶焊背面金属化工艺
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
KR100477396B1 (ko) * 2002-09-04 2005-03-28 한국전기연구원 금속 게이트 전극을 갖는 탄화규소 모스펫 소자 및 그제조방법
JP4693411B2 (ja) * 2002-10-30 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI247576B (en) * 2003-03-28 2006-01-11 Hon Hai Prec Ind Co Ltd Method of manufacturing electromagnetic interference shield
JP4049035B2 (ja) * 2003-06-27 2008-02-20 株式会社デンソー 半導体装置の製造方法
JP3767585B2 (ja) 2003-07-11 2006-04-19 株式会社デンソー 半導体装置
US7214620B2 (en) * 2003-10-28 2007-05-08 Samsung Electronics Co., Ltd. Methods of forming silicide films with metal films in semiconductor devices and contacts including the same
JP4792694B2 (ja) * 2003-11-13 2011-10-12 セイコーエプソン株式会社 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器
US20050268963A1 (en) * 2004-02-24 2005-12-08 David Jordan Process for manufacturing photovoltaic cells
JP4788390B2 (ja) * 2005-06-07 2011-10-05 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200737382A (en) 2007-10-01
CN100524632C (zh) 2009-08-05
KR20070077450A (ko) 2007-07-26
US8183144B2 (en) 2012-05-22
AT503190A2 (de) 2007-08-15
CN101009221A (zh) 2007-08-01
AT503190A3 (de) 2008-05-15
JP2007194514A (ja) 2007-08-02
DE102006062029B4 (de) 2010-04-08
US20070173045A1 (en) 2007-07-26
KR100823648B1 (ko) 2008-04-21
DE102006062029A1 (de) 2007-08-09

Similar Documents

Publication Publication Date Title
AT503190B1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE2154026A1 (de) Verfahren zum Herstellen von Halb leiterbauelementen
DE2509100A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1200439B (de) Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
EP0950261B1 (de) Halbleiterkörper mit rückseitenmetallisierung
DE3240866A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE3200788C2 (de)
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
EP3211114A1 (de) Bauteil aus einer molybdän-legierung und verfahren zur ausbildung einer oxidationsschutzschicht dafür
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE102017117668B3 (de) Leistungselektronische Anordnung mit einer Haftschicht sowie Verfahren zur Herstellung dieser Anordnung
DE60028275T2 (de) Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren
DE10362382B3 (de) Harter Überzug mit hervorragender Haftung
DE1614668B2 (de) Halbleiter-Anordnung mit Großflächigen, gut lötbaren Kontaktelektroden und Verfahren zu ihrer Herstellung
EP3168325B1 (de) Sputtertarget auf der basis einer silberlegierung
DE10350707B4 (de) Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
WO2010054875A1 (de) Anordnung von mindestens zwei wafern mit einer bondverbindung und verfahren zur herstellung einer solchen anordnung
DE4329260B4 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
CH648692A5 (en) Contact arrangement on a semiconductor component
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
DE102009049811A1 (de) Verfahren zum Herstellen einer Elektrode
DE102008043361A1 (de) Anschlussdraht und Verfahren zur Herstellung eines solchen

Legal Events

Date Code Title Description
MM01 Lapse because of not paying annual fees

Effective date: 20120122