KR20070077450A - 반도체장치의 제조 방법 - Google Patents

반도체장치의 제조 방법 Download PDF

Info

Publication number
KR20070077450A
KR20070077450A KR1020070005893A KR20070005893A KR20070077450A KR 20070077450 A KR20070077450 A KR 20070077450A KR 1020070005893 A KR1020070005893 A KR 1020070005893A KR 20070005893 A KR20070005893 A KR 20070005893A KR 20070077450 A KR20070077450 A KR 20070077450A
Authority
KR
South Korea
Prior art keywords
metal layer
semiconductor wafer
forming
heat treatment
semiconductor device
Prior art date
Application number
KR1020070005893A
Other languages
English (en)
Other versions
KR100823648B1 (ko
Inventor
타미오 마쓰무라
타다시 쯔지노
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20070077450A publication Critical patent/KR20070077450A/ko
Application granted granted Critical
Publication of KR100823648B1 publication Critical patent/KR100823648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 웨이퍼를 열처리하는 것에 의한 반도체 웨이퍼의 휘어짐 량을 저감한 반도체장치의 제조 방법을 제공한다. 이면전극을 가지는 반도체장치의 제조 방법은, 표면과 이면을 구비하는 반도체 웨이퍼를 준비하는 공정과, 반도체 웨이퍼의 이면에 제1금속층을 형성하고, 열처리에 의해 반도체 웨이퍼와 제1금속층과의 사이에 오믹 접합을 형성하는 열처리 공정과, 열처리 공정 후에, Ni로 이루어지는 제2금속층을, 반도체기판의 이면 위에 형성하는 공정을 포함한다.
열처리, 휘어짐 량, 반도체 웨이퍼, 금속층

Description

반도체장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예 1에 따른 반도체장치의 제조 공정의 단면도이다.
도 2는 본 발명의 실시예 2에 따른 반도체장치의 제조 공정의 단면도이다.
도 3은 본 발명의 실시예 3에 따른 반도체장치의 제조 공정의 단면도이다.
도 4는 종래의 반도체장치의 평면도이다.
도 5는 종래의 반도체장치의 제조 공정의 단면도이다.
도 6은 종래의 제조 방법으로 제작한 반도체장치의 웨이퍼 두께와 휘어짐 량과의 관계이다.
[도면의 주요부분에 대한 부호의 설명]
1 : 반도체 웨이퍼 2 : 반도체 소자
3 : 제1금속층 4, 7 : 배리어 메탈층
5 : 제2금속층 6 : 제3금속층
100 : 반도체장치
본 발명은 반도체장치의 제조 방법에 관하며, 특히, 절연 게이트형 바이폴러트랜지스터 등의 전력용 반도체장치의 제조 방법에 관한 것이다.
도 4, 도 5는 종래의 반도체장치의 제조 공정이며, 반도체 웨이퍼의 이면을 연삭하고, 이면금속을 형성하는 공정이다. 도 4는 반도체 웨이퍼(1)의 평면도, 도 5a∼ 도 5d는 도 4를 IV-IV방향에서 보았을 경우의 단면도를 나타낸다. 도 5에 나타내는 종래의 제조 공정은, 이하의 공정 1∼공정 4를 포함한다.
공정 1 : 도 4 및 도 5(a)에 나타나 있는 바와 같이, 실리콘 등의 반도체 웨이퍼(1) 위에, 반도체 소자(2)를 형성한다. 반도체 웨이퍼(1)의 막두께는 t1이다 (연마전).
공정 2 : 도 5b에 나타나 있는 바와 같이 반도체 소자(2)의 저항을 저감하기 위해 반도체 웨이퍼(1)를 이면에서 연마하고, 막두께를 t2로 한다(연마후).
공정 3 : 도 5c에 나타나 있는 바와 같이 반도체 웨이퍼(1)의 이면에, 예를 들면 Al 또는 Al-Si합금으로 이루어지는 제1금속층(3)을 형성한다. 계속해서, 예를 들면 Ti, Mo 또는 V로 이루어지는 배리어 메탈층(4), 예를 들면 Ni로 이루어지는 제2금속층(5), 예를 들면 Au, Ag,또는 Au-Ag합금으로 이루어지는 제3금속층(6)을, 증착법이나 스퍼터링법을 사용하여 순차 형성한다.
공정 4 : 4층의 금속막이 이면 위에 형성된 반도체 웨이퍼(1)를, 300℃∼470℃정도로 유지한 로에 넣어 소결을 행한다. 이에 따라 반도체 웨이퍼(1)와 제1금속층(3)과의 사이에서 상호확산이 일어나, 양호한 오믹 접합을 얻을 수 있다.
[특허문헌 1] 일본국 공개특허공보 특개평04-072764호
그러나, 도 5d에 나타나 있는 바와 같이 반도체 웨이퍼(1)는 소결 처리 후에 이면측이 인장되도록 만곡한다는 문제가 있었다.
도 6은, 6인치의 실리콘 웨이퍼의 이면에, 제1금속층(Al)(3)을 200nm, 배리어 메탈층(Ti)(4)을 100nm, 제2금속층(Ni)(5)을 500nm, 제3금속층(Au)(6)을 200nm형성했을 경우의, 실리콘 웨이퍼의 두께와 휘어짐 량과의 관계를 나타낸다. 도 6중, 「●」이 소결 전, 「□」이 소결 후이다.
예를 들면 실리콘 웨이퍼의 두께가 200㎛일 때, 소결 후의 휘어짐 량 X는 1.7mm, 두께가 130㎛일 때는 휘어짐 량 X는 3.8mm, 두께가 60㎛일 때는 휘어짐 량 X는 16mm이 되었다.
이러한 반도체 웨이퍼(1)의 휘어짐은, 반도체 웨이퍼(1)를 반송하는 경우에 반도체 웨이퍼(1)가 장치의 내부에 걸리거나 하여, 반송 에러나 처리 중단의 원인이 되고 있었다. 또한 칩 모양으로 절단한 반도체 웨이퍼(1)를 기판 등에 다이본드 할 경우에, 납땜이 불충분하게 되어, 접합 불량의 원인이 되었다.
이에 대하여 발명자들이 예의 연구한 결과, Ni로 이루어지는 제2금속층(5)이, 열처리에 의해 막질 등이 변화하여, 반도체 웨이퍼(1)의 휘어짐에 영향을 주고 있음을 발견하고, 본 발명을 완성했다.
즉, 본 발명은, 열처리에 의한 반도체 웨이퍼의 휘어짐 량을 저감한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 이면전극을 가지는 반도체장치의 제조 방법으로서, 표면과 이면을구비하는 반도체 웨이퍼를 준비하는 공정과, 반도체 웨이퍼의 이면에 제1금속층을 형성하고, 열처리에 의해 반도체 웨이퍼와 제1금속층과의 사이에 오믹 접합을 형성하는 열처리 공정과, 열처리 공정 후에, Ni로 이루어지는 제2금속층을, 반도체기판의 이면위에 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조 방법이다.
실시예 1
도 1은, 전체가 100으로 나타내는, 본 실시예 1에 따른 반도체장치의 제조 공정의 단면도를 나타낸다. 도 1은, 반도체장치(100)를, 도 4의 IV-IV방향과 같은 방향에서 보았을 경우의 단면도이다. 이러한 제조 방법은, 이하의 공정 1∼공정 5를 포함한다.
공정 1 : 도 1a에 나타나 있는 바와 같이 실리콘 등의 반도체 웨이퍼(1) 위에, 절연 게이트형 바이폴러트랜지스터(IGBT)등의 반도체 소자(2)를 형성한다. 반도체 웨이퍼(1)의 막두께는 t1이다(연마전).
공정 2 : 도 1b에 나타나 있는 바와 같이 반도체 소자(2)의 저항을 저감하기 위해 반도체 웨이퍼(1)를 이면에서 연마하고, 막두께를 t2로 한다(연마후).
공정 3 : 도 1c에 나타나 있는 바와 같이 반도체 웨이퍼(1)의 이면에, 예를 들면 Al 또는 Al-Si합금으로 이루어지는 제1금속층(3)을 형성한다. 제1금속층(3)은, 예를 들면 증착법이나 스퍼터링법에 의해 형성한다.
또한, 반도체 웨이퍼(1)의 이면위에 제1금속층(3)을 형성하는 공정에 앞서, 반도체 웨이퍼(1)의 이면으로부터 B나 As등의 이온을 주입하거나, 가열에 의해 주입 이온의 활성화를 실시해도 된다.
공정 4 : 반도체 웨이퍼(1)를, 300℃∼470℃정도로 유지한 로에 넣어, 열처리(소결)를 행한다. 이에 따라 반도체 웨이퍼(1)와 제1금속층(3)과의 사이에서 상호확산이 일어나, 양호한 오믹 접합을 얻을 수 있다. 도 1d에 나타나 있는 바와 같이, 이러한 열처리 공정에서는 반도체 웨이퍼(1)는 거의 휘지 않는다.
공정 5 : 도 1e에 나타나 있는 바와 같이 예를 들면 Ti, Mo 또는 V로 이루어지는 배리어 메탈층(4), 예를 들면 Ni로 이루어지는 제2금속층(5), 예를 들면 Au, Ag 또는 Au-Ag합금으로 이루어지는 제3금속층(6)을 증착법이나 스퍼터링법을 사용하여 순차 형성한다. 이들의 금속층을 형성한 후에는 열처리를 행하지 않는다.
여기에서, 제2금속층(5)은, 다이본드 시의 납땜을 양호하게 하기 위해 형성하는 것이며, 또한 제3금속층(6)은, 제2금속층(5)의 산화 방지를 위해 형성하는 것이다.
예를 들면 직경 6인치, 막두께 t2가 60㎛의 실리콘 웨이퍼를 반도체 웨이퍼(1)에 사용한 경우, 막두께 200nm의 제1금속층(3)을 형성하고, 열처리한 후의 휘어짐 량 X는 1mm이하이다.
또한 막두께 100nm의 배리어 메탈층(4), 막두께 500nm의 제2금속층(5), 막두께 20nm의 제3금속층(6)을 형성한 후의 휘어짐 량 X는 2mm이하이다.
이와 같이, 예를 들면 Ni로 이루어지는 제2금속층(5)을 형성한 후에, 열처리(소결) 공정을 행하지 않는 것으로, 반도체 웨이퍼(1)의 휘어짐을 저감할 수 있다. 다시 말해, 제2금속층(5)에 대하여, 예를 들면 300℃이상의 고온에서의 열처리를 행하지 않는 것에 의해 반도체 웨이퍼(1)의 휘어짐을 저감할 수 있다.
이 결과, 본 실시예 1에 따른 제조 방법을 사용함으로써, 열처리에 의해 양호한 오믹 접합을 얻는 동시에, 반도체 웨이퍼의 휘어짐을 저감할 수 있다.
또한, 공정 5에 있어서, 제2금속층(5), 제3금속층(6)을 형성할 때의, 반도체 웨이퍼의 기판온도는, 80℃이하로 하는 것이 바람직하다. 80℃ 이하의 저온에서 제2금속층(5), 제3금속층(6)을 형성함으로써 반도체 웨이퍼의 휘어짐 량 X를 더 저감할 수 있으며, 1mm이하로 할 수 있다.
실시예 2
도 2는, 전체가 200으로 나타내는, 본 실시예 2에 따른 반도체 장치 제조방법의 공정 단면도를 나타낸다. 도 2는 반도체 장치(200)를 도 4의 IV-IV방향과 같은 방향에서 본 단면도이며, 도 2중, 도 1과 동일 부호는 동일 또는 상당 개소를 나타낸다. 이러한 제조 방법은 이하의 공정 1 ∼ 공정 5를 포함한다.
공정 1, 공정 2 : 도 2a 및 도 2b에 도시하는 공정 1, 공정 2는 전술한 실시예 1의 공정 1, 공정 2와 동일하다.
공정 3 : 도 2c가 나타나 있는 바와 같이, 반도체 웨이퍼(1)의 이면에 예를 들면 Al, Al-Si합금으로 이루어진 제1금속층(3), 예를 들면 Ti, Mo, V로 이루어진 베리어 금속층(4)을 형성한다. 제1금속층(3), 배리어 메탈층(4)은, 예를 들면 증착법이나 스퍼터링법에 의해 형성한다.
또한, 반도체 웨이퍼(1)의 이면위에 제1금속층(3)을 형성하는 공정에 앞서서, 반도체 웨이퍼(1) 이면으로부터 B나 As 등의 이온을 주입하거나, 가열에 의해 주입 이온의 활성화를 행해도 된다.
공정 4 : 반도체 웨이퍼(1)를 300℃∼470℃정도로 유지한 로에 넣어, 열처리(소결)를 행한다. 이에 따라 반도체 웨이퍼(1)와 제1금속층(3) 사이에서 상호 확산이 일어나, 양호한 오믹 접합을 얻을 수 있다. 도 2d에 도시하는 바와 같이, 이러한 열처리 공정에서는 반도체 웨이퍼(1)는 거의 휘지 않는다.
공정 5 ; 도 2e에 나타나 있는 바와 같이 예를 들면 Ni로 이루어지는 제2금속층(5), 예를 들면 Au, Ag 또는 Au-Ag합금으로 이루어지는 제3금속층(6)을 증착법이나 스퍼터링법을 사용하여 순차 형성한다. 이들의 금속층을 형성한 후에는 열처리를 행하지 않는다.
예를 들면 직경 6인치, 막두께 t2가 60㎛의 실리콘 웨이퍼를 반도체 웨이퍼(1)에 사용했을 경우, 막두께 200nm의 제1금속층(3) 및 막두께 100nm의 배리어 메탈층(4)을 형성하고, 열처리한 후의 휘어짐 량 X는 1mm이하이다.
또한 막두께 500nm의 제2금속층(5), 막두께 200nm의 제3금속층(6)을 형성한 후의 휘어짐 량 X는 2mm이하이다.
이와 같이, 예를 들면 Ni로 이루어지는 제2금속층(5)을 형성한 후에, 열처 리(소결)를 행하지 않는 것으로, 반도체 웨이퍼(1)의 휘어짐을 저감할 수 있다. 따라서, 본 실시예 2에 따른 제조 방법을 사용함으로써, 열처리에 의해 양호한 오믹 접합을 얻는 동시에, 반도체 웨이퍼의 휘어짐을 저감 할 수 있다.
특히, 본 실시예 2에 따른 방법을 사용했을 경우, 제1금속층(3)과 배리어 메탈층(4)과의 밀착성을 향상시킬 수 있다.
또한, 공정 5에 있어서, 제2금속층(5), 제3금속층(6)을 형성할 때의, 반도체 웨이퍼(1)의 온도는, 80℃이하로 하는 것이 바람직하다. 80℃ 이하의 저온에서 제2금속층(5), 제3금속층(6)을 형성하는 것에 의해, 반도체 웨이퍼(1)의 휘어짐 량 X를 더욱 저감할 수 있으며, 1mm이하로 할 수 있다.
실시예 3
도 3은, 전체가 300으로 나타내는, 본 실시예 3에 따른 반도체장치의 제조 공정의 단면도를 나타낸다. 도 3은, 반도체장치(300)를, 도 4의 IV-IV방향과 같은 방향에서 보았을 경우의 단면도이며, 도 3중, 도 1과 동일 부호는, 동일 또는 상당 개소를 나타낸다. 이러한 제조 방법은, 이하의 공정 1∼ 공정 5를 포함한다.
공정 1∼ 공정 4 : 도 3a∼ 도 3d에 나타내는 공정 1∼공정 4는, 상기의 실시예 2의 공정 1∼공정 4와 같다.
공정 5 : 도 3e에 나타나 있는 바와 같이 또한 예를 들면 Ti, Mo 또는 V로 이루어지는, 배리어 메탈층(7)과 같은 재료로 이루어지는 배리어 메탈층(4)을 형성한다. 소결 후에, 배리어 메탈층(4)과 같은 재료로 이루어지는 배리어 메탈층(7)을 형성함으로써, 배리어 메탈층(7)과 그 위에 형성되는 제2금속층(5)과의 밀착성이 향상된다.
이에 따라, 예를 들면 Ni로 이루어지는 제2금속층(5), 예를 들면 Au, Ag 또는 Au-Ag합금으로 이루어지는 제3금속층(6)을, 증착법이나 스퍼터링법을 사용하여 순차 형성한다. 이들의 배리어 메탈층(7)이나 금속층(5, 6)을 형성한 후에는 열처리를 행하지 않는다.
예를 들면 직경 6인치, 막두께 t2가 60㎛의 실리콘 웨이퍼를 반도체 웨이퍼(1)에 사용했을 경우, 막두께 200nm의 제1금속층(3) 및 막두께 100nm의 배리어 메탈층(4)을 형성하고, 열처리한 후의 휘어짐 량 X는 1mm이하이다.
또한 배리어 메탈층(7), 막두께 500nm의 제2금속층(5), 막두께 200nm의 제3금속층(6)을 형성한 후의 휘어짐 량 X는 2mm이하이다.
이와 같이, 예를 들면 Ni로 이루어지는 제2금속층(5)을 형성한 후에, 열처리(소결)공정을 행하지 않는 것으로, 반도체 웨이퍼(1)의 휘어짐을 저감할 수 있다. 따라서, 본 실시예 3에 따른 제조 방법을 사용함으로써, 열처리에 의해 양호한 오믹 접합을 얻는 동시에, 반도체 웨이퍼의 휘어짐을 저감할 수 있다.
또한, 공정 5에 있어서, 배리어 메탈층(7), 제2금속층(5), 제3금속층(6)을 형성할 때의, 반도체 웨이퍼(1)의 온도는, 80℃이하로 하는 것이 바람직하다. 80℃ 이하의 저온에서 배리어 메탈층(7), 제2금속층(5), 제3금속층(6)을 형성함으로써, 반도체 웨이퍼(1)의 휘어짐 량 X를 더욱 저감할 수 있으며, 1mm이하로 할 수 있다.
이상과 같이, 본발명에 따른 반도체장치의 제조 방법을 사용함으로써, 반도체 웨이퍼의 휘어짐 량을 저감할 수 있고, 반도체 웨이퍼의 반송 에러 등을 방지할 수 있다. 또한 양호한 다이본드가 가능하게 된다.

Claims (7)

  1. 이면전극을 가지는 반도체장치의 제조 방법으로서,
    표면과 이면을 구비하는 반도체 웨이퍼를 준비하는 공정과,
    상기 반도체 웨이퍼의 이면에 제1금속층을 형성하고, 열처리에 의해 상기 반도체 웨이퍼와 상기 제1금속층과의 사이에 오믹 접합을 형성하는 열처리 공정과,
    상기 열처리 공정 후에, Ni로 이루어지는 제2금속층을, 상기 반도체기판의 이면위에 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 열처리 공정 후에, 배리어 메탈층을 형성하고, 그 위에 상기 제2금속층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1항에 있어서,
    상기 제1금속층 위에 배리어 메탈층을 형성하고, 열처리 공정을 행한 후에, 상기 배리어 메탈층 위에 상기 제2금속층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1항에 있어서,
    상기 제1금속층 위에 배리어 메탈층을 형성하고, 열처리 공정을 행한 후에, 상기 배리어 메탈층 위에, 더 상기 배리어 메탈층을 추가로 형성하고, 그 위에 상기 제2금속층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 제1금속층은, Al 및 Al-Si합금으로 이루어지는 군으로부터 선택되는 재료로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 열처리 공정후의 공정이, 상기 반도체 웨이퍼의 온도를 상기 열처리 공정보다 낮은 온도로 유지하여 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 6항에 있어서,
    상기 반도체 웨이퍼의 온도가, 80℃이하인 것을 특징으로 하는 반도체장치의 제조방법.
KR1020070005893A 2006-01-23 2007-01-19 반도체장치의 제조 방법 KR100823648B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00013349 2006-01-23
JP2006013349A JP2007194514A (ja) 2006-01-23 2006-01-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20070077450A true KR20070077450A (ko) 2007-07-26
KR100823648B1 KR100823648B1 (ko) 2008-04-21

Family

ID=38282344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070005893A KR100823648B1 (ko) 2006-01-23 2007-01-19 반도체장치의 제조 방법

Country Status (7)

Country Link
US (1) US8183144B2 (ko)
JP (1) JP2007194514A (ko)
KR (1) KR100823648B1 (ko)
CN (1) CN100524632C (ko)
AT (1) AT503190B1 (ko)
DE (1) DE102006062029B4 (ko)
TW (1) TW200737382A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
WO2009141740A2 (en) * 2008-05-23 2009-11-26 Florian Bieck Semiconductor wafer and method for producing the same
JP2010021171A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp 半導体装置の製造方法およびそれに用いる半導体製造装置
WO2010109572A1 (ja) 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
JP5545000B2 (ja) * 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
JP2012248572A (ja) * 2011-05-25 2012-12-13 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
WO2013035817A1 (ja) * 2011-09-08 2013-03-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6289104B2 (ja) * 2014-01-08 2018-03-07 日東電工株式会社 フィルム状接着剤、フィルム状接着剤付きダイシングテープ、半導体装置の製造方法、及び半導体装置
KR20230152092A (ko) * 2015-11-09 2023-11-02 어플라이드 머티어리얼스, 인코포레이티드 저부 처리
JP2023073724A (ja) * 2021-11-16 2023-05-26 株式会社フルヤ金属 半導体デバイス及びそれに用いる酸化防止用金属材料並びに該金属材料のスパッタリングターゲット及び蒸着源

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1149606A (en) 1967-02-27 1969-04-23 Motorola Inc Mounting for a semiconductor wafer which is resistant to fatigue caused by thermal stresses
JPS5950090B2 (ja) * 1977-07-07 1984-12-06 三菱電機株式会社 半導体装置の製造方法
JPS55111140A (en) * 1979-02-20 1980-08-27 Nec Corp Metalizing method for back surface of silicon wafer
JPS58106825A (ja) * 1981-12-18 1983-06-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE3301666A1 (de) 1983-01-20 1984-07-26 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zur herstellung einer mehrschichtigen kontaktmetallisierung
DD277602A3 (de) 1987-12-21 1990-04-11 Akad Wissenschaften Ddr Verfahren zur Herstellung eines weichlötfähigen Mehrschichtkontaktsystems für Halbleiterbauelemente
DE3823347A1 (de) 1988-07-09 1990-01-11 Semikron Elektronik Gmbh Leistungs-halbleiterelement
US5342793A (en) * 1990-02-20 1994-08-30 Sgs-Thomson Microelectronics, S.R.L. Process for obtaining multi-layer metallization of the back of a semiconductor substrate
JPH0472764A (ja) 1990-07-13 1992-03-06 Sharp Corp 半導体装置の裏面電極
EP0523701B1 (en) 1991-07-17 1998-01-07 Denso Corporation Method of forming electrodes of semiconductor device
JP3127494B2 (ja) * 1991-07-17 2001-01-22 株式会社デンソー 半導体装置の電極形成方法
KR930017092A (ko) * 1992-01-15 1993-08-30 김광호 반도체장치 및 그 제조방법
JPH0637301A (ja) * 1992-07-20 1994-02-10 Toyota Motor Corp 半導体装置及びその製造方法
US5924002A (en) * 1994-12-22 1999-07-13 Sony Corporation Method of manufacturing a semiconductor device having ohmic electrode
DE19527209A1 (de) * 1995-07-27 1997-01-30 Philips Patentverwaltung Halbleitervorrichtung
US6140703A (en) * 1996-08-05 2000-10-31 Motorola, Inc. Semiconductor metallization structure
DE19734434C1 (de) 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
KR100365436B1 (ko) * 1998-12-15 2003-04-10 주식회사 하이닉스반도체 반도체장치의배리어층형성방법
JP3960739B2 (ja) 2000-07-11 2007-08-15 シャープ株式会社 半導体装置とその製造方法
KR100724143B1 (ko) * 2001-01-17 2007-06-04 매그나칩 반도체 유한회사 반도체장치의 배리어층 형성방법
JP2003059860A (ja) * 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
JP2003338620A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN100454492C (zh) 2002-06-13 2009-01-21 衡阳科晶微电子有限公司 共晶焊背面金属化工艺
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
KR100477396B1 (ko) * 2002-09-04 2005-03-28 한국전기연구원 금속 게이트 전극을 갖는 탄화규소 모스펫 소자 및 그제조방법
KR101079757B1 (ko) * 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
TWI247576B (en) * 2003-03-28 2006-01-11 Hon Hai Prec Ind Co Ltd Method of manufacturing electromagnetic interference shield
JP4049035B2 (ja) * 2003-06-27 2008-02-20 株式会社デンソー 半導体装置の製造方法
JP3767585B2 (ja) 2003-07-11 2006-04-19 株式会社デンソー 半導体装置
US7214620B2 (en) * 2003-10-28 2007-05-08 Samsung Electronics Co., Ltd. Methods of forming silicide films with metal films in semiconductor devices and contacts including the same
JP4792694B2 (ja) * 2003-11-13 2011-10-12 セイコーエプソン株式会社 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器
EP1730788A1 (en) * 2004-02-24 2006-12-13 BP Corporation North America Inc. Process for manufacturing photovoltaic cells
JP4788390B2 (ja) * 2005-06-07 2011-10-05 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
AT503190B1 (de) 2010-03-15
US8183144B2 (en) 2012-05-22
AT503190A2 (de) 2007-08-15
CN100524632C (zh) 2009-08-05
KR100823648B1 (ko) 2008-04-21
CN101009221A (zh) 2007-08-01
DE102006062029A1 (de) 2007-08-09
TW200737382A (en) 2007-10-01
DE102006062029B4 (de) 2010-04-08
AT503190A3 (de) 2008-05-15
JP2007194514A (ja) 2007-08-02
US20070173045A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
KR100823648B1 (ko) 반도체장치의 제조 방법
EP1349202B1 (en) Semiconductor device and method of manufacturing the same
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
KR20140145588A (ko) 반도체 디바이스의 제조 방법
JP4221012B2 (ja) 半導体装置とその製造方法
US20150372095A1 (en) Semiconductor device and semiconductor device manufacturing method
JPH07161659A (ja) 半導体装置およびその製造方法
JPH03110837A (ja) 半導体装置の製造方法
US11183476B2 (en) Silicon carbide semiconductor device, silicon carbide semiconductor assembly, and method of manufacturing silicon carbide semiconductor device
JPH06252091A (ja) 半導体装置およびその製造方法
US5451544A (en) Method of manufacturing a back contact for semiconductor die
US20160172202A1 (en) Integrated circuits with backside metalization and production method thereof
JP2010062518A (ja) ショットキーバリアダイオードとその製造方法
JPH10335259A (ja) 半導体装置およびその製造方法
JP2009272449A (ja) 半導体装置の製造方法
CN213304145U (zh) 一种GaN基HEMT无金欧姆接触电极
US20220049357A1 (en) Semiconductor device and method of manufacturing same
CN114823879A (zh) 用于半导体器件的改进的后侧接触结构和对应的制造工艺
JPS5835919A (ja) 金属半導体接合電極の製造方法
CN106024761A (zh) 一种功率半导体芯片背面金属结构及其制备方法
KR950005259B1 (ko) 반도체 장치의 제조방법
KR100883864B1 (ko) 반도체 소자의 제조 방법
CN113506784A (zh) 一种具有特殊沟槽的高强度键合结构及其制备方法
US9502250B2 (en) Manufacturing method of silicon carbide semiconductor apparatus
JP2019140234A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 12