WO2021124747A1 - 両面配線回路基板の製造方法および両面配線回路基板 - Google Patents

両面配線回路基板の製造方法および両面配線回路基板 Download PDF

Info

Publication number
WO2021124747A1
WO2021124747A1 PCT/JP2020/042343 JP2020042343W WO2021124747A1 WO 2021124747 A1 WO2021124747 A1 WO 2021124747A1 JP 2020042343 W JP2020042343 W JP 2020042343W WO 2021124747 A1 WO2021124747 A1 WO 2021124747A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
insulating layer
thickness direction
layer
metal core
Prior art date
Application number
PCT/JP2020/042343
Other languages
English (en)
French (fr)
Inventor
周作 柴田
理人 福島
鉄平 新納
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Priority to US17/783,546 priority Critical patent/US12114438B2/en
Priority to KR1020227019662A priority patent/KR20220116443A/ko
Priority to CN202080086244.XA priority patent/CN114788426A/zh
Publication of WO2021124747A1 publication Critical patent/WO2021124747A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1484—Simultaneous treatments, e.g. soldering lead-in-hole components simultaneously with surface mounted components

Definitions

  • the present invention relates to a method for manufacturing a double-sided wiring circuit board and a double-sided wiring circuit board.
  • the wiring circuit board a configuration in which circuits are provided on both sides of the board may be adopted in order to increase the density of wiring.
  • a conductive structural portion such as a via that penetrates the core layer located between the double-sided circuits in the final product in the thickness direction.
  • Patent Document 1 A technique relating to a method for manufacturing such a double-sided wiring circuit board is described in, for example, Patent Document 1 below.
  • the above-mentioned conductive structure for electrical connection between the double-sided circuits is conventionally provided with the metal core layer by, for example, surrounding it with an insulating film. It is necessary to form while trying to insulate. However, forming such a conductive structure requires a relatively large number of steps. In the production of a double-sided wiring circuit board, a method that requires many steps for forming the conductive structure portion is not preferable from the viewpoint of production efficiency.
  • the present invention provides a method for manufacturing a double-sided wiring circuit board suitable for efficiently manufacturing a double-sided wiring circuit board having a metal core layer, and a double-sided wiring circuit board.
  • a metal core layer a first region portion arranged on one side in the thickness direction of the metal core layer and having a first hole portion, and at least one first region portion adjacent to the first region portion.
  • a first insulating layer having one opening, a first wiring portion arranged on at least the first region portion on one side in the thickness direction of the first insulating layer, and a first wiring portion arranged in the first hole portion.
  • a first conductor layer having the first wiring portion and a first conductive portion connected to the metal core layer, and the first region portion arranged on the other side of the metal core layer in the thickness direction in the thickness direction.
  • a second insulating layer including a facing portion and having a second hole portion in the portion, and at least one second opening adjacent to the second region portion, and the second insulating layer.
  • a second wiring portion arranged on at least the second region portion on the other side in the thickness direction of the layer, and a second wiring portion arranged in the second hole portion and connected to the second wiring portion and the metal core layer.
  • the periphery is surrounded by voids, and the first region portion and the surrounding portion are formed.
  • a second step of forming a via portion in the metal core layer that extends between the second region portion in the thickness direction and connects to the first conductive portion and the second conductive portion. Includes a method of manufacturing a double-sided wiring circuit board.
  • the first conductor layer on one side and the second conductor layer on the other side in the thickness direction of the double-sided wiring circuit board having the metal core layer are electrically connected and the periphery is surrounded by voids.
  • the via portion is formed in the metal core layer by the first etching treatment and the second etching treatment as described above. In such a method, it is not necessary to provide an insulating film or the like for insulating the via portion from other portions in the metal core layer. Therefore, this method is suitable for reducing the number of steps for forming a via portion that electrically connects between the first and second conductor layers in the manufacturing process of a double-sided wiring circuit board having a metal core layer. ..
  • this method is suitable for performing the etching for forming the outer shell (outer shell in projection view) of the metal core layer by the above-mentioned first and second etching treatments, and therefore, the number of steps is also increased from this viewpoint. Suitable for reduction.
  • this manufacturing method suitable for reducing the number of steps is suitable for efficiently manufacturing a double-sided wiring circuit board having a metal core layer.
  • this method of forming a conductive structure portion (via portion) that electrically connects the double-sided circuits by forming voids in the metal core layer even when the metal core layer is thick, the double-sided circuits can be separated from each other. Proper electrical connection is possible.
  • the present invention [2] includes the method for manufacturing a double-sided wiring circuit board according to the above [1], wherein the first etching process and the second etching process are performed at the same time.
  • Such a configuration is suitable for reducing the number of steps in the manufacturing process of a double-sided wiring circuit board having a metal core layer, and therefore suitable for efficiently manufacturing a double-sided wiring circuit board having a metal core layer.
  • the first opening and the second opening are connected to surround the first conductive portion and the second conductive portion.
  • 2 includes the method for manufacturing a double-sided wiring circuit board according to.
  • the above-described configuration in which the first opening and the second opening are connected to surround the first conductive portion and the second conductive portion in the thickness direction projection view of the laminated body is the first configuration via the first opening with respect to the metal core layer. It is suitable for forming voids around the via portion in the metal core layer by the etching treatment and the second etching treatment via the second opening.
  • the third insulation has a third opening in which the laminated body covers the first conductor layer on one side in the thickness direction of the first insulating layer and communicates with the first opening.
  • the above [1] further includes a layer and a fourth insulating layer that covers the second conductor layer on the other side in the thickness direction of the second insulating layer and has a fourth opening that communicates with the second opening.
  • the method for manufacturing a double-sided wiring circuit board is included.
  • the above-mentioned first and second etching treatments are carried out without separately providing an etching mask for covering and protecting the first conductor layer and an etching mask for covering and protecting the second conductor layer. Suitable for, and therefore suitable for reducing the number of steps.
  • a metal core layer including a via portion surrounded by voids, a core layer main portion adjacent to the via portion via the voids, and a thickness direction of the metal core layer.
  • the thickness of the first insulating layer and the first insulating layer which are arranged on one side and have a first region portion having a first hole portion and at least one first opening adjacent to the first region portion.
  • a first wiring portion arranged on at least the first region portion on one side in the direction, and a first conductive portion arranged in the first hole portion and connected to the first wiring portion and the metal core layer.
  • a second region portion which is arranged on the other side of the metal core layer in the thickness direction and includes a portion facing the first region portion in the thickness direction and has a second hole portion in the portion.
  • a second insulating layer having at least one second opening adjacent to the second region portion, and a second insulating layer arranged on at least the second region portion on the other side in the thickness direction of the second insulating layer.
  • a double-sided wiring circuit board including two wiring portions and a second conductor layer having the second wiring portion and a second conductive portion arranged in the second hole portion and connected to the metal core layer. Including.
  • a double-sided wiring circuit board having such a structure is suitable for reducing the number of steps in the manufacturing process, and is therefore suitable for efficient manufacturing.
  • the present invention [6] is described in the above [5], wherein the first opening and the second opening are connected to surround the first conductive portion and the second conductive portion in the projection view in the thickness direction. Includes double-sided wiring circuit board.
  • the above-mentioned configuration in which the first opening and the second opening are connected to surround the first conductive portion and the second conductive portion in the thickness direction projection of the double-sided wiring circuit board is made of metal in the manufacturing process of the double-sided wiring circuit board. It is suitable for forming voids around the via portion in the metal core layer by the first etching treatment through the first opening and the second etching treatment through the second opening with respect to the core layer.
  • FIG. 1 It is one cross-sectional view of the 1st Embodiment of the double-sided wiring circuit board of this invention. It is a partial top view of the double-sided wiring circuit board shown in FIG. It is a partial bottom view of the double-sided wiring circuit board shown in FIG. 2 is a cross-sectional view taken along the line IV-IV in FIGS. 2 and 3. The shapes of the first opening, the second opening, the first conductive portion, and the second conductive portion when the double-sided wiring circuit board shown in FIG. 1 is projected in the thickness direction are shown. It is a partial top view of one modification of the double-sided wiring circuit board shown in FIG. It is a partial bottom view in one modification of the double-sided wiring circuit board shown in FIG.
  • FIG. 10A is a partial bottom view of another modified example of the double-sided wiring circuit board shown in FIG.
  • FIG. 10B is a partial bottom view of another modified example of the double-sided wiring circuit board shown in FIG.
  • a part of the steps in the method for manufacturing the double-sided wiring circuit board of the first embodiment is represented as a change in cross section corresponding to FIG.
  • FIG. 11A represents a preparation step
  • FIG. 11B represents a first base insulating layer forming step
  • FIG. 11A represents a preparation step
  • FIG. 11B represents a first base insulating layer forming step
  • FIG. 11C represents a first conductor layer forming step
  • FIG. 11D shows a first cover insulating layer forming step.
  • FIG. 12A represents a second base insulating layer forming step
  • FIG. 12B represents a second conductor layer forming step
  • FIG. 12C represents a second cover insulating layer forming step
  • FIG. 12D shows an etching step.
  • a part of the steps in the method for manufacturing the double-sided wiring circuit board of the first embodiment is represented as a change in cross section corresponding to FIG. 13A represents a preparation step
  • FIG. 13B represents a first base insulating layer forming step
  • FIG. 13C represents a first conductor layer forming step
  • FIG. 13C represents a first conductor layer forming step
  • FIG. 13A represents a preparation step
  • FIG. 13B represents a first base insulating layer forming step
  • FIG. 13C represents a first conductor layer forming step
  • FIG. 13C represents a first conductor layer forming step
  • FIG. 13D shows a first cover insulating layer forming step. Represent. The steps following the steps shown in FIG. 13 are shown.
  • FIG. 14A represents a second base insulating layer forming step
  • FIG. 14B represents a second conductor layer forming step
  • FIG. 14C represents a second cover insulating layer forming step
  • FIG. 14D shows an etching step. Represent. It represents a laminate which is an intermediate product in a modified example of the method for manufacturing a double-sided wiring circuit board of the first embodiment.
  • FIG. 15A represents a cross section corresponding to the cross section shown in FIG. 1, and
  • FIG. 15B represents a cross section corresponding to the cross section shown in FIG.
  • FIG. 17A represents a cross section corresponding to the cross section shown in FIG. 15A
  • FIG. 17B represents a cross section corresponding to the cross section shown in FIG. 15B.
  • FIG. 19 is a partial cross-sectional view taken along the line XXI-XXI in FIGS. 19 and 20.
  • the shapes of the first opening, the second opening, the first conductive portion, and the second conductive portion when the double-sided wiring circuit board shown in FIG. 18 is projected in the thickness direction are shown.
  • a part of the steps in the method for manufacturing the double-sided wiring circuit board of the second embodiment is represented as a change in cross section corresponding to FIG.
  • FIG. 23A represents a preparation step
  • FIG. 23B represents a first base insulating layer forming step
  • FIG. 23C represents a first conductor layer forming step
  • FIG. 23D shows a first cover insulating layer forming step. Represent.
  • the process following the process shown in FIG. 23 is shown.
  • FIG. 23A represents a preparation step
  • FIG. 23B represents a first base insulating layer forming step
  • FIG. 23C represents a first conductor layer forming step
  • FIG. 23D shows a first cover
  • FIG. 24A represents a second base insulating layer forming step
  • FIG. 24B represents a second conductor layer forming step
  • FIG. 24C represents a second cover insulating layer forming step
  • FIG. 24D shows an etching step.
  • a part of the steps in the method for manufacturing the double-sided wiring circuit board of the second embodiment is represented as a change in cross section corresponding to FIG.
  • FIG. 25A represents a preparation step
  • FIG. 25B represents a first base insulating layer forming step
  • FIG. 25C represents a first conductor layer forming step
  • FIG. 25D shows a first cover insulating layer forming step.
  • FIG. 26A represents a second base insulating layer forming step
  • FIG. 26A represents a second base insulating layer forming step
  • FIG. 26B represents a second conductor layer forming step
  • FIG. 26C represents a second cover insulating layer forming step
  • FIG. 26D shows an etching step.
  • Represent. Represents an intermediate laminate used in a modified example of the method for manufacturing a double-sided wiring circuit board of the second embodiment.
  • 27A represents a cross section corresponding to the cross section shown in FIG. 18, and
  • FIG. 27B represents a cross section corresponding to the cross section shown in FIG.
  • FIG. 1 to 4 show the wiring circuit board X1 of the first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view schematically showing a wiring circuit board X1.
  • FIG. 2 is a partial top view of the wiring circuit board X1 (however, the insulating layer 40 described later is omitted).
  • FIG. 3 is a partial bottom view of the wiring circuit board X1 (however, the insulating layer 70 described later is omitted).
  • FIG. 4 is a cross-sectional view taken along the line IV-IV in FIGS. 2 and 3.
  • the wiring circuit board X1 is a double-sided wiring circuit board, and includes a metal core layer 10, insulating layers 20, 40, 50, 70, and conductor layers 30, 60.
  • the metal core layer 10 has a core layer main portion 11 and a via portion 12.
  • the core layer main portion 11 is an element for ensuring the rigidity of the wiring circuit board X1.
  • the via portion 12 is an element for electrically connecting the circuits on both sides of the wiring circuit board X1.
  • the via portion 12 is surrounded by a gap 13.
  • the via portion 12 and the core layer main portion 11 are adjacent to each other through the gap 13.
  • the core layer main portion 11 has a plate shape, and a cylindrical void 13 is formed in the core layer main portion 11.
  • a cylindrical via portion 12 is arranged at a distance from the core layer main portion 11.
  • the separation distance between the via portion 12 and the core layer main portion 11 is, for example, 10 ⁇ m or more, preferably 15 ⁇ m or more.
  • the via portion 12 is insulated from the core layer main portion 11 by being surrounded by such a gap 13.
  • Examples of the constituent materials of the metal core layer 10 include Cu, Cu alloy, stainless steel, and 42 alloy, and from the viewpoint of thermal conductivity and conductivity, Cu and Cu alloy are preferable.
  • the thickness of the metal core layer 10 is, for example, 10 ⁇ m or more, preferably 15 ⁇ m or more, and for example, 500 ⁇ m or less, preferably 300 ⁇ m or less.
  • the insulating layer 20 (first insulating layer) is a base insulating layer arranged on one side of the metal core layer 10 in the thickness direction, and has a main portion 21 and a region portion 22 (first insulating layer). (1 region portion) and a plurality of openings 23 (two for one region portion 22 in the present embodiment) adjacent to the region portion 22 and interposed between the main portion 21 and the region portion 22 (in the present embodiment). It has a pattern shape including the first opening).
  • the main portion 21 overlaps with the core layer main portion 11 in the projection view in the thickness direction (hereinafter, may be simply referred to as “projective view”).
  • the region portion 22 has an inner portion 22a and a plurality of connecting portions 22b.
  • the inner portion 22a overlaps with the via portion 12 and is in contact with one end in the thickness direction of the via portion 12 in projection view, and has a circular shape in the present embodiment.
  • the region portion 22 has a hole portion 22c.
  • the hole portion 22c penetrates the inner portion 22a in the thickness direction at the central portion of the inner portion 22a in the projected view.
  • the connecting portion 22b connects the inner portion 22a and the main portion 21.
  • the connecting portion 22b is a portion that overlaps with the opening portion 53 described later and does not overlap with the connecting portion 52b described later in projection view, and a plurality of connecting portions 22b so as to sandwich the inner portion 22a (in the present embodiment, two in one region portion 22). One) It is arranged.
  • Each connecting portion 22b has a strip shape in which one end is connected to the inner portion 22a and the other end is connected to the main portion 21.
  • the opening 23 is an opening that functions as an etching window in the etching process for the metal core layer 10 in the manufacturing process of the wiring circuit board X1 described later, and penetrates the insulating layer 20 in the thickness direction thereof.
  • two openings 23 are arranged so as to sandwich the region portion 22.
  • each opening 23 has a fan shape, and the region portion 22 and the two openings 23 are combined to form a substantially circular shape in projection.
  • Examples of the constituent material of the insulating layer 20 include synthetic resins such as polyimide, polyether nitrile, polyether sulfone, polyethylene terephthalate, polyethylene naphthalate, and polyvinyl chloride, and photosensitive polyimide is preferably used (described later). The same applies to the constituent materials of the insulating layers 40, 50, 70 of the above).
  • the thickness of the insulating layer 20 is, for example, 1 ⁇ m or more, preferably 3 ⁇ m or more, and for example, 35 ⁇ m or less, preferably 20 ⁇ m or less.
  • the conductor layer 30 (first conductor layer) has a predetermined pattern-shaped wiring portion 31 (first wiring portion) arranged on one side in the thickness direction of the insulating layer 20 and a conductive portion. 32 (first conductive portion) is included.
  • the wiring portion 31 is arranged over the main portion 21 and the region portion 22 of the insulating layer 20.
  • one end of the wiring portion 31 is arranged on the inner portion 22a, passes over the connecting portion 22b, and extends outside the region portion 22.
  • the conductive portion 32 is arranged in the hole portion 22c of the insulating layer 20, is connected to the wiring portion 31, and is connected to one end in the thickness direction of the via portion 12 of the metal core layer 10.
  • Examples of the constituent material of the conductor layer 30 include metal materials such as copper, nickel, gold, solder, and alloys thereof, and preferably copper (the same applies to the constituent materials of the conductor layer 60 described later). is there).
  • the thickness of the conductor layer 30 is, for example, 3 ⁇ m or more, preferably 5 ⁇ m or more, and for example, 50 ⁇ m or less, preferably 30 ⁇ m or less.
  • the insulating layer 40 (third insulating layer) is a cover insulating layer arranged so as to cover the conductor layer 30 on one side in the thickness direction of the insulating layer 20, and has a pattern shape having an opening 41 (third opening). Have.
  • the opening 41 overlaps with the opening 23 of the insulating layer 20 in projection view and communicates with the opening 23.
  • the opening 41 has the same or substantially the same opening shape as the opening 23.
  • the opening 41 can function as an etching window in the etching process for the metal core layer 10 in the manufacturing process described later for the wiring circuit board X1.
  • the thickness of the insulating layer 40 (height from the insulating layer 20) is, for example, 4 ⁇ m or more, preferably 6 ⁇ m or more, and for example, 60 ⁇ m or less, preferably 40 ⁇ m or less, as long as it is larger than the thickness of the conductor layer 30.
  • the insulating layer 50 is a base insulating layer arranged on the other side of the metal core layer 10 in the thickness direction, and has a main portion 51 and a region portion 52 (second insulating layer). (2 region portions) and a plurality of openings 53 (two for one region portion 52 in the present embodiment) adjacent to the region portion 52 and interposed between the main portion 51 and the region portion 52 (in the present embodiment). It has a pattern shape including a second opening).
  • the main part 51 overlaps with the core layer main part 11 in projection view.
  • the region portion 52 has an inner portion 52a and a plurality of connecting portions 52b.
  • the inner portion 52a overlaps with the via portion 12 in projection and is in contact with the other end of the via portion 12 in the thickness direction, and has a circular shape in the present embodiment. Further, the inner portion 52a faces the inner portion 22a of the above-mentioned region portion 22 in the thickness direction. Within the inner portion 52a, the region portion 52 has a hole portion 52c. The hole portion 52c penetrates the inner portion 52a in the thickness direction of the inner portion 52a in the central portion of the projection view.
  • the connecting portion 52b connects the inner portion 52a and the main portion 51.
  • the connecting portion 52b is a portion that overlaps with the above-mentioned opening 23 and does not overlap with the connecting portion 22b in projection view, and a plurality of connecting portions 52b so as to sandwich the inner portion 52a (in the present embodiment, two in one region portion 52). Have been placed.
  • Each connecting portion 52b has a strip shape in which one end is connected to the inner portion 52a and the other end is connected to the main portion 51.
  • the opening 53 is an opening that functions as an etching window in the etching process for the metal core layer 10 in the manufacturing process of the wiring circuit board X1 described later, and penetrates the insulating layer 50 in the thickness direction thereof.
  • two openings 53 are arranged so as to sandwich the region 52.
  • each opening 53 has a fan shape, and the region portion 52 and the two openings 53 are combined to form a substantially circular shape in projection.
  • the thickness of the insulating layer 50 is, for example, 1 ⁇ m or more, preferably 3 ⁇ m or more, and for example, 35 ⁇ m or less, preferably 20 ⁇ m or less.
  • the conductor layer 60 (second conductor layer) has a predetermined pattern-shaped wiring portion 61 (second wiring portion) arranged on the other side in the thickness direction of the insulating layer 50 and a conductive portion. 62 (second conductive portion) is included.
  • the wiring portion 61 is arranged over the main portion 51 and the region portion 52 of the insulating layer 50. Specifically, as shown in FIG. 3, one end of the wiring portion 61 is arranged on the inner portion 52a, passes over the connecting portion 52b, and extends outside the region portion 52.
  • the conductive portion 62 is arranged in the hole portion 52c of the insulating layer 50, is connected to the wiring portion 61, and is connected to the other end in the thickness direction of the via portion 12 of the metal core layer 10.
  • the thickness of the conductor layer 60 is, for example, 3 ⁇ m or more, preferably 5 ⁇ m or more, and for example, 50 ⁇ m or less, preferably 30 ⁇ m or less.
  • the insulating layer 70 (fourth insulating layer) is a cover insulating layer arranged so as to cover the conductor layer 60 on the other side in the thickness direction of the insulating layer 50, and has a pattern shape having an opening 71 (fourth opening). Have.
  • the opening 71 overlaps with the opening 53 of the insulating layer 50 in projection view and communicates with the opening 53.
  • the opening 71 has the same or substantially the same opening shape as the opening 53.
  • the opening 71 can function as an etching window in the etching process for the metal core layer 10 in the manufacturing process described later for the wiring circuit board X1.
  • the thickness of the insulating layer 70 (height from the insulating layer 50) is, for example, 4 ⁇ m or more, preferably 6 ⁇ m or more, and for example, 60 ⁇ m or less, preferably 40 ⁇ m or less, as long as it is larger than the thickness of the conductor layer 60.
  • the opening 23 of the insulating layer 20 and the opening 53 of the insulating layer 50 are connected to surround the conductive portions 32 and 62 (FIG. 5).
  • the shape of the opening 53 is represented by a broken line, and the shapes of the opening 23 and the conductive portions 32, 62 are represented by solid lines).
  • the openings 23 and 53 are connected to form an annular shape. Further, in the projection view in the thickness direction of the wiring circuit board X1, the opening 23 and the opening 53 are connected to surround the via portion 12.
  • the openings 23 and 53 are provided with such an opening shape (as described above, the opening 41 of the insulating layer 40 has the same or substantially the same opening shape as the opening 23.
  • the opening 71 of the insulating layer 70 has the same or substantially the same opening shape as the opening 53).
  • the insulating layer 20 has a pattern shape including the projected view-shaped region portion 22 and the opening 23 as shown in FIG. 6, and the insulating layer 50 is projected as shown in FIG. It may have a pattern shape including a visual region portion 52 (including a portion facing the region portion 22 in the thickness direction) and an opening 53 (the opening 41 of the insulating layer 40 is the same as or the same as the opening 23). It has substantially the same opening shape and is omitted in FIG. 6.
  • the opening 71 of the insulating layer 70 has the same or substantially the same opening shape as the opening 53 and is omitted in FIG. 7).
  • the inner portion 22a and the connecting portion 22b form a substantially rectangular shape, and each opening 23 sandwiching such a region portion 22 also has a substantially rectangular shape, and the region portion 22 and the two The two openings 23 are combined to form a substantially rectangular shape in projection.
  • the inner portion 52a and the connecting portion 52b form a substantially rectangular shape, and each opening 53 sandwiching such a region portion 52 also has a substantially rectangular shape, and the region portion The 52 and the two openings 53 are combined to form a substantially rectangular projection view. Then, in this modification, as shown in FIG.
  • the opening 23 of the insulating layer 20 and the opening 53 of the insulating layer 50 are connected to form a rectangular frame shape to form a conductive portion. Surrounds 32,62. Further, in the projection view in the thickness direction of the wiring circuit board X1, the opening 23 of the insulating layer 20 and the opening 53 of the insulating layer 50 are connected to surround the via portion 12.
  • the conductive portion 32 of the conductor layer 30 and the conductive portion 62 of the conductor layer 60 are arranged so as to be displaced from each other in the in-plane direction orthogonal to the thickness direction. May be good. Even in such a configuration, the electrical connection between the conductor layers 30 and 60 by the via portion 12 can be realized.
  • one of the wiring portion 31 to which the conductive portion 32 of the conductor layer 30 is connected and the wiring portion 61 to which the conductive portion 62 of the conductor layer 60 is connected may be an electrode pad portion.
  • the insulating layer 40 is provided with a predetermined opening for exposing the electrode pad portion to the outside.
  • the insulating layer 70 is provided with a predetermined opening for exposing the electrode pad portion to the outside.
  • FIG. 10A and 10B respectively show an exemplary case where the wiring portion 61 to which the conductive portion 62 of the conductor layer 60 is connected is the electrode pad portion 61A (however, the insulating layer 70 is omitted).
  • the region portion 52 is separated from the main portion 51 in the insulating layer 50.
  • 11 to 14 show a method of manufacturing the wiring circuit board X1.
  • 11 and 12 represent the manufacturing method as a change in cross section corresponding to FIG. 1
  • FIGS. 13 and 14 represent the manufacturing method as a change in cross section corresponding to FIG.
  • the metal core layer 10 is prepared (preparation step).
  • an insulating layer 20 which is a base insulating layer is formed on the metal core layer 10 (first base insulating layer forming step).
  • the insulating layer 20 is formed as follows. First, a solution (varnish) containing a photosensitive resin for forming the insulating layer 20 is applied on one surface of the metal core layer 10 in the thickness direction and dried to form an insulating film. Next, this insulating film is patterned. Specifically, the insulating film is exposed to an exposure process via a predetermined mask, a subsequent development process, and then a bake process, if necessary. For example, as described above, an insulating layer 20 having a predetermined pattern including a hole 22c and an opening 23 in which the metal core layer 10 is partially exposed can be formed on the metal core layer 10.
  • the conductor layer 30 is formed on the insulating layer 20 (first conductor layer forming step).
  • the conductor layer 30 is formed, for example, as follows. First, an energizing layer for forming an electrolytic plating film is formed on one surface of the insulating layer 20 in the thickness direction and on one surface of the metal core layer 10 in the thickness direction not covered by the insulating layer 20 by, for example, a sputtering method. A thin seed layer (not shown) is formed. Examples of the constituent material of the seed layer include copper, chromium, nickel, and alloys thereof. Next, a resist pattern is formed on the seed layer.
  • the resist pattern has an opening corresponding to the pattern shape of the conductor layer 30.
  • a photosensitive resist film is laminated on a seed layer to form a resist film, and then the resist film is exposed to a predetermined mask and then developed. After that, bake processing is performed as necessary.
  • the metal material is then grown on the seed layer in the region inside the opening of the resist pattern by the electrolytic plating method. As the metal material, copper is preferably used.
  • the resist pattern is removed by etching.
  • the portion of the seed layer exposed by removing the resist pattern is removed by etching.
  • the conductor layer 30 having a predetermined pattern including the wiring portion 31 and the conductive portion 32 can be formed.
  • an insulating layer 40 which is a cover insulating layer is formed so as to cover the conductor layer 30 on one side in the thickness direction of the insulating layer 20 (first). Cover insulation layer forming process).
  • the insulating layer 40 is formed as follows. First, a solution (varnish) of a photosensitive resin for forming the insulating layer 40 is applied on one surface of the insulating layer 20 and the conductor layer 30 in the thickness direction and dried to form an insulating film. Next, this insulating film is patterned.
  • the insulating film is exposed to an exposure process via a predetermined mask, a subsequent development process, and then a bake process, if necessary.
  • the insulating layer 40 having a predetermined pattern including the opening 41 can be formed.
  • an insulating layer 50 which is a base insulating layer, is formed on the metal core layer 10 (second base insulating layer forming step).
  • the insulating layer 50 is formed as follows. First, a solution (varnish) of a photosensitive resin for forming the insulating layer 50 is applied on the other surface of the metal core layer 10 in the thickness direction and dried to form an insulating film. Next, this insulating film is patterned. Specifically, the insulating film is exposed to an exposure process via a predetermined mask, a subsequent development process, and then a bake process, if necessary. For example, as described above, the insulating layer 50 having a predetermined pattern including the hole portion 52c and the opening portion 53 in which the metal core layer 10 is partially exposed can be formed on the other surface of the metal core layer 10 in the thickness direction.
  • the conductor layer 60 is formed on the insulating layer 50 (second conductor layer forming step).
  • the conductor layer 60 is formed, for example, as follows. First, an energizing layer for forming an electrolytic plating film is formed on the other surface of the insulating layer 50 in the thickness direction and on the other surface of the metal core layer 10 in the thickness direction not covered by the insulating layer 50, for example, by a sputtering method. A thin seed layer (not shown) is formed. Next, a resist pattern is formed on the seed layer. The resist pattern has an opening corresponding to the pattern shape of the conductor layer 60.
  • the resist pattern for example, a photosensitive resist film is laminated on a seed layer to form a resist film, and then the resist film is exposed to a predetermined mask and then developed. After that, bake processing is performed as necessary.
  • a metal material is then grown on the seed layer in the region within the opening of the resist pattern by electroplating. As the metal material, copper is preferably used.
  • the resist pattern is removed by etching.
  • the portion of the seed layer exposed by removing the resist pattern is removed by etching.
  • the conductor layer 60 having a predetermined pattern including the wiring portion 61 and the conductive portion 62 can be formed.
  • an insulating layer 70 which is a cover insulating layer, is formed so as to cover the conductor layer 60 on the other side in the thickness direction of the insulating layer 50 (second).
  • Cover insulating layer forming process In this step, for example, the insulating layer 70 is formed as follows. First, a solution (varnish) of a photosensitive resin for forming the insulating layer 70 is applied on the other surface of the insulating layer 50 and the conductor layer 60 in the thickness direction and dried to form an insulating film. Next, this insulating film is patterned.
  • the insulating film is exposed to an exposure process via a predetermined mask, a subsequent development process, and then a bake process, if necessary.
  • the insulating layer 70 having a predetermined pattern including the opening 71 can be formed.
  • the laminated body Y1 is obtained as an intermediate product by going through each of the above steps.
  • the laminated body Y1 includes a metal core layer 10 in which the core layer main portion 11 and the via portion 12 have not yet been formed, an insulating layer 20 arranged on one side in the thickness direction of the metal core layer 10, a conductor layer 30 and the like.
  • the insulating layer 40 includes an insulating layer 50, a conductor layer 60, and an insulating layer 70 arranged on the other side of the metal core layer 10 in the thickness direction.
  • the insulating layer 20 in the laminated body Y1 has a region portion 22 having a hole portion 22c and at least one opening portion 23 adjacent to the region portion 22.
  • the conductor layer 30 in the laminated body Y1 includes a wiring portion 31 arranged on at least the region portion 22 on one side in the thickness direction of the insulating layer 20, and a wiring portion 31 and a metal core layer 10 arranged in the hole portion 22c. Includes the connected conductive portion 32.
  • the insulating layer 40 in the laminated body Y1 has an opening 41 that covers the conductor layer 30 on one side in the thickness direction of the insulating layer 20 and communicates with the opening 23 of the insulating layer 20.
  • the insulating layer 50 in the laminated body Y1 includes a portion facing the region portion 22 of the insulating layer 20 in the thickness direction and has a hole portion 52c in the portion, and at least one opening adjacent to the region portion 52. It has a part 53 and.
  • the conductor layer 60 in the laminated body Y1 includes a wiring portion 61 arranged at least on the region portion 52 on the other side in the thickness direction of the insulating layer 50, and the wiring portion 61 and the metal core layer 10 arranged in the hole portion 52c. Includes the connected conductive portion 62.
  • the insulating layer 70 in the laminated body Y1 has an opening 71 that covers the conductor layer 60 on the other side of the insulating layer 50 in the thickness direction and communicates with the opening 53 of the insulating layer 50.
  • the opening 23 of the insulating layer 20 and the opening 53 of the insulating layer 50 are different from each other in the projection view in the thickness direction in the same manner as described above with respect to the wiring circuit board X1 with reference to FIG.
  • the opening 41 of the insulating layer 40 has the same or substantially the same opening shape as the opening 23, and the opening 71 of the insulating layer 70 is the same as the opening 53. Or have substantially the same opening shape).
  • the core layer main portion 11 and the via portion 12 are formed in the metal core layer 10 by the etching treatment on the metal core layer 10 (etching step).
  • etching step As the etching solution for the etching process, for example, ferric chloride is used.
  • the etching process in this step includes a first etching process and a second etching process.
  • the first etching process is an etching process for the metal core layer 10 from one side in the thickness direction of the laminated body Y1 through the openings 23, 41 of the insulating layers 20, 40.
  • the second etching process is an etching process for the metal core layer 10 from the other side in the thickness direction of the laminated body Y1 via the openings 53 and 71.
  • the first and second etching treatments can be carried out at the same time, the second etching treatment can be carried out after the completion of the first etching treatment, and the first etching treatment is carried out after the completion of the second etching treatment. You can also do it.
  • the first and second etching processes are carried out at the same time.
  • the via portion 12 (the region portion 22 of the insulating layer 20 and the region portion 52 of the insulating layer 50) is extended in the thickness direction and connected to the conductive portions 32 and 62. Is formed in the metal core layer 10.
  • the openings 23,41 of the insulating layers 20,40 and the openings 53,71 of the insulating layers 50,70 are connected to surround the conductive portions 32,62.
  • the metal core is subjected to the above-mentioned first etching process through the openings 23, 41 and the above-mentioned second etching process through the openings 53, 71 with respect to the metal core layer 10.
  • a gap 13 surrounding the via portion 12 can be appropriately formed in the layer 10.
  • the etching treatment for forming the outer shell (the outer shell in the projection view) of the metal core layer 10 is also performed by the first and second etching treatments.
  • the formation of the via portion 12 in the metal core layer 10 and the formation of the outer shell of the metal core layer 10 can be carried out in parallel.
  • an etching process for forming the outer shell of the metal core layer 10 may be performed apart from the above-mentioned etching step in which the via portion 12 is formed.
  • the wiring circuit board X1 in which the via portion 12 is formed on the metal core layer 10 can be manufactured.
  • the conductor layer 30 on one side in the thickness direction and the conductor layer 60 on the other side of the wiring circuit board X1 having the metal core layer 10 are electrically connected and surrounded by voids 13.
  • the via portion 12 is formed in the metal core layer 10 by the first etching treatment and the second etching treatment as described above. According to such a method, it is not necessary to provide an insulating film or the like for insulating the via portion 12 from other portions in the metal core layer 10. Therefore, this method is suitable for reducing the number of steps for forming the via portion 12 that electrically connects the conductor layers 30 and 60 in the manufacturing process of the wiring circuit board X1 having the metal core layer 10.
  • the method is suitable for performing the etching for forming the outer shell of the metal core layer 10 by the above-mentioned first and second etching treatments, and is therefore suitable for reducing the number of steps.
  • this manufacturing method suitable for reducing the number of steps is suitable for efficiently manufacturing the wiring circuit board X1 having the metal core layer 10.
  • the first etching process and the second etching process are performed at the same time.
  • Such a configuration is suitable for reducing the number of steps in the manufacturing process of the wiring circuit board X1 having the metal core layer 10, and is therefore suitable for efficiently manufacturing the wiring circuit board X1.
  • the laminate Y1 attached to the etching steps shown in FIGS. 12D and 14D covers and insulates the insulating layer 40 (the conductor layer 30 on one side in the thickness direction of the insulating layer 20).
  • Such a configuration is suitable for carrying out the first and second etching treatments without separately providing an etching mask for covering and protecting the conductor layer 30 and an etching mask for covering and protecting the conductor layer 60. Therefore, it is suitable for reducing the number of steps.
  • FIGS. 15A and 15B an etching step on the metal core layer 10 is performed by using a laminate Y2 provided with resist masks 101 and 102 instead of the insulating layers 40 and 70.
  • FIG. 15A represents a cross section corresponding to the cross section shown in FIG. 1
  • FIG. 15B represents a cross section corresponding to the cross section shown in FIG. 4.
  • FIG. 16 in the laminated body Y2, in the projection view in the thickness direction, the opening 23 of the insulating layer 20 and the opening 53 of the insulating layer 50 are connected to form an annular shape to form a conductive portion 32. Surrounds, 62. Further, as shown in FIG.
  • the resist mask 101 is arranged so as to cover the conductor layer 30 on one side in the thickness direction of the insulating layer 20, and has a pattern shape having an opening 101a.
  • the opening 101a communicates with the opening 23 and has the same or substantially the same opening shape as the opening 23.
  • the resist mask 102 is arranged so as to cover the conductor layer 60 on one side in the thickness direction of the insulating layer 50, and has a pattern shape having an opening 102a.
  • the opening 102a communicates with the opening 53 and has the same or substantially the same opening shape as the opening 53.
  • the above-mentioned preparation steps (FIGS. 11A and 13A), the first insulating layer forming step (FIGS. 11B and 13B), and the subsequent first conductor layer forming step (FIGS. 11C and 13B) are obtained.
  • 13C) the second insulating layer forming step (FIGS. 12A and 14A), the subsequent second conductor layer forming step (FIGS. 12B and 14B), and the resist mask 101 after the first conductor layer forming step. It is obtained by going through a first resist mask forming step of forming the resist mask 102 and a second resist mask forming step of forming the resist mask 102 after the second conductor layer forming step.
  • the resist mask 101 can be formed by patterning, for example, a photosensitive resist film arranged so as to cover the conductor layer 30 on one side in the thickness direction of the insulating layer 20.
  • the resist mask 102 can be formed by patterning, for example, a photosensitive resist film arranged so as to cover the conductor layer 60 on the other side in the thickness direction of the insulating layer 50.
  • the metal core layer 10 is subjected to the first etching treatment and the second etching treatment using such a laminated body Y2, and as shown in FIGS. 17A and 17B, the metal is subjected to the first etching treatment and the second etching treatment.
  • a core layer main portion 11 and a via portion 12 are formed on the core layer 10 (FIG. 17A represents a cross section corresponding to the cross section shown in FIG. 15A, and FIG. 17B represents a cross section corresponding to the cross section shown in FIG. 15B).
  • the first etching process in this modification is an etching process for the metal core layer 10 from one side in the thickness direction of the laminated body Y2 via the opening 23 of the insulating layer 20 and the opening 101a of the resist mask 101.
  • the second etching process in this modification is an etching process for the metal core layer 10 from the other side in the thickness direction of the laminated body Y2 via the opening 53 of the insulating layer 50 and the opening 102a of the resist mask 102. ..
  • the first and second etching treatments can be carried out at the same time, the second etching treatment can be carried out after the completion of the first etching treatment, and the first etching treatment is carried out after the completion of the second etching treatment.
  • the via portion 12 (the region portion 22 of the insulating layer 20 and the region portion 52 of the insulating layer 50) is extended in the thickness direction and connected to the conductive portions 32 and 62. Is formed in the metal core layer 10.
  • the resist masks 101 and 102 are removed from the laminate Y2.
  • an insulating layer 40 which is a cover insulating layer is formed (first cover insulating layer forming step), and FIGS. 12C and 12C and FIGS.
  • the insulating layer 70 which is the cover insulating layer may be formed (second cover insulating layer forming step).
  • FIG. 18 to 21 show the wiring circuit board X2 of the second embodiment of the present invention.
  • FIG. 18 is a cross-sectional view schematically showing the wiring circuit board X2.
  • FIG. 19 is a partial top view of the wiring circuit board X2 (however, the insulating layer 40 is omitted).
  • FIG. 20 is a partial bottom view of the wiring circuit board X2 (however, the insulating layer 70 is omitted).
  • FIG. 21 is a partial cross-sectional view taken along the line XXI-XXI in FIGS. 19 and 20.
  • the wiring circuit board X2 is the same as the wiring circuit board X1 except for the following description, and the same members are designated by the same reference numerals.
  • the via portion 12 is located at a predetermined end portion in the projected view shape of the metal core layer 10.
  • the region portion 22 and the opening portion 23 are also located at the predetermined ends corresponding to the via portion 12 forming positions.
  • the region portion 22 has a rectangular shape in a projected view, and the inner portion 22a forms a free end portion. There is only one connecting portion 22b that connects the inner portion 22a and the main portion 21.
  • the opening 23 has a substantially U-shape in projection that sandwiches the region 22, and has a U-shape in projection with the side close to the edge of the insulating layer 20 open.
  • the region portion 22 and the opening portion 23 are combined to form a substantially rectangular shape in projection view.
  • the wiring portion 31 in the wiring circuit board X2 passes over the connecting portion 22b from one end arranged on the inner portion 22a, and extends from the U-shaped open side of the opening 23 to the outside of the region portion 22.
  • the opening 41 has a projection view U-shape in which the side close to the edge of the insulating layer 20 is open, similarly to the opening 23.
  • the region portion 52 and the opening portion 53 are located at the predetermined end portions corresponding to the via portion 12 forming positions.
  • the region portion 52 has a rectangular shape in a projected view, and the inner portion 52a forms a free end portion.
  • the connecting portion 52b is located on the side opposite to the connecting portion 22b with respect to the via portion 12 in the in-plane direction orthogonal to the thickness direction.
  • the opening 53 is a notch opening formed so as to be cut out from a predetermined edge of the insulating layer 50.
  • the opening 53 has a substantially U-shape in projection that sandwiches the region 52, and has a U-shape in projection with the side opposite to the side close to the edge of the insulating layer 50 open.
  • the wiring portion 61 of the wiring circuit board X2 passes over the connecting portion 52b from one end arranged on the inner portion 52a, and passes over the U-shaped opening side of the opening 53 (the U-shaped opening side of the opening 23 described above). From the opposite side), it extends to the outside of the region portion 52.
  • the opening 23 and the opening 53 are connected to form a rectangular frame shape and surround the via portion 12.
  • the openings 23 and 53 are provided with such an opening shape.
  • 23 to 26 show a method of manufacturing the wiring circuit board X2.
  • 23 and 24 represent the manufacturing method as a change in cross section corresponding to FIG. 18, and
  • FIGS. 25 and 26 represent the manufacturing method as a change in cross section corresponding to FIG.
  • the specific implementation method of each of the following steps is the same as described above with respect to the corresponding steps in the manufacturing method of the wiring circuit board X1.
  • the metal core layer 10 is prepared (preparation step).
  • an insulating layer 20 which is a base insulating layer is formed on the metal core layer 10 (first base insulating layer forming step).
  • the conductor layer 30 is formed on the insulating layer 20 (first conductor layer forming step).
  • an insulating layer 40 which is a cover insulating layer, is formed so as to cover the conductor layer 30 on one side in the thickness direction of the insulating layer 20 (first cover insulating layer forming step).
  • an insulating layer 50 which is a base insulating layer, is formed on the metal core layer 10 (second base insulating layer forming step).
  • the conductor layer 60 is formed on the insulating layer 50 (second conductor layer forming step).
  • an insulating layer 70 which is a cover insulating layer, is formed so as to cover the conductor layer 60 on the other side in the thickness direction of the insulating layer 50 (second cover insulating layer forming step). ).
  • the laminated body Y3 is obtained as an intermediate product by going through each of the above steps.
  • the core layer main portion 11 and the via portion 12 are formed in the metal core layer 10 by the etching treatment on the metal core layer 10 (etching step).
  • the etching process for externally processing the metal core layer 10 is also performed by the first and second etching processes. As a result, the formation of the via portion 12 in the metal core layer 10 and the outer shape processing of the metal core layer 10 can be performed in parallel.
  • the wiring circuit board X2 in which the via portion 12 is formed at the end portion of the metal core layer 10 can be manufactured.
  • the wiring circuit board X2 and its manufacturing method also have the same effects as described above with respect to the wiring circuit board X1 and its manufacturing method.
  • the etching step for the metal core layer 10 is performed using the laminate Y4 shown in FIG. 27 in which the resist masks 101 and 102 are provided instead of the insulating layers 40 and 70. Good. Specifically, it is the same as the above-mentioned case where the etching step is performed by using the laminated body Y2 with respect to the wiring circuit board X1.
  • the technique relating to the double-sided wiring circuit board of the present invention can be applied to, for example, various flexible wiring boards.
  • X1, X2 wiring circuit board (double-sided wiring circuit board) Y1, Y2, Y3, Y4 Laminated body 10 Metal core layer 11 Core layer Main part 12 Via part 13 Voids 20, 40, 50, 70 Insulation layers 21, 51 Main parts 22, 52, Area parts 22a, 52a, Hole parts 23 , 41, 53, 71 Opening 30, 60 Conductor layer 31, 61 Wiring part 32, 62 Conducting part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

配線回路基板（Ｘ１）（両面配線回路基板）の製造方法は、積層体（Ｙ１）を用意する第１工程と、第２工程を含む。積層体（Ｙ１）は、金属コア層（１０）と、絶縁層（２０,５０）と、導体層（３０,６０）とを含む。絶縁層（２０）は、隣り合う領域部（２２）と開口部（２３）を有する。絶縁層（５０）は、厚み方向にて領域部（２２）と対向する部分を含む領域部（５２）と、これと隣り合う開口部（５３）を有する。導体層（３０）は配線部（３１）と導通部（３２）を含む。導体層（６０）は配線部（６１）と導通部（６２）を含む。第２工程では、金属コア層（１０）に対する開口部（２３,５３）を介しての第１および第２エッチング処理により、周囲が空隙（１３）で囲まれ、領域部（２２,５２）間を延びて導通部（３２,６２）と接続するビア部（１２）を形成する。

Description

両面配線回路基板の製造方法および両面配線回路基板
　本発明は、両面配線回路基板の製造方法および両面配線回路基板に関する。
　配線回路基板においては、配線の高密度化のために、基板の両面に回路が設けられる構成が採用される場合がある。そのような両面配線回路基板では、両面の回路間を電気的に接続する必要がある。例えば、両面配線回路基板の製造過程において、最終製造物にて両面回路間に位置することとなるコア層を厚み方向に貫通するビアなどの導電構造部を、形成する必要がある。そのような両面配線回路基板の製造方法に関する技術については、例えば下記の特許文献１に記載されている。
特開２０１８－１２０９６８号公報
　両面配線回路基板のコア層が金属製である場合、両面回路間の電気的接続のための上述の導電構造部は、従来、例えばその周囲を絶縁膜で囲むことによって金属コア層との間で絶縁を図りつつ形成する必要がある。しかしながら、そのような導電構造部を形成するには、比較的に多くの工程を要する。両面配線回路基板の製造において、その導電構造部の形成に多くの工程を要する方法は、製造効率の観点から好ましくない。
　本発明は、金属コア層を有する両面配線回路基板を効率よく製造するのに適した両面配線回路基板の製造方法、および両面配線回路基板を提供する。
　本発明［１］は、金属コア層と、前記金属コア層の厚み方向一方側に配置され、第１孔部を有する第１領域部、および、当該第１領域部と隣り合う少なくとも一つの第１開口部を有する、第１絶縁層と、前記第１絶縁層の厚み方向一方側において少なくとも前記第１領域部上に配置された第１配線部、および、前記第１孔部内に配置され且つ前記第１配線部および前記金属コア層と接続している第１導通部、を有する第１導体層と、前記金属コア層の厚み方向他方側に配置され、厚み方向において前記第１領域部と対向する部分を含み且つ当該部分に第２孔部を有する第２領域部、および、当該第２領域部と隣り合う少なくとも一つの第２開口部を有する、第２絶縁層と、前記第２絶縁層の厚み方向他方側において少なくとも前記第２領域部上に配置された第２配線部、および、前記第２孔部内に配置され且つ前記第２配線部および前記金属コア層と接続している第２導通部、を有する第２導体層と、を備える積層体を用意する第１工程と、前記積層体における厚み方向一方側からの、前記第１開口部を介しての前記金属コア層に対する第１エッチング処理と、前記積層体における厚み方向他方側からの、前記第２開口部を介しての前記金属コア層に対する第２エッチング処理とにより、周囲が空隙によって囲まれ、前記第１領域部と前記第２領域部との間を厚み方向に延びて前記第１導通部および前記第２導通部と接続している、ビア部を、前記金属コア層において形成する、第２工程とを含む、両面配線回路基板の製造方法を含む。
　本方法においては、金属コア層を有する両面配線回路基板の厚み方向における一方側の第１導体層と他方側の第２導体層との間を電気的に接続し且つ周囲が空隙によって囲まれたビア部が、金属コア層において、上述のような第１エッチング処理および第２エッチング処理によって形成される。このような本方法では、金属コア層においてビア部を他の部分から絶縁するための絶縁膜などを設ける必要がない。そのため、本方法は、金属コア層を有する両面配線回路基板の製造過程において、第１および第２導体層の間を電気的に接続するビア部の形成のための工程数を低減するのに適する。また、当該方法は、金属コア層の外郭（投影視における外郭）を形成するためのエッチングを上述の第１および第２エッチング処理にて実施するのに適し、従って、この観点からも工程数を低減するのに適する。以上のように工程数を低減するのに適する本製造方法は、金属コア層を有する両面配線回路基板を効率よく製造するのに適する。加えて、金属コア層に対する空隙の形成により、両面回路を電気的に接続する導電構造部（ビア部）を形成する本方法によると、金属コア層が厚い場合であっても、両面回路間を適切に電気的接続することが可能である。
　本発明［２］は、前記第１エッチング処理と前記第２エッチング処理とを同時に行う、上記［１］に記載の両面配線回路基板の製造方法を含む。
　このような構成は、金属コア層を有する両面配線回路基板の製造過程において工程数を低減するのに適し、従って、金属コア層を有する両面配線回路基板を効率よく製造するのに適する。
　本発明［３］は、前記厚み方向の投影視において、前記第１開口部および前記第２開口部は、繋がって前記第１導通部および前記第２導通部を囲む、上記［１］または［２］に記載の両面配線回路基板の製造方法を含む。
　積層体における厚み方向投影視において第１開口部および第２開口部が繋がって第１導通部および第２導通部を囲むという上述の構成は、金属コア層に対する第１開口部を介した第１エッチング処理と第２開口部を介した第２エッチング処理とにより、金属コア層においてビア部周囲の空隙を形成するのに適する。
　本発明［４］は、前記積層体が、前記第１絶縁層の厚み方向一方側において前記第１導体層を覆い、且つ前記第１開口部と連通する第３開口部を有する、第３絶縁層と、前記第２絶縁層の厚み方向他方側において前記第２導体層を覆い、且つ前記第２開口部と連通する第４開口部を有する、第４絶縁層とを更に備える、上記［１］から［３］のいずれか一つに記載の両面配線回路基板の製造方法を含む。
　このような構成は、第１導体層を被覆保護するためのエッチングマスクと第２導体層を被覆保護するためのエッチングマスクとを別途設けずに、上述の第１および第２エッチング処理を実施するのに適し、従って、工程数を低減するのに適する。
　本発明［５］は、周囲が空隙によって囲まれているビア部と、当該ビア部と前記空隙を介して隣り合うコア層主部と、を含む金属コア層と、前記金属コア層の厚み方向一方側に配置され、第１孔部を有する第１領域部、および、当該第１領域部と隣り合う少なくとも一つの第１開口部を有する、第１絶縁層と、前記第１絶縁層の厚み方向一方側において少なくとも前記第１領域部上に配置された第１配線部、および、前記第１孔部内に配置され且つ前記第１配線部および前記金属コア層と接続している第１導通部、を有する第１導体層と、前記金属コア層の厚み方向他方側に配置され、厚み方向において前記第１領域部と対向する部分を含み且つ当該部分に第２孔部を有する第２領域部、および、当該第２領域部と隣り合う少なくとも一つの第２開口部を有する、第２絶縁層と、前記第２絶縁層の厚み方向他方側において少なくとも前記第２領域部上に配置された第２配線部、および、前記第２孔部内に配置され且つ前記第２配線部および前記金属コア層と接続している第２導通部、を有する第２導体層と、を備える両面配線回路基板を含む。
　このような構造の両面配線回路基板は、その製造過程において工程数を低減するのに適し、従って、効率よく製造するのに適する。
　本発明［６］は、前記厚み方向の投影視において、前記第１開口部および前記第２開口部は、繋がって前記第１導通部および前記第２導通部を囲む、上記［５］に記載の両面配線回路基板を含む。
　両面配線回路基板の厚み方向投影視において第１開口部および第２開口部が繋がって第１導通部および第２導通部を囲むという上述の構成は、当該両面配線回路基板の製造過程において、金属コア層に対する第１開口部を介した第１エッチング処理と第２開口部を介した第２エッチング処理とにより、金属コア層においてビア部周囲の空隙を形成するのに適する。
本発明の両面配線回路基板の第１実施形態の一断面図である。 図１に示す両面配線回路基板の部分上面図である。 図１に示す両面配線回路基板の部分下面図である。 図２および図３におけるIV-IV線に沿った断面図である。 図１に示す両面配線回路基板を厚み方向に投影視した場合の第１開口部、第２開口部、第１導通部、および第２導通部の形状を表す。 図１に示す両面配線回路基板の一変形例における部分上面図である。 図１に示す両面配線回路基板の一変形例における部分下面図である。 図６および図７に示す両面配線回路基板を厚み方向に投影視した場合の第１開口部、第２開口部、第１導通部、および第２導通部の形状を表す。 図１に示す両面配線回路基板の他の変形例における断面図である。 図１０Ａは、図１に示す両面配線回路基板の他の変形例における部分下面図である。図１０Ｂは、図１に示す両面配線回路基板の他の変形例における部分下面図である。 第１実施形態の両面配線回路基板の製造方法における一部の工程を、図１に相当する断面の変化として表す。図１１Ａは用意工程を表し、図１１Ｂは、第１のベース絶縁層形成工程を表し、図１１Ｃは、第１の導体層形成工程を表し、図１１Ｄは、第１のカバー絶縁層形成工程を表す。 図１１に示す工程の後に続く工程を表す。図１２Ａは、第２のベース絶縁層形成工程を表し、図１２Ｂは、第２の導体層形成工程を表し、図１２Ｃは、第２のカバー絶縁層形成工程を表し、図１２Ｄはエッチング工程を表す。 第１実施形態の両面配線回路基板の製造方法における一部の工程を、図４に相当する断面の変化として表す。図１３Ａは用意工程を表し、図１３Ｂは、第１のベース絶縁層形成工程を表し、図１３Ｃは、第１の導体層形成工程を表し、図１３Ｄは、第１のカバー絶縁層形成工程を表す。 図１３に示す工程の後に続く工程を表す。図１４Ａは、第２のベース絶縁層形成工程を表し、図１４Ｂは、第２の導体層形成工程を表し、図１４Ｃは、第２のカバー絶縁層形成工程を表し、図１４Ｄはエッチング工程を表す。 第１実施形態の両面配線回路基板の製造方法の変形例における中間製造物である積層体を表す。図１５Ａは、図１に示す断面に対応する断面を表し、図１５Ｂは、図４に示す断面に対応する断面を表す。 図１５に示す積層体を厚み方向に投影視した場合の第１開口部、第２開口部、第１導通部、および第２導通部の形状を表す。 第１実施形態の両面配線回路基板の製造方法の変形例におけるエッチング工程を表す。図１７Ａは、図１５Ａに示す断面に対応する断面を表し、図１７Ｂは、図１５Ｂに示す断面に対応する断面を表す。 本発明の両面配線回路基板の第２実施形態の一断面図である。 図１８に示す両面配線回路基板の部分上面図である。 図１８に示す両面配線回路基板の部分下面図である。 図１９および図２０におけるXXI-XXI線に沿った部分断面図である。 図１８に示す両面配線回路基板を厚み方向に投影視した場合の第１開口部、第２開口部、第１導通部、および第２導通部の形状を表す。 第２実施形態の両面配線回路基板の製造方法における一部の工程を、図１８に相当する断面の変化として表す。図２３Ａは用意工程を表し、図２３Ｂは、第１のベース絶縁層形成工程を表し、図２３Ｃは、第１の導体層形成工程を表し、図２３Ｄは、第１のカバー絶縁層形成工程を表す。 図２３に示す工程の後に続く工程を表す。図２４Ａは、第２のベース絶縁層形成工程を表し、図２４Ｂは、第２の導体層形成工程を表し、図２４Ｃは、第２のカバー絶縁層形成工程を表し、図２４Ｄはエッチング工程を表す。 第２実施形態の両面配線回路基板の製造方法における一部の工程を、図２１に相当する断面の変化として表す。図２５Ａは用意工程を表し、図２５Ｂは、第１のベース絶縁層形成工程を表し、図２５Ｃは、第１の導体層形成工程を表し、図２５Ｄは、第１のカバー絶縁層形成工程を表す。 図２５に示す工程の後に続く工程を表す。図２６Ａは、第２のベース絶縁層形成工程を表し、図２６Ｂは、第２の導体層形成工程を表し、図２６Ｃは、第２のカバー絶縁層形成工程を表し、図２６Ｄはエッチング工程を表す。 第２実施形態の両面配線回路基板の製造方法の変形例で用いる中間積層体を表す。図２７Ａは、図１８に示す断面に対応する断面を表し、図２７Ｂは、図２１に示す断面に対応する断面を表す。
　図１から図４は、本発明の第１実施形態の配線回路基板Ｘ１を表す。図１は、配線回路基板Ｘ１を概略的に表す断面図である。図２は、配線回路基板Ｘ１の部分上面図である（但し、後述の絶縁層４０は省略されている）。図３は、配線回路基板Ｘ１の部分下面図である（但し、後述の絶縁層７０は省略されている）。図４は、図２および図３におけるIV-IV線に沿った断面図である。
　配線回路基板Ｘ１は、両面配線回路基板であって、金属コア層１０と、絶縁層２０,４０,５０,７０と、導体層３０,６０とを備える。
　金属コア層１０は、図１に示すように、コア層主部１１およびビア部１２を有する。コア層主部１１は、配線回路基板Ｘ１の剛性を確保するための要素である。ビア部１２は、配線回路基板Ｘ１における両面の回路間を電気的に接続するための要素である。ビア部１２は、図１および図４に示すように、周囲が空隙１３によって囲まれている。この空隙１３を介して、ビア部１２とコア層主部１１とは隣り合う。具体的には、コア層主部１１は、板形状を有し、そのコア層主部１１に円筒形状の空隙１３が形成されている。そして、その空隙１３内に、円柱形状のビア部１２が、コア層主部１１と間隔を隔てて配置されている。ビア部１２とコア層主部１１との間の離隔距離は、例えば１０μｍ以上であり、好ましくは１５μｍ以上である。ビア部１２は、このような空隙１３によって囲まれることにより、コア層主部１１から絶縁されている。
　金属コア層１０の構成材料としては、例えば、Ｃｕ、Ｃｕ合金、ステンレス、および４２アロイが挙げられ、熱伝導性および導電性の観点からは、好ましくはＣｕおよびＣｕ合金が挙げられる。
　金属コア層１０の厚みは、例えば１０μｍ以上であり、好ましくは１５μｍ以上であり、また、例えば５００μｍ以下であり、好ましくは３００μｍ以下である。
　絶縁層２０（第１絶縁層）は、図１および図４に示すように、金属コア層１０の厚み方向一方側に配置されたベース絶縁層であり、主部２１と、領域部２２（第１領域部）と、当該領域部２２と隣り合い且つ主部２１と領域部２２との間に介在する複数（本実施形態では、一つの領域部２２に対して二つ）の開口部２３（第１開口部）とを含むパターン形状を有する。
　主部２１は、厚み方向の投影視（以下、単に「投影視」と表現する場合がある）においてコア層主部１１と重複する。
　領域部２２は、内側部分２２ａと、複数の連結部分２２ｂとを有する。
　内側部分２２ａは、投影視において、ビア部１２と重複してビア部１２の厚み方向一方端に接し、本実施形態では円形状を有する。この内側部分２２ａ内において、領域部２２は孔部２２ｃを有する。孔部２２ｃは、内側部分２２ａの投影視中央部において、内側部分２２ａをその厚み方向に貫通する。
　連結部分２２ｂは、内側部分２２ａと主部２１とを連結する。連結部分２２ｂは、投影視において後述の開口部５３と重複し且つ後述の連結部分５２ｂと重複しない部分であり、内側部分２２ａを挟むように複数（本実施形態では、一つの領域部２２において二つ）配置されている。各連結部分２２ｂは、一端が内側部分２２ａに連結され且つ他端が主部２１に連結されているストリップ形状を有する。
　開口部２３は、配線回路基板Ｘ１の後述の製造過程における、金属コア層１０に対するエッチング工程にて、エッチング窓として機能する開口部であり、絶縁層２０をその厚み方向に貫通する。開口部２３は、本実施形態では、領域部２２を挟んで二つ配置されている。また、本実施形態では、図２に示すように、各開口部２３は扇形状を有し、領域部２２と二つの開口部２３とが合わさって投影視略円形状をなす。
　絶縁層２０の構成材料としては、例えば、ポリイミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、およびポリ塩化ビニルなどの合成樹脂が挙げられ、好ましくは感光性ポリイミドが用いられる（後述の絶縁層４０,５０,７０の構成材料についても同様である）。
　絶縁層２０の厚みは、例えば１μｍ以上、好ましくは３μｍ以上であり、また、例えば３５μｍ以下、好ましくは２０μｍ以下である。
　導体層３０（第１導体層）は、図１および図４に示すように、絶縁層２０の厚み方向一方側に配置された所定パターン形状の配線部３１（第１配線部）と、導通部３２（第１導通部）とを含む。配線部３１は、本実施形態では、絶縁層２０の主部２１上と領域部２２上とにわたって配置されている。具体的には、図２に示すように、配線部３１は、その一端が内側部分２２ａ上に配置され、連結部分２２ｂ上を通過して、領域部２２外に延びる。導通部３２は、絶縁層２０における孔部２２ｃ内に配置され、配線部３１と接続し、且つ、金属コア層１０のビア部１２の厚み方向一方端と接続している。
　導体層３０の構成材料としては、例えば、銅、ニッケル、金、はんだ、またはそれらの合金などの金属材料が挙げられ、好ましくは銅が挙げられる（後述の導体層６０の構成材料についても同様である）。
　導体層３０の厚みは、例えば３μｍ以上、好ましくは５μｍ以上であり、また、例えば５０μｍ以下、好ましくは３０μｍ以下である。
　絶縁層４０（第３絶縁層）は、絶縁層２０の厚み方向一方側において導体層３０を覆うように配置されたカバー絶縁層であり、開口部４１（第３開口部）を有するパターン形状を有する。開口部４１は、投影視において絶縁層２０の開口部２３と重複し、開口部２３と連通する。本実施形態では、開口部４１は、開口部２３と同一または実質的に同一の開口形状を有する。開口部４１は、配線回路基板Ｘ１の後述の製造過程における、金属コア層１０に対するエッチング工程にて、エッチング窓として機能しうる。
　絶縁層４０の厚み（絶縁層２０からの高さ）は、導体層３０の厚みより大きい限りにおいて、例えば４μｍ以上、好ましくは６μｍ以上であり、また、例えば６０μｍ以下、好ましくは４０μｍ以下である。
　絶縁層５０（第２絶縁層）は、図１および図４に示すように、金属コア層１０の厚み方向他方側に配置されたベース絶縁層であり、主部５１と、領域部５２（第２領域部）と、当該領域部５２と隣り合い且つ主部５１と領域部５２との間に介在する複数（本実施形態では、一つの領域部５２に対して二つ）の開口部５３（第２開口部）とを含むパターン形状を有する。
　主部５１は、投影視においてコア層主部１１と重複する。
　領域部５２は、内側部分５２ａと、複数の連結部分５２ｂとを有する。
　内側部分５２ａは、投影視においてビア部１２と重複してビア部１２の厚み方向他方端に接し、本実施形態では円形状を有する。また、内側部分５２ａは、厚み方向において上述の領域部２２の内側部分２２ａと対向する。この内側部分５２ａ内において、領域部５２は孔部５２ｃを有する。孔部５２ｃは、内側部分５２ａの投影視中央部において、内側部分５２ａをその厚み方向に貫通する。
　連結部分５２ｂは、内側部分５２ａと主部５１とを連結する。連結部分５２ｂは、投影視において上述の開口部２３と重複し且つ連結部分２２ｂと重複しない部分であり、内側部分５２ａを挟むように複数（本実施形態では、一つの領域部５２において二つ）配置されている。各連結部分５２ｂは、一端が内側部分５２ａに連結され且つ他端が主部５１に連結されているストリップ形状を有する。連結部５２ｂが延びる方向と、上述の連結部２２ｂが延びる方向とは、投影視において交差（本実施形態では直交）している。
　開口部５３は、配線回路基板Ｘ１の後述の製造過程における、金属コア層１０に対するエッチング工程にて、エッチング窓として機能する開口部であり、絶縁層５０をその厚み方向に貫通する。開口部５３は、本実施形態では、領域部５２を挟んで二つ配置されている。また、本実施形態では、図３に示すように、各開口部５３は扇形状を有し、領域部５２と二つの開口部５３とが合わさって投影視略円形状をなす。
　絶縁層５０の厚みは、例えば１μｍ以上、好ましくは３μｍ以上であり、また、例えば３５μｍ以下、好ましくは２０μｍ以下である。
　導体層６０（第２導体層）は、図１および図４に示すように、絶縁層５０の厚み方向他方側に配置された所定パターン形状の配線部６１（第２配線部）と、導通部６２（第２導通部）とを含む。配線部６１は、本実施形態では、絶縁層５０の主部５１上と領域部５２上とにわたって配置されている。具体的には、図３に示すように、配線部６１は、その一端が内側部分５２ａ上に配置され、連結部分５２ｂ上を通過して、領域部５２外に延びる。導通部６２は、絶縁層５０における孔部５２ｃ内に配置され、配線部６１と接続し、且つ、金属コア層１０のビア部１２の厚み方向他方端と接続している。
　導体層６０の厚みは、例えば３μｍ以上、好ましくは５μｍ以上であり、また、例えば５０μｍ以下、好ましくは３０μｍ以下である。
　絶縁層７０（第４絶縁層）は、絶縁層５０の厚み方向他方側において導体層６０を覆うように配置されたカバー絶縁層であり、開口部７１（第４開口部）を有するパターン形状を有する。開口部７１は、投影視において絶縁層５０の開口部５３と重複し、開口部５３と連通する。本実施形態では、開口部７１は、開口部５３と同一または実質的に同一の開口形状を有する。開口部７１は、配線回路基板Ｘ１の後述の製造過程における、金属コア層１０に対するエッチング工程にて、エッチング窓として機能しうる。
　絶縁層７０の厚み（絶縁層５０からの高さ）は、導体層６０の厚みより大きい限りにおいて、例えば４μｍ以上、好ましくは６μｍ以上であり、また、例えば６０μｍ以下、好ましくは４０μｍ以下である。
　配線回路基板Ｘ１では、図５に示すように、その厚み方向の投影視において、絶縁層２０の開口部２３と絶縁層５０の開口部５３とは、繋がって導通部３２,６２を囲む（図５では、開口部５３の形状を破線で表し、開口部２３および導通部３２,６２の形状を実線で表す）。本実施形態では、上記投影視において、開口部２３,５３は繋がって円環形状をなす。また、配線回路基板Ｘ１の厚み方向の投影視において、開口部２３と開口部５３とは繋がってビア部１２を囲む。本実施形態では、このような開口形状で開口部２３,５３は設けられている（上述のように、絶縁層４０の開口部４１は、開口部２３と同一または実質的に同一の開口形状を有し、絶縁層７０の開口部７１は、開口部５３と同一または実質的に同一の開口形状を有する）。
　配線回路基板Ｘ１では、絶縁層２０が、図６に示すような投影視形状の領域部２２および開口部２３を含むパターン形状を有し、且つ、絶縁層５０が、図７に示すような投影視形状の領域部５２（厚み方向において領域部２２に対向する部分を含む）および開口部５３を含むパターン形状を有してもよい（絶縁層４０の開口部４１は、開口部２３と同一または実質的に同一の開口形状を有し、図６では省略する。絶縁層７０の開口部７１は、開口部５３と同一または実質的に同一の開口形状を有し、図７では省略する）。本変形例では、領域部２２において内側部分２２ａと連結部２２ｂとで略矩形状を形成し、そのような領域部２２を挟む各開口部２３も略矩形状を有し、領域部２２と二つの開口部２３とが合わさって投影視略矩形状をなす。同様に、本変形例では、領域部５２において内側部分５２ａと連結部５２ｂとで略矩形状を形成し、そのような領域部５２を挟む各開口部５３も略矩形状を有し、領域部５２と二つの開口部５３とが合わさって投影視略矩形状をなす。そして、本変形例では、図８に示すように、その厚み方向の投影視において、絶縁層２０の開口部２３と絶縁層５０の開口部５３とは、繋がって矩形枠形状をなして導通部３２,６２を囲む。また、配線回路基板Ｘ１の厚み方向の投影視において、絶縁層２０の開口部２３と絶縁層５０の開口部５３とは、繋がってビア部１２を囲む。
　配線回路基板Ｘ１では、例えば図９に示すように、導体層３０の導通部３２と導体層６０の導通部６２とは、厚さ方向に直交する面内方向において互いに位置ずれして配置されてもよい。このような構成においても、ビア部１２による導体層３０,６０間の電気的接続を実現することができる。
　配線回路基板Ｘ１では、導体層３０の導通部３２が接続する配線部３１、および、導体層６０の導通部６２が接続する配線部６１の一方は、電極パッド部であってもよい。導体層３０の導通部３２が接続する配線部３１が電極パッド部である場合、当該電極パッド部を外部に露出させる所定の開口部が絶縁層４０には設けられる。導体層６０の導通部６２が接続する配線部６１が電極パッド部である場合、当該電極パッド部を外部に露出させる所定の開口部が絶縁層７０には設けられる。図１０Ａおよび図１０Ｂは、それぞれ、導体層６０の導通部６２が接続する配線部６１が電極パッド部６１Ａである場合を例示的に示す（但し、絶縁層７０は省略する）。図１０Ｂに示す変形例では、絶縁層５０において、領域部５２が主部５１から離隔している。
　図１１から図１４は、配線回路基板Ｘ１の製造方法を表す。図１１および図１２は、本製造方法を、図１に相当する断面の変化として表し、図１３および図１４は、本製造方法を、図４に相当する断面の変化として表す。
　本製造方法では、まず、図１１Ａおよび図１３Ａに示すように、金属コア層１０を用意する（用意工程）。
　次に、図１１Ｂおよび図１３Ｂに示すように、金属コア層１０上に、ベース絶縁層である絶縁層２０を形成する（第１のベース絶縁層形成工程）。本工程では、例えば次のようにして絶縁層２０を形成する。まず、金属コア層１０の厚み方向一方面上に、絶縁層２０形成用の感光性樹脂を含有する溶液（ワニス）を塗布して乾燥させて、絶縁膜を形成する。次に、この絶縁膜をパターニングする。具体的には、当該絶縁膜に対して、所定マスクを介しての露光処理と、その後の現像処理と、その後に必要に応じてベイク処理とを施す。例えば以上のようにして、金属コア層１０が部分的に露出する孔部２２ｃおよび開口部２３を含む所定パターンの絶縁層２０を金属コア層１０上に形成することができる。
　次に、図１１Ｃおよび図１３Ｃに示すように、絶縁層２０上に導体層３０を形成する（第１の導体層形成工程）。本工程では、例えば次のようにして導体層３０を形成する。まず、絶縁層２０の厚み方向一方面上、および、金属コア層１０の厚み方向一方面において絶縁層２０では覆われていない表面の上に、例えばスパッタリング法により、電解めっき膜形成用の通電層である薄いシード層（図示略）を形成する。シード層の構成材料としては、銅、クロム、ニッケル、およびこれらの合金が挙げられる。次に、シード層上にレジストパターンを形成する。レジストパターンは、導体層３０のパターン形状に相当する開口部を有する。レジストパターンの形成においては、例えば、感光性のレジストフィルムをシード層上に貼り合わせてレジスト膜を形成した後、当該レジスト膜に対し、所定マスクを介しての露光処理と、その後の現像処理と、その後に必要に応じてベイク処理とを施す。導体層３０の形成においては、次に、電解めっき法により、レジストパターンの開口部内の領域にてシード層上に金属材料を成長させる。金属材料としては、好ましくは銅が用いられる。次に、レジストパターンをエッチングにより除去する。次に、シード層においてレジストパターン除去によって露出した部分を、エッチングにより除去する。例えば以上のようにして、配線部３１および導通部３２を含む所定パターンの導体層３０を形成することができる。
　本製造方法では、次に、図１１Ｄおよび図１３Ｄに示すように、絶縁層２０の厚み方向一方側において導体層３０を覆うように、カバー絶縁層である絶縁層４０を形成する（第１のカバー絶縁層形成工程）。本工程では、例えば次のようにして絶縁層４０を形成する。まず、絶縁層２０および導体層３０の厚み方向一方面上に、絶縁層４０形成用の感光性樹脂の溶液（ワニス）を塗布して乾燥させて、絶縁膜を形成する。次に、この絶縁膜をパターニングする。具体的には、当該絶縁膜に対して、所定マスクを介しての露光処理と、その後の現像処理と、その後に必要に応じてベイク処理とを施す。例えば以上のようにして、開口部４１を含む所定パターンの絶縁層４０を形成することができる。
　次に、図１２Ａおよび図１４Ａに示すように、金属コア層１０上に、ベース絶縁層である絶縁層５０を形成する（第２のベース絶縁層形成工程）。本工程では、例えば次のようにして絶縁層５０を形成する。まず、金属コア層１０の厚み方向他方面上に、絶縁層５０形成用の感光性樹脂の溶液（ワニス）を塗布して乾燥させて、絶縁膜を形成する。次に、この絶縁膜をパターニングする。具体的には、当該絶縁膜に対して、所定マスクを介しての露光処理と、その後の現像処理と、その後に必要に応じてベイク処理とを施す。例えば以上のようにして、金属コア層１０が部分的に露出する孔部５２ｃおよび開口部５３を含む所定パターンの絶縁層５０を金属コア層１０の厚み方向他方面上に形成することができる。
　次に、図１２Ｂおよび図１４Ｂに示すように、絶縁層５０上に導体層６０を形成する（第２の導体層形成工程）。本工程では、例えば次のようにして導体層６０を形成する。まず、絶縁層５０の厚み方向他方面上、および、金属コア層１０の厚み方向他方面において絶縁層５０では覆われていない表面の上に、例えばスパッタリング法により、電解めっき膜形成用の通電層である薄いシード層（図示略）を形成する。次に、シード層上にレジストパターンを形成する。レジストパターンは、導体層６０のパターン形状に相当する開口部を有する。レジストパターンの形成においては、例えば、感光性のレジストフィルムをシード層上に貼り合わせてレジスト膜を形成した後、当該レジスト膜に対し、所定マスクを介しての露光処理と、その後の現像処理と、その後に必要に応じてベイク処理とを施す。導体層６０の形成においては、次に、電解めっき法により、レジストパターンの開口部内の領域にてシード層上に金属材料を成長させる。金属材料としては、好ましくは銅が用いられる。次に、レジストパターンをエッチングにより除去する。次に、シード層においてレジストパターン除去によって露出した部分を、エッチングにより除去する。例えば以上のようにして、配線部６１および導通部６２を含む所定パターンの導体層６０を形成することができる。
　本製造方法では、次に、図１２Ｃおよび図１４Ｃに示すように、絶縁層５０の厚み方向他方側において導体層６０を覆うように、カバー絶縁層である絶縁層７０を形成する（第２のカバー絶縁層形成工程）。本工程では、例えば次のようにして絶縁層７０を形成する。まず、絶縁層５０および導体層６０の厚み方向他方面上に、絶縁層７０形成用の感光性樹脂の溶液（ワニス）を塗布して乾燥させて、絶縁膜を形成する。次に、この絶縁膜をパターニングする。具体的には、当該絶縁膜に対して、所定マスクを介しての露光処理と、その後の現像処理と、その後に必要に応じてベイク処理とを施す。例えば以上のようにして、開口部７１を含む所定パターンの絶縁層７０を形成することができる。
　本実施形態では、以上のような各工程を経ることにより、中間製造物として積層体Ｙ１が得られる。積層体Ｙ１は、上述のコア層主部１１およびビア部１２が未だ形成されていない金属コア層１０と、当該金属コア層１０の厚み方向一方側に配置された絶縁層２０、導体層３０および絶縁層４０と、金属コア層１０の厚み方向他方側に配置された絶縁層５０、導体層６０および絶縁層７０とを備える。積層体Ｙ１における絶縁層２０は、孔部２２ｃを有する領域部２２と、当該領域部２２と隣り合う少なくとも一つの開口部２３とを有する。積層体Ｙ１における導体層３０は、絶縁層２０の厚み方向一方側において少なくとも領域部２２上に配置されている配線部３１と、孔部２２ｃ内に配置され且つ配線部３１および金属コア層１０と接続している導通部３２とを含む。積層体Ｙ１における絶縁層４０は、絶縁層２０の厚み方向一方側において導体層３０を覆い、且つ、絶縁層２０の開口部２３と連通する開口部４１を有する。積層体Ｙ１における絶縁層５０は、厚み方向において絶縁層２０の領域部２２と対向する部分を含み且つ当該部分に孔部５２ｃを有する領域部５２と、当該領域部５２と隣り合う少なくとも一つの開口部５３とを有する。積層体Ｙ１における導体層６０は、絶縁層５０の厚み方向他方側において少なくとも領域部５２上に配置されている配線部６１と、孔部５２ｃ内に配置され且つ配線部６１および金属コア層１０と接続している導通部６２とを含む。積層体Ｙ１における絶縁層７０は、絶縁層５０の厚み方向他方側において導体層６０を覆い、且つ、絶縁層５０の開口部５３と連通する開口部７１を有する。また、積層体Ｙ１では、配線回路基板Ｘ１に関して図５を参照して上述したのと同様に、厚み方向の投影視において、絶縁層２０の開口部２３と絶縁層５０の開口部５３とは、繋がって導通部３２,６２を囲む（絶縁層４０の開口部４１は、開口部２３と同一または実質的に同一の開口形状を有し、絶縁層７０の開口部７１は、開口部５３と同一または実質的に同一の開口形状を有する）。
　本製造方法では、次に、図１２Ｄおよび図１４Ｄに示すように、金属コア層１０に対するエッチング処理により、金属コア層１０においてコア層主部１１およびビア部１２を形成する（エッチング工程）。エッチング処理のためのエッチング液としては、例えば塩化第二鉄を使用する。
　本工程におけるエッチング処理は、第１エッチング処理および第２エッチング処理を含む。第１エッチング処理は、積層体Ｙ１における厚み方向一方側からの、絶縁層２０,４０の開口部２３,４１を介しての金属コア層１０に対するエッチング処理である。第２エッチング処理は、積層体Ｙ１における厚み方向他方側からの、開口部５３,７１を介しての金属コア層１０に対するエッチング処理である。本工程では、第１および第２エッチング処理を同時に実施することもでき、第１エッチング処理の終了後に第２エッチング処理を実施することもでき、第２エッチング処理の終了後に第１エッチング処理を実施することもできる。好ましくは、第１および第２エッチング処理を同時に実施する。このようなエッチング工程により、周囲が空隙１３によって囲まれたビア部１２（絶縁層２０の領域部２２と絶縁層５０の領域部５２との間を厚み方向に延びて導通部３２,６２と接続している）を、金属コア層１０において形成する。
　積層体Ｙ１では、その厚み方向の投影視において、絶縁層２０,４０の開口部２３,４１と絶縁層５０,７０の開口部５３,７１とは、繋がって導通部３２,６２を囲む。このような構成によると、エッチング工程において、金属コア層１０に対する開口部２３,４１を介した上述の第１エッチング処理と開口部５３,７１を介した上述の第２エッチング処理とにより、金属コア層１０内においてビア部１２の周囲を囲む空隙１３を適切に形成することができる。
　また、本実施形態では、好ましくは、金属コア層１０の外郭（投影視における外郭）を形成するためのエッチング処理も、第１および第２エッチング処理によって行われる。これにより、金属コア層１０におけるビア部１２の形成と、金属コア層１０の外郭の形成とを、併行して実施することができる。ただし、ビア部１２が形成される上述のエッチング工程とは別に、金属コア層１０の外郭を形成するためのエッチング処理を実施してもよい。
　以上のようにして、金属コア層１０にビア部１２が形成された配線回路基板Ｘ１を製造することができる。
　本製造方法においては、金属コア層１０を有する配線回路基板Ｘ１の厚み方向一方側の導体層３０と他方側の導体層６０との間を電気的に接続し且つ周囲が空隙１３によって囲まれたビア部１２が、金属コア層１０において、上述のような第１エッチング処理および第２エッチング処理によって形成される。このような方法によると、金属コア層１０においてビア部１２を他の部分から絶縁するための絶縁膜などを設ける必要がない。そのため、本方法は、金属コア層１０を有する配線回路基板Ｘ１の製造過程において、導体層３０,６０間を電気的に接続するビア部１２の形成のための工程数を低減するのに適する。また、当該方法は、金属コア層１０の外郭を形成するためのエッチングを上述の第１および第２エッチング処理にて実施するのに適し、従って、工程数を低減するのに適する。以上のように工程数を低減するのに適する本製造方法は、金属コア層１０を有する配線回路基板Ｘ１を効率よく製造するのに適する。
　加えて、金属コア層１０に対する空隙１３の形成により、両面回路を電気的に接続する導電構造部（ビア部１２）を形成する本方法によると、金属コア層１０が厚い場合であっても、両面回路間を適切に電気的接続することが可能である。
　本実施形態では、上述のように、第１エッチング処理と前記第２エッチング処理とが同時に行われるのが好ましい。このような構成は、金属コア層１０を有する配線回路基板Ｘ１の製造過程において工程数を低減するのに適し、従って、配線回路基板Ｘ１を効率よく製造するのに適する。
　本実施形態では、上述のように、図１２Ｄおよび図１４Ｄに示すエッチング工程に付される積層体Ｙ１が、絶縁層４０（絶縁層２０の厚み方向一方側において導体層３０を覆い、且つ、絶縁層２０の開口部２３と連通してエッチング窓として機能する開口部４１を有する）と、絶縁層７０（絶縁層５０の厚み方向他方側において導体層６０を覆い、且つ、絶縁層５０の開口部５３と連通してエッチング窓として機能する開口部７１を有する）とを備える。このような構成は、導体層３０を被覆保護するためのエッチングマスクと、導体層６０を被覆保護するためのエッチングマスクとを別途設けずに、第１および第２エッチング処理を実施するのに適し、従って、工程数を低減するのに適する。
　配線回路基板Ｘ１の製造方法においては、図１５Ａおよび図１５Ｂに示すように、絶縁層４０,７０の代わりにレジストマスク１０１,１０２を設けた積層体Ｙ２を用いて、金属コア層１０に対するエッチング工程を実施してもよい（図１５Ａは、図１に示す断面に対応する断面を表し、図１５Ｂは、図４に示す断面に対応する断面を表す）。図１６に示すように、積層体Ｙ２においては、その厚み方向の投影視において、絶縁層２０の開口部２３と絶縁層５０の開口部５３とは、繋がって円環形状をなして導通部３２,６２を囲む。また、図１５に示すように、積層体Ｙ２において、レジストマスク１０１は、絶縁層２０の厚み方向一方側において導体層３０を覆うように配置され、開口部１０１ａを有するパターン形状を有する。開口部１０１ａは、開口部２３と連通し、開口部２３と同一または実質的に同一の開口形状を有する。レジストマスク１０２は、絶縁層５０の厚み方向一方側において導体層６０を覆うように配置され、開口部１０２ａを有するパターン形状を有する。開口部１０２ａは、開口部５３と連通し、開口部５３と同一または実質的に同一の開口形状を有する。
　積層体Ｙ２は、例えば、上述の用意工程（図１１Ａ，図１３Ａ）と、第１の絶縁層形成工程（図１１Ｂ，図１３Ｂ）と、その後の第１の導体層形成工程（図１１Ｃ，図１３Ｃ）と、第２の絶縁層形成工程（図１２Ａ，図１４Ａ）と、その後の第２の導体層形成工程（図１２Ｂ，図１４Ｂ）と、第１の導体層形成工程より後にレジストマスク１０１を形成する第１のレジストマスク形成工程と、第２の導体層形成工程より後にレジストマスク１０２を形成する第２のレジストマスク形成工程とを経ることにより、得られる。第１のレジストマスク形成工程では、レジストマスク１０１は、例えば、絶縁層２０の厚み方向一方側において導体層３０を覆うように配置された感光性レジスト膜をパターニングして形成することができる。第２のレジストマスク形成工程では、レジストマスク１０２は、例えば、絶縁層５０の厚み方向他方側において導体層６０を覆うように配置された感光性レジスト膜をパターニングして形成することができる。
　そして、本変形例におけるエッチング工程では、このような積層体Ｙ２を用いて、金属コア層１０に対する第１エッチング処理および第２エッチング処理を実施して、図１７Ａおよび図１７Ｂに示すように、金属コア層１０にコア層主部１１およびビア部１２を形成する（図１７Ａは、図１５Ａに示す断面に対応する断面を表し、図１７Ｂは、図１５Ｂに示す断面に対応する断面を表す）。
　本変形例における第１エッチング処理は、積層体Ｙ２における厚み方向一方側からの、絶縁層２０の開口部２３とレジストマスク１０１の開口部１０１ａとを介しての金属コア層１０に対するエッチング処理である。本変形例における第２エッチング処理は、積層体Ｙ２における厚み方向他方側からの、絶縁層５０の開口部５３とレジストマスク１０２の開口部１０２ａとを介しての金属コア層１０に対するエッチング処理である。本工程では、第１および第２エッチング処理を同時に実施することもでき、第１エッチング処理の終了後に第２エッチング処理を実施することもでき、第２エッチング処理の終了後に第１エッチング処理を実施することもできる。工程数の低減の観点からは、第１および第２エッチング処理を同時に実施するのが好ましい。このようなエッチング工程により、周囲が空隙１３によって囲まれたビア部１２（絶縁層２０の領域部２２と絶縁層５０の領域部５２との間を厚み方向に延びて導通部３２,６２と接続している）を、金属コア層１０において形成する。
　エッチング工程の後、積層体Ｙ２からレジストマスク１０１,１０２を除去する。
　以上のような過程を経ることによっても、周囲が空隙１３によって囲まれたビア部１２を含む金属コア層１０を有する配線回路基板Ｘ１を製造することができる。本方法においても、第１実施形態と同様の作用効果を得ることができる。
　なお、本方法においても、必要により、図１１Ｄおよび図１３Ｄを参照して上述したように、カバー絶縁層である絶縁層４０を形成し（第１のカバー絶縁層形成工程）、図１２Ｃおよび図１４Ｃを参照して上述したように、カバー絶縁層である絶縁層７０を形成してもよい（第２のカバー絶縁層形成工程）。
　図１８から図２１は、本発明の第２実施形態の配線回路基板Ｘ２を表す。図１８は、配線回路基板Ｘ２を概略的に表す断面図である。図１９は、配線回路基板Ｘ２の部分上面図である（但し、絶縁層４０は省略されている）。図２０は、配線回路基板Ｘ２の部分下面図である（但し、絶縁層７０は省略されている）。図２１は、図１９および図２０におけるXXI-XXI線に沿った部分断面図である。
　配線回路基板Ｘ２は、以下に説明すること以外は配線回路基板Ｘ１と同様であり、同一の部材には同一の参照符号を付している。
　配線回路基板Ｘ２の金属コア層１０において、ビア部１２は、金属コア層１０の投影視形状における所定端部に位置する。
　配線回路基板Ｘ２の絶縁層２０において、領域部２２および開口部２３も、ビア部１２形成位置に対応した上記所定端部に位置する。
　領域部２２は、図１９に示すように、投影視矩形状であり、内側部分２２ａが遊端部をなす。内側部分２２ａと主部２１とを連結する連結部２２ｂは一つである。
　開口部２３は、領域部２２を挟む投影視略Ｕ字形状であって、絶縁層２０の縁端に近接する側が開放された投影視Ｕ字形状を有する。本実施形態では、領域部２２と開口部２３とが合わさって投影視略矩形状をなす。
　配線回路基板Ｘ２における配線部３１は、内側部分２２ａ上に配置された一端から連結部分２２ｂ上を通過して、開口部２３のＵ字形状開放側から領域部２２外に延びる。
　配線回路基板Ｘ２における絶縁層４０において、開口部４１は、開口部２３と同様に、絶縁層２０の縁端に近接する側が開放された投影視Ｕ字形状を有する。
　配線回路基板Ｘ２の絶縁層５０において、領域部５２および開口部５３は、ビア部１２形成位置に対応した上記所定端部に位置する。
　領域部５２は、図２０に示すように、投影視矩形状であり、内側部分５２ａが遊端部をなす。内側部分５２ａと主部５１とを連結する連結部５２ｂは一つである。連結部５２ｂは、厚さ方向に直交する面内方向において、ビア部１２に対して連結部２２ｂとは反対の側に位置する。
　開口部５３は、絶縁層５０の所定の縁端から切り欠かれるように形成された切欠き開口部である。開口部５３は、領域部５２を挟む投影視略Ｕ字形状であって、絶縁層５０の縁端に近接する側とは反対の側が開放された投影視Ｕ字形状を有する。
　配線回路基板Ｘ２における配線部６１は、内側部分５２ａ上に配置された一端から連結部分５２ｂ上を通過して、開口部５３のＵ字形状開放側（上述の開口部２３のＵ字形状開放側とは反対側）から、領域部５２外に延びる。
　また、配線回路基板Ｘ２の厚み方向の投影視において、開口部２３と開口部５３とは繋がって矩形枠形状をなしてビア部１２を囲む。本実施形態では、このような開口形状で開口部２３,５３は設けられている。
　図２３から図２６は、配線回路基板Ｘ２の製造方法を表す。図２３および図２４は、本製造方法を、図１８に相当する断面の変化として表し、図２５および図２６は、本製造方法を、図２１に相当する断面の変化として表す。以下の各工程の具体的な実施手法は、配線回路基板Ｘ１の製造方法において対応する工程に関して上述したのと同様である。
　本製造方法では、まず、図２３Ａおよび図２５Ａに示すように、金属コア層１０を用意する（用意工程）。
　次に、図２３Ｂおよび図２５Ｂに示すように、金属コア層１０上に、ベース絶縁層である絶縁層２０を形成する（第１のベース絶縁層形成工程）。
　次に、図２３Ｃおよび図２５Ｃに示すように、絶縁層２０上に導体層３０を形成する（第１の導体層形成工程）。
　次に、図２３Ｄおよび図２５Ｄに示すように、絶縁層２０の厚み方向一方側において導体層３０を覆うように、カバー絶縁層である絶縁層４０を形成する（第１のカバー絶縁層形成工程）。
　次に、図２４Ａおよび図２６Ａに示すように、金属コア層１０上に、ベース絶縁層である絶縁層５０を形成する（第２のベース絶縁層形成工程）。
　次に、図２４Ｂおよび図２６Ｂに示すように、絶縁層５０上に導体層６０を形成する（第２の導体層形成工程）。
　次に、図２４Ｃおよび図２６Ｃに示すように、絶縁層５０の厚み方向他方側において導体層６０を覆うように、カバー絶縁層である絶縁層７０を形成する（第２のカバー絶縁層形成工程）。
　本実施形態では、以上のような各工程を経ることにより、中間製造物として積層体Ｙ３が得られる。
　本製造方法では、次に、図２４Ｄおよび図２６Ｄに示すように、金属コア層１０に対するエッチング処理により、金属コア層１０においてコア層主部１１およびビア部１２を形成する（エッチング工程）。
　また、本実施形態では、開口部５３が切欠き開口部として形成されていることから、金属コア層１０を外形加工するためのエッチング処理も、第１および第２エッチング処理によって行われる。これにより、金属コア層１０におけるビア部１２の形成と、金属コア層１０の外形加工とを、併行して実施することができる。
　以上のようにして、金属コア層１０の端部にビア部１２が形成された配線回路基板Ｘ２を製造することができる。
　配線回路基板Ｘ２およびその製造方法においても、配線回路基板Ｘ１およびその製造方法に関して上述したのと同様の作用効果が奏される。
　配線回路基板Ｘ２の製造方法においては、絶縁層４０,７０の代わりにレジストマスク１０１,１０２を設けた、図２７に示す積層体Ｙ４を用いて、金属コア層１０に対するエッチング工程を実施してもよい。具体的には、配線回路基板Ｘ１に関して積層体Ｙ２を用いてエッチング工程を実施する場合として上述したのと同様である。
　また、本発明に関して上述した各実施形態および各変形例は、適宜組み合わせて実施することが可能である。
　本発明の両面配線回路基板に関する技術は、例えば、各種のフレキシブル配線板に適用できる。
Ｘ１，Ｘ２　　　　　　　配線回路基板（両面配線回路基板）
Ｙ１，Ｙ２，Ｙ３，Ｙ４　積層体
１０　　　　　　　　　　金属コア層
１１　　　　　　　　　　コア層主部
１２　　　　　　　　　　ビア部
１３　　　　　　　　　　空隙
２０，４０，５０，７０　絶縁層
２１，５１　　　　　　　主部
２２，５２，　　　　　　領域部
２２ａ，５２ａ，　　　　孔部
２３，４１，５３，７１　開口部
３０，６０　　　　　　　導体層
３１，６１　　　　　　　配線部
３２，６２　　　　　　　導通部

Claims (6)

  1. 　金属コア層と、
    　前記金属コア層の厚み方向一方側に配置され、第１孔部を有する第１領域部、および、当該第１領域部と隣り合う少なくとも一つの第１開口部を有する、第１絶縁層と、
    　前記第１絶縁層の厚み方向一方側において少なくとも前記第１領域部上に配置された第１配線部、および、前記第１孔部内に配置され且つ前記第１配線部および前記金属コア層と接続している第１導通部、を有する第１導体層と、
    　前記金属コア層の厚み方向他方側に配置され、厚み方向において前記第１領域部と対向する部分を含み且つ当該部分に第２孔部を有する第２領域部、および、当該第２領域部と隣り合う少なくとも一つの第２開口部を有する、第２絶縁層と、
    　前記第２絶縁層の厚み方向他方側において少なくとも前記第２領域部上に配置された第２配線部、および、前記第２孔部内に配置され且つ前記第２配線部および前記金属コア層と接続している第２導通部、を有する第２導体層と、を備える積層体を用意する第１工程と、
    　前記積層体における厚み方向一方側からの、前記第１開口部を介しての前記金属コア層に対する第１エッチング処理と、前記積層体における厚み方向他方側からの、前記第２開口部を介しての前記金属コア層に対する第２エッチング処理とにより、周囲が空隙によって囲まれ、前記第１領域部と前記第２領域部との間を厚み方向に延びて前記第１導通部および前記第２導通部と接続している、ビア部を、前記金属コア層において形成する、第２工程とを含むことを特徴とする、両面配線回路基板の製造方法。
  2. 　前記第１エッチング処理と前記第２エッチング処理とを同時に行うことを特徴とする、請求項１に記載の両面配線回路基板の製造方法。
  3. 　前記厚み方向の投影視において、前記第１開口部および前記第２開口部は、繋がって前記第１導通部および前記第２導通部を囲むことを特徴とする、請求項１に記載の両面配線回路基板の製造方法。
  4. 　前記積層体が、
    　前記第１絶縁層の厚み方向一方側において前記第１導体層を覆い、且つ前記第１開口部と連通する第３開口部を有する、第３絶縁層と、
    　前記第２絶縁層の厚み方向他方側において前記第２導体層を覆い、且つ前記第２開口部と連通する第４開口部を有する、第４絶縁層と、を更に備えることを特徴とする、請求項１に記載の両面配線回路基板の製造方法。
  5. 　周囲が空隙によって囲まれているビア部と、当該ビア部と前記空隙を介して隣り合うコア層主部と、を含む金属コア層と、
    　前記金属コア層の厚み方向一方側に配置され、第１孔部を有する第１領域部、および、当該第１領域部と隣り合う少なくとも一つの第１開口部を有する、第１絶縁層と、
    　前記第１絶縁層の厚み方向一方側において少なくとも前記第１領域部上に配置された第１配線部、および、前記第１孔部内に配置され且つ前記第１配線部および前記金属コア層と接続している第１導通部、を有する第１導体層と、
    　前記金属コア層の厚み方向他方側に配置され、厚み方向において前記第１領域部と対向する部分を含み且つ当該部分に第２孔部を有する第２領域部、および、当該第２領域部と隣り合う少なくとも一つの第２開口部を有する、第２絶縁層と、
    　前記第２絶縁層の厚み方向他方側において少なくとも前記第２領域部上に配置された第２配線部、および、前記第２孔部内に配置され且つ前記第２配線部および前記金属コア層と接続している第２導通部、を有する第２導体層と、を備えることを特徴とする、両面配線回路基板。
  6. 　前記厚み方向の投影視において、前記第１開口部および前記第２開口部は、繋がって前記第１導通部および前記第２導通部を囲むことを特徴とする、請求項５に記載の両面配線回路基板。
PCT/JP2020/042343 2019-12-17 2020-11-12 両面配線回路基板の製造方法および両面配線回路基板 WO2021124747A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/783,546 US12114438B2 (en) 2019-12-17 2020-11-12 Manufacturing method for double-sided wiring circuit board and double-sided wiring circuit board
KR1020227019662A KR20220116443A (ko) 2019-12-17 2020-11-12 양면 배선 회로 기판의 제조 방법 및 양면 배선 회로 기판
CN202080086244.XA CN114788426A (zh) 2019-12-17 2020-11-12 两面布线电路基板的制造方法和两面布线电路基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019226977A JP7381323B2 (ja) 2019-12-17 2019-12-17 両面配線回路基板の製造方法および両面配線回路基板
JP2019-226977 2019-12-17

Publications (1)

Publication Number Publication Date
WO2021124747A1 true WO2021124747A1 (ja) 2021-06-24

Family

ID=76431583

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/042343 WO2021124747A1 (ja) 2019-12-17 2020-11-12 両面配線回路基板の製造方法および両面配線回路基板

Country Status (6)

Country Link
US (1) US12114438B2 (ja)
JP (1) JP7381323B2 (ja)
KR (1) KR20220116443A (ja)
CN (1) CN114788426A (ja)
TW (1) TW202126129A (ja)
WO (1) WO2021124747A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板
WO2024171659A1 (ja) * 2023-02-16 2024-08-22 株式会社村田製作所 多層基板、電子機器及び多層基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295691A (ja) * 1985-06-25 1986-12-26 川崎製鉄株式会社 フレキシブル基板
JP2004031731A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2010108576A (ja) * 2008-10-31 2010-05-13 Nitto Denko Corp 回路付サスペンション基板

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
JPS63261736A (ja) * 1987-04-20 1988-10-28 Matsushita Electric Ind Co Ltd プリント配線板
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
AT398876B (de) * 1991-10-31 1995-02-27 Philips Nv Zwei- oder mehrlagige leiterplatte
US5616256A (en) * 1993-11-22 1997-04-01 Ibiden Co., Inc. Printed wiring board and process for producing thereof
EP1677582B1 (en) * 1996-01-11 2011-10-12 Ibiden Co., Ltd. Multilayer printed wiring board
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
JP4201436B2 (ja) * 1999-07-14 2008-12-24 日東電工株式会社 多層配線基板の製造方法
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US6740246B2 (en) * 2000-05-26 2004-05-25 Visteon Global Tech., Inc. Circuit board and a method for making the same
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
JP4091938B2 (ja) * 2004-10-21 2008-05-28 日東電工株式会社 配線回路基板の製造方法
JP4813204B2 (ja) * 2006-02-16 2011-11-09 日本メクトロン株式会社 多層回路基板の製造方法
JP4841272B2 (ja) * 2006-03-14 2011-12-21 日東電工株式会社 配線回路基板および配線回路基板の接続構造
JP2008283140A (ja) 2007-05-14 2008-11-20 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
US8647517B2 (en) * 2007-07-09 2014-02-11 Nitto Denko Corporation Producing method of suspension board with circuit
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
JP2009283671A (ja) * 2008-05-22 2009-12-03 Sharp Corp プリント配線板の製造方法
JP4989572B2 (ja) * 2008-07-07 2012-08-01 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP5147591B2 (ja) * 2008-08-06 2013-02-20 日東電工株式会社 回路付サスペンション基板、その製造方法および回路付サスペンション基板の位置決め方法
JP5204738B2 (ja) * 2009-10-16 2013-06-05 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP2012114217A (ja) * 2010-11-24 2012-06-14 Nitto Denko Corp 配線回路基板の製造方法
JP5781773B2 (ja) * 2011-01-12 2015-09-24 日東電工株式会社 回路付サスペンション基板
JP5801085B2 (ja) * 2011-03-31 2015-10-28 日東電工株式会社 回路付サスペンション基板
JP5989370B2 (ja) * 2012-03-23 2016-09-07 日東電工株式会社 配線回路基板
KR20150024944A (ko) * 2011-07-13 2015-03-09 이비덴 가부시키가이샤 전자 부품 내장 배선판 및 그 제조 방법
US9301406B2 (en) * 2011-10-27 2016-03-29 Nitto Denko Corporation Wired circuit board
JP5084944B1 (ja) * 2011-11-28 2012-11-28 日東電工株式会社 配線回路基板
KR20160020587A (ko) * 2012-01-20 2016-02-23 아사히 가세이 이-매터리얼즈 가부시키가이샤 수지 조성물, 적층체, 다층 프린트 배선판 및 다층 플렉시블 배선판 및 그 제조 방법
US8742553B2 (en) * 2012-02-28 2014-06-03 Ibiden Co., Ltd. Printed wiring board
CN102724807A (zh) * 2012-06-08 2012-10-10 加弘科技咨询(上海)有限公司 印刷电路板
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP6385198B2 (ja) * 2014-08-21 2018-09-05 日東電工株式会社 回路付サスペンション基板の製造方法
JP6522317B2 (ja) * 2014-11-10 2019-05-29 日東電工株式会社 配線回路基板およびその製造方法、ならびに、配線回路基板アセンブリおよびその製造方法
TWI590735B (zh) 2014-12-15 2017-07-01 財團法人工業技術研究院 訊號傳輸板及其製作方法
JP6466747B2 (ja) * 2015-03-12 2019-02-06 日東電工株式会社 回路付サスペンション基板およびその製造方法
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP2018120968A (ja) 2017-01-25 2018-08-02 太陽誘電株式会社 プリント配線板、プリント配線板を用いたモジュールおよびプリント配線板を用いたカメラモジュール
CN109587974A (zh) * 2017-09-28 2019-04-05 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及该柔性电路板的制造方法
TWI678952B (zh) * 2017-12-13 2019-12-01 欣興電子股份有限公司 線路板結構及其製作方法
US10517167B1 (en) * 2018-10-19 2019-12-24 Eagle Technology, Llc Systems and methods for providing a high speed interconnect system with reduced crosstalk
CN113169672B (zh) * 2018-12-21 2024-04-30 住友电气工业株式会社 电力变换装置、多层基板及搭载有电力变换装置的车辆
JP2020202248A (ja) * 2019-06-07 2020-12-17 イビデン株式会社 配線基板及び配線基板の製造方法
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295691A (ja) * 1985-06-25 1986-12-26 川崎製鉄株式会社 フレキシブル基板
JP2004031731A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2010108576A (ja) * 2008-10-31 2010-05-13 Nitto Denko Corp 回路付サスペンション基板

Also Published As

Publication number Publication date
TW202126129A (zh) 2021-07-01
JP2021097121A (ja) 2021-06-24
JP7381323B2 (ja) 2023-11-15
US20230008736A1 (en) 2023-01-12
CN114788426A (zh) 2022-07-22
US12114438B2 (en) 2024-10-08
KR20220116443A (ko) 2022-08-23

Similar Documents

Publication Publication Date Title
WO2021124747A1 (ja) 両面配線回路基板の製造方法および両面配線回路基板
JPH03270092A (ja) 多層配線基板の形成方法
JP4523051B2 (ja) 配線回路基板の製造方法
JP7514214B2 (ja) 配線回路基板
JP2010123879A (ja) コイル構造体及びその製造方法
US8377317B2 (en) Method for manufacturing printed circuit board with thick traces
JP6484073B2 (ja) 回路付サスペンション基板
JP5741975B2 (ja) 樹脂多層基板
JPH05327211A (ja) 多層フレキシブルプリント基板およびその製法
JP2006245121A (ja) 配線部材およびフレキシャーの製造方法
WO2021261178A1 (ja) 配線回路基板集合体シートおよびその製造方法
US20230133282A1 (en) Wiring circuit board and method of producing the same
WO2022230260A1 (ja) 集合体シート、および、集合体シートの製造方法
JP7236321B2 (ja) 配線回路基板
JP7289602B2 (ja) 配線回路基板、および配線回路基板の製造方法
JP2750809B2 (ja) 厚膜配線基板の製造方法
JP2006244563A (ja) 配線部材およびフレキシャーの製造方法
JP2017147375A (ja) プリント配線板及びその製造方法
JP2024046012A (ja) 集合体シート
JP2022010969A (ja) 印刷配線板およびその製造方法
JP4337456B2 (ja) キャパシタ内蔵型配線回路板及びその製造方法
JP2024072219A (ja) 配線回路基板の製造方法、ダミーパターン付き配線回路基板、および、集合体シート
JP2022115402A (ja) 配線回路基板
JP2022115403A (ja) 配線回路基板
JP2023037996A (ja) プリント配線板とプリント配線板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20901427

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20901427

Country of ref document: EP

Kind code of ref document: A1