TW202126129A - 兩面配線電路基板之製造方法及兩面配線電路基板 - Google Patents

兩面配線電路基板之製造方法及兩面配線電路基板 Download PDF

Info

Publication number
TW202126129A
TW202126129A TW109140539A TW109140539A TW202126129A TW 202126129 A TW202126129 A TW 202126129A TW 109140539 A TW109140539 A TW 109140539A TW 109140539 A TW109140539 A TW 109140539A TW 202126129 A TW202126129 A TW 202126129A
Authority
TW
Taiwan
Prior art keywords
opening
layer
insulating layer
thickness direction
metal core
Prior art date
Application number
TW109140539A
Other languages
English (en)
Inventor
柴田周作
福島理人
新納鉄平
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW202126129A publication Critical patent/TW202126129A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1484—Simultaneous treatments, e.g. soldering lead-in-hole components simultaneously with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明提供一種適合高效率地製造具有金屬芯層之兩面配線電路基板之兩面配線電路基板之製造方法、及兩面配線電路基板。 本發明之配線電路基板X1(兩面配線電路基板)之製造方法包含準備積層體Y1之第1步驟、及第2步驟。積層體Y1包含金屬芯層10、絕緣層20、50、及導體層30、60。絕緣層20具有相鄰之區域部22與開口部23。絕緣層50具有包含厚度方向上與區域部22對向之部分之區域部52、及與其相鄰之開口部53。導體層30包含配線部31與導通部32。導體層60包含配線部61與導通部62。於第2步驟中，經由開口部23、53對金屬芯層10進行第1及第2蝕刻處理，藉此形成通孔部12，上述通孔部12周圍由空隙13包圍，且於區域部22、52之間延伸並與導通部32、62連接。

Description

兩面配線電路基板之製造方法及兩面配線電路基板
本發明係關於一種兩面配線電路基板之製造方法及兩面配線電路基板。
於配線電路基板中，有時為了使配線高密度化，而採用於基板之兩面設置電路之構成。此種兩面配線電路基板需要將兩面之電路間電性連接。例如於兩面配線電路基板之製造過程中，需要於最終製造物形成厚度方向上貫通位於兩面電路間之芯層之通孔等導電構造部。對於此種兩面配線電路基板之製造方法之相關技術，例如記載於下述專利文獻1中。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2018-120968號公報
[發明所欲解決之問題]
於兩面配線電路基板之芯層為金屬製之情形時，對於用以將兩面電路間電性連接之上述導電構造部而言，先前，例如需要利用絕緣膜將其周圍包圍，藉此謀求其與金屬芯層之間之絕緣，而形成上述導電構造部。然而，要形成此種導電構造部，需要比較多之步驟。於兩面配線電路基板之製造中，從製造效率之觀點出發，需要較多步驟來形成其導電構造部之方法欠佳。
本發明提供一種適合高效率地製造具有金屬芯層之兩面配線電路基板之兩面配線電路基板之製造方法、及兩面配線電路基板。 [解決問題之技術手段]
本發明[1]包含一種兩面配線電路基板之製造方法，其包含第1步驟及第2步驟，上述第1步驟係準備積層體，上述積層體具備：金屬芯層；第1絕緣層，其配置於上述金屬芯層之厚度方向一側，具有第1區域部、及至少一個第1開口部，上述第1區域部具有第1孔部，上述至少一個第1開口部與該第1區域部相鄰；第1導體層，其具有第1配線部、及第1導通部，上述第1配線部於上述第1絕緣層之厚度方向一側至少配置於上述第1區域部上，上述第1導通部配置於上述第1孔部內且與上述第1配線部及上述金屬芯層連接；第2絕緣層，其配置於上述金屬芯層之厚度方向另一側，具有第2區域部、及至少一個第2開口部，上述第2區域部包含厚度方向上與上述第1區域部對向之部分且於該部分具有第2孔部，上述至少一個第2開口部與該第2區域部相鄰；以及第2導體層，其具有第2配線部、及第2導通部，上述第2配線部於上述第2絕緣層之厚度方向另一側至少配置於上述第2區域部上，上述第2導通部配置於上述第2孔部內且與上述第2配線部及上述金屬芯層連接；上述第2步驟係藉由自上述積層體之厚度方向一側經由上述第1開口部對上述金屬芯層進行第1蝕刻處理、及自上述積層體之厚度方向另一側經由上述第2開口部對上述金屬芯層進行第2蝕刻處理，而於上述金屬芯層形成通孔部，上述通孔部周圍由空隙包圍，且於上述第1區域部與上述第2區域部之間沿厚度方向延伸並與上述第1導通部及上述第2導通部連接。
於本方法中，藉由如上所述之第1蝕刻處理及第2蝕刻處理而於金屬芯層形成通孔部，上述通孔部將具有金屬芯層之兩面配線電路基板之厚度方向上的一側之第1導體層與另一側之第2導體層之間電性連接，且周圍由空隙包圍。於此種本方法中，無需於金屬芯層設置用以使通孔部與其他部分絕緣之絕緣膜等。因此，本方法適合在具有金屬芯層之兩面配線電路基板之製造過程中減少用以形成將第1及第2導體層之間電性連接之通孔部之步驟數。又，該方法適合藉由上述第1及第2蝕刻處理來實施用以形成金屬芯層之外廓(投影觀察下之外廓)之蝕刻，因此，就此觀點而言亦適合減少步驟數。如上所述般適合減少步驟數之本製造方法適合高效率地製造具有金屬芯層之兩面配線電路基板。此外，根據藉由對金屬芯層形成空隙而形成將兩面電路電性連接之導電構造部(通孔部)之本方法，即便於金屬芯層較厚之情形時，亦可恰當地將兩面電路間電性連接。
本發明[2]包含如上述[1]之兩面配線電路基板之製造方法，其同時進行上述第1蝕刻處理及上述第2蝕刻處理。
此種構成適合在具有金屬芯層之兩面配線電路基板之製造過程中減少步驟數，因此，適合高效率地製造具有金屬芯層之兩面配線電路基板。
本發明[3]包含如上述[1]或[2]之兩面配線電路基板之製造方法，其中於上述厚度方向之投影觀察下，上述第1開口部及上述第2開口部相連地包圍上述第1導通部及上述第2導通部。
對於在積層體之厚度方向投影觀察下第1開口部及第2開口部相連地包圍第1導通部及第2導通部之上述構成而言，其適合藉由對金屬芯層進行經由第1開口部之第1蝕刻處理及經由第2開口部之第2蝕刻處理而於金屬芯層形成通孔部周圍之空隙。
本發明[4]包含如上述[1]至[3]中任一項之兩面配線電路基板之製造方法，其中上述積層體進而具備：第3絕緣層，其於上述第1絕緣層之厚度方向一側覆蓋上述第1導體層，且具有與上述第1開口部連通之第3開口部；以及第4絕緣層，其於上述第2絕緣層之厚度方向另一側覆蓋上述第2導體層，且具有與上述第2開口部連通之第4開口部。
此種構成適合在不另外設置用以被覆保護第1導體層之蝕刻遮罩及用以被覆保護第2導體層之蝕刻遮罩之情況下實施上述第1及第2蝕刻處理，因此，適合減少步驟數。
本發明[5]包含一種兩面配線電路基板，其具備：金屬芯層，其包含通孔部、及芯層主要部分，上述通孔部周圍由空隙包圍，上述芯層主要部分介隔上述空隙而與該通孔部相鄰；第1絕緣層，其配置於上述金屬芯層之厚度方向一側，具有第1區域部、及至少一個第1開口部，上述第1區域部具有第1孔部，上述至少一個第1開口部與該第1區域部相鄰；第1導體層，其具有第1配線部、及第1導通部，上述第1配線部於上述第1絕緣層之厚度方向一側至少配置於上述第1區域部上，上述第1導通部配置於上述第1孔部內且與上述第1配線部及上述金屬芯層連接；第2絕緣層，其配置於上述金屬芯層之厚度方向另一側，具有第2區域部、及至少一個第2開口部，上述第2區域部包含厚度方向上與上述第1區域部對向之部分且於該部分具有第2孔部，上述至少一個第2開口部與該第2區域部相鄰；以及第2導體層，其具有第2配線部、及第2導通部，上述第2配線部於上述第2絕緣層之厚度方向另一側至少配置於上述第2區域部上，上述第2導通部配置於上述第2孔部內且與上述第2配線部及上述金屬芯層連接。
此種構造之兩面配線電路基板適合在其製造過程中減少步驟數，因此，適合高效率地製造。
本發明[6]包含如上述[5]之兩面配線電路基板，其中於上述厚度方向之投影觀察下，上述第1開口部及上述第2開口部相連地包圍上述第1導通部及上述第2導通部。
對於在兩面配線電路基板之厚度方向投影觀察下第1開口部及第2開口部相連地包圍第1導通部及第2導通部之上述構成而言，其於該兩面配線電路基板之製造過程中，適合藉由對金屬芯層進行經由第1開口部之第1蝕刻處理及經由第2開口部之第2蝕刻處理而於金屬芯層形成通孔部周圍之空隙。
圖1至圖4表示本發明之第1實施方式之配線電路基板X1。圖1係概略性地表示配線電路基板X1之剖視圖。圖2係配線電路基板X1之部分俯視圖(其中，省略了下述之絕緣層40)。圖3係配線電路基板X1之部分仰視圖(其中，省略了下述之絕緣層70)。圖4係沿圖2及圖3中之IV-IV線之剖視圖。
配線電路基板X1係兩面配線電路基板，其具備：金屬芯層10、絕緣層20、40、50、70、以及導體層30、60。
如圖1所示，金屬芯層10具有芯層主要部分11及通孔部12。芯層主要部分11係用以確保配線電路基板X1之剛性之元件。通孔部12係用以將配線電路基板X1之兩面之電路間電性連接的元件。如圖1及圖4所示，通孔部12之周圍由空隙13包圍。介隔該空隙13，通孔部12與芯層主要部分11相鄰。具體而言，芯層主要部分11具有板形狀，於該芯層主要部分11形成有圓筒形狀之空隙13。並且，於該空隙13內，將圓柱形狀之通孔部12與芯層主要部分11隔開間隔配置。通孔部12與芯層主要部分11之間之分離距離例如為10 μm以上，較佳為15 μm以上。通孔部12由此種空隙13包圍，藉此與芯層主要部分11絕緣。
作為金屬芯層10之構成材料，例如可列舉Cu、Cu合金、不鏽鋼、及42合金，就導熱性及導電性之觀點而言，可列舉Cu及Cu合金為佳。
金屬芯層10之厚度例如為10 μm以上，較佳為15 μm以上，且例如為500 μm以下，較佳為300 μm以下。
如圖1及圖4所示，絕緣層20(第1絕緣層)係配置於金屬芯層10之厚度方向一側之基底絕緣層，其具有包含主要部分21、區域部22(第1區域部)、及複數個(於本實施方式中，相對於一個區域部22有兩個)開口部23(第1開口部)之圖案形狀，上述複數個開口部23與該區域部22相鄰且介置於主要部分21與區域部22之間。
主要部分21於厚度方向之投影觀察(以下，有時簡稱為「投影觀察」)下與芯層主要部分11重疊。
區域部22具有內側部分22a、及複數個連結部分22b。
內側部分22a於投影觀察下與通孔部12重疊，與通孔部12之厚度方向一端相接，於本實施方式中具有圓形狀。於該內側部分22a內，區域部22具有孔部22c。於內側部分22a之投影觀察下之中央部，孔部22c將內側部分22a於其厚度方向上貫通。
連結部分22b將內側部分22a與主要部分21連結。連結部分22b係於投影觀察下與下述開口部53重疊且不與下述連結部分52b重疊之部分，以隔著內側部分22a之方式配置有複數個(於本實施方式中，於一個區域部22中有兩個)。各連結部分22b具有一端與內側部分22a連結且另一端與主要部分21連結之條形狀。
開口部23係於配線電路基板X1之下述製造過程中，在對金屬芯層10所進行之蝕刻步驟中作為蝕刻開口發揮作用之開口部，將該絕緣層20於其厚度方向上貫通。於本實施方式中，開口部23隔著區域部22配置有兩個。又，於本實施方式中，如圖2所示，各開口部23具有扇形狀，區域部22與兩個開口部23合起來於投影觀察下形成大致圓形狀。
作為絕緣層20之構成材料，例如可列舉聚醯亞胺、聚醚腈、聚醚碸、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、及聚氯乙烯等合成樹脂，較佳為使用感光性聚醯亞胺(針對下述之絕緣層40、50、70之構成材料亦相同)。
絕緣層20之厚度例如為1 μm以上，較佳為3 μm以上，且例如為35 μm以下，較佳為20 μm以下。
如圖1及圖4所示，導體層30(第1導體層)包含特定圖案形狀之配線部31(第1配線部)、及導通部32(第1導通部)，上述特定圖案形狀之配線部31配置於絕緣層20之厚度方向一側。於本實施方式中，配線部31以遍及絕緣層20之主要部分21上及區域部22上之方式配置。具體而言，如圖2所示，配線部31之一端配置於內側部分22a上，配線部31通過連結部分22b上，向區域部22外延伸。導通部32配置於絕緣層20之孔部22c內，與配線部31連接，且與金屬芯層10之通孔部12之厚度方向一端連接。
作為導體層30之構成材料，例如可列舉銅、鎳、金、焊錫、或其等之合金等金屬材料，可列舉銅為佳(針對下述之導體層60之構成材料亦相同)。
導體層30之厚度例如為3 μm以上，較佳為5 μm以上，且例如為50 μm以下，較佳為30 μm以下。
絕緣層40(第3絕緣層)係以於絕緣層20之厚度方向一側覆蓋導體層30之方式配置之覆蓋絕緣層，具有包含開口部41(第3開口部)之圖案形狀。開口部41於投影觀察下與絕緣層20之開口部23重疊，與開口部23連通。於本實施方式中，開口部41具有與開口部23相同或實質上相同之開口形狀。開口部41於配線電路基板X1之下述製造過程中，在對金屬芯層10所進行之蝕刻步驟中可作為蝕刻開口發揮作用。
絕緣層40之厚度(距絕緣層20之高度)只要大於導體層30之厚度即可，例如為4 μm以上，較佳為6 μm以上，且例如為60 μm以下，較佳為40 μm以下。
如圖1及圖4所示，絕緣層50(第2絕緣層)係配置於金屬芯層10之厚度方向另一側之基底絕緣層，其具有包含主要部分51、區域部52(第2區域部)、及複數個(於本實施方式中，相對於一個區域部52有兩個)開口部53(第2開口部)之圖案形狀，上述複數個開口部53與該區域部52相鄰且介置於主要部分51與區域部52之間。
主要部分51於投影觀察下與芯層主要部分11重疊。
區域部52具有內側部分52a、及複數個連結部分52b。
內側部分52a於投影觀察下與通孔部12重疊，與通孔部12之厚度方向另一端相接，於本實施方式中具有圓形狀。又，內側部分52a於厚度方向上與上述區域部22之內側部分22a對向。於該內側部分52a內，區域部52具有孔部52c。於內側部分52a之投影觀察下之中央部，孔部52c將內側部分52a於其厚度方向上貫通。
連結部分52b將內側部分52a與主要部分51連結。連結部分52b係於投影觀察下與上述開口部23重疊且不與連結部分22b重疊之部分，以隔著內側部分52a之方式配置有複數個(於本實施方式中，於一個區域部52中有兩個)。各連結部分52b具有一端與內側部分52a連結且另一端與主要部分51連結之條形狀。連結部52b所延伸之方向與上述連結部22b所延伸之方向於投影觀察下交叉(於本實施方式中為正交)。
開口部53係於配線電路基板X1之下述製造過程中，在對金屬芯層10所進行之蝕刻步驟中作為蝕刻開口發揮作用之開口部，將絕緣層50於其厚度方向上貫通。於本實施方式中，開口部53隔著區域部52配置有兩個。又，於本實施方式中，如圖3所示，各開口部53具有扇形狀，區域部52與兩個開口部53合起來於投影觀察下形成大致圓形狀。
絕緣層50之厚度例如為1 μm以上，較佳為3 μm以上，且例如為35 μm以下，較佳為20 μm以下。
如圖1及圖4所示，導體層60(第2導體層)包含特定圖案形狀之配線部61(第2配線部)、及導通部62(第2導通部)，上述特定圖案形狀之配線部61配置於絕緣層50之厚度方向另一側。於本實施方式中，配線部61以遍及絕緣層50之主要部分51上及區域部52上之方式配置。具體而言，如圖3所示，配線部61之一端配置於內側部分52a上，配線部61通過連結部分52b上，向區域部52外延伸。導通部62配置於絕緣層50之孔部52c內，與配線部61連接，且與金屬芯層10之通孔部12之厚度方向另一端連接。
導體層60之厚度例如為3 μm以上，較佳為5 μm以上，且例如為50 μm以下，較佳為30 μm以下。
絕緣層70(第4絕緣層)係以於絕緣層50之厚度方向另一側覆蓋導體層60之方式配置之覆蓋絕緣層，具有包含開口部71(第4開口部)之圖案形狀。開口部71於投影觀察下與絕緣層50之開口部53重疊，與開口部53連通。於本實施方式中，開口部71具有與開口部53相同或實質上相同之開口形狀。開口部71於配線電路基板X1之下述製造過程中，在對金屬芯層10所進行之蝕刻步驟中可作為蝕刻開口發揮作用。
絕緣層70之厚度(距絕緣層50之高度)只要大於導體層60之厚度即可，例如為4 μm以上，較佳為6 μm以上，且例如為60 μm以下，較佳為40 μm以下。
如圖5所示，於配線電路基板X1中，於其厚度方向之投影觀察下，絕緣層20之開口部23與絕緣層50之開口部53相連地包圍導通部32、62(於圖5中，藉由虛線表示開口部53之形狀，藉由實線表示開口部23及導通部32、62之形狀)。於本實施方式中，於上述投影觀察下，開口部23、53相連地形成圓環形狀。又，於配線電路基板X1之厚度方向之投影觀察下，開口部23與開口部53相連地包圍通孔部12。於本實施方式中，以此種開口形狀設置有開口部23、53(如上所述，絕緣層40之開口部41具有與開口部23相同或實質上相同之開口形狀，絕緣層70之開口部71具有與開口部53相同或實質上相同之開口形狀)。
於配線電路基板X1中，絕緣層20具有包含如圖6所示之投影觀察下之形狀之區域部22及開口部23的圖案形狀，且絕緣層50可具有包含如圖7所示之投影觀察下之形狀之區域部52(包含厚度方向上與區域部22對向之部分)及開口部53的圖案形狀(絕緣層40之開口部41具有與開口部23相同或實質上相同之開口形狀，於圖6中省略。絕緣層70之開口部71具有與開口部53相同或實質上相同之開口形狀，於圖7中省略)。於本變化例中，於區域部22由內側部分22a及連結部22b形成大致矩形狀，隔著此種區域部22之各開口部23亦具有大致矩形狀，區域部22與兩個開口部23合起來於投影觀察下形成大致矩形狀。同樣地，於本變化例中，於區域部52由內側部分52a及連結部52b形成大致矩形狀，隔著此種區域部52之各開口部53亦具有大致矩形狀，區域部52與兩個開口部53合起來於投影觀察下形成大致矩形狀。並且，於本變化例中，如圖8所示，於其厚度方向之投影觀察下，絕緣層20之開口部23與絕緣層50之開口部53相連地形成矩形框形狀，包圍導通部32、62。又，於配線電路基板X1之厚度方向之投影觀察下，絕緣層20之開口部23與絕緣層50之開口部53相連地包圍通孔部12。
於配線電路基板X1中，例如如圖9所示，導體層30之導通部32與導體層60之導通部62可於與厚度方向正交之面內方向上相互錯位地配置。於此種構成中，亦可實現由通孔部12所導致之導體層30、60間之電性連接。
於配線電路基板X1中，導體層30之導通部32所連接之配線部31、及導體層60之導通部62所連接之配線部61中之一者可為電極墊部。於導體層30之導通部32所連接之配線部31為電極墊部之情形時，使該電極墊部向外部露出之特定開口部設置於絕緣層40。於導體層60之導通部62所連接之配線部61為電極墊部之情形時，使該電極墊部向外部露出之特定開口部設置於絕緣層70。圖10A及圖10B分別例示性地表示導體層60之導通部62所連接之配線部61為電極墊部61A之情形(其中，省略絕緣層70)。於圖10B所示之變化例中，於絕緣層50，區域部52與主要部分51分離。
圖11至圖14表示配線電路基板X1之製造方法。圖11及圖12中以與圖1相當之剖面變化的形式表示本製造方法，圖13及圖14以與圖4相當之剖面變化的形式表示本製造方法。
於本製造方法中，首先，如圖11A及圖13A所示，準備金屬芯層10(準備步驟)。
其次，如圖11B及圖13B所示，於金屬芯層10上形成作為基底絕緣層之絕緣層20(第1基底絕緣層形成步驟)。於本步驟中，例如以如下方式形成絕緣層20。首先，於金屬芯層10之厚度方向一面上塗佈含有絕緣層20形成用感光性樹脂之溶液(清漆)並使其乾燥，而形成絕緣膜。其次，使該絕緣膜圖案化。具體而言，對該絕緣膜實施介隔特定光罩所進行之曝光處理、其後之顯影處理、及其後視需要而進行之烘烤處理。例如按照以上方式，可於金屬芯層10上形成特定圖案之絕緣層20，上述特定圖案之絕緣層20包含金屬芯層10部分性地露出之孔部22c及開口部23。
其次，如圖11C及圖13C所示，於絕緣層20上形成導體層30(第1導體層形成步驟)。於本步驟中，例如以如下方式形成導體層30。首先，於絕緣層20之厚度方向一面上、及金屬芯層10之厚度方向一面中未由絕緣層20覆蓋之表面之上，例如藉由濺鍍法形成作為電鍍膜形成用通電層之薄晶種層(省略圖示)。作為晶種層之構成材料，可列舉銅、鉻、鎳、及該等之合金。其次，於晶種層上形成抗蝕圖案。抗蝕圖案具有與導體層30之圖案形狀相當之開口部。於抗蝕圖案之形成中，例如將感光性抗蝕膜(resist film)貼合於晶種層上形成抗蝕膜後，對該抗蝕膜實施介隔特定光罩所進行之曝光處理、其後之顯影處理、及其後視需要而進行之烘烤處理。於導體層30之形成中，其次，藉由電鍍法，於抗蝕圖案之開口部內之區域，使金屬材料於晶種層上成長。作為金屬材料，較佳為使用銅。其次，藉由蝕刻去除抗蝕圖案。其次，藉由蝕刻去除由於去除抗蝕圖案而於晶種層露出之部分。例如按照以上方式，可形成包含配線部31及導通部32的特定圖案之導體層30。
於本製造方法中，其次，如圖11D及圖13D所示，以於絕緣層20之厚度方向一側覆蓋導體層30之方式，形成作為覆蓋絕緣層之絕緣層40(第1覆蓋絕緣層形成步驟)。於本步驟中，例如以如下方式形成絕緣層40。首先，於絕緣層20及導體層30之厚度方向一面上塗佈絕緣層40形成用感光性樹脂之溶液(清漆)並使其乾燥，而形成絕緣膜。其次，使該絕緣膜圖案化。具體而言，對該絕緣膜實施介隔特定光罩所進行之曝光處理、其後之顯影處理、及其後視需要而進行之烘烤處理。例如按照以上方式，可形成包含開口部41的特定圖案之絕緣層40。
其次，如圖12A及圖14A所示，於金屬芯層10上形成作為基底絕緣層之絕緣層50(第2基底絕緣層形成步驟)。於本步驟中，例如以如下方式形成絕緣層50。首先，於金屬芯層10之厚度方向另一面上塗佈絕緣層50形成用感光性樹脂之溶液(清漆)並使其乾燥，而形成絕緣膜。其次，使該絕緣膜圖案化。具體而言，對該絕緣膜實施介隔特定光罩所進行之曝光處理、其後之顯影處理、及其後視需要而進行之烘烤處理。例如按照以上方式，可於金屬芯層10之厚度方向另一面上形成特定圖案之絕緣層50，上述特定圖案之絕緣層50包含金屬芯層10部分性地露出之孔部52c及開口部53。
其次，如圖12B及圖14B所示，於絕緣層50上形成導體層60(第2導體層形成步驟)。於本步驟中，例如以如下方式形成導體層60。首先，於絕緣層50之厚度方向另一面上、及金屬芯層10之厚度方向另一面中未由絕緣層50覆蓋之表面之上，例如藉由濺鍍法形成作為電鍍膜形成用通電層之薄晶種層(省略圖示)。其次，於晶種層上形成抗蝕圖案。抗蝕圖案具有與導體層60之圖案形狀相當之開口部。於抗蝕圖案之形成中，例如將感光性抗蝕膜(resist film)貼合於晶種層上形成抗蝕膜後，對該抗蝕膜實施介隔特定光罩所進行之曝光處理、其後之顯影處理、及其後視需要而進行之烘烤處理。於導體層60之形成中，其次，藉由電鍍法，於抗蝕圖案之開口部內之區域，使金屬材料於晶種層上成長。作為金屬材料，較佳為使用銅。其次，藉由蝕刻去除抗蝕圖案。其次，藉由蝕刻去除由於去除抗蝕圖案而於晶種層露出之部分。例如按照以上方式，可形成包含配線部61及導通部62的特定圖案之導體層60。
於本製造方法中，其次，如圖12C及圖14C所示，以於絕緣層50之厚度方向另一側覆蓋導體層60之方式，形成作為覆蓋絕緣層之絕緣層70(第2覆蓋絕緣層形成步驟)。於本步驟中，例如以如下方式形成絕緣層70。首先，於絕緣層50及導體層60之厚度方向另一面上塗佈絕緣層70形成用感光性樹脂之溶液(清漆)並使其乾燥，而形成絕緣膜。其次，使該絕緣膜圖案化。具體而言，對該絕緣膜實施介隔特定光罩所進行之曝光處理、其後之顯影處理、及其後視需要而進行之烘烤處理。例如按照以上方式，可形成包含開口部71的特定圖案之絕緣層70。
於本實施方式中，藉由經過如上所述之各步驟，而獲得積層體Y1作為中間製造物。積層體Y1具備：金屬芯層10，其尚未形成上述芯層主要部分11及通孔部12；絕緣層20，其配置於該金屬芯層10之厚度方向一側；導體層30及絕緣層40；絕緣層50，其配置於金屬芯層10之厚度方向另一側；以及導體層60及絕緣層70。積層體Y1之絕緣層20具有區域部22、及至少一個開口部23，上述區域部22具有孔部22c，上述至少一個開口部23與該區域部22相鄰。積層體Y1之導體層30包含配線部31、及導通部32，上述配線部31於絕緣層20之厚度方向一側至少配置於區域部22上，上述導通部32配置於孔部22c內且與配線部31及金屬芯層10連接。積層體Y1之絕緣層40於絕緣層20之厚度方向一側覆蓋導體層30，且具有與絕緣層20之開口部23連通之開口部41。積層體Y1之絕緣層50具有區域部52、及至少一個開口部53，上述區域部52包含厚度方向上與絕緣層20之區域部22對向之部分且於該部分具有孔部52c，上述至少一個開口部53與該區域部52相鄰。積層體Y1之導體層60包含配線部61、及導通部62，上述配線部61於絕緣層50之厚度方向另一側至少配置於區域部52上，上述導通部62配置於孔部52c內且與配線部61及金屬芯層10連接。積層體Y1之絕緣層70於絕緣層50之厚度方向另一側覆蓋導體層60，且具有與絕緣層50之開口部53連通之開口部71。又，於積層體Y1中，關於配線電路基板X1，參照圖5，與上述相同，於厚度方向之投影觀察下，絕緣層20之開口部23與絕緣層50之開口部53相連地包圍導通部32、62(絕緣層40之開口部41具有與開口部23相同或實質上相同之開口形狀，絕緣層70之開口部71具有與開口部53相同或實質上相同之開口形狀)。
於本製造方法中，其次，如圖12D及圖14D所示，藉由對金屬芯層10進行蝕刻處理，而於金屬芯層10形成芯層主要部分11及通孔部12(蝕刻步驟)。作為用以進行蝕刻處理之蝕刻液，例如使用氯化鐵。
本步驟之蝕刻處理包含第1蝕刻處理及第2蝕刻處理。第1蝕刻處理係自積層體Y1之厚度方向一側經由絕緣層20、40之開口部23、41對金屬芯層10所進行之蝕刻處理。第2蝕刻處理係自積層體Y1之厚度方向另一側經由開口部53、71對金屬芯層10所進行之蝕刻處理。於本步驟中，可同時實施第1及第2蝕刻處理，可於第1蝕刻處理結束後實施第2蝕刻處理，亦可於第2蝕刻處理結束後實施第1蝕刻處理。較佳為同時實施第1及第2蝕刻處理。藉由此種蝕刻步驟，於金屬芯層10形成周圍由空隙13包圍之通孔部12(於絕緣層20之區域部22與絕緣層50之區域部52之間沿厚度方向延伸而並與導通部32、62連接)。
於積層體Y1中，於其厚度方向之投影觀察下，絕緣層20、40之開口部23、41與絕緣層50、70之開口部53、71相連地包圍導通部32、62。根據此種構成，於蝕刻步驟中，藉由對金屬芯層10進行經由開口部23、41之上述第1蝕刻處理及經由開口部53、71之上述第2蝕刻處理，可恰當地於金屬芯層10內形成包圍通孔部12周圍之空隙13。
又，於本實施方式中，較佳為用以形成金屬芯層10之外廓(投影觀察下之外廓)之蝕刻處理亦藉由第1及第2蝕刻處理來進行。藉此，可同時實施金屬芯層10之通孔部12之形成、及金屬芯層10之外廓之形成。但是，亦可與形成通孔部12之上述蝕刻步驟分開地實施用以形成金屬芯層10之外廓之蝕刻處理。
按照以上方式，可製造於金屬芯層10形成有通孔部12之配線電路基板X1。
於本製造方法中，藉由如上所述之第1蝕刻處理及第2蝕刻處理而於金屬芯層10形成通孔部12，上述通孔部12將具有金屬芯層10之配線電路基板X1之厚度方向一側之導體層30與另一側之導體層60之間電性連接，且周圍由空隙13包圍。根據此種方法，無需於金屬芯層10設置用以使通孔部12與其他部分絕緣之絕緣膜等。因此，本方法適合在具有金屬芯層10之配線電路基板X1之製造過程中減少用以形成將導體層30、60間電性連接之通孔部12之步驟數。又，該方法適合藉由上述第1及第2蝕刻處理來實施用以形成金屬芯層10之外廓之蝕刻，因此，適合減少步驟數。如上所述般適合減少步驟數之本製造方法適合高效率地製造具有金屬芯層10之配線電路基板X1。
此外，根據藉由對金屬芯層10形成空隙13而形成將兩面電路電性連接之導電構造部(通孔部12)之本方法，即便於金屬芯層10較厚之情形時，亦可恰當地將兩面電路間電性連接。
於本實施方式中，較佳為如上所述般地同時進行第1蝕刻處理及上述第2蝕刻處理。此種構成適合在具有金屬芯層10之配線電路基板X1之製造過程中減少步驟數，因此，適合高效率地製造配線電路基板X1。
於本實施方式中，如上所述，付諸圖12D及圖14D所示之蝕刻步驟之積層體Y1具備絕緣層40(於絕緣層20之厚度方向一側覆蓋導體層30，且具有與絕緣層20之開口部23連通並作為蝕刻開口發揮作用之開口部41)、及絕緣層70(於絕緣層50之厚度方向另一側覆蓋導體層60，且具有與絕緣層50之開口部53連通並作為蝕刻開口發揮作用之開口部71)。此種構成適合在不另外設置用以被覆保護導體層30之蝕刻遮罩、及用以被覆保護導體層60之蝕刻遮罩之情況下實施第1及第2蝕刻處理，因此，適合減少步驟數。
於配線電路基板X1之製造方法中，如圖15A及圖15B所示，可使用設置有抗蝕劑遮罩101、102來代替絕緣層40、70之積層體Y2，實施針對金屬芯層10之蝕刻步驟(圖15A表示與圖1所示之剖面對應之剖面，圖15B表示與圖4所示之剖面對應之剖面)。如圖16所示，於積層體Y2中，於其厚度方向之投影觀察下，絕緣層20之開口部23與絕緣層50之開口部53相連地形成圓環形狀而包圍導通部32、62。又，如圖15所示，於積層體Y2中，抗蝕劑遮罩101以於絕緣層20之厚度方向一側覆蓋導體層30之方式配置，具有包含開口部101a之圖案形狀。開口部101a與開口部23連通，具有與開口部23相同或實質上相同之開口形狀。抗蝕劑遮罩102以於絕緣層50之厚度方向一側覆蓋導體層60之方式配置，具有包含開口部102a之圖案形狀。開口部102a與開口部53連通，具有與開口部53相同或實質上相同之開口形狀。
例如藉由經過上述之準備步驟(圖11A、圖13A)、第1絕緣層形成步驟(圖11B、圖13B)、其後之第1導體層形成步驟(圖11C、圖13C)、第2絕緣層形成步驟(圖12A、圖14A)、其後之第2導體層形成步驟(圖12B、圖14B)、第1導體層形成步驟之後的形成抗蝕劑遮罩101之第1抗蝕劑遮罩形成步驟、及第2導體層形成步驟之後的形成抗蝕劑遮罩102之第2抗蝕劑遮罩形成步驟，可獲得積層體Y2。於第1抗蝕劑遮罩形成步驟中，抗蝕劑遮罩101例如可使感光性抗蝕膜圖案化而形成，上述感光性抗蝕膜以於絕緣層20之厚度方向一側覆蓋導體層30之方式配置。於第2之抗蝕劑遮罩形成步驟中，抗蝕劑遮罩102例如可使感光性抗蝕膜圖案化而形成，上述感光性抗蝕膜以於絕緣層50之厚度方向另一側覆蓋導體層60之方式配置。
並且，於本變化例之蝕刻步驟中，如圖17A及圖17B所示，使用此種積層體Y2，實施針對金屬芯層10之第1蝕刻處理及第2蝕刻處理，於金屬芯層10形成芯層主要部分11及通孔部12(圖17A表示與圖15A所示之剖面對應之剖面，圖17B表示與圖15B所示之剖面對應之剖面)。
本變化例之第1蝕刻處理係自積層體Y2之厚度方向一側經由絕緣層20之開口部23及抗蝕劑遮罩101之開口部101a對金屬芯層10所進行之蝕刻處理。本變化例之第2蝕刻處理係自積層體Y2之厚度方向另一側經由絕緣層50之開口部53及抗蝕劑遮罩102之開口部102a對金屬芯層10所進行之蝕刻處理。於本步驟中，可同時實施第1及第2蝕刻處理，可於第1蝕刻處理結束後實施第2蝕刻處理，亦可於第2蝕刻處理結束後實施第1蝕刻處理。就減少步驟數之觀點而言，較佳為同時實施第1及第2蝕刻處理。藉由此種蝕刻步驟，於金屬芯層10形成周圍由空隙13包圍之通孔部12(於絕緣層20之區域部22與絕緣層50之區域部52之間沿厚度方向延伸並與導通部32、62連接)。
於蝕刻步驟之後，自積層體Y2去除抗蝕劑遮罩101、102。
藉由經過如上所述之過程，亦可製造具有金屬芯層10之配線電路基板X1，上述金屬芯層10包含周圍由空隙13包圍之通孔部12。於本方法中，亦可獲得與第1實施方式相同之作用效果。
再者，於本方法中，亦可視需要，參照圖11D及圖13D，如上所述般形成作為覆蓋絕緣層之絕緣層40(第1覆蓋絕緣層形成步驟)，參照圖12C及圖14C，如上所述般形成作為覆蓋絕緣層之絕緣層70(第2覆蓋絕緣層形成步驟)。
圖18至圖21表示本發明之第2實施方式之配線電路基板X2。圖18係概略性地表示配線電路基板X2之剖視圖。圖19係配線電路基板X2之部分俯視圖(其中，省略了絕緣層40)。圖20係配線電路基板X2之部分仰視圖(其中，省略了絕緣層70)。圖21係沿圖19及圖20中之XXI-XXI線之部分剖視圖。
配線電路基板X2除以下之說明以外，其他與配線電路基板X1相同，對相同構件標註相同參照符號。
於配線電路基板X2之金屬芯層10，通孔部12位於金屬芯層10之投影觀察下所呈形狀之特定端部。
於配線電路基板X2之絕緣層20，區域部22及開口部23亦位於與通孔部12形成位置對應之上述特定端部。
如圖19所示，區域部22於投影觀察下呈矩形狀，內側部分22a形成活動端部。將內側部分22a與主要部分21連結之連結部22b為一個。
開口部23係投影觀察下夾著區域部22之大致U字形狀，且具有投影觀察下靠近絕緣層20之緣端之側開放的U字形狀。於本實施方式中，投影觀察下區域部22與開口部23合起來形成大致矩形狀。
配線電路基板X2之配線部31自配置於內側部分22a上之一端通過連結部分22b上，自開口部23之U字形狀開放側向區域部22外延伸。
於配線電路基板X2之絕緣層40，開口部41與開口部23相同，具有投影觀察下朝靠近絕緣層20之緣端之側開放的U字形狀。
於配線電路基板X2之絕緣層50，區域部52及開口部53位於與通孔部12形成位置對應之上述特定端部。
如圖20所示，區域部52係投影觀察下之矩形狀，內側部分52a形成活動端部。將內側部分52a與主要部分51連結之連結部52b為一個。連結部52b位於與厚度方向正交之面內方向上相對於通孔部12之與連結部22b相反之側。
開口部53係以自絕緣層50之特定緣端切開之方式形成之切口開口部。開口部53係投影觀察下夾著區域部52之大致U字形狀，且具有投影觀察下靠近絕緣層50之緣端之側的相反側開放的U字形狀。
配線電路基板X2之配線部61自配置於內側部分52a上之一端通過連結部分52b上，自開口部53之U字形狀開放側(與上述開口部23之U字形狀開放側相反之側)向區域部52外延伸。
又，於配線電路基板X2之厚度方向之投影觀察下，開口部23與開口部53相連地形成矩形框形狀，包圍通孔部12。於本實施方式中，以此種開口形狀設置有開口部23、53。
圖23至圖26表示配線電路基板X2之製造方法。圖23及圖24以與圖18相當之剖面變化的形式表示本製造方法，圖25及圖26以與圖21相當之剖面變化的形式表示本製造方法。以下各步驟之具體實施方法與上述有關配線電路基板X1之製造方法中之對應步驟相同。
於本製造方法中，首先，如圖23A及圖25A所示，準備金屬芯層10(準備步驟)。
其次，如圖23B及圖25B所示，於金屬芯層10上形成作為基底絕緣層之絕緣層20(第1基底絕緣層形成步驟)。
其次，如圖23C及圖25C所示，於絕緣層20上形成導體層30(第1導體層形成步驟)。
其次，如圖23D及圖25D所示，以於絕緣層20之厚度方向一側覆蓋導體層30之方式，形成作為覆蓋絕緣層之絕緣層40(第1覆蓋絕緣層形成步驟)。
其次，如圖24A及圖26A所示，於金屬芯層10上形成作為基底絕緣層之絕緣層50(第2基底絕緣層形成步驟)。
其次，如圖24B及圖26B所示，於絕緣層50上形成導體層60(第2導體層形成步驟)。
其次，如圖24C及圖26C所示，以於絕緣層50之厚度方向另一側覆蓋導體層60之方式，形成作為覆蓋絕緣層之絕緣層70(第2覆蓋絕緣層形成步驟)。
於本實施方式中，藉由經過如上所述之各步驟，而獲得積層體Y3作為中間製造物。
於本製造方法中，其次，如圖24D及圖26D所示，藉由對金屬芯層10進行蝕刻處理，而於金屬芯層10形成芯層主要部分11及通孔部12(蝕刻步驟)。
又，於本實施方式中，形成有開口部53作為切口開口部，因此用以對金屬芯層10進行外形加工之蝕刻處理亦藉由第1及第2蝕刻處理進行。藉此，可同時實施金屬芯層10之通孔部12之形成、及金屬芯層10之外形加工。
按照以上方式，可製造於金屬芯層10之端部形成有通孔部12之配線電路基板X2。
於配線電路基板X2及其製造方法中，亦可發揮與以上關於配線電路基板X1及其製造方法之所述內容相同之作用效果。
於配線電路基板X2之製造方法中，亦可使用圖27所示之積層體Y4來實施對金屬芯層10所進行之蝕刻步驟，上述積層體Y4設置有抗蝕劑遮罩101、102來代替絕緣層40、70。具體而言，與以上針對配線電路基板X1使用積層體Y2來實施蝕刻步驟之情形之所述內容相同。
又，可對關於本發明之上述各實施方式及各變化例進行適當組合而實施。
10:金屬芯層 11:芯層主要部分 12:通孔部 13:空隙 20,40,50,70:絕緣層 21,51:主要部分 22,52:區域部 22a,52a:孔部 22b:連結部分 22c,52c:孔部 23,41,53,71,101a,102a:開口部 30,60:導體層 31,61:配線部 32,62:導通部 52b:連結部分 61A:電極墊部 101,102:抗蝕劑遮罩 X1,X2:配線電路基板(兩面配線電路基板) Y1,Y2,Y3,Y4:積層體
圖1係本發明之兩面配線電路基板之第1實施方式之一剖視圖。 圖2係圖1所示之兩面配線電路基板之部分俯視圖。 圖3係圖1所示之兩面配線電路基板之部分仰視圖。 圖4係沿圖2及圖3中之IV-IV線之剖視圖。 圖5係表示於厚度方向上投影觀察圖1所示之兩面配線電路基板時的第1開口部、第2開口部、第1導通部、及第2導通部之形狀。 圖6係圖1所示之兩面配線電路基板之一變化例之部分俯視圖。 圖7係圖1所示之兩面配線電路基板之一變化例之部分仰視圖。 圖8係表示於厚度方向上投影觀察圖6及圖7所示之兩面配線電路基板時的第1開口部、第2開口部、第1導通部、及第2導通部之形狀。 圖9係圖1所示之兩面配線電路基板之其他變化例之剖視圖。 圖10A係圖1所示之兩面配線電路基板之其他變化例之部分仰視圖。圖10B係圖1所示之兩面配線電路基板之其他變化例之部分仰視圖。 圖11係將第1實施方式之兩面配線電路基板之製造方法之一部分步驟以與圖1相當之剖面變化的形式表示。圖11A表示準備步驟，圖11B表示第1基底絕緣層形成步驟，圖11C表示第1導體層形成步驟，圖11D表示第1覆蓋絕緣層形成步驟。 圖12表示繼圖11所示之步驟之後之步驟。圖12A表示第2基底絕緣層形成步驟，圖12B表示第2導體層形成步驟，圖12C表示第2覆蓋絕緣層形成步驟，圖12D表示蝕刻步驟。 圖13係將第1實施方式之兩面配線電路基板之製造方法之一部分步驟以與圖4相當之剖面變化的形式表示。圖13A表示準備步驟，圖13B表示第1基底絕緣層形成步驟，圖13C表示第1導體層形成步驟，圖13D表示第1覆蓋絕緣層形成步驟。 圖14表示繼圖13所示之步驟之後之步驟。圖14A表示第2基底絕緣層形成步驟，圖14B表示第2導體層形成步驟，圖14C表示第2覆蓋絕緣層形成步驟，圖14D表示蝕刻步驟。 圖15表示第1實施方式之兩面配線電路基板之製造方法之變化例的中間製造物即積層體。圖15A表示與圖1所示之剖面對應之剖面，圖15B表示與圖4所示之剖面對應之剖面。 圖16表示於厚度方向上投影觀察圖15所示之積層體時的第1開口部、第2開口部、第1導通部、及第2導通部之形狀。 圖17表示第1實施方式之兩面配線電路基板之製造方法之變化例的蝕刻步驟。圖17A表示與圖15A所示之剖面對應之剖面，圖17B表示與圖15B所示之剖面對應之剖面。 圖18係本發明之兩面配線電路基板之第2實施方式之一剖視圖。 圖19係圖18所示之兩面配線電路基板之部分俯視圖。 圖20係圖18所示之兩面配線電路基板之部分仰視圖。 圖21係沿圖19及圖20中之XXI-XXI線之部分剖視圖。 圖22係表示於厚度方向上投影觀察圖18所示之兩面配線電路基板時的第1開口部、第2開口部、第1導通部、及第2導通部之形狀。 圖23係將第2實施方式之兩面配線電路基板之製造方法之一部分步驟以與圖18相當之剖面變化的形式表示。圖23A表示準備步驟，圖23B表示第1基底絕緣層形成步驟，圖23C表示第1導體層形成步驟，圖23D表示第1覆蓋絕緣層形成步驟。 圖24表示繼圖23所示之步驟之後之步驟。圖24A表示第2基底絕緣層形成步驟，圖24B表示第2導體層形成步驟，圖24C表示第2覆蓋絕緣層形成步驟，圖24D表示蝕刻步驟。 圖25係表示由第2實施方式之兩面配線電路基板之製造方法之一部分步驟以與圖21相當之剖面變化的形式表示。圖25A表示準備步驟，圖25B表示第1基底絕緣層形成步驟，圖25C表示第1導體層形成步驟，圖25D表示第1覆蓋絕緣層形成步驟。 圖26表示繼圖25所示之步驟之後之步驟。圖26A表示第2基底絕緣層形成步驟，圖26B表示第2導體層形成步驟，圖26C表示第2覆蓋絕緣層形成步驟，圖26D表示蝕刻步驟。 圖27表示於第2實施方式之兩面配線電路基板之製造方法之變化例中所使用之中間積層體。圖27A表示與圖18所示之剖面對應之剖面，圖27B表示與圖21所示之剖面對應之剖面。
10:金屬芯層
11:芯層主要部分
12:通孔部
13:空隙
20,40,50,70:絕緣層
21,51:主要部分
22,52:區域部
22a,52a:內側部分
22c,52c:孔部
30:導體層
31:配線部
32,62:導通部
53,71:開口部
X1:配線電路基板(兩面配線電路基板)

Claims (6)

  1. 一種兩面配線電路基板之製造方法，其特徵在於包含第1步驟及第2步驟， 上述第1步驟係準備積層體，上述積層體具備： 金屬芯層； 第1絕緣層，其配置於上述金屬芯層之厚度方向一側，具有第1區域部、及至少一個第1開口部，上述第1區域部具有第1孔部，上述至少一個第1開口部與該第1區域部相鄰； 第1導體層，其具有第1配線部、及第1導通部，上述第1配線部於上述第1絕緣層之厚度方向一側至少配置於上述第1區域部上，上述第1導通部配置於上述第1孔部內且與上述第1配線部及上述金屬芯層連接； 第2絕緣層，其配置於上述金屬芯層之厚度方向另一側，具有第2區域部、及至少一個第2開口部，上述第2區域部包含厚度方向上與上述第1區域部對向之部分且於該部分具有第2孔部，上述至少一個第2開口部與該第2區域部相鄰；以及 第2導體層，其具有第2配線部、及第2導通部，上述第2配線部於上述第2絕緣層之厚度方向另一側至少配置於上述第2區域部上，上述第2導通部配置於上述第2孔部內且與上述第2配線部及上述金屬芯層連接； 上述第2步驟係藉由自上述積層體之厚度方向一側經由上述第1開口部對上述金屬芯層進行第1蝕刻處理、及自上述積層體之厚度方向另一側經由上述第2開口部對上述金屬芯層進行第2蝕刻處理，而於上述金屬芯層形成通孔部，上述通孔部周圍由空隙包圍，且於上述第1區域部與上述第2區域部之間沿厚度方向延伸並與上述第1導通部及上述第2導通部連接。
  2. 如請求項1之兩面配線電路基板之製造方法，其同時進行上述第1蝕刻處理及上述第2蝕刻處理。
  3. 如請求項1或2之兩面配線電路基板之製造方法，其中於上述厚度方向之投影觀察下，上述第1開口部及上述第2開口部相連地包圍上述第1導通部及上述第2導通部。
  4. 如請求項1或2之兩面配線電路基板之製造方法，其中上述積層體進而具備： 第3絕緣層，其於上述第1絕緣層之厚度方向一側覆蓋上述第1導體層，且具有與上述第1開口部連通之第3開口部；以及 第4絕緣層，其於上述第2絕緣層之厚度方向另一側覆蓋上述第2導體層，且具有與上述第2開口部連通之第4開口部。
  5. 一種兩面配線電路基板，其特徵在於具備： 金屬芯層，其包含通孔部、及芯層主要部分，上述通孔部周圍由空隙包圍，上述芯層主要部分介隔上述空隙而與該通孔部相鄰； 第1絕緣層，其配置於上述金屬芯層之厚度方向一側，具有第1區域部、及至少一個第1開口部，上述第1區域部具有第1孔部，上述至少一個第1開口部與該第1區域部相鄰； 第1導體層，其具有第1配線部、及第1導通部，上述第1配線部於上述第1絕緣層之厚度方向一側至少配置於上述第1區域部上，上述第1導通部配置於上述第1孔部內且與上述第1配線部及上述金屬芯層連接； 第2絕緣層，其配置於上述金屬芯層之厚度方向另一側，具有第2區域部、及至少一個第2開口部，上述第2區域部包含厚度方向上與上述第1區域部對向之部分且於該部分具有第2孔部，上述至少一個第2開口部與該第2區域部相鄰；以及 第2導體層，其具有第2配線部、及第2導通部，上述第2配線部於上述第2絕緣層之厚度方向另一側至少配置於上述第2區域部上，上述第2導通部配置於上述第2孔部內且與上述第2配線部及上述金屬芯層連接。
  6. 如請求項5之兩面配線電路基板，其中於上述厚度方向之投影觀察下，上述第1開口部及上述第2開口部相連地包圍上述第1導通部及上述第2導通部。
TW109140539A 2019-12-17 2020-11-19 兩面配線電路基板之製造方法及兩面配線電路基板 TW202126129A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-226977 2019-12-17
JP2019226977A JP7381323B2 (ja) 2019-12-17 2019-12-17 両面配線回路基板の製造方法および両面配線回路基板

Publications (1)

Publication Number Publication Date
TW202126129A true TW202126129A (zh) 2021-07-01

Family

ID=76431583

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140539A TW202126129A (zh) 2019-12-17 2020-11-19 兩面配線電路基板之製造方法及兩面配線電路基板

Country Status (6)

Country Link
US (1) US20230008736A1 (zh)
JP (1) JP7381323B2 (zh)
KR (1) KR20220116443A (zh)
CN (1) CN114788426A (zh)
TW (1) TW202126129A (zh)
WO (1) WO2021124747A1 (zh)

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS61295691A (ja) * 1985-06-25 1986-12-26 川崎製鉄株式会社 フレキシブル基板
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
JPS63261736A (ja) * 1987-04-20 1988-10-28 Matsushita Electric Ind Co Ltd プリント配線板
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
AT398876B (de) * 1991-10-31 1995-02-27 Philips Nv Zwei- oder mehrlagige leiterplatte
US5616256A (en) * 1993-11-22 1997-04-01 Ibiden Co., Inc. Printed wiring board and process for producing thereof
CN1098023C (zh) * 1996-01-11 2003-01-01 揖斐电株式会社 印制布线板及其制造方法
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
JP4201436B2 (ja) * 1999-07-14 2008-12-24 日東電工株式会社 多層配線基板の製造方法
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US6740246B2 (en) * 2000-05-26 2004-05-25 Visteon Global Tech., Inc. Circuit board and a method for making the same
JP4061137B2 (ja) * 2002-06-27 2008-03-12 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
JP4091938B2 (ja) * 2004-10-21 2008-05-28 日東電工株式会社 配線回路基板の製造方法
JP4813204B2 (ja) * 2006-02-16 2011-11-09 日本メクトロン株式会社 多層回路基板の製造方法
JP4841272B2 (ja) * 2006-03-14 2011-12-21 日東電工株式会社 配線回路基板および配線回路基板の接続構造
US8647517B2 (en) * 2007-07-09 2014-02-11 Nitto Denko Corporation Producing method of suspension board with circuit
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
JP2009283671A (ja) * 2008-05-22 2009-12-03 Sharp Corp プリント配線板の製造方法
JP4989572B2 (ja) * 2008-07-07 2012-08-01 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP5147591B2 (ja) * 2008-08-06 2013-02-20 日東電工株式会社 回路付サスペンション基板、その製造方法および回路付サスペンション基板の位置決め方法
JP5138549B2 (ja) 2008-10-31 2013-02-06 日東電工株式会社 回路付サスペンション基板
JP5204738B2 (ja) * 2009-10-16 2013-06-05 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP2012114217A (ja) * 2010-11-24 2012-06-14 Nitto Denko Corp 配線回路基板の製造方法
JP5781773B2 (ja) * 2011-01-12 2015-09-24 日東電工株式会社 回路付サスペンション基板
JP5801085B2 (ja) * 2011-03-31 2015-10-28 日東電工株式会社 回路付サスペンション基板
JP5989370B2 (ja) * 2012-03-23 2016-09-07 日東電工株式会社 配線回路基板
KR20150024944A (ko) * 2011-07-13 2015-03-09 이비덴 가부시키가이샤 전자 부품 내장 배선판 및 그 제조 방법
US9301406B2 (en) * 2011-10-27 2016-03-29 Nitto Denko Corporation Wired circuit board
JP5084944B1 (ja) * 2011-11-28 2012-11-28 日東電工株式会社 配線回路基板
US9896546B2 (en) * 2012-01-20 2018-02-20 Asahi Kasei E-Materials Corporation Resin composition, layered product, multilayer printed wiring board, multilayer flexible wiring board and manufacturing method of the same
US8742553B2 (en) * 2012-02-28 2014-06-03 Ibiden Co., Ltd. Printed wiring board
CN102724807A (zh) * 2012-06-08 2012-10-10 加弘科技咨询(上海)有限公司 印刷电路板
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP6385198B2 (ja) * 2014-08-21 2018-09-05 日東電工株式会社 回路付サスペンション基板の製造方法
JP6522317B2 (ja) * 2014-11-10 2019-05-29 日東電工株式会社 配線回路基板およびその製造方法、ならびに、配線回路基板アセンブリおよびその製造方法
JP6466747B2 (ja) * 2015-03-12 2019-02-06 日東電工株式会社 回路付サスペンション基板およびその製造方法
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP2018120968A (ja) 2017-01-25 2018-08-02 太陽誘電株式会社 プリント配線板、プリント配線板を用いたモジュールおよびプリント配線板を用いたカメラモジュール
CN109587974A (zh) * 2017-09-28 2019-04-05 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及该柔性电路板的制造方法
TWI678952B (zh) * 2017-12-13 2019-12-01 欣興電子股份有限公司 線路板結構及其製作方法
US10517167B1 (en) * 2018-10-19 2019-12-24 Eagle Technology, Llc Systems and methods for providing a high speed interconnect system with reduced crosstalk
WO2020129376A1 (ja) * 2018-12-21 2020-06-25 住友電気工業株式会社 電力変換装置、それを構成する多層基板、及び電力変換装置を搭載した車両
JP2020202248A (ja) * 2019-06-07 2020-12-17 イビデン株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP7381323B2 (ja) 2023-11-15
WO2021124747A1 (ja) 2021-06-24
CN114788426A (zh) 2022-07-22
JP2021097121A (ja) 2021-06-24
US20230008736A1 (en) 2023-01-12
KR20220116443A (ko) 2022-08-23

Similar Documents

Publication Publication Date Title
TW561803B (en) Circuit substrate and manufacturing method thereof
TWI387027B (zh) 無核心封裝基板及其製造方法
US20110215069A1 (en) Method for manufacturing printed circuit board with thick traces
KR20070082038A (ko) 배선 회로 기판 및 그 제조 방법
JP4753749B2 (ja) 配線回路基板集合体シートおよびその製造方法
TW202126129A (zh) 兩面配線電路基板之製造方法及兩面配線電路基板
JPH05327211A (ja) 多層フレキシブルプリント基板およびその製法
TWI637666B (zh) 電路板及電路板製作方法
JP6979486B1 (ja) 配線回路基板集合体シートおよびその製造方法
TWI298941B (en) Method of fabricating substrate with embedded component therein
TW200930282A (en) Circuit board and process thereof
JP2717200B2 (ja) 電子部品搭載用基板におけるオーバーレイめっきの形成方法
JP2010212320A (ja) フレキシブルプリント配線板
JP2787228B2 (ja) 可撓性回路基板の製造法
JP2020013827A (ja) コイル基板
JP2750809B2 (ja) 厚膜配線基板の製造方法
JP2018085362A (ja) 配線板及びその製造方法
CN107680942B (zh) 线路载板及其制作方法
JPH11149622A (ja) 薄膜磁気ヘッドおよびその製造方法
JPS62176112A (ja) 高周波コイル
JP2022115402A (ja) 配線回路基板
TW202130233A (zh) 配線電路基板
JP2023042068A (ja) 配線回路基板
JP2022115403A (ja) 配線回路基板
TWI440416B (zh) 具有線圈結構環繞埋入元件之多層電路板及其製造方法