WO2014104189A1 - エキスパンド方法、半導体装置の製造方法、及び半導体装置 - Google Patents

エキスパンド方法、半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
WO2014104189A1
WO2014104189A1 PCT/JP2013/084879 JP2013084879W WO2014104189A1 WO 2014104189 A1 WO2014104189 A1 WO 2014104189A1 JP 2013084879 W JP2013084879 W JP 2013084879W WO 2014104189 A1 WO2014104189 A1 WO 2014104189A1
Authority
WO
WIPO (PCT)
Prior art keywords
dicing tape
die bonding
semiconductor wafer
bonding film
expanding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/084879
Other languages
English (en)
French (fr)
Inventor
有輝啓 岩永
鈴村　浩二
竜弥 作田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to CN201810579807.3A priority Critical patent/CN108807253B/zh
Priority to KR1020157016202A priority patent/KR101785817B1/ko
Priority to KR1020187026802A priority patent/KR102047347B1/ko
Priority to JP2014554543A priority patent/JP6052304B2/ja
Priority to CN201380067782.4A priority patent/CN104871295B/zh
Priority to KR1020177027770A priority patent/KR101903312B1/ko
Priority to US14/655,079 priority patent/US10008405B2/en
Publication of WO2014104189A1 publication Critical patent/WO2014104189A1/ja
Anticipated expiration legal-status Critical
Priority to US15/983,158 priority patent/US10403538B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H10P72/7404—Wafer tapes, e.g. grinding or dicing support tapes the wafer tape being a laminate of three or more layers, e.g. including additional layers beyond a base layer and an uppermost adhesive layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H10P72/742—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7438—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • Embodiments described herein relate generally to an expanding method, a semiconductor device manufacturing method, and a semiconductor device.
  • a semiconductor chip incorporated in an IC card such as a memory card or a smart card is required to have a thickness of 75 ⁇ m or less and a chip size of 10 mm ⁇ 10 mm or less, for example.
  • IC cards such as a memory card or a smart card is required to have a thickness of 75 ⁇ m or less and a chip size of 10 mm ⁇ 10 mm or less, for example.
  • the need for thinning and miniaturization is expected to increase further.
  • a semiconductor chip is usually obtained by making a semiconductor wafer into a predetermined thickness in a back grinding process or an etching process and then separating the semiconductor wafer in a dicing process.
  • a blade cutting method is generally used in which a semiconductor wafer is cut with a dicing blade.
  • a minute chip also referred to as “chipping” may occur in the semiconductor chip due to cutting resistance generated during cutting.
  • the occurrence of chipping not only impairs the appearance of the semiconductor chip but also possibly damages the circuit pattern on the semiconductor chip depending on the degree, and has recently been regarded as one of the important problems.
  • the allowable chipping level is more severe. The chipping problem is expected to become even more serious as the semiconductor chip becomes thinner and smaller in the future.
  • the stealth dicing method is a method particularly suitable for cutting an extremely thin semiconductor wafer, and it is known that the stealth dicing method can suppress the occurrence of chipping.
  • the stealth dicing method is performed as follows.
  • a condensing point is aligned inside a semiconductor wafer, and the semiconductor wafer is irradiated with laser light to form a fragile modified portion due to multiphoton absorption inside the semiconductor wafer.
  • a line also referred to as a “division line” that is to divide the semiconductor wafer into individual semiconductor chips
  • a modified portion (“dicing line”) along the division line.
  • the dicing tape is stretched. As a result, external stress is applied to the semiconductor wafer, the semiconductor wafer is cut along the division lines, and is divided into individual semiconductor chips, and the interval between the semiconductor chips is widened.
  • the process of stretching the dicing tape is usually called an expanding process.
  • the expanding step is a generally performed step regardless of whether the dicing step is performed by a blade dicing method or a stealth dicing method.
  • the dicing process is performed by a blade dicing method
  • the semiconductor wafer is divided into semiconductor chips using a dicing blade, and then an expanding process is performed to widen the interval between the semiconductor chips.
  • the expanding process in this case is mainly intended to facilitate the pickup of the semiconductor chip.
  • the expanding process functions as a process for dividing the semiconductor wafer on which the dicing lines are formed into semiconductor chips as described above.
  • the expanding process also functions as a process for widening the interval between the divided semiconductor chips.
  • Patent Documents 1 to 3 disclose methods and apparatuses applied to the expanding process.
  • a silver paste has been mainly used for bonding a semiconductor chip and an adherend such as a support member.
  • an adherend such as a support member.
  • the protrusion of the paste the difficulty in controlling the film thickness, wire bonding defects due to the tilt of the semiconductor chip, the occurrence of voids, etc. cannot be overlooked. It was a problem.
  • semiconductor devices are also required to have high integration of semiconductor chips and downsizing of support members.
  • a die bonding film which is a film-like die bonding material, has been used for bonding a semiconductor chip and an adherend.
  • a die bonding film for example, a die bonding film and a dicing tape are stuck in this order on the back surface of the semiconductor wafer.
  • a semiconductor chip with a die bonding film is obtained by simultaneously cutting the semiconductor wafer and the die bonding film in a dicing process. The obtained semiconductor chip can be bonded to an adherend through a die bonding film.
  • the semiconductor wafer and the die bonding film are divided into individual semiconductor chips (also referred to as “chips”) with a die bonding film.
  • an embodiment of the present invention aims to provide an expanding method capable of cutting a semiconductor wafer and a die bonding film satisfactorily.
  • Another object of an embodiment of the present invention is to provide a semiconductor device manufacturing method that can efficiently manufacture a semiconductor device by employing the expanding method, and a semiconductor device obtained thereby.
  • the present invention relates to an expanding method including a step (IIC) of dividing and expanding a space between chips.
  • a step (I) of preparing a laminated body having a semiconductor wafer, a die bonding film, and a dicing tape on which a modified portion is formed along a division line is planned; A step of dividing the semiconductor wafer and the die bonding film into chips along a predetermined dividing line and widening the space between the chips (II); a step of picking up the chips from the dicing tape (III); and a die on the adherend
  • the present invention relates to a method for manufacturing a semiconductor device, which includes a bonding step (IV), wherein the step (I) and the step (II) are performed by the expanding method of the above embodiment.
  • Still another embodiment of the present invention relates to a semiconductor device having an adherend and a chip bonded to the adherend and manufactured by the semiconductor device manufacturing method of the above-described embodiment.
  • the embodiment of the present invention it is possible to provide an expanding method capable of cutting a semiconductor wafer and a die bonding film satisfactorily.
  • FIG. 1 is a conceptual diagram showing an embodiment of an expanding method.
  • FIG. 2 is a conceptual diagram showing an embodiment of a process for obtaining a semiconductor wafer in which a modified portion is formed along a planned division line.
  • FIG. 3 is a conceptual diagram showing an embodiment of a process for attaching a die bonding film to a semiconductor wafer.
  • FIG. 4 is a conceptual diagram showing an embodiment of a process of attaching a dicing tape to a die bonding film.
  • FIG. 5 is a conceptual diagram showing an embodiment of a process of attaching a dicing die bonding integrated sheet to a semiconductor wafer.
  • FIG. 6A is a conceptual diagram showing one embodiment (steps (Ia) to (IIa)) of the expanding method.
  • FIG. 6B is a conceptual diagram showing one embodiment (steps (IIb) to (IIc)) of the expanding method.
  • FIG. 7A is a conceptual diagram showing one embodiment (steps (Ia ′) to (IIa ′)) of the expanding method.
  • FIG. 7B is a conceptual diagram showing one embodiment (steps (IIb ′) to (IIc ′)) of the expanding method.
  • FIG. 8 is a conceptual diagram showing an embodiment of a laminate.
  • FIG. 9 is a flow diagram illustrating one embodiment of an expanding method.
  • FIG. 10 is a conceptual diagram showing an embodiment of a process of picking up a chip from a dicing tape.
  • FIG. 11 is a conceptual diagram showing an embodiment of a process of die bonding a chip to an adherend.
  • FIG. 12 is a conceptual diagram showing an embodiment of a semiconductor device.
  • FIG. 13 is a conceptual diagram showing an embodiment of a semiconductor device.
  • FIG. 14A is a conceptual diagram showing an embodiment of a dicing tape used for evaluation of the stretching amount and the stretching rate.
  • 14B is a conceptual diagram showing a dicing die bonding integrated sheet used for evaluation in Example 1 and Comparative Example 1.
  • FIG. 15 is a photograph showing the semiconductor wafer after expansion in Example 2.
  • FIG. 16 is a photograph showing the semiconductor wafer after being expanded in Example 3.
  • FIG. 17 is a photograph showing the semiconductor wafer after being expanded in Comparative Example 2.
  • FIG. 18 is a conceptual diagram showing an example of a conventional expanding method.
  • the first embodiment relates to an expanding method for cutting a semiconductor wafer and a die bonding film along a predetermined division line, dividing the semiconductor wafer and the die bonding film into chips, and widening the interval between the chips.
  • FIG. 18 is a conceptual diagram showing an example of a conventional expanding method, and shows an example in which the semiconductor wafer 1 and the die bonding film 2 are not cut.
  • the dicing tape 3 on which the semiconductor wafer 1 and the die bonding film 2 are laminated is stretched by being pushed up while being cooled by the expand stage 10 provided with a cooler.
  • the inventors of the present invention have considered that one of the reasons why the semiconductor wafer and the die bonding film cannot be cut is due to the stretchability of the dicing tape in a low temperature state.
  • the stretchability of the dicing tape is reduced, and the amount of stretching of the dicing tape is insufficient, and as a result, the external force applied to the semiconductor wafer and the die bonding film is considered to be small. Therefore, the expanding method of this embodiment is provided as a method for improving the stretchability of a dicing tape in a low temperature state.
  • the present embodiment is an expanding method that improves the stretchability of the dicing tape in a low temperature state by a simple method, thereby making it possible to cut the semiconductor wafer and the die bonding film satisfactorily.
  • the first embodiment is a step (I) of preparing a laminated body having a semiconductor wafer, a die bonding film, and a dicing tape in which a modified portion is formed along a division line.
  • a state where the laminated body is cooled Stretching the dicing tape (IIA); Loosening the stretched dicing tape (IIB); and stretching the dicing tape in a state where the laminated body is cooled to divide the semiconductor wafer and the die bonding film into chips along the planned dividing line.
  • FIG. 1 is a conceptual diagram showing the first embodiment. The laminate is shown as a cross-sectional view. Unless otherwise specified, the description related to the first embodiment is also applied to other embodiments described below within a consistent range.
  • the present embodiment includes steps (I) to (IIC) in this order. It is also possible to include an arbitrary process before and after each process, for example, a process of peeling the protective sheet, a transport process, an inspection or confirmation process, and the like. Preferably, step (IIA) to step (IIC) are performed continuously.
  • a laminated body 6 having a semiconductor wafer 1, a die bonding film 2, and a dicing tape 3 on which a modified portion 5 is formed along a division line 4 is prepared (step (I)).
  • a method for obtaining the laminate 6 a conventionally known method can be applied. The example of the method of obtaining the laminated body 6 is shown below.
  • semiconductor wafer examples include wafers made of silicon such as single crystal silicon and polycrystalline silicon; various ceramics; sapphire; compound semiconductors such as gallium nitride and gallium arsenide. It is also possible to use semiconductor wafers other than these.
  • the thickness and size of the semiconductor wafer are not particularly limited.
  • the thickness of the semiconductor wafer is preferably 25 ⁇ m or more, for example, from the viewpoint of reducing the occurrence of chipping.
  • the thickness of the semiconductor wafer is, for example, preferably 100 ⁇ m or less, more preferably 75 ⁇ m or less, and even more preferably 50 ⁇ m or less from the viewpoint of downsizing the package.
  • the diameter of the semiconductor wafer is preferably 200 mm or more, and more preferably 300 mm or more, from the viewpoint of improving productivity.
  • “Scheduled division line” refers to a line on which a semiconductor wafer is scheduled to be divided.
  • a chip can be obtained by cutting the semiconductor wafer and the die bonding film along the division line.
  • the obtained “chip” includes a semiconductor chip and an individual die bonding film bonded to the semiconductor chip.
  • FIG. 2 is a conceptual diagram showing an embodiment of a process for forming the modified portion 5 along the planned division line 4 in the semiconductor wafer 1.
  • the semiconductor wafer 1 may be irradiated with laser light from the surface of the semiconductor wafer 1, that is, the surface 1a on which a circuit is formed, or the back surface of the semiconductor wafer, that is, the surface 1b on which no circuit is formed. It may be performed from.
  • JP-A Nos. 2002-192370 and 2003-338467 can be used as a method for forming the modified portion in the semiconductor wafer.
  • Examples of the apparatus that can be used for laser light irradiation include a laser dicing apparatus “MAHODICING MACHINE” (manufactured by Tokyo Seimitsu Co., Ltd.), a laser dicing saw “DFL7360” (manufactured by Disco Corporation), and the like.
  • the reforming part is preferably a melting treatment region formed by locally heating and melting the inside of the semiconductor wafer by multiphoton absorption.
  • (Laser processing conditions) (A) Semiconductor wafer: silicon wafer (thickness 75 ⁇ m, outer diameter 12 inches (300 mm)) (B) Laser light source: semiconductor laser excitation Nd: YAG laser wavelength: 1064 nm Laser beam spot cross-sectional area: 3.14 ⁇ 10 ⁇ 8 cm 2 Oscillation form: Q switch pulse Repeat frequency: 100 kHz Pulse width: 30ns Output: 20 ⁇ J / pulse Laser light quality: TEM00 Polarization characteristics: Linearly polarized light (C) Condenser lens magnification: 50 times NA: 0.55 Transmittance with respect to laser light wavelength: 60% (D) Moving speed of mounting table on which semiconductor wafer is mounted: 100 mm / second
  • Interval between scheduled lines is not particularly limited.
  • the obtained chip has a size corresponding to the interval between the division lines.
  • the die bonding film is an adhesive film used when a semiconductor chip is mounted on a support member for mounting a semiconductor chip such as a lead frame or an organic substrate, or when semiconductor chips are laminated.
  • the die bonding film contributes to simplification of the die bonding process and improvement of throughput.
  • a commercial item can be used as a die bonding film.
  • the die bonding film is usually larger than the semiconductor wafer and has a circular or almost circular shape.
  • the thickness and size of the die bonding film are not particularly limited.
  • the diameter of the die bonding film is preferably 350 mm or less, more preferably 335 mm or less, and further preferably 320 mm or less, from the viewpoint of preventing peeling from the semiconductor wafer. Although not particularly limited, these sizes are values particularly suitable for a semiconductor wafer having a diameter of 300 mm.
  • the dicing tape is a tape used for protecting and fixing the semiconductor wafer in the dicing process of the semiconductor wafer and for holding the semiconductor chip in the subsequent process.
  • a commercially available product can be used as the dicing tape.
  • the dicing tape In the laminate, the dicing tape is usually larger than the die bonding film and has a circular or substantially circular shape.
  • the thickness and size of the dicing tape are not particularly limited.
  • the thickness of the dicing tape is preferably 70 ⁇ m or more from the viewpoint of workability and processability.
  • the die bonding film and the dicing tape are also commercially available in the form of a dicing die bonding integrated sheet in which both are bonded.
  • a dicing die bonding integrated sheet By using the dicing die bonding integrated sheet, it is possible to attach the die bonding film and the dicing tape to the back surface of the semiconductor wafer at a time.
  • the dicing die bonding integrated sheet contributes to shortening the manufacturing process of the semiconductor device, improving the handling property of the thin wafer, and the like.
  • a laminate having a semiconductor wafer, a die bonding film, and a dicing tape usually has at least a semiconductor wafer, a die bonding film, and a dicing tape in this order.
  • the laminate may have any layer such as a protective tape that protects the surface of the semiconductor wafer and a support film that supports the dicing tape.
  • the die bonding film and the dicing tape may each be composed of a single layer or may be composed of a plurality of layers.
  • the die bonding film and the dicing tape are preferably different in transparency, color tone, and the like.
  • FIG. 3 is a conceptual diagram showing an embodiment of a process of attaching the die bonding film 2 to the semiconductor wafer 1
  • FIG. 4 is a concept showing an embodiment of the process of attaching the dicing tape 3 to the die bonding film 2.
  • thermo and pressure when the die bonding film is attached to the semiconductor wafer there is no particular limitation on the temperature and pressure when the die bonding film is attached to the semiconductor wafer, and the temperature and pressure can be appropriately determined in consideration of the adhesiveness of the die bonding film.
  • the temperature and pressure when the dicing tape is applied to the die bonding film there is no particular limitation on the temperature and pressure when the dicing tape is applied to the die bonding film, and the temperature and pressure can be appropriately determined in consideration of the adhesiveness and adhesiveness of the die bonding film and the dicing tape.
  • FIG. 5 is a conceptual diagram showing an embodiment of a process of attaching the dicing die bonding integrated sheet 8 to the semiconductor wafer 1.
  • the temperature and pressure when the dicing die bonding integrated sheet is attached to the semiconductor wafer is preferably 50 ° C. or more, for example, from the viewpoint of improving the adhesion to the semiconductor wafer, and is preferably 80 ° C. or less, for example, from the viewpoint of heat resistance of the dicing tape.
  • the modified portion is formed inside the semiconductor wafer before the die bonding film is attached to the semiconductor wafer; after the die bonding film is attached to the semiconductor wafer; or the die bonding film and the dicing on the semiconductor wafer. It can be performed after the tape or the dicing die bonding integrated sheet is attached.
  • the dicing tape 3 is stretched in a state where the laminated body 6 is cooled (step (IIA)).
  • the “state where the laminate is cooled” refers to a state where the temperature of the laminate is lower than room temperature. It does not matter whether stretching is performed while cooling the laminate.
  • the dicing tape may be stretched after the laminate is cooled in advance, or the dicing tape may be stretched while the laminate is cooled.
  • the temperature of the laminate when stretched is lower than room temperature (for example, 25 ° C.).
  • the temperature of the laminate is preferably, for example, 10 ° C. or less, more preferably 0 ° C. or less, further preferably ⁇ 5 ° C. or less, and particularly preferably ⁇ 10 ° C. or less.
  • the temperature of the laminate is preferably as low as possible.
  • the temperature of the laminate is preferably, for example, ⁇ 15 ° C. or higher.
  • the temperature of the laminated body is a value obtained by measuring the temperature of the surface of the semiconductor wafer or the temperature of the back surface of the dicing tape (the surface not attached to the die bonding film).
  • the cooling method is not particularly limited. Examples thereof include a method using cooling air from a cooler, a cooling stage equipped with a cooler, and the like.
  • the stretching of the dicing tape is performed by applying an external force to the dicing tape, but the method is not particularly limited.
  • the external force is applied so that the dicing tape is stretched in the surface direction.
  • the dicing tape is usually stretched radially.
  • the stretching in the step (IIA) is not usually intended to divide the semiconductor wafer and the die bonding film into chips. However, it may be divided into chips partially along the line to be divided. Alternatively, the semiconductor wafer may be partially divided and the die bonding film may not be divided.
  • the stretching time is not particularly limited. For example, 5 seconds or more is preferable, and 60 seconds or less is preferable.
  • the stretching time corresponds to the time for applying external force.
  • the stretching speed is preferably, for example, 10 mm / second or more, and more preferably 50 mm / second or more, from the viewpoint of improving the breakability of the die bonding film.
  • the stretching speed is preferably 400 mm / second or less, and more preferably 200 mm / second or less, from the viewpoint of suppressing a problem that the outer peripheral portion of the die bonding film is scattered on the wafer.
  • Step (IIB) After the step (IIA), the stretched dicing tape 3 is loosened (step (IIB)). “Loosening the dicing tape” means to reduce or eliminate the external force applied to the dicing tape in the step (IIA).
  • the laminate When loosening the dicing tape, the laminate may be in a cooled state or in an uncooled state. That is, the temperature of the dicing tape may be lower than room temperature or higher than room temperature. Usually, it is in a cooled state.
  • step (IIA) and step (IIC) When no other optional steps are included between step (IIA) and step (IIC), from the time when the dicing tape stretched by step (IIB) starts to be loosened, and when the dicing tape starts to be stretched again by step (IIC) The time until is the time to loosen the dicing tape.
  • the relaxation time in this case is preferably, for example, 10 seconds or less, and more preferably 5 seconds or less, from the viewpoint of workability or from the viewpoint of keeping the laminated body in a cooled state depending on the cooling method.
  • the time for loosening is preferably, for example, 1 second or longer from the viewpoint of improving the breakability of the die bonding film.
  • the stretched dicing tape usually contracts. However, the stretched state may be maintained without contracting. In the step (IIB), the dicing tape may be contracted or maintained in a stretched state.
  • step (IIC) the dicing tape 3 is stretched in a state where the laminated body 6 is cooled, and the semiconductor wafer 1 and the die bonding film 2 are divided into chips 7 along the planned dividing line 4 to increase the distance between the chips 7 (step (IIC)).
  • the “state where the laminate is cooled” refers to a state similar to the state in the above-described step (IIA).
  • the dicing tape is stretched by applying an external force to the dicing tape, but the method is not particularly limited. The external force is applied so that the dicing tape is stretched in the surface direction. In this step, the dicing tape is usually stretched radially.
  • step (IIC) the dicing tape is stretched to divide the semiconductor wafer and the die bonding film into chips along the planned dividing line, thereby widening the distance between the chips.
  • the distance between the chips (also referred to as “kerf width”) is not particularly limited, but is preferably 10 ⁇ m or more, more preferably 30 ⁇ m or more, and even more preferably 50 ⁇ m or more, from the viewpoint of improving pickup properties in the subsequent pickup process. .
  • the stretching time is not particularly limited. For example, 5 seconds or more is preferable, and 60 seconds or less is preferable.
  • the stretching time corresponds to the time for applying external force.
  • the stretching speed is preferably, for example, 10 mm / second or more, and more preferably 50 mm / second or more, from the viewpoint of improving the breakability of the die bonding film.
  • the stretching speed is preferably 400 mm / second or less, and more preferably 200 mm / second or less, from the viewpoint of suppressing a problem that the outer peripheral portion of the die bonding film is scattered on the wafer.
  • the external force applied to the dicing tape in the step (IIC) is preferably larger than the external force applied to the dicing tape in the step (IIA).
  • Steps (IIA) to (IIC) can be performed using a commercially available expanding apparatus.
  • the expanding device include “MAE300” (manufactured by Tokyo Seimitsu Co., Ltd.), “die separator DDS2300” (manufactured by Disco Corporation), and the like.
  • the process of stretching, loosening, and stretching the dicing tape improves the stretchability of the dicing tape, and the dicing tape is sufficiently stretched even when the laminate is cooled down.
  • the semiconductor wafer and the die bonding film Can be divided well.
  • the cutting of the semiconductor wafer and the die bonding film proceeds as follows. First, when the dicing tape is stretched, an external force is applied to the semiconductor wafer, and a crack occurs in the thickness direction of the semiconductor wafer starting from the modified portion inside the semiconductor wafer. Subsequently, the crack reaches the front and back surfaces of the semiconductor wafer, and further reaches the die bonding film in close contact with the semiconductor wafer, and the semiconductor wafer and the die bonding film are broken.
  • the dicing tape is excellent in stretchability, the external force applied to the semiconductor wafer increases, so it is considered that the semiconductor wafer and the die bonding film can be cut with a high yield.
  • a dicing tape having a low intermolecular interaction for example, a dicing tape formed of a general-purpose polyolefin-based material such as polyethylene (PE) or polypropylene (PP) is used.
  • PE polyethylene
  • PP polypropylene
  • the stretching amount of the dicing tape is preferably 1.0 mm or more, more preferably 1.5 mm or more, further preferably 2.0 mm or more, and particularly preferably 3.0 mm or more. it can.
  • the stretching amount is preferably 6.0 mm or less from the viewpoint of suppressing breakage of the dicing tape.
  • the stretching amount [mm] is a value obtained by “(length after stretching [mm]) ⁇ (length before stretching [mm])” for a straight line passing through the center of the dicing tape.
  • the range is a value particularly suitable for cutting a semiconductor wafer having a diameter of 200 mm or more, more preferably 300 mm or more.
  • FIG. 14A shows a conceptual diagram (plan view and cross-sectional view) of the dicing tape before stretching and the dicing tape after stretching.
  • (1) Distance from the center O of the stretching before dicing tape 3 to the position is L 1/2 [mm], mark A (Fig. 14A (1)).
  • the distance L 1 [mm] between AB is defined as “length before stretching [mm]” (FIG. 14A (1)).
  • the dicing tape 3 is stretched by the expanding method of this embodiment.
  • the stretching amount obtained for any one direction of the dicing tape falls within the above range, and more preferably, the average value of the stretching amounts obtained for the MD direction and the TD direction of the dicing tape falls within the above range. Is preferred.
  • the stretching rate of the dicing tape after performing the step (IIC) is preferably 1.0% or more, more preferably 1.5% or more, and further preferably 2.0. % Or more, particularly preferably 3.0% or more.
  • the stretching rate is preferably 3.0% or less, and more preferably 2.0% or less, from the viewpoint of suppressing breakage of the dicing tape.
  • the stretching rate [%] is a value obtained by “(stretching amount [mm]) / (length before stretching [mm]) ⁇ 100” for a straight line passing through the center of the dicing tape.
  • the range is a value particularly suitable for a semiconductor wafer having a diameter of preferably 200 mm or more, more preferably 300 mm or more.
  • the “stretching amount [mm]” and “length before stretching [mm]” are as described above.
  • the stretching rate obtained with respect to any one direction of the dicing tape falls within the above range, and more preferably the average value of the stretching rates obtained with respect to the MD direction and the TD direction of the dicing tape falls within the above range. Is preferred.
  • the length before stretching may be appropriately set according to the size of the semiconductor wafer to be cut, that is, the size of the semiconductor wafer to which the dicing tape is attached.
  • a dicing tape used for cutting a semiconductor wafer having a diameter of D [mm] has a stretching amount and stretching measured by setting the distance L 1 [mm] between AB as (D-5) to (D + 5) [mm].
  • the rate is preferably in the above range.
  • a dicing die bonding integrated sheet may be used instead of the dicing tape.
  • the die bonding film is usually stretched together with the dicing tape without being cut. Even when the die bonding film is stretched, the stretching amount and stretching ratio of the dicing die bonding integrated sheet can be applied as the stretching amount and stretching ratio of the dicing tape.
  • the stretching amount and stretching ratio of the dicing tape are, for example, 1. It is also possible to increase it to 5 times or more, preferably 2 times or more.
  • This embodiment is an excellent expanding method that can improve the stretchability of a commercially available dicing tape by a simple process without using a special apparatus and without going through a complicated process.
  • a semiconductor wafer and a die bonding film can be cut
  • the second embodiment includes a step (Ia) of preparing a laminated body having a semiconductor wafer, a die bonding film, a dicing tape, and a frame in which a modified portion is formed along a division line, an expandable stage that can be moved up and down, and A step of supplying a laminated body onto an expanding stage of an expanding apparatus having a fixing member capable of fixing the frame (Ib); a step of fixing the frame by a fixing member (Ic); an expanding stage in a state where the laminated body is cooled Elevating the dicing tape (IIa); lowering the expanded stage raised and loosening the expanded dicing tape (IIb); and elevating the expanded stage while the laminate is cooled, and dicing Stretching tape, semiconductor wafer and die bond
  • the I ring film was divided into chips along the dividing line, the step of widening the distance between the tip (IIc), relates to expanding method with.
  • FIG. 6A and 6B are conceptual diagrams illustrating an embodiment of the expanding method
  • FIG. 9 is a flowchart illustrating the embodiment of the expanding method.
  • an expanding apparatus including an expanding stage that can be moved up and down and a fixing member that can fix the frame is used.
  • the description relating to the first embodiment also applies to this embodiment.
  • a laminated body 6 ′ having a semiconductor wafer 1, a die bonding film 2, a dicing tape 3 and a frame 9 on which a modified portion 5 is formed along a division line 4 is prepared (step (Ia), step S1. ).
  • the stacked body 6 ′ in the present embodiment further includes a frame 9.
  • FIG. 8 is a conceptual plan view showing an embodiment of the laminated body 6 ′.
  • the frame 9 is attached to the surface of the dicing tape 3 on which the semiconductor wafer 1 and the die bonding film 2 are laminated.
  • the frame 9 may be attached to the surface of the dicing tape 3 opposite to the surface on which the semiconductor wafer 1 and the die bonding film 2 are laminated.
  • a rigid ring-shaped frame is usually used.
  • frame 9 which consists of metal materials, such as stainless steel and aluminum, or resin materials, such as a polycarbonate, is mentioned.
  • As the frame 9, a conventionally known frame generally used in the dicing process can be appropriately selected and used according to the size of the semiconductor wafer 1.
  • the laminated body 6 ′ is supplied onto the expanding stage 10 of the expanding apparatus including the expanding stage 10 that can be moved up and down and the fixing member 11 that can fix the frame (step (Ib), step S2).
  • the expand stage 10 is a cylindrical stage having a diameter larger than that of the semiconductor wafer 1 and smaller than that of the frame 9 and can be moved up and down.
  • the expand stage 10 may be provided with a cooler (not shown) inside or outside.
  • the fixing member 11 is a member for fixing the frame 9 at a predetermined position, and the shape thereof is not particularly limited. For example, it can be set as the shape which can pinch
  • the expand stage 10 is disposed so that the upper surface thereof is the same as or located below the back surface (the surface on the dicing tape side) of the laminate 6 ′ supplied to the expand device.
  • the mode in which the stacked body 6 ′ is supplied onto the expanded stage 10 includes a mode in which the expanded stage 10 and the stacked body 6 ′ are in contact with each other and a mode in which they are not in contact with each other depending on the position where the expanded stage 10 is disposed.
  • FIG. 6A shows the latter.
  • the stacked body 6 ′ is supplied so that the semiconductor wafer 1 is positioned within the diameter of the expand stage 10.
  • the dicing tape 3 is radially expanded by raising the expanding stage 10 and pushing up the dicing tape 3 in a state where the laminated body 6 ′ is cooled (step (IIa), step S4).
  • the method of cooling is not particularly limited, but when the expanded stage 10 is provided with a cooler (not shown), the temperature of the stacked body 6 ′ is increased by the stacked body 6 ′ approaching or contacting the expanded stage 10. Becomes lower than room temperature, and the laminated body 6 'is in a cooled state.
  • the temperature of the upper surface of the expand stage 10 is preferably, for example, 10 ° C. or less, more preferably 0 ° C. or less, from the viewpoint of improving the breakability of the die bonding film.
  • -5 ° C or lower is more preferable, and -10 ° C or lower is particularly preferable.
  • a commercially available expanding apparatus is provided with a means capable of presetting the rising amount of the expanding stage 10.
  • the setting value in this means (also referred to as “setting value for increasing amount”) is, for example, preferably 5 mm or more, more preferably 7 mm or more, and even more preferably 10 mm or more, from the viewpoint of improving the breakability of the die bonding film.
  • 15 mm or less is preferable, for example.
  • the amount of increase as “set value of the amount of increase” is obtained when the expanded stage 10 is raised in a state where the laminated body 6 ′ is not supplied on the expanded stage 10, the amount of increase as “set value of the amount of increase” is obtained.
  • the set value of the rising amount is a setting value for “(the total rising amount of the expanding stage 10) ⁇ (the rising amount until the expanding stage 10 contacts the back surface of the laminated body 6 ′)” (h in FIG. 6A). 1 , h 2 in FIG. 6B).
  • a commercially available expanding apparatus is provided with means capable of presetting the speed at which the expanding stage 10 is raised.
  • the setting value (also referred to as “rising speed setting value”) in this means is, for example, preferably 10 mm / second or more, more preferably 50 mm / second or more, from the viewpoint of improving the breakability of the die bonding film.
  • the set value of the rising speed is preferably 400 mm / second or less, and more preferably 200 mm / second or less, from the viewpoint of suppressing the problem that the die bonding film in the outer peripheral portion is scattered on the semiconductor wafer.
  • an ascending speed as “set value of ascending speed” is obtained.
  • step (IIb) After the step (IIa), the expanded stage 10 that has been raised is lowered and the expanded dicing tape 3 is loosened (step (IIb), step S5).
  • the expanding stage 10 may be lowered to the original position, that is, the same position as before being raised, or may be lowered to an arbitrary position between the raised position and the original position. .
  • the expand stage 10 is lowered to the original position.
  • step (IIc) the expanded stage 10 is raised in a state where the laminate 6 ′ is cooled, and the dicing tape 3 is pushed up to stretch the dicing tape 3 radially.
  • step (IIc) the semiconductor wafer 1 and the die bonding film 2 are divided into chips 7 along the planned division line 4, and the chip interval is increased (step (IIc), step S6).
  • the cooling method is the same as in the above-mentioned step (IIa).
  • the set value of the rising amount of the expand stage 10 is preferably, for example, 5 mm or more, more preferably 7 mm or more, and further preferably 10 mm or more. Moreover, from a viewpoint of suppressing the fracture
  • the set value of the ascending speed of the expand stage 10 is preferably 10 mm / second or more, and more preferably 50 mm / second or more, from the viewpoint of improving the breakability of the die bonding film. Further, the set value of the ascending speed is preferably 400 mm / second or less, and more preferably 200 mm / second or less, from the viewpoint of suppressing a problem that the die bonding film in the outer peripheral portion is scattered on the wafer.
  • the set value of the amount of increase and the set value of the rate of increase in step (IIa) and step (IIc) are preferably particularly suitable for semiconductor wafers having a diameter of 200 mm or more, more preferably 300 mm or more. Value.
  • the set value of the rising amount and the set value of the rising speed can be appropriately determined in consideration of the diameter of the semiconductor wafer, the diameter of the expand stage, the chip size, the kerf width, and the like.
  • the set value of the increase amount of the expand stage 10 in the step (IIc) is the same as the set value of the increase amount of the expand stage 10 in the step (IIa). Or larger than that.
  • the set value of the increase amount of the expand stage 10 in the step (IIc) is 1.0 times or more, more preferably 1.5 times or more of the set value of the increase amount of the expand stage 10 in the step (IIa). Preferably it is 2.0 times or more.
  • Step (IId) After the step (IIc), there may be a step for maintaining the stretched state of the dicing tape 3 (step (IId), step S7).
  • a method for maintaining the stretched state for example, there is a method in which the dicing tape 3 is attached to a frame different from the frame 9 and a method in which a portion outside the semiconductor wafer 1 of the dicing tape 3 is thermally contracted. .
  • the heating temperature of the dicing tape at the time of thermal shrinkage is not particularly limited, but is about 80 ° C., for example.
  • the third embodiment is a step (Ia ′) of preparing a laminated body having a semiconductor wafer, a die bonding film, a dicing tape, and a frame in which a modified portion is formed along a planned division line; And a step of supplying the laminated body on the expanding ring of the expanding apparatus having a fixing member capable of fixing the frame (Ib ′), a step of fixing the frame by the fixing member (Ic ′); a state in which the laminated body is cooled
  • the expanding ring is raised and the dicing tape is stretched (IIa ′); the raised expanding ring is lowered and the stretched dicing tape is loosened (IIb ′); and the expanded ring is in a state where the laminate is cooled.
  • Stretch the dicing tape, semiconductor wafer and die bond It was divided into chips of the film along the dividing line, the step of widening the distance between the tip (IIc '), on Expanding method with.
  • FIGS. 7A and 7B are conceptual diagrams showing an embodiment of the expanding method.
  • an expanding apparatus including an expanding ring that can be moved up and down and a fixing member that can fix the frame is used.
  • the second embodiment is different from the second embodiment in that an expandable ring that can be lifted and lowered is used instead of the expandable stage.
  • Step (Ia ′) is the same as step (Ia).
  • the laminated body 6 ′ is supplied onto the expanding ring 12 of the expanding device including the expanding ring 12 that can be moved up and down and the fixing member 11 that can fix the frame (step (Ib ′)).
  • the expand ring 12 is a ring having an inner diameter larger than that of the semiconductor wafer 1 and an outer diameter smaller than that of the frame 9 and can be moved up and down.
  • the expand ring 12 is arranged so that the upper surface thereof is the same as or located below the back surface (the surface on the dicing tape side) of the laminate 6 ′ supplied to the expand device.
  • the mode of supplying the laminate 6 ′ on the expand ring 12 includes a mode in which the expand ring 12 and the stack 6 ′ are in contact with each other and a mode in which they are not in contact depending on the position where the expand ring 12 is disposed.
  • FIG. 7A shows the former.
  • the stacked body 6 ′ is supplied so that the semiconductor wafer 1 is positioned within the outer diameter of the expanding ring 12.
  • step (IIa ′) Next, the expanded ring 12 is raised and the dicing tape 3 is pushed up while the laminated body 6 ′ is cooled, so that the dicing tape 3 is stretched radially (step (IIa ′)).
  • the method of cooling is not specifically limited, the cooling ring 10 'provided with the cooler is provided inside the expand ring 12, and the method of cooling with the cooling stage 10' is mentioned.
  • the temperature of the multilayer body 6 ′ becomes lower than room temperature, and the multilayer body 6 ′ is cooled.
  • the temperature of the upper surface of the cooling stage 10 ' is preferably set in the same range as the temperature of the upper surface of the expanding stage 10 in the second embodiment.
  • Step (IIc ′) Thereafter, the expanded ring 12 is raised in a state where the laminated body is cooled, and the dicing tape 3 is pushed up to stretch the dicing tape 3 radially. As a result, the semiconductor wafer 1 and the die bonding film 2 are divided into chips 7 along the division line 4 to widen the distance between the chips (step (IIc ′)).
  • the cooling method is the same as the method in the above-described step (IIa ′).
  • a step for maintaining the stretched state of the dicing tape 3 may be included after the step (IIc ′) (step (IId ′)).
  • This embodiment has the steps (I) to (IV) in this order. It is also possible to include an arbitrary process before and after each process, for example, a process of peeling off the protective sheet, a transport process, an inspection or confirmation process, a wire bonding process, a molding process, and the like. Step (I) and step (II) are as described in steps (I) to (IIC), steps (Ia) to (IIc), or steps (Ia ′) to (IIc ′).
  • FIG. 10 is a conceptual diagram showing an embodiment of the pickup process.
  • the chip 7 is peeled from the dicing tape 3 using the collet 13 and the needle bar 14 to obtain the chip 7 (the semiconductor chip 7 a and the separated die bonding film 7 b bonded thereto).
  • the ultraviolet curable adhesive may be cured by irradiating the dicing tape with ultraviolet rays before performing the step (III). Thereby, the adhesive force of a dicing tape and a die bonding film will fall, and it becomes possible to advance peeling easily between a dicing tape and a die bonding film.
  • FIG. 11 is a conceptual diagram showing an embodiment of a die bonding process.
  • the chip 7 is placed on the adherend 15 using the collet 13 so that the die bonding film 7 b is in contact with the adherend 15.
  • the die bonding film is usually heated and cured.
  • the fifth embodiment is a semiconductor device having an adherend and a chip bonded to the adherend, and relates to a semiconductor device manufactured by the semiconductor device manufacturing method of the above-described embodiment.
  • Examples of the adherend include a support member for mounting a semiconductor chip and other semiconductor chips.
  • a support member for mounting a semiconductor chip and other semiconductor chips As a specific example of a semiconductor device, at least one semiconductor chip is mounted on a semiconductor chip mounting support member, and the semiconductor chip and the semiconductor chip mounting support member are bonded via a die bonding film (see FIG. 12); a semiconductor in which at least two semiconductor elements are mounted on a semiconductor chip mounting support member, and the semiconductor chip mounting support member and the semiconductor chip or two semiconductor chips are bonded to each other via a die bonding film.
  • An apparatus (FIG. 13) etc. are mentioned.
  • the support member for mounting a semiconductor chip examples include a lead frame such as a 42 alloy lead frame and a copper lead frame; a plastic film made of polyimide resin, epoxy resin, etc .; a polyimide resin reinforced with a glass nonwoven fabric substrate, an epoxy resin, etc. Examples thereof include plastics; ceramics such as alumina; organic substrates provided with an organic resist layer on the surface; and organic substrates with wiring.
  • the organic substrate means a substrate mainly made of an organic material such as a resin reinforced with glass fibers, a thermoplastic resin, and a thermosetting resin.
  • FIG. 12 is a conceptual cross-sectional view showing an embodiment of a semiconductor device.
  • the semiconductor chip 7a is bonded to the semiconductor chip mounting support member 22 via the die bonding film 7b.
  • a connection terminal (not shown) of the semiconductor chip 7 a is electrically connected to an external connection terminal (not shown) via a wire 23.
  • the semiconductor chip 7a, the wire 23, and the like are sealed with a sealing material 24.
  • FIG. 13 is a conceptual cross-sectional view showing another embodiment of a semiconductor device.
  • a semiconductor device 21 ′ shown in FIG. 13 is a 3D package semiconductor device (Stacked-PKG) having a structure in which a plurality of semiconductor chips 7 a are stacked on a semiconductor chip mounting support member 22.
  • the first-stage semiconductor chip 7a is bonded to the semiconductor chip mounting support member 22 via the die bonding film 7b.
  • Another semiconductor chip 7a is bonded onto the semiconductor chip 7a via a die bonding film 7b. Further, the entire structure is sealed with the sealing material 24.
  • a connection terminal (not shown) of the semiconductor chip 7 a is electrically connected to the external connection terminal 25 through a wire 23.
  • the semiconductor device of the present embodiment is a semiconductor device that is efficiently manufactured by a simple manufacturing process using a commercially available die bonding film.
  • the present invention is not limited to the embodiments described above.
  • the dicing tape is extended by raising the expanding stage and the expanding ring.
  • the dicing tape is lowered by lowering the fixing member that can fix the frame. It may be stretched.
  • Die bonding film (DAF) with release substrate polyethylene terephthalate film, thickness 38 ⁇ m) (thermosetting epoxy resin-containing adhesive, thickness 20 ⁇ m, diameter 335 mm) and substrate film (polyolefin film, thickness 80 ⁇ m, A dicing tape (DCT) composed of a 370 mm diameter) and an adhesive (pressure-sensitive adhesive, thickness 20 ⁇ m) was bonded so that the die bonding film and the adhesive were in contact with each other to obtain a dicing die bonding integrated sheet.
  • DCT dicing tape
  • FIG. 14B shows a conceptual plan view of the dicing die bonding integrated sheet used for the evaluation.
  • a ring-shaped frame (inner diameter 350 mm) is attached to the dicing die bonding integrated sheet after the release substrate is peeled off.
  • the distance from the center of the dicing die bonding integrated sheet to the MD direction (Machine Direction, film flow direction) of the base film was marked with an oil-based pen at 50 mm, 75 mm, and 125 mm. Marks were placed at two locations across the center for each distance. The distance between the two locations is 100 mm, 150 mm, and 250 mm, respectively. The distance at this time is defined as “length before stretching”.
  • Expanding was performed according to the same method as shown in steps (IIa) to (IIc) of FIGS. 6A and 6B except that the semiconductor wafer was not laminated. Specifically, by using an expanding device (manufactured by Hitachi Chemical Co., Ltd.) that is capable of moving up and down and includes an expanding stage (diameter 345 mm) equipped with a cooler and a fixing member that can fix the ring-shaped frame. Dicing tape was stretched. When the ring frame was fixed by the fixing member, the center of the dicing die bonding integrated sheet was made to coincide with the center of the expand stage. Here, since the semiconductor wafer was not used, the die bonding film was stretched together with the dicing tape without being cut.
  • an expanding device manufactured by Hitachi Chemical Co., Ltd.
  • the temperature of the upper surface of the expand stage and the surface temperature of the dicing die bonding integrated sheet are values measured using a laser thermometer (“Non-contact type radiation thermometer” manufactured by A & D Co., Ltd.).
  • the distance between two locations across the center of the above-mentioned dicing die bonding integrated sheet was measured (in increments of 0.5 mm) in each of the MD direction and the TD direction.
  • the distance at this time is defined as “length after stretching”.
  • the stretching amount and stretching ratio of the dicing tape were obtained. The evaluation results are shown in Table 1.
  • the stretching amount [mm] is a value obtained by “(length after stretching [mm]) ⁇ (length before stretching [mm])” in each of the MD direction and the TD direction, and the average amount of stretching is , The arithmetic average value of the amount of stretching in the MD and TD directions.
  • the stretching rate [%] is a value obtained by “(stretching amount [mm]) / (length before stretching [mm]) ⁇ 100” in each of the MD direction and the TD direction, and the average value of the stretching rate Is the arithmetic mean value of the stretching rate in the MD and TD directions.
  • Comparative Example 1 Except for changing the stretching method, the stretchability of the dicing tape was evaluated in the same manner as in Example 1.
  • the expansion was performed according to the same method as the method shown in step (ii) of FIG. 18 except that the semiconductor wafer was not laminated.
  • the dicing tape was stretched by using an expanding device (manufactured by Hitachi Chemical Co., Ltd.) having an expanding stage that can be moved up and down and that has a cooling unit and a fixing member that can fix the ring-shaped frame. .
  • the stretchability of the dicing tape could be increased by the expanding method of the embodiment of the present invention.
  • Example 2 As in Example 1, a dicing / die bonding integrated sheet was obtained.
  • a silicon wafer (thickness 50 ⁇ m, diameter 300 mm) is processed by the laser dicing saw “DFL7360” (manufactured by DISCO Corporation) under the above-mentioned laser processing conditions, and modified along the planned division line (interval between lines 10 mm) A silicon wafer having a portion formed thereon was obtained.
  • the dicing die bonding integrated sheet from which the peeling base material was peeled was attached to the silicon wafer so that the die bonding film and the back surface of the silicon wafer were in contact with each other.
  • a ring-shaped frame (inner diameter: 350 mm) was attached to the dicing die bonding integrated sheet to obtain a laminate shown in FIG.
  • Expanding was performed according to a method similar to the method shown in steps (IIa) to (IIc) of FIGS. 6A and 6B.
  • the expansion device “Die Separator DDS2300” manufactured by DISCO Corporation, which is capable of moving up and down and includes an expand stage (diameter 330 mm) equipped with a cooler and a fixing member capable of fixing a ring-shaped frame. ) was used to stretch the dicing tape.
  • the ring frame was fixed by the fixing member, the center of the semiconductor wafer was made to coincide with the center of the expand stage. After stretching, the portion of the dicing tape outside the semiconductor wafer was thermally contracted (dicing tape temperature 80 ° C.).
  • the temperature of the upper surface of the expand stage is a value measured using a laser thermometer (“Non-contact type radiation thermometer” manufactured by A & D Co., Ltd.).
  • the cutting rate [%] of the semiconductor wafer and the die bonding film is a value obtained by “(number of cutting lines) / (total number of lines) ⁇ 100”.
  • the “total number of lines” is the total number of all the lines to be divided
  • the “number of cutting lines” is that the semiconductor wafer is cut over the entire length of the lines to be divided to obtain a kerf width of 10 ⁇ m or more. This is the total number of lines taken.
  • Example 3 Except for changing the expanding conditions, the dicing tape was stretched and the semiconductor wafer and the die bonding film were cut and evaluated in the same manner as in Example 2. The evaluation results are shown in Table 2, and a photograph of the semiconductor wafer is shown in FIG.
  • Comparative Example 2 The dicing tape was stretched and the semiconductor wafer and the die bonding film were cut and evaluated in the same manner as in Example 2 except that the stretching method was changed. In Comparative Example 2, expansion was performed according to the same method as the method shown in step (ii) of FIG. The evaluation results are shown in Table 2, and a photograph of the semiconductor wafer is shown in FIG.
  • the dividing rate of the semiconductor wafer and the die bonding film could be increased by the expanding method of the embodiment of the present invention.
  • the semiconductor wafer and the die bonding film can be cut with a high yield, and the semiconductor device can be manufactured efficiently.

Landscapes

  • Dicing (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本発明の実施形態は、分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、及びダイシングテープを有する積層体を用意する工程（Ｉ）、積層体が冷却された状態でダイシングテープを引き伸ばす工程（ＩＩＡ）、引き伸ばしたダイシングテープを緩める工程（ＩＩＢ）、及び、積層体が冷却された状態でダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩＣ）、を有するエキスパンド方法に関する。

Description

エキスパンド方法、半導体装置の製造方法、及び半導体装置
　本発明の実施形態は、エキスパンド方法、半導体装置の製造方法、及び半導体装置に関する。
　近年、半導体チップは、薄膜化及び小型化への目覚しい進化を遂げている。特に、メモリカード又はスマートカードのようなＩＣカードに内蔵される半導体チップには、例えば、７５μｍ以下の厚さ、及び、１０ｍｍ×１０ｍｍ以下のチップサイズが要求される。今後ＩＣカードの需要が増えるにつれ、薄膜化及び小型化の必要性はより一層高まるものと考えられる。
　半導体チップは、通常、半導体ウエハをバックグラインド工程又はエッチング工程等において所定の厚みにした後、ダイシング工程において半導体ウエハを個片化することにより得られる。ダイシング工程には、一般的に、半導体ウエハをダイシングブレードにより切断するブレードカット方式が用いられる。ブレードカット方式では、切削時に生じる切削抵抗により半導体チップに微小な欠け（「チッピング」ともいう。）が発生することがある。チッピングの発生は、半導体チップの外観を損なうだけでなく、程度によっては半導体チップ上の回路パターンまでも破損してしまう可能性があり、昨今、重要な問題の一つとして捉えられている。薄膜化及び小型化された半導体チップでは、許容されるチッピングのレベルがより厳しい。今後、半導体チップの薄膜化及び小型化がますます進むことにより、チッピングの問題はより一層深刻になるものと予想される。
　ダイシング工程における別の方式として、ステルスダイシング方式がある。ステルスダイシング方式は、特に、極薄の半導体ウエハを切断するために適した方式であり、ステルスダイシング方式によればチッピングの発生を抑制できることが知られている。ステルスダイシング方式は次にように行われる。
　一例を示すと、ステルスダイシング方式では、まず、半導体ウエハ内部に集光点を合わせ半導体ウエハにレーザ光を照射し、半導体ウエハ内部に多光子吸収による脆弱な改質部を形成する。半導体ウエハを個々の半導体チップに分割する予定のライン（「分割予定ライン」ともいう。）に沿ってレーザ光の照射位置を移動させると、分割予定ラインに沿った改質部（「ダイシングライン」ともいう。）を形成することができる。次いで、半導体ウエハの裏面（回路が形成されていない面）にダイシングテープを貼り付けた後、ダイシングテープを引き伸ばす。これにより、半導体ウエハに外部応力が与えられ、分割予定ラインに沿って半導体ウエハが切断され、個々の半導体チップに分断されると共に、半導体チップの間隔が広げられる。
　ダイシングテープを引き伸ばす工程は、通常、エキスパンド工程と称される。エキスパンド工程は、ダイシング工程がブレードダイシング方式により行われるか、あるいは、ステルスダイシング方式により行われるかに関わらず、一般的に行われる工程である。ダイシング工程がブレードダイシング方式により行われる場合は、ダイシングブレードを用いて半導体ウエハを半導体チップに分割した後、半導体チップの間隔を広げるためにエキスパンド工程が行われる。この場合のエキスパンド工程は、主として半導体チップのピックアップを容易にすることを目的としている。また、ダイシング工程がステルスダイシング方式により行われる場合は、エキスパンド工程は、上述のとおり、ダイシングラインが形成された半導体ウエハを半導体チップに分割するための工程として機能する。また、それに加え、エキスパンド工程は、分割された半導体チップの間隔を広げるための工程としても機能する。エキスパンド工程に適用される方法及び装置は、例えば、特許文献１～３等に開示されている。
特開２００５－１０９０４４号公報 特開２００５－０５７１５８号公報 特開２００９－２５３０７１号公報
　ところで、従来、半導体チップと、支持部材等の被着体との接着には、主に銀ペーストが用いられてきた。しかしながら、薄膜化及び小型化された半導体チップに銀ペーストを用いる場合には、ペーストのはみ出し、膜厚制御の困難性、半導体チップの傾きに起因するワイヤボンディングの不具合、ボイドの発生などが看過できない問題となっていた。特に、半導体装置にも、半導体チップの高集積化及び支持部材の小型化が求められているという現状では、これらが大きな問題となる。
　そこで、近年、半導体チップと被着体との接着にあたって、フィルム状のダイボンディング材であるダイボンディングフィルムが用いられるようになってきた。ダイボンディングフィルムを用いる場合には、例えば、半導体ウエハの裏面にダイボンディングフィルム及びダイシングテープをこの順に貼り付ける。その後、ダイシング工程において半導体ウエハとダイボンディングフィルムとを同時に切断することによって、ダイボンディングフィルム付きの半導体チップを得る。得られた半導体チップは、ダイボンディングフィルムを介して被着体に接着させることが可能となる。
　半導体ウエハ及びダイボンディングフィルムをステルスダイシング方式によって切断する場合、エキスパンド工程では、ダイシングラインが形成された半導体ウエハと共にダイボンディングフィルムを切断することが求められる。エキスパンド工程によって、半導体ウエハ及びダイボンディングフィルムは、個片化されたダイボンディングフィルム付きの半導体チップ（「チップ」ともいう。）に分割されることとなる。
　このような状況を鑑み、本発明の実施形態は、半導体ウエハ及びダイボンディングフィルムを良好に切断できるエキスパンド方法を提供することを目的とする。また、本発明の実施形態は、前記エキスパンド方法を採用することにより、半導体装置を効率よく製造できる半導体装置の製造方法、及びこれにより得た半導体装置を提供することを目的とする。
　本発明の実施形態は、分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、及びダイシングテープを有する積層体を用意する工程（Ｉ）；積層体が冷却された状態でダイシングテープを引き伸ばす工程（ＩＩＡ）；引き伸ばしたダイシングテープを緩める工程（ＩＩＢ）；及び、積層体が冷却された状態でダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩＣ）、を含むエキスパンド方法に関する。
　また、本発明の他の実施形態は、分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、及びダイシングテープを有する積層体を用意する工程（Ｉ）；ダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩ）；チップをダイシングテープからピックアップする工程（ＩＩＩ）；及び、チップを被着体にダイボンディングする工程（ＩＶ）を含み、工程（Ｉ）及び工程（ＩＩ）が、上記実施形態のエキスパンド方法により行われる半導体装置の製造方法に関する。
　本発明のさらに他の実施形態は、被着体と、当該被着体に接着されたチップとを有する半導体装置であって、上記実施形態の半導体装置の製造方法により製造された半導体装置に関する。
　本願の開示は、２０１２年１２月２６日に出願された特願２０１２－２８２７８５号に記載の主題と関連しており、それらの開示内容は引用によりここに援用される。
　本発明の実施形態によれば、半導体ウエハ及びダイボンディングフィルムを良好に切断できるエキスパンド方法を提供することが可能である。また、本発明の実施形態によれば、半導体装置を効率よく製造できる半導体装置の製造方法、及びそれにより得た半導体装置を提供することが可能である。
図１は、エキスパンド方法の一実施形態を示す概念図である。 図２は、分割予定ラインに沿って改質部が形成された半導体ウエハを得る工程の一実施形態を示す概念図である。 図３は、半導体ウエハにダイボンディングフィルムを貼り付ける工程の一実施形態を示す概念図である。 図４は、ダイボンディングフィルムにダイシングテープを貼り付ける工程の一実施形態を示す概念図である。 図５は、半導体ウエハにダイシングダイボンディング一体型シートを貼り付ける工程の一実施形態を示す概念図である。 図６Ａは、エキスパンド方法の一実施形態（工程（Ｉａ）～（ＩＩａ））を示す概念図である。 図６Ｂは、エキスパンド方法の一実施形態（工程（ＩＩｂ）～（ＩＩｃ））を示す概念図である。 図７Ａは、エキスパンド方法の一実施形態（工程（Ｉａ’）～（ＩＩａ’））を示す概念図である。 図７Ｂは、エキスパンド方法の一実施形態（工程（ＩＩｂ’）～（ＩＩｃ’））を示す概念図である。 図８は、積層体の一実施形態を示す概念図である。 図９は、エキスパンド方法の一実施形態を示すフロー図である。 図１０は、チップをダイシングテープからピックアップする工程の一実施形態を示す概念図である。 図１１は、チップを被着体にダイボンディングする工程の一実施形態を示す概念図である。 図１２は、半導体装置の一実施形態を示す概念図である。 図１３は、半導体装置の一実施形態を示す概念図である。 図１４Ａは、引き伸ばし量及び引き伸ばし率の評価に用いられるダイシングテープの一実施形態を示す概念図である。 図１４Ｂは、実施例１及び比較例１において評価に用いたダイシングダイボンディング一体型シートを示す概念図である。 図１５は、実施例２においてエキスパンドした後の半導体ウエハを示す写真である。 図１６は、実施例３においてエキスパンドした後の半導体ウエハを示す写真である。 図１７は、比較例２においてエキスパンドした後の半導体ウエハを示す写真である。 図１８は、従来のエキスパンド方法の一例を示す概念図である。
　以下、図面を用いて本発明の実施形態について説明する。なお、各図において同一の部材には同一の番号を付し、以下では重複する説明は省略してある。
［第１の実施形態］
　第１の実施形態は、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿って切断し、チップに分割し、チップの間隔を広げるためのエキスパンド方法に関する。
　半導体ウエハ及びダイボンディングフィルムを切断する場合、ダイボンディングフィルムの破断性が向上するという観点から、一般的にはエキスパンド工程は低温で行われる。しかし、エキスパンド工程を低温で行ったにも関わらず、半導体ウエハ及びダイボンディングフィルムを切断できない場合がある。図１８は、従来のエキスパンド方法の一例を示す概念図であり、半導体ウエハ１及びダイボンディングフィルム２が切断されない例を示している。図１８では、半導体ウエハ１及びダイボンディングフィルム２が積層されたダイシングテープ３が、冷却機を備えたエキスパンドステージ１０により冷却されながら押し上げられることによって引き伸ばされている。
　本発明の発明者らは、半導体ウエハ及びダイボンディングフィルムを切断できない原因の一つが、低温状態におけるダイシングテープの延伸性にあると考えた。低温状態ではダイシングテープの延伸性が低下し、ダイシングテープの引き伸ばし量が不十分となり、その結果、半導体ウエハ及びダイボンディングフィルムに与えられる外力が小さくなると考えられる。そこで、本実施形態のエキスパンド方法は、低温状態にあるダイシングテープの延伸性を向上させる方法として提供されるものである。
　すなわち、エキスパンド工程を低温で行うことによってダイボンディングフィルム自体の破断性は向上するが、その一方でダイシングテープの延伸性が低くなり、半導体ウエハ及びダイボンディングフィルムに十分な外力を作用させることができない。これに対し、本実施形態は、低温状態にあるダイシングテープの延伸性を簡便な方法で向上させ、それにより、半導体ウエハ及びダイボンディングフィルムを良好に切断することを可能とするエキスパンド方法である。
　第１の実施形態は、分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、及びダイシングテープを有する積層体を用意する工程（Ｉ）；積層体が冷却された状態でダイシングテープを引き伸ばす工程（ＩＩＡ）；引き伸ばしたダイシングテープを緩める工程（ＩＩＢ）；及び、積層体が冷却された状態でダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩＣ）、を有するエキスパンド方法に関する。図１は、第１の実施形態を示す概念図である。積層体は断面図として示されている。特に断りのない限り、第１の実施形態に関する説明は、矛盾しない範囲で後述する他の実施形態にも適用される。
　本実施形態は、工程（Ｉ）～工程（ＩＩＣ）をこの順に有する。各工程の前後に任意の工程、例えば、保護シートを剥離する工程、搬送工程、検査又は確認の工程等を含むことも可能である。好ましくは、工程（ＩＩＡ）～工程（ＩＩＣ）を連続して行う。
（工程（Ｉ））
　図１に示すように、まず、分割予定ライン４に沿って改質部５が形成された半導体ウエハ１、ダイボンディングフィルム２、及びダイシングテープ３を有する積層体６を用意する（工程（Ｉ））。積層体６を得る方法としては、従来公知の方法を適用することが可能である。積層体６を得る方法の例を以下に示す。
　半導体ウエハとしては、例えば、単結晶シリコン、多結晶シリコン等のシリコン；各種セラミック；サファイア；窒化ガリウム、ガリウム砒素等の化合物半導体などからなるウエハが挙げられる。これら以外の半導体ウエハを用いることも可能である。
　半導体ウエハの厚さ及びサイズは特に限定されない。半導体ウエハの厚さは、チッピングの発生を低減させるという観点から、例えば、２５μｍ以上が好ましい。また、半導体ウエハの厚さは、パッケージを小型化するという観点から、例えば、１００μｍ以下が好ましく、７５μｍ以下がより好ましく、５０μｍ以下がさらに好ましい。半導体ウエハの直径は、生産性向上の観点から、例えば、２００ｍｍ以上が好ましく、３００ｍｍ以上がより好ましい。
　「分割予定ライン」とは、半導体ウエハを分割する予定のラインをいう。分割予定ラインに沿って半導体ウエハ及びダイボンディングフィルムを切断することにより、チップを得ることができる。得られた「チップ」は、半導体チップ及びこれに接着している個片化されたダイボンディングフィルムを含むものとなる。
　半導体ウエハには、分割予定ラインに沿って予め改質部が形成されている。「改質部」は、半導体ウエハ内部に集光点を合わせてレーザ光を照射することにより形成された、脆弱な改質部であることが好ましい。図２は、半導体ウエハ１に、分割予定ライン４に沿って改質部５を形成する工程の一実施形態を示す概念図である。半導体ウエハ１へのレーザ光の照射は、半導体ウエハ１の表面、つまり、回路が形成されている面１ａから行なってもよく、又は、半導体ウエハの裏面、つまり、回路が形成されていない面１ｂから行なってもよい。
　半導体ウエハ内に改質部を形成する方法については、特開２００２－１９２３７０号公報、特開２００３－３３８４６７号公報等に記載の方法を使用できる。レーザ光の照射に用いることができる装置としては、例えば、レーザダイシング装置「ＭＡＨＯＨＤＩＣＩＮＧ　ＭＡＣＨＩＮＥ」（株式会社東京精密製）、レーザダイシングソー「ＤＦＬ７３６０」（株式会社ディスコ製）等が挙げられる。
　レーザダイシング装置「ＭＡＨＯＨＤＩＣＩＮＧ　ＭＡＣＨＩＮＥ」（株式会社東京精密製）を用いる場合の条件の一例を以下に示す。以下の条件で半導体ウエハの内部に集光点を合わせ、分割予定ラインに沿って半導体ウエハの表面側からレーザ光を照射し、半導体ウエハの内部に改質部を形成することができる。改質部は、多光子吸収により半導体ウエハ内部が局所的に加熱溶融することにより形成された溶融処理領域であることが好ましい。
（レーザ加工条件）
（Ａ）半導体ウエハ：シリコンウエハ（厚さ７５μｍ、外径１２インチ（３００ｍｍ））
（Ｂ）レーザ光源：半導体レーザ励起Ｎｄ：ＹＡＧレーザ
　　　波長：１０６４ｎｍ
　　　レーザ光スポット断面積：３．１４×１０－８ｃｍ２
　　　発振形態：Ｑスイッチパルス
　　　繰り返し周波数：１００ｋＨｚ
　　　パルス幅：３０ｎｓ
　　　出力：２０μＪ／パルス
　　　レーザ光品質：ＴＥＭ００
　　　偏光特性：直線偏光
（Ｃ）集光用レンズ倍率：５０倍
　　　ＮＡ：０．５５
　　　レーザ光波長に対する透過率：６０パーセント
（Ｄ）半導体ウエハが載置される載置台の移動速度：１００ｍｍ／秒
　分割予定ラインの間隔は特に限定されない。得られるチップは、分割予定ラインの間隔に応じたサイズを有するものとなる。
　ダイボンディングフィルムは、半導体チップをリードフレーム、有機基板等の半導体チップ搭載用支持部材に実装する場合、また、半導体チップ同士を積層する場合等に使用される接着フィルムである。ダイボンディングフィルムは、ダイボンディング工程の簡略化及びスループットの向上等に寄与する。ダイボンディングフィルムとしては、市販品を用いることができる。積層体において、ダイボンディングフィルムは、通常、半導体ウエハよりも大きく、かつ、円形又はほぼ円形の形状を有している。
　ダイボンディングフィルムの厚さ及びサイズは特に限定されない。ダイボンディングフィルムの直径は、半導体ウエハからの剥がれを防止するという観点から、例えば、３５０ｍｍ以下が好ましく、３３５ｍｍ以下がより好ましく、３２０ｍｍ以下がさらに好ましい。特に限定されるものではないが、これらのサイズは、直径３００ｍｍの半導体ウエハに特に適した値である。
　ダイシングテープは、半導体ウエハのダイシング工程においては半導体ウエハを保護及び固定し、さらにその後の工程においては半導体チップを保持するためなどに使用されるテープである。ダイシングテープとしては、市販品を用いることができる。積層体において、ダイシングテープは、通常、ダイボンディングフィルムよりも大きく、かつ、円形又はほぼ円形の形状を有している。
　ダイシングテープの厚さ及びサイズは特に限定されない。ダイシングテープの厚さは、作業性及びプロセス性の観点から、例えば、７０μｍ以上が好ましい。
　ダイボンディングフィルム及びダイシングテープは、両者が貼り合わされたダイシングダイボンディング一体型シートの形態としても市販されている。ダイシングダイボンディング一体型シートを用いることにより、半導体ウエハ裏面へのダイボンディングフィルム及びダイシングテープの貼り付けを一度に行うことが可能となる。ダイシングダイボンディング一体型シートは、半導体装置の製造工程の短縮、薄型ウエハのハンドリング性の向上等に寄与するものである。
　半導体ウエハ、ダイボンディングフィルム、及びダイシングテープを有する積層体は、通常、少なくとも半導体ウエハ、ダイボンディングフィルム、及びダイシングテープをこの順に有している。積層体は、これらの層以外に、半導体ウエハ表面を保護する保護テープ、ダイシングテープを支持する支持フィルム等の任意の層を有していてもよい。また、ダイボンディングフィルム及びダイシングテープは、それぞれ単層から構成されていても、複数の層から構成されていてもよい。
　エキスパンド後にダイボンディングフィルムを切断できなかった部分を認識しやすいという点では、ダイボンディングフィルムとダイシングテープとは透明性、色調等が異なるものであることが好ましい。
　積層体は、例えば、半導体ウエハの裏面にダイボンディングフィルムを貼り付け、次いで、ダイボンディングフィルムにダイシングテープを貼り付けることにより得られる。図３は、半導体ウエハ１にダイボンディングフィルム２を貼り付ける工程の一実施形態を示す概念図であり、図４は、ダイボンディングフィルム２にダイシングテープ３を貼り付ける工程の一実施形態を示す概念図である。
　半導体ウエハにダイボンディングフィルムを貼り付ける際の温度及び圧力に特に制限はなく、ダイボンディングフィルムの接着性等を考慮し、適宜定めることができる。
　ダイボンディングフィルムにダイシングテープを貼り付ける際の温度及び圧力にも特に制限はなく、ダイボンディングフィルム及びダイシングテープの接着性、粘着性等を考慮し、適宜定めることができる。
　また、例えば、ダイシングダイボンディング一体型シートを用いる場合は、積層体は、半導体ウエハの裏面にダイシングダイボンディング一体型シートのダイボンディングフィルム側の面を貼り付けることにより得られる。図５は、半導体ウエハ１にダイシングダイボンディング一体型シート８を貼り付ける工程の一実施形態を示す概念図である。
　半導体ウエハにダイシングダイボンディング一体型シートを貼り付ける際の温度及び圧力にも特に制限はない。貼り付ける際の温度は、半導体ウエハとの密着性を向上させる観点から、例えば、５０℃以上が好ましく、また、ダイシングテープの耐熱性の観点から、例えば、８０℃以下が好ましい。
　半導体ウエハ内部への改質部の形成は、半導体ウエハにダイボンディングフィルムを貼り付ける前に行うこと；半導体ウエハにダイボンディングフィルムを貼り付けた後に行うこと；又は、半導体ウエハにダイボンディングフィルム及びダイシングテープ若しくはダイシングダイボンディング一体型シートを貼り付けた後に行うことが可能である。
　貼り付けの前に改質部の形成を行う場合は、貼り付けの際に半導体ウエハに加わる応力により半導体ウエハが切断されることを防止するため、半導体ウエハを支持して貼り付けを行うことが好ましい。
　貼り付けの後に改質部の形成を行う場合は、レーザ光を透過するダイボンディングフィルム及びダイシングテープ、又はダイシングダイボンディング一体型シートを用いることにより、半導体ウエハの裏面からもレーザ光を照射することが可能となる。
（工程（ＩＩＡ））
　次に、積層体６が冷却された状態でダイシングテープ３を引き伸ばす（工程（ＩＩＡ））。「積層体が冷却された状態」とは、積層体の温度が室温より低い温度にある状態をいう。引き伸ばしを、積層体を冷却しながら行うか否かは問題とならない。積層体を予め冷却した後にダイシングテープを引き伸ばしても、また、積層体を冷却しながらダイシングテープを引き伸ばしてもよい。
　引き伸ばされる際の積層体の温度は、室温（例えば２５℃）より低い温度である。ダイボンディングフィルムの分断性を向上させる観点から、積層体の温度は、例えば、１０℃以下が好ましく、０℃以下がより好ましく、－５℃以下がさらに好ましく、－１０℃以下が特に好ましい。ダイボンディングフィルムの分断性を考慮すると、積層体の温度は低いほど好ましい。ただし、ダイボンディングフィルム及びダイシングテープの実用的な機械的特性を保つという観点から、積層体の温度は、例えば、－１５℃以上が好ましい。積層体の温度は、半導体ウエハの表面の温度、又は、ダイシングテープの裏面（ダイボンディングフィルムに貼り付けられていない面）の温度を測定することにより得た値とする。
　冷却の方法は特に限定されない。例えば、冷却機からの冷却風、冷却機を備えたクーリングステージ等を用いた方法が挙げられる。
　ダイシングテープの引き伸ばしは、ダイシングテープに外力を加えることにより行われるが、その方法は特に限定されない。外力は、ダイシングテープが面方向に引き伸ばされるように加える。本工程において、通常は、ダイシングテープを放射状に引き伸ばす。
　工程（ＩＩＡ）における引き伸ばしは、通常、半導体ウエハ及びダイボンディングフィルムをチップに分割することを目的とはしない。しかし、部分的に分割予定ラインに沿ってチップに分割される場合もある。あるいは、半導体ウエハは部分的に分割され、ダイボンディングフィルムは分割されないという場合もある。
　引き伸ばし時間は、特に制限されるものではない。例えば、５秒以上が好ましく、また、６０秒以下が好ましい。引き伸ばし時間は、外力を加える時間に相当する。
　引き伸ばし速度は、ダイボンディングフィルムの分断性を向上させる観点から、例えば、１０ｍｍ／秒以上が好ましく、５０ｍｍ／秒以上がより好ましい。また、引き伸ばし速度は、外周部のダイボンディングフィルムがウエハ上に飛散する不具合を抑制する観点から、例えば、４００ｍｍ／秒以下が好ましく、２００ｍｍ／秒以下がより好ましい。
（工程（ＩＩＢ））
　工程（ＩＩＡ）の後に、引き伸ばしたダイシングテープ３を緩める（工程（ＩＩＢ））。「ダイシングテープを緩める」とは、工程（ＩＩＡ）においてダイシングテープに加えられた外力を小さくすること、又は、無くすことをいう。
　ダイシングテープを緩める際には、積層体は冷却された状態であっても、冷却されていない状態であってもよい。すなわち、ダイシングテープの温度は、室温より低い温度であっても、室温以上の温度であってもよい。通常は、冷却された状態にある。
　工程（ＩＩＡ）～工程（ＩＩＣ）の間に他の任意の工程を含まない場合、工程（ＩＩＢ）によって引き伸ばされたダイシングテープを緩め始める時点から、工程（ＩＩＣ）によって再びダイシングテープを引き伸ばし始める時点までの時間が、ダイシングテープを緩める時間となる。この場合の緩める時間は、作業性の観点、又は、冷却方法によっては積層体を冷却された状態に保つという観点から、例えば、１０秒以下が好ましく、５秒以下がより好ましい。また、緩める時間は、ダイボンディングフィルムの分断性を向上させる観点から、例えば、１秒以上が好ましい。
　ダイシングテープを緩めることによって、通常、引き伸ばされたダイシングテープは収縮する。しかし、収縮することなく引き伸ばされた状態が維持される場合もある。工程（ＩＩＢ）において、ダイシングテープは、収縮しても、又は、引き伸ばされた状態が維持されていても構わない。
（工程（ＩＩＣ））
　その後、積層体６が冷却された状態でダイシングテープ３を引き伸ばし、半導体ウエハ１及びダイボンディングフィルム２を分割予定ライン４に沿ってチップ７に分割し、チップ７の間隔を広げる（工程（ＩＩＣ））。「積層体が冷却された状態」とは、上述の工程（ＩＩＡ）における状態と同様の状態をいう。また、工程（ＩＩＡ）と同様に、ダイシングテープの引き伸ばしは、ダイシングテープに外力を加えることにより行われるが、その方法は特に限定されない。外力は、ダイシングテープが面方向に引き伸ばされるように加える。本工程において、通常は、ダイシングテープを放射状に引き伸ばす。
　工程（ＩＩＣ）では、ダイシングテープを引き伸ばすことにより、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる。チップの間隔（「カーフ幅」ともいう。）は特に限定されないが、後のピックアップ工程におけるピックアップ性を向上させるという観点から、例えば、１０μｍ以上が好ましく、３０μｍ以上がより好ましく、５０μｍ以上がさらに好ましい。
　引き伸ばし時間は、特に制限されるものではない。例えば、５秒以上が好ましく、また、６０秒以下が好ましい。引き伸ばし時間は、外力を加える時間に相当する。
　引き伸ばし速度は、ダイボンディングフィルムの分断性を向上させる観点から、例えば、１０ｍｍ／秒以上が好ましく、５０ｍｍ／秒以上がより好ましい。また、引き伸ばし速度は、外周部のダイボンディングフィルムがウエハ上に飛散する不具合を抑制する観点から、例えば、４００ｍｍ／秒以下が好ましく、２００ｍｍ／秒以下がより好ましい。
　分断性を向上させる観点から、工程（ＩＩＣ）においてダイシングテープに加えられる外力は、工程（ＩＩＡ）においてダイシングテープに加えられる外力よりも大きいことが好ましい。
　ダイシングテープを引き伸ばし、緩めるという工程を繰り返し行うこと、すなわち、例えば、工程（Ｉ）の後、工程（ＩＩＡ）→工程（ＩＩＢ）→工程（ＩＩＡ）→工程（ＩＩＢ）→工程（ＩＩＣ）に従うこともできる。
　工程（ＩＩＡ）～（ＩＩＣ）は、市販のエキスパンド装置を用いて行うことができる。エキスパンド装置として、例えば、「ＭＡＥ３００」（株式会社東京精密製）、「ダイセパレータ　ＤＤＳ２３００」（株式会社ディスコ製）等が挙げられる。
　ダイシングテープを引き伸ばし、緩め、再び引き伸ばすという工程を行うことにより、ダイシングテープの延伸性が向上し、積層体が冷却された状態であってもダイシングテープが十分に延伸し、半導体ウエハ及びダイボンディングフィルムの分割を良好に行うことが可能となる。
　ステルスダイシング方式では、半導体ウエハ及びダイボンディングフィルムの切断は、次のように進むと考えられている。まず、ダイシングテープが引き伸ばされる際に半導体ウエハに外力が加わり、半導体ウエハ内部の改質部を起点として半導体ウエハの厚さ方向に割れが発生する。続いて、この割れが半導体ウエハの表面及び裏面、さらには、半導体ウエハと密着するダイボンディングフィルムにまで到達し、半導体ウエハ及びダイボンディングフィルムが破断する。
　ダイシングテープの延伸性が優れていると、半導体ウエハに加わる外力が大きくなるため、半導体ウエハ及びダイボンディングフィルムを高い歩留で切断できるものと考えられる。
　前述の図１８に示す従来のエキスパンド方法において、ダイシングテープ３の延伸性を向上させるためにダイシングテープ３を押し上げる力を大きくした場合には、いわゆるネッキング現象が発生する、破断する等の問題が生じ、ダイシングテープ３を十分に引き伸ばすことが困難である。
　ネッキング現象の発生は、分子間相互作用が低いダイシングテープ、例えば、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）などの汎用ポリオレフィン系の材料により形成されたダイシングテープを用いた場合に顕著になる。本実施形態によれば、分子間相互作用が低いダイシングテープであっても、ネッキング現象及び破断の発生を減少させ、延伸性を向上させることができる。
　例えば、本実施形態によれば、ダイシングテープの引き伸ばし量を、好ましくは１．０ｍｍ以上、より好ましくは１．５ｍｍ以上、さらに好ましくは２．０ｍｍ以上、特に好ましくは３．０ｍｍ以上にすることができる。ただし、引き伸ばし量は、ダイシングテープの破断を抑制する観点からは、６．０ｍｍ以下が好ましい。引き伸ばし量［ｍｍ］は、ダイシングテープの中心を通る直線について、「（引き伸ばし後の長さ［ｍｍ］）－（引き伸ばし前の長さ［ｍｍ］）」により求められる値である。特に限定されるものではないが、前記範囲は、好ましくは直径２００ｍｍ以上、より好ましくは直径３００ｍｍ以上の半導体ウエハの切断に特に適した値である。
　引き伸ばし量は、以下の方法によって測定できる。図１４Ａに、引き伸ばし前のダイシングテープ及び引き伸ばし後のダイシングテープの概念図（平面図及び断面図）を示す。
（１）引き伸ばし前のダイシングテープ３の中心Ｏからの距離がＬ１／２［ｍｍ］である箇所に、印Ａをつける（図１４Ａ（１））。
（２）中心Ｏを対称の中心として、印Ａと点対称となる位置に印Ｂをつける。ＡＢ間の距離Ｌ１［ｍｍ］を、「引き伸ばし前の長さ［ｍｍ］」とする（図１４Ａ（１））。
（３）本実施形態のエキスパンド方法により、ダイシングテープ３を引き伸ばす。
（４）引き伸ばし後のダイシングテープ３において、ＡＢ間の距離Ｌ２［ｍｍ］を測定し、「引き伸ばし後の長さ［ｍｍ］」とする（図１４Ａ（２））。
（５）「（引き伸ばし後の長さ［ｍｍ］）－（引き伸ばし前の長さ［ｍｍ］）」により、引き伸ばし量［ｍｍ］を求める。
　ダイシングテープの任意の一方向に対して求めた引き伸ばし量が前記範囲に入ることが好ましく、より好ましくはダイシングテープのＭＤ方向及びＴＤ方向に対して求めた引き伸ばし量の平均値が前記範囲に入ることが好ましい。
　また、例えば、本実施形態によれば、工程（ＩＩＣ）を実施した後のダイシングテープの引き伸ばし率を、好ましくは１．０％以上、より好ましくは１．５％以上、さらに好ましくは２．０％以上、特に好ましくは３．０％以上にすることができる。ただし、引き伸ばし率は、ダイシングテープの破断を抑制する観点からは、３．０％以下が好ましく、２．０％以下がより好ましい。引き伸ばし率［％］は、ダイシングテープの中心を通る直線について、「（引き伸ばし量［ｍｍ］）／（引き伸ばし前の長さ［ｍｍ］）×１００」により求められる値である。特に限定されるものではないが、前記範囲は、好ましくは直径２００ｍｍ以上、より好ましくは直径３００ｍｍ以上の半導体ウエハに特に適した値である。「引き伸ばし量［ｍｍ］」及び「引き伸ばし前の長さ［ｍｍ］」は、上述の通りである。
　ダイシングテープの任意の一方向に対して求めた引き伸ばし率が前記範囲に入ることが好ましく、より好ましくはダイシングテープのＭＤ方向及びＴＤ方向に対して求めた引き伸ばし率の平均値が前記範囲に入ることが好ましい。
　引き伸ばし量及び引き伸ばし率を測定する際に、引き伸ばし前の長さは、切断される半導体ウエハのサイズ、すなわち、ダイシングテープを貼り付ける半導体ウエハのサイズに応じて、適宜設定すればよい。例えば、直径Ｄ［ｍｍ］の半導体ウエハを切断するために用いるダイシングテープは、ＡＢ間の距離Ｌ１［ｍｍ］を、（Ｄ－５）～（Ｄ＋５）［ｍｍ］として測定した引き伸ばし量及び引き伸ばし率が、前記範囲に入ることが好ましい。一例を挙げると、直径３００ｍｍの半導体ウエハに用いるダイシングテープは、Ｌ１＝２５０ｍｍの場合に、引き伸ばし量及び引き伸ばし率が、前記範囲に入ることが好ましい。
　ダイシングテープの引き伸ばし量及び引き伸ばし率の評価には、ダイシングテープに代えてダイシングダイボンディング一体型シートを用いてもよい。ダイシングダイボンディング一体型シートを半導体ウエハが積層されていない状態でエキスパンドすると、割れの起点が存在しないことにより、通常は、ダイボンディングフィルムが切断されることなくダイシングテープと共に引き伸ばされることとなる。ダイボンディングフィルムが引き伸ばされる場合であっても、ダイシングダイボンディング一体型シートの引き伸ばし量及び引き伸ばし率をダイシングテープの引き伸ばし量及び引き伸ばし率として適用できる。
　本実施形態では、従来のエキスパンド方法と比べ、工程（ＩＩＣ）で加える外力と従来のエキスパンド方法で加える外力とを同じ大きさとした場合に、ダイシングテープの引き伸ばし量及び引き伸ばし率を、例えば、１．５倍以上、好ましくは２倍以上に大きくすることも可能である。
　本実施形態は、特別な装置を用いることなく、かつ、複雑な工程を経ることなく、簡便な工程によって市販のダイシングテープの延伸性を向上させることができる優れたエキスパンド方法である。本実施形態のエキスパンド方法によって、半導体ウエハ及びダイボンディングフィルムを良好に切断できる。
［第２の実施形態］
　第２の実施形態は、分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、ダイシングテープ、及びフレームを有する積層体を用意する工程（Ｉａ）；昇降可能なエキスパンドステージ及びフレームを固定可能な固定部材を備えたエキスパンド装置のエキスパンドステージ上に、積層体を供給する工程（Ｉｂ）；固定部材によりフレームを固定する工程（Ｉｃ）；積層体が冷却された状態でエキスパンドステージを上昇させ、ダイシングテープを引き伸ばす工程（ＩＩａ）；上昇させたエキスパンドステージを下降させ、引き伸ばしたダイシングテープを緩める工程（ＩＩｂ）；及び、積層体が冷却された状態でエキスパンドステージを上昇させ、ダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩｃ）、を有するエキスパンド方法に関する。
　図６Ａ及び図６Ｂは、エキスパンド方法の実施形態を示す概念図であり、図９は、エキスパンド方法の実施形態を示すフローチャートである。本実施形態では、昇降可能なエキスパンドステージとフレームを固定可能な固定部材とを備えたエキスパンド装置を用いる。矛盾しない範囲で、第１の実施形態に関する説明は本実施形態にも適用される。
（工程（Ｉａ））
　まず、分割予定ライン４に沿って改質部５が形成された半導体ウエハ１、ダイボンディングフィルム２、ダイシングテープ３、及びフレーム９を有する積層体６’を用意する（工程（Ｉａ）、ステップＳ１）。本実施形態における積層体６’は、分割予定ライン４に沿って改質部５が形成された半導体ウエハ１、ダイボンディングフィルム２、及びダイシングテープ３に加え、さらにフレーム９を有している。
　図８は、積層体６’の実施形態を示す平面概念図である。フレーム９は、ダイシングテープ３の半導体ウエハ１及びダイボンディングフィルム２が積層されている面に貼り付けられている。フレーム９を、ダイシングテープ３の半導体ウエハ１及びダイボンディングフィルム２が積層されている面とは反対の面に貼り付けてもよい。フレーム９としては、通常、剛性のあるリング状のフレームが用いられる。フレーム９に特に制限はなく、例えば、ステンレス、アルミニウム等の金属材料、又は、ポリカーボネート等の樹脂材料からなるフレームが挙げられる。フレーム９として、ダイシング工程において一般的に用いられる従来公知のフレームを、半導体ウエハ１のサイズに応じて適宜選択し、使用できる。
（工程（Ｉｂ））
　次に、昇降可能なエキスパンドステージ１０とフレームを固定可能な固定部材１１とを備えたエキスパンド装置のエキスパンドステージ１０上に、積層体６’を供給する（工程（Ｉｂ）、ステップＳ２）。エキスパンドステージ１０は、半導体ウエハ１よりも大きくフレーム９よりも小さい径を有する円柱状のステージであり、昇降させることが可能である。エキスパンドステージ１０を、内部又は外部に冷却機（図示せず）を備えたものとすることもできる。固定部材１１は、フレーム９を所定の位置に固定するための部材であり、その形状は特に限定されない。例えば、フレーム９を上下で挟むことが可能な形状とすることができる。エキスパンドステージ１０は、その上部表面が、エキスパンド装置に供給された積層体６’の裏面（ダイシングテープ側の面）と同一か、又は、下に位置するように配置されている。
　積層体６’を供給する際には、図６Ａに示すように、フレーム９を固定部材１１に支持させる。エキスパンドステージ１０上に積層体６’を供給する態様には、エキスパンドステージ１０が配置されている位置によって、エキスパンドステージ１０と積層体６’とが接触する態様と、接触しない態様とが含まれる。図６Ａには後者を示す。これらのいずれの態様においても、エキスパンドステージ１０の径内に半導体ウエハ１が位置するように積層体６’を供給する。
（工程（Ｉｃ））
　エキスパンドステージ１０上に積層体６’を供給した後、フレーム９を固定部材１１により固定する（工程（Ｉｃ）、ステップＳ３）。図６Ａでは、フレーム９は固定部材１１により挟み込まれる。
（工程（ＩＩａ））
　次に、積層体６’が冷却された状態でエキスパンドステージ１０を上昇させダイシングテープ３を押し上げることにより、ダイシングテープ３を放射状に引き伸ばす（工程（ＩＩａ）、ステップＳ４）。冷却の方法は特に限定されないが、エキスパンドステージ１０が冷却機（図示せず）を備えたものである場合、積層体６’がエキスパンドステージ１０に近接又は接触することにより、積層体６’の温度は室温より低くなり、積層体６’は冷却された状態となる。
　エキスパンドステージ１０が冷却機を備えたものである場合、エキスパンドステージ１０の上部表面の温度は、ダイボンディングフィルムの分断性を向上させる観点から、例えば、１０℃以下が好ましく、０℃以下がより好ましく、－５℃以下がさらに好ましく、－１０℃以下が特に好ましい。
　一般的に、市販のエキスパンド装置にはエキスパンドステージ１０の上昇量を予め設定することができる手段が設けられている。この手段における設定値（「上昇量の設定値」ともいう。）は、ダイボンディングフィルムの分断性を向上させる観点から、例えば、５ｍｍ以上が好ましく、７ｍｍ以上がより好ましく、１０ｍｍ以上がさらに好ましい。また、ダイシングテープの破断を抑制する観点から、例えば、１５ｍｍ以下が好ましい。なお、市販のエキスパンド装置では、通常、エキスパンドステージ１０上に積層体６’が供給されていない状態でエキスパンドステージ１０を上昇させた場合、「上昇量の設定値」とおりの上昇量が得られる。なお、上昇量の設定値とは、「（エキスパンドステージ１０の全上昇量）－（エキスパンドステージ１０が積層体６’の裏面に接するまでの上昇量）」に対する設定値である（図６Ａのｈ１、図６Ｂのｈ２）。
　また、一般的に、市販のエキスパンド装置にはエキスパンドステージ１０を上昇させる速度を予め設定することができる手段が設けられている。この手段における設定値（「上昇速度の設定値」ともいう。）は、ダイボンディングフィルムの分断性を向上させる観点から、例えば、１０ｍｍ／秒以上が好ましく、５０ｍｍ／秒以上がより好ましい。また、上昇速度の設定値は、外周部のダイボンディングフィルムが半導体ウエハ上に飛散する不具合を抑制する観点から、例えば、４００ｍｍ／秒以下が好ましく、２００ｍｍ／秒以下がより好ましい。なお、市販のエキスパンド装置では、通常、エキスパンドステージ１０上に積層体６’が供給されていない状態でエキスパンドステージ１０を上昇させた場合、「上昇速度の設定値」とおりの上昇速度が得られる。
（工程（ＩＩｂ））
　工程（ＩＩａ）の後、上昇させたエキスパンドステージ１０を下降させ、引き伸ばしたダイシングテープ３を緩める（工程（ＩＩｂ）、ステップＳ５）。エキスパンドステージ１０は、元の位置、すなわち、上昇させる前と同じ位置まで下降させても、あるいは、上昇させた位置と元の位置との間の任意の位置まで下降させても、どちらでも構わない。好ましくは、図６Ｂに示すように、エキスパンドステージ１０を、元の位置にまで下降させる。
（工程（ＩＩｃ））
　その後、積層体６’が冷却された状態でエキスパンドステージ１０を上昇させ、ダイシングテープ３を押し上げることにより、ダイシングテープ３を放射状に引き伸ばす。これにより、半導体ウエハ１及びダイボンディングフィルム２を分割予定ライン４に沿ってチップ７に分割し、チップの間隔を広げる（工程（ＩＩｃ）、ステップＳ６）。冷却の方法は、上述の工程（ＩＩａ）と同様である。
　エキスパンドステージ１０の上昇量の設定値は、ダイボンディングフィルムの分断性を向上させる観点から、例えば、５ｍｍ以上が好ましく、７ｍｍ以上がより好ましく、１０ｍｍ以上がさらに好ましい。また、ダイシングテープの破断を抑制する観点から、例えば、１８ｍｍ以下が好ましく、１５ｍｍ以下がより好ましい。
　また、エキスパンドステージ１０の上昇速度の設定値は、ダイボンディングフィルムの分断性を向上させる観点から、例えば、１０ｍｍ／秒以上が好ましく、５０ｍｍ／秒以上がより好ましい。また、上昇速度の設定値は、外周部のダイボンディングフィルムがウエハ上に飛散する不具合を抑制することの観点から、例えば、４００ｍｍ／秒以下が好ましく、２００ｍｍ／秒以下がより好ましい。
　特に限定されるものではないが、工程（ＩＩａ）及び工程（ＩＩｃ）における上昇量の設定値及び上昇速度の設定値は、好ましくは直径２００ｍｍ以上、より好ましくは直径３００ｍｍ以上の半導体ウエハに特に適した値である。上昇量の設定値及び上昇速度の設定値は、半導体ウエハの直径、エキスパンドステージの直径、チップサイズ、カーフ幅などを考慮して適宜、定めることができる。
　本実施形態においては、ダイボンディングフィルムの分断性を向上させる観点から、工程（ＩＩｃ）におけるエキスパンドステージ１０の上昇量の設定値を、工程（ＩＩａ）におけるエキスパンドステージ１０の上昇量の設定値と同じか又はそれより大きくすることが好ましい。好ましくは、工程（ＩＩｃ）におけるエキスパンドステージ１０の上昇量の設定値を、工程（ＩＩａ）におけるエキスパンドステージ１０の上昇量の設定値の１．０倍以上、より好ましくは１．５倍以上、さらに好ましくは２．０倍以上とする。
（工程（ＩＩｄ））
　工程（ＩＩｃ）の後、ダイシングテープ３の引き伸ばされた状態を維持するための工程を有していてもよい（工程（ＩＩｄ）、ステップＳ７）。引き伸ばされた状態を維持するための方法としては、例えば、フレーム９とは別のフレームにダイシングテープ３を貼り付ける方法、ダイシングテープ３の半導体ウエハ１より外側の部分を熱収縮させる方法などがある。熱収縮の際のダイシングテープの加熱温度は特に限定されないが、例えば８０℃程度である。
［第３の実施形態］
　第３の実施形態は、分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、ダイシングテープ、及びフレームを有する積層体を用意する工程（Ｉａ’）；昇降可能なエキスパンドリング及びフレームを固定可能な固定部材を備えたエキスパンド装置のエキスパンドリング上に、積層体を供給する工程（Ｉｂ’）、固定部材によりフレームを固定する工程（Ｉｃ’）；積層体が冷却された状態でエキスパンドリングを上昇させ、ダイシングテープを引き伸ばす工程（ＩＩａ’）；上昇させたエキスパンドリングを下降させ、引き伸ばしたダイシングテープを緩める工程（ＩＩｂ’）；及び、積層体が冷却された状態でエキスパンドリングを上昇させ、ダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩｃ’）、を有するエキスパンド方法に関する。
　図７Ａ及び図７Ｂは、エキスパンド方法の実施形態を示す概念図である。本実施形態では、昇降可能なエキスパンドリングとフレームを固定可能な固定部材とを備えたエキスパンド装置を用いる。第２の実施形態とは、昇降可能なエキスパンドステージに換え昇降可能なエキスパンドリングを用いるという点で相違する。工程（Ｉａ’）は工程（Ｉａ）と同じ工程である。矛盾しない範囲で、第１及び第２の実施形態に関する説明は本実施形態にも適用され、第２の実施形態におけるエキスパンドステージに関する説明はエキスパンドリングにも適用される。
（工程（Ｉｂ’））
　本実施形態においては、昇降可能なエキスパンドリング１２とフレームを固定可能な固定部材１１とを備えたエキスパンド装置のエキスパンドリング１２上に、積層体６’を供給する（工程（Ｉｂ’））。エキスパンドリング１２は、半導体ウエハ１よりも大きい内径を有し、かつ、フレーム９よりも小さい外径を有するリングであり、昇降させることが可能である。エキスパンドリング１２は、その上部表面が、エキスパンド装置に供給された積層体６’の裏面（ダイシングテープ側の面）と同一か、又は、下に位置するように配置されている。
　積層体６’を供給する際には、図７Ａに示すように、フレーム９を固定部材１１に支持させる。エキスパンドリング１２上に積層体６’を供給する態様には、エキスパンドリング１２が配置されている位置によって、エキスパンドリング１２と積層体６’とが接触する態様と、接触しない態様とが含まれる。図７Ａには前者を示す。いずれの態様においても、エキスパンドリング１２の外径内に半導体ウエハ１が位置するように積層体６’を供給する。
（工程（Ｉｃ’））
　エキスパンドリング１２上に積層体を供給した後、フレーム９を固定部材１１により固定する（工程（Ｉｃ））。図７Ａでは、フレーム９は固定部材１１により挟み込まれる。
（工程（ＩＩａ’））
　次に、積層体６’が冷却された状態でエキスパンドリング１２を上昇させダイシングテープ３を押し上げることにより、ダイシングテープ３を放射状に引き伸ばす（工程（ＩＩａ’））。冷却の方法は特に限定されないが、エキスパンドリング１２の内側に、冷却機を備えたクーリングステージ１０’を設け、クーリングステージ１０’により冷却する方法が挙げられる。積層体６’がクーリングステージ１０’に近接又は接触することにより、積層体６’の温度は室温より低くなり、積層体６’は冷却された状態となる。
　クーリングステージ１０’の上部表面の温度は、第２の実施形態におけるエキスパンドステージ１０の上部表面の温度と同様の範囲に設定することが好ましい。
（工程（ＩＩｂ’））
　工程（ＩＩａ’）の後、上昇させたエキスパンドリング１２を下降させ、引き伸ばしたダイシングテープ３を緩める（工程（ＩＩｂ’））。
（工程（ＩＩｃ’））
　その後、積層体が冷却された状態でエキスパンドリング１２を上昇させ、ダイシングテープ３を押し上げることにより、ダイシングテープ３を放射状に引き伸ばす。これにより、半導体ウエハ１及びダイボンディングフィルム２を分割予定ライン４に沿ってチップ７に分割し、チップの間隔を広げる（工程（ＩＩｃ’））。冷却の方法は、上述の工程（ＩＩａ’）における方法と同様である。
（工程（ＩＩｄ’））
　工程（ＩＩｃ’）の後、ダイシングテープ３の引き伸ばされた状態を維持するための工程を有していてもよい（工程（ＩＩｄ’））。
［第４の実施形態］
　第４の実施形態は、分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、及びダイシングテープを有する積層体を用意する工程（Ｉ）；ダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩ）；チップをダイシングテープからピックアップする工程（ＩＩＩ）；及び、チップを被着体にダイボンディングする工程（ＩＶ）を有し、工程（Ｉ）及び工程（ＩＩ）が、上記いずれかの実施形態のエキスパンド方法により行われる半導体装置の製造方法に関する。
　本実施形態は、工程（Ｉ）～工程（ＩＶ）をこの順に有する。各工程の前後に任意の工程、例えば、保護シートを剥離する工程、搬送工程、検査又は確認の工程、ワイヤボンディング工程、モールド工程等を含むことも可能である。工程（Ｉ）及び工程（ＩＩ）は、前述の工程（Ｉ）～（ＩＩＣ）、工程（Ｉａ）～（ＩＩｃ）、又は工程（Ｉａ’）～（ＩＩｃ’）のとおりである。
（工程（ＩＩＩ））
　半導体ウエハ１及びダイボンディングフィルム２をチップに分割後、チップ７をダイシングテープ３からピックアップする（工程（ＩＩＩ））。図１０は、ピックアップ工程の実施形態を示す概念図である。図１０では、コレット１３及び針扞１４を用いてチップ７をダイシングテープ３から剥離し、チップ７（半導体チップ７ａ及びこれに接着している個片化されたダイボンディングフィルム７ｂ）を得る。
　ダイシングテープに紫外線硬化型粘着剤を使用している場合は、工程（ＩＩＩ）を行う前にダイシングテープに紫外線を照射し、紫外線硬化型粘着剤を硬化させてもよい。これにより、ダイシングテープとダイボンディングフィルムとの密着力が低下することになり、ダイシングテープとダイボンディングフィルムとの間での剥離を容易に進めることが可能となる。
（工程（ＩＶ））
　次に、チップ７を被着体１５にダイボンディングする（工程（ＩＶ））。図１１は、ダイボンディング工程の実施形態を示す概念図である。図１１では、コレット１３を用いてチップ７を、ダイボンディングフィルム７ｂが被着体１５に接するように被着体１５に載せる。チップ７を被着体１５に載せた後、通常、ダイボンディングフィルムを加熱し、硬化させる。
　本実施形態によれば、特別な装置を用いることなく、また、複雑な工程を経ることなく、簡便な工程によって半導体装置を効率よく製造できる。
［第５の実施形態］
　第５の実施形態は、被着体と、当該被着体に接着されたチップとを有する半導体装置であって、上記実施形態の半導体装置の製造方法により製造された半導体装置に関する。
　被着体としては、半導体チップ搭載用支持部材、他の半導体チップ等が挙げられる。半導体装置の具体例として、半導体チップ搭載用支持部材に少なくとも１つの半導体チップが搭載されており、半導体チップと半導体チップ搭載用支持部材とがダイボンディングフィルムを介して接着されている半導体装置（図１２）；半導体チップ搭載用支持部材に少なくとも２つの半導体素子が搭載されており、半導体チップ搭載用支持部材と半導体チップ、又は、２つの半導体チップ同士がダイボンディングフィルムを介して接着されている半導体装置（図１３）等が挙げられる。
　半導体チップ搭載用支持部材としては、例えば、４２アロイリードフレーム、銅リードフレーム等のリードフレーム；ポリイミド樹脂、エポキシ樹脂等からなるプラスチックフィルム；ガラス不織布基材で強化されたポリイミド樹脂、エポキシ樹脂等のプラスチック；アルミナ等のセラミックス；表面に有機レジスト層が設けられた有機基板；配線付き有機基板等が挙げられる。ここで、有機基板とは、主として、ガラス繊維により強化された樹脂、熱可塑性樹脂及び熱硬化性樹脂等の有機材料からなる基板を意味する。
　図１２は、半導体装置の一実施形態を示す断面概念図である。図１２に示す半導体装置２１は、半導体チップ７ａが、ダイボンディングフィルム７ｂを介して半導体チップ搭載用支持部材２２に接着されている。半導体チップ７ａの接続端子（図示せず）がワイヤ２３を介して外部接続端子（図示せず）と電気的に接続されている。さらに、半導体チップ７ａ、ワイヤ２３等が、封止材２４によって封止された構成を有している。
　図１３は、半導体装置の他の実施形態を示す断面概念図である。図１３に示す半導体装置２１’は、半導体チップ搭載用支持部材２２上に複数の半導体チップ７ａが積層された構造の３Ｄパッケージの半導体装置（Ｓｔａｃｋｅｄ－ＰＫＧ）である。図１３では、一段目の半導体チップ７ａがダイボンディングフィルム７ｂを介して半導体チップ搭載用支持部材２２に接着されている。半導体チップ７ａの上に別の半導体チップ７ａがダイボンディングフィルム７ｂを介して接着されている。さらに、全体が封止材２４によって封止された構成を有している。半導体チップ７ａの接続端子（図示せず）は、ワイヤ２３を介して外部接続端子２５と電気的に接続されている。
　本実施形態の半導体装置は、市販のダイボンディングフィルムを用い、簡便な製造工程によって、効率よく製造された半導体装置である。
　以上、図面を参照しながら本発明の実施形態について説明したが、本発明は以上に説明した実施形態に限られるものではない。例えば、上記第２及び第３の実施形態において、エキスパンドステージ及びエキスパンドリングを上昇させることによりダイシングテープを引き伸ばす例を述べたが、代わりにフレームを固定可能な固定部材を下降させることによりダイシングテープを引き伸ばしてもよい。また、それぞれの実施形態を実施可能な範囲で、以上で説明した部材、例えば、積層体、エキスパンドステージ、エキスパンドリング、固定部材の形状及び材質等を変更することも可能である。
　次に、本発明を実施例に基づいて説明するが、本発明はこれら実施例に限定されるものではない。
（実施例１）
　剥離基材（ポリエチレンテレフタレートフィルム、厚さ３８μｍ）付きダイボンディングフィルム（ＤＡＦ）（熱硬化型エポキシ樹脂含有接着剤、厚さ２０μｍ、直径３３５ｍｍ）と、基材フィルム（ポリオレフィン系フィルム、厚さ８０μｍ、直径３７０ｍｍ）及び粘着剤（感圧型粘着剤、厚さ２０μｍ）からなるダイシングテープ（ＤＣＴ）とを、ダイボンディングフィルムと粘着剤とが接するように貼り合わせ、ダイシングダイボンディング一体型シートを得た。
［評価］
　得られたダイシングダイボンディング一体型シートを使用して、冷却時のダイシングテープの延伸性を評価した。図１４Ｂに、評価に用いたダイシングダイボンディング一体型シートの平面概念図を示す。ダイシングダイボンディング一体型シートには、剥離基材を剥がした後、リング状フレーム（内径３５０ｍｍ）が貼り付けられている。
　ダイシングダイボンディング一体型シートの中心から基材フィルムのＭＤ方向（Ｍａｃｈｉｎｅ　Ｄｉｒｅｃｔｉｏｎ、フィルムの流れ方向）への距離が、５０ｍｍ、７５ｍｍ、及び１２５ｍｍである箇所に、油性ペンを用いて印をつけた。印は、各距離につき、中心を挟んだ２箇所につけた。２箇所間の距離は、それぞれ１００ｍｍ、１５０ｍｍ、及び２５０ｍｍとなる。このときの距離を、「引き伸ばし前の長さ」とする。
　同様に、中心から基材フィルムのＴＤ方向（Ｔｒａｎｓｖｅｒｓｅ　Ｄｉｒｅｃｔｉｏｎ、フィルムの幅方向）への距離が、５０ｍｍ、７５ｍｍ、及び１２５ｍｍである箇所にも、油性ペンを用いて印をつけた。
　半導体ウエハが積層されていない以外は図６Ａ及び図６Ｂの工程（ＩＩａ）～（ＩＩｃ）に示す方法と同様の方法に沿って、エキスパンドを実施した。具体的には、昇降可能であり、かつ、冷却機を備えたエキスパンドステージ（直径３４５ｍｍ）と、リング状フレームを固定可能な固定部材とを備えたエキスパンド装置（日立化成株式会社製）を用いてダイシングテープを引き伸ばした。リング状フレームを固定部材により固定する際には、ダイシングダイボンディング一体型シートの中心をエキスパンドステージの中心に一致させた。なお、ここでは半導体ウエハを用いなかったために、ダイボンディングフィルムは切断されることなく、ダイシングテープと共に引き伸ばされた。
　エキスパンド条件は以下のとおりである。
　工程（ＩＩａ）：
　　　エキスパンドステージの上昇量の設定値　８ｍｍ（ｈ１）
　　　エキスパンドステージの上昇速度の設定値　１００ｍｍ／秒
　　　エキスパンドステージの上部表面の温度　－１０℃
　　　ダイシングダイボンディング一体型シート表面温度　－１０℃
　工程（ＩＩｂ）：
　　　ダイシングテープを緩める時間　１秒
　工程（ＩＩｃ）：
　　　エキスパンドステージの上昇量の設定値　１５ｍｍ（ｈ２）
　　　エキスパンドステージの上昇速度の設定値　１００ｍｍ／秒
　　　エキスパンドステージの上部表面の温度　０℃
　　　ダイシングダイボンディング一体型シート表面温度　０℃
　エキスパンドステージの上部表面の温度及びダイシングダイボンディング一体型シートの表面温度は、レーザ温度計（株式会社エー・アンド・デイ製「非接触型放射温度計」）を用いて測定した値である。
　工程（ＩＩｃ）を実施した後、ＭＤ方向及びＴＤ方向それぞれについて、上述のダイシングダイボンディング一体型シートの中心を挟んだ２箇所間の距離を測定した（０．５ｍｍ刻み）。このときの距離を「引き伸ばし後の長さ」とする。「引き伸ばし前の長さ」と「引き伸ばし後の長さ」とにより、ダイシングテープの引き伸ばし量及び引き伸ばし率を求めた。評価結果を表１に示す。
　引き伸ばし量［ｍｍ］は、ＭＤ方向及びＴＤ方向それぞれについて、「（引き伸ばし後の長さ［ｍｍ］）－（引き伸ばし前の長さ［ｍｍ］）」により求めた値であり、引き伸ばし量平均値は、ＭＤ方向及びＴＤ方向の引き伸ばし量の算術平均値である。また、引き伸ばし率［％］は、ＭＤ方向及びＴＤ方向それぞれについて、「（引き伸ばし量［ｍｍ］）／（引き伸ばし前の長さ［ｍｍ］）×１００」により求めた値であり、引き伸ばし率平均値は、ＭＤ方向及びＴＤ方向の引き伸ばし率の算術平均値である。
（比較例１）
　引き伸ばし方法を変更した以外は実施例１と同様にして、ダイシングテープの延伸性を評価した。比較例１では、半導体ウエハが積層されていない以外は図１８の工程（ｉｉ）に示す方法と同様の方法に沿って、エキスパンドを実施した。具体的には、昇降可能であり、かつ、冷却機を備えたエキスパンドステージ、及びリング状フレームを固定可能な固定部材を備えたエキスパンド装置（日立化成株式会社製）を用いてダイシングテープを引き伸ばした。
　エキスパンド条件は以下のとおりである。
　工程（ｉｉ）：
　　　エキスパンドステージの上昇量の設定値　１５ｍｍ
　　　エキスパンドステージの上昇速度の設定値　１００ｍｍ／秒
　　　エキスパンドステージの上部表面の温度　０℃
　　　ダイシングダイボンディング一体型シート表面温度　０℃
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、本発明の実施形態のエキスパンド方法によりダイシングテープの延伸性を大きくすることができた。
（実施例２）
　実施例１と同様に、ダイシングダイボンディング一体型シートを得た。また、シリコンウエハ（厚さ５０μｍ、直径３００ｍｍ）をレーザダイシングソー「ＤＦＬ７３６０」（株式会社ディスコ製）によって上述のレーザ加工条件で加工し、分割予定ライン（ライン間の間隔１０ｍｍ）に沿って改質部が形成されたシリコンウエハを得た。その後、シリコンウエハに、剥離基材を剥離したダイシングダイボンディング一体型シートを、ダイボンディングフィルムとシリコンウエハの裏面とが接するように貼り付けた。さらに、ダイシングダイボンディング一体型シートにリング状フレーム（内径３５０ｍｍ）を貼り付け、図８に示す積層体を得た。
［評価］
　得られた積層体を使用して、半導体ウエハ及びダイボンディングフィルムの切断性を評価した。評価結果を表２に、半導体ウエハの写真を図１５に示す。
　図６Ａ及び図６Ｂの工程（ＩＩａ）～（ＩＩｃ）に示す方法と同様の方法に沿って、エキスパンドを実施した。具体的には、昇降可能であり、かつ、冷却機を備えたエキスパンドステージ（直径３３０ｍｍ）と、リング状フレームを固定可能な固定部材とを備えたエキスパンド装置「ダイセパレータ　ＤＤＳ２３００」（株式会社ディスコ製）を用いてダイシングテープを引き伸ばした。リング状フレームを固定部材により固定する際には、半導体ウエハの中心をエキスパンドステージの中心に一致させた。引き伸ばし後、ダイシングテープの半導体ウエハより外側の部分を熱収縮（ダイシングテープ温度８０℃）させた。
　エキスパンド条件は以下のとおりである。
　工程（ＩＩａ）：
　　　エキスパンドステージの上昇量の設定値　８ｍｍ（ｈ１）
　　　エキスパンドステージの上昇速度の設定値　１００ｍｍ／秒
　　　エキスパンドステージの上部表面温度　－１０℃
　工程（ＩＩｂ）：
　　　ダイシングテープを緩める時間　１秒
　工程（ＩＩｃ）：
　　　エキスパンドステージの上昇量の設定値　１２ｍｍ（ｈ２）
　　　エキスパンドステージの上昇速度の設定値　１００ｍｍ／秒
　　　エキスパンドステージの上部表面温度　－１０℃
　エキスパンドステージの上部表面の温度は、レーザ温度計（株式会社エー・アンド・デイ製「非接触型放射温度計」）を用いて測定した値である。
　工程（ＩＩｃ）を実施した後、半導体ウエハ及びダイボンディングフィルムの切断率を評価した。半導体ウエハ及びダイボンディングフィルムの切断率［％］は、「（切断ライン数）／（全ライン数）×１００」により求めた値である。ここで、「全ライン数」は、全ての分割予定ラインを合計した数であり、「切断ライン数」は、分割予定ラインの全長に亘って、半導体ウエハが切断され１０μｍ以上のカーフ幅が得られたラインを合計した数である。
（実施例３）
　エキスパンド条件を変更した以外は、実施例２と同様に、ダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムとを切断し、評価を行った。評価結果を表２に、半導体ウエハの写真を図１６に示す。
　エキスパンド条件は以下のとおりである。
　工程（ＩＩａ）：
　　　エキスパンドステージの上昇量の設定値　８ｍｍ（ｈ１）
　　　エキスパンドステージの上昇速度の設定値　１００ｍｍ／秒
　　　エキスパンドステージの上部表面温度　－１０℃
　工程（ＩＩｂ）：
　　　ダイシングテープを緩める時間　１秒
　工程（ＩＩｃ）：
　　　エキスパンドステージの上昇量の設定値　１５ｍｍ（ｈ２）
　　　エキスパンドステージの上昇速度の設定値　１００ｍｍ／秒
　　　エキスパンドステージの上部表面温度　－１０℃
（比較例２）
　引き延ばし方法を変更した以外は実施例２と同様にして、ダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムとを切断し、評価を行った。比較例２では、図１８の工程（ｉｉ）に示す方法と同様の方法に沿って、エキスパンドを実施した。評価結果を表２に、半導体ウエハの写真を図１７に示す。
　エキスパンド条件は以下のとおりである。
　工程（ｉｉ）：
　　　エキスパンドステージの上昇量の設定値　１５ｍｍ
　　　エキスパンドステージの上昇速度の設定値　１００ｍｍ／秒
　　　エキスパンドステージの上部表面温度　－１０℃
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、本発明の実施形態のエキスパンド方法により半導体ウエハ及びダイボンディングフィルムの分断率を大きくすることができた。本発明の実施形態のエキスパンド方法を用いることにより、半導体ウエハ及びダイボンディングフィルムを歩留よく切断でき、半導体装置を効率よく製造できる。
１　半導体ウエハ
１ａ　回路が形成されている面
１ｂ　回路が形成されていない面
２　ダイボンディングフィルム
３　ダイシングテープ
４　分割予定ライン
５　改質部
６，６’　積層体
７　チップ
７ａ　半導体チップ
７ｂ　個片化されたダイボンディングフィルム
８　ダイシングダイボンディング一体型シート
９　フレーム
１０　エキスパンドステージ
１０’　クーリングステージ
１１　固定部材
１２　エキスパンドリング
１３　コレット
１４　針扞
１５　被着体
２１、２１’　半導体装置
２２　半導体チップ搭載用支持部材
２３　ワイヤ
２４　封止材
２５　外部接続端子
Ｏ　ダイボンディングフィルムの中心
Ａ，Ｂ　印
Ｌ１　引き伸ばし前の長さ
Ｌ２　引き伸ばし後の長さ
ｈ１　エキスパンドステージの上昇量（工程（ＩＩａ））
ｈ２　エキスパンドステージの上昇量（工程（ＩＩｃ））

Claims (6)

  1. 　分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、及びダイシングテープを有する積層体を用意する工程（Ｉ）、
    　積層体が冷却された状態でダイシングテープを引き伸ばす工程（ＩＩＡ）、
    　引き伸ばしたダイシングテープを緩める工程（ＩＩＢ）、及び
    　積層体が冷却された状態でダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩＣ）、
    　を含むエキスパンド方法。
  2. 　分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、ダイシングテープ、及びフレームを有する積層体を用意する工程（Ｉａ）、
    　昇降可能なエキスパンドステージ及びフレームを固定可能な固定部材を備えたエキスパンド装置のエキスパンドステージ上に、積層体を供給する工程（Ｉｂ）、
    　固定部材によりフレームを固定する工程（Ｉｃ）、
    　積層体が冷却された状態でエキスパンドステージを上昇させ、ダイシングテープを引き伸ばす工程（ＩＩａ）、
    　上昇させたエキスパンドステージを下降させ、引き伸ばしたダイシングテープを緩める工程（ＩＩｂ）、及び
    　積層体が冷却された状態でエキスパンドステージを上昇させ、ダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩｃ）、
    　を含む請求項１に記載のエキスパンド方法。
  3. 　分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、ダイシングテープ、及びフレームを有する積層体を用意する工程（Ｉａ’）、
    　昇降可能なエキスパンドリング及びフレームを固定可能な固定部材を備えたエキスパンド装置のエキスパンドリング上に、積層体を供給する工程（Ｉｂ’）、
    　固定部材によりフレームを固定する工程（Ｉｃ’）、
    　積層体が冷却された状態でエキスパンドリングを上昇させ、ダイシングテープを引き伸ばす工程（ＩＩａ’）、
    　上昇させたエキスパンドリングを下降させ、引き伸ばしたダイシングテープを緩める工程（ＩＩｂ’）、及び
    　積層体が冷却された状態でエキスパンドリングを上昇させ、ダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩｃ’）、
    　を含む請求項１に記載のエキスパンド方法。
  4. 　ダイシングテープの引き伸ばしがダイシングテープに外力を加えることにより行われ、工程（ＩＩＣ）においてダイシングテープに加えられる外力が、工程（ＩＩＡ）においてダイシングテープに加えられる外力よりも大きい請求項１に記載のエキスパンド方法。
  5. 　分割予定ラインに沿って改質部が形成された半導体ウエハ、ダイボンディングフィルム、及びダイシングテープを有する積層体を用意する工程（Ｉ）、
    　ダイシングテープを引き伸ばし、半導体ウエハ及びダイボンディングフィルムを分割予定ラインに沿ってチップに分割し、チップの間隔を広げる工程（ＩＩ）、
    　チップをダイシングテープからピックアップする工程（ＩＩＩ）、及び
    　チップを被着体にダイボンディングする工程（ＩＶ）を含み、
    　工程（Ｉ）及び工程（ＩＩ）が、請求項１～４いずれかに記載のエキスパンド方法により行われる半導体装置の製造方法。
  6. 　被着体と、当該被着体に接着されたチップとを有する半導体装置であって、請求項５に記載の半導体装置の製造方法により製造された半導体装置。
PCT/JP2013/084879 2012-12-26 2013-12-26 エキスパンド方法、半導体装置の製造方法、及び半導体装置 Ceased WO2014104189A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN201810579807.3A CN108807253B (zh) 2012-12-26 2013-12-26 扩展方法、半导体装置的制造方法、及半导体装置
KR1020157016202A KR101785817B1 (ko) 2012-12-26 2013-12-26 익스팬드 방법, 반도체 장치의 제조방법, 및 반도체 장치
KR1020187026802A KR102047347B1 (ko) 2012-12-26 2013-12-26 익스팬드 방법, 반도체 장치의 제조방법, 및 반도체 장치
JP2014554543A JP6052304B2 (ja) 2012-12-26 2013-12-26 エキスパンド方法、半導体装置の製造方法、及び半導体装置
CN201380067782.4A CN104871295B (zh) 2012-12-26 2013-12-26 扩展方法、半导体装置的制造方法、及半导体装置
KR1020177027770A KR101903312B1 (ko) 2012-12-26 2013-12-26 익스팬드 방법, 반도체 장치의 제조방법, 및 반도체 장치
US14/655,079 US10008405B2 (en) 2012-12-26 2013-12-26 Expansion method, method for manufacturing semiconductor device, and semiconductor device
US15/983,158 US10403538B2 (en) 2012-12-26 2018-05-18 Expansion method, method for manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012282785 2012-12-26
JP2012-282785 2012-12-26

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/655,079 A-371-Of-International US10008405B2 (en) 2012-12-26 2013-12-26 Expansion method, method for manufacturing semiconductor device, and semiconductor device
US15/983,158 Continuation US10403538B2 (en) 2012-12-26 2018-05-18 Expansion method, method for manufacturing semiconductor device, and semiconductor device

Publications (1)

Publication Number Publication Date
WO2014104189A1 true WO2014104189A1 (ja) 2014-07-03

Family

ID=51021263

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/084879 Ceased WO2014104189A1 (ja) 2012-12-26 2013-12-26 エキスパンド方法、半導体装置の製造方法、及び半導体装置

Country Status (6)

Country Link
US (2) US10008405B2 (ja)
JP (1) JP6052304B2 (ja)
KR (3) KR101903312B1 (ja)
CN (2) CN108807253B (ja)
TW (1) TWI553721B (ja)
WO (1) WO2014104189A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016021513A (ja) * 2014-07-15 2016-02-04 三菱電機株式会社 半導体ウエハエキスパンド装置及び方法
CN105990187A (zh) * 2014-09-17 2016-10-05 株式会社东芝 半导体制造装置及半导体装置的制造方法
JP2018125521A (ja) * 2017-01-30 2018-08-09 グンゼ株式会社 ダイシング用基体フィルム
JP2018190885A (ja) * 2017-05-10 2018-11-29 リンテック株式会社 離間装置および離間方法
JP6535138B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ
WO2019187186A1 (ja) * 2018-03-28 2019-10-03 古河電気工業株式会社 半導体加工用テープ
WO2019187187A1 (ja) * 2018-03-28 2019-10-03 古河電気工業株式会社 半導体加工用テープ
WO2019187184A1 (ja) * 2018-03-28 2019-10-03 古河電気工業株式会社 半導体加工用テープ
WO2019187185A1 (ja) * 2018-03-28 2019-10-03 古河電気工業株式会社 半導体加工用テープ
KR20210015888A (ko) * 2019-05-29 2021-02-10 후루카와 덴키 고교 가부시키가이샤 유리 가공용 테이프
DE102015106448B4 (de) 2015-04-27 2022-09-01 Infineon Technologies Ag Verfahren zum Ablösen von Halbleitermaterial von einem Träger und Vorrichtung zum Ausführen des Verfahrens
JP2023005232A (ja) * 2021-06-28 2023-01-18 株式会社ディスコ 拡張方法及び拡張装置
WO2023209872A1 (ja) * 2022-04-27 2023-11-02 ヤマハ発動機株式会社 エキスパンド装置、半導体チップの製造方法および半導体チップ

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098452A (ja) * 2015-11-26 2017-06-01 株式会社ディスコ 洗浄方法
DE102016211044B4 (de) 2016-06-21 2024-02-15 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Waferbearbeitungssystem
US10181653B2 (en) 2016-07-21 2019-01-15 Infineon Technologies Ag Radio frequency system for wearable device
US10218407B2 (en) 2016-08-08 2019-02-26 Infineon Technologies Ag Radio frequency system and method for wearable device
DE102017215354B4 (de) 2016-10-14 2021-10-07 Infineon Technologies Ag Halbleiter und verfahren zum herstellen von halbleiterbauelementen
US10466772B2 (en) 2017-01-09 2019-11-05 Infineon Technologies Ag System and method of gesture detection for a remote device
DE102017201154B4 (de) 2017-01-25 2025-02-27 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Waferbearbeitungssystem
US10505255B2 (en) 2017-01-30 2019-12-10 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
CN108807201B (zh) * 2017-05-03 2023-04-14 叶秀慧 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构
JP7173000B2 (ja) * 2017-05-22 2022-11-16 昭和電工マテリアルズ株式会社 半導体装置の製造方法及びエキスパンドテープ
US10373869B2 (en) * 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US10602548B2 (en) 2017-06-22 2020-03-24 Infineon Technologies Ag System and method for gesture sensing
JP7041341B2 (ja) * 2017-09-29 2022-03-24 日亜化学工業株式会社 発光素子の製造方法
US10079169B1 (en) 2017-10-30 2018-09-18 Micron Technology, Inc. Backside stealth dicing through tape followed by front side laser ablation dicing process
US10746625B2 (en) 2017-12-22 2020-08-18 Infineon Technologies Ag System and method of monitoring a structural object using a millimeter-wave radar sensor
US11278241B2 (en) 2018-01-16 2022-03-22 Infineon Technologies Ag System and method for vital signal sensing using a millimeter-wave radar sensor
US11346936B2 (en) 2018-01-16 2022-05-31 Infineon Technologies Ag System and method for vital signal sensing using a millimeter-wave radar sensor
US10795012B2 (en) 2018-01-22 2020-10-06 Infineon Technologies Ag System and method for human behavior modelling and power control using a millimeter-wave radar sensor
FR3077423B1 (fr) * 2018-01-30 2020-11-27 Commissariat Energie Atomique Structure de manipulation pour amincir un substrat et procede d'amincissement d'un substrat utilisant une telle structure
US10576328B2 (en) 2018-02-06 2020-03-03 Infineon Technologies Ag System and method for contactless sensing on a treadmill
JP7061664B2 (ja) * 2018-02-28 2022-04-28 三井化学東セロ株式会社 部品製造方法、保持フィルム及び保持具形成装置
JP7072977B2 (ja) * 2018-03-05 2022-05-23 株式会社ディスコ デバイスの移設方法
JP7082502B2 (ja) * 2018-03-06 2022-06-08 株式会社ディスコ ウェーハの加工方法
KR102563929B1 (ko) 2018-03-09 2023-08-04 삼성전자주식회사 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법
US10705198B2 (en) 2018-03-27 2020-07-07 Infineon Technologies Ag System and method of monitoring an air flow using a millimeter-wave radar sensor
US10775482B2 (en) 2018-04-11 2020-09-15 Infineon Technologies Ag Human detection and identification in a setting using millimeter-wave radar
US10761187B2 (en) 2018-04-11 2020-09-01 Infineon Technologies Ag Liquid detection using millimeter-wave radar sensor
JP7030006B2 (ja) 2018-04-12 2022-03-04 株式会社ディスコ 拡張方法及び拡張装置
US10794841B2 (en) 2018-05-07 2020-10-06 Infineon Technologies Ag Composite material structure monitoring system
US10399393B1 (en) 2018-05-29 2019-09-03 Infineon Technologies Ag Radar sensor system for tire monitoring
US10903567B2 (en) 2018-06-04 2021-01-26 Infineon Technologies Ag Calibrating a phased array system
US11416077B2 (en) 2018-07-19 2022-08-16 Infineon Technologies Ag Gesture detection system and method using a radar sensor
US10928501B2 (en) 2018-08-28 2021-02-23 Infineon Technologies Ag Target detection in rainfall and snowfall conditions using mmWave radar
US11183772B2 (en) 2018-09-13 2021-11-23 Infineon Technologies Ag Embedded downlight and radar system
KR102536844B1 (ko) * 2018-10-15 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11125869B2 (en) 2018-10-16 2021-09-21 Infineon Technologies Ag Estimating angle of human target using mmWave radar
US11360185B2 (en) 2018-10-24 2022-06-14 Infineon Technologies Ag Phase coded FMCW radar
US11397239B2 (en) 2018-10-24 2022-07-26 Infineon Technologies Ag Radar sensor FSM low power mode
JP2020072139A (ja) * 2018-10-30 2020-05-07 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
JP7221649B2 (ja) * 2018-10-30 2023-02-14 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
EP3654053A1 (en) 2018-11-14 2020-05-20 Infineon Technologies AG Package with acoustic sensing device(s) and millimeter wave sensing elements
US11087115B2 (en) 2019-01-22 2021-08-10 Infineon Technologies Ag User authentication using mm-Wave sensor for automotive radar systems
JPWO2020158770A1 (ja) * 2019-01-31 2021-12-02 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
JP7598246B2 (ja) * 2019-01-31 2024-12-11 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
US11355838B2 (en) 2019-03-18 2022-06-07 Infineon Technologies Ag Integration of EBG structures (single layer/multi-layer) for isolation enhancement in multilayer embedded packaging technology at mmWave
US11126885B2 (en) 2019-03-21 2021-09-21 Infineon Technologies Ag Character recognition in air-writing based on network of radars
US11454696B2 (en) 2019-04-05 2022-09-27 Infineon Technologies Ag FMCW radar integration with communication system
US11327167B2 (en) 2019-09-13 2022-05-10 Infineon Technologies Ag Human target tracking system and method
JP7345328B2 (ja) * 2019-09-13 2023-09-15 株式会社ディスコ 被加工物の加工方法
US11774592B2 (en) 2019-09-18 2023-10-03 Infineon Technologies Ag Multimode communication and radar system resource allocation
US11435443B2 (en) 2019-10-22 2022-09-06 Infineon Technologies Ag Integration of tracking with classifier in mmwave radar
US11808883B2 (en) 2020-01-31 2023-11-07 Infineon Technologies Ag Synchronization of multiple mmWave devices
US11614516B2 (en) 2020-02-19 2023-03-28 Infineon Technologies Ag Radar vital signal tracking using a Kalman filter
US11585891B2 (en) 2020-04-20 2023-02-21 Infineon Technologies Ag Radar-based vital sign estimation
US11567185B2 (en) 2020-05-05 2023-01-31 Infineon Technologies Ag Radar-based target tracking using motion detection
US11774553B2 (en) 2020-06-18 2023-10-03 Infineon Technologies Ag Parametric CNN for radar processing
TWI734549B (zh) * 2020-07-06 2021-07-21 荌益國際有限公司 基板移轉方法及裝置
US11704917B2 (en) 2020-07-09 2023-07-18 Infineon Technologies Ag Multi-sensor analysis of food
US11614511B2 (en) 2020-09-17 2023-03-28 Infineon Technologies Ag Radar interference mitigation
US11719787B2 (en) 2020-10-30 2023-08-08 Infineon Technologies Ag Radar-based target set generation
US11719805B2 (en) 2020-11-18 2023-08-08 Infineon Technologies Ag Radar based tracker using empirical mode decomposition (EMD) and invariant feature transform (IFT)
WO2022140856A1 (en) * 2020-12-30 2022-07-07 Vuereal Inc. Microdevice cartridge mapping and compensation
WO2022157830A1 (ja) * 2021-01-19 2022-07-28 株式会社新川 半導体装置の製造装置
US12189021B2 (en) 2021-02-18 2025-01-07 Infineon Technologies Ag Radar-based target tracker
US11662430B2 (en) 2021-03-17 2023-05-30 Infineon Technologies Ag MmWave radar testing
US11950895B2 (en) 2021-05-28 2024-04-09 Infineon Technologies Ag Radar sensor system for blood pressure sensing, and associated method
US12307761B2 (en) 2021-08-06 2025-05-20 Infineon Technologies Ag Scene-adaptive radar
JP7775321B2 (ja) * 2021-09-14 2025-11-25 ヤマハ発動機株式会社 エキスパンド装置
KR102758008B1 (ko) * 2021-11-10 2025-02-03 김태영 마이크로 ｉｃ 플립형 실장 장치
US12463066B2 (en) 2022-01-04 2025-11-04 Kulicke & Soffa Netherlands B.V. Systems for stretching a die source, and related methods
US12405351B2 (en) 2022-03-25 2025-09-02 Infineon Technologies Ag Adaptive Tx-Rx crosstalk cancellation for radar systems
US12347733B2 (en) 2022-05-23 2025-07-01 SanDisk Technologies, Inc. Die separation ring for wafers having a large die aspect ratio
US12399254B2 (en) 2022-06-07 2025-08-26 Infineon Technologies Ag Radar-based single target vital sensing
US12399271B2 (en) 2022-07-20 2025-08-26 Infineon Technologies Ag Radar-based target tracker
US12254670B2 (en) 2022-07-29 2025-03-18 Infineon Technologies Ag Radar-based activity classification
US12504526B2 (en) 2022-09-21 2025-12-23 Infineon Technologies Ag Radar-based segmented presence detection
CN118737907B (zh) * 2024-07-03 2025-03-07 常州科瑞尔科技有限公司 一种扩膜机构及扩膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253071A (ja) * 2008-04-08 2009-10-29 Tokyo Seimitsu Co Ltd エキスパンド方法
JP2009277837A (ja) * 2008-05-14 2009-11-26 Disco Abrasive Syst Ltd 破断装置
JP2012204747A (ja) * 2011-03-28 2012-10-22 Tokyo Seimitsu Co Ltd チップ分割離間装置、及びチップ分割離間方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287976B1 (en) * 1999-05-19 2001-09-11 Tru-Si Technologies, Inc. Plasma processing methods and apparatus
JP4385705B2 (ja) 2003-09-29 2009-12-16 株式会社東京精密 エキスパンド方法
JP4238669B2 (ja) 2003-08-07 2009-03-18 株式会社東京精密 エキスパンド方法及びエキスパンド装置
JP2004273895A (ja) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
CN101447413B (zh) * 2003-06-06 2013-03-27 日立化成株式会社 粘合片、与切割胶带一体化粘合片以及半导体的制造方法
JP4770126B2 (ja) * 2003-06-06 2011-09-14 日立化成工業株式会社 接着シート
KR101177251B1 (ko) * 2003-06-06 2012-08-24 히다치 가세고교 가부시끼가이샤 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법
KR100885099B1 (ko) 2003-12-15 2009-02-20 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프 및 그 제조방법
KR101565794B1 (ko) * 2008-12-16 2015-11-05 삼성전자주식회사 게더링 효과를 향상시킬 수 있는 실리콘 기판 및 실리콘 웨이퍼, 상기 실리콘 웨이퍼의 열처리 방법
JP2010219086A (ja) 2009-03-13 2010-09-30 Furukawa Electric Co Ltd:The ウエハ加工用フィルム及びウエハ加工用フィルムを用いて半導体装置を製造する方法
JP5313036B2 (ja) 2009-05-11 2013-10-09 株式会社ディスコ 粘着テープの拡張方法
JP2011077482A (ja) * 2009-10-02 2011-04-14 Disco Abrasive Syst Ltd テープ拡張装置
TWI519620B (zh) 2010-03-11 2016-02-01 Furukawa Electric Co Ltd A wafer for processing a wafer, and a method for manufacturing a semiconductor device using a wafer processing wafer
JP5013148B1 (ja) * 2011-02-16 2012-08-29 株式会社東京精密 ワーク分割装置及びワーク分割方法
CN102646584B (zh) * 2011-02-16 2014-06-25 株式会社东京精密 工件分割装置及工件分割方法
JP5831232B2 (ja) * 2011-02-16 2015-12-09 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP5398083B2 (ja) 2011-03-11 2014-01-29 日東電工株式会社 ダイボンドフィルム及びその用途

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253071A (ja) * 2008-04-08 2009-10-29 Tokyo Seimitsu Co Ltd エキスパンド方法
JP2009277837A (ja) * 2008-05-14 2009-11-26 Disco Abrasive Syst Ltd 破断装置
JP2012204747A (ja) * 2011-03-28 2012-10-22 Tokyo Seimitsu Co Ltd チップ分割離間装置、及びチップ分割離間方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016021513A (ja) * 2014-07-15 2016-02-04 三菱電機株式会社 半導体ウエハエキスパンド装置及び方法
CN105990187A (zh) * 2014-09-17 2016-10-05 株式会社东芝 半导体制造装置及半导体装置的制造方法
DE102015106448B4 (de) 2015-04-27 2022-09-01 Infineon Technologies Ag Verfahren zum Ablösen von Halbleitermaterial von einem Träger und Vorrichtung zum Ausführen des Verfahrens
JP2018125521A (ja) * 2017-01-30 2018-08-09 グンゼ株式会社 ダイシング用基体フィルム
JP7009197B2 (ja) 2017-01-30 2022-01-25 グンゼ株式会社 ダイシング用基体フィルム
TWI743321B (zh) * 2017-05-10 2021-10-21 日商琳得科股份有限公司 離間裝置及離間方法
JP2018190885A (ja) * 2017-05-10 2018-11-29 リンテック株式会社 離間装置および離間方法
WO2019187187A1 (ja) * 2018-03-28 2019-10-03 古河電気工業株式会社 半導体加工用テープ
KR102112789B1 (ko) 2018-03-28 2020-05-19 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 테이프
KR20190113746A (ko) * 2018-03-28 2019-10-08 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 테이프
KR20190113747A (ko) * 2018-03-28 2019-10-08 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 테이프
JP2019175958A (ja) * 2018-03-28 2019-10-10 古河電気工業株式会社 半導体加工用テープ
JP2019175959A (ja) * 2018-03-28 2019-10-10 古河電気工業株式会社 半導体加工用テープ
JP2019175960A (ja) * 2018-03-28 2019-10-10 古河電気工業株式会社 半導体加工用テープ
CN110546737A (zh) * 2018-03-28 2019-12-06 古河电气工业株式会社 半导体加工用带
KR102112788B1 (ko) 2018-03-28 2020-05-19 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 테이프
WO2019187185A1 (ja) * 2018-03-28 2019-10-03 古河電気工業株式会社 半導体加工用テープ
JP6535138B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ
WO2019187184A1 (ja) * 2018-03-28 2019-10-03 古河電気工業株式会社 半導体加工用テープ
WO2019187186A1 (ja) * 2018-03-28 2019-10-03 古河電気工業株式会社 半導体加工用テープ
KR20210015888A (ko) * 2019-05-29 2021-02-10 후루카와 덴키 고교 가부시키가이샤 유리 가공용 테이프
KR102505582B1 (ko) 2019-05-29 2023-03-06 후루카와 덴키 고교 가부시키가이샤 유리 가공용 테이프
JP2023005232A (ja) * 2021-06-28 2023-01-18 株式会社ディスコ 拡張方法及び拡張装置
WO2023209872A1 (ja) * 2022-04-27 2023-11-02 ヤマハ発動機株式会社 エキスパンド装置、半導体チップの製造方法および半導体チップ
JPWO2023209872A1 (ja) * 2022-04-27 2023-11-02
JP7624075B2 (ja) 2022-04-27 2025-01-29 ヤマハ発動機株式会社 エキスパンド装置、半導体チップの製造方法および半導体チップ

Also Published As

Publication number Publication date
US20180323097A1 (en) 2018-11-08
US10008405B2 (en) 2018-06-26
US10403538B2 (en) 2019-09-03
JPWO2014104189A1 (ja) 2017-01-19
CN104871295A (zh) 2015-08-26
CN108807253A (zh) 2018-11-13
JP6052304B2 (ja) 2016-12-27
CN104871295B (zh) 2018-07-06
KR101785817B1 (ko) 2017-10-16
KR20170117212A (ko) 2017-10-20
US20150348821A1 (en) 2015-12-03
CN108807253B (zh) 2023-05-02
KR102047347B1 (ko) 2019-11-21
KR20180105742A (ko) 2018-09-28
TW201438081A (zh) 2014-10-01
KR101903312B1 (ko) 2018-10-01
TWI553721B (zh) 2016-10-11
KR20150087347A (ko) 2015-07-29

Similar Documents

Publication Publication Date Title
JP6052304B2 (ja) エキスパンド方法、半導体装置の製造方法、及び半導体装置
JP5354149B2 (ja) エキスパンド方法
KR101043836B1 (ko) 반도체 장치의 제조 방법
JP4754278B2 (ja) チップ体の製造方法
JP5353703B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP2025013626A (ja) 半導体装置の製造方法
CN105047612B (zh) 晶片的加工方法
US20070218651A1 (en) Manufacturing method of a semiconductor device
JP2017147293A (ja) 接着シートとダイシングテープを用いる半導体装置の製造方法
JP5533695B2 (ja) 半導体チップの製造方法および半導体チップの実装方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2004311848A (ja) 半導体装置の製造方法、保護用粘着テープおよびダイボンド用接着剤付き支持用粘着テープ
CN101026101B (zh) 膜接合方法、膜接合装置以及半导体器件制造方法
JP2011077429A (ja) ワーク分割方法
JP2011061097A (ja) ダイシング用プロセステープ。
JP4306359B2 (ja) エキスパンド方法
TWI234234B (en) Method of segmenting a wafer
JP6029348B2 (ja) ウエーハの加工方法
JP2020024988A (ja) ウェーハの加工方法
JP4480701B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13867696

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014554543

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20157016202

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14655079

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13867696

Country of ref document: EP

Kind code of ref document: A1