WO2013190748A1 - 基板、撮像ユニットおよび撮像装置 - Google Patents

基板、撮像ユニットおよび撮像装置 Download PDF

Info

Publication number
WO2013190748A1
WO2013190748A1 PCT/JP2013/001678 JP2013001678W WO2013190748A1 WO 2013190748 A1 WO2013190748 A1 WO 2013190748A1 JP 2013001678 W JP2013001678 W JP 2013001678W WO 2013190748 A1 WO2013190748 A1 WO 2013190748A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
insulating layer
wiring
core
Prior art date
Application number
PCT/JP2013/001678
Other languages
English (en)
French (fr)
Inventor
亮一 菅沼
有馬 洋文
鈴木 智
佐藤 琢也
Original Assignee
株式会社ニコン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ニコン filed Critical 株式会社ニコン
Priority to CN201811210483.2A priority Critical patent/CN109616485B/zh
Priority to EP13806277.3A priority patent/EP2866535B1/en
Priority to JP2014520869A priority patent/JPWO2013190748A1/ja
Priority to CN201380043799.6A priority patent/CN104584701B/zh
Priority to IN551DEN2015 priority patent/IN2015DN00551A/en
Priority to EP19194875.1A priority patent/EP3592121B1/en
Publication of WO2013190748A1 publication Critical patent/WO2013190748A1/ja
Priority to US14/579,108 priority patent/US9743510B2/en
Priority to US15/679,340 priority patent/US10412824B2/en
Priority to US16/524,568 priority patent/US11343907B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50Constructional details
    • H04N23/54Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/0283Stretchable printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0133Elastomeric or compliant polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10121Optical component, e.g. opto-electronic component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core

Definitions

  • the present invention relates to a substrate, an imaging unit, and an imaging apparatus.
  • a material for the insulating resin layer in the metal core substrate As a material for the insulating resin layer in the metal core substrate, a material having a high elastic modulus such as FR (Frame Retardant Type) 4 is used.
  • FR Framework Retardant Type 4
  • the metal core substrate and the imaging chip When mounting an imaging chip on such a metal core substrate, the metal core substrate and the imaging chip may be joined in a heated state. In this case, the highly elastic insulating resin layer is also deformed by thermal expansion or contraction of the wiring pattern of each layer. As a result, the metal core substrate is warped.
  • the contact resistance of the conductive member may be caused by the contact resistance generated on the contact surface between the substrate of the imaging unit and the connector arranged on the substrate.
  • the substrate is sandwiched between the first insulating layer, the second insulating layer having an elastic modulus different from the elastic modulus of the first insulating layer, and the first insulating layer and the second insulating layer. And a core layer having higher rigidity than the first insulating layer and the second insulating layer.
  • the imaging unit includes an imaging chip and the substrate, and the imaging chip is mounted on the wiring layer.
  • the imaging unit includes an imaging chip and the substrate, and the core layer is a layer that receives heat generated in the imaging chip via a heat transfer path.
  • the substrate is a substrate including a first insulating layer, a core layer stacked on the first insulating layer, a second insulating layer stacked on the core layer, and a wiring layer,
  • the wiring layer has an extended portion that extends outward from the outer edge of the core layer.
  • an imaging unit includes the substrate of the fourth aspect and an imaging chip mounted on the substrate, and the imaging chip is electrically connected to the wiring layer. .
  • the substrate includes a first insulating layer, a core layer stacked on the first insulating layer, a second insulating layer stacked on the core layer, a first wiring layer, and a second wiring layer.
  • the first wiring layer has a first extending portion that extends outward from the outer edge of the core layer, and the second wiring layer extends outward from the outer edge of the core layer. It has the 2nd extension part, It is characterized by the above-mentioned.
  • an imaging unit includes the substrate of the sixth aspect and an imaging chip mounted on the substrate, and the imaging chip is a wiring of any of the first wiring layer and the second wiring layer.
  • the layers are also electrically connected.
  • the substrate includes a first layer provided with a plurality of bonding pads for connection to the electrodes of the chip, and at least a first bonding pad of the first type bonding pads in the plurality of bonding pads.
  • an imaging unit includes the substrate of the eighth aspect and an imaging chip mounted on the substrate, and the imaging chip is electrically connected to the bonding pad of the substrate.
  • an imaging device includes the imaging unit described above.
  • FIG. 4 is a schematic cross-sectional view of a camera 400 according to an imaging unit 11.
  • FIG. 6 is a diagram schematically illustrating the bonding pad arrangement position in the imaging unit.
  • 2 is a perspective view of an imaging unit 90.
  • FIG. It is a figure which shows the equivalent circuit of the imaging unit of a comparative example. It is a figure which shows the equivalent circuit of an imaging unit. It is a figure for demonstrating a frequency characteristic.
  • 3 is a schematic cross-sectional view of an imaging unit 14.
  • FIG. 1 is a schematic cross-sectional view of an imaging unit 10 according to the first embodiment.
  • the imaging unit 10 includes an imaging chip 100, a core substrate 120, a surrounding member 140, a cover glass 160 as an example of an optical element, and an electronic component 180.
  • the imaging chip 100 includes an imaging area 101 and a circuit area 102.
  • the imaging region 101 is formed in the central part of the imaging chip 100.
  • the imaging region 101 has a plurality of pixels that photoelectrically convert a received subject image.
  • the circuit area 102 is formed around the imaging area 101.
  • the circuit region 102 includes a processing circuit that performs signal processing of pixel signals obtained by photoelectric conversion.
  • the processing circuit includes an AD conversion circuit that converts a pixel signal that is an analog signal into a digital signal.
  • the core substrate 120 is a metal core substrate. Specifically, the core substrate 120 includes a first layer 121, a second layer 122, and a core layer 123. Although mentioned later in detail, the elastic modulus of the 1st layer 121 and the 2nd layer 122 differs. The core layer 123 is sandwiched between a first layer 121 and a second layer 122 having different elastic moduli. The thickness of the core substrate 120 is about 0.8 mm to 3 mm as a whole.
  • the first layer 121 includes an insulating layer 124 and a wiring pattern 125 formed on the surface of the insulating layer 124.
  • the wiring pattern 125 includes a wiring 126, a wiring 127, and a wiring 128.
  • the thickness of the wiring pattern 125 is about 30 ⁇ m to 40 ⁇ m.
  • the wiring 126 is electrically connected to the imaging chip 100 by the bonding wire 110.
  • the imaging chip 100 is mounted on the wiring 127, and the surrounding member 140 is fixed to the wiring 128.
  • the insulating layer 124 is a prepreg layer as an example.
  • the insulating layer 124 of the first layer 121 is formed of a material having a lower elastic modulus than the material of the insulating layer 136 layer of the second layer 122 described later.
  • the low elastic modulus material is a material having an elastic modulus of 20 GPa or less. It is preferable that an elastic modulus is 15 GPa or less as a low elastic modulus material.
  • the elastic modulus is more preferably 10 GPa or less. Further, the elastic modulus is more preferably 5 GPa or less. Most preferably, the elastic modulus is 0.3 GPa to 1.3 GPa.
  • a thermosetting resin can be used as the low elastic modulus material.
  • the insulating layer 124 may be made of a composite material in which a glass cloth is impregnated with a thermosetting resin as a low elastic modulus material. In this case, the elastic modulus is defined as the entire composite material.
  • the core layer 123 is a metal core.
  • a material of the core layer 123 an alloy of nickel and iron (for example, 42 alloy, 56 alloy), copper, aluminum, or the like can be used.
  • the elastic modulus of the alloy of nickel and iron, aluminum, and copper is about 150 GPa, 130 GPa, and 70 GPa, respectively.
  • the thickness of the core layer 123 is larger than the thickness of the wiring pattern 125 of the first layer 121 and the wiring pattern 135 of the second layer 122 described later. Specifically, it is about 0.1 mm to 0.4 mm. For this reason, the rigidity of the core layer 123 is higher than the rigidity of the first layer 121 and the second layer 122.
  • the core layer 123 is distinguished from the wiring pattern 125 of the first layer 121 and the wiring pattern 135 of the second layer 122 from the viewpoint of heat dissipation and rigidity. More specifically, the core layer 123 has a function of radiating heat generated in the imaging chip 100 and can also have a function of holding other members by using a high rigidity. 125 and the wiring pattern 135.
  • the second layer 122 includes an insulating layer 136 and a three-layer wiring pattern 135 formed on the inside of the insulating layer 136 and on the surface opposite to the core layer 123.
  • the wiring pattern 135 includes a wiring 133 and a wiring 134.
  • the thickness of the wiring pattern 135 is about 30 ⁇ m to 40 ⁇ m.
  • a part of the surface of the second layer 122 opposite to the core layer 123 is protected by the solder resist 170.
  • the insulating layer 136 of the second layer 122 is formed of a material having a higher elastic modulus than the material of the insulating layer 124 of the first layer 121.
  • the high elastic modulus material is a material having an elastic modulus of about 35 GPa to 40 GPa.
  • the insulating layer 136 is a prepreg layer as an example.
  • the wiring 126 and the wiring 133 are electrically connected by a via 131.
  • the via 131 is covered with an insulator 132.
  • a pixel signal output from the imaging chip 100 is transmitted to the wiring 133 through the wiring 126 and the via 131.
  • the elastic modulus of the first layer 121 and the elastic modulus of the second layer are compared.
  • a difference in elastic modulus between the materials of the insulating layer 124 and the insulating layer 136 appears as a difference in elastic modulus between the first layer 121 and the second layer. It will be.
  • the surrounding member 140 surrounds the imaging chip 100.
  • a metal such as aluminum, brass, iron, or nickel alloy can be used as the material of the surrounding member 140.
  • a resin can be used as the material of the surrounding member 140, or a material in which a metal and a resin are insert-molded can be used.
  • the surrounding member 140 can be used as a heat radiator.
  • the cover glass 160 covers the imaging chip 100.
  • borosilicate glass, quartz glass, non-alkali glass, heat-resistant glass, or the like can be used.
  • the cover glass 160 is fixed to the surrounding member 140.
  • a sealed space is formed by the core substrate 120, the surrounding member 140, and the cover glass 160.
  • the imaging chip 100 is disposed in the sealed space.
  • the electronic component 180 is, for example, a capacitor, a resistor, a resistor, or the like. These electronic components 180 constitute a power supply circuit that supplies power to the circuits in the imaging chip 100.
  • the electronic component 180 is mounted on the surface of the second layer 122 opposite to the core layer 123.
  • the electronic component 180 and the wiring 134 of the second layer 122 are electrically connected by solder.
  • a connector may be further mounted on the surface of the second layer 122 opposite to the core layer 123.
  • the connector is connected to a flexible substrate, for example. In this case, the pixel signal transmitted to the wiring 133 is transmitted to the wiring 134 via the via 137 and then transmitted to an external processing circuit via the connector and the flexible substrate.
  • the flatness of the surface of the first layer 121 in the imaging unit 10 will be described. Due to the heat applied when the imaging chip 100 and the core substrate 120 are joined, the wiring pattern 135 of each layer in the second layer 122 is thermally expanded or contracted. The insulating layer 136 is also deformed by the thermal expansion or contraction of the wiring pattern 135 of each layer. Since a material having a high elastic modulus is used for the insulating layer 136, the stress generated in the wiring pattern 135 of each layer is not so much absorbed by the insulating layer 136. Then, the stress generated in the wiring pattern 135 of each layer reaches the first layer 121.
  • the surrounding member 140 since the surrounding member 140 is made of a material having a high elastic modulus, the surrounding member 140 generates a stress in a direction in which the surrounding member stays at the joint portion against the stress applied to the first layer 121. If the insulating layer 124 of the first layer 121 is formed of a material having a high elastic modulus, the surrounding member 140 cannot absorb the stress of the wiring pattern 135 and the surrounding member 140, and the surrounding member 140 becomes the first layer 121. Can be peeled off.
  • the insulating layer 124 of the first layer 121 is made of a low elastic modulus material, the stress generated in the second layer 122 and the stress generated in the surrounding member 140 Can be absorbed. Therefore, warpage of the surface of the first layer 121, that is, the mounting surface of the imaging chip 100 can be reduced. Thereby, since the curvature of the imaging chip 100 itself is also reduced, it is possible to realize good image formation and to prevent deterioration of the image quality. In addition, since the warpage of the surface of the first layer 121 is reduced, the surrounding member 140 is hardly peeled off from the first layer 121.
  • the first layer 121 has a plurality of thermal vias 129.
  • the plurality of thermal vias 129 are formed immediately below the imaging chip 100.
  • a plurality of thermal vias 129 formed immediately below the imaging chip 100 thermally connect the wiring 127 of the first layer 121 and the core layer 123. Thereby, the heat generated in the imaging chip 100 can be transferred to the core layer 123. Therefore, it can be said that the plurality of thermal vias 129 function as a heat transfer path for transferring heat generated in the imaging chip 100 to the core layer 123.
  • the plurality of thermal vias 129 may be formed corresponding to the heat generation area of the imaging chip 100.
  • the plurality of thermal vias 129 are preferably formed immediately below the processing circuit. In particular, it is preferably formed immediately below the AD conversion circuit. Further, more thermal vias 129 may be formed directly below the circuit region 102 than directly below the imaging region 101.
  • the first layer 121 further includes a plurality of thermal vias 130.
  • the plurality of thermal vias 130 are formed immediately below the surrounding member 140.
  • the plurality of thermal vias 130 formed immediately below the surrounding member 140 thermally connects the wiring 128 of the first layer 121 and the surrounding member 140. Thereby, the heat generated in the imaging chip 100 can be transmitted to the surrounding member 140 via the core layer 123.
  • the first layer 121 is a single wiring layer, while the second layer 122 is a multilayer wiring layer. That is, the core layer 123 is disposed so as to be deviated to the side on which the imaging chip 100 is mounted. If the first layer 121 is a multilayer wiring layer, the thickness of the insulating layer of the first layer 121 is increased, so that the heat dissipation characteristics are deteriorated.
  • the imaging chip 100 and the core layer 123 are closer than in the case where the first layer 121 is a multilayer wiring layer. That is, the thickness of the insulating layer 124 is thinner than when the first layer 121 is a multilayer wiring layer. Since the heat transfer path is shortened, the heat dissipation characteristics are higher than when the first layer 121 is a multilayer wiring layer.
  • the core substrate has a four-layer wiring pattern as a whole.
  • two wiring patterns can be formed above and below the core layer 123.
  • the wiring pattern is formed symmetrically around the core layer 123.
  • the imaging unit 10 of the first embodiment since the first layer 121 is a single layer from the viewpoint of heat dissipation characteristics, a wiring pattern is laminated on the second layer accordingly. As a result, the number of wiring patterns is asymmetric about the core layer.
  • the configuration in which the core layer 123 is brought close to the imaging chip 100 is advantageous from the viewpoint of cost and manufacturing process in addition to the heat dissipation characteristics.
  • FIG. 2 is a schematic cross-sectional view of the imaging unit 20 according to the first modification. 2, elements having the same reference numerals as those in FIG. 1 have the same functions and configurations as the elements described in FIG.
  • the first layer 221 has an opening at the center.
  • the imaging chip 100 is directly mounted on the core layer 123 exposed by forming an opening in the central portion of the first layer 221.
  • the heat transfer path is formed as a contact surface in which the imaging chip 100 is disposed in contact with the core layer 123 without the first layer 221 interposed therebetween. Since the imaging chip 100 and the core layer 123 are in direct contact with each other, it is possible to further improve the heat dissipation characteristics with respect to the heat generated in the imaging chip 100.
  • 42 alloy is particularly preferable among the above-described materials. Since the linear expansion coefficient of 42 alloy and the linear expansion coefficient of the imaging chip 100 are substantially the same, it is possible to prevent warping due to the difference in the linear expansion coefficient between the core layer 123 and the imaging chip 100. Therefore, in addition to the heat dissipation characteristics, the flatness of the first layer 221 can be improved.
  • FIG. 3 is a schematic cross-sectional view of the imaging unit 30 according to the second modification. 3, elements denoted by the same reference numerals as those in FIG. 1 have the same functions and configurations as the elements described in FIG.
  • the imaging unit 30 is different from the configuration of the imaging unit 10 shown in FIG. 1 in that it has two core layers and a heat insulation layer sandwiched between them.
  • the core layer has a first core layer 323 disposed on the imaging chip 100 side and a second core layer 324 disposed on the opposite side to the imaging chip 100 side.
  • the first core layer 323 is used to dissipate heat generated by the imaging chip 100. Therefore, the thermal conductivity of the first core layer 323 is preferably larger than the thermal conductivity of the second core layer 324.
  • the thermal conductivities of copper and aluminum are about 398 W / m ⁇ K and 236 W / m ⁇ K, respectively.
  • the second core layer 324 is used because heat generated in the electronic component 180 or the like is not transmitted to the imaging chip 100 side. Furthermore, when the imaging unit 30 is mounted on the imaging apparatus, the radiant heat can be blocked so that radiant heat from an ASIC or the like described later is not transmitted to the imaging chip 100.
  • the second core layer 324 is preferably configured to store as much heat as possible generated on the side opposite to the imaging chip 100. Therefore, the specific heat capacity of the second core layer 324 is preferably larger than the specific heat capacity of the first core layer 323.
  • the specific heat capacities of copper and aluminum are about 385 J / kg ⁇ K and 900 J / kg ⁇ K, respectively.
  • the material of the second core layer 324 aluminum that is a material having a particularly large specific heat capacity among the materials of the core layer described above may be used. Note that the second core layer 324 may be formed to be larger than the volume of the first core layer.
  • a heat insulating layer 325 having a lower thermal conductivity than the first core layer and the second core layer is formed. Thereby, it is possible to prevent heat from one of the first core layer and the second core layer from being transferred to the other.
  • a material having low thermal conductivity a fluorine-based resin or the like can be used.
  • the amount of thermal expansion or contraction is different.
  • a material having a low elastic modulus in addition to the thermal conductivity as the material of the heat insulating layer 325, it is possible to reduce warpage due to a difference in the amount of thermal expansion or contraction.
  • the above-described material in which a glass cloth is impregnated with a thermosetting resin can be used.
  • the second core layer 324 is made larger by making the volume of the second core layer 324 larger than the volume of the first core layer 323. The heat capacity of can be increased.
  • the imaging unit 30 has a two-layer structure of the first core layer 323 and the second core layer 324, so that the heat of the imaging chip 100 and the heat of the electronic component 180 and the like are separately processed, and the second The core layer 324 can also block radiant heat from the ASIC or the like.
  • FIG. 4 is an exploded perspective view of the imaging unit 40 and the shutter unit 340.
  • the direction in which the subject light beam enters the imaging chip 100 is defined as the z-axis direction.
  • the longitudinal direction of the imaging chip 100 is defined as the x-axis direction, and the lateral direction is defined as the y-axis direction.
  • the imaging unit 40 includes the imaging chip 100, the core substrate 420, the surrounding member 140, and the cover glass 160.
  • the core substrate 420 has a configuration in which the core layer 423 is sandwiched between the first layer 421 and the second layer 422.
  • the core layer 423 can also be used as a ground.
  • a part of the core layer 423 extends outward from the first layer 421 and the second layer 422.
  • the core layer 423 has a shape in which the core layer 123 is extended in the examples of FIGS. 1 and 2.
  • one of the first core layer 323 and the second core layer 324 has a stretched shape.
  • An attachment portion 113 for attaching to the shutter unit 340 is formed in the extended portion. In other words, the first layer 421 and the second layer 422 are not formed on the attachment portion 113.
  • the shutter unit 340 includes a focal plane shutter composed of a front curtain and a rear curtain that can be in a deployed state and a housed state, and a drive unit that drives them.
  • the shutter unit 340 is attached to the attachment portion 113 of the imaging unit 40 so as to sandwich the mask rubber 310, the optical low-pass filter 320, and the pressing plate 330 with the imaging chip 100.
  • the shutter unit 340 and the pressing plate 330 include attachment portions 341 and 331 similar to the attachment portion 113 of the imaging unit 40, respectively.
  • the imaging unit 40 and the shutter unit 340 are integrated by a hole provided in the attachment portions 341 and 331 and a screw 210 penetrating through the hole provided in the attachment portion 113.
  • the attachment portions 341 and 331 have the same positioning holes as the attachment portion 113, and the shutter unit 340 and the pressing plate 330 are also accurately positioned with respect to the structure by the positioning pins 211.
  • Focal plane shutters may generate static electricity due to curtain running. Static electricity not only hinders smooth curtain running, but also causes noise components to be mixed into the output of the imaging chip 100. Therefore, the focal plane shutter is electrically connected to the core layer 423 in order to release the generated static electricity to the ground.
  • the mounting portion 341 of the shutter unit 340 is formed of metal and connected to the focal plane shutter link mechanism. Then, by using the metal screw 210, the attachment portion 341 and the attachment portion 113 which is a part of the core layer 423 are electrically connected. In this case, the attachment portion 341 functions as a connection portion that releases static electricity. Note that the connection portion may be provided in another part of the core layer 423.
  • FIG. 5 is a schematic cross-sectional view of a camera 400 that is an example of the imaging apparatus according to the first embodiment.
  • the camera 400 includes a lens unit 500 and a camera body 600.
  • a lens unit 500 is attached to the camera body 600.
  • the lens unit 500 includes an optical system arranged along the optical axis 410 in the lens barrel, and guides an incident subject light flux to the imaging unit 40 of the camera body 600.
  • the camera body 600 includes a main mirror 672 and a sub mirror 674 behind the body mount 660 coupled to the lens mount 550.
  • the main mirror 672 is pivotally supported between an oblique position obliquely provided to the subject light beam incident from the lens unit 500 and a retracted position retracted from the subject light beam.
  • the sub mirror 674 is pivotally supported with respect to the main mirror 672 so as to be rotatable.
  • the focus plate 652 is disposed at a position conjugate with the light receiving surface of the imaging chip 100 to visualize the subject image formed by the optical system of the lens unit 500.
  • the subject image formed on the focus plate 652 is observed from the viewfinder 650 through the pentaprism 654 and the viewfinder optical system 656.
  • Part of the subject light beam incident on the main mirror 672 at the oblique position passes through the half mirror area of the main mirror 672 and enters the sub mirror 674.
  • the sub mirror 674 reflects a part of the light beam incident from the half mirror region toward the focusing optical system 680.
  • the focusing optical system 680 guides a part of the incident light beam to the focus detection sensor 682.
  • the focus detection sensor 682 outputs the detection result to the body side CPU 622.
  • the focus plate 652, the pentaprism 654, the main mirror 672, and the sub mirror 674 are supported by a mirror box 670 as a structure.
  • the mirror box 670 is attached to the imaging unit 40 via the attachment portion 113.
  • the body substrate 620 and the rear display unit 634 are sequentially disposed behind the imaging unit 10 (in the z-axis plus direction).
  • a rear display unit 634 employing a liquid crystal panel or the like appears on the rear surface of the camera body 600.
  • the rear display unit 634 displays an image generated from the output signal from the imaging chip 100.
  • the rear display unit 634 is disposed on the opposite side of the imaging chip 100 with respect to the core layer 423.
  • Electronic circuits such as a CPU 622 and an image processing ASIC 624 are mounted on the body substrate 620.
  • the output signal of the imaging chip 100 is delivered to the image processing ASIC 624 which is a processing chip that processes the output signal via the flexible substrate.
  • the image processing ASIC 624 is disposed on the opposite side of the imaging chip 100 with respect to the core layer 423.
  • the electronic circuit such as the image processing ASIC 624, the TFT driver, the actuator, and the like arranged at the rear stage of the imaging unit 10 can be a noise generation source. Since the core layer 423 is disposed between the noise generation source and the imaging chip 100, the electromagnetic wave generated from the noise generation source can be blocked by the core layer 423. In addition, radiant heat from an electronic circuit such as the image processing ASIC 624 arranged at the rear stage of the imaging unit 40 can be blocked. In order to improve the shielding property of electromagnetic waves and radiant heat, the structure of the imaging unit 30 described above may be employed.
  • a quartz low-pass filter can also be used as the cover glass 160 of the imaging unit.
  • the crystal low-pass filter is arranged in a plurality of parts on the camera 400, one of them may be arranged instead of the cover glass 160.
  • the core layer 123 of the core substrate 120 is formed of metal.
  • it may be formed of an insulating material such as a highly rigid resin. That is, the core layer 123 may be a resin core.
  • FR4 can be used as a highly rigid insulating material.
  • the flatness of the mounting surface of the imaging chip 100 can be improved. Even when the elastic modulus of the insulating layer is smaller than the elastic modulus of the first insulating layer, the flatness of the mounting surface of the imaging chip 100 can be similarly improved.
  • the wiring pattern of each layer in the second layer thermally expands or contracts due to heat applied at the time of joining the imaging chip and the core substrate. If a material with a high elastic modulus is used as the material of the second insulating layer, the insulating layer is also deformed by the thermal expansion or contraction of the wiring pattern of each layer as described above. The stress generated in the wiring pattern 135 of each layer acts on the first layer 121 without being absorbed much by the insulating layer 136. As a result, the imaging chip itself may be warped. On the other hand, since the surrounding member is made of a material having a high elastic modulus, stress is generated in a direction in which the surrounding member stays at the joint portion against the stress acting on the first layer 121. Then, the surrounding member can be peeled off from the first layer.
  • a low elastic modulus material As the second insulating layer, stress generated by thermal expansion or contraction of the wiring pattern of each layer can be relieved.
  • a low elastic modulus material has a lower stress in the first place than a high elastic modulus material. Accordingly, the influence of the stress generated in the second layer on the surface of the first layer is reduced. Therefore, the curvature of the mounting surface of the imaging chip can be reduced. As a result, the warp of the imaging chip can also be reduced.
  • the number of wiring patterns on the first layer is different from the number of wiring patterns on the second layer.
  • the number of wiring patterns on the first layer and the wiring pattern on the second layer may be the same. Even in this case, the flatness on the mounting surface of the imaging chip 100 can be improved by configuring either the first layer or the second insulating layer with a low elastic modulus material.
  • the electronic component is described as being mounted on the surface of the second layer opposite to the core layer, but the electronic component may be mounted inside the second layer. Even in this case, since the core layer is disposed between the electronic component and the imaging chip, heat and electromagnetic waves generated in the electronic component can be blocked by the core layer.
  • the structure can also be attached to the surrounding member.
  • a part of the surrounding member is formed to extend outward from the first layer.
  • the attaching part for attaching to a structure is formed in the extended
  • the material of the surrounding member 140 a material in which the above metal or a metal and a resin are insert-molded may be used. Thereby, heat can be effectively radiated from the surrounding member 140 to the structure. Furthermore, by increasing the number of thermal vias 130, the heat dissipation characteristics can be improved.
  • the imaging chip 100 is directly mounted on the core layer 123 exposed by forming an opening in the central portion of the first layer 221.
  • the planarity of the surface of the core layer 123 is not particularly mentioned.
  • the surface of the core layer 123 should be a plane with high accuracy. preferable. For this reason, it is preferable to perform planar processing such as polishing on the core layer 123.
  • planar processing can be performed even when the core layer 123 is a resin core. Note that the planar processing may be performed on the region where the imaging chip 100 is disposed even if it is not performed on the entire portion of the core layer 123 corresponding to the opening of the first layer 221.
  • FIG. 6 is a schematic cross-sectional view of an imaging unit 50 according to Modification 3.
  • elements denoted by the same reference numerals as those in FIG. 2 have the same functions and configurations as the elements described in FIG.
  • the imaging unit 50 is different from the configuration of the imaging unit 20 shown in FIG. 2 in that the core layer 181 has a recess 138 that houses the imaging chip 100.
  • the imaging chip 100 is accommodated in the recess 138 of the core layer 181.
  • the recess 138 is formed by, for example, milling. By forming the recess 138 by milling, the flatness of the bottom surface of the recess 138 can be improved.
  • the space between the side surface of the imaging chip 100 and the inner wall surface of the recess 138 may be filled with a resin material 139 having high thermal conductivity. Accordingly, heat can be radiated from the side surface of the imaging chip 100 to the core layer 181 through the resin material 139.
  • the interval between the imaging chip 100 and the cover glass 160 can be increased. If dust, foreign matter or the like adheres to the cover glass 160 or the cover glass 160 is damaged, they may be reflected in the captured image, but the distance between the imaging chip 100 and the cover glass 160 should be increased. Therefore, the influence of reflection can be reduced. Further, since the imaging chip 100 is accommodated in the recess 138, the thickness of the surrounding member 140 can be reduced accordingly.
  • the depth of the recess 138 is deeper than the thickness of the imaging chip 100, the light receiving surface of the imaging chip 100 is lower than the opening surface of the recess 138. For this reason, light incident from an oblique direction may not reach the peripheral portion of the imaging chip 100.
  • the inner wall of the recess 138 may be chamfered and tapered so that light incident from an oblique direction reaches the imaging chip 100.
  • the core layer 181 may have a convex portion subjected to planar processing instead of the concave portion 138, and the imaging chip 100 may be disposed on the convex portion.
  • FIG. 7 is a schematic cross-sectional view of an imaging unit 60 according to Modification 4. 7, elements denoted by the same reference numerals as those in FIG. 1 may have the same functions and configurations as the elements described in FIG.
  • the imaging unit 60 is different from the configuration of the imaging unit 20 shown in FIG. 1 in that the imaging chip 100 and the wiring 126 are bump-bonded.
  • the imaging chip 100 is preferably a back-illuminated imaging chip.
  • the imaging chip 100 includes an electrode unit 103 on a surface opposite to the surface on which the imaging region 101 is formed.
  • the imaging chip 100 includes wiring that transmits pixel signals.
  • the electrode part 103 is electrically connected to the wiring through a via.
  • the electrode portion 103 is connected to the wiring 126 of the first layer 121 by the bump 104. As a result, the pixel signal output from the imaging region 101 is transmitted to the wiring 126 via the bump 104.
  • the low rigidity layer does not have sufficient rigidity as the core layer 123, if the rigidity is increased as a whole by forming a metal layer or a highly rigid resin layer on the low rigidity layer, the low rigidity layer is It can function as the core layer 123. From the viewpoint of suppressing warpage of the core substrate 120, it is preferable to form a metal layer or a highly rigid resin layer on both the upper and lower surfaces of the low rigidity layer.
  • a copper layer can be formed as a metal layer on both upper and lower surfaces of a resin layer that is a low-rigidity layer.
  • a highly rigid resin layer can also be formed on the upper and lower surfaces of a thin metal layer that is a low rigidity layer.
  • FIG. 8 is a schematic perspective view of the imaging unit 10 according to the second embodiment.
  • the imaging unit 10 includes an imaging chip 100, a core substrate 120, a surrounding member 140, and a cover glass 160 as an example of an optical element.
  • FIG. 8 shows a state where the cover glass 160 is removed for the purpose of making the drawing easier to see.
  • the direction in which the subject light beam enters the imaging chip 100 is defined as the z-axis direction.
  • the longitudinal direction of the imaging chip 100 is the x-axis direction, and the short direction is the y-axis direction.
  • a direction in which the extending portion 151 extends outward from one side surface (the right side surface of the paper surface) of the core substrate 120 is defined as an x-axis plus direction, and a direction opposite to the x-axis plus direction is defined as an x-axis minus direction.
  • the imaging chip 100 is mounted on the core substrate 120.
  • an electronic component is mounted on the surface of the core substrate 120 opposite to the surface on which the imaging chip 100 is mounted.
  • the surface on which the imaging chip 100 is mounted in the core substrate 120 is referred to as a chip mounting surface
  • the surface on which an electronic component is mounted is referred to as a component mounting surface.
  • the core substrate 120 includes an extending portion 151 that extends in the x-axis plus direction from one side surface (the right side surface of the paper surface) of the core substrate.
  • the width of the extending portion 151 is, for example, about half of the width in the y-axis direction on the one side surface. That is, the width of the extended portion 151 is shorter than the width of the core layer 123 described later.
  • the extending portion 151 extends from the central portion in the y-axis direction on the one side surface.
  • the surrounding member 140 is rectangular as a whole, and has a rectangular opening 141 at the center. That is, the surrounding member 140 is a quadrangular ring.
  • the surrounding member 140 is fixed to the core substrate 120 in a state where the imaging chip 100 is accommodated in the opening 141, that is, in a state where the imaging chip 100 is surrounded.
  • the cover glass 160 is fixed to the surrounding member 140 so as to cover the imaging chip 100.
  • a sealed space is formed by the core substrate 120, the surrounding member 140, and the cover glass 160. Therefore, the imaging chip 100 is disposed in the sealed space.
  • the imaging performance of the imaging chip 100 deteriorates. Specifically, when moisture enters the sealed space, condensation occurs on the imaging chip 100 and the cover glass 160 due to a temperature difference between inside and outside the sealed space. If mold occurs due to condensation or condensation, the optical image to be formed is distorted, so that the output image quality is degraded. On the other hand, when the gas enters the sealed space, the oxidation and corrosion of the circuit inside the imaging chip 100 is promoted, and the imaging chip 100 is destroyed. By disposing the imaging chip 100 in the sealed space, the imaging chip 100 is hardly affected by moisture and gas, so that deterioration in image quality can be suppressed.
  • FIG. 9 is a schematic cross-sectional view of the imaging unit 10. Specifically, it is a schematic cross-sectional view of the xz plane passing through the center of the imaging chip 100.
  • the imaging chip 100 includes an imaging area 101 and a circuit area 102.
  • the imaging region 101 is formed in the central part of the imaging chip 100.
  • the imaging region 101 has a plurality of pixels that photoelectrically convert a received subject image.
  • the circuit area 102 is formed around the imaging area 101.
  • the circuit region 102 includes a processing circuit that performs signal processing of pixel signals obtained by photoelectric conversion.
  • the processing circuit includes an AD conversion circuit that converts a pixel signal that is an analog signal into a digital signal.
  • the core substrate 120 is a metal core substrate. Specifically, the core substrate 120 includes a first layer 121, a second layer 122, and a core layer 123. The thickness of the core substrate 120 is about 0.3 mm to 3.0 mm as a whole. As will be described in detail later, the core substrate 120 has a layer structure that is symmetric about the core layer 123 in the stacking direction. In this specification, the imaging chip 100 side from the core layer 123 may be referred to as the upper side of the core layer 123, and the electronic component side from the core layer 123 may be referred to as the lower side of the core layer 123.
  • the first layer 121 includes an insulating layer 124 and a wiring layer 125.
  • the wiring layer 125 is a wiring pattern. Both the insulating layer 124 and the wiring layer 125 have a multilayer structure. Specifically, the insulating layer 124 has a four-layer structure of an insulating layer 124a, an insulating layer 124b, an insulating layer 124c, and an insulating layer 124d.
  • the wiring layer 125 has a four-layer structure including a wiring layer 125a, a wiring layer 125b, a wiring layer 125c, and a wiring layer 125d.
  • the wiring layer 125 d includes a wiring 126, a wiring 127, a wiring 128, and a wiring 226.
  • the wiring layer 125 b includes the wiring 152.
  • the thickness of each of the wiring layers 125a to 125d is about 10 ⁇ m to 100 ⁇ m.
  • the imaging chip 100 is electrically connected to the wiring 126 and the wiring 226 by the bonding wire 110.
  • the imaging chip 100 is mounted on the wiring 127.
  • the surrounding member 140 is fixed to the wiring 128.
  • the wiring 126 and the wiring 152 are electrically connected by a via 231.
  • the via 231 is covered with an insulator 232.
  • a pixel signal that is an output signal from the imaging chip 100 is transmitted to the wiring 152 through the wiring 126 and the via 231.
  • the output signal transmitted to the wiring 152 is transmitted to an external processing circuit via an extension unit 151 described later.
  • the core substrate 120 has an extended portion 151 that extends in the x-axis plus direction from the outer edge of the core layer 123.
  • the extending portion 151 includes an insulating layer 124b, an insulating layer 124c, and a wiring layer 125b.
  • the wiring layer 125b extends outward from the outer edge of the insulating layer 124a.
  • the wiring layer 125b extends outward from the outer edge of an insulating layer 136 described later.
  • the insulating layer 124b and the insulating layer 124c are formed using a flexible material.
  • the material of the insulating layer 124b and the insulating layer 124c is, for example, polyimide.
  • the wiring layer 125b is formed of a flexible material.
  • the material of the wiring layer 125b is a metal, such as copper or aluminum. Since each of the insulating layer 124b, the insulating layer 124c, and the wiring layer 125b has flexibility, the extending portion 151 has flexibility. In order to electrically connect the extended portion 151 and a connector provided in an external processing circuit, a region where the wiring 152 is exposed exists at the end of the extended portion 151. That is, the wiring 152 includes a region that is not covered with the insulating layer 124c. Thereby, the extension part 151 is electrically connected to the connector provided in the external processing circuit. Note that the insulating layer 124a and the insulating layer 124d may be formed of a flexible material, or may be formed of a non-flexible material.
  • the first layer 121 has a plurality of thermal vias 129 formed in each of the insulating layers 124a to 124d.
  • the plurality of thermal vias 129 are formed immediately below the imaging chip 100.
  • the plurality of thermal vias 129 are formed to be connected from the insulating layer 124 a to the insulating layer 124 d, thereby thermally connecting the wiring 127 of the first layer 121 and the core layer 123. Thereby, the heat generated in the imaging chip 100 can be transferred to the core layer 123.
  • the plurality of thermal vias 129 may be formed corresponding to the heat generation area of the imaging chip 100. Since the processing circuit in the circuit area 102 generates more heat than the image area, the plurality of thermal vias 129 are preferably formed immediately below the processing circuit. In particular, it is preferably formed immediately below the AD conversion circuit. Further, more thermal vias 129 may be formed directly below the circuit region 102 than directly below the imaging region 101.
  • the core layer 123 is a metal core.
  • a material of the core layer 123 an alloy of nickel and iron (for example, 42 alloy, 56 alloy), copper, aluminum, or the like can be used.
  • the elastic modulus of the alloy of nickel and iron, aluminum, and copper is about 150 GPa, 130 GPa, and 70 GPa, respectively.
  • the thickness of the core layer 123 is larger than the thickness of the wiring layer 125 of the first layer 121 and the wiring layer 135 of the second layer 122 described later. Specifically, it is about 0.1 mm to 1.0 mm. For this reason, the rigidity of the core layer 123 is higher than the rigidity of the first layer 121 and the second layer 122.
  • the core layer 123 is distinguished from the wiring layer 125 of the first layer 121 and the wiring layer 135 of the second layer 122 from the viewpoint of heat dissipation and rigidity. More specifically, the core layer 123 has a function of dissipating heat generated in the imaging chip 100, and can also have a function of holding other members by using high rigidity. 125 and the wiring layer 135.
  • the second layer 122 includes an insulating layer 136 and a wiring layer 135.
  • the wiring layer 135 is a wiring pattern. Both the insulating layer 136 and the wiring layer 135 have a multilayer structure. Specifically, each of the insulating layer 136 and the wiring layer 135 has a four-layer structure. On the surface of the core layer 123 opposite to the imaging chip 100, insulating layers 136 and wiring layers 135 are alternately stacked in this order.
  • the wiring layer 135 includes a wiring 133, a wiring 134, and a wiring 237. The thickness of the wiring layer 135 is about 10 ⁇ m to 100 ⁇ m.
  • the insulating layer 136 of the second layer 122 may be formed of a flexible material, or may be formed of the other insulating material described above.
  • the wiring 226 and the wiring 133 are electrically connected by a via 131.
  • the via 131 is covered with an insulator 132.
  • the wiring 152 and the wiring 237 are electrically connected by a via 233.
  • the via 233 is covered with an insulator 234.
  • the wiring 237 and the wiring 134 are electrically connected by a via 137.
  • the solder resist 170 Part of the component mounting surface of the second layer 122 is protected by the solder resist 170.
  • An electronic component is mounted on the component mounting surface via a solder resist 170.
  • the electronic component 180 is, for example, a bypass capacitor, a resistor, a resistor, an oscillator, or the like. These electronic components 180 constitute a power supply circuit that supplies power to the circuits in the imaging chip 100.
  • the electronic component 180 and the wiring 134 of the second layer 122 are electrically connected by solder.
  • the surrounding member 140 is formed of a metal such as aluminum, brass, iron, or nickel alloy. Resin can also be used as the material of the surrounding member 140, and the material by which the metal and resin were insert-molded can also be used. When a metal or a material in which a metal and a resin are insert-molded is used as the material of the surrounding member 140, the surrounding member 140 can be used as a heat radiator.
  • the cover glass 160 is formed of borosilicate glass, quartz glass, non-alkali glass, heat resistant glass, or the like.
  • the imaging unit 10 of the second embodiment will be described in comparison with an imaging unit in which a connector is mounted on a component mounting surface of a core substrate.
  • an imaging unit in which a connector is mounted on a component mounting surface of a core substrate in order to extract an output signal from the connector, wiring must be formed from the chip mounting surface to the component mounting surface on which the connector is mounted.
  • an output signal is extracted by extending a part of the inner layer of the core substrate 120. Since it is not necessary to form the wiring up to the component mounting surface, the output signal can be extracted with a shorter wiring than the imaging unit on which the connector is mounted. Therefore, the degradation of the output signal can be reduced.
  • the extended portion 151 is formed above the core layer 123, it is more advantageous in terms of reducing the degradation of the output signal compared to the case where the extended portion 151 is formed below the core layer 123. is there.
  • the wiring layer 125d closest to the imaging chip 100 may be an extension layer. In this case, the length of the wiring for transmitting the output signal becomes shorter, so that the deterioration of the output signal can be further reduced.
  • contact resistance is generated on the contact surface between the connector and the core substrate.
  • the output signal can be deteriorated by the contact resistance.
  • contact resistance can cause poor contact of the wire harness.
  • the imaging unit 10 of the second embodiment since no connector is used in the first place, contact resistance due to the connector does not occur. Therefore, the output signal does not deteriorate due to the contact resistance caused by the connector, and contact failure does not occur due to the contact resistance caused by the connector.
  • the connector imposes an electronic component mounting area.
  • the number of pins of the connector tends to increase for the purpose of reading output signals from the imaging chip at high speed. That is, in the future, the connector is expected to increase in size.
  • the problem that the mounting area of the electronic component becomes tighter becomes more prominent.
  • the imaging unit 10 of the second embodiment does not use a connector, there is no problem that the mounting area of the electronic component 180 is tight.
  • a connection member via a connector such as a wire harness is used for connection to an external processing circuit.
  • a part of the inner layer of the core substrate 120 is extended to form an extension part 151 for connection to an external processing circuit. Since it is not necessary to use a connecting member via a connector, the component cost can be reduced.
  • a connection step is not necessary for one end of the extended portion 151. Therefore, it is also advantageous from the viewpoint of the assembly process.
  • the insulating layers 124b and 124c are formed of a flexible material. Therefore, even if the wiring layer 135 of each layer in the second layer 122 is thermally expanded or contracted by heat applied when the imaging chip 100 and the core substrate 120 are joined, the stress generated in the second layer 122 and the surrounding member 140 It can absorb the stress generated in. Therefore, warpage of the chip mounting surface can be reduced. Thereby, since the curvature of the imaging chip 100 itself is also reduced, it is possible to realize good image formation and suppress deterioration in image quality. In addition, since the warpage of the surface of the first layer 121 is reduced, the surrounding member 140 is hardly peeled off from the first layer 121.
  • FIG. 10 is a schematic cross-sectional view of a camera 400 that is an example of an imaging apparatus according to the second embodiment.
  • the camera 400 includes a lens unit 500 and a camera body 600.
  • a lens unit 500 is attached to the camera body 600.
  • the lens unit 500 includes an optical system arranged along the optical axis 410 in the lens barrel, and guides an incident subject light flux to the imaging unit 10 of the camera body 600.
  • the camera body 600 includes a main mirror 672 and a sub mirror 674 behind the body mount 660 coupled to the lens mount 550.
  • the main mirror 672 is pivotally supported between an oblique position obliquely provided to the subject light beam incident from the lens unit 500 and a retracted position retracted from the subject light beam.
  • the sub mirror 674 is pivotally supported with respect to the main mirror 672 so as to be rotatable.
  • the focus plate 652 is disposed at a position conjugate with the light receiving surface of the imaging chip 100 to visualize the subject image formed by the optical system of the lens unit 500.
  • the subject image formed on the focus plate 652 is observed from the viewfinder 650 through the pentaprism 654 and the viewfinder optical system 656.
  • Part of the subject light beam incident on the main mirror 672 at the oblique position passes through the half mirror area of the main mirror 672 and enters the sub mirror 674.
  • the sub mirror 674 reflects a part of the light beam incident from the half mirror region toward the focusing optical system 680.
  • the focusing optical system 680 guides a part of the incident light beam to the focus detection sensor 682.
  • the focus detection sensor 682 outputs the detection result to the body side CPU 622.
  • the focus plate 652, the pentaprism 654, the main mirror 672, and the sub mirror 674 are supported by a mirror box 670 as a structure.
  • the main mirror 672 and the sub mirror 674 are retracted to the retracted position and the front curtain and the rear curtain of the shutter unit 340 are opened, the subject luminous flux that passes through the lens unit 500 reaches the light receiving surface of the imaging chip 100.
  • the body substrate 620 and the rear display unit 634 are sequentially disposed behind the imaging unit 10 (in the z-axis plus direction).
  • a rear display unit 634 employing a liquid crystal panel or the like appears on the rear surface of the camera body 600.
  • the rear display unit 634 displays an image generated from the output signal from the imaging chip 100.
  • Electronic circuits such as a CPU 622 and an image processing ASIC 624 are mounted on the body substrate 620.
  • the image processing ASIC 624 is disposed on the side (x-axis direction) of the imaging unit 10.
  • the extending part 151 extends in the x-axis plus direction.
  • the distraction unit 151 is connected to a connector of an image processing ASIC 624 that is a processing chip that processes an output signal.
  • the extension part 151 has flexibility as described above. Therefore, even if the installation surface of the extension part 151 and the image processing ASIC 624 is not the same, the extension part 151 can be connected to the image processing ASIC 624.
  • the output signal of the imaging chip 100 is delivered to the image processing ASIC 624 via the distraction unit 151. Note that when the image processing ASIC 624 is disposed behind the imaging unit 10, the extending portion 151 may be connected to the image processing ASIC 624 in a semicircle.
  • the TFT driver, actuator, etc. arranged in the rear stage of the imaging unit 10 can be a noise generation source. Since the core layer 123 is disposed between the noise generation source and the imaging chip 100, electromagnetic waves generated from the noise generation source can be blocked by the core layer 123.
  • FIG. 11 is a schematic cross-sectional view of the imaging unit 20 according to the first modification. 11, elements having the same reference numerals as those in FIG. 9 have the same functions and configurations as the elements described in FIG.
  • the core substrate 120 of the image pickup unit 20 has a layer structure that is asymmetric in the stacking direction around the core layer 123. That is, in the second layer 122, the insulating layer 136 and the wiring layer 135 each have a four-layer structure, whereas in the first layer 121, the insulating layer 124 and the wiring layer 125 each have a single-layer structure. Since the insulating layer 124 is a single layer, the imaging chip 100 and the core layer 123 are closer than in the case where the insulating layer 124 is a multilayer. That is, the thickness of the insulating layer 124 as a whole is thin.
  • the heat transfer path is shortened, the heat dissipation characteristics are improved as compared with the case where the insulating layer 124 is multi-layered. Furthermore, the number of thermal vias to be formed can be reduced by bringing the core layer 123 closer to the imaging chip 100. Therefore, the configuration in which the core layer 123 is brought close to the imaging chip 100 is advantageous from the viewpoint of cost and manufacturing process in addition to the heat dissipation characteristics.
  • the insulating layer 136 has a four-layer structure of an insulating layer 136a, an insulating layer 136b, an insulating layer 136c, and an insulating layer 136d.
  • the wiring layer 135 has a four-layer structure including a wiring layer 135a, a wiring layer 135b, a wiring layer 135c, and a wiring layer 135d.
  • the wiring layer 135 b includes a wiring 153.
  • the wiring 126 and the wiring 153 are electrically connected by a via 238.
  • the via 238 is covered with an insulator 239.
  • the insulating layer 136b, the insulating layer 136c, and the wiring layer 135b sandwiched between the two layers are extension layers.
  • the extension part 151 which is the extension part in these three layers has flexibility as mentioned above.
  • an extension 151 is formed below the core layer 123. Further, as described above, the power supply circuit is arranged on the component mounting surface. By forming the extended portion 151 below the core layer 123, the distance of the wiring from the power supply circuit can be shortened. Therefore, the output impedance of the power supply can be reduced. If more importance is placed on the reduction of the output impedance of the power supply, the wiring layer 135d closest to the power supply circuit may be the extension layer. In this case, since the length of the wiring for supplying the power becomes shorter, the output impedance of the power can be further reduced.
  • the length of the wiring for transmitting the output signal can be shortened as compared with the imaging unit in which the connector is mounted on the component mounting surface of the core substrate. Therefore, the deterioration of the output signal can also be reduced.
  • the first layer 121 further includes a plurality of thermal vias 130.
  • the plurality of thermal vias 130 are formed immediately below the surrounding member 140.
  • the plurality of thermal vias 130 formed immediately below the surrounding member 140 thermally connects the wiring 128 of the first layer 121 and the surrounding member 140. Thereby, the heat generated in the imaging chip 100 can be transmitted to the surrounding member 140 via the core layer 123.
  • FIG. 12 is a schematic cross-sectional view of the imaging unit 30 according to the second modification. 12, elements denoted by the same reference numerals as those in FIG. 9 have the same functions and configurations as the elements described in FIG.
  • the first layer 121 of the imaging unit 30 has an opening at the center.
  • the imaging chip 100 is directly mounted on the core layer 123 exposed by forming an opening in the central portion of the first layer 121.
  • the heat transfer path is formed as a contact surface in which the imaging chip 100 is disposed in contact with the core layer 123 without the first layer 121 interposed therebetween. Since the imaging chip 100 and the core layer 123 are in direct contact with each other, it is possible to further improve the heat dissipation characteristics with respect to the heat generated in the imaging chip 100.
  • 42 alloy is particularly preferable among the above-described materials. Since the linear expansion coefficient of 42 alloy and the linear expansion coefficient of the imaging chip 100 are substantially the same, it is possible to suppress warping caused by the difference between the linear expansion coefficients of the core layer 123 and the imaging chip 100. Therefore, in addition to the heat dissipation characteristics, the flatness of the first layer 121 can be improved. In order to further improve the heat dissipation, a metal having high thermal conductivity such as copper may be used as the material of the core layer 123.
  • FIG. 13 is a schematic cross-sectional view of the imaging unit 40 according to Modification 3. 13, elements denoted by the same reference numerals as those in FIG. 9 have the same functions and configurations as the elements described in FIG.
  • the imaging unit 40 is different from the configuration of the imaging unit 10 shown in FIG. 9 in that the imaging unit 40 has two core layers and a heat insulating layer sandwiched therebetween.
  • the core layer has a first core layer 323 disposed on the imaging chip 100 side and a second core layer 324 disposed on the opposite side to the imaging chip 100 side.
  • the first core layer 323 is used for the purpose of radiating heat generated in the imaging chip 100. Therefore, the thermal conductivity of the first core layer 323 is preferably larger than the thermal conductivity of the second core layer 324.
  • the thermal conductivities of copper and aluminum are about 398 W / m ⁇ K and 236 W / m ⁇ K, respectively.
  • the second core layer 324 is used for the purpose of suppressing heat generated in the electronic component 180 or the like from being transferred to the imaging chip 100 side.
  • the second core layer 324 is preferably configured to store as much heat as possible generated on the side opposite to the imaging chip 100. Therefore, the specific heat capacity of the second core layer 324 is preferably larger than the specific heat capacity of the first core layer 323.
  • the specific heat capacities of copper and aluminum are about 385 J / kg ⁇ K and 900 J / kg ⁇ K, respectively.
  • the material of the second core layer 324 aluminum that is a material having a particularly large specific heat capacity among the materials of the core layer described above may be used. Note that the second core layer 324 may be formed to be larger than the volume of the first core layer.
  • a heat insulating layer 325 having a lower thermal conductivity than the first core layer 323 and the second core layer 324 is formed. Thereby, it can suppress that the heat from one of the 1st core layer 323 and the 2nd core layer 324 transfers to the other.
  • a material having low thermal conductivity a fluorine-based resin or the like can be used.
  • the amount of thermal expansion or contraction is different.
  • a material having a low elastic modulus in addition to the thermal conductivity as the material of the heat insulating layer 325, it is possible to reduce warpage due to a difference in the amount of thermal expansion or contraction.
  • the above-described material in which a glass cloth is impregnated with a thermosetting resin can be used.
  • the second core layer 324 is made larger by making the volume of the second core layer 324 larger than the volume of the first core layer 323. The heat capacity of can be increased.
  • the imaging unit 40 by adopting the two-layer structure of the first core layer 323 and the second core layer 324, the heat generated in the imaging chip 100 and the heat generated in the electronic component 180 and the like are separated. It can be processed. Further, the influence of heat generated in the electronic component 180 or the like is not given to the imaging chip 100 side, and the influence of the heat generated in the imaging chip 100 is not given to the electronic component 180 side.
  • FIG. 14 is a schematic cross-sectional view of an imaging unit 50 according to Modification 4. 14, elements denoted by the same reference numerals as those in FIG. 9 have the same functions and configurations as the elements described in FIG.
  • the imaging unit 50 is different from the configuration of the imaging unit 10 shown in FIG. 9 in that the core layer 123 has a recess 138 that houses the imaging chip 100.
  • the imaging chip 100 is accommodated in the recess 138 of the core layer 123.
  • the recess 138 is formed by, for example, milling. By forming the recess 138 in this way, the flatness of the bottom surface of the recess 138 can also be improved.
  • the space between the side surface of the imaging chip 100 and the inner wall surface of the recess 138 may be filled with a resin material 139 having high thermal conductivity.
  • heat can be radiated from the side surface of the imaging chip 100 to the core layer 123 via the resin material 139.
  • the interval between the imaging chip 100 and the cover glass 160 can be increased. If dust, foreign matter, or the like adheres to the cover glass 160 or the cover glass 160 is scratched, they may be reflected in the captured image, but the interval between the imaging chip 100 and the cover glass 160 should be increased. Therefore, the influence of the reflection can be reduced. Further, since the imaging chip 100 is accommodated in the recess 138, the thickness of the surrounding member 140 can be reduced accordingly.
  • the depth of the recess 138 is deeper than the thickness of the imaging chip 100, the light receiving surface of the imaging chip 100 is lower than the opening surface of the recess 138. For this reason, light incident from an oblique direction may not reach the peripheral portion of the imaging chip 100.
  • the inner wall of the recess 138 may be chamfered and tapered so that light incident from an oblique direction reaches the imaging chip 100.
  • the core layer 123 may have a convex portion subjected to planar processing instead of the concave portion 138, and the imaging chip 100 may be disposed on the convex portion.
  • FIG. 15 is a schematic cross-sectional view of an imaging unit 60 according to Modification 5. 15, elements denoted by the same reference numerals as those in FIG. 9 have the same functions and configurations as the elements described in FIG.
  • the imaging unit 60 is different from the configuration of the imaging unit 10 illustrated in FIG. 9 in that the imaging chip 100, the wiring 126, and the wiring 226 are bump-bonded.
  • the imaging chip 100 of the imaging unit 60 is preferably a back-illuminated imaging chip.
  • the imaging chip 100 includes an electrode unit 103 on a surface opposite to the surface on which the imaging region 101 is formed.
  • the imaging chip 100 includes wiring that transmits pixel signals.
  • the electrode part 103 is electrically connected to the wiring through a via.
  • the electrode portion 103 is connected to the wiring 126 and the wiring 226 of the first layer 121 by the bump 104.
  • FIG. 16 is a schematic cross-sectional view of an imaging unit 70 according to Modification 6.
  • elements denoted by the same reference numerals as those in FIG. 9 have the same functions and configurations as the elements described in FIG.
  • the imaging unit 70 is different from the configuration of the imaging unit 10 shown in FIG. 9 in that two layers of an insulating layer 136a and a wiring layer 135d are extended. In this case, a part of the surface of the wiring 134 of the wiring layer 135d that is not covered with the insulating layer 136a may be coated with the insulator 242.
  • FIG. 17 is a schematic cross-sectional view of an imaging unit 80 according to Modification 7. 17, elements denoted by the same reference numerals as those in FIG. 9 have the same functions and configurations as the elements described in FIG.
  • the imaging unit 80 is different from the configuration of the imaging unit 10 shown in FIG. 9 in that two layers of an insulating layer 136b and a wiring layer 135b are extended. In this case, a part of the surface of the wiring layer 135b that is not covered with the insulating layer 136b may be coated with the insulator 242.
  • FIG. 18 is a diagram illustrating an example of a variation of the core substrate 120.
  • a portion extending integrally from one side surface of the core substrate 120 is counted as one extending portion, a portion extending independently from the extending portion from the one side surface or the other side surface is Count as distraction.
  • a plurality of the extending portions may be formed.
  • FIG. 18A shows a case where two extending portions are formed on the same side surface of the core substrate 120.
  • the upper extending portion 351 includes a wiring pattern for transmitting an output signal from the imaging chip 100
  • the lower extending portion 352 includes a wiring pattern for supplying power.
  • the extended portion may be formed on two or more side surfaces of the core substrate.
  • the extending portions are formed on opposite side surfaces, respectively.
  • each extension part may be comprised by the same extension layer.
  • the extension layer includes a wiring pattern that transmits an output signal from the imaging chip 100, two-channel reading that reads out the output signal in two channels can be employed.
  • each extension part may be comprised by a mutually different extension layer.
  • FIG. 18B shows a case where the extension portion is formed by different extension layers.
  • the extension part 353 is formed above the core layer 123
  • the extension part 354 is formed below the core layer 123.
  • the extending part 353 includes a wiring pattern for transmitting an output signal from the imaging chip 100 and the extending part 354 includes a wiring pattern for supplying power.
  • the output impedance of the power supply can be lowered while reducing the deterioration of the output signal.
  • the extending portion may be formed on the adjacent side surface instead of the opposing side surface.
  • the distraction part may be formed on all side surfaces.
  • the extension portion can function as a grounded shield layer, or can function as a heat sink. In the case where the extension portion functions as a heat sink, it is preferable to form the extension portion at a position close to the imaging chip 100. Specifically, it may be formed between the core layer 123 and the imaging chip 100.
  • the extending part is not limited to the structure extending in the x-axis plus direction from the side surface.
  • the extending portion may be extended from the central portion of the side surface in the y-axis direction, or may be extended toward one end portion of the side surface in the y-axis direction.
  • FIG. 18C shows a case where the extending portion 355 extends in an oblique direction with respect to the core substrate 120. This structure is useful from the viewpoint of ease of attachment between the extended portion 355 and the connection destination member. A plurality of the extending portions 355 may be formed.
  • FIG. 18D shows a case where the extension part 356 is bent. As described above, the insulating layer constituting the extended portion 356 is formed of a flexible material.
  • the extension portion 356 can be bent to connect to the image processing ASIC. Even if the installation surface of the extension part and the image processing ASIC are different, the extension part bends, so that the connection is easy.
  • the extension portion has a uniform width throughout, but the width of the extension portion may vary.
  • FIG. 18E shows a case where the extended portion 357 is reduced in width after extending from the outer edge of the core layer with the same width as one side of the core layer. By forming the base portion of the extension portion 357 to be wide, stress concentration at the base portion can be reduced.
  • FIG. 18 (f) shows a case where the extended portion 358 is divided into two forks from the middle. Thereby, a connection destination can be changed according to each function. For example, one of the two parts is connected to the substrate of the DC / DC converter, and the other is connected to the image processing ASIC.
  • the extension layer may be folded to avoid other components of the camera.
  • the wiring layer constituting the extension layer is one layer, but the wiring layer constituting the extension layer may be a multilayer.
  • the wiring layer constituting the extension layer is, for example, two layers, one layer may be used as a wiring for transmitting an output signal, and the other one layer may be used as a base on which an electronic component is mounted. Further, a damper resistor may be mounted on the other one layer.
  • the output signal transmitted by the extension layer is an output signal before image processing.
  • the output signal is transmitted by the extension layer.
  • the output signal may be an output signal after image processing.
  • region where the wiring was exposed was formed in the upper surface, the area
  • a quartz low-pass filter can also be used as the cover glass 160 of the imaging unit.
  • the crystal low-pass filter is arranged in a plurality of parts on the camera 400, one of them may be arranged instead of the cover glass 160.
  • the core layer 123 of the core substrate 120 has been described as being formed of metal, but may be formed of an insulating material such as a highly rigid resin. That is, the core layer 123 may be a resin core.
  • FR4 can be used as a highly rigid insulating material.
  • the electronic component is described as being mounted on the surface of the second layer 122 opposite to the core layer, but the electronic component may be mounted inside the second layer 122. Even in this case, since the core layer is disposed between the electronic component 180 and the imaging chip 100, heat and electromagnetic waves generated in the electronic component can be blocked by the core layer.
  • a structure can be attached to the surrounding member 140.
  • a part of the frame is formed to extend outward from the first layer.
  • the attaching part for attaching to a structure is formed in the extended
  • the material of the surrounding member 140 a material in which the above metal or a metal and a resin are insert-molded may be used. Thereby, heat can be effectively radiated from the surrounding member 140 to the structure. Furthermore, by increasing the number of thermal vias 130, the heat dissipation characteristics can be improved.
  • the imaging chip 100 was directly mounted on the core layer 123 exposed by forming an opening in the central portion of the first layer 121. Since the imaging chip 100 is disposed on the surface of the core layer 123, the surface of the core layer 123 is preferably a flat surface with high accuracy. For this reason, it is preferable to perform planar processing such as polishing on the core layer 123. As described above, planar processing can be performed even when the core layer 123 is a resin core. The planar processing may be performed on the region where the imaging chip 100 is arranged, even if it is not performed on the entire portion of the core layer 123 corresponding to the opening of the first layer 121.
  • the low rigidity layer does not have sufficient rigidity as the core layer 123, if the rigidity is increased as a whole by forming a metal layer or a highly rigid resin layer on the low rigidity layer, the low rigidity layer is It can function as the core layer 123. From the viewpoint of suppressing warpage of the core substrate 120, it is preferable to form a metal layer or a highly rigid resin layer on both the upper and lower surfaces of the low rigidity layer.
  • a copper layer can be formed as a metal layer on both upper and lower surfaces of a resin layer that is a low-rigidity layer.
  • a highly rigid resin layer can also be formed on the upper and lower surfaces of a thin metal layer that is a low rigidity layer.
  • FIG. 19 is a schematic cross-sectional view of the imaging unit 11 according to a modification of the imaging unit 10.
  • elements having the same reference numerals as those in FIG. 9 have the same functions and configurations as the elements described in relation to FIG. 9.
  • the surrounding member 140 in the imaging unit 11 includes a first peripheral edge 143 along the first side 142 of the opening in the central portion, and a second peripheral edge 145 along the second side 144 facing the first side 142.
  • Each of the first peripheral edge portion 143 and the second peripheral edge portion 145 has an attachment hole 146 as an attachment portion.
  • one attachment hole 146 is formed at the central portion of the second peripheral edge 145.
  • Two attachment holes 146 are formed in a portion other than the central portion in the first peripheral edge portion 143.
  • the attachment hole 146 is used for attaching another structure.
  • the other structure is screwed to the surrounding member 140 via the mounting hole 146.
  • a mirror box is mentioned as described later.
  • the first peripheral edge 143 and the second peripheral edge 145 each have a positioning hole for positioning the imaging unit 11 with respect to the structure.
  • the mirror box has a positioning pin protruding toward the imaging unit 11 side.
  • the positioning hole is formed at a position corresponding to the positioning pin.
  • the shutter unit is fastened together with the imaging unit 11 and the mirror box.
  • the shutter unit is also accurately positioned with respect to the mirror box by the positioning pins inserted into the positioning holes 147.
  • the surrounding member 140 surrounds the imaging chip 100.
  • the surrounding member 140 is configured by inserting a metal body 148 into a resin 149.
  • the metal body 148 is formed in an annular shape so as to surround the opening 141, for example.
  • the metal body 148 is three-dimensionally formed at the first peripheral edge 143 and the second peripheral edge 145.
  • an alloy of nickel and iron for example, 42 alloy, 56 alloy
  • copper, or aluminum can be used as a material of the metal body 148.
  • the lightest aluminum among the above materials may be used.
  • copper having the highest thermal conductivity among the above materials may be used.
  • the cover glass 160 if 56alloy having a linear expansion coefficient value closest to the linear expansion coefficient value of the cover glass 160 is used, warpage caused by the difference in linear expansion coefficient between the cover glass 160 and the surrounding member 140 can be reduced.
  • 42alloy having a linear expansion coefficient value closest to the linear expansion coefficient value of the imaging chip 100 is used as the material of the core layer 123, the wiring pattern 125, and the wiring pattern 135 of the core substrate 120, the surrounding member 140 As a material, 42 alloy may be used. Thereby, the curvature of the imaging unit 11 can be reduced.
  • the thickness of the surrounding member 140 will be described.
  • the thickness of the surrounding member 140 is appropriately adjusted from various viewpoints such as a viewpoint of securing the distance between the light receiving surface of the imaging chip 100 and the cover glass 160 and the viewpoint of the rigidity of the surrounding member 140.
  • a viewpoint of securing the distance between the light receiving surface of the imaging chip 100 and the cover glass 160 and the viewpoint of the rigidity of the surrounding member 140.
  • the reflection of dust or the like can be reduced as the cover glass 160 moves away from the light receiving surface of the imaging chip 100. Therefore, it is preferable that the distance between the light receiving surface of the imaging chip 100 and the cover glass 160 is increased from the viewpoint of reducing the influence of reflection. Therefore, the surrounding member 140 is preferably thicker. Reflection is also affected by the size of the imaging chip 100.
  • the surrounding member 140 is preferably thicker. In addition, from the viewpoint of the rigidity of the surrounding member 140, it is preferable that the surrounding member 140 is thicker.
  • the distance between the light receiving surface of the imaging chip 100 and the cover glass 160 is limited for each model of the imaging apparatus on which the imaging unit 11 is mounted, in consideration of other structures.
  • the distance can be adjusted for each model depending on the thickness of the surrounding member 140. Further, by providing the thickness, the surrounding member 140 itself can serve as a structure to which other structures are directly coupled.
  • the metal body 148 includes a lower end portion 161 formed on the core substrate 120 side, an upper end portion 162 formed on the cover glass 160 side, and a connecting portion 163 that connects the lower end portion 161 and the upper end portion 162.
  • the lower end 161 and the upper end 162 are formed in parallel to different planes.
  • the metal body 148 is not exposed on the end surface of the lower end portion 161, that is, the end surface on the imaging chip 100 side of the surrounding member 140. Since the metal body 148 is covered with the resin 149, reflection that may occur at the opening end surface of the surrounding member 140 can be reduced.
  • the lower end 161 is in direct contact with the wiring 128.
  • a mounting hole 146 that penetrates the upper end 162 and the resin 149 is formed so that the screw 150 can penetrate the portion where the upper end 162 and the resin 149 are laminated. Therefore, the upper end portion 162 forms a part of the inner wall surface 154 of the mounting hole 146. For this reason, when the imaging unit 11 is screwed to another structure, the upper end 162 and the screw 150 come into contact with each other. As will be described in detail later, when the heat transfer path is formed in this way, heat can be released to the structure side through the screw 150 which is a metal. If the entire inner wall surface 154 of the mounting hole 146 is formed of the metal body 148, the heat dissipation characteristics can be further improved.
  • FIG. 20 is a schematic cross-sectional view of a modified example of the camera 400 according to the imaging unit 11.
  • the focus plate 652, the pentaprism 654, the main mirror 672, and the sub mirror 674 are supported by a mirror box 670 as a structure.
  • the mirror box 670 is a structure that becomes the center of the camera 400 to which various structures are attached.
  • the mirror box 670 is formed of a highly rigid material such as metal.
  • the mirror box 670 is preferably formed of a material having a large specific heat capacity because the heat of the imaging unit 11 is dissipated.
  • the mirror box 670 is attached to the imaging unit 11 via the attachment hole 146. Since the imaging unit 11 is directly attached to the mirror box 670, an error in the relative positional relationship between the mirror box 670 and the imaging chip 100 can be reduced. Since the mirror box 670 is a reference structure, it can be precisely aligned with the optical axis.
  • the surrounding member 140 is made of a material in which a metal and a resin are insert-molded.
  • the material of the surrounding member 140 is not limited to this.
  • the surrounding member 140 may be formed of a single metal. In this case, the heat dissipation characteristics can be further enhanced as compared with the case where a material in which a metal and a resin are insert-molded is used.
  • the surrounding member 140 may be formed of a single resin that satisfies the rigidity required for attachment to the structure. In this case, the surrounding member 140 can be reduced in weight while maintaining the distance between the imaging chip 100 and the cover glass 160.
  • the surrounding member 140 has the attachment hole 146 in the extending portion extending outward from the core substrate 120 and the cover glass 160.
  • the surrounding member 140 may have a uniform thickness.
  • the surrounding member 140 is not limited to a uniform thickness as long as it satisfies the rigidity required for attachment to the structure.
  • the thickness of the surrounding member 140 in the extending portion having the attachment hole 146 may be smaller than the thickness of the main body portion sandwiched between the core substrate 120 and the cover glass 160. Thereby, the surrounding member 140 can be reduced in weight while maintaining the distance between the imaging chip 100 and the cover glass 160.
  • the stretched portion can be formed by milling.
  • the heat dissipation characteristics of the surrounding member 140 can be enhanced by making the thickness of the extending portion larger than the thickness of the main body portion. By increasing the thickness of the extending portion, the rigidity of the surrounding member 140 can be increased.
  • the surrounding member 140 of the imaging unit 11 is attached to the surrounding member 140 of each imaging unit 60 of the imaging unit 20, the imaging unit 30, the imaging unit 40, the imaging unit 50, and the imaging unit 60 in the second embodiment. You may apply the structure which concerns on a part.
  • the surrounding member 140 has an attachment part for attaching another structure.
  • the mounting substrate has an attachment portion for attaching another structure. Both the surrounding member and the mounting board may have an attachment portion for attachment to another structure.
  • the core substrate may include, for example, only the core layer 123 and the first layer 121 as a multilayer structure.
  • the mounting substrate including at least one wiring layer and at least one core layer as a multilayer structure may have the extended portion 151.
  • the mounting board may be a multilayer board that does not include the core layer 123, the first core layer 323, and the second core layer 324, instead of the core board.
  • a mounting board having a multilayer structure that does not include a core layer may include the extended portion 151 that includes a part of the multilayer structure.
  • the configuration of the imaging unit in the first embodiment and the configuration of the imaging unit in the second embodiment may be combined in any combination.
  • the elastic modulus of the first layer 121 in the second embodiment may be different from the elastic modulus of the second layer 122 in the second embodiment.
  • ⁇ Third Embodiment> As described above in the second embodiment, not only the connector but also the bypass capacitor is arranged on the component mounting surface of the imaging unit. Therefore, when mounting the bypass capacitor on the component mounting surface, it is necessary to secure the mounting area of the bypass capacitor.
  • the imaging unit of the third embodiment can stabilize the power supply while securing the mounting area of the electronic component by reducing the number of bypass capacitors.
  • FIG. 21 is a diagram schematically illustrating the bonding pad arrangement position in the imaging unit 90 of the third embodiment.
  • the core substrate 112 is a multilayer substrate including a GND layer 114, a power supply layer 115, and the like.
  • the imaging chip 100 is disposed in the central portion of the core substrate 112.
  • the bonding pad region 111 is a peripheral region of the region where the imaging chip 100 is mounted on the chip mounting surface.
  • the bonding pad region 111 is provided with three regions below the imaging chip 100 and three regions above the imaging chip 100 on the paper surface of FIG. Six bonding pad regions 111 are provided on the chip mounting surface.
  • Each of the bonding pad regions 111 is provided with a plurality of bonding pads such as a GND pad 116 and a power supply pad 117 described later.
  • FIG. 22 is a perspective view of the imaging unit 90.
  • a GND pad 116 for supplying a ground voltage to the imaging chip 100 and a power pad 117 for supplying a power supply voltage to the imaging chip 100 are alternately arranged.
  • the GND pad 116 and the power supply pad 117 are arranged with a space therebetween.
  • the signal lines are not shown.
  • Each of the GND pad 116 and the power supply pad 117 is connected by a bonding wire 110 to a pad on the imaging chip 100 side corresponding to each of the GND pad 116 and the power supply pad 117.
  • On the chip mounting surface a plurality of sets connecting the two GND pads 116 are provided, and a plurality of sets connecting the two power supply pads 117 are provided.
  • a connecting portion 118 that connects the two GND pads 116 is connected to the GND layer 114 of the core substrate 112 through a via 252.
  • the GND layer 114 is connected to the first terminal 256 of the bypass capacitor 251 through the via 254.
  • a connecting portion 119 that connects the two power supply pads is connected to the power supply layer 115 of the core substrate 112 through the via 253.
  • the power supply layer 115 is connected to the second terminal 257 of the bypass capacitor 251 through the via 255.
  • the first terminal 256 of the bypass capacitor 251 is connected to the GND pad 116, and the second terminal of the bypass capacitor 251 is connected. Since 257 and the power supply pad 117 are connected, the number of wirings formed in the core substrate 112 increases. Therefore, the wiring layout in the core substrate 112 is limited.
  • the imaging unit 90 of the third embodiment on the chip mounting surface, the two GND pads 116 are connected by the connecting portion 118 and the two power supply pads 117 are connected by the connecting portion 119.
  • Two GND pads 116 are connected to the first terminal 256 of the bypass capacitor 251 via the connecting portion 118, the via 252, the GND layer 114, and the via 254 with respect to one bypass capacitor 251, and the two power supply pads 117 are connected.
  • the connection portion 119, the via 253, the power supply layer 115, and the via 255 are connected to the second terminal 257 of the bypass capacitor 251. Therefore, the degree of freedom in the wiring layout in the core substrate 112 is increased.
  • the two bonding wires 110 connected to the two GND pads 116 are connected in parallel.
  • the two bonding wires 110 connected to the two power supply pads 117 are connected in parallel. Therefore, the wiring is shortened, and the inductance of the wiring can be reduced. In this case, the inductance of the entire two bonding wires 110 is substantially the same as the inductance of the single bonding wire 110.
  • FIG. 23 is a diagram showing an equivalent circuit of an imaging unit in which one bypass capacitor is provided for each set of one GND pad and one power supply pad as a comparative example.
  • the resistors R1 and R2 are resistors inside the imaging chip 100. Specifically, the resistor R1 is a contact resistance of a terminal (pad) and a wiring resistance inside the imaging chip 100.
  • the resistor R2 changes according to the operation state inside the imaging chip 100. That is, it means that the current drawn into the imaging chip 100 changes with the internal operation.
  • the inductance L1 is the inductance of the bonding wire 110.
  • the inductance L2 is an inductance caused by the other wiring.
  • the inductance L3 is an inductance corresponding to the wiring routing distance.
  • the inductance L4 is the inductance of the power supply line.
  • the power supply V1 is a power supply
  • the capacity C1 is a capacity of a bypass capacitor.
  • FIG. 24 is a diagram showing an equivalent circuit of the imaging unit of the third embodiment.
  • the inductance L5 is connected in parallel with the inductance L1.
  • Other configurations are the same as those in FIG.
  • FIG. 25 is a diagram for explaining the frequency characteristics.
  • FIG. 25A shows a simulation result of frequency characteristics in the configuration of the comparative example.
  • the vertical axis represents gain, and the horizontal axis represents frequency f.
  • the simulation conditions are as follows: R1 is 5 ⁇ , R2 is 10 ⁇ , L1 is 10 nH, L2 is 10 nH, L3 is 10 nH, L4 is 100 ⁇ H, C1 is 1 ⁇ F, and V1 is 3V.
  • the bypass capacitor can stabilize the power supply for frequencies up to about 3 MHz.
  • FIG. 25B shows a simulation result of frequency characteristics in the imaging unit of the third embodiment.
  • the vertical axis represents gain, and the horizontal axis represents frequency f.
  • the simulation conditions are as follows: R1 is 5 ⁇ , R2 is 10 ⁇ , L1 is 10 nH, L2 is 0H, L3 is 5 nH, L4 is 100 ⁇ H, L5 is 100 ⁇ H, C1 is 1 ⁇ F, and V1 is 3V.
  • the inductance L1 is set to 10 nH in the comparative example, whereas it is set to 0 H in the imaging unit of the third embodiment. This is because by sharing the wiring, the inductance caused by the other wiring does not occur.
  • the inductance L2 is set to 10 nH in the comparative example, whereas it is set to 5 H in the imaging unit of the third embodiment. This is because, as described above, by connecting the power supply pads and the GND pads on the chip mounting surface, the distance for routing the wiring is shortened. The values of other parameters are the same as in the comparative example. As shown in FIG. 25B, the bypass capacitor can stabilize the power supply for frequencies up to about 5 MHz. As described above, it can be confirmed from the simulation results that the frequency characteristics are improved by the imaging unit of the third embodiment.
  • the core substrate 120 may be used instead of the core substrate 112.
  • the core layer of the core substrate 120 may be used as the GND layer.
  • a wiring layer below the core layer may be used as a power supply layer.
  • the two power supply pads are connected to each other on the chip mounting surface and the two GND pads are connected to each other.
  • the chip mounting surface not the chip mounting surface but one layer below the core layer, for example, the layer forming the chip mounting surface.
  • a plurality of power supply pads may be connected together with a plurality of GND pads in the side layer. Further, three or more power supply pads may be connected. Three or more GND pads may be connected.
  • the number of pads to be connected is preferably set as appropriate in consideration of the frequency characteristics of the bypass capacitor.
  • a plurality of GND pads may be connected without connecting a plurality of power supply pads.
  • a plurality of power supply pads may be connected without connecting a plurality of GND pads.
  • the cover glass 160 in the first embodiment and the cover glass 160 in the second embodiment are elements corresponding to each other.
  • the surrounding member 140 in the first embodiment and the surrounding member 140 in the second embodiment are elements corresponding to each other.
  • the surrounding member may be a frame that surrounds the imaging chip.
  • the frame may be a support structure.
  • the frame may be a structure that supports at least the optical element.
  • the core substrate 120 in the first embodiment, the core substrate 120 in the second embodiment, and the core substrate 112 in the third embodiment are examples of a mounting substrate on which the imaging chip 100 is mounted, and are elements corresponding to each other.
  • the core substrate 120 in the first embodiment, the core substrate 120 in the second embodiment, and the core substrate 112 in the third embodiment are intermediate layers sandwiched in contact with the other two layers.
  • the insulating layer 124 and the insulating layer 136 in the first embodiment and the insulating layer 124 and the insulating layer 136 in the second embodiment are elements corresponding to each other.
  • the wiring pattern 135 in the first embodiment and the wiring layer 135 in the second embodiment are elements corresponding to each other.
  • each element described in the first embodiment to the third embodiment can be applied to an imaging unit or an imaging device in an arbitrary combination.
  • the configuration of each element described in the first to third embodiments can be applied to corresponding elements in any combination.
  • FIG. 26 is a diagram illustrating a configuration of the imaging unit 14 of the fourth embodiment.
  • the imaging unit 14 includes an imaging chip 6100, a mounting substrate 6120, a surrounding member 6140 that surrounds the imaging chip 6100, and an optical element 6160.
  • the mounting substrate 6120 includes an insulating layer 6136a, an insulating layer 6136b, an insulating layer 6136c, an insulating layer 6136d, an insulating layer 6136e, a first metal layer 6135, a second metal layer 6123, a third metal layer 6190a, And a fourth metal layer 6190b.
  • the cover glass 6160 corresponds to the cover glass 160 in the first embodiment and the cover glass 160 in the second embodiment.
  • the surrounding member 6140 corresponds to the surrounding member 140 in the first embodiment and the surrounding member 140 in the second embodiment.
  • the mounting substrate 6120 corresponds to the core substrate 120 in the first embodiment, the core substrate 120 in the second embodiment, and the core substrate 112 in the third embodiment.
  • the insulating layer 6136a, the insulating layer 6136b, the insulating layer 6136c, the insulating layer 6136d, and the insulating layer 6136e are, for example, resin layers.
  • the insulating layer 6136a, the insulating layer 6136b, the insulating layer 6136c, the insulating layer 6136d, and the insulating layer 6136e correspond to the insulating layer 124 and the insulating layer 136 in the first embodiment, the insulating layer 124 and the insulating layer 136 in the second embodiment, and the like. .
  • the first metal layer 6135 is, for example, a wiring layer.
  • the first metal layer 6135 corresponds to the wiring pattern 135 in the first embodiment, the wiring layer 135 in the second embodiment, and the like.
  • the second metal layer 6123 is an example of an intermediate layer.
  • the second metal layer 6123 is an example of a core layer.
  • the second metal layer 6123 includes the core layer 123, the core layer 181, the first core layer 323, and the second core layer 324 in the first embodiment, and the core layer 123, the first core layer 323, and the second core in the second embodiment. This corresponds to the layer 324 and the like.
  • the imaging chip 6100, the surrounding member 6140, the optical element 6160, the insulating layer 6136a, the insulating layer 6136b, the insulating layer 6136c, the insulating layer 6136d, the insulating layer 6136e, the first metal layer 6135, and the second metal layer included in the imaging unit 14 are included. Since the same configuration as the arbitrary configuration of the corresponding elements in the first to third embodiments can be applied to 6123, description thereof will be omitted.
  • the imaging chip 6100, the insulating layer 6136a, the third metal layer 6190a, the insulating layer 6136b, the first metal layer 6135, the insulating layer 6136c, the second metal layer 6123, the insulating layer 6136d, the first The four metal layers 6190b and the insulating layer 6136e are arranged in this order.
  • the imaging chip 6100 is mounted on the insulating layer 6136a.
  • the third metal layer 6190a is located on the surface of the insulating layer 6136a opposite to the surface on which the imaging chip 6100 is mounted.
  • the third metal layer 6190a is sandwiched between the insulating layer 6136a and the insulating layer 6136a.
  • the first metal layer 6135 is sandwiched between the insulating layer 6136b and the insulating layer 6136c.
  • Second metal layer 6123 is sandwiched between insulating layers 6136c and 6136d.
  • Third metal layer 6190b is sandwiched between insulating layers 6136d and 6136e.
  • Examples of the material of the third metal layer 6190a include copper, nickel alloy, iron, and aluminum.
  • the third metal layer 6190a is a thick copper layer as an example.
  • the third metal layer 6190a may be a substantially metallic flat plate.
  • the third metal layer 6190a may be used as a ground.
  • the third metal layer 6190a may be used as a wiring.
  • Examples of the material of the fourth metal layer 6190b include copper, nickel alloy, iron, and aluminum.
  • the fourth metal layer 6190b is a thick copper layer as an example.
  • the fourth metal layer 6190b may be a substantially metallic flat plate.
  • the fourth metal layer 6190b may be used as a ground.
  • the fourth metal layer 6190b may be used as a wiring.
  • the third metal layer 6190a and the fourth metal layer 6190b are provided in the mounting substrate 6120. However, only one of the third metal layer 6190a and the fourth metal layer 6190b may be provided. When only the third metal layer 6190a is provided, the third metal layer 6190a may be provided closer to the imaging chip 6100 than the second metal layer 6123 is. The third metal layer 6190a may be provided on the imaging chip 6100 side with respect to the second metal layer 6123 and on the imaging chip 6100 side with respect to the first metal layer 6135. The third metal layer 6190a may be provided closest to the imaging chip 6100 among the metal layers provided on the mounting substrate 6120.
  • the mounting substrate 6120 can improve the planarity of the mounting surface on which the imaging chip 6100 is mounted. Furthermore, the flatness of the imaging chip 6100 mounted on the mounting substrate 6120 can be ensured.
  • the mounting substrate 6120 in addition to the third metal layer 6190a and the fourth metal layer 6190b, one or more metal layers having the same rigidity as the third metal layer 6190a and the fourth metal layer 6190b may be provided. .
  • the mounting substrate 6120 can improve the flatness of the mounting surface on which the imaging chip 6100 is mounted. Furthermore, the flatness of the imaging chip 6100 mounted on the mounting substrate 6120 can be ensured.
  • the mounting substrate 6120 in addition to the third metal layer 6190a and the fourth metal layer 6190b, one or more metal layers having the same thickness as the third metal layer 6190a and the fourth metal layer 6190b may be provided. .
  • the mounting substrate 6120 can improve the flatness of the mounting surface on which the imaging chip 6100 is mounted. Furthermore, the flatness of the imaging chip 6100 mounted on the mounting substrate 6120 can be ensured.
  • the second metal layer 6123 has higher rigidity than the third metal layer 6190a.
  • the second metal layer 6123 is more rigid than the fourth metal layer 6190b.
  • the second metal layer 6123 has higher rigidity than any of the layers included in the mounting substrate 6120.
  • the second metal layer 6123 may be used as a ground.
  • the second metal layer 6123 may be used as a wiring.
  • the thickness of the insulating layer 6136 is about 30 ⁇ m to 40 ⁇ m.
  • the thickness of the first metal layer 6135 is about 30 ⁇ m to 40 ⁇ m.
  • the thickness of the third metal layer 6190a is about 30 ⁇ m to 50 ⁇ m.
  • the thickness of the fourth metal layer 6190b is about 30 ⁇ m to 50 ⁇ m.
  • the thickness of the second metal layer 6123 is about 100 ⁇ m to 400 ⁇ m. For example, when the second metal layer 6123 is formed of metal, the thickness of the second metal layer 6123 is about 100 ⁇ m to 400 ⁇ m.
  • the second metal layer 6123 is thicker than the third metal layer 6190a.
  • the second metal layer 6123 is thicker than the fourth metal layer 6190b.
  • the second metal layer 6123 has the largest thickness among the layers included in the mounting substrate 6120.
  • the second metal layer 6123 has a thickness at least twice the thickness of the third metal layer 6190a.
  • the second metal layer 6123 may be 10 times or more the thickness of the third metal layer 6190a.
  • the thickness of the third metal layer 6190a may be greater than the thickness of the first metal layer 6135.
  • the thickness of the third metal layer 6190a may be greater than any of the thicknesses of the insulating layer 6136a, the insulating layer 6136b, the insulating layer 6136c, the insulating layer 6136d, and the insulating layer 6136e.
  • the thickness of the fourth metal layer 6190b may be greater than the thickness of the first metal layer 6135.
  • the thickness of the fourth metal layer 6190b may be greater than any of the thicknesses of the insulating layer 6136a, the insulating layer 6136b, the insulating layer 6136c, the insulating layer 6136d, and the insulating layer 6136e.
  • the thickness of the mounting substrate 6120 may be about 0.8 mm to 3 mm.
  • the thickness of the mounting substrate 6120 may be more than twice the thickness of the second metal layer 6123.
  • the thickness of the mounting substrate 6120 may be three times or less the thickness of the second metal layer 6123.
  • one or more metal layers having the same rigidity as the first metal layer 6135 may be provided.
  • the metal layer may be provided on the imaging chip 6100 side with respect to the second metal layer 6123, or may be provided on the opposite side of the imaging chip 6100 with respect to the second metal layer 6123.
  • the first metal layer 6135 is not necessarily provided.
  • one or more metal layers having the same rigidity as that of the first metal layer 6135 may be provided on the opposite side of the imaging chip 6100 with respect to the second metal layer 6123.
  • the intermediate layer may replace with the 2nd metal layer 6123 and may form an intermediate
  • the intermediate layer is formed of resin instead of the second metal layer 6123
  • the thickness of the intermediate layer is approximately 200 ⁇ m to 400 ⁇ m.
  • the intermediate layer is formed of a resin instead of the second metal layer 6123
  • the intermediate layer may be sandwiched between the plurality of metal layers in the mounting substrate 6120 or sandwiched between the plurality of resin layers. Alternatively, it may be sandwiched between the metal layer and the resin layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

 基板は、第1絶縁層と、第1絶縁層の弾性率とは異なる弾性率を有する第2絶縁層と、第1絶縁層および第2絶縁層に挟まれ、第1絶縁層および第2絶縁層よりも剛性の高い芯層と、を備える。

Description

基板、撮像ユニットおよび撮像装置
 本発明は、基板、撮像ユニットおよび撮像装置に関する。
 撮像ユニットの基板に配置されたコネクタと、メイン回路基板に配置されたコネクタが導通部材を介して接続された撮像装置が知られている。また、配線パターンが多層化された多層基板が知られている。特にコア層に金属層を採用したメタルコア基板が知られている。金属層の表裏には、絶縁樹脂層が形成されている。
[先行技術文献]
[特許文献]
  [特許文献1] 特開2011-59272号公報
  [特許文献2] 特開2012-028496号公報
 メタルコア基板における絶縁樹脂層の材料として、FR(Flame Retardant Type)4等の高弾性率の材料が用いられる。このようなメタルコア基板に撮像チップを実装する場合に、メタルコア基板と撮像チップを加熱状態で接合する場合がある。この場合には、各層の配線パターンの熱膨張または収縮により、高弾性の絶縁樹脂層も変形する。結果として、メタルコア基板に反りが生じる。
 撮像ユニットの基板と当該基板に配置されるコネクタとの接触面に生じる接触抵抗により、導通部材の接触不良が引き起こされる場合がある。
 第1の態様においては、基板は、第1絶縁層と、前記第1絶縁層の弾性率とは異なる弾性率を有する第2絶縁層と、前記第1絶縁層および前記第2絶縁層に挟まれ、前記第1絶縁層および前記第2絶縁層よりも剛性の高い芯層と、を備える。
 第2の態様においては、撮像ユニットは、撮像チップと、上記の基板とを備え、前記撮像チップは前記配線層に実装される。
 第3の態様においては、撮像ユニットは、撮像チップと、上記の基板と、を備え、芯層は、撮像チップで発生した熱を伝熱経路を介して受け取る層である。
 第4の態様においては、基板は、第1絶縁層と、第1絶縁層に積層された芯層と、芯層に積層された第2絶縁層と、配線層とを含む基板であって、配線層は、前記芯層の外縁よりも外側へ伸延した伸延部を有することを特徴とする。
 第5の態様においては、撮像ユニットは、第4の態様の基板と、基板に載置される撮像チップとを備え、撮像チップは、配線層と電気的に接続されていることを特徴とする。
 第6の態様においては、基板は、第1絶縁層と、第1絶縁層に積層された芯層と、芯層に積層された第2絶縁層と、第1配線層と、第2配線層とを含む基板であって、第1配線層は、前記芯層の外縁よりも外側へ伸延した第1伸延部を有し、第2配線層は、前記芯層の外縁よりも外側へ伸延した第2伸延部を有することを特徴とする。
 第7の態様においては、撮像ユニットは、第6の態様の基板と、基板に載置される撮像チップとを備え、撮像チップは、前記第1配線層及び前記第2配線層のいずれの配線層とも電気的に接続されていることを特徴とする。
 第8の態様においては、基板は、チップの電極と接続するための複数のボンディングパッドが設けられた第1層と、複数のボンディングパッドにおいて第1種類のボンディングパッドのうち少なくとも第1ボンディングパッドと第2ボンディングパッドとを接続する接続パターンと、接続パターンを介して前記第1ボンディングパッド及び前記第2ボンディングパッドと電気的に接続された貫通電極と、第1層とは異なる層であり、前記貫通電極に接続される第2層とを備えることを特徴とする。
 第9の態様においては、撮像ユニットは、第8の態様の基板と、基板に載置される撮像チップとを備え、撮像チップは、前記基板のボンディングパッドと電気的に接続されていることを特徴とする。
 第10の態様においては、撮像装置は、上記の撮像ユニットを備える。
 なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 シャッタユニットを備える撮像ユニットの分解斜視図である。 撮像装置の構造を模式的に示す断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式斜視図である。 撮像ユニットの模式断面図である。 撮像装置の構造を模式的に示す断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 コア基板のバリエーションの一例を示す図である。 撮像ユニット11の模式断面図である。 撮像ユニット11に係るカメラ400の模式的断面図である。 撮像ユニット90におけるボンディングパッドの配置位置を模式的に説明した図である。 撮像ユニット90の斜視図である。 比較例の撮像ユニットの等価回路を示す図である。 撮像ユニットの等価回路を示す図である。 周波数特性を説明するための図である。 撮像ユニット14の模式断面図である。
 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
<第1実施形態>
 図1は、第1実施形態に係る撮像ユニット10の模式断面図である。撮像ユニット10は、撮像チップ100と、コア基板120と、環囲部材140と、光学素子の一例としてのカバーガラス160と、電子部品180とを含んで構成される。
 撮像チップ100は、撮像領域101と回路領域102とを含んで構成される。撮像領域101は、撮像チップ100の中央部分に形成される。撮像領域101は、受光した被写体像を光電変換する複数の画素を有する。回路領域102は、撮像領域101の周辺に形成される。回路領域102は、光電変換によって得られた画素信号の信号処理を行う処理回路を有する。処理回路は、アナログ信号である画素信号をデジタル信号に変換するAD変換回路を含む。
 コア基板120は、メタルコア基板である。具体的には、コア基板120は、第1層121と、第2層122と、芯層123を含んで構成される。詳しくは後述するが、第1層121と第2層122の弾性率は異なる。芯層123は、互いに弾性率が異なる第1層121および第2層122により挟まれている。コア基板120の厚みは、全体として0.8mmから3mm程度である。
 第1層121は、絶縁層124と、絶縁層124の表面に形成された配線パターン125を含む。配線パターン125は、配線126、配線127、配線128を含む。配線パターン125の厚みは、30μm~40μm程度である。配線126は、ボンディングワイヤ110によって撮像チップ100に電気的に接続される。配線127には撮像チップ100が実装され、配線128には環囲部材140が固着される。絶縁層124は、一例としてプリプレグ層である。
 第1層121の絶縁層124は、後述する第2層122の絶縁層136層の材料より弾性率の低い材料により形成される。低弾性率の材料は、具体的には、弾性率が20GPa以下の材料である。低弾性率の材料として弾性率が15GPa以下であることが好ましい。弾性率が10GPa以下であることがより好ましい。さらに弾性率が5GPa以下であることがより好ましい。弾性率が0.3GPa~1.3GPaであることが最も好ましい。低弾性率の材料として熱硬化性樹脂を用いることができる。絶縁層124は、低弾性率の材料として、ガラスクロスに熱硬化性樹脂を含浸させた複合素材で構成されてもよい。この場合には、複合素材全体として弾性率が定義される。
 芯層123は、メタルコアである。芯層123の材料として、ニッケルと鉄の合金(例えば42alloy、56alloy)、銅、アルミニウム等を用いることができる。ここで、ニッケルと鉄の合金、アルミニウム、および銅の弾性率はそれぞれ、150GPa、130GPa、70GPa程度である。芯層123の厚みは、第1層121の配線パターン125および後述する第2層122の配線パターン135の厚みより厚い。具体的には、0.1mm~0.4mm程度である。このため、芯層123の剛性は、第1層121および第2層122の剛性より高い。芯層123は、放熱性および剛性の観点から第1層121の配線パターン125および第2層122の配線パターン135と区別される。より詳細には、芯層123は、撮像チップ100で発生した熱を放熱する機能を担うとともに、剛性の高さを利用して他の部材を保持する機能を担うこともできる点で、配線パターン125および配線パターン135と区別される。
 第2層122は、絶縁層136と、絶縁層136の内部および芯層123とは反対側の面に形成された3層の配線パターン135を含む。配線パターン135は、配線133、配線134を含む。配線パターン135の厚みは、30μm~40μm程度である。第2層122のうち芯層123とは反対側の面の一部は、ソルダーレジスト170により保護されている。第2層122の絶縁層136は、第1層121の絶縁層124の材料より弾性率の高い材料により形成される。高弾性率の材料は、弾性率が35GPa~40GPa程度の材料である。絶縁層136は、一例としてプリプレグ層である。
 配線126と配線133は、ビア131によって電気的に接続されている。ビア131は、絶縁体132により覆われている。撮像チップ100から出力された画素信号は、配線126およびビア131を介して、配線133に伝送される。
 ここでは、第1層121の弾性率と第2層の弾性率を比較している。特に、配線パターン125と配線パターン135の材質が同一である場合には、絶縁層124と絶縁層136の材料の弾性率の違いが、第1層121と第2層の弾性率の違いとして現れることになる。
 環囲部材140は、撮像チップ100を環囲する。環囲部材140の材料としてアルミニウム、真鍮、鉄、ニッケル合金等の金属を用いることができる。また、環囲部材140の材料として樹脂を用いることもできるし、金属と樹脂がインサート成形された材料を用いることもできる。環囲部材140の材料として金属または金属と樹脂がインサート成形された材料を用いれば、環囲部材140を放熱体としても利用できる。
 カバーガラス160は、撮像チップ100をカバーする。カバーガラス160の材料としてホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等を用いることができる。カバーガラス160は、環囲部材140に固着される。
 コア基板120と、環囲部材140と、カバーガラス160とによって、密封空間が形成される。撮像チップ100は、密封空間内に配置されることになる。
 電子部品180は、例えばコンデンサ、レジスタ、抵抗等である。これらの電子部品180は、撮像チップ100内の回路に電力を供給する電源回路等を構成する。電子部品180は、第2層122のうち芯層123とは反対側の面に実装される。電子部品180と第2層122の配線134とは、はんだによって電気的に接続される。第2層122のうち芯層123とは反対側の面には、さらにコネクタが実装されてもよい。コネクタは、例えばフレキシブル基板に接続される。この場合には、配線133に伝送された画素信号は、ビア137を介して配線134に伝送された後、コネクタおよびフレキシブル基板を介して外部の処理回路へ伝送される。
 撮像ユニット10における第1層121の表面の平坦性について説明する。撮像チップ100とコア基板120の接合時に加えられる熱により、第2層122における各層の配線パターン135は熱膨張または収縮する。各層の配線パターン135の熱膨張または収縮により、絶縁層136も変形する。絶縁層136には高弾性率の材料が用いられているので、各層の配線パターン135で発生した応力は、絶縁層136であまり吸収されない。すると、各層の配線パターン135で発生した応力は、第1層121に及ぶ。一方、環囲部材140は、高弾性率の材料により構成されているので、第1層121に作用した応力に反して、接合箇所に留まる方向に応力を発生させる。仮に第1層121の絶縁層124が高弾性率の材料により形成される場合には、配線パターン135の応力と環囲部材140の応力を吸収できずに、環囲部材140が第1層121から剥離し得る。
 第1実施形態の撮像ユニット10では、第1層121の絶縁層124が低弾性率の材料により構成されているので、第2層122で発生した応力と、環囲部材140で発生した応力とを吸収できる。したがって、第1層121の表面、すなわち、撮像チップ100の実装面の反りを低減できる。これにより、撮像チップ100そのものの反りも低減されるので、良好な結像を実現でき、画質の低下を防止できる。加えて、第1層121の表面の反りが低減されるので、環囲部材140が第1層121から剥離され難くなる。
 続いて、撮像ユニット10を放熱特性について説明する。第1層121は、複数のサーマルビア129を有する。複数のサーマルビア129は、撮像チップ100の直下に形成される。撮像チップ100の直下に形成された複数のサーマルビア129は、第1層121の配線127と芯層123とを熱的に連結する。これにより、撮像チップ100で発生した熱を芯層123に伝達することができる。したがって、複数のサーマルビア129は、撮像チップ100で発生した熱を芯層123へ伝える伝熱経路として機能するといえる。複数のサーマルビア129は、撮像チップ100の発熱領域に対応して形成するとよい。回路領域102の処理回路は、画像領域に比べて多くの熱が発生するので、複数のサーマルビア129は、処理回路の直下に形成されていることが好ましい。特に、AD変換回路の直下に形成されていることが好ましい。また、撮像領域101の直下に比べて回路領域102の直下により多くのサーマルビア129を形成してもよい。
 第1層121は、複数のサーマルビア130をさらに有する。複数のサーマルビア130は、環囲部材140の直下に形成される。環囲部材140の直下に形成された複数のサーマルビア130は、第1層121の配線128と環囲部材140とを熱的に連結する。これにより、撮像チップ100で発生した熱を、芯層123を介して環囲部材140に伝達することができる。
 図1に示すように、第1層121は単層の配線層であるのに対し、第2層122は多層の配線層である。つまり、芯層123は、撮像チップ100が実装される側に偏位して配設されている。第1層121が多層の配線層であれば、第1層121の絶縁層の厚みが増すので、放熱特性が低下してしまう。
 第1実施形態の撮像ユニット10では、第1層121が単層の配線層であるので、第1層121が多層の配線層である場合に比べて、撮像チップ100と芯層123が近い。つまり、第1層121が多層の配線層である場合に比べて、絶縁層124の厚みが薄い。伝熱経路が短くなるので、第1層121が多層の配線層である場合に比べて放熱特性は高くなる。
 コア基板は、全体として4層の配線パターンを有する。第1層121の表面の平坦性を高めるためには、芯層123の上下に2層ずつ配線パターンを形成することもできる。この場合には、芯層123を中心に配線パターンが対称に形成される。第1実施形態の撮像ユニット10では、放熱特性の観点から第1層121を単層にしたので、その分第2層に配線パターンが積層される。結果として、配線パターンの数は、芯層を中心に非対称になっている。
 また、芯層123を撮像チップ100に近づけることによって、形成すべきサーマルビアの個数を減らすことができる。したがって、芯層123を撮像チップ100に近づける構成は、放熱特性に加えて、コストおよび製造工程の観点からも有利である。
 図2は、変形例1に係る撮像ユニット20の模式断面図である。図2において、図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有する。
 第1層221は、中央部分に開口が形成されている。撮像チップ100は、第1層221の中央部分に開口が形成されることによって露出された芯層123に直接実装されている。この場合には、伝熱経路は、撮像チップ100が第1層221を介さずに芯層123に接触配置された接触面として形成される。撮像チップ100と芯層123が直接接しているので、撮像チップ100で発生する熱に対する放熱特性をより高めることができる。
 芯層123の材料は、上述した材料のうち特に42alloyを用いるとよい。42alloyの線膨張係数と撮像チップ100の線膨張係数は略同一であるので、芯層123と撮像チップ100の線膨張係数の違いに起因する反りを防止できる。よって、放熱特性に加えて、第1層221の平坦性も高めることができる。
 図3は、変形例2に係る撮像ユニット30の模式断面図である。図3において、図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有する。撮像ユニット30は、2層の芯層およびその間に挟まれた断熱層を有する点で、図1に示した撮像ユニット10の構成と異なる。
 芯層は、撮像チップ100側に配設された第1芯層323と、撮像チップ100側とは反対側に配設された第2芯層324を有する。第1芯層323は、撮像チップ100で発生した熱を放熱するために利用される。したがって、第1芯層323の熱伝導率は、第2芯層324の熱伝導率よりも大きいことが好ましい。銅、およびアルミニウムの熱伝導率はそれぞれ、398W/m・K、236W/m・K程度である。第1芯層323の材料として、上述した芯層の材料のうち特に熱伝導率の高い材料である銅を用いるとよい。
 一方、第2芯層324は、電子部品180等で発生する熱が撮像チップ100側に伝達しないために利用される。さらには、撮像ユニット30が撮像装置に実装された場合に、後述するASIC等からの輻射熱が撮像チップ100へ伝達しないように、輻射熱を遮断することもできる。第2芯層324は、撮像チップ100とは反対側で発生した熱をできるだけ多く蓄えられるよう構成されることが好ましい。したがって、第2芯層324の比熱容量は、第1芯層323の比熱容量よりも大きいことが好ましい。銅、およびアルミニウムの比熱容量はそれぞれ、385J/kg・K、900J/kg・K程度である。第2芯層324の材料として、上述した芯層の材料のうち特に比熱容量の大きい材料であるアルミニウムを用いるとよい。なお、第2芯層324を第1芯層の体積よりも大きくなるよう形成してもよい。
 第1芯層323および第2芯層324の間には、第1芯層および第2芯層よりも熱伝導率の低い断熱層325が形成されている。これにより、第1芯層および第2芯層の一方からの熱が他方に伝熱することを防止できる。熱伝導率の低い材料として、フッ素系樹脂等を用いることができる。
 第1芯層323および第2芯層324の材料が互いに異なる場合には、熱膨張または収縮の量が異なる。この場合には、断熱層325の材料として熱伝導率に加えて弾性率が低い材料を用いることにより、熱膨張または収縮の量の違いに起因する反りを低減できる。例えば、上述した、ガラスクロスに熱硬化性樹脂を含浸させた材料を用いることができる。なお、第1芯層323と第2芯層324を共通の材料により形成する場合には、第2芯層324の体積を第1芯層323の体積より大きくすることによって、第2芯層324の熱容量を大きくすればよい。以上のように、撮像ユニット30では、第1芯層323と第2芯層324の2層構造することにより、撮像チップ100の熱と電子部品180等の熱を分けて処理するとともに、第2芯層324によりASIC等からの輻射熱等も遮断できる。
 図1から図3の撮像ユニットと構造体(例えばミラーボックス)の取り付けの一例について説明する。ここでは特に、コア基板の芯層と構造体を取り付ける場合について説明する。撮像ユニットは構造体に取り付けられて、シャッタユニットは撮像ユニットと構造体に共締めされる。図4は、撮像ユニット40とシャッタユニット340の分解斜視図である。被写体光束が撮像チップ100へ入射する方向をz軸方向とする。また、撮像チップ100の長手方向をx軸方向、短手方向をy軸方向と定める。
 撮像ユニット40は、撮像チップ100と、コア基板420と、環囲部材140と、カバーガラス160とを含んで構成される。コア基板420は、上述したように、第1層421および第2層422の間に芯層423が挟まれた構成である。芯層423は、グランドとしても利用できる。芯層423の一部は、第1層421および第2層422から外側に延伸している。具体的には、芯層423は、図1および図2の例において芯層123が延伸した形状をなす。一方、図3の例においては、第1芯層323と第2芯層324のいずれか一方が延伸した形状をなす。延伸された部分に、シャッタユニット340に取り付けるための取付部113が形成される。換言すると、取付部113には、第1層421および第2層422が形成されていない。
 シャッタユニット340は、それぞれ展開状態と収容状態を取り得る先幕と後幕から成るフォーカルプレーンシャッタと、これらを駆動する駆動ユニットにより構成される。シャッタユニット340は、撮像チップ100との間で、マスクゴム310、光学ローパスフィルタ320、押さえ板330を挟持するように、撮像ユニット40の取付部113へ取り付けられる。具体的には、シャッタユニット340および押さえ板330は、撮像ユニット40の取付部113と同様の取付部341、331をそれぞれ備える。取付部341、331に設けられた孔部、および取付部113に設けられた孔部を貫通するビス210により、撮像ユニット40とシャッタユニット340は一体化される。また、取付部341、331は、取付部113と同様の位置決め孔等を有し、シャッタユニット340および押さえ板330も、位置決めピン211により構造体に対して精確に位置決めされる。
 フォーカルプレーンシャッタは、幕走行により静電気を発生させることがある。静電気は、円滑な幕走行に支障をきたすばかりでなく、撮像チップ100の出力にノイズ成分が混入する要因ともなる。そこで、発生する静電気をグランドに逃がすべく、フォーカルプレーンシャッタを芯層423と電気的に接続する。具体的には、シャッタユニット340の取付部341を金属で形成し、フォーカルプレーンシャッタのリンク機構と接続する。そして、金属のビス210を採用することにより、取付部341と、芯層423の一部である取付部113とを電気的に接続する。この場合、取付部341は、静電気を逃がす接続部の機能を担う。なお、接続部は、芯層423の他の部位に設けてもよい。
 図5は、第1実施形態に係る撮像装置の一例であるカメラ400の模式的断面図である。カメラ400は、レンズユニット500およびカメラボディ600を備える。カメラボディ600には、レンズユニット500が装着される。レンズユニット500は、その鏡筒内に、光軸410に沿って配列された光学系を備え、入射する被写体光束をカメラボディ600の撮像ユニット40へ導く。
 カメラボディ600は、レンズマウント550に結合されるボディマウント660の後方にメインミラー672およびサブミラー674を備える。メインミラー672は、レンズユニット500から入射した被写体光束に斜設される斜設位置と、被写体光束から退避する退避位置との間で回動可能に軸支される。サブミラー674は、メインミラー672に対して回動可能に軸支される。
 メインミラー672が斜設位置にある場合、レンズユニット500を通じて入射した被写体光束の多くはメインミラー672に反射されてピント板652に導かれる。ピント板652は、撮像チップ100の受光面と共役な位置に配されて、レンズユニット500の光学系が形成した被写体像を可視化する。ピント板652に形成された被写体像は、ペンタプリズム654およびファインダ光学系656を通じてファインダ650から観察される。
 斜設位置にあるメインミラー672に入射した被写体光束の一部は、メインミラー672のハーフミラー領域を透過しサブミラー674に入射する。サブミラー674は、ハーフミラー領域から入射した光束の一部を、合焦光学系680に向かって反射する。合焦光学系680は、入射光束の一部を焦点検出センサ682に導く。焦点検出センサ682は、検出結果をボディ側CPU622へ出力する。
 ピント板652、ペンタプリズム654、メインミラー672、サブミラー674は、構造体としてのミラーボックス670に支持される。上述したように、ミラーボックス670は、取付部113を介して撮像ユニット40に取り付けられる。メインミラー672およびサブミラー674が退避位置に退避し、シャッタユニット340の先幕および後幕が開状態となれば、レンズユニット500を透過する被写体光束は、撮像チップ100の受光面に到達する。
 撮像ユニット10の後方(z軸プラス方向)には、ボディ基板620および背面表示部634が順次配置される。液晶パネル等が採用される背面表示部634は、カメラボディ600の背面に現れる。背面表示部634は、撮像チップ100からの出力信号から生成される画像を表示する。背面表示部634は、芯層423に対して撮像チップ100とは反対側に配設される。
 ボディ基板620には、CPU622、画像処理ASIC624等の電子回路が実装される。撮像チップ100の出力信号は、フレキシブル基板を介して当該出力信号を処理する処理チップである画像処理ASIC624へ引き渡される。画像処理ASIC624は、芯層423に対して撮像チップ100とは反対側に配設される。
 撮像ユニット10の後段に配置された画像処理ASIC624等の電子回路、TFTドライバ、アクチュエータ等は、ノイズの発生源となり得る。これらノイズの発生源と撮像チップ100の間に芯層423が配置されているので、当該ノイズの発生源から発生する電磁波を、芯層423によって遮断することができる。また、撮像ユニット40の後段に配置された画像処理ASIC624等の電子回路からの輻射熱も遮断することができる。電磁波および輻射熱の遮断特性を向上させるためには、上述の撮像ユニット30の構造を採用するとよい。
 撮像ユニットのカバーガラス160として水晶ローパスフィルタを用いることもできる。カメラ400に水晶ローパスフィルタが複数に分けて配置する場合には、そのうちの一つをカバーガラス160に代えて配置してもよい。以上の説明では、コア基板120の芯層123は金属で形成されると説明したが、第1層の平坦性という観点では、剛性の高い樹脂等の絶縁材料で形成されてもよい。すなわち、芯層123は、樹脂コアでもよい。剛性の高い絶縁材料として例えばFR4を用いることができる。
 以上においては、第1層の絶縁層の弾性率が第2層の絶縁層の弾性率より小さいので、撮像チップ100の実装面の平坦性を高めることができると説明したが、第2層の絶縁層の弾性率が第1層の絶縁層の弾性率より小さい場合にも、同様に撮像チップ100の実装面の平坦性を高めることができる。
 撮像チップとコア基板の接合時に加えられる熱により、第2層における各層の配線パターンは熱膨張または収縮する。仮に第2層の絶縁層の材料として高弾性率の材料を用いている場合には、上述のように、各層の配線パターンの熱膨張または収縮により、絶縁層も変形する。各層の配線パターン135で発生した応力は、絶縁層136であまり吸収されないまま、第1層121に作用する。その結果、撮像チップそのものにも反りが生じかねない。一方、環囲部材は、高弾性率の材料により構成されているので、第1層121に作用した応力に反して、接合箇所に留まる方向に応力を発生させる。そうすると、環囲部材が第1層から剥離し得る。
 第2層の絶縁層として低弾性率の材料を用いることにより、各層の配線パターンの熱膨張または収縮により発生する応力を緩和できる。加えて、低弾性率の材料では、そもそも発生する応力が高弾性率の材料に比べて小さい。したがって、第2層で発生した応力が第1層の表面に与える影響は小さくなる。よって、撮像チップの実装面の反りを低減できる。その結果、撮像チップの反りも低減できる。
 以上の説明では、第1層の配線パターン数と第2層の配線パターン数は異なっていたが、第1層の平坦性という観点では、第1層の配線パターン数と第2層の配線パターン数は同一でもよい。この場合でも、第1層および第2層の絶縁層のいずれかを低弾性率の材料で構成することにより、撮像チップ100の実装面における平坦性を高めることができる。
 以上の説明では、第2層のうち芯層とは反対側の面に電子部品が実装されるとして説明したが、第2層の内部に電子部品が実装されていてもよい。この場合でも、電子部品と撮像チップの間に芯層が配置されているので、電子部品で発生した熱および電磁波を芯層によって遮断できる。
 コア基板における芯層と構造体とを取り付ける構成について説明したが、環囲部材に構造体を取り付けることもできる。この場合には、環囲部材の一部は、第1層から外側に延伸して形成される。そして、延伸された部分に、構造体に取り付けるための取付部が形成される。この場合には、環囲部材140の材料として上記の金属または金属と樹脂がインサート成形された材料を用いるとよい。これにより、環囲部材140から構造体に効果的に熱を放熱することができる。さらに、サーマルビア130の数を増やすことにより、放熱特性を高めることができる。
 撮像ユニット20では、撮像チップ100は、第1層221の中央部分に開口が形成されることによって露出された芯層123に直接実装されていた。以上の説明では、芯層123の表面の平面性について特に言及しなかったが、芯層123の表面には撮像チップ100が配置されるので、芯層123の表面は精度のよい平面であるほうが好ましい。このため、芯層123に対して研磨等の平面加工を施すとよい。上述のように、芯層123が樹脂コアである場合にも平面加工を施すことができる。なお、平面加工は、芯層123における、第1層221の開口に相当する部分の全体に施されなくても、撮像チップ100が配置される領域に施されればよい。
 撮像チップ100が芯層123に直接実装される構成は、図2で示した撮像ユニット20の構成に限らない。図6は、変形例3に係る撮像ユニット50の模式断面図である。図6において、図2と同一の符号を付した要素は、図2において説明した要素と同一の機能および構成を有する。撮像ユニット50は、芯層181が撮像チップ100を収容する凹部138を有する点で、図2に示した撮像ユニット20の構成と異なる。
 撮像チップ100は、芯層181の凹部138に収容される。凹部138は、例えばフライス加工により形成される。フライス加工により凹部138を形成することによって、凹部138の底面の平面性も向上させることができる。
 撮像チップ100が凹部138に収容される構成では、撮像チップ100の側面と凹部138の内壁面の間を熱伝導性の高い樹脂材139で充填するとよい。これにより、撮像チップ100の側面からも当該樹脂材139を介して芯層181に放熱できる。
 また、撮像チップ100が凹部138に収容されることにより、撮像チップ100とカバーガラス160の間隔を拡げることができる。カバーガラス160にゴミ、異物等が付着したり、カバーガラス160に傷がついたりする場合には、撮像画像にそれらが映りこむ恐れがあるが、撮像チップ100とカバーガラス160の間隔を拡げることによって、映りこみによる影響を低減できる。また、撮像チップ100が凹部138に収容されるので、その分環囲部材140の厚さを薄くすることもできる。
 凹部138の深さが、撮像チップ100の厚みより深い場合には、凹部138の開口面より撮像チップ100の受光面が低くなる。このため、撮像チップ100の周辺部に対して斜め方向から入射する光が届かない場合がある。この場合には、斜め方向から入射する光が撮像チップ100に届くよう、凹部138の内壁を面取りしてテーパー形状にするとよい。なお、芯層181が凹部138の代わりに、平面加工が施された凸部を有し、撮像チップ100は当該凸部に配置されてもよい。
 撮像チップ100と、第1層の配線126とは、ボンディングワイヤ110により接続されるとしたが、撮像チップ100と、第1層の配線126との電気的な接続は、これに限らない。図7は、変形例4に係る撮像ユニット60の模式断面図である。図7において、図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。撮像ユニット60は、撮像チップ100と配線126がバンプ接合される点で、図1に示した撮像ユニット20の構成と異なる。
 撮像ユニット60では、撮像チップ100は、裏面照射型の撮像チップであることが好ましい。撮像チップ100は、撮像領域101が形成された側の面と反対側の面に電極部103を備える。撮像チップ100は、画素信号を伝送する配線を備える。電極部103は、当該配線とビアを介して電気的に接続される。電極部103は、第1層121の配線126とバンプ104によって接続される。これにより、撮像領域101から出力された画素信号は、バンプ104を介して配線126に伝送される。
 また、芯層123として十分な剛性を備えていない低剛性層であっても、当該低剛性層に金属層または剛性の高い樹脂層を形成することによって全体として剛性を高めれば、低剛性層は芯層123として機能し得る。コア基板120の反りを抑止するという観点から、低剛性層の上下両面に金属層または剛性の高い樹脂層を形成することが好ましい。例えば、低剛性層である樹脂層の上下両面に金属層として銅層を形成することができる。また、低剛性層である薄膜の金属層の上下両面に剛性の高い樹脂層を形成することもできる。
<第2実施形態>
 図8は、第2実施形態に係る撮像ユニット10の模式斜視図である。撮像ユニット10は、撮像チップ100と、コア基板120と、環囲部材140と、光学素子の一例としてのカバーガラス160とを含んで構成される。図8は、図面を見易くする目的でカバーガラス160が取り外された状態を示している。被写体光束が撮像チップ100へ入射する方向をz軸方向とする。撮像チップ100の長手方向をx軸方向、短手方向をy軸方向とする。なお、コア基板120の一側面(紙面の右側側面)から伸延部151が外側へ伸延する方向をx軸プラス方向とし、x軸プラス方向と逆方向をx軸マイナス方向とする。
 撮像チップ100は、コア基板120に実装される。ここでは図示していないが、コア基板120における、撮像チップ100が実装される面の反対側の面には、電子部品が実装される。本明細書において、コア基板120における、撮像チップ100が実装される面をチップ実装面、電子部品が実装される面を部品実装面と称す。コア基板120は、当該コア基板の一側面(紙面の右側側面)からx軸プラス方向へ伸延する伸延部151を有する。伸延部151の幅は、例えば上記の一側面におけるy軸方向の幅の半分程度である。すなわち、伸延部151の幅は、後述する芯層123の幅よりも短い。伸延部151は、上記の一側面におけるy軸方向の中央部分から伸延している。
 環囲部材140は、全体として矩形であり、中央部分に矩形の開口部141を有する。すなわち、環囲部材140は四角環状である。環囲部材140は、撮像チップ100を開口部141に収容した状態、すなわち、撮像チップ100を環囲した状態でコア基板120に固定される。
 カバーガラス160は、撮像チップ100をカバーするように環囲部材140に固定される。コア基板120と、環囲部材140と、カバーガラス160とによって、密封空間が形成される。したがって、撮像チップ100は、密封空間内に配置される。ここで、撮像ユニット10の内部に水分及びガスが侵入すると、撮像チップ100の撮像性能が低下する。具体的には、水分が密封空間内に浸入すると、密封空間内外の温度差によって撮像チップ100、カバーガラス160に結露する。結露及び結露が原因でカビが生じると、結像する光学像を歪めるので、出力される画像品質が低下してしまう。一方、ガスが密封空間内に侵入すると、撮像チップ100内部の回路の酸化及び腐食を促進し、撮像チップ100の破壊を招く。撮像チップ100が密封空間内に配置されることにより、撮像チップ100が水分及びガスの影響を受け難くなるので、画像品質の低下を抑制できる。
 図9は、撮像ユニット10の模式断面図である。具体的には、撮像チップ100の中心を通るxz平面の模式断面図である。撮像チップ100は、撮像領域101と回路領域102を含んで構成される。撮像領域101は、撮像チップ100の中央部分に形成される。撮像領域101は、受光した被写体像を光電変換する複数の画素を有する。回路領域102は、撮像領域101の周辺に形成される。回路領域102は、光電変換によって得られた画素信号の信号処理を行う処理回路を有する。処理回路は、アナログ信号である画素信号をデジタル信号に変換するAD変換回路を含む。
 コア基板120は、メタルコア基板である。具体的には、コア基板120は、第1層121と、第2層122と、芯層123とを含んで構成される。コア基板120の厚みは、全体として0.3mmから3.0mm程度である。詳しくは後述するが、コア基板120は、芯層123を中心に積層方向に対称な層構造になっている。本明細書において、芯層123から撮像チップ100側を芯層123の上側、芯層123から電子部品側を芯層123の下側という場合がある。
 第1層121は、絶縁層124及び配線層125を含んで構成される。配線層125は、配線パターンである。絶縁層124及び配線層125はいずれも多層構造である。具体的には、絶縁層124は、絶縁層124a、絶縁層124b、絶縁層124c及び絶縁層124dの4層構造である。配線層125は、配線層125a、配線層125b、配線層125c及び配線層125dの4層構造である。芯層123の撮像チップ100側の面には、絶縁層124a、配線層125a、絶縁層124b、配線層125b・・・の順に絶縁層と配線層が交互に積層されている。配線層125dは、配線126、配線127、配線128及び配線226を含む。配線層125bは、配線152を含む。配線層125a~125dのそれぞれの厚みは、10μm~100μm程度である。撮像チップ100は、ボンディングワイヤ110によって配線126および配線226に電気的に接続される。撮像チップ100は、配線127に実装される。環囲部材140は、配線128に固着される。配線126と配線152は、ビア231によって電気的に接続されている。ビア231は、絶縁体232により覆われている。撮像チップ100からの出力信号である画素信号は、配線126及びビア231を介して、配線152に伝送される。配線152に伝送された出力信号は、後述する伸延部151を介して外部の処理回路に伝送される。
 コア基板120は、芯層123の外縁からx軸プラス方向に伸延している伸延部151を有する。伸延部151は、絶縁層124b、絶縁層124c及び配線層125bからなる。配線層125bは、絶縁層124aの外縁よりも外側へ伸延している。配線層125bは、後述する絶縁層136の外縁よりも外側へ伸延している。また、絶縁層124b及び絶縁層124cは、可撓性を有する材料により形成される。絶縁層124b及び絶縁層124cの材料は、例えばポリイミドである。配線層125bは、可撓性を有する材料により形成される。配線層125bの材料は、金属であり、例えば銅、アルミ等である。絶縁層124b、絶縁層124c及び配線層125bがそれぞれ可撓性を有しているので、伸延部151は可撓性を有する。伸延部151と外部の処理回路に設けられたコネクタとを電気的に接続するために、伸延部151の端部には、配線152が露出された領域が存在する。すなわち、配線152には、絶縁層124cに覆われていない領域が存在する。これにより、伸延部151は、外部の処理回路に設けられたコネクタに電気的に接続される。なお、絶縁層124a、絶縁層124dは、可撓性を有する材料により形成されてもよいし、可撓性を有さない材料により形成されてもよい。
 第1層121は、絶縁層124a~124dの各々に形成された複数のサーマルビア129を有する。複数のサーマルビア129は、撮像チップ100の直下に形成される。複数のサーマルビア129は、絶縁層124aから絶縁層124dに亘って連結して形成されることにより、第1層121の配線127と芯層123とを熱的に連結する。これにより、撮像チップ100で発生した熱を芯層123に伝達することができる。複数のサーマルビア129は、撮像チップ100の発熱領域に対応して形成するとよい。回路領域102の処理回路は、画像領域に比べて多くの熱が発生するので、複数のサーマルビア129は、処理回路の直下に形成されていることが好ましい。特に、AD変換回路の直下に形成されていることが好ましい。また、撮像領域101の直下に比べて回路領域102の直下により多くのサーマルビア129を形成してもよい。
 芯層123は、メタルコアである。芯層123の材料として、ニッケルと鉄の合金(例えば42alloy、56alloy)、銅、アルミニウム等を用いることができる。ここで、ニッケルと鉄の合金、アルミニウム及び銅の弾性率はそれぞれ、150GPa、130GPa、70GPa程度である。芯層123の厚みは、第1層121の配線層125及び後述する第2層122の配線層135の厚みより厚い。具体的には、0.1mm~1.0mm程度である。このため、芯層123の剛性は、第1層121及び第2層122の剛性より高い。芯層123は、放熱性及び剛性の観点から第1層121の配線層125及び第2層122の配線層135と区別される。より詳細には、芯層123は、撮像チップ100で発生した熱を放熱する機能を担うとともに、剛性の高さを利用して他の部材を保持する機能を担うこともできる点で、配線層125及び配線層135と区別される。
 第2層122は、絶縁層136及び配線層135を含んで構成される。配線層135は、配線パターンである。絶縁層136及び配線層135はいずれも多層構造である。具体的には、絶縁層136及び配線層135はいずれも4層構造である。芯層123の撮像チップ100とは反対側の面には、絶縁層136と配線層135がこの順に交互に積層されている。配線層135は、配線133、配線134及び配線237を含む。配線層135の厚みは、10μm~100μm程度である。第2層122の絶縁層136は、可撓性を有する材料により形成されてもよいし、上記の他の絶縁材料により形成されてもよい。配線226と配線133は、ビア131によって電気的に接続されている。ビア131は、絶縁体132により覆われている。配線152と配線237は、ビア233によって電気的に接続されている。ビア233は、絶縁体234により覆われている。配線237と配線134は、ビア137によって電気的に接続されている。
 第2層122のうち部品実装面の一部は、ソルダーレジスト170により保護されている。部品実装面には、ソルダーレジスト170を介して電子部品が実装される。電子部品180は、例えばバイパスコンデンサ、レジスタ、抵抗、発振器等である。これらの電子部品180は、撮像チップ100内の回路に電力を供給する電源回路等を構成する。電子部品180と第2層122の配線134とは、はんだによって電気的に接続される。
 環囲部材140は、アルミニウム、真鍮、鉄、ニッケル合金等の金属により形成される。環囲部材140の材料として樹脂を用いることもできるし、金属と樹脂がインサート成形された材料を用いることもできる。環囲部材140の材料として金属または金属と樹脂がインサート成形された材料を用いれば、環囲部材140を放熱体としても利用できる。カバーガラス160は、ホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等により形成される。
 第2実施形態の撮像ユニット10を、コア基板の部品実装面にコネクタを実装した撮像ユニットと比較して説明する。コア基板の部品実装面にコネクタを実装した撮像ユニットでは、当該コネクタにより出力信号を取り出すには、チップ実装面から当該コネクタが実装された部品実装面まで配線を形成しなければならない。一方、第2実施形態の撮像ユニット10では、コア基板120の内層の一部を伸延させることにより出力信号を取り出す。部品実装面まで配線を形成しなくてもよいので、コネクタを実装した撮像ユニットより短い配線で出力信号を取り出せる。したがって、出力信号の劣化を低減できる。特に、芯層123より上側に伸延部151が形成されているので、芯層123の下側に伸延部151が形成される場合に比べて、出力信号の劣化を低減するという観点でより有利である。詳しくは後述するが、出力信号の劣化の低減をより重視する場合には、撮像チップ100に最も近い配線層125dを伸延層とするとよい。この場合には、出力信号を伝送する配線の長さがより短くなるので、出力信号の劣化をさらに低減できる。
 コア基板の部品実装面にコネクタを実装した撮像ユニットでは、コネクタとコア基板の接触面に接触抵抗が生じる。当該接触抵抗により出力信号が劣化し得る。加えて、接触抵抗はワイヤハーネスの接触不良の原因になり得る。一方、第2実施形態の撮像ユニット10では、そもそもコネクタを用いないので、コネクタに起因する接触抵抗は生じない。したがって、コネクタに起因する接触抵抗による出力信号の劣化は生じないし、コネクタに起因する接触抵抗により接触不良を起こすこともない。
 上述のように、コア基板120の部品実装面には電子部品が実装される。コア基板の部品実装面にコネクタを実装した撮像ユニットでは、当該コネクタが電子部品の実装面積を逼迫してしまう。コネクタのピン数は、撮像チップからの出力信号を高速で読み出すことを目的として増大する傾向にある。つまり、将来的には、コネクタが大型化することが予想される。コネクタが大型化すると、電子部品の実装面積が逼迫するという問題は、より一層顕著となる。一方、第2実施形態の撮像ユニット10では、コネクタを使用しないので、電子部品180の実装面積が逼迫するという問題は生じない。
 コア基板の部品実装面にコネクタを実装した撮像ユニットでは、外部の処理回路との接続にワイヤハーネス等のコネクタを介した接続部材が使用される。一方、第2実施形態の撮像ユニット10では、コア基板120の内層の一部を伸延させることにより外部の処理回路に接続するための伸延部151を形成する。コネクタを介した接続部材を用いなくてもよいので、部品コストを削減できる。加えて、伸延部151の一端は、コア基板120から伸延しているので、当該伸延部151の一端について接続工程は必要ない。したがって、組み立て工程の観点からも有利である。
 また、第2実施形態の撮像ユニット10では、絶縁層124b、124cが可撓性を有する材料により形成される。したがって、撮像チップ100とコア基板120の接合時に加えられる熱により、第2層122における各層の配線層135が熱膨張または収縮したとしても、第2層122で発生した応力と、環囲部材140で発生した応力とを吸収できる。よって、チップ実装面の反りを低減できる。これにより、撮像チップ100そのものの反りも低減されるので、良好な結像を実現でき、画質の低下を抑制できる。加えて、第1層121の表面の反りが低減されるので、環囲部材140が第1層121から剥離され難くなる。
 図10は、第2実施形態に係る撮像装置の一例であるカメラ400の模式的断面図である。カメラ400は、レンズユニット500およびカメラボディ600を備える。カメラボディ600には、レンズユニット500が装着される。レンズユニット500は、その鏡筒内に、光軸410に沿って配列された光学系を備え、入射する被写体光束をカメラボディ600の撮像ユニット10へ導く。
 カメラボディ600は、レンズマウント550に結合されるボディマウント660の後方にメインミラー672及びサブミラー674を備える。メインミラー672は、レンズユニット500から入射した被写体光束に斜設される斜設位置と、被写体光束から退避する退避位置との間で回動可能に軸支される。サブミラー674は、メインミラー672に対して回動可能に軸支される。
 メインミラー672が斜設位置にある場合、レンズユニット500を通じて入射した被写体光束の多くはメインミラー672に反射されてピント板652に導かれる。ピント板652は、撮像チップ100の受光面と共役な位置に配されて、レンズユニット500の光学系が形成した被写体像を可視化する。ピント板652に形成された被写体像は、ペンタプリズム654およびファインダ光学系656を通じてファインダ650から観察される。
 斜設位置にあるメインミラー672に入射した被写体光束の一部は、メインミラー672のハーフミラー領域を透過しサブミラー674に入射する。サブミラー674は、ハーフミラー領域から入射した光束の一部を、合焦光学系680に向かって反射する。合焦光学系680は、入射光束の一部を焦点検出センサ682に導く。焦点検出センサ682は、検出結果をボディ側CPU622へ出力する。
 ピント板652、ペンタプリズム654、メインミラー672、サブミラー674は、構造体としてのミラーボックス670に支持される。メインミラー672及びサブミラー674が退避位置に退避し、シャッタユニット340の先幕及び後幕が開状態となれば、レンズユニット500を通過する被写体光束は、撮像チップ100の受光面に到達する。
 撮像ユニット10の後方(z軸プラス方向)には、ボディ基板620および背面表示部634が順次配置される。液晶パネル等が採用される背面表示部634は、カメラボディ600の背面に現れる。背面表示部634は、撮像チップ100からの出力信号から生成される画像を表示する。ボディ基板620には、CPU622、画像処理ASIC624等の電子回路が実装される。
 画像処理ASIC624は、撮像ユニット10の側方(x軸方向)に配置される。伸延部151は、x軸プラス方向に伸延している。伸延部151は、出力信号を処理する処理チップである画像処理ASIC624のコネクタに接続される。伸延部151は、上述のように、可撓性を有する。したがって、伸延部151と画像処理ASIC624の設置面が同一でなくても、伸延部151を画像処理ASIC624に接続できる。 撮像チップ100の出力信号は、伸延部151を介して画像処理ASIC624へ引き渡される。なお、画像処理ASIC624が撮像ユニット10の後方に配置される場合には、伸延部151が半円を描いて画像処理ASIC624に接続されてもよい。
 撮像ユニット10の後段に配置されたTFTドライバ、アクチュエータ等は、ノイズの発生源となり得る。これらノイズの発生源と撮像チップ100の間に芯層123が配置されているので、当該ノイズの発生源から発生する電磁波を、芯層123によって遮断することができる。
 図11は、変形例1に係る撮像ユニット20の模式断面図である。図11において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。
 撮像ユニット20のコア基板120は、芯層123を中心に積層方向に非対称な層構造になっている。すなわち、第2層122においては、絶縁層136および配線層135がそれぞれ4層構造であるのに対し、第1層121においては、絶縁層124及び配線層125はそれぞれ単層構造である。絶縁層124が単層であるので、絶縁層124が多層である場合に比べて、撮像チップ100と芯層123が近い。つまり、絶縁層124全体としての厚みが薄い。すると、伝熱経路が短くなるので、絶縁層124が多層である場合に比べて放熱特性は高くなる。さらに、芯層123を撮像チップ100に近づけることによって、形成すべきサーマルビアの個数を減らすことができる。したがって、芯層123を撮像チップ100に近づける構成は、放熱特性に加えて、コスト及び製造工程の観点からも有利である。
 撮像ユニット20では、芯層123の下側に伸延部151が形成されている。絶縁層136は、絶縁層136a、絶縁層136b、絶縁層136c及び絶縁層136dの4層構造である。配線層135は、配線層135a、配線層135b、配線層135c及び配線層135dの4層構造である。配線層135bは、配線153を含む。配線126と配線153は、ビア238によって電気的に接続されている。ビア238は、絶縁体239により覆われている。ここでは、絶縁層136b、絶縁層136c及びこの2層に挟まれた配線層135bが伸延層である。これら3層における伸延している部分である伸延部151は、上述のように、可撓性を有する。
 変形例1の撮像ユニット20では、芯層123の下側に伸延部151が形成されている。また、上述のように、電源回路は部品実装面に配置される。芯層123の下側に伸延部151が形成されることにより、電源回路からの配線の距離を短くできる。したがって、電源の出力インピーダンスを低減させることができる。電源の出力インピーダンスの低減をより重視する場合には、電源回路に最も近い配線層135dを伸延層とするとよい。この場合には、電源を供給する配線の長さがより短くなるので、電源の出力インピーダンスをさらに低減できる。また、変形例1の撮像ユニット20においても、コア基板の部品実装面にコネクタを実装した撮像ユニットに比べて、出力信号を伝送する配線の長さを短くできる。したがって、出力信号の劣化も低減できる。
 第1層121は、複数のサーマルビア130をさらに有する。複数のサーマルビア130は、環囲部材140の直下に形成される。環囲部材140の直下に形成された複数のサーマルビア130は、第1層121の配線128と環囲部材140とを熱的に連結する。これにより、撮像チップ100で発生した熱を、芯層123を介して環囲部材140に伝達することができる。
 図12は、変形例2に係る撮像ユニット30の模式断面図である。図12において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。
 撮像ユニット30の第1層121には、中央部分に開口が形成されている。撮像チップ100は、第1層121の中央部分に開口が形成されることによって露出された芯層123に直接実装されている。この場合には、伝熱経路は、撮像チップ100が第1層121を介さずに芯層123に接触配置された接触面として形成される。撮像チップ100と芯層123が直接接しているので、撮像チップ100で発生する熱に対する放熱特性をより高めることができる。
 芯層123の材料は、上述した材料のうち特に42alloyを用いるとよい。42alloyの線膨張係数と撮像チップ100の線膨張係数は略同一であるので、芯層123と撮像チップ100の線膨張係数の違いに起因する反りを抑制できる。よって、放熱特性に加えて、第1層121の平坦性も高めることができる。放熱性をより高めるためには、芯層123の材料として銅などの熱伝導率の高い金属を使用するとよい。
 図13は、変形例3に係る撮像ユニット40の模式断面図である。図13において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。撮像ユニット40は、2層の芯層及びその間に挟まれた断熱層を有する点で、図9に示した撮像ユニット10の構成と異なる。
 芯層は、撮像チップ100側に配設された第1芯層323と、撮像チップ100側とは反対側に配設された第2芯層324を有する。第1芯層323は、撮像チップ100で発生した熱を放熱することを目的として利用される。したがって、第1芯層323の熱伝導率は、第2芯層324の熱伝導率よりも大きいことが好ましい。銅、及びアルミニウムの熱伝導率はそれぞれ、398W/m・K、236W/m・K程度である。第1芯層323の材料として、上述した芯層の材料のうち特に熱伝導率の高い材料である銅を用いるとよい。
 一方、第2芯層324は、電子部品180等で発生する熱が撮像チップ100側へ伝熱されることを抑制する目的として利用される。第2芯層324は、撮像チップ100とは反対側で発生した熱をできるだけ多く蓄えられるよう構成されることが好ましい。したがって、第2芯層324の比熱容量は、第1芯層323の比熱容量よりも大きいことが好ましい。銅及びアルミニウムの比熱容量はそれぞれ、385J/kg・K、900J/kg・K程度である。第2芯層324の材料として、上述した芯層の材料のうち特に比熱容量の大きい材料であるアルミニウムを用いるとよい。なお、第2芯層324を第1芯層の体積よりも大きくなるよう形成してもよい。
 第1芯層323および第2芯層324の間には、第1芯層323及び第2芯層324よりも熱伝導率の低い断熱層325が形成されている。これにより、第1芯層323及び第2芯層324の一方からの熱が他方に伝熱することを抑制できる。熱伝導率の低い材料として、フッ素系樹脂等を用いることができる。
 第1芯層323および第2芯層324の材料が互いに異なる場合には、熱膨張または収縮の量が異なる。この場合には、断熱層325の材料として熱伝導率に加えて弾性率が低い材料を用いることにより、熱膨張または収縮の量の違いに起因する反りを低減できる。例えば、上述した、ガラスクロスに熱硬化性樹脂を含浸させた材料を用いることができる。なお、第1芯層323と第2芯層324を共通の材料により形成する場合には、第2芯層324の体積を第1芯層323の体積より大きくすることによって、第2芯層324の熱容量を大きくすればよい。以上のように、撮像ユニット40では、第1芯層323と第2芯層324の2層構造を採用することにより、撮像チップ100で発生した熱と電子部品180等で発生した熱を分けて処理できる。さらに、電子部品180等で発生した熱の影響を撮像チップ100側に与えないとともに、撮像チップ100で発生した熱の影響を電子部品180側に与えない。
 図14は、変形例4に係る撮像ユニット50の模式断面図である。図14において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。撮像ユニット50は、芯層123が撮像チップ100を収容する凹部138を有する点で、図9に示した撮像ユニット10の構成と異なる。
 撮像チップ100は、芯層123の凹部138に収容される。凹部138は、例えばフライス加工により形成される。このように凹部138を形成することによって、凹部138の底面の平面性も向上させることができる。
 撮像チップ100が凹部138に収容される構成では、撮像チップ100の側面と凹部138の内壁面の間を熱伝導性の高い樹脂材139で充填するとよい。これにより、撮像チップ100の側面からも当該樹脂材139を介して芯層123に放熱できる。
 また、撮像チップ100が凹部138に収容されることにより、撮像チップ100とカバーガラス160の間隔を拡げることができる。カバーガラス160にゴミ、異物等が付着したり、カバーガラス160に傷がついたりする場合には、撮像画像にそれらが写りこむ恐れがあるが、撮像チップ100とカバーガラス160の間隔を拡げることによって、写りこみによる影響を低減できる。また、撮像チップ100が凹部138に収容されるので、その分環囲部材140の厚さを薄くすることもできる。
 凹部138の深さが、撮像チップ100の厚みより深い場合には、凹部138の開口面より撮像チップ100の受光面が低くなる。このため、撮像チップ100の周辺部に対して斜め方向から入射する光が届かない場合がある。この場合には、斜め方向から入射する光が撮像チップ100に届くよう、凹部138の内壁を面取りしてテーパー形状にするとよい。なお、芯層123が凹部138の代わりに、平面加工が施された凸部を有し、撮像チップ100は当該凸部に配置されてもよい。
 以上の説明では、撮像チップ100と第1層の配線126及び配線226は、ボンディングワイヤ110により接続される構成を採用したが、撮像チップ100と第1層の配線126及び配線226との電気的な接続は、ボンディングワイヤ110を用いる構成に限らない。図15は、変形例5に係る撮像ユニット60の模式断面図である。図15において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。撮像ユニット60は、撮像チップ100と配線126及び配線226がバンプ接合される点で、図9に示した撮像ユニット10の構成と異なる。
 撮像ユニット60の撮像チップ100は、裏面照射型の撮像チップであることが好ましい。撮像チップ100は、撮像領域101が形成された側の面と反対側の面に電極部103を備える。撮像チップ100は、画素信号を伝送する配線を備える。電極部103は、当該配線とビアを介して電気的に接続される。電極部103は、第1層121の配線126及び配線226とバンプ104によって接続される。
 以上の説明では、伸延層として、配線層が上下の絶縁層により挟まれた3層構造を採用したが、伸延層は3層構造に限らない。伸延層は、配線層と絶縁層の2層構造であってもよい。図16は、変形例6に係る撮像ユニット70の模式断面図である。図16において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。撮像ユニット70は、絶縁層136aおよび配線層135dの2層が伸延している点で、図9に示した撮像ユニット10の構成と異なる。この場合には、配線層135dの配線134における、絶縁層136aに覆われていない側の面の一部を絶縁体242でコーティングするとよい。
 図17は、変形例7に係る撮像ユニット80の模式断面図である。図17において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。撮像ユニット80は、絶縁層136bおよび配線層135bの2層が伸延している点で、図9に示した撮像ユニット10の構成と異なる。この場合には、配線層135bにおける、絶縁層136bに覆われていない側の面の一部を絶縁体242でコーティングするとよい。
 コア基板120の構成のバリエーションについて説明する。コア基板120は、伸延部の接続先となる部材の配置位置により様々な構成をとり得る。図18は、コア基板120のバリエーションの一例を示す図である。コア基板120の一側面から一体的に伸延している部分を一つの伸延部として数える場合に、当該一側面または他の側面から当該伸延部とは独立して伸延している部分は、他の伸延部として数える。伸延部は、複数形成されてもよい。図18(a)は、コア基板120における同一側面に2つの伸延部が形成された場合を示す。この場合には、上側の伸延部351が撮像チップ100からの出力信号を伝送する配線パターンを含み、下側の伸延部352が電力を供給するための配線パターンを含むとよい。これにより、出力信号の劣化を低減しつつ、電源の出力インピーダンスを低下させることができる。
 伸延部は、コア基板における2以上の側面に形成されてもよい。伸延部は、例えば対向する側面にそれぞれ形成される。この場合には、それぞれの伸延部は、同一の伸延層により構成されてもよい。伸延層が撮像チップ100からの出力信号を伝送する配線パターンを含む場合には、当該出力信号を2チャンネルで読み出す2チャンネル読み出しを採用できる。また、それぞれの伸延部は、互いに異なる伸延層により構成されてもよい。図18(b)は、互いに異なる伸延層により伸延部が形成された場合を示す。ここでは、伸延部353は、芯層123より上側に形成され、伸延部354は、芯層123より下側に形成されている。この場合には、伸延部353が撮像チップ100からの出力信号を伝送する配線パターンを含み、伸延部354が電力を供給するための配線パターンを含むとよい。これにより、出力信号の劣化を低減しつつ、電源の出力インピーダンスを低下させることができる。また、伸延部は、対向する側面ではなく、隣接する側面に形成されてもよい。伸延部は、全ての側面に形成されていてもよい。伸延部を接地されたシールド層として機能させることもできるし、ヒートシンクとして機能させることもできる。伸延部をヒートシンクとして機能させる場合には、撮像チップ100に近い位置に形成するとよい。具体的には、芯層123と撮像チップ100の間に形成するとよい。
 伸延部は、側面からx軸プラス方向に伸延する構成に限られない。伸延部は、y軸方向において側面の中央部分から伸延するようにしてもよいし、y軸方向において側面の一方の端部に寄せて伸延するようにしてもよい。図18(c)は、伸延部355がコア基板120に対して斜め方向に伸延した場合を示す。この構造は、伸延部355と接続先の部材との取り付けの容易性の観点から有用である。伸延部355は、複数形成されていてもよい。図18(d)は、伸延部356が撓んでいる場合を示す。上述したように、伸延部356を構成する絶縁層は、可撓性を有する材料により形成される。したがって、例えば画像処理ASICが撮像ユニットの後方に配置される場合には、図18(d)に示すように、伸延部356が撓むことにより、画像処理ASICに接続できる。伸延部と画像処理ASICの設置面が異なっていても、伸延部が撓むので接続が容易である。
 以上の説明では、伸延部は全体に亘って一様の幅を有していたが、伸延部の幅は変化してもよい。図18(e)は、伸延部357が芯層の1辺の幅と同一幅で芯層の外縁より伸延した後に縮幅された場合を示す。伸延部357の付け根部分を幅広に形成することにより、当該付け根部分での応力集中を緩和できる。図18(f)は、伸延部358が途中から2股に分かれる場合を示す。これにより、それぞれの機能に応じて接続先を変更することができる。例えば、2股に分かれた一方が、DC/DCコンバータの基板に接続され、他方が画像処理ASICに接続される。
 伸延層は、カメラの他の構成部材を回避するように、折り曲げられてもよい。以上の説明では、伸延層を構成する配線層は1層であったが、伸延層を構成する配線層は多層であってもよい。伸延層を構成する配線層が例えば2層の場合には、1層は、出力信号を伝送する配線として使用し、他の1層は、電子部品を搭載するベースとして使用してもよい。また、他の1層には、ダンパー抵抗を実装してもよい。
 以上の説明では、伸延層によって伝送される出力信号は画像処理前の出力信号であったが、コア基板120の部品実装面に画像処理ASICが実装されている場合には、伸延層によって伝送される出力信号は画像処理後の出力信号であってもよい。また、伸延部では、上面に配線が露出された領域が形成されていたが、下面にも配線が露出された領域が形成されてもよい。この場合には、接続先のコネクタは配線の両面でコンタクトする。
 撮像ユニットのカバーガラス160として水晶ローパスフィルタを用いることもできる。カメラ400に水晶ローパスフィルタが複数に分けて配置する場合には、そのうちの一つをカバーガラス160に代えて配置してもよい。以上の説明では、コア基板120の芯層123は金属で形成されると説明したが、剛性の高い樹脂等の絶縁材料で形成されてもよい。すなわち、芯層123は、樹脂コアでもよい。剛性の高い絶縁材料として例えばFR4を用いることができる。
 以上の説明では、第2層122のうち芯層とは反対側の面に電子部品が実装されるとして説明したが、第2層122の内部に電子部品が実装されていてもよい。この場合でも、電子部品180と撮像チップ100の間に芯層が配置されているので、電子部品で発生した熱および電磁波を芯層によって遮断できる。
 環囲部材140に構造体を取り付けることもできる。この場合には、フレームの一部は、第1層から外側に延伸して形成される。そして、延伸された部分に、構造体に取り付けるための取付部が形成される。この場合には、環囲部材140の材料として上記の金属または金属と樹脂がインサート成形された材料を用いるとよい。これにより、環囲部材140から構造体に効果的に熱を放熱することができる。さらに、サーマルビア130の数を増やすことにより、放熱特性を高めることができる。
 撮像ユニット20において、撮像チップ100は、第1層121の中央部分に開口が形成されることによって露出された芯層123に直接実装されていた。芯層123の表面には撮像チップ100が配置されるので、芯層123の表面は精度のよい平面であることが好ましい。このため、芯層123に対して研磨等の平面加工を施すとよい。上述のように、芯層123が樹脂コアである場合にも平面加工を施すことができる。なお、平面加工は、芯層123における、第1層121の開口に相当する部分の全体に施されなくても、撮像チップ100が配置される領域に施されればよい。
 また、芯層123として十分な剛性を備えていない低剛性層であっても、当該低剛性層に金属層または剛性の高い樹脂層を形成することによって全体として剛性を高めれば、低剛性層は芯層123として機能し得る。コア基板120の反りを抑止するという観点から、低剛性層の上下両面に金属層または剛性の高い樹脂層を形成することが好ましい。例えば、低剛性層である樹脂層の上下両面に金属層として銅層を形成することができる。また、低剛性層である薄膜の金属層の上下両面に剛性の高い樹脂層を形成することもできる。
 図19は、撮像ユニット10の変形例に係る撮像ユニット11の模式断面図である。撮像ユニット11において、図9と同一の符号を付した要素は、図9に関連して説明した要素と同一の機能および構成を有する。
 撮像ユニット11における環囲部材140は、中央部分の開口部の第1辺142に沿った第1周縁部143と、第1辺142に対向する第2辺144に沿った第2周縁部145を有する。第1周縁部143および第2周縁部145はそれぞれ、取付部として取付孔146を有する。ここでは、取付孔146は、第2周縁部145の中央部分に1つ形成される。取付孔146は、第1周縁部143においては中央部分以外の部分に2つ形成されている。取付孔146は、他の構造体を取り付けるために利用される。他の構造体は、取付孔146を介して環囲部材140にビス止めされる。他の構造体としては、後述するように、例えばミラーボックスが挙げられる。
 第1周縁部143および第2周縁部145はそれぞれ、撮像ユニット11を構造体に対して位置決めするための位置決め孔を有する。撮像ユニット11がミラーボックスに取り付けられる場合には、ミラーボックスは撮像ユニット11側に突出した位置決めピンを有する。位置決め孔は、位置決めピンに対応する位置に形成されている。また、シャッタユニットは撮像ユニット11とミラーボックスに共締めされる。シャッタユニットも、位置決め孔147に挿入された位置決めピンによりミラーボックスに対して精確に位置決めされる。
 環囲部材140は、撮像チップ100を環囲する。環囲部材140は、樹脂149に金属体148がインサートされて構成されている。金属体148は、例えば開口部141を囲むように環状に形成される。また、詳しくは後述するが、金属体148は、第1周縁部143および第2周縁部145においては立体的に形成される。金属体148の材料として、ニッケルと鉄の合金(例えば42alloy、56alloy)、銅、アルミニウムを用いることができる。環囲部材140の軽量化を重視する場合には、上記の材料の中で最も軽量なアルミニウムを用いるとよい。一方、環囲部材140の放熱特性を重視する場合には、上記の材料の中で最も熱伝導率の高い銅を用いるとよい。
 また、カバーガラス160の線膨張係数の値に最も近い線膨張係数の値を持つ56alloyを用いれば、カバーガラス160と環囲部材140の線膨張係数の違いに起因する反りを低減できる。コア基板120の芯層123、配線パターン125、配線パターン135の材料として、撮像チップ100の線膨張係数の値に最も近い線膨張係数の値を持つ42alloyを用いる場合には、環囲部材140の材料としても42alloyを用いるとよい。これにより、撮像ユニット11の反りを低減できる。
 環囲部材140の厚みについて説明する。環囲部材140の厚みは、撮像チップ100の受光面とカバーガラス160の間の距離確保の観点、環囲部材140の剛性の観点等の種々の観点から適宜調整される。ここで、カバーガラス160にゴミ、異物等が付着したり、傷がついたりする場合には、カバーガラス160が撮像チップ100の受光面から離れるにつれて、ゴミ等の映りこみは低減できる。よって、映りこみによる影響の低減という観点では、撮像チップ100の受光面とカバーガラス160の間の距離は離れているほうが好ましい。したがって、環囲部材140の厚みは、厚いほうが好ましい。映りこみは、撮像チップ100のサイズにも影響される。例えば、撮像チップ100のサイズが小さいほど被写界深度が深いので、撮像チップ100の受光面とカバーガラス160の間の距離を近づけた場合に影響が現れ易い。したがって、環囲部材140の厚みは、厚いほうが好ましい。加えて、環囲部材140の剛性の観点でも、環囲部材140の厚みは、厚いほうが好ましい。
 一方で、撮像チップ100の受光面とカバーガラス160の間の距離は、他の構造体との兼ね合いから、撮像ユニット11が実装される撮像装置の機種毎に制限される。本実施形態によれば、環囲部材140の厚みによって、機種毎に制限される距離に調整することができる。また、厚みを持たせることにより、環囲部材140そのものが、他の構造物が直接的に結合される構造体としての機能を担うことができる。
 金属体148は、コア基板120側に形成された下端部161と、カバーガラス160側に形成された上端部162と、下端部161と上端部162を繋ぐ連結部163とを含む。下端部161と上端部162は、互いに異なる平面に平行に形成されている。金属体148が立体的に形成されることにより、環囲部材140の剛性を高めることができる。撮像ユニット11が他の構造体に取り付けられた場合には、上端部162は、他の構造体と接することになる。したがって、上端部162の面積を大きくするほど放熱特性を高めることができる。
 下端部161の端面、すなわち、環囲部材140における撮像チップ100側の端面は、金属体148が露出していない。金属体148が樹脂149に覆われているので、環囲部材140の開口端面で発生し得る反射を低減できる。また、下端部161は、配線128と直接接している。
 上端部162と樹脂149が積層されている部分にビス150が貫通できるように上端部162および樹脂149を貫通する取付孔146が形成されている。したがって、上端部162は、取付孔146の内壁面154の一部を形成する。このため、撮像ユニット11が他の構造体とビス止めされた場合には、上端部162とビス150が接触することになる。詳しくは後述するが、このように伝熱経路を形成すると、金属であるビス150を介して構造体側に熱を逃がすことができる。なお、取付孔146の内壁面154の全体が金属体148により形成される構成とすれば、放熱特性をより高めることができる。
 図20は、撮像ユニット11に係るカメラ400の変形例の模式的断面図である。ピント板652、ペンタプリズム654、メインミラー672、サブミラー674は、構造体としてのミラーボックス670に支持される。このようにミラーボックス670は、種々の構造体が取り付けられる、カメラ400において中心となる構造体である。このため、ミラーボックス670は、金属等の剛性の高い材料により形成される。また、ミラーボックス670には、撮像ユニット11の熱が放熱されるので、比熱容量の大きい材料により形成されるのが好ましい。
 上述したように、ミラーボックス670は、取付孔146を介して撮像ユニット11に取り付けられる。ミラーボックス670に撮像ユニット11が直接取り付けられるので、ミラーボックス670と撮像チップ100の相対的な位置関係の誤差を低減できる。ミラーボックス670は、基準となる構造体であるので、光軸に対して厳密に位置合わせできる。
 なお、環囲部材140は金属と樹脂がインサート成形された材料を用いるとしたが、環囲部材140の材料は、これに限らない。例えば、環囲部材140は、金属単体により形成されてよい。この場合には、金属と樹脂がインサート成形された材料を用いる場合に比べて、さらに放熱特性を高めることができる。また、環囲部材140は、構造体への取り付けに要求される剛性を満たす樹脂単体により形成されてもよい。この場合には、撮像チップ100とカバーガラス160の間の距離を保ちつつ、環囲部材140を軽量化できる。
 このように、環囲部材140は、コア基板120およびカバーガラス160から外側に延伸した延伸部分に取付孔146を有する。なお、環囲部材140は一様の厚みを有してよいが、構造体への取り付けに要求される剛性等を満たすのであれば、環囲部材140は一様の厚みに限らない。例えば、取付孔146を有する延伸部分における環囲部材140の厚みが、コア基板120とカバーガラス160に挟まれた本体部分の厚みより薄くてよい。これにより、撮像チップ100とカバーガラス160の間の距離を保ちつつ、環囲部材140を軽量化できる。延伸部分は、フライス加工により形成することができる。一方、環囲部材140の材料として金属が用いられていれば、延伸部分の厚みを、本体部分の厚みより厚くすることによって、環囲部材140の放熱特性を高めることもできる。延伸部分の厚みを厚くすることにより、環囲部材140の剛性も高めることができる。
 なお、第2実施形態における撮像ユニット20、撮像ユニット30、撮像ユニット40、撮像ユニット50、撮像ユニット60の各撮像ユニット60の環囲部材140に、撮像ユニット11の環囲部材140について上述した取付部に係る構成を適用してもよい。また、撮像ユニット11においては、環囲部材140は、他の構造体を取り付けるための取付部を有している。第1実施形態における撮像ユニットにおいては、実装基板が、他の構造体を取り付けるための取付部を有している。他の構造体に取り付けるための取付部は、環囲部材および実装基板の双方が有してよい。
 第2実施形態におけるコア基板の変形例として、コア基板は、例えば芯層123および第1層121のみを多層構造として含んでよい。このように、多層構造として少なくとも1層の配線層と少なくとも1層の芯層とを含む実装基板が、伸延部151を有してよい。
 第2実施形態における撮像ユニットの他の変形例として、実装基板はコア基板ではなく、芯層123、第1芯層323および第2芯層324を含まない多層基板であってよい。例えば、芯層を含まない多層構造の実装基板が、多層構造のうちの一部の層を含む伸延部151を有してよい。
 また、第1実施形態における撮像ユニットの構成と、第2実施形態における撮像ユニットの構成とを、任意の組み合わせで組み合わせてもよい。例えば、第2実施形態における第1層121の弾性率は、第2実施形態における第2層122の弾性率と異なってよい。
<第3実施形態>
 第2実施形態で上述したように、撮像ユニットの部品実装面にはコネクタだけでなくバイパスコンデンサが配置されている。そのため、バイパスコンデンサを部品実装面に実装する場合は、バイパスコンデンサの実装面積を確保する必要がある。第3実施形態の撮像ユニットは、バイパスコンデンサの数を減らすことで電子部品の実装面積を確保しつつ、電源も安定させることが可能となる。
 図21は、第3実施形態の撮像ユニット90におけるボンディングパッドの配置位置を模式的に説明した図である。コア基板112は、GND層114及び電源層115等を含む多層基板である。撮像チップ100は、コア基板112の中央部分に配置されている。ボンディングパッド領域111は、チップ実装面において撮像チップ100が実装された領域の周辺領域である。ここでは、ボンディングパッド領域111は、図21の紙面において、撮像チップ100の下側に3つの領域が、撮像チップ100の上側に3つの領域が設けられている。ボンディングパッド領域111は、チップ実装面に6つ設けられている。ボンディングパッド領域111のそれぞれには、後述するGNDパッド116及び電源パッド117等のボンディングパッドが複数設けられている。
 図22は、撮像ユニット90の斜視図である。ボンディングパッド領域111には、撮像チップ100に接地電圧を供給するためのGNDパッド116と撮像チップ100に電源電圧を供給するための電源パッド117とが交互に配置されている。GNDパッド116と電源パッド117とは間隔をあけて配置されている。なお、信号線の図示は省略している。GNDパッド116および電源パッド117のそれぞれは、GNDパッド116及び電源パッド117のそれぞれに対応する撮像チップ100側のパッドとボンディングワイヤ110により接続されている。チップ実装面には、2つのGNDパッド116間を連結した組が複数設けられているとともに2つの電源パッド117間を連結した組が複数設けられている。2つのGNDパッド116間を連結する連結部118は、ビア252を介してコア基板112のGND層114に接続される。GND層114は、ビア254を介してバイパスコンデンサ251の第1端子256に接続される。2つの電源パッド間を連結する連結部119は、ビア253を介してコア基板112の電源層115に接続される。電源層115は、ビア255を介してバイパスコンデンサ251の第2端子257に接続される。
 1つのバイパスコンデンサ251に対して1つのGNDパッド116及び1つの電源パッド117が設けられた場合は、バイパスコンデンサ251の第1端子256とGNDパッド116とを接続し、バイパスコンデンサ251の第2端子257と電源パッド117とを接続するので、コア基板112内に形成される配線数は多くなる。そのため、コア基板112内の配線レイアウトは制限される。第3実施形態の撮像ユニット90では、チップ実装面において、2つのGNDパッド116間を連結部118により連結するとともに2つの電源パッド117間を連結部119により連結している。1つのバイパスコンデンサ251に対して、2つのGNDパッド116が、連結部118、ビア252、GND層114及びビア254を介してバイパスコンデンサ251の第1端子256に接続され、2つの電源パッド117が、連結部119、ビア253、電源層115及びビア255を介してバイパスコンデンサ251の第2端子257に接続される。そのため、コア基板112内の配線レイアウトは自由度が高まる。2つGNDパッド116に接続された2本のボンディングワイヤ110は、並列に接続されることとなる。2つ電源パッド117に接続された2本のボンディングワイヤ110は、並列に接続されることとなる。そのため、配線が短くなり、配線のインダクタンスを小さくすることができる。この場合、2本のボンディングワイヤ110全体のインダクタンスは、1本のボンディングワイヤ110のインダクタンスと略同一となる。
 図23は、比較例として、1つのGNDパッド及び1つの電源パッドの組毎に1つのバイパスコンデンサが設けられた撮像ユニットの等価回路を示した図である。抵抗R1および抵抗R2は、撮像チップ100内部の抵抗である。具体的には、抵抗R1は、端子(パッド)の接触抵抗と撮像チップ100内部の配線抵抗である。抵抗R2は、撮像チップ100内部の動作状態に応じて変化する。つまり、撮像チップ100内部へ引き込まれる電流が内部動作に伴って変化することを意味する。インダクタンスL1は、ボンディングワイヤ110のインダクタンスである。インダクタンスL2は、もう一方の配線に起因するインダクタンスである。インダクタンスL3は、配線の引き回しの距離に応じたインダクタンスである。インダクタンスL4は、電源線のインダクタンスである。電源V1は、電源であり、容量C1は、バイパスコンデンサの容量である。
 図24は、第3実施形態の撮像ユニットの等価回路を示した図である。インダクタンスL5は、インダクタンスL1に対して並列に接続されている。他の構成については、図23と同一である。
 図25は、周波数特性を説明するための図である。図25(a)は、比較例の構成における周波数特性のシミュレーション結果を示す。縦軸は、ゲインを示し、横軸は周波数fを示す。シミュレーション条件は、R1を5Ω、R2を10Ω、L1を10nH、L2を10nH、L3を10nH、L4を100μH、C1を1μF、V1を3Vとする。この場合、図25(a)に示すように、バイパスコンデンサは、3MHz程度までの周波数に対して電源を安定化できる。
 図25(b)は、第3実施形態の撮像ユニットにおける周波数特性のシミュレーション結果を示す。縦軸は、ゲインを示し、横軸は周波数fを示す。シミュレーション条件は、R1を5Ω、R2を10Ω、L1を10nH、L2を0H、L3を5nH、L4を100μH、L5を100μH、C1を1μF、V1を3Vとする。インダクタンスL1に関して、比較例では10nHに設定したのに対し、第3実施形態の撮像ユニットでは0Hに設定した。これは、配線を共有することにより、もう一方の配線に起因するインダクタンスは生じないからである。インダクタンスL2に関して、比較例では10nHに設定したのに対し、第3実施形態の撮像ユニットでは5Hに設定した。これは、上述のように、チップ実装面で電源パッド同士、GNDパッド同士を連結することにより、配線を引き回す距離が短縮されるからである。他のパラメータの値は、比較例と同様である。図25(b)に示すように、バイパスコンデンサは、5MHz程度までの周波数に対して電源を安定化できる。以上のように、シミュレーション結果から第3実施形態の撮像ユニットにより周波数特性が向上していることが確認できる。
 第3実施形態ではコア基板112を用いて説明したが、コア基板112に代えて第2実施形態で示した各種のコア基板120を用いてもよい。コア基板120を用いる場合には、コア基板120の芯層をGND層として利用してもよい。また、芯層より下側の配線層を電源層として利用してもよい。また、チップ実装面において2つの電源パッド間を連結するとともに2つのGNDパッド間を連結したが、チップ実装面ではなく、芯層より上側の層、たとえばチップ実装面を形成する層の一つ下側の層、で複数の電源パッド間を連結するとともに複数のGNDパッド間を連結してもよい。また、3つ以上の電源パッド間を連結してもよい。3つ以上のGNDパッド間を連結してもよい。ただし、連結するパッド数が増えるにつれて、バイパスコンデンサの周波数特性は低下する。したがって、全ての電源パッド間、全てのGNDパッド間を連結しないことが好ましい。なお、連結されるパッド数は、バイパスコンデンサの周波数特性を考慮の上、適宜設定することが好ましい。複数の電源パッド間を連結することなく、複数のGNDパッド間を連結するようにしてもよい。複数のGNDパッド間を連結することなく、複数の電源パッド間を連結するようにしてもよい。
 第1実施形態におけるカバーガラス160および第2実施形態におけるカバーガラス160は、互いに対応する要素である。第1実施形態における環囲部材140および第2実施形態における環囲部材140は、互いに対応する要素である。環囲部材は、撮像チップを環囲するフレームであってよい。フレームは、支持構造体であってよい。フレームは、少なくとも光学素子を支持する構造体であってよい。
 第1実施形態におけるコア基板120、第2実施形態におけるコア基板120および第3実施形態におけるコア基板112は、撮像チップ100が実装される実装基板の一例であり、互いに対応する要素である。第1実施形態におけるコア基板120、第2実施形態におけるコア基板120および第3実施形態におけるコア基板112は、他の2つの層に接して挟まれた中間層である。
 第1実施形態における絶縁層124および絶縁層136ならびに第2実施形態における絶縁層124および絶縁層136は、互いに対応する要素である。第1実施形態における配線パターン135、第2実施形態における配線層135は、互いに対応する要素である。
 第1実施形態から第3実施形態において説明した各要素の構成は、任意の組み合わせで組み合わせて撮像ユニットまたは撮像装置等に適用できる。例えば、第1実施形態から第3実施形態において説明した各要素の構成は、任意の組み合わせで対応する要素に適用できる。
 図26は、第4実施形態の撮像ユニット14の構成を示す図である。撮像ユニット14は、撮像チップ6100と、実装基板6120と、撮像チップ6100を環囲する環囲部材6140と、光学素子6160とを含んで構成される。実装基板6120は、絶縁層6136aと、絶縁層6136bと、絶縁層6136cと、絶縁層6136dと、絶縁層6136eと、第1金属層6135と、第2金属層6123と、第3金属層6190a、第4金属層6190bとを有する。
 撮像ユニット14においてカバーガラス6160は、第1実施形態におけるカバーガラス160および第2実施形態におけるカバーガラス160に対応する。
 環囲部材6140は、第1実施形態における環囲部材140および第2実施形態における環囲部材140に対応する。
 実装基板6120は、第1実施形態におけるコア基板120、第2実施形態におけるコア基板120および第3実施形態におけるコア基板112に対応する。
 絶縁層6136a、絶縁層6136b、絶縁層6136c、絶縁層6136d及び絶縁層6136eは、例えば樹脂層である。絶縁層6136a、絶縁層6136b、絶縁層6136c、絶縁層6136d及び絶縁層6136eは、第1実施形態における絶縁層124および絶縁層136ならびに第2実施形態における絶縁層124および絶縁層136等に対応する。
 第1金属層6135は、例えば配線層である。第1金属層6135は、第1実施形態における配線パターン135、第2実施形態における配線層135等に対応する。
 第2金属層6123は、中間層の一例である。第2金属層6123は、芯層の一例である。第2金属層6123は、第1実施形態における芯層123、芯層181、第1芯層323および第2芯層324ならびに第2実施形態における芯層123、第1芯層323および第2芯層324等に対応する。
 よって、撮像ユニット14が有する撮像チップ6100、環囲部材6140、光学素子6160、絶縁層6136a、絶縁層6136b、絶縁層6136c、絶縁層6136d、絶縁層6136e、第1金属層6135および第2金属層6123には、第1実施形態から第3実施形態における対応する要素が有する任意の構成と同様の構成を適用できるので、説明を省略する。
 実装基板6120において、光軸に沿って、撮像チップ6100、絶縁層6136a、第3金属層6190a、絶縁層6136b、第1金属層6135、絶縁層6136c、第2金属層6123、絶縁層6136d、第4金属層6190b、絶縁層6136eの順で配される。撮像チップ6100は、絶縁層6136a上に実装される。
 第3金属層6190aは、絶縁層6136aにおいて撮像チップ6100が実装された面と反対側の面に位置する。第3金属層6190aは、絶縁層6136aおよび絶縁層6136aに接して挟まれている。第1金属層6135は、絶縁層6136bおよび絶縁層6136cに接して挟まれている。第2金属層6123は、絶縁層6136cおよび絶縁層6136dに接して挟まれている。第3金属層6190bは、絶縁層6136dおよび絶縁層6136eに接して挟まれている。
 第3金属層6190aの材料としては、銅、ニッケル合金、鉄、アルミニウム等が挙げられる。第3金属層6190aは、一例として厚銅層である。第3金属層6190aは、実質的に金属性の平板であってよい。第3金属層6190aは、接地として使用されてよい。第3金属層6190aは、配線として使用されてもよい。第4金属層6190bの材料としては、銅、ニッケル合金、鉄、アルミニウム等が挙げられる。第4金属層6190bは、一例として厚銅層である。第4金属層6190bは、実質的に金属性の平板であってよい。第4金属層6190bは、接地として使用されてよい。第4金属層6190bは、配線として使用されてもよい。
 実装基板6120においては、第3金属層6190a及び第4金属層6190bが設けるようにしたが、第3金属層6190a及び第4金属層6190bのいずれかの金属層だけを設けるようにしてもよい。第3金属層6190aだけを設ける場合、第3金属層6190aは、第2金属層6123より撮像チップ6100側に設けるようにしてもよい。第3金属層6190aは、第2金属層6123より撮像チップ6100側であり、かつ、第1金属層6135より撮像チップ6100側に設けるようにしてもよい。第3金属層6190aは、実装基板6120に設けられる金属層のうち最も撮像チップ6100側に設けるようにしてもよい。第3金属層6190aを撮像チップ6100のより近傍に設けることで、実装基板6120は、撮像チップ6100を実装する実装面の平面性を向上することができる。さらに、実装基板6120に実装される撮像チップ6100の平坦性を確保することができる。
 実装基板6120においては、第3金属層6190a及び第4金属層6190bに加えて、第3金属層6190a及び第4金属層6190bと同様の剛性を有する金属層を1つ以上設けるようにしてもよい。これにより、実装基板6120は、撮像チップ6100を実装する実装面の平面性を向上することができる。さらに、実装基板6120に実装される撮像チップ6100の平坦性を確保することができる。
 実装基板6120においては、第3金属層6190a及び第4金属層6190bに加えて、第3金属層6190a及び第4金属層6190bと同様の厚みを有する金属層を1つ以上設けるようにしてもよい。これにより、実装基板6120は、撮像チップ6100を実装する実装面の平面性を向上することができる。さらに、実装基板6120に実装される撮像チップ6100の平坦性を確保することができる。
 第2金属層6123は、第3金属層6190aより剛性が高い。第2金属層6123は、第4金属層6190bより剛性が高い。第2金属層6123は、実装基板6120に含まれる層のいずれよりも剛性が高い。第2金属層6123は、接地として使用されてよい。第2金属層6123は、配線として使用されてよい。
 絶縁層6136の厚みは、30μm~40μm程度である。第1金属層6135の厚みは、30μm~40μm程度である。第3金属層6190aの厚みは、30μm~50μm程度である。第4金属層6190bの厚みは、30μm~50μm程度である。第2金属層6123の厚みは、100μm~400μm程度である。例えば、第2金属層6123が金属で形成される場合、第2金属層6123の厚みは100μm~400μm程度である。第2金属層6123の厚みは、第3金属層6190aより厚い。第2金属層6123の厚みは、第4金属層6190bより厚い。第2金属層6123の厚みは、実装基板6120に含まれる層のうち厚みが最も厚い。
 第2金属層6123は、第3金属層6190aの厚みの少なくとも2倍の厚みを有する。第2金属層6123は、第3金属層6190aの厚みの10倍以上であってよい。第3金属層6190aの厚みは、第1金属層6135の厚みより厚くてよい。第3金属層6190aの厚みは、絶縁層6136a、絶縁層6136b、絶縁層6136c、絶縁層6136d及び絶縁層6136eいずれの厚みより厚くてよい。第4金属層6190bの厚みは、第1金属層6135の厚みより厚くてよい。第4金属層6190bの厚みは、絶縁層6136a、絶縁層6136b、絶縁層6136c、絶縁層6136d及び絶縁層6136eいずれの厚みより厚くてよい。実装基板6120の厚みは、0.8mm~3mm程度であってよい。実装基板6120の厚みは、第2金属層6123の厚みの倍以上であってよい。実装基板6120の厚みは、第2金属層6123の厚みの3倍以下であってよい。
 実装基板6120においては、第1金属層6135に加えて、第1金属層6135と同様の剛性を有する金属層を1つ以上設けるようにしてもよい。この場合、当該金属層は、第2金属層6123に対して撮像チップ6100側に設けるようにしてもよいし、第2金属層6123に対して撮像チップ6100の反対側に設けるようにしてもよい。実装基板6120においては、第1金属層6135を設けなくてもよい。この場合、第1金属層6135と同様の剛性を有する金属層を1つ以上、第2金属層6123に対して撮像チップ6100の反対側に設けるようにしてもよい。
 なお、第2金属層6123に代えて中間層を樹脂で形成してもよい。第2金属層6123に代えて中間層を樹脂で形成した場合、中間層の厚みは200μm~400μm程度である。第2金属層6123に代えて中間層を樹脂で形成した場合、実装基板6120において、中間層は、複数の金属層に接して挟まれるようにしてもよいし、複数の樹脂層に接して挟まれるようにしてもよいし、金属層及び樹脂層に接して挟まれるようにしてもよい。
 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
10 撮像ユニット、11 撮像ユニット、14 撮像ユニット、20 撮像ユニット、30 撮像ユニット、40 撮像ユニット、50 撮像ユニット、60 撮像ユニット、70 撮像ユニット、80 撮像ユニット、90 撮像ユニット、100 撮像チップ、101 撮像領域、102 回路領域、103 電極部、104 バンプ、110 ボンディングワイヤ、113 取付部、120 コア基板、121 第1層、122 第2層、123 芯層、124 絶縁層、125 配線パターン、126 配線、127 配線、128 配線、129 サーマルビア、130 サーマルビア、131 ビア、132 絶縁体、133 配線、134 配線、135 配線パターン、136 絶縁層、137 ビア、138 凹部、139 樹脂材、140 環囲部材、150 ビス、160 カバーガラス、161 下端部、162 上端部、163 連結部、170 ソルダーレジスト、180 電子部品、181 芯層、210 ビス、211 位置決めピン、221 第1層、310 マスクゴム、320 光学ローパスフィルタ、323 第1芯層、324 第2芯層、325 断熱層、330 押さえ板、331 取付部、340 シャッタユニット、341 取付部、400 カメラ、410 光軸、420 コア基板、421 第1層、422 第2層、423 芯層、500 レンズユニット、550 レンズマウント、600 カメラボディ、620 ボディ基板、622 CPU、624 画像処理ASIC、634 背面表示部、650 ファインダ、652 ピント板、654 ペンタプリズム、656 ファインダ光学系、660 ボディマウント、670 ミラーボックス、672 メインミラー、674 サブミラー、680 合焦光学系、682 焦点検出センサ、112 コア基板、114 GND層、115 電源層、116 GNDパッド、117 電源パッド、118 連結部、119 連結部、121 第1層、122 第2層、123 芯層、125 配線層、126 配線、127 配線、128 配線、129 サーマルビア、130 サーマルビア、131 ビア、132 絶縁体、133 配線、134 配線、135 配線層、137 ビア、138 凹部、139 樹脂材、141 開口部、151 伸延部、152 配線、153 配線、170 ソルダーレジスト、226 配線、231 ビア、232 絶縁体、233 ビア、234 絶縁体、237 配線、238 ビア、239 絶縁体、242 絶縁体、251 バイパスコンデンサ、252 ビア、253 ビア、254 ビア、255 ビア、256 第1端子、257 第2端子、323 第1芯層、324 第2芯層、325 断熱層、351 伸延部、352 伸延部、353 伸延部、354 伸延部、355 伸延部、356 伸延部、357 伸延部、358 伸延部、6100 撮像チップ、6120 実装基板、6140 環囲部材、6160 カバーガラス、6120 実装基板、6136 絶縁層、6135 第1金属層、6123 第2金属層、6160 カバーガラス、6190 第3金属層

Claims (50)

  1.  第1絶縁層と、前記第1絶縁層の弾性率とは異なる弾性率を有する第2絶縁層と、前記第1絶縁層および前記第2絶縁層に挟まれ、前記第1絶縁層および前記第2絶縁層よりも剛性の高い芯層と、を備える基板。
  2.  前記第1絶縁層および前記第2絶縁層の少なくともいずれか一方の絶縁層は、ガラスクロスに熱硬化性樹脂を含浸させて形成された絶縁層である請求項1に記載の基板。
  3.  前記第1絶縁層および前記第2絶縁層に挟まれ、前記第1絶縁層および前記第2絶縁層よりも剛性の高い第2芯層と、
     前記芯層および前記第2芯層に挟まれ、前記芯層および前記第2芯層よりも熱伝導率の低い断熱層と、を備える請求項1または請求項2に記載の基板。
  4.  前記芯層の熱伝導率は、前記第2芯層の熱伝導率よりも大きい請求項3に記載の基板。
  5.  前記第2芯層の比熱容量は、前記芯層の比熱容量よりも大きい請求項3または請求項4に記載の基板。
  6.  前記第1絶縁層に形成された配線層を備える請求項1から請求項5のいずれか一項に記載の基板。
  7.  撮像チップと、
     請求項6に記載の基板とを備え、
     前記撮像チップは前記配線層に実装される撮像ユニット。
  8.  前記第1絶縁層の弾性率は、前記第2絶縁層の弾性率よりも小さい請求項7に記載の撮像ユニット。
  9.  撮像チップと、
     請求項1から請求項6のいずれか一項に記載の基板と、を備え、
     前記芯層は、前記撮像チップで発生した熱を伝熱経路を介して受け取る層である撮像ユニット。
  10.  前記伝熱経路は、前記第1絶縁層に設けられた貫通孔により形成される請求項9に記載の撮像ユニット。
  11.  前記貫通孔は、前記撮像チップの発熱領域に対応して設けられた請求項10に記載の撮像ユニット。
  12.  前記撮像チップは、前記芯層に接触して配置される請求項9に記載の撮像ユニット。
  13.  前記芯層は凹部を有し、前記撮像チップは前記凹部に収容されている請求項12に記載の撮像ユニット。
  14.  前記芯層における、前記撮像チップが配置される領域には、平面加工が施されている請求項12または13に記載の撮像ユニット。
  15.  第1絶縁層と、
     前記第1絶縁層に積層された芯層と、
     前記芯層に積層された第2絶縁層と、
     配線層とを含む基板であって、
     前記配線層は、前記芯層の外縁よりも外側へ伸延した伸延部を有すること
     を特徴とする基板。
  16.  請求項15に記載の基板において、
     前記配線層は、前記第1絶縁層の外縁よりも外側へ伸延していること
     を特徴とする基板。
  17.  請求項16に記載の基板において、
     前記配線層は、前記第2絶縁層の外縁よりも外側へ伸延していること
     を特徴とする基板。
  18.  請求項15から請求項17のいずれか一項に記載の基板において、
     前記配線層は、前記第2絶縁層に積層されていること
     を特徴とする基板。
  19.  請求項18に記載の基板において、
     前記第2絶縁層は、前記芯層の外縁よりも外側へ伸延していること
     を特徴とする基板。
  20.  請求項15から請求項17のいずれか一項に記載の基板において、
     第3絶縁層を更に含み、
     前記第3絶縁層は、前記第2絶縁層に積層されており、
     前記配線層は、前記第3絶縁層に積層されていること
     を特徴とする基板。
  21.  請求項20に記載の基板において、
     前記第3絶縁層は、前記芯層の外縁よりも外側へ伸延していること
     を特徴とする基板。
  22.  請求項15から請求項17のいずれか一項に記載の基板において、
     第3絶縁層と、
     第2配線層と、
     第4絶縁層とを更に含み、
     前記第3絶縁層は、前記第2絶縁層に積層されており、
     前記第2配線層は、前記第3絶縁層に積層されており、
     前記第4絶縁層は、前記第2配線層に積層されており、
     前記配線層は、前記第4絶縁層に積層されていること
     を特徴とする基板。
  23.  請求項22に記載の基板において、
     前記第4絶縁層は、前記芯層の外縁よりも外側へ伸延していること
     を特徴とする基板。
  24.  請求項15から請求項23のいずれか一項に記載の基板において、
     第5絶縁層を更に含み、
     前記第5絶縁層は、前記配線層に積層されていること
     を特徴とする基板。
  25.  請求項24に記載の基板において、
     前記第5絶縁層は、前記芯層の外縁よりも外側へ伸延していること
     を特徴とする基板。
  26.  請求項15から請求項25のいずれか一項に記載の基板において、
     第3配線層を更に含み、
     前記配線層と前記第3配線層とは貫通ビアを介して電気的に接続されていること
     を特徴とする基板。
  27.  請求項15から請求項26のいずれか一項に記載の基板において、
     前記伸延部は、前記基板の側面のうち第1側面のみから外側へ伸延していること
     を特徴とする基板。
  28.  請求項27に記載の基板において、
     前記第1側面における前記基板の積層方向に直交した方向である第1方向の前記伸延部の寸法は、前記第1側面における前記第1方向の前記芯層の寸法よりも短いこと
     を特徴とする基板。
  29.  請求項15から請求項26のいずれか一項に記載の基板において、
     前記伸延部は、前記基板の側面のうち第1側面及び前記第1側面とは異なる第2側面から外側へ伸延していること
     を特徴とする基板。
  30.  請求項15から請求項29のいずれか一項に記載の基板において、
     前記芯層は、金属で形成されていること
     を特徴とする基板。
  31.  請求項15から請求項29のいずれか一項に記載の基板において、
     前記芯層は、樹脂で形成されていること
     を特徴とする基板。
  32.  請求項15から請求項31のいずれか一項に記載の基板と、
     前記基板に載置される撮像チップとを備え、
     前記撮像チップは、前記配線層と電気的に接続されていること
     を特徴とする撮像ユニット。
  33.  請求項32に記載の撮像ユニットにおいて、
     前記配線層は、前記撮像チップから出力される信号を外部へ出力するための配線パターンであること
     を特徴とする撮像ユニット。
  34.  請求項32又は請求項33に記載の撮像ユニットにおいて、
     前記配線層は、外部から供給される電力を前記撮像チップへ供給するための配線パターンであること
     を特徴とする撮像ユニット。
  35.  第1絶縁層と、
     前記第1絶縁層に積層された芯層と、
     前記芯層に積層された第2絶縁層と、
     第1配線層と、
     第2配線層とを含む基板であって、
     前記第1配線層は、前記芯層の外縁よりも外側へ伸延した第1伸延部を有し、
     前記第2配線層は、前記芯層の外縁よりも外側へ伸延した第2伸延部を有すること
     を特徴とする基板。
  36.  請求項35に記載の基板において、
     前記第1配線層及び前記第2配線層はいずれも、前記芯層に対して前記第2絶縁層側に位置すること
     を特徴とする基板。
  37.  請求項35に記載の基板において、
     前記第1配線層は、前記芯層に対して前記第1絶縁層側に位置し、
     前記第2配線層は、前記芯層に対して前記第2絶縁層側に位置していること
     を特徴とする基板。
  38.  請求項35から請求項37のいずれか一項に記載の基板において、
     前記第1伸延部及び前記第2伸延部はいずれも、前記基板の側面のうち第1側面のみから外側へ伸延していること
     を特徴とする基板。
  39.  請求項35から請求項37のいずれか一項に記載の基板において、
     前記第1伸延部は、前記基板の側面のうち第1側面から外側へ伸延し、
     前記第2伸延部は、前記基板の側面のうち、前記第1側面から外側へ伸延することなく、前記第1側面とは異なる第2側面から外側へ伸延していること
     を特徴とする基板。
  40.  請求項35から請求項37のいずれか一項に記載の基板において、
     前記第1伸延部は、前記基板の側面のうち第1側面及び前記第1側面とは異なる第2側面から外側へ伸延し、
     前記第2伸延部は、前記基板の側面のうち第3側面及び前記第3側面とは異なる第4側面から外側へ伸延していること
     を特徴とする基板。
  41.  請求項35から請求項40のいずれか一項に記載の基板と、
     前記基板に載置される撮像チップとを備え、
     前記撮像チップは、前記第1配線層及び前記第2配線層のいずれの配線層とも電気的に接続されていること
     を特徴とする撮像ユニット。
  42.  請求項41に記載の撮像ユニットにおいて、
     前記第1配線層及び前記第2配線層のうち、一の配線層は、前記撮像チップから出力される信号を外部へ出力するための配線パターンであり、他の配線層は、外部から供給される電力を前記撮像チップへ供給するための配線パターンであること
     を特徴とする撮像ユニット。
  43.  請求項42に記載の撮像ユニットにおいて、
     前記一の配線層は、前記他の配線層よりも前記撮像チップ側に位置すること
     を特徴とする撮像ユニット。
  44.  チップの電極と接続するための複数のボンディングパッドが設けられた第1層と、
     前記複数のボンディングパッドにおいて第1種類のボンディングパッドのうち少なくとも第1ボンディングパッドと第2ボンディングパッドとを接続する接続パターンと、
     前記接続パターンを介して前記第1ボンディングパッド及び前記第2ボンディングパッドと電気的に接続された貫通電極と、
     前記第1層とは異なる層であり、前記貫通電極に接続される第2層とを備えること
     を特徴とする基板。
  45.  請求項44に記載の基板において、
     前記複数のボンディングパッドにおいて前記第1種類とは異なる種類である第2種類のボンディングパッドのうち少なくとも第3ボンディングパッドと第4ボンディングパッドとを接続する第2接続パターンと、
     前記第2接続パターンを介して前記第3ボンディングパッド及び前記第4ボンディングパッドと電気的に接続された第2貫通電極と、
     前記第1層及び前記第2層とは異なる層であり、前記第2貫通電極に接続される第3層と、
     前記貫通電極及び前記第2貫通電極と電気的に接続されるバイパスコンデンサとを更に備えること
     を特徴とする基板。
  46.  請求項45に記載の基板において
     前記第2層は、電源パターンであり、
     前記第3層は、接地パターンであること
     を特徴とする基板。
  47.  請求項46に記載の基板において、
     前記第3層は、前記第2層よりも前記第1層側に形成されたこと
     を特徴とする基板。
  48.  前記接続パターンは、前記第1層に形成された請求項44から請求項47のいずれか1項に記載の基板。
  49.  請求項44から請求項47のいずれか一項に記載の基板と、
     前記基板に載置される撮像チップとを備え、
     前記撮像チップは、前記基板のボンディングパッドと電気的に接続されていること
     を特徴とする撮像ユニット。
  50.  請求項7から請求項14、請求項32から請求項34、請求項41から請求項43および請求項49のいずれか1項に記載の撮像ユニットを備える撮像装置。
PCT/JP2013/001678 2012-06-22 2013-03-13 基板、撮像ユニットおよび撮像装置 WO2013190748A1 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
CN201811210483.2A CN109616485B (zh) 2012-06-22 2013-03-13 基板、拍摄单元及拍摄装置
EP13806277.3A EP2866535B1 (en) 2012-06-22 2013-03-13 Substrate, imaging unit and imaging device
JP2014520869A JPWO2013190748A1 (ja) 2012-06-22 2013-03-13 基板、撮像ユニットおよび撮像装置
CN201380043799.6A CN104584701B (zh) 2012-06-22 2013-03-13 基板、拍摄单元及拍摄装置
IN551DEN2015 IN2015DN00551A (ja) 2012-06-22 2013-03-13
EP19194875.1A EP3592121B1 (en) 2012-06-22 2013-03-13 Substrate and imaging unit
US14/579,108 US9743510B2 (en) 2012-06-22 2014-12-22 Substrate, imaging unit and imaging device
US15/679,340 US10412824B2 (en) 2012-06-22 2017-08-17 Substrate, imaging unit and imaging device
US16/524,568 US11343907B2 (en) 2012-06-22 2019-07-29 Substrate, imaging unit and imaging device

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012141508 2012-06-22
JP2012-141508 2012-06-22
JP2012-177980 2012-08-10
JP2012177980 2012-08-10
JP2012179095 2012-08-10
JP2012-179095 2012-08-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/579,108 Continuation US9743510B2 (en) 2012-06-22 2014-12-22 Substrate, imaging unit and imaging device

Publications (1)

Publication Number Publication Date
WO2013190748A1 true WO2013190748A1 (ja) 2013-12-27

Family

ID=49768363

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/001678 WO2013190748A1 (ja) 2012-06-22 2013-03-13 基板、撮像ユニットおよび撮像装置

Country Status (6)

Country Link
US (3) US9743510B2 (ja)
EP (2) EP3592121B1 (ja)
JP (3) JPWO2013190748A1 (ja)
CN (2) CN109616485B (ja)
IN (1) IN2015DN00551A (ja)
WO (1) WO2013190748A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146380A (ja) * 2014-02-03 2015-08-13 株式会社ニコン 撮像ユニット及び撮像装置
JP2018037679A (ja) * 2015-12-25 2018-03-08 太陽誘電株式会社 プリント配線板、及びカメラモジュール
US20180070878A1 (en) * 2016-09-13 2018-03-15 Seiko Epson Corporation Electronic apparatus
JP2018113432A (ja) * 2017-01-09 2018-07-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板
CN108391451A (zh) * 2015-11-24 2018-08-10 索尼公司 图像拾取元件封装件、图像拾取装置以及用于制造图像拾取元件封装件的方法
CN109429431A (zh) * 2017-08-22 2019-03-05 太阳诱电株式会社 电路基板
CN109427731A (zh) * 2017-08-22 2019-03-05 太阳诱电株式会社 电路基板
JP2019076358A (ja) * 2017-10-24 2019-05-23 オリンパス株式会社 撮像モジュール、内視鏡、撮像モジュールの製造方法
US10602608B2 (en) 2017-08-22 2020-03-24 Taiyo Yuden Co., Ltd. Circuit board
JPWO2021149404A1 (ja) * 2020-01-22 2021-07-29

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN2015DN00551A (ja) * 2012-06-22 2015-06-26 Nikon Corp
EP3016088B1 (en) * 2013-09-30 2019-11-06 LG Chem, Ltd. Substrate for organic electronic device and method for manufacturing same
WO2016009558A1 (ja) * 2014-07-18 2016-01-21 富士機械製造株式会社 撮像装置
US10133158B2 (en) * 2016-10-17 2018-11-20 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP2018120968A (ja) * 2017-01-25 2018-08-02 太陽誘電株式会社 プリント配線板、プリント配線板を用いたモジュールおよびプリント配線板を用いたカメラモジュール
US10580725B2 (en) * 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
DE102018109920A1 (de) * 2018-04-25 2019-10-31 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Kühlung von leistungselektronischen Schaltungen
TW202015208A (zh) * 2018-10-09 2020-04-16 南茂科技股份有限公司 基板結構以及半導體封裝
JP2020064998A (ja) * 2018-10-18 2020-04-23 キヤノン株式会社 実装基板およびその製造方法
JP7345548B2 (ja) * 2018-11-20 2023-09-15 エルジー イノテック カンパニー リミテッド イメージセンサー用基板
DE112020003363T5 (de) * 2019-07-12 2022-03-24 Sony Semiconductor Solutions Corporation Verdrahtungsmodul und abbildungsvorrichtung
US20220344400A1 (en) * 2019-09-30 2022-10-27 Nikon Corporation Image capturing device and image capturing apparatus
US20230087792A1 (en) * 2020-05-06 2023-03-23 Veea Inc. Method and Procedure for Miniaturing a Multi-layer PCB
US12035060B2 (en) * 2021-11-05 2024-07-09 Omnivision Technologies, Inc. Stacked image sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011059272A (ja) 2009-09-08 2011-03-24 Canon Inc 撮像装置
WO2012014875A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 絶縁シート、その製造方法及びその絶縁シートを用いた構造体の製造方法
JP2012028496A (ja) 2010-07-22 2012-02-09 Yazaki Corp メタルコア基板とその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473695A (en) * 1987-09-14 1989-03-17 Mitsubishi Plastics Ind Substrate for printed-circuit board
JP2875076B2 (ja) * 1990-11-29 1999-03-24 三井化学株式会社 フレキシブル配線基板
JPH07307572A (ja) * 1994-05-13 1995-11-21 Cmk Corp フレキシブルプリント配線板およびリジッド・フレックスプリント配線板
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
JP2003110892A (ja) * 2001-09-26 2003-04-11 Sanyo Electric Co Ltd カメラモジュール
JP4387076B2 (ja) * 2001-10-18 2009-12-16 株式会社ルネサステクノロジ 半導体装置
JP2003234926A (ja) * 2002-02-08 2003-08-22 Seiko Precision Inc 固体撮像装置
JP2004356569A (ja) 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2005203420A (ja) * 2004-01-13 2005-07-28 Murata Mach Ltd 電子回路基板
TWI296154B (en) 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
JP4089629B2 (ja) * 2004-01-27 2008-05-28 カシオ計算機株式会社 光センサモジュール
JP2005284147A (ja) 2004-03-30 2005-10-13 Fuji Photo Film Co Ltd 撮像装置
JP4846572B2 (ja) * 2004-05-27 2011-12-28 イビデン株式会社 多層プリント配線板
JP2007028430A (ja) * 2005-07-20 2007-02-01 Kyocera Corp カメラモジュール
WO2007013234A1 (ja) * 2005-07-28 2007-02-01 Nec Corporation 絶縁材料、配線基板及び半導体装置
JP2007150101A (ja) * 2005-11-29 2007-06-14 Sony Corp モジュール基板及び撮像装置
CN101321813B (zh) * 2005-12-01 2012-07-04 住友电木株式会社 预成型料、预成型料的制造方法、基板及半导体装置
KR101025055B1 (ko) * 2005-12-01 2011-03-25 스미토모 베이클리트 컴퍼니 리미티드 프리프레그, 프리프레그의 제조 방법, 기판 및 반도체 장치
JP4983190B2 (ja) * 2006-10-02 2012-07-25 住友ベークライト株式会社 プリプレグ、回路基板および半導体装置
WO2008056500A1 (fr) * 2006-11-10 2008-05-15 Nec Corporation Substrat à circuit multicouche
JP4834157B2 (ja) * 2007-07-13 2011-12-14 イビデン株式会社 配線基板及びその製造方法
CN101869008B (zh) * 2007-12-26 2012-08-29 松下电器产业株式会社 半导体装置和多层配线基板
KR20100134017A (ko) * 2008-03-31 2010-12-22 스미토모 베이클리트 컴퍼니 리미티드 다층 회로 기판, 절연 시트 및 다층 회로 기판을 이용한 반도체 패키지
JP5397037B2 (ja) 2009-06-25 2014-01-22 株式会社ニコン 固体撮像装置
WO2011037265A1 (ja) * 2009-09-28 2011-03-31 京セラ株式会社 構造体およびその製造方法
JP2011228676A (ja) * 2010-03-29 2011-11-10 Kyocera Corp 配線基板およびその実装構造体
IN2015DN00551A (ja) * 2012-06-22 2015-06-26 Nikon Corp
EP2981158B1 (en) * 2013-03-27 2018-09-19 KYOCERA Corporation Wiring board and mounting structure using same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011059272A (ja) 2009-09-08 2011-03-24 Canon Inc 撮像装置
JP2012028496A (ja) 2010-07-22 2012-02-09 Yazaki Corp メタルコア基板とその製造方法
WO2012014875A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 絶縁シート、その製造方法及びその絶縁シートを用いた構造体の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2866535A4

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146380A (ja) * 2014-02-03 2015-08-13 株式会社ニコン 撮像ユニット及び撮像装置
CN108391451A (zh) * 2015-11-24 2018-08-10 索尼公司 图像拾取元件封装件、图像拾取装置以及用于制造图像拾取元件封装件的方法
JP2018037679A (ja) * 2015-12-25 2018-03-08 太陽誘電株式会社 プリント配線板、及びカメラモジュール
US20180070878A1 (en) * 2016-09-13 2018-03-15 Seiko Epson Corporation Electronic apparatus
US10595780B2 (en) * 2016-09-13 2020-03-24 Seiko Epson Corporation Wearable biological information sensing device
JP2018113432A (ja) * 2017-01-09 2018-07-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板
JP2019040901A (ja) * 2017-08-22 2019-03-14 太陽誘電株式会社 回路基板
JP2019040902A (ja) * 2017-08-22 2019-03-14 太陽誘電株式会社 回路基板
CN109427731A (zh) * 2017-08-22 2019-03-05 太阳诱电株式会社 电路基板
US10499494B2 (en) 2017-08-22 2019-12-03 Taiyo Yuden Co., Ltd. Circuit board
CN109429431A (zh) * 2017-08-22 2019-03-05 太阳诱电株式会社 电路基板
US10602608B2 (en) 2017-08-22 2020-03-24 Taiyo Yuden Co., Ltd. Circuit board
CN109429431B (zh) * 2017-08-22 2021-04-27 太阳诱电株式会社 电路基板
CN109427731B (zh) * 2017-08-22 2021-06-04 太阳诱电株式会社 电路基板
JP2019076358A (ja) * 2017-10-24 2019-05-23 オリンパス株式会社 撮像モジュール、内視鏡、撮像モジュールの製造方法
JPWO2021149404A1 (ja) * 2020-01-22 2021-07-29
JP7262626B2 (ja) 2020-01-22 2023-04-21 日立Astemo株式会社 撮像装置

Also Published As

Publication number Publication date
US20170374735A1 (en) 2017-12-28
EP3592121B1 (en) 2021-02-17
JP6711370B2 (ja) 2020-06-17
JP6344516B2 (ja) 2018-06-20
US9743510B2 (en) 2017-08-22
CN104584701A (zh) 2015-04-29
JP2018166207A (ja) 2018-10-25
CN104584701B (zh) 2018-11-13
CN109616485A (zh) 2019-04-12
US10412824B2 (en) 2019-09-10
JPWO2013190748A1 (ja) 2016-02-08
EP3592121A1 (en) 2020-01-08
CN109616485B (zh) 2024-08-27
EP2866535B1 (en) 2019-09-04
IN2015DN00551A (ja) 2015-06-26
US11343907B2 (en) 2022-05-24
JP2018029180A (ja) 2018-02-22
US20190350076A1 (en) 2019-11-14
US20150181698A1 (en) 2015-06-25
EP2866535A4 (en) 2016-03-16
EP2866535A1 (en) 2015-04-29

Similar Documents

Publication Publication Date Title
JP6344516B2 (ja) 撮像ユニット、撮像装置、基板、および電子機器
JP6597729B2 (ja) 撮像ユニットおよび撮像装置
JP6149442B2 (ja) 撮像ユニット及び撮像装置
JP7406314B2 (ja) 電子モジュール及び機器
JP6756357B2 (ja) 撮像装置
JP6191254B2 (ja) 撮像ユニットおよび撮像装置
JP6443494B2 (ja) 撮像ユニット及び撮像装置
JP2019017109A (ja) 撮像ユニット、撮像装置及び電子デバイス
JP2014217016A (ja) 撮像ユニット、撮像装置及び電子デバイス
JP2019176516A (ja) 撮像ユニットおよび撮像装置
JP2017200244A (ja) 撮像ユニットおよび撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13806277

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014520869

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE