WO2010041686A1 - 薄膜トランジスタおよび表示装置 - Google Patents

薄膜トランジスタおよび表示装置 Download PDF

Info

Publication number
WO2010041686A1
WO2010041686A1 PCT/JP2009/067492 JP2009067492W WO2010041686A1 WO 2010041686 A1 WO2010041686 A1 WO 2010041686A1 JP 2009067492 W JP2009067492 W JP 2009067492W WO 2010041686 A1 WO2010041686 A1 WO 2010041686A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
film
oxide semiconductor
oxide
aluminum
Prior art date
Application number
PCT/JP2009/067492
Other languages
English (en)
French (fr)
Inventor
成浩 諸沢
康浩 寺井
俊明 荒井
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US13/122,307 priority Critical patent/US8461594B2/en
Priority to CN2009801390331A priority patent/CN102171833A/zh
Priority to BRPI0920797A priority patent/BRPI0920797A2/pt
Publication of WO2010041686A1 publication Critical patent/WO2010041686A1/ja
Priority to US13/888,878 priority patent/US8742418B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Definitions

  • the present invention relates to a thin film transistor (TFT: Thin Film Transistor) having an oxide semiconductor layer as a channel and a display device including the same.
  • TFT Thin Film Transistor
  • Oxide semiconductors such as zinc oxide or indium gallium zinc oxide (IGZO) exhibit excellent properties as active layers in semiconductor devices, and in recent years they have been developed for application to TFTs, light-emitting devices, transparent conductive films, etc. ing.
  • IGZO indium gallium zinc oxide
  • a TFT using an oxide semiconductor has a higher electron mobility and superior electrical characteristics than those using amorphous silicon (a-Si: H) used for a conventional liquid crystal display device as a channel. have.
  • a-Si: H amorphous silicon
  • an oxide semiconductor does not have sufficient heat resistance, and oxygen and zinc are eliminated by heat treatment during the TFT manufacturing process to form lattice defects.
  • This lattice defect forms a shallow impurity level electrically and causes the resistance of the oxide semiconductor layer to be lowered. Therefore, a normally-on type, that is, a depletion type operation in which a drain current flows without applying a gate voltage, a threshold voltage decreases as a defect level increases, and a leakage current increases.
  • the gate insulating layer in contact with the channel layer made of an oxide semiconductor is made of amorphous aluminum oxide (Al 2 O 3 ) to reduce the defect level at the interface (for example, , See Patent Document 1.)
  • the thickness of the gate insulating layer is 100 nm or more, more preferably 200 nm or more. Since aluminum oxide has a slow film formation rate, it takes a long film formation time to form such a thick aluminum oxide layer.
  • Non-Patent Document 1 In addition to lattice defects due to desorption of oxygen, hydrogen has been reported as an element that forms a shallow impurity level in an oxide semiconductor (see, for example, Non-Patent Document 1). That is, when the oxide semiconductor is exposed to the atmosphere, hydrogen in the atmosphere reduces oxygen in the oxide semiconductor.
  • a passivation film (protective film) such as silicon oxide or silicon nitride is formed on the TFT to suppress hydrogen permeation.
  • the protection properties of such a conventional passivation film are sufficient, and the development of a passivation film having higher barrier performance against oxygen and hydrogen has been desired.
  • the present invention has been made in view of such problems, and a first object thereof is to provide a thin film transistor capable of suppressing the desorption of oxygen and the like from the oxide semiconductor layer and reducing the film formation time. It is to provide a display device provided.
  • a second object of the present invention is to provide a thin film transistor capable of suppressing reduction of oxygen in an oxide semiconductor by hydrogen in the atmosphere and suppressing desorption of oxygen and the like from the oxide semiconductor layer, and a display device including the same Is to provide.
  • a first thin film transistor includes a gate insulating film between a gate electrode and an oxide semiconductor layer, and aluminum oxide is formed on the gate electrode side and the opposite side of the gate electrode of the oxide semiconductor layer.
  • a laminated film of a first layer made of the above and a second layer made of an insulating material containing silicon (Si) is provided.
  • a second thin film transistor includes a gate electrode, a gate insulating film, an oxide semiconductor layer, a channel protective film, a source / drain electrode, and a passivation film in this order on a substrate, and the passivation film is made of aluminum. It is made of an oxide, nitride or oxynitride containing at least one of (Al), titanium (Ti) and tantalum (Ta).
  • a first display device includes a thin film transistor and a display element, and the thin film transistor is configured by the first thin film transistor of the present invention.
  • a second display device includes a thin film transistor and a display element, and the thin film transistor is configured by the second thin film transistor of the present invention.
  • a second layer made of an insulating material containing silicon (Si) and a first layer made of aluminum oxide on the gate electrode side and the opposite side of the gate electrode of the oxide semiconductor layer Since the stacked film with the layers is provided, the oxide semiconductor layer is sandwiched from both sides by the first layer made of aluminum oxide. Therefore, desorption of oxygen and the like from the oxide semiconductor layer is suppressed, and electrical characteristics are stabilized.
  • the second layer is made of an insulating material containing silicon (Si)
  • the film formation time is shorter than that of a conventional aluminum oxide single-layer gate insulating layer.
  • the passivation film is made of an oxide, nitride, or oxynitride containing at least one of aluminum (Al), titanium (Ti), and tantalum (Ta).
  • Al aluminum
  • Ti titanium
  • Ta tantalum
  • the oxide semiconductor layer includes the first layer made of aluminum oxide and the insulating material containing silicon (Si) on the gate electrode side and the opposite side of the gate electrode. Since the laminated film with the second layer is provided, the oxide semiconductor layer can be sandwiched from both sides by the first layer made of aluminum oxide. Therefore, desorption of oxygen or the like from the oxide semiconductor layer can be suppressed and electrical characteristics can be stabilized. Further, by forming the second layer with an insulating material containing silicon (Si), the film formation time can be shortened as compared with a conventional gate insulating layer of an aluminum oxide single layer.
  • the passivation film is an oxide, nitride or oxynitride containing at least one of aluminum (Al), titanium (Ti) and tantalum (Ta). It was made to comprise.
  • Al aluminum
  • Ti titanium
  • Ta tantalum
  • FIG. 2 is an equivalent circuit diagram illustrating an example of the pixel drive circuit illustrated in FIG. 1.
  • FIG. 3 is a cross-sectional view illustrating a configuration of a TFT illustrated in FIG. 2. It is sectional drawing showing the structure of the display area shown in FIG.
  • FIG. 3 is a cross-sectional view illustrating a method of manufacturing the display device illustrated in FIG. 1 in order of steps.
  • FIG. 6 is a cross-sectional view illustrating a process following FIG. 5.
  • 10 is a cross-sectional view illustrating a configuration of a TFT according to Modification 1.
  • FIG. 1 is an equivalent circuit diagram illustrating an example of the pixel drive circuit illustrated in FIG. 1.
  • FIG. 3 is a cross-sectional view illustrating a configuration of a TFT illustrated in FIG. 2. It is sectional drawing showing the structure of the display area shown in FIG.
  • FIG. 3 is a cross-sectional view illustrating a method of manufacturing the display device illustrated in FIG. 1 in order of steps.
  • FIG. 10 is a cross-sectional view illustrating a configuration of a TFT according to Modification 2.
  • FIG. 12 is a cross-sectional view illustrating a configuration of a TFT according to Modification 3.
  • FIG. It is sectional drawing showing the structure of TFT which concerns on the 2nd Embodiment of this invention. It is sectional drawing showing the manufacturing method of TFT shown in FIG. 10 in order of a process.
  • FIG. 12 is a cross-sectional diagram illustrating a process following the process in FIG. 11. It is a figure showing the result of having investigated the correlation with addition of nitrogen and the density of a passivation film. It is sectional drawing showing the structure of TFT which concerns on the 3rd Embodiment of this invention.
  • FIG. 14 is a perspective view illustrating an appearance of application example 4.
  • (A) is a front view of the application example 5 in an open state
  • (B) is a side view thereof
  • (C) is a front view in a closed state
  • (D) is a left side view
  • (E) is a right side view
  • (F) is a top view
  • (G) is a bottom view.
  • First Embodiment Example in which a gate insulating film, a channel protective layer, and a passivation film are stacked films in the first thin film transistor
  • Second Embodiment Example of single-layer passivation film in second thin film transistor
  • Third Embodiment Example of Passivation Film Laminated in Second Thin Film Transistor 4
  • Modification 1 example in which the gate insulating film and the channel protective layer are stacked films in the first thin film transistor
  • Modification 2 example in which the gate insulating film and the passivation film are stacked films in the first thin film transistor
  • FIG. 1 shows a configuration of a display device according to the first embodiment of the present invention.
  • This display device is used as an ultra-thin organic light emitting color display device or the like.
  • a pixel PXLC composed of a plurality of organic light emitting elements 10R, 10G, and 10B described later as display elements is provided on a TFT substrate 1 described later.
  • a display area 110 arranged in a matrix is formed, and a horizontal selector (HSEL) 121 that is a signal section, a light scanner (WSCN) 131 that is a scanner section, and a power scanner (a power scanner) are formed around the display area 110.
  • DSCN 132 is formed.
  • signal lines DTL101 to 10n are arranged in the column direction, and scanning lines WSL101 to 10m and power supply lines DSL101 to 10m are arranged in the row direction.
  • a pixel circuit 140 including an organic light emitting element PXLC (any one of 10R, 10G, and 10B (subpixel)) is provided at the intersection of each signal line DTL and each scanning line WSL.
  • Each signal line DTL is connected to a horizontal selector 121, and a video signal is supplied from the horizontal selector 121 to the signal line DTL.
  • Each scanning line WSL is connected to the write scanner 131.
  • Each power line DSL is connected to a power line scanner 132.
  • FIG. 2 shows an example of the pixel circuit 140.
  • the pixel circuit 140 is an active driving circuit having a sampling transistor 3A and a driving transistor 3B, a storage capacitor 3C, and a light emitting element 3D made of an organic light emitting element PXLC.
  • Sampling transistor 3A has its gate connected to corresponding scanning line WSL101, one of its source and drain connected to corresponding signal line DTL101, and the other connected to gate g of driving transistor 3B.
  • the driving transistor 3B has a drain d connected to the corresponding power supply line DSL101 and a source s connected to the anode of the light emitting element 3D.
  • the cathode of the light emitting element 3D is connected to the ground wiring 3H.
  • the ground wiring 3H is wired in common to all the pixels PXLC.
  • the storage capacitor 3C is connected between the source s and the gate g of the driving transistor 3B.
  • the sampling transistor 3A is turned on according to the control signal supplied from the scanning line WSL101, samples the signal potential of the video signal supplied from the signal line DTL101, and holds it in the holding capacitor 3C.
  • the driving transistor 3B is supplied with current from the power supply line DSL101 at the first potential, and supplies driving current to the light emitting element 3D according to the signal potential held in the holding capacitor 3C.
  • the light emitting element 3D emits light with a luminance corresponding to the signal potential of the video signal by the supplied drive current.
  • FIG. 3 shows a cross-sectional configuration of the TFT 20 constituting the sampling transistor 3A and the driving transistor 3B shown in FIG.
  • the TFT 20 is, for example, an oxide semiconductor transistor having a gate electrode 21, a gate insulating film 22, an oxide semiconductor layer 23, a channel protective layer 24, a source / drain electrode 25, and a passivation film 26 in this order on the substrate 10.
  • an oxide semiconductor refers to an oxide of zinc, indium, gallium, tin, or a mixture thereof, and is known to exhibit excellent semiconductor characteristics.
  • the gate electrode 21 controls the electron density in the oxide semiconductor layer 23 by a gate voltage applied to the TFT 20.
  • a molybdenum (Mo) layer having a thickness of 50 nm and aluminum (Al) having a thickness of 400 nm. It has a two-layer structure with a layer or an aluminum alloy layer.
  • the aluminum alloy layer include an aluminum-neodymium alloy layer.
  • Each of the gate insulating film 22, the channel protective layer 24, and the passivation film 26 has a stacked structure of a first layer 31 made of aluminum oxide and a second layer 32 made of an insulating material containing silicon (Si). Accordingly, in this display device, oxygen and the like are prevented from being desorbed from the oxide semiconductor layer 23, and the film formation time of the gate insulating film 22, the channel protective layer 24, and the passivation film 26 can be shortened. It has become.
  • the first layer 31 suppresses the release of oxygen or the like from the oxide semiconductor layer 23 due to the excellent gas barrier resistance of aluminum oxide, and suppresses the change in the carrier concentration in the oxide semiconductor, thereby reducing the electrical characteristics of the TFT 20. It is for stabilizing.
  • the second layer 32 is for shortening the film formation time of the gate insulating film 22, the channel protective layer 24, and the passivation film 26 without causing deterioration of the characteristics of the TFT 20.
  • the second layer 32 preferably includes at least one of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film.
  • the carrier concentration in the semiconductor changes greatly due to the influence of oxygen and moisture.
  • the electrical characteristics of the TFT 20 often change due to long-time driving of the TFT 20 or in the manufacturing process of the TFT 20. Therefore, by sandwiching the oxide semiconductor layer 23 between the first layer 31 of the gate insulating film 22 and the first layer 31 of the channel protective layer 24, the influence of a gas such as oxygen is reduced, and the electrical characteristics of the TFT 20 are reduced. Stabilization and reliability can be improved.
  • the first layer 31 and the second layer 32 are preferably laminated with the first layer 31 facing the oxide semiconductor layer 23 side. This is because the oxide semiconductor layer 23 can be directly sandwiched between the first layer 31 of the gate insulating film 22 and the first layer 31 of the channel protective layer 24, and a higher effect can be obtained.
  • the stability and reliability of the TFT 20 can be further improved, and higher effects can be obtained.
  • the thickness of the first layer 31 of the gate insulating film 22 is preferably 10 nm to 100 nm, for example, and the thickness of the second layer 32 is preferably 100 nm to 600 nm, for example.
  • the thickness of the first layer 31 of the channel protective layer 24 is preferably, for example, 10 nm or more and 100 nm or less, and the thickness of the second layer 32 is, for example, 100 nm or more and 600 nm or less.
  • the thickness of the first layer 31 of the passivation film 26 is preferably 10 nm or more and 100 nm or less, for example, and the thickness of the second layer 32 is preferably 100 nm or more and 600 nm or less, for example.
  • the oxide semiconductor layer 23 has a thickness of 20 nm to 100 nm, for example, and is made of indium gallium zinc oxide (IGZO).
  • IGZO indium gallium zinc oxide
  • the source / drain electrode 25 is made of a metal such as molybdenum, aluminum, titanium, or a multilayer film thereof.
  • a specific configuration of the source / drain electrode 25 for example, from the side of the oxide semiconductor layer 23, a laminated film of a molybdenum layer 25A having a thickness of 50 nm, an aluminum layer 25B having a thickness of 500 nm, and a titanium layer 25C having a thickness of 50 nm. Is preferred. The reason is as follows.
  • the anode 52 of the organic light emitting elements 10R, 10G, and 10B described later is made of a metal mainly composed of aluminum
  • the anode 52 needs to be wet-etched using a mixed solution containing phosphoric acid, nitric acid, acetic acid, and the like.
  • the etching rate of the titanium layer 25C is very low, it can be left on the substrate 10 side.
  • the source / drain electrodes 25 may be composed of a laminated film of a molybdenum layer, an aluminum layer, and a molybdenum layer, or a laminated film of a titanium layer, an aluminum layer, and a titanium layer, depending on the use / application of the TFT 20. .
  • FIG. 4 shows a cross-sectional configuration of the display area 110.
  • an organic light emitting element 10R that generates red light
  • an organic light emitting element 10G that generates green light
  • an organic light emitting element 10B that generates blue light are sequentially formed in a matrix.
  • the organic light emitting elements 10R, 10G, and 10B have a rectangular planar shape, and a combination of adjacent organic light emitting elements 10R, 10G, and 10B constitutes one pixel.
  • the organic light emitting devices 10R, 10G, and 10B are respectively provided on the TFT substrate 1 with a planarization insulating film 51 therebetween, an anode (anode) 52, an interelectrode insulating film 54, an organic layer 53 including a light emitting layer described later, And a cathode (cathode) 55 are stacked in this order.
  • Such organic light emitting devices 10R, 10G, and 10B are covered with a protective layer 56 such as silicon nitride (SiN) or silicon oxide (SiO) as necessary, and further, a thermosetting resin is formed on the protective layer 56.
  • a protective layer 56 such as silicon nitride (SiN) or silicon oxide (SiO) as necessary, and further, a thermosetting resin is formed on the protective layer 56.
  • sealing is performed by bonding a sealing substrate 71 made of glass or the like across the entire surface with an adhesive layer 60 such as an ultraviolet curable resin in between.
  • the sealing substrate 71 may be provided with a color filter 72 and a light shielding film (not shown) as a black matrix as necessary.
  • the planarization insulating film 51 is for planarizing the surface of the TFT substrate 1 on which the pixel driving circuit 140 including the sampling transistor 3A and the driving transistor 3B made of the TFT 20 is formed.
  • the planarization insulating film 51 is preferably made of a material having a high pattern accuracy because a fine connection hole 51A is formed.
  • Examples of the constituent material of the planarization insulating film 51 include an organic material such as polyimide or an inorganic material such as silicon oxide (SiO 2 ).
  • the driving transistor 3B shown in FIG. 2 is electrically connected to the anode 52 through a connection hole 51A provided in the planarization insulating film 51.
  • the anode 52 is formed corresponding to each of the organic light emitting elements 10R, 10G, and 10B. Further, the anode 52 has a function as a reflective electrode that reflects light generated in the light emitting layer, and it is desirable to increase the luminous efficiency to have as high a reflectance as possible.
  • the anode 52 has, for example, a thickness of 100 nm to 1000 nm, and includes silver (Ag), aluminum (Al), chromium (Cr), titanium (Ti), iron (Fe), cobalt (Co), nickel (Ni), It is composed of a single element or an alloy of a metal element such as molybdenum (Mo), copper (Cu), tantalum (Ta), tungsten (W), platinum (Pt), or gold (Au).
  • a metal element such as molybdenum (Mo), copper (Cu), tantalum (Ta), tungsten (W), platinum (Pt), or gold (Au).
  • the interelectrode insulating film 54 is used to ensure insulation between the anode 52 and the cathode 55 and to accurately form a light emitting region in a desired shape.
  • an organic material such as polyimide or silicon oxide (SiO 2).
  • the interelectrode insulating film 54 has an opening corresponding to the light emitting region of the anode 52.
  • the organic layer 53 and the cathode 55 may be provided not only on the light emitting region but also on the interelectrode insulating film 54, but light emission occurs only in the opening of the interelectrode insulating film 54. is there.
  • the organic layer 53 has, for example, a structure in which a hole injection layer, a hole transport layer, a light emitting layer, and an electron transport layer (all not shown) are stacked in this order from the anode 52 side. Other layers may be provided as necessary.
  • the organic layer 53 may have a different configuration depending on the emission color of the organic light emitting elements 10R, 10G, and 10B.
  • the hole injection layer is a buffer layer for improving hole injection efficiency and preventing leakage.
  • the hole transport layer is for increasing the efficiency of transporting holes to the light emitting layer. In the light emitting layer, recombination of electrons and holes occurs when an electric field is applied to generate light.
  • the electron transport layer is for increasing the efficiency of electron transport to the light emitting layer.
  • the constituent material of the organic layer 53 should just be a general low molecular or high molecular organic material, and is not specifically limited.
  • the cathode 55 has a thickness of 5 nm to 50 nm, for example, and is made of a single element or alloy of a metal element such as aluminum (Al), magnesium (Mg), calcium (Ca), or sodium (Na). Among these, an alloy of magnesium and silver (MgAg alloy) or an alloy of aluminum (Al) and lithium (Li) (AlLi alloy) is preferable.
  • the cathode 55 may be made of ITO (indium / tin composite oxide) or IZO (indium / zinc composite oxide).
  • This display device can be manufactured, for example, as follows.
  • a sputtering method is used to form a two-layer structure of, for example, a molybdenum (Mo) layer having a thickness of 50 nm and an aluminum (Al) layer or an aluminum alloy layer having a thickness of 400 nm.
  • Mo molybdenum
  • Al aluminum
  • the gate electrode 21 is formed as shown in FIG. 5A by subjecting this two-layer structure to photolithography and etching.
  • the gate insulating film 22 made of the above-described thickness and material is formed on the entire surface of the substrate 10 by, for example, a plasma CVD (Chemical Vapor Deposition) method. Two layers 32 are formed.
  • a plasma CVD Chemical Vapor Deposition
  • the first layer 31 of the gate insulating film 22 made of the above-described thickness and material is formed by, for example, atomic layer deposition or sputtering.
  • an oxide made of the above-described thickness and material is formed by sputtering using an oxide target such as zinc oxide.
  • a semiconductor layer 23 is formed.
  • the oxide semiconductor layer 23 is formed of IGZO, a DC sputtering method using an IGZO ceramic as a target is used, and plasma discharge is performed by a mixed gas of argon (Ar) and oxygen (O 2 ).
  • An oxide semiconductor layer 23 is formed over the substrate 10.
  • the vacuum vessel is evacuated until the degree of vacuum is 1 ⁇ 10 ⁇ 4 Pa or less, and then a mixed gas of argon and oxygen is introduced.
  • the oxide semiconductor layer 23 is made of zinc oxide
  • DC sputtering is performed by RF sputtering using a zinc oxide ceramic target or in a gas atmosphere containing argon and oxygen using a zinc metal target.
  • An oxide semiconductor layer 23 is formed by a sputtering method.
  • the first layer 31 of the channel protective layer 24 made of the above-described thickness and material is formed by, for example, atomic layer deposition or sputtering. Form.
  • the first layer 31 of the gate insulating film 22, the oxide semiconductor layer 23, and the first layer 31 of the channel protective layer 24 are continuously formed by a sputtering method.
  • the oxide semiconductor layer 23 can be formed in a vacuum without being exposed to the atmosphere, and the junction interface between the oxide semiconductor layer 23 and the first layer 31 of the gate insulating film 22 and the oxidation can be formed. It is possible to form a favorable interface with few defects and fixed charges at the junction interface between the physical semiconductor layer 23 and the first layer 31 of the channel protective layer 24. Therefore, good transistor characteristics and reliability can be obtained.
  • the second layer 32 of the channel protective layer 24 made of the above-described thickness and material is formed by, for example, CVD,
  • the first layer 31 and the second layer 32 of the channel protective layer 24 are formed into a predetermined shape by photolithography and etching.
  • the oxide semiconductor layer 23 is formed into a predetermined shape by photolithography and etching.
  • a titanium layer 25A having a thickness of 50 nm, an aluminum layer 25B having a thickness of 500 nm, and a molybdenum layer 25C having a thickness of 50 nm are formed by sputtering, for example, and formed into a predetermined shape by photolithography and etching.
  • the molybdenum layer 25C and the aluminum layer 25B are etched by wet etching using a mixed solution containing phosphoric acid, nitric acid and acetic acid, and then the titanium layer 25A is etched by dry etching using a chlorine-based gas. .
  • source / drain electrodes 25 are formed.
  • the first layer 31 of the passivation film 26 made of the above-described thickness and material is formed by, for example, atomic layer deposition or sputtering.
  • atomic layer deposition method trimethylaluminum gas serving as a source gas is introduced into a vacuum chamber, and an atomic layer aluminum film is formed on the surface of the substrate 10. Subsequently, oxygen radicals obtained by exciting ozone gas or oxygen gas with plasma are introduced to the surface of the substrate 10 to oxidize the aluminum film.
  • the aluminum film formed first has an atomic layer thickness, it can be easily oxidized by ozone or oxygen radicals, and a uniform aluminum oxide film can be formed on the entire surface of the substrate 10.
  • the first layer 31 made of an aluminum oxide film having a desired thickness can be formed by repeating the formation of the aluminum film and the oxidation process. With this method, it is possible to obtain a composition that achieves a stoichiometric ratio without deteriorating the oxygen concentration in the aluminum oxide film. Therefore, the composition ratio of aluminum and oxygen can be ideal 2: 3, and the first layer 31 having excellent electrical characteristics and gas barrier resistance can be formed.
  • the atomic layer deposition method it is possible to form the first layer 31 made of dense aluminum oxide in a state where generation of hydrogen that deteriorates the electrical characteristics of the oxide semiconductor layer 23 is suppressed. .
  • the second layer 32 of the passivation film 26 made of the above-described thickness and material is formed by, eg, CVD.
  • the TFT substrate 1 having the TFT 20 shown in FIG. 3 is formed.
  • Step of forming organic light emitting elements 10R, 10G, 10B First, a photosensitive resin is applied to the entire surface of the TFT substrate 1, exposed and developed to form the planarization insulating film 51 and the connection hole 51 ⁇ / b> A, and is baked. Next, the anode 52 made of the above-described material is formed by, for example, direct current sputtering, and selectively etched using, for example, a lithography technique and patterned into a predetermined shape. Subsequently, the interelectrode insulating film 54 made of the above-described thickness and material is formed by, for example, a CVD method, and an opening is formed by using, for example, a lithography technique.
  • the organic layer 53 and the cathode 55 made of the above-described materials are sequentially formed by, for example, vapor deposition to form the organic light emitting elements 10R, 10G, and 10B. Subsequently, the organic light emitting elements 10R, 10G, and 10B are covered with the protective film 56 made of the above-described material.
  • an adhesive layer 60 is formed on the protective film 56.
  • a color filter 72 is provided, a sealing substrate 71 made of the above-described material is prepared, and the TFT substrate 1 and the sealing substrate 71 are bonded together with the adhesive layer 60 in between.
  • the display device shown in FIG. 4 is completed.
  • the sampling transistor 3A is turned on in response to the control signal supplied from the scanning line WSL, and the signal potential of the video signal supplied from the signal line DTL is sampled and held in the holding capacitor 3C. Further, a current is supplied to the driving transistor 3B from the power supply line DSL at the first potential, and the driving current is changed to the light emitting element 3D (organic light emitting elements 10R, 10G, and 10B) according to the signal potential held in the holding capacitor 3C. To be supplied.
  • the light emitting element 3D (organic light emitting elements 10R, 10G, and 10B) emits light with luminance according to the signal potential of the video signal by the supplied drive current. This light passes through the cathode 55, the color filter 72, and the sealing substrate 71 and is extracted.
  • each of the gate insulating film 22, the channel protective layer 24, and the passivation film 26 has a stacked structure of a first layer 31 made of aluminum oxide and a second layer 32 made of an insulating material containing silicon (Si).
  • the oxide semiconductor layer 23 is sandwiched from both sides by the first layer 31 made of aluminum oxide. Therefore, desorption of oxygen or the like from the oxide semiconductor layer 23 is suppressed, the threshold voltage of the TFT 20 is stabilized, and an increase in off current is suppressed. Therefore, the leakage current of the TFT 20 is reduced, and a bright display with high luminance is possible.
  • the second layer 32 is made of an insulating material containing silicon (Si)
  • the film formation time is shorter than that of a conventional aluminum oxide single-layer gate insulating layer.
  • the characteristics of the TFT 20 are also uniform, it is possible to obtain a uniform display quality without roughness. In addition, the reliability by driving the TFT 20 for a long time is also improved.
  • the gate insulating film 22, the channel protective layer 24, and the passivation film 26 are respectively formed of the first layer 31 made of aluminum oxide and the second layer 32 made of an insulating material containing silicon (Si).
  • the oxide semiconductor layer 23 can be sandwiched from both sides by the first layer 31 made of aluminum oxide. Therefore, it is possible to suppress the desorption of oxygen or the like from the oxide semiconductor layer 23 and stabilize the electrical characteristics of the TFT 20.
  • the second layer 32 with an insulating material containing silicon (Si)
  • the film formation time can be shortened as compared with a conventional gate insulating layer of an aluminum oxide single layer.
  • the oxide semiconductor layer 23 is connected to the first layer 31 of the gate insulating film 22. Further, it can be directly sandwiched between the first layer 31 of the channel protective layer 24, and a higher effect can be obtained.
  • the gate insulating film 22, the channel protective layer 24, and the passivation film 26 each have a laminated structure of a first layer 31 made of aluminum oxide and a second layer 32 made of an insulating material containing silicon (Si). Therefore, the oxide semiconductor layer 23 can be sandwiched between the first layer 31 of the gate insulating film 22 and the first layer 31 of the channel protective layer 24 and can be covered with the first layer 31 of the passivation film 26. It is possible to improve the stability and reliability of the device, and a higher effect can be obtained.
  • the gate insulating film 22, the channel protective layer 24, and the passivation film 26 are each formed of the first layer 31 made of aluminum oxide and the second layer made of an insulating material containing silicon (Si).
  • the case where a laminated structure with 32 is used has been described. However, as shown in FIG. 7, only the gate insulating film 22 and the channel protective layer 24 are laminated with the first layer 31 made of aluminum oxide and the second layer 32 made of an insulating material containing silicon (Si), respectively. It is good also as a structure. Also in this case, the influence of a gas such as oxygen can be reduced by sandwiching the oxide semiconductor layer 23 between the first layer 31 of the gate insulating film 22 and the first layer 31 of the channel protective layer 24. Thus, the electrical characteristics of the TFT 20 can be stabilized and the reliability can be improved.
  • the passivation film 26 has a thickness of about 300 nm, for example, and is composed of at least one of an aluminum oxide film, a silicon oxide film, a silicon nitride film, and a silicon oxynitride film.
  • Modification 2 Further, as shown in FIG. 8, only the gate insulating film 22 and the passivation film 26 are respectively laminated structures of a first layer 31 made of aluminum oxide and a second layer 32 made of an insulating material containing silicon (Si). It is good. Also in this case, the influence of a gas such as oxygen can be reduced by sandwiching the oxide semiconductor layer 23 between the first layer 31 of the gate insulating film 22 and the first layer 31 of the passivation film 26. In addition, the electrical characteristics of the TFT 20 can be stabilized and the reliability can be improved.
  • the channel protective layer 24 has a thickness of, for example, 300 nm and is composed of at least one of an aluminum oxide film, a silicon oxide film, a silicon nitride film, and a silicon oxynitride film.
  • FIG. 10 shows a cross-sectional configuration of a thin film transistor (TFT) 20B according to the second embodiment of the present invention.
  • the TFT 20B has the same configuration as the TFT 20 of the first embodiment except that the configuration of the passivation film 26B is different. Accordingly, the corresponding components will be described with the same reference numerals.
  • the substrate 10, the gate electrode 21 and the source / drain electrode 25 are configured in the same manner as in the first embodiment.
  • the gate insulating film 22B is formed of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, a hafnium oxide film, an aluminum oxide film, a tantalum oxide film, a zirconium oxide film, or at least one of these oxynitride films. It is formed of an insulating film. Further, by providing a stacked structure of these two or more types of insulating films 31B and 32B, the interface characteristics with the oxide semiconductor layer 23B are improved, and impurities contained in the substrate 10 are diffused into the oxide semiconductor layer 23B. It becomes possible to prevent this.
  • the oxide semiconductor layer 23B may be made of indium gallium zinc oxide (IGZO) as in the first embodiment, or may contain elements such as tin (Sn) and titanium. .
  • the thickness of the oxide semiconductor layer 23B is, for example, about 20 nm to 100 nm.
  • the channel protective layer 24B is formed of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, a hafnium oxide film, an aluminum oxide film, a tantalum oxide film, a zirconium oxide film, or at least one kind of these oxynitride films. It is formed of an insulating film.
  • the passivation film 26B is made of an oxide, nitride, or oxynitride containing at least one of aluminum (Al), titanium (Ti), and tantalum (Ta). Thereby, in this TFT 20B, it is possible to suppress the reduction of oxygen in the oxide semiconductor by hydrogen in the atmosphere and to suppress the desorption of oxygen and the like from the oxide semiconductor layer.
  • the passivation film 26B is preferably made of oxynitride or nitride of aluminum, among others. This is because a higher effect can be obtained.
  • the density of the passivation film 26B is preferably, for example, 3.0 g / cm 3 or more and 4.0 g / cm 3 or less. This is because it is possible to enhance a barrier function that prevents the oxide semiconductor from being reduced by hydrogen in the manufacturing process or in the atmosphere, and desorption of oxygen in the oxide semiconductor by heat treatment. In general, a passivation film having a higher density can be used as a protective film because oxygen and hydrogen permeability can be reduced.
  • the ideal aluminum oxide (Al 2 O 3 ) bulk density is 4.0 g / cm 3 .
  • the passivation film 26B is, for example, a single layer film.
  • the thickness of the passivation film 26B is preferably, for example, not less than 10 nm and not more than 1000 nm, specifically about 50 nm.
  • the TFT 20B can be manufactured as follows, for example.
  • FIG. 11A a substrate 10 similar to that of the first embodiment is prepared, and, for example, sputtering is performed on the entire surface of the substrate 10 as shown in FIG.
  • the gate electrode 21 made of the above-described material is formed by CVD.
  • a film 32B of the gate insulating film 22B made of the above-described material is formed on the entire surface of the substrate 10 and the gate electrode 21.
  • a film 32B of the gate insulating film 22B made of the above-described material is formed on the entire surface of the substrate 10 and the gate electrode 21.
  • the film 31B of the gate insulating film 22B made of the above-described thickness and material, the oxide semiconductor layer 23B, and the channel protective layer 24B.
  • the oxide semiconductor film 23B is formed of indium gallium zinc oxide (IGZO)
  • IGZO indium gallium zinc oxide
  • a DC sputtering method using a ceramic of indium gallium zinc oxide as a target is used, and a mixed gas of argon (Ar) and oxygen (O 2 ) is used.
  • An oxide semiconductor is formed on the substrate 10 by plasma discharge.
  • the vacuum vessel Before the plasma discharge, the vacuum vessel is evacuated until the degree of vacuum becomes 1 ⁇ 10 ⁇ 4 Pa or less, and then a mixed gas of argon and oxygen is introduced.
  • a mixed gas of argon and oxygen is introduced.
  • zinc oxide is used as the material of the oxide semiconductor layer 23B
  • a zinc oxide film to be the oxide semiconductor layer 23B can be formed.
  • the channel protective layer 24B is patterned by, for example, photolithography and etching, and formed into a predetermined shape.
  • a titanium layer 25A, an aluminum layer 25B, and a titanium layer 25C are formed in this order in thicknesses of about 50 nm, 500 nm, and 50 nm, for example, by sputtering.
  • the titanium layer 25A, the aluminum layer 25B, and the titanium layer 25C are patterned by dry etching using a chlorine-based gas, thereby forming the source / drain electrodes 25 as shown in FIG. .
  • the source / drain electrode 25 may be a laminated film of molybdenum and aluminum when applied to a thin film transistor for driving a liquid crystal panel.
  • a passivation film 26B made of the above-described thickness and material is formed.
  • the passivation film 26B is preferably formed by a sputtering method. The reason will be described below.
  • ALD atomic layer deposition method
  • problems such as slow throughput in mass production due to the time required for film formation and the need to use an organic metal of aluminum.
  • the formed aluminum oxide film has many oxygen defects, and thus cannot be as reliable as the aluminum oxide formed by ALD. Therefore, it is preferable to add nitrogen gas when forming the aluminum oxide film (passivation film 26B). Thus, it is possible to form a dense passivation film 26B having a higher density by compensating oxygen defects with nitrogen.
  • nitrogen gas addition conditions for example, it is preferable to add 0.1 to 70% of nitrogen or ammonia (NH 3 ) gas to a total pressure of 0.1 to 5 Pa.
  • FIG. 13 shows the results of investigating the correlation between the amount of nitrogen added and the density of aluminum oxynitride.
  • nitrogen is not added, when the amount of nitrogen added is small, and when the amount of nitrogen added is large.
  • the results for each of the 9 samples and the average of them are shown.
  • the addition of nitrogen increases the density of the aluminum oxynitride film by about 0.2 g / cm 3 . Further, the density can be further improved by increasing the concentration of nitrogen to be added.
  • the TFT 20B can constitute a display device as in the first embodiment.
  • the manufacturing method of the display device is the same as that of the first embodiment.
  • the passivation film 26B of the TFT 20B is made of an oxide, nitride, or oxynitride containing at least one of aluminum (Al), titanium (Ti), and tantalum (Ta). For this reason, permeation of hydrogen to the oxide semiconductor layer 23B is suppressed, and reduction of oxygen in the oxide semiconductor layer 23B by hydrogen in the atmosphere is suppressed. Further, desorption of oxygen and the like from the oxide semiconductor layer 23B is suppressed, the threshold voltage of the TFT 20B is stabilized, and an increase in off-state current is suppressed. Therefore, the leakage current of the TFT 20B is reduced, and bright display with high luminance is possible. In addition, since the characteristics of the TFT 20B become uniform, uniform display quality without unevenness can be obtained. In addition, the reliability by driving the TFT 20 is also improved.
  • the passivation film 26B is made of an oxide, nitride, or oxynitride containing at least one of aluminum (Al), titanium (Ti), and tantalum (Ta). Yes.
  • Al aluminum
  • Ti titanium
  • Ta tantalum
  • FIG. 14 shows a cross-sectional configuration of a thin film transistor (TFT) 20C according to the third embodiment of the present invention.
  • the TFT 20C has the same configuration as that of the TFT 20B of the second embodiment except that the passivation film 26C is a laminated film, and can be manufactured in the same manner. Therefore, the corresponding components are denoted by the same reference numerals and description thereof is omitted.
  • the passivation film 26C is a laminated film having a lower layer 35C made of an oxide containing aluminum (Al) and an upper layer 36C made of an oxynitride or nitride containing aluminum (Al).
  • Al oxide containing aluminum
  • Al oxynitride or nitride containing aluminum
  • the passivation film 26C is the above-described oxide single-layer film
  • oxygen desorption of the oxide semiconductor layer 23B is suppressed by performing the treatment in an oxygen atmosphere when the sputtering film formation is performed, and the transistor characteristics are improved.
  • the process can be performed in a stable state.
  • the passivation film 26C is a single-layer film of oxynitride or nitride described above
  • nitrogen is added during the sputtering film formation as described in the second embodiment, so that the oxygen atmosphere described above The effect may be weakened and the transistor characteristics may be deteriorated.
  • the passivation film 26C By forming the passivation film 26C as the above-described laminated film, oxygen lowering of the oxide semiconductor layer 23B is suppressed by the lower layer 35C made of an oxide containing aluminum (Al), and oxynitride or nitride containing aluminum (Al) is used. Permeation of hydrogen can be suppressed by the upper layer 36C made of a material.
  • FIG. 15 shows the threshold voltage shift after BTS (Bias TemperatureStress) when the passivation film is a single layer film of aluminum oxide and when the passivation film is a laminated film of an aluminum oxide lower layer 35B and an aluminum oxynitride upper layer 36C. It shows the result of examining the amount.
  • BTS Bias TemperatureStress
  • the shift amount of the threshold voltage is smaller than when the passivation film 26B is a single layer film. That is, by using the above-described laminated film as the passivation film 26B, it is possible to further stabilize the threshold voltage of the TFT 20C and suppress an increase in off current. In addition, reliability by driving the thin film transistor is also improved.
  • the TFT 20C can constitute a display device as in the first and second embodiments.
  • action, and an effect it is the same as that of the said 1st and 2nd embodiment.
  • the passivation film 26C is a laminated film, specifically, a lower layer 35C made of an oxide containing aluminum (Al) and an upper layer 36C made of an oxynitride containing aluminum (Al). To have.
  • oxygen desorption of the oxide semiconductor layer 23B is suppressed by the lower layer 35C made of an oxide containing aluminum (Al), and hydrogen permeation is suppressed by the upper layer 36C made of an oxynitride containing aluminum (Al). It becomes possible.
  • the passivation film 26C is a laminated film of a lower layer 35C made of aluminum oxide and an upper layer 36C containing aluminum oxynitride has been described.
  • a metal oxide film other than aluminum and a metal An oxynitride film may be stacked.
  • it is good also as a multilayer film of two or more layers.
  • the display device is an image signal that is input from the outside or is generated internally, such as a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera.
  • the present invention can be applied to display devices for electronic devices in various fields that display images.
  • the display device of the above embodiment is incorporated into various electronic devices such as application examples 1 to 5 to be described later, for example, as a module shown in FIG.
  • a region 210 exposed from the sealing substrate 71 and the adhesive layer 60 is provided on one side of the substrate 10, and wirings of the signal line driving circuit 120 and the scanning line driving circuit 130 are provided in the exposed region 210.
  • An external connection terminal (not shown) is formed by extending.
  • the external connection terminal may be provided with a flexible printed circuit (FPC) 220 for signal input / output.
  • FPC flexible printed circuit
  • FIG. 17 illustrates an appearance of a television device to which the display device of the above embodiment is applied.
  • the television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320, and the video display screen unit 300 is configured by the display device according to each of the above embodiments. .
  • FIG. 18 shows the appearance of a digital camera to which the display device of the above embodiment is applied.
  • the digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440.
  • the display unit 420 is configured by the display device according to each of the above embodiments. Yes.
  • FIG. 19 illustrates an appearance of a notebook personal computer to which the display device of the above embodiment is applied.
  • the notebook personal computer has, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image.
  • the display unit 530 is a display according to each of the above embodiments. It is comprised by the apparatus.
  • FIG. 20 shows the appearance of a video camera to which the display device of the above embodiment is applied.
  • This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640.
  • Reference numeral 640 denotes the display device according to each of the above embodiments.
  • FIG. 21 illustrates an appearance of a mobile phone to which the display device of the above embodiment is applied.
  • the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770.
  • the display 740 or the sub-display 750 is configured by the display device according to each of the above embodiments.
  • the present invention has been described above with reference to the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made.
  • all or part of the gate insulating film 22, the channel protective layer 24, and the passivation film 26 are made of an insulating material containing a first layer 31 made of aluminum oxide and silicon (Si), respectively.
  • the case where the laminated structure with the second layer 32 is formed has been described.
  • the first layer 31 made of aluminum oxide and silicon (Si) are formed on the gate electrode 21 side and the opposite side of the gate electrode 21 of the oxide semiconductor layer 23.
  • a laminated film with the second layer 32 made of an insulating material including
  • each layer described in the above embodiment and the like, or the film formation method and film formation conditions are not limited, and other materials and thicknesses may be used, or other film formation methods. Alternatively, film forming conditions may be used.
  • the configuration of the organic light emitting elements 10R, 10B, and 10G has been specifically described. However, it is not necessary to include all layers, and other layers may be further included. .
  • the present invention can be applied to display devices using other display elements such as liquid crystal display elements, inorganic electroluminescence elements, or electrodeposition type or electrochromic type display elements in addition to organic light emitting elements. It is.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

　酸化物半導体層から酸素などが脱離することを抑えると共に成膜時間を短縮することが可能な薄膜トランジスタおよびこれを備えた表示装置を提供する。ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６を、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造とし、第１層３１および第２層３２を、第１層３１を酸化物半導体層２３側にして積層する。酸化物半導体層２３を、酸化アルミニウムよりなる第１層３１によって両側から挟み込み、酸素などの脱離を抑制し、ＴＦＴ２０の電気特性を安定化させる。また、第２層３２をシリコン（Ｓｉ）を含む絶縁材料により構成することにより、酸化アルミニウム単層の場合に比べて、成膜時間の短縮が可能となる。

Description

薄膜トランジスタおよび表示装置
　本発明は、チャネルとして酸化物半導体層を有する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびこれを備えた表示装置に関する。
　酸化亜鉛または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体は、半導体デバイスの活性層として優れた性質を示し、近年、ＴＦＴ，発光デバイス，透明導電膜などへの応用を目指して開発が進められている。
　例えば、酸化物半導体を用いたＴＦＴは、従来液晶表示装置に用いられているアモルファスシリコン（ａ－Ｓｉ：Ｈ）をチャネルに用いたものと比較して、電子移動度が大きく、優れた電気特性を有している。また、室温付近の低温でも高い移動度が期待できるという利点もある。
　一方、酸化物半導体は耐熱性が充分でなく、ＴＦＴ製造プロセス中の熱処理により酸素や亜鉛などが脱離して格子欠陥を形成することが知られている。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体層の低抵抗化を引き起こす。そのため、そのため、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大と共に閾値電圧が小さくなり、リーク電流が増大する。
　従来では、例えば、酸化物半導体よりなるチャネル層に接するゲート絶縁層を、アモルファス状の酸化アルミニウム（Ａｌ2 Ｏ3 ）により構成し、界面の欠陥準位を低減することが提案されている（例えば、特許文献１参照。）
特許第３９１３７５６号明細書
Cetin Kilic外１名、n-typedopingof oxides by hydrogen、"Applied PhysicsLetters"、２００２年、第８１巻、第１号、ｐ．７３－ｐ．７５
　しかしながら、特許文献１に記載された構造では、ゲート絶縁層の厚みを１００ｎｍ以上、より好ましくは２００ｎｍ以上としていた。酸化アルミニウムは成膜レートが遅いので、そのような厚い酸化アルミニウムの層を形成するために長い成膜時間を要していた。
　また、酸素の脱離による格子欠陥のほかにも、酸化物半導体に浅い不純物準位を形成する元素として水素が報告されている（例えば、非特許文献１参照。）。すなわち、酸化物半導体が大気にふれると、大気中の水素が酸化物半導体中の酸素を還元してしまう。この対策として、ＴＦＴ上にはシリコン酸化物またはシリコン窒化物などのパッシベーション膜（保護膜）を形成し、水素の透過を抑えるようにしていた。しかしながら、このような従来のパッシベーション膜の保護性はなお十分とはいえず、酸素や水素に対して更に高いバリア性能を有するパッシベーション膜の開発が望まれていた。
　本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、酸化物半導体層から酸素などが脱離することを抑えると共に成膜時間を短縮することが可能な薄膜トランジスタおよびこれを備えた表示装置を提供することにある。
　本発明の第２の目的は、大気中の水素による酸化物半導体中の酸素の還元を抑えると共に、酸化物半導体層から酸素などの脱離を抑えることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供することにある。
　本発明の一実施の形態による第１の薄膜トランジスタは、ゲート電極と酸化物半導体層との間にゲート絶縁膜を有し、酸化物半導体層のゲート電極側およびゲート電極と反対側に、酸化アルミニウムよりなる第１層とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層との積層膜が設けられているものである。
　本発明の一実施の形態による第２の薄膜トランジスタは、基板上に、ゲート電極，ゲート絶縁膜，酸化物半導体層，チャネル保護膜，ソース・ドレイン電極およびパッシベーション膜を順に備え、パッシベーション膜が、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されているものである。
　本発明の一実施の形態による第１の表示装置は、薄膜トランジスタおよび表示素子を備えたものであって、薄膜トランジスタが、上記本発明の第１の薄膜トランジスタにより構成されたものである。
　本発明の一実施の形態による第２の表示装置は、薄膜トランジスタおよび表示素子を備えたものであって、薄膜トランジスタが、上記本発明の第２の薄膜トランジスタにより構成されたものである。
　本発明の一実施の形態による第１の薄膜トランジスタでは、酸化物半導体層のゲート電極側およびゲート電極と反対側に、酸化アルミニウムよりなる第１層とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層との積層膜が設けられているので、酸化物半導体層が、酸化アルミニウムよりなる第１層によって両側から挟み込まれた構造となる。よって、酸化物半導体層から酸素などが脱離することが抑制され、電気特性が安定する。また、第２層はシリコン（Ｓｉ）を含む絶縁材料により構成されているので、従来の酸化アルミニウム単層のゲート絶縁層に比べて、成膜時間が短くなる。
　本発明の一実施の形態による第２の薄膜トランジスタでは、パッシベーション膜が、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されている。このため、酸化物半導体層への水素の透過が抑制され、大気中の水素による酸化物半導体中の酸素の還元が抑えられる。また、酸化物半導体層から酸素などの脱離が抑制され、薄膜トランジスタの閾値電圧が安定しオフ電流の増大が抑制される。
　本発明の一実施の形態による第１の薄膜トランジスタによれば、酸化物半導体層のゲート電極側およびゲート電極と反対側に、酸化アルミニウムよりなる第１層とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層との積層膜を設けるようにしたので、酸化物半導体層を、酸化アルミニウムよりなる第１層によって両側から挟み込むことができる。よって、酸化物半導体層から酸素などが脱離することを抑制し、電気特性を安定化させることが可能となる。また、第２層をシリコン（Ｓｉ）を含む絶縁材料により構成することにより、従来の酸化アルミニウム単層のゲート絶縁層に比べて、成膜時間の短縮が可能となる。
　本発明の一実施の形態による第２の薄膜トランジスタによれば、パッシベーション膜を、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成するようにした。これにより、大気中の水素による酸化物半導体中の酸素の還元を抑えると共に、酸化物半導体層から酸素などの脱離を抑えることが可能となる。
本発明の第１の実施の形態に係る表示装置の構成を表す図である。 図１に示した画素駆動回路の一例を表す等価回路図である。 図２に示したＴＦＴの構成を表す断面図である。 図１に示した表示領域の構成を表す断面図である。 図１に示した表示装置の製造方法を工程順に表す断面図である。 図５に続く工程を表す断面図である。 変形例１に係るＴＦＴの構成を表す断面図である。 変形例２に係るＴＦＴの構成を表す断面図である。 変形例３に係るＴＦＴの構成を表す断面図である。 本発明の第２の実施の形態に係るＴＦＴの構成を表す断面図である。 図１０に示したＴＦＴの製造方法を工程順に表す断面図である。 図１１に続く工程を表す断面図である。 窒素の添加とパッシベーション膜の密度との相関関係を調べた結果を表す図である。 本発明の第３の実施の形態に係るＴＦＴの構成を表す断面図である。 パッシベーション膜を積層膜にした場合と単層膜にした場合とのＴＦＴ特性を表す図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
　以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（第１の薄膜トランジスタにおいてゲート絶縁膜，チャネル保護層およびパッシベーション膜を積層膜とした例）
２．第２の実施の形態（第２の薄膜トランジスタにおいて単層のパッシベーション膜の例）
３．第３の実施の形態（第２の薄膜トランジスタにおいて積層のパッシベーション膜の例）
４．変形例１（第１の薄膜トランジスタにおいてゲート絶縁膜およびチャネル保護層を積層膜とした例）
５．変形例２（第１の薄膜トランジスタにおいてゲート絶縁膜およびパッシベーション膜を積層膜とした例）
（第１の実施の形態）
　図１は、本発明の第１の実施の形態に係る表示装置の構成を表すものである。この表示装置は、極薄型の有機発光カラーディスプレイ装置などとして用いられるものであり、例えば、後述するＴＦＴ基板１に、表示素子として後述する複数の有機発光素子１０Ｒ，１０Ｇ，１０Ｂよりなる画素ＰＸＬＣがマトリクス状に配置されてなる表示領域１１０が形成されると共に、この表示領域１１０の周辺に、信号部である水平セレクタ（ＨＳＥＬ）１２１と、スキャナ部であるライトスキャナ（ＷＳＣＮ）１３１および電源スキャナ（ＤＳＣＮ）１３２とが形成されたものである。
　表示領域１１０において、列方向には信号線ＤＴＬ１０１～１０ｎが配置され、行方向には走査線ＷＳＬ１０１～１０ｍおよび電源ラインＤＳＬ１０１～１０ｍが配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、有機発光素子ＰＸＬＣ（１０Ｒ，１０Ｇ，１０Ｂのいずれか一つ（サブピクセル））を含む画素回路１４０が設けられている。各信号線ＤＴＬは、水平セレクタ１２１に接続され、この水平セレクタ１２１から信号線ＤＴＬに映像信号が供給される。各走査線ＷＳＬは、ライトスキャナ１３１に接続されている。各電源ラインＤＳＬは、電源ラインスキャナ１３２に接続されている。
　図２は、画素回路１４０の一例を表したものである。画素回路１４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量３Ｃと、有機発光素子ＰＸＬＣよりなる発光素子３Ｄとを有するアクティブ型の駆動回路である。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続され、そのソースおよびドレインの一方が対応する信号線ＤＴＬ１０１に接続され、他方が駆動用トランジスタ３Ｂのゲートｇに接続されている。駆動用トランジスタ３Ｂは、そのドレインｄが対応する電源線ＤＳＬ１０１に接続され、ソースｓが発光素子３Ｄのアノードに接続されされている。発光素子３Ｄのカソードは接地配線３Ｈに接続されている。なお、この接地配線３Ｈは全ての画素ＰＸＬＣに対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇとの間に接続されている。
　サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給される制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された映像信号の信号電位をサンプリングして保持容量３Ｃに保持するものである。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け、保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに供給するものである。発光素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
　図３は、図２に示したサンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂを構成するＴＦＴ２０の断面構成を表したものである。ＴＦＴ２０は、例えば、基板１０上に、ゲート電極２１、ゲート絶縁膜２２、酸化物半導体層２３、チャネル保護層２４，ソース・ドレイン電極２５およびパッシベーション膜２６を順に有する酸化物半導体トランジスタである。ここで酸化物半導体とは、亜鉛，インジウム，ガリウム，スズまたはそれらの混合物の酸化物をいい、優れた半導体特性を示すことが知られている。
　ゲート電極２１は、ＴＦＴ２０に印加されるゲート電圧により酸化物半導体層２３中の電子密度を制御するものであり、例えば、厚みが５０ｎｍのモリブデン（Ｍｏ）層と、厚みが４００ｎｍのアルミニウム（Ａｌ）層またはアルミニウム合金層との二層構造を有している。アルミニウム合金層としては、例えばアルミニウム－ネオジム合金層が挙げられる。
　ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６は、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造を有している。これにより、この表示装置では、酸化物半導体層２３から酸素などが脱離することを抑えると共に、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６の成膜時間を短縮することができるようになっている。
　第１層３１は、酸化アルミニウムの優れたガスバリア耐性により、酸化物半導体層２３から酸素などが脱離することを抑え、酸化物半導体中のキャリア濃度が変化するのを抑制してＴＦＴ２０の電気特性を安定化させるためのものである。
　第２層３２は、ＴＦＴ２０の特性劣化を招くことなく、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６の成膜時間を短縮するためのものである。第２層３２は、例えば、シリコン酸化膜，シリコン窒化膜およびシリコン酸窒化膜のうち少なくとも一つを含むことが好ましい。
　酸化物半導体は酸素や水分の影響を受けて半導体中のキャリア濃度が大きく変化する。この結果、ＴＦＴ２０の長時間の駆動により、あるいはＴＦＴ２０の製造プロセスにおいて、ＴＦＴ２０の電気特性が変化することが多い。そこで、酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、チャネル保護層２４の第１層３１とで挟み込むことにより、酸素等のガスの影響を低減し、ＴＦＴ２０の電気特性の安定化や信頼性の向上が可能となる。
　第１層３１および第２層３２は、第１層３１を酸化物半導体層２３側にして積層されていることが好ましい。酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、チャネル保護層２４の第１層３１とで直接挟み込むことができ、より高い効果が得られるからである。
　これに加えて、酸化物半導体層２３を、パッシベーション膜２６の第１層３１で覆うことにより、更にＴＦＴ２０の安定性および信頼性を高めることが可能となり、より高い効果を得ることができる。
　ゲート絶縁膜２２の第１層３１の厚みは、例えば、１０ｎｍ以上１００ｎｍ以下、第２層３２の厚みは、例えば、１００ｎｍ以上６００ｎｍ以下であることが好ましい。チャネル保護層２４の第１層３１の厚みは、例えば、１０ｎｍ以上１００ｎｍ以下、第２層３２の厚みは、例えば、１００ｎｍ以上６００ｎｍ以下であることが好ましい。パッシベーション膜２６の第１層３１の厚みは、例えば、１０ｎｍ以上１００ｎｍ以下、第２層３２の厚みは、例えば、１００ｎｍ以上６００ｎｍ以下であることが好ましい。
　酸化物半導体層２３は、例えば、厚みが２０ｎｍ以上１００ｎｍ以下であり、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成されている。
　ソース・ドレイン電極２５は、モリブデン，アルミニウム，チタン等の金属あるいはそれらの多層膜により構成されている。ソース・ドレイン電極２５の具体的な構成としては、例えば、酸化物半導体層２３の側から、厚みが５０ｎｍのモリブデン層２５Ａ、厚みが５００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのチタン層２５Ｃの積層膜が好ましい。その理由は、以下の通りである。後述する有機発光素子１０Ｒ，１０Ｇ，１０Ｂのアノード５２をアルミニウムを主成分とする金属により構成した場合、アノード５２をリン酸・硝酸、酢酸等を含む混合液を用いてウェットエッチングする必要がある。その際、チタン層２５Ｃはエッチングレートが非常に低いので、基板１０側に残すことができる。その結果、後述する有機発光素子１０Ｒ，１０Ｇ，１０Ｂのカソード５５と、基板１０側のチタン層２５Ｃとを接続することが可能となる。
　なお、ソース・ドレイン電極２５は、ＴＦＴ２０の用途・応用によっては、モリブデン層，アルミニウム層およびモリブデン層の積層膜、または、チタン層，アルミニウム層およびチタン層の積層膜により構成することも可能である。
　図４は、表示領域１１０の断面構成を表したものである。表示領域１１０には、赤色の光を発生する有機発光素子１０Ｒと、緑色の光を発生する有機発光素子１０Ｇと、青色の光を発生する有機発光素子１０Ｂとが、順に全体としてマトリクス状に形成されている。なお、有機発光素子１０Ｒ，１０Ｇ，１０Ｂは短冊形の平面形状を有し、隣り合う有機発光素子１０Ｒ，１０Ｇ，１０Ｂの組み合わせが一つの画素（ピクセル）を構成している。
　有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、それぞれ、ＴＦＴ基板１上に、平坦化絶縁膜５１を間にして、アノード（陽極）５２、電極間絶縁膜５４、後述する発光層を含む有機層５３、およびカソード（陰極）５５がこの順に積層された構成を有している。
　このような有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、必要に応じて、窒化ケイ素（ＳｉＮ）または酸化ケイ素（ＳｉＯ）などの保護層５６により被覆され、更にこの保護層５６上に、熱硬化型樹脂または紫外線硬化型樹脂などの接着層６０を間にしてガラスなどよりなる封止用基板７１が全面にわたって貼り合わされることにより封止されている。封止用基板７１には、必要に応じてカラーフィルタ７２およびブラックマトリクスとしての光遮蔽膜（図示せず）が設けられていてもよい。
　平坦化絶縁膜５１は、上述したＴＦＴ２０よりなるサンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂを含む画素駆動回路１４０が形成されたＴＦＴ基板１の表面を平坦化するためのものである。平坦化絶縁膜５１は、微細な接続孔５１Ａが形成されるためパターン精度が良い材料により構成されていることが好ましい。平坦化絶縁膜５１の構成材料としては、例えば、ポリイミド等の有機材料、あるいは酸化シリコン（ＳｉＯ2 ）などの無機材料が挙げられる。図２に示した駆動トランジスタ３Ｂは、平坦化絶縁膜５１に設けられた接続孔５１Ａを介してアノード５２に電気的に接続されている。
　アノード５２は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの各々に対応して形成されている。また、アノード５２は、発光層で発生した光を反射させる反射電極としての機能を有しており、できるだけ高い反射率を有するようにすることが発光効率を高める上で望ましい。アノード５２は、例えば、厚みが１００ｎｍ以上１０００ｎｍ以下であり、銀（Ａｇ），アルミニウム（Ａｌ），クロム（Ｃｒ），チタン（Ｔｉ），鉄（Ｆｅ），コバルト（Ｃｏ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），銅（Ｃｕ），タンタル（Ｔａ），タングステン（Ｗ），白金（Ｐｔ）あるいは金（Ａｕ）などの金属元素の単体または合金により構成されている。
　電極間絶縁膜５４は、アノード５２とカソード５５との絶縁性を確保すると共に発光領域を正確に所望の形状にするためのものであり、例えば、ポリイミドなどの有機材料、または酸化シリコン（ＳｉＯ2 ）などの無機絶縁材料により構成されている。電極間絶縁膜５４は、アノード５２の発光領域に対応して開口部を有している。なお、有機層５３およびカソード５５は、発光領域だけでなく電極間絶縁膜５４の上にも連続して設けられていてもよいが、発光が生じるのは電極間絶縁膜５４の開口部だけである。
　有機層５３は、例えば、アノード５２の側から順に、正孔注入層，正孔輸送層，発光層および電子輸送層（いずれも図示せず）を積層した構成を有するが、これらのうち発光層以外の層は必要に応じて設ければよい。また、有機層５３は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。なお、有機層５３の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。
　カソード５５は、例えば、厚みが５ｎｍ以上５０ｎｍ以下であり、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），ナトリウム（Ｎａ）などの金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金（ＭｇＡｇ合金）、またはアルミニウム（Ａｌ）とリチウム（Ｌｉ）との合金（ＡｌＬｉ合金）が好ましい。また、カソード５５は、ＩＴＯ（インジウム・スズ複合酸化物）またはＩＺＯ（インジウム・亜鉛複合酸化物）により構成されていてもよい。
　この表示装置は、例えば次のようにして製造することができる。
（ＴＦＴ基板１を形成する工程）
　まず、ガラスよりなる基板１０上に、例えばスパッタリング法により、例えば、厚みが５０ｎｍのモリブデン（Ｍｏ）層と、厚みが４００ｎｍのアルミニウム（Ａｌ）層またはアルミニウム合金層との二層構造を形成する。次いで、この二層構造に対して、フォトリソグラフィおよびエッチングを施すことにより、図５（Ａ）に示したように、ゲート電極２１を形成する。
　続いて、同じく図５（Ａ）に示したように、基板１０の全面に、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により、上述した厚みおよび材料よりなるゲート絶縁膜２２の第２層３２を形成する。
　そののち、図５（Ｂ）に示したように、例えば原子層成膜法またはスパッタリング法により、上述した厚みおよび材料よりなるゲート絶縁膜２２の第１層３１を形成する。
　ゲート絶縁膜２２の第１層３１を形成したのち、同じく図５（Ｂ）に示したように、例えば酸化亜鉛等の酸化物ターゲットを用いたスパッタリング法により、上述した厚みおよび材料よりなる酸化物半導体層２３を形成する。その際、例えば、酸化物半導体層２３をＩＧＺＯにより構成する場合には、ＩＧＺＯのセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴン（Ａｒ）と酸素（Ｏ2 ）との混合ガスによるプラズマ放電により基板１０上に酸化物半導体層２３を形成する。なお、プラズマ放電の前に真空容器内の真空度が１×１０-4Ｐａ以下になるまで排気したのち、アルゴンと酸素との混合ガスを導入する。また、例えば、酸化物半導体層２３を酸化亜鉛により構成する場合は、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタ法により、または亜鉛の金属ターゲットを用いてアルゴンと酸素とを含むガス雰囲気中でＤＣスパッタ法により酸化物半導体層２３を形成する。
　酸化物半導体層２３を形成したのち、同じく図５（Ｂ）に示したように、例えば原子層成膜法またはスパッタリング法により、上述した厚みおよび材料よりなるチャネル保護層２４の第１層３１を形成する。
　このとき、ゲート絶縁膜２２の第１層３１、酸化物半導体層２３、およびチャネル保護層２４の第１層３１を、スパッタリング法により連続して形成することが好ましい。このようにすれば、酸化物半導体層２３を大気中に出すことなく、真空中で形成することができ、酸化物半導体層２３とゲート絶縁膜２２の第１層３１との接合界面、および酸化物半導体層２３とチャネル保護層２４の第１層３１との接合界面で、欠陥や固定電荷の少ない良好な界面を形成することが可能となる。よって、良好なトランジスタ特性および信頼性を得ることが可能となる。
　チャネル保護層２４の第１層３１を形成したのち、図５（Ｃ）に示したように、例えばＣＶＤ法により、上述した厚みおよび材料よりなるチャネル保護層２４の第２層３２を形成し、フォトリソグラフィおよびエッチングにより、チャネル保護層２４の第１層３１および第２層３２を所定の形状に成形する。
　続いて、図６（Ａ）に示したように、フォトリソグラフィおよびエッチングにより、酸化物半導体層２３を所定の形状に成形する。
　そののち、例えばスパッタリング法により、厚みが５０ｎｍのチタン層２５Ａ、厚みが５００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのモリブデン層２５Ｃを形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。その際、例えば、リン酸、硝酸および酢酸を含む混合液を用いたウェットエッチングにより、モリブデン層２５Ｃおよびアルミニウム層２５Ｂをエッチングしたのち、塩素系のガスを用いたドライエッチングによりチタン層２５Ａをエッチングする。これにより、図６（Ｂ）に示したように、ソース・ドレイン電極２５を形成する。
　ソース・ドレイン電極２５を形成したのち、図６（Ｃ）に示したように、例えば原子層成膜法またはスパッタリング法により、上述した厚みおよび材料よりなるパッシベーション膜２６の第１層３１を形成する。原子層成膜法による場合には、原料ガスとなるトリメチルアルミニウムガスを真空チャンバーに導入し、基板１０の表面に原子層のアルミニウム膜を形成する。続いて、オゾンガスあるいは酸素ガスをプラズマで励起した酸素ラジカルを基板１０の表面まで導入してアルミニウム膜を酸化する。最初に形成したアルミニウム膜は原子層の厚みであるので、オゾンあるいは酸素ラジカルによって容易に酸化することが可能であり、基板１０全面に均一な酸化アルミニウム膜を形成することが可能となる。そののち、アルミニウム膜の形成と酸化プロセスとを繰り返すことにより、所望の厚みの酸化アルミニウム膜よりなる第１層３１を形成することが可能である。この方法では、酸化アルミニウム膜中の酸素濃度を不足させることなく、化学量論比となる組成にすることが可能である。そのために、アルミニウムと酸素との組成比を理想的な２：３にすることが可能であり、優れた電気特性とガスバリア耐性を有する第１層３１を形成することが可能となる。また、原子層成膜法を用いることで、酸化物半導体層２３の電気特性を劣化させる水素の発生を抑制した状態で、緻密な酸化アルミニウムよりなる第１層３１を形成することが可能となる。
　そののち、例えばＣＶＤ法により、上述した厚みおよび材料よりなるパッシベーション膜２６の第２層３２を形成する。以上により、図３に示したＴＦＴ２０を有するＴＦＴ基板１が形成される。
（有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する工程）
　まず、ＴＦＴ基板１の全面に感光性樹脂を塗布し、露光および現像することにより、平坦化絶縁膜５１および接続孔５１Ａを形成し、焼成する。次いで、例えば直流スパッタリングにより、上述した材料よりなるアノード５２を成膜し、例えばリソグラフィ技術を用いて選択的にエッチングし、所定の形状にパターニングする。続いて、例えばＣＶＤ法により上述した厚みおよび材料よりなる電極間絶縁膜５４を形成し、例えばリソグラフィ技術を用いて開口部を形成する。そののち、例えば蒸着法により、上述した材料よりなる有機層５３およびカソード５５を順次成膜し、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する。続いて、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを、上述した材料よりなる保護膜５６で覆う。
　そののち、保護膜５６の上に、接着層６０を形成する。そののち、カラーフィルタ７２が設けられ、上述した材料よりなる封止用基板７１を用意し、ＴＦＴ基板１と封止用基板７１とを接着層６０を間にして貼り合わせる。以上により、図４に示した表示装置が完成する。
　この表示装置では、走査線ＷＳＬから供給される制御信号に応じてサンプリング用トランジスタ３Ａが導通し、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされて保持容量３Ｃに保持される。また、第１電位にある電源線ＤＳＬから駆動用トランジスタ３Ｂに電流が供給され、保持容量３Ｃに保持された信号電位に応じて、駆動電流が発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）に供給される。発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。この光は、カソード５５，カラーフィルタ７２および封止用基板７１を透過して取り出される。
　ここでは、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６は、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造を有しているので、酸化物半導体層２３が、酸化アルミニウムよりなる第１層３１によって両側から挟み込まれた構造となる。よって、酸化物半導体層２３から酸素などが脱離することが抑制され、ＴＦＴ２０の閾値電圧が安定してオフ電流の増大が抑制される。よって、ＴＦＴ２０のリーク電流が小さくなり、輝度の高い明るい表示が可能となる。また、第２層３２はシリコン（Ｓｉ）を含む絶縁材料により構成されているので、従来の酸化アルミニウム単層のゲート絶縁層に比べて、成膜時間が短くなる。
　更に、ＴＦＴ２０の特性も均一になるので、ざらつきのない均一な表示品位を得ることが可能となる。加えて、ＴＦＴ２０の長時間駆動による信頼性も向上する。
　このように本実施の形態では、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６を、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造とするようにしたので、酸化物半導体層２３を、酸化アルミニウムよりなる第１層３１によって両側から挟み込むことができる。よって、酸化物半導体層２３から酸素などが脱離することを抑制し、ＴＦＴ２０の電気特性を安定化させることが可能となる。また、第２層３２をシリコン（Ｓｉ）を含む絶縁材料により構成することにより、従来の酸化アルミニウム単層のゲート絶縁層に比べて、成膜時間の短縮が可能となる。
　特に、第１層３１および第２層３２を、第１層３１を酸化物半導体層２３側にして積層するようにしたので、酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、チャネル保護層２４の第１層３１とで直接挟み込むことができ、より高い効果を得ることができる。
　また、特に、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６を、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造としたので、酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、チャネル保護層２４の第１層３１とで挟み込むと共に、パッシベーション膜２６の第１層３１で覆うことができ、更にＴＦＴ２０の安定性および信頼性を高めることが可能となり、より高い効果を得ることができる。
（変形例１）
　なお、上記第1の実施の形態では、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６を、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造とした場合について説明した。しかしながら、図７に示したように、ゲート絶縁膜２２およびチャネル保護層２４のみを、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造としてもよい。このようにした場合も、酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、チャネル保護層２４の第１層３１とで挟み込むことにより、酸素等のガスの影響を低減することができ、ＴＦＴ２０の電気特性の安定化や信頼性の向上が可能となる。
　この場合、パッシベーション膜２６は、例えば、厚みが３００ｎｍ程度であり、酸化アルミニウム膜，シリコン酸化膜，シリコン窒化膜およびシリコン酸窒化膜のうち少なくとも一つにより構成されている。
（変形例２）
　また、図８に示したように、ゲート絶縁膜２２およびパッシベーション膜２６のみを、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造としてもよい。このようにした場合も、酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、パッシベーション膜２６の第１層３１とで挟み込むことにより、酸素等のガスの影響を低減することができ、ＴＦＴ２０の電気特性の安定化や信頼性の向上が可能となる。
　この場合、チャネル保護層２４は、例えば、厚みが３００ｎｍであり、酸化アルミニウム膜，シリコン酸化膜，シリコン窒化膜およびシリコン酸窒化膜のうち少なくとも一つにより構成されている。
（変形例３）
　また、例えば、上記実施の形態では、パッシベーション膜２６の第１層３１および第２層３２を、第１層３１を酸化物半導体層２３側にして積層するようにした場合について説明したが、図９に示したように、第２層３２を酸化物半導体層２３側にして積層するようにしてもよい。ゲート絶縁膜２２およびチャネル保護層２４についても、第１層３１および第２層３２を、第２層３２を酸化物半導体層２３側にして積層するようにしてもよい。
（第２の実施の形態）
　図１０は、本発明の第２の実施の形態に係る薄膜トランジスタ（ＴＦＴ）２０Ｂの断面構成を表すものである。このＴＦＴ２０Ｂは、パッシベーション膜２６Ｂの構成が異なることを除いては、上記第１の実施の形態のＴＦＴ２０と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
　基板１０、ゲート電極２１およびソース・ドレイン電極２５は第１の実施の形態と同様に構成されている。
　ゲート絶縁膜２２Ｂは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜および、ハフニウム酸化物膜、アルミ酸化物膜、タンタル酸化膜、ジリコニウム酸化膜あるいはこれらの酸窒化膜のうちの少なくとも1種類の絶縁膜により形成される。また、これらの２種類以上の絶縁膜３１Ｂ，３２Ｂの積層構造とすることにより、酸化物半導体層２３Ｂとの界面特性を改善したり、基板１０に含まれる不純物が酸化物半導体層２３Ｂに拡散することを防ぐことが可能となる。
　酸化物半導体層２３Ｂは、第１の実施の形態と同様に酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成されていてもよいし、この他にスズ（Ｓｎ）、チタン等の元素を含んでいてもよい。酸化物半導体層２３Ｂの厚みは、例えば２０ｎｍないし１００ｎｍ程度である。
　チャネル保護層２４Ｂは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜および、ハフニウム酸化物膜、アルミ酸化物膜、タンタル酸化膜、ジリコニウム酸化膜あるいはこれらの酸窒化膜のうちの少なくとも1種類の絶縁膜により形成される。
　パッシベーション膜２６Ｂは、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されている。これにより、このＴＦＴ２０Ｂでは、大気中の水素による酸化物半導体中の酸素の還元を抑えると共に、酸化物半導体層から酸素などの脱離を抑えることが可能となっている。
　パッシベーション膜２６Ｂは、中でも、アルミニウムの酸窒化物あるいは窒化物により構成されていることが好ましい。より高い効果を得ることが可能となるからである。
　パッシベーション膜２６Ｂの密度は、例えば、３．０ｇ／ｃｍ3以上４．０ｇ／ｃｍ3以下であることが好ましい。製造工程中あるいは大気中の水素による酸化物半導体の還元、熱処理による酸化物半導体中の酸素の脱離を防ぐバリア機能を高めることが可能となるからである。一般的にパッシベーション膜は、密度が高いほうが酸素や水素の透過性を軽減できるので保護膜として優れたものとなる。因みに、理想的な酸化アルミニウム（Ａｌ2Ｏ3）バルクの密度が４．０ｇ／ｃｍ3である。
　パッシベーション膜２６Ｂは、例えば単層膜である。パッシベーション膜２６Ｂの厚みは、例えば、１０ｎｍ以上１０００ｎｍ以下、具体的には５０ｎｍ程度であることが好ましい。
　このＴＦＴ２０Ｂは、例えば、次のようにして製造することができる。
　図１１および図１２は、このＴＦＴ２０Ｂの製造方法を工程順に表したものである。まず、図１１（Ａ）に示したように、上記第１の実施の形態と同様の基板１０を用意し、この基板１０の全面に、図１１（Ｂ）に示したように、例えばスパッタリング法またはＣＶＤ法により、上述した材料よりなるゲート電極２１を形成する。
　次いで、同じく図１１（Ｂ）に示したように、基板１０及びゲート電極２１上の全面に、上述した材料よりなるゲート絶縁膜２２Ｂの膜３２Ｂを形成する。
　続いて、図１１（Ｃ）に示したように、ゲート絶縁膜２２Ｂの膜３２Ｂの上に、上述した厚みおよび材料よりなるゲート絶縁膜２２Ｂの膜３１Ｂ、酸化物半導体層２３Ｂおよびチャネル保護層２４Ｂを順に形成する。酸化物半導体膜２３Ｂを酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成する場合には、酸化インジウムガリウム亜鉛のセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴン（Ａｒ）と酸素（Ｏ2）の混合ガスによるプラズマ放電にて基板１０上に酸化物半導体を形成する。なお、プラズマ放電の前に真空容器内の真空度が１×１０-4Ｐａ以下になるまで排気した後、アルゴンと酸素の混合ガスを導入する。酸化物半導体層２３Ｂの材料として酸化亜鉛を用いる場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタ法あるいは亜鉛の金属ターゲットを用いてアルゴンと酸素を含むガス雰囲気中でＤＣスパッタ法を用いて、酸化物半導体層２３Ｂとなる酸化亜鉛膜を形成することが可能である。
　そののち、図１２（Ａ）に示したように、例えばフォトリソグラフィおよびエッチングによりチャネル保護層２４Ｂをパターニングし、所定の形状に成形する。
　チャネル保護層２４Ｂをパターニングしたのち、例えばスパッタリング法により、例えばチタン層２５Ａ、アルミニウム層２５Ｂ、チタン層２５Ｃをこの順で、それぞれ５０ｎｍ、５００ｎｍ、５０ｎｍ程度の厚みで形成する。続いて、塩素系のガスを用いたドライエッチングにより、チタン層２５Ａ，アルミニウム層２５Ｂおよびチタン層２５Ｃをパターニングすることにより、図１２（Ｂ）に示したように、ソース・ドレイン電極２５を形成する。なお、ソース・ドレイン電極２５については、液晶パネル駆動用の薄膜トランジスタに応用する場合等にはモリブデン、アルミニウムの積層膜を用いることも可能である。
　ソース・ドレイン電極２５を形成したのち、図１２（Ｃ）に示したように、上述した厚みおよび材料よりなるパッシベーション膜２６Ｂを形成する。パッシベーション膜２６Ｂは、スパッタリング法により形成することが好ましい。以下その理由について説明する。
　例えば化学量論的な酸化アルミニウムの膜密度は約３．５ｇ／ｃｍ3～４ｇ／ｃｍ3と言われているが、理想的な薄膜の成膜方法と言われているＡＬＤ(原子層堆積法)で成膜した酸化アルミニウムは良好な信頼性を実現する。しかしながら、成膜に時間を要することによる量産時のスループットの遅さ、アルミニウムの有機金属を使う必要があるなどといった課題がある。
　一方、スパッタリング法では成膜時間を短くすることが可能となる一方で、成膜した酸化アルミニウム膜は酸素欠陥が多数存在するためにＡＬＤ成膜した酸化アルミニウムほどの信頼性は得られない。そのため、酸化アルミニウム膜（パッシベーション膜２６Ｂ）の成膜時に窒素ガスを添加することが好ましい。これにより、酸素欠陥を窒素で補償してさらに密度の高い緻密なパッシベーション膜２６Ｂを形成することが可能となる。具体的な窒素ガスの添加条件としては、例えば、全圧０．１～５Ｐａに対して窒素またはアンモニア（ＮＨ3）ガスを０．１～７０％添加することが好ましい。
　図１３は、窒素添加量と酸化窒化アルミニウムの密度との相関関係を調べた結果を表したものであり、窒素を添加しない場合と、窒素添加量を小にした場合と、窒素添加量を大にした場合とについて、各９サンプルの結果およびそれらの平均を表している。図１３から分かるように、窒素の添加により、酸化窒化アルミニウム膜の密度が約０．２ｇ／ｃｍ3増加している。また、添加する窒素の濃度を上げることによりさらに密度を向上させる
ことが可能となる。
　このＴＦＴ２０Ｂは、上記第１の実施の形態と同様に表示装置を構成することが可能である。表示装置の製造方法は、上記第１の実施の形態と同様である。
　このＴＦＴ２０Ｂを用いた表示装置は、上記第１の実施の形態と同様に動作する。ここでは、ＴＦＴ２０Ｂのパッシベーション膜２６Ｂが、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されている。このため、酸化物半導体層２３Ｂへの水素の透過が抑制され、大気中の水素による酸化物半導体層２３Ｂ中の酸素の還元が抑えられる。また、酸化物半導体層２３Ｂからの酸素などの脱離が抑制され、ＴＦＴ２０Ｂの閾値電圧が安定しオフ電流の増大が抑制される。よって、ＴＦＴ２０Ｂのリーク電流が小さくなり、輝度の高い明るい表示が可能となる。また、ＴＦＴ２０Ｂの特性も均一になるので、むらのない均一な表示品位を得ることが可能となる。加えて、ＴＦＴ２０の駆動による信頼性も向上する。
　このように本実施の形態では、パッシベーション膜２６Ｂを、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成するようにしている。これにより、大気中の水素による酸化物半導体中の酸素の還元を抑えると共に、酸化物半導体層から酸素などの脱離を抑えることが可能となる。
（第３の実施の形態）
　図１４は、本発明の第３の実施の形態に係る薄膜トランジスタ（ＴＦＴ）２０Ｃの断面構成を表すものである。このＴＦＴ２０Ｃは、パッシベーション膜２６Ｃが積層膜であることを除いては、上記第２の実施の形態のＴＦＴ２０Ｂと同様の構成を有し、同様にして製造することができる。よって、対応する構成要素には同一の符号を付して、その説明を省略する。
　パッシベーション膜２６Ｃは、具体的には、アルミニウム（Ａｌ）を含む酸化物よりなる下層３５Ｃと、アルミニウム（Ａｌ）を含む酸窒化物または窒化物よりなる上層３６Ｃとを有する積層膜である。このようにする理由は以下の通りである。
　パッシベーション膜２６Ｃを上述した酸化物の単層膜とする場合には、スパッタリング成膜するときに酸素雰囲気中で処理を行うことにより、酸化物半導体層２３Ｂの酸素脱離が抑制され、トランジスタ特性が安定した状態でプロセスが可能となる。一方、パッシベーション膜２６Ｃを上述した酸窒化物または窒化物の単層膜とする場合には、第２の実施の形態で説明したようにスパッタリング成膜時に窒素を添加するので、上述した酸素雰囲気の効果が弱まり、トランジスタ特性の劣化を招くおそれがある。パッシベーション膜２６Ｃを上述した積層膜とすることにより、アルミニウム（Ａｌ）を含む酸化物よりなる下層３５Ｃにより酸化物半導体層２３Ｂの酸素脱離を押さえると共に、アルミニウム（Ａｌ）を含む酸窒化物または窒化物よりなる上層３６Ｃにより水素の透過を抑えることが可能となる。
　図１５は、パッシベーション膜を酸化アルミニウムの単層膜とした場合と、酸化アルミニウムの下層３５Ｂおよび酸窒化アルミニウムの上層３６Ｃの積層膜とした場合とについて、ＢＴＳ（Bias TemperatureStress）後の閾値電圧のシフト量を調べた結果を表したものである。図１５から分かるように、パッシベーション膜２６Ｂを積層膜にした場合には、単層膜にした場合に比べて、閾値電圧のシフト量が小さくなっている。すなわち、パッシベーション膜２６Ｂを上述した積層膜とすることにより、ＴＦＴ２０Ｃの閾値電圧を更に安定させてオフ電流の増大を抑制することが可能となる。また、薄膜トランジスタの駆動による信頼性も向上する。
　このＴＦＴ２０Ｃは、上記第１および第２の実施の形態と同様に表示装置を構成することが可能である。表示装置の製造方法、作用および効果については、上記第１および第２の実施の形態と同様である。
　このように本実施の形態では、パッシベーション膜２６Ｃを積層膜、具体的には、アルミニウム（Ａｌ）を含む酸化物よりなる下層３５Ｃと、アルミニウム（Ａｌ）を含む酸窒化物よりなる上層３６Ｃとを有するようにしている。これにより、アルミニウム（Ａｌ）を含む酸化物よりなる下層３５Ｃにより酸化物半導体層２３Ｂの酸素脱離を押さえると共に、アルミニウム（Ａｌ）を含む酸窒化物よりなる上層３６Ｃにより水素の透過を抑えることが可能となる。
　なお、上記第３の実施の形態では、パッシベーション膜２６Ｃを酸化アルミニウムよりなる下層３５Ｃと、酸窒化アルミニウムを含む上層３６Ｃとの積層膜とした場合について説明したが、アルミニウム以外の金属酸化膜と金属酸窒化膜とを積層してもよい。更に、２層以上の多層膜としてもよい。
（モジュールおよび適用例）
　以下、上記実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
（モジュール）
　上記実施の形態の表示装置は、例えば、図１６に示したようなモジュールとして、後述する適用例１～５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１０の一辺に、封止用基板７１および接着層６０から露出した領域２１０を設け、この露出した領域２１０に、信号線駆動回路１２０および走査線駆動回路１３０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
（適用例１）
　図１７は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置により構成されている。
（適用例２）
　図１８は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記各実施の形態に係る表示装置により構成されている。
（適用例３）
　図１９は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置により構成されている。
（適用例４）
　図２０は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置により構成されている。
（適用例５）
　図２１は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置により構成されている。
　以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記第１の実施の形態では、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６の全部または一部を、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造とした場合について説明した。しかしながら、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６とは別に、酸化物半導体層２３のゲート電極２１側およびゲート電極２１と反対側に、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層膜を設けるようにしてもよい。
　また、例えば、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
　更に、上記実施の形態等では、有機発光素子１０Ｒ，１０Ｂ，１０Ｇの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
　加えて、本発明は、有機発光素子のほか、液晶表示素子、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。

Claims (15)

  1. 　ゲート電極と酸化物半導体層との間にゲート絶縁膜を有し、
    　前記酸化物半導体層の前記ゲート電極側および前記ゲート電極と反対側に、酸化アルミニウムよりなる第１層とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層との積層膜が設けられている
    　薄膜トランジスタ。
  2. 　前記第１層および前記第２層が、前記第１層を前記酸化物半導体層側にして積層されている
    　請求項１記載の薄膜トランジスタ。
  3. 　基板上に、前記ゲート電極，前記ゲート絶縁膜，前記酸化物半導体層，チャネル保護膜，ソース・ドレイン電極およびパッシベーション膜を順に備え、
    　前記ゲート絶縁膜と、前記チャネル保護膜および前記パッシベーション膜のうちの少なくとも一方とが、前記積層膜である
    　請求項１または２記載の薄膜トランジスタ。
  4. 　前記第２層は、シリコン酸化膜，シリコン窒化膜およびシリコン酸窒化膜のうち少なくとも一つを含む
    　請求項１記載の薄膜トランジスタ。
  5. 　基板上に、ゲート電極，ゲート絶縁膜，酸化物半導体層，チャネル保護膜，ソース・ドレイン電極およびパッシベーション膜を順に備え、
    　前記パッシベーション膜が、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されている
    　薄膜トランジスタ。
  6. 　前記パッシベーション膜が、アルミニウムの酸窒化物あるいは窒化物により構成されている
    　請求項５記載の薄膜トランジスタ。
  7. 　前記パッシベーション膜の密度は、３．０ｇ／ｃｍ3以上４．０ｇ／ｃｍ3以下である
    　請求項５記載の薄膜トランジスタ。
  8. 　前記パッシベーション膜は単層膜である
    　請求項５記載の薄膜トランジスタ。
  9. 　前記パッシベーション膜は積層膜である
    　請求項６記載の薄膜トランジスタ。
  10. 　前記積層膜は、アルミニウム（Ａｌ）を含む酸化物よりなる下層と、アルミニウム（Ａｌ）を含む酸窒化物または窒化物よりなる上層とを有する
    　請求項９記載の薄膜トランジスタ。
  11. 　前記パッシベーション膜は、スパッタリング法により形成された
    　請求項５記載の薄膜トランジスタ。
  12. 　薄膜トランジスタおよび表示素子を備え、
    　前記薄膜トランジスタは、
    　ゲート電極と酸化物半導体層との間にゲート絶縁膜を有し、
    　前記酸化物半導体層の前記ゲート電極側および前記ゲート電極と反対側に、酸化アルミニウムよりなる第１層とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層との積層膜が設けられている
    　表示装置。
  13. 　前記表示素子は、前記薄膜トランジスタの側から順に、アノードと、発光層を含む有機層と、カソードとを有する有機発光素子である
    　請求項１２記載の表示装置。
  14. 　薄膜トランジスタおよび表示素子を備え、
    　前記薄膜トランジスタは、
    　基板上に、ゲート電極，ゲート絶縁膜，酸化物半導体層，チャネル保護膜，ソース・ドレイン電極およびパッシベーション膜を順に備え、
    　前記パッシベーション膜が、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されている
    　表示装置。
  15. 　前記表示素子は、前記薄膜トランジスタの側から順に、アノードと、発光層を含む有機層と、カソードとを有する有機発光素子である
    　請求項１４記載の表示装置。
PCT/JP2009/067492 2008-10-08 2009-10-07 薄膜トランジスタおよび表示装置 WO2010041686A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/122,307 US8461594B2 (en) 2008-10-08 2009-10-07 Thin film transistor and display device
CN2009801390331A CN102171833A (zh) 2008-10-08 2009-10-07 薄膜晶体管和显示器件
BRPI0920797A BRPI0920797A2 (pt) 2008-10-08 2009-10-07 transistor de película fina, e , dispositivo de exibição
US13/888,878 US8742418B2 (en) 2008-10-08 2013-05-07 Thin film transistor and display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008261831 2008-10-08
JP2008-261831 2008-10-08
JP2009-107732 2009-04-27
JP2009107732A JP5552753B2 (ja) 2008-10-08 2009-04-27 薄膜トランジスタおよび表示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/122,307 A-371-Of-International US8461594B2 (en) 2008-10-08 2009-10-07 Thin film transistor and display device
US13/888,878 Continuation US8742418B2 (en) 2008-10-08 2013-05-07 Thin film transistor and display device

Publications (1)

Publication Number Publication Date
WO2010041686A1 true WO2010041686A1 (ja) 2010-04-15

Family

ID=42100634

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/067492 WO2010041686A1 (ja) 2008-10-08 2009-10-07 薄膜トランジスタおよび表示装置

Country Status (8)

Country Link
US (2) US8461594B2 (ja)
JP (1) JP5552753B2 (ja)
KR (1) KR20110069042A (ja)
CN (1) CN102171833A (ja)
BR (1) BRPI0920797A2 (ja)
RU (1) RU2011113550A (ja)
TW (1) TWI429085B (ja)
WO (1) WO2010041686A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258939A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012099757A (ja) * 2010-11-05 2012-05-24 Sony Corp 薄膜トランジスタおよびその製造方法
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
CN102870221A (zh) * 2010-06-08 2013-01-09 夏普株式会社 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法
JP2013138196A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013147738A (ja) * 2011-12-22 2013-08-01 Kobe Steel Ltd Ｔａを含有する酸化アルミニウム薄膜
JP2013153148A (ja) * 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8916865B2 (en) 2010-06-18 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9064853B2 (en) 2011-08-19 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9123817B2 (en) * 2010-10-12 2015-09-01 Samsung Electronics Co., Ltd. Transistors and electronic devices including the same
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20160111552A1 (en) * 2009-11-13 2016-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device And Manufacturing Method Thereof
US9502434B2 (en) 2014-04-18 2016-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9978878B2 (en) 2010-04-23 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI626691B (zh) * 2011-03-30 2018-06-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US10373984B2 (en) 2017-03-29 2019-08-06 Japan Display Inc. Display device
US10453965B2 (en) 2017-03-29 2019-10-22 Japan Display Inc. Display device
US11348948B2 (en) 2018-01-26 2022-05-31 Japan Display Inc. Manufacturing method of a display device

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
WO2011027723A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102511082B (zh) * 2009-09-16 2016-04-27 株式会社半导体能源研究所 半导体器件及其制造方法
KR20180031077A (ko) 2009-09-24 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
US8610180B2 (en) * 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
WO2011155302A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012004371A (ja) * 2010-06-17 2012-01-05 Sony Corp 薄膜トランジスタおよび表示装置
CN102959713B (zh) * 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI405335B (zh) 2010-09-13 2013-08-11 Au Optronics Corp 半導體結構及其製造方法
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2012063614A1 (ja) * 2010-11-10 2012-05-18 株式会社日立製作所 半導体装置
JP5707914B2 (ja) 2010-12-13 2015-04-30 ソニー株式会社 酸化物半導体を用いる装置、表示装置、及び、電子機器
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5615744B2 (ja) 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US9117920B2 (en) * 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9627439B2 (en) 2011-07-13 2017-04-18 Rutgers, The State University Of New Jersey ZnO-based system on glass (SOG) for advanced displays
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
JP2013097195A (ja) * 2011-11-01 2013-05-20 Tokyo Institute Of Technology 表示装置とその製造方法
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI642193B (zh) * 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
TWI463670B (zh) 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
US9349849B2 (en) * 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP5636392B2 (ja) * 2012-05-24 2014-12-03 株式会社東芝 表示装置
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
CN104428901B (zh) * 2012-07-12 2017-11-03 日立化成株式会社 太阳能电池元件及其制造方法
US20150214375A1 (en) * 2012-09-12 2015-07-30 Sharp Kabushiki Kaisha Circuit substrate, manufacturing method thereof and display device
JP5779161B2 (ja) * 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
CN203085533U (zh) * 2012-10-26 2013-07-24 京东方科技集团股份有限公司 阵列基板和显示装置
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
JP6142331B2 (ja) * 2013-04-19 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
US9893088B2 (en) 2013-05-29 2018-02-13 Joled Inc. Thin film transistor device, method for manufacturing same and display device
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN103681717B (zh) * 2013-09-24 2017-04-26 徐廷贵 α‑IGZO薄膜传感阵列的影像传感器及其制备方法
JP6104775B2 (ja) 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
JP6394171B2 (ja) * 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN103762178A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
US20150187956A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. IGZO Devices with Increased Drive Current and Methods for Forming the Same
KR102188690B1 (ko) * 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
KR102194823B1 (ko) 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
KR102437450B1 (ko) 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104465670B (zh) * 2014-12-12 2018-01-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102333759B1 (ko) * 2015-01-07 2021-12-01 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
CN105552133A (zh) 2016-02-24 2016-05-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
US10816865B2 (en) * 2016-03-15 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN106531768A (zh) * 2016-12-07 2017-03-22 厦门天马微电子有限公司 一种有机电致发光显示面板及其制备方法
KR102676341B1 (ko) * 2016-12-30 2024-06-17 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
CN106847932B (zh) * 2017-04-13 2019-10-22 上海天马微电子有限公司 一种薄膜晶体管、阵列基板、显示装置及薄膜晶体管制造方法
WO2019025893A1 (ja) 2017-07-31 2019-02-07 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
JP6930885B2 (ja) * 2017-09-21 2021-09-01 株式会社東芝 半導体装置
WO2019125496A1 (en) * 2017-12-22 2019-06-27 Intel Corporation Sealant layers for thin film transistors
JP7475282B2 (ja) * 2018-11-02 2024-04-26 株式会社半導体エネルギー研究所 半導体装置
WO2021045759A1 (en) * 2019-09-05 2021-03-11 Hewlett-Packard Development Company, L.P. Semiconductor composite layers
CN111799281A (zh) * 2020-08-12 2020-10-20 成都中电熊猫显示科技有限公司 金属氧化物阵列基板的制造方法、阵列基板及显示面板
CN111816668A (zh) * 2020-08-12 2020-10-23 成都中电熊猫显示科技有限公司 金属氧化物阵列基板的制造方法、阵列基板及显示面板
CN114743992A (zh) * 2022-04-24 2022-07-12 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188265A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
TW543206B (en) * 1999-06-28 2003-07-21 Semiconductor Energy Lab EL display device and electronic device
CN100530754C (zh) * 1999-09-03 2009-08-19 株式会社半导体能源研究所 显示装置
KR100701555B1 (ko) 2002-05-22 2007-03-30 마사시 카와사키 반도체 장치 및 그것을 이용하는 표시 장치
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
KR100539623B1 (ko) * 2003-06-25 2005-12-28 엘지.필립스 엘시디 주식회사 버텀 게이트형 폴리 실리콘 박막트랜지스터 소자의 제조방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP4761981B2 (ja) * 2005-01-28 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7858415B2 (en) * 2005-04-28 2010-12-28 Sharp Kabushiki Kaisha Production methods of pattern thin film, semiconductor element, and circuit substrate, and resist material, semiconductor element, and circuit substrate
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160111552A1 (en) * 2009-11-13 2016-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device And Manufacturing Method Thereof
US11955557B2 (en) 2009-11-13 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11456385B2 (en) 2009-11-13 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10944010B2 (en) 2009-11-13 2021-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20200127139A1 (en) * 2009-11-13 2020-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device And Manufacturing Method Thereof
US10516055B2 (en) 2009-11-13 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10056494B2 (en) * 2009-11-13 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9978878B2 (en) 2010-04-23 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2011258939A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN102870221A (zh) * 2010-06-08 2013-01-09 夏普株式会社 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法
US9947799B2 (en) 2010-06-18 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI627755B (zh) * 2010-06-18 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US8916865B2 (en) 2010-06-18 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9590112B2 (en) 2010-06-18 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9123817B2 (en) * 2010-10-12 2015-09-01 Samsung Electronics Co., Ltd. Transistors and electronic devices including the same
US8906738B2 (en) 2010-11-05 2014-12-09 Sony Corporation Oxide semiconductor thin film transistor with an aluminum oxide protective film made using a continuous deposition process of aluminum oxide laminated with an aluminum film
JP2012099757A (ja) * 2010-11-05 2012-05-24 Sony Corp 薄膜トランジスタおよびその製造方法
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
US10008588B2 (en) 2011-03-30 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device
TWI626691B (zh) * 2011-03-30 2018-06-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2018157224A (ja) * 2011-08-19 2018-10-04 株式会社半導体エネルギー研究所 半導体装置
US9064853B2 (en) 2011-08-19 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013138196A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013147738A (ja) * 2011-12-22 2013-08-01 Kobe Steel Ltd Ｔａを含有する酸化アルミニウム薄膜
JP2013153148A (ja) * 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9502434B2 (en) 2014-04-18 2016-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10373984B2 (en) 2017-03-29 2019-08-06 Japan Display Inc. Display device
US11177363B2 (en) 2017-03-29 2021-11-16 Japan Display Inc. Display device
US11355520B2 (en) 2017-03-29 2022-06-07 Japan Display Inc. Display device
US10804297B2 (en) 2017-03-29 2020-10-13 Japan Display Inc. Display device
US11855102B2 (en) 2017-03-29 2023-12-26 Japan Display Inc. Display device
US10453965B2 (en) 2017-03-29 2019-10-22 Japan Display Inc. Display device
US11348948B2 (en) 2018-01-26 2022-05-31 Japan Display Inc. Manufacturing method of a display device

Also Published As

Publication number Publication date
TWI429085B (zh) 2014-03-01
US8461594B2 (en) 2013-06-11
BRPI0920797A2 (pt) 2015-12-22
JP5552753B2 (ja) 2014-07-16
KR20110069042A (ko) 2011-06-22
RU2011113550A (ru) 2012-10-20
US20110180802A1 (en) 2011-07-28
CN102171833A (zh) 2011-08-31
US20130240878A1 (en) 2013-09-19
US8742418B2 (en) 2014-06-03
TW201025614A (en) 2010-07-01
JP2010114413A (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
JP5552753B2 (ja) 薄膜トランジスタおよび表示装置
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
JP5515281B2 (ja) 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
US8426851B2 (en) Thin film transistor and display device
JP4844617B2 (ja) 薄膜トランジスタ基板および表示装置
JP4752927B2 (ja) 薄膜トランジスタおよび表示装置
US8378351B2 (en) Thin film transistor, display device, and electronic unit
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
JP5668917B2 (ja) 薄膜トランジスタおよびその製造方法
US9362312B2 (en) Semiconductor device, display unit, and electronic apparatus
JP2010205987A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置
JP6175740B2 (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980139033.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09819220

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117007563

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13122307

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011113550

Country of ref document: RU

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09819220

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: PI0920797

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20110401