JP2018157224A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018157224A
JP2018157224A JP2018112770A JP2018112770A JP2018157224A JP 2018157224 A JP2018157224 A JP 2018157224A JP 2018112770 A JP2018112770 A JP 2018112770A JP 2018112770 A JP2018112770 A JP 2018112770A JP 2018157224 A JP2018157224 A JP 2018157224A
Authority
JP
Japan
Prior art keywords
film
oxide
oxide film
oxide semiconductor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018112770A
Other languages
English (en)
Inventor
野村 昌史
Masashi Nomura
昌史 野村
岡崎 健一
Kenichi Okazaki
健一 岡崎
宮本 敏行
Toshiyuki Miyamoto
敏行 宮本
貴士 羽持
Takashi Hamochi
貴士 羽持
山崎 舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018157224A publication Critical patent/JP2018157224A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

【課題】酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜を有する半導体装置を提供する。また、現在実用化されている量産技術からの膜構成、プロセス条件、または生産装置等の変更が少なく、半導体装置に安定した電気特性を付与し、信頼性の高い半導体装置を提供する。また、当該半導体装置の作製方法を提供する。【解決手段】ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された酸化物半導体膜と、を有し、ゲート絶縁膜は、窒化酸化シリコン膜と、窒化酸化シリコン膜上に形成された酸化窒化シリコン膜と、酸化窒化シリコン膜上に形成された金属酸化膜と、を含み、金属酸化膜上に酸化物半導体膜が接して形成される。【選択図】図1

Description

半導体装置、及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のよ
うな電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシ
リコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目され
ている。
例えば、トランジスタに用いる半導体薄膜として、電子キャリア濃度が1018/cm
未満であるインジウム(In)、ガリウム(Ga)、及び亜鉛(Zn)を含む非晶質酸
化物を用いたトランジスタが開示されている(例えば、特許文献1参照)。
一方、トランジスタの性能を左右する膜として、半導体薄膜以外にもゲート絶縁膜が挙
げられる。ゲート絶縁膜に求められる性能として、例えば、しきい値電圧が低いこと、絶
縁耐圧が高いこと、半導体薄膜との界面特性が優れている、等が挙げられる。シリコン系
半導体材料を半導体薄膜として用いる場合、シリコン系半導体材料との界面特性に優れた
酸化シリコン膜が用いられる。
また、シリコン系半導体材料を半導体薄膜として用いた場合、トップゲート構造のトラ
ンジスタにおいて、酸化シリコン膜と窒化シリコン膜とを積層したゲート絶縁膜が開示さ
れている(例えば、特許文献2参照)。
窒化シリコン膜と酸化シリコン膜とを積層したゲート絶縁膜は、酸化シリコン膜よりも
誘電率の高い窒化シリコン膜をゲート絶縁膜の一部に用いることができるため、酸化シリ
コン膜単層構造のゲート絶縁膜と比較し、同等の静電容量を得るのに必要な膜厚を厚くす
ることが可能となる。ゲート絶縁膜の膜厚を厚くすることによって、絶縁耐圧の低下を抑
制することができ、且つ絶縁耐圧の向上を図ることが可能である。
特開2006−165528号公報 特開2006−229185号公報
酸化物半導体を用いた半導体装置を、大量生産(以下、量産と略記する)する場合にお
いて、開発コスト、及び開発スピードを考慮すると、現在実用化されている量産技術であ
る非晶質シリコンや多結晶シリコンといったシリコン系半導体材料を半導体薄膜として用
いている膜構成、プロセス条件、または生産装置等を利用できる方が望ましい。
しかし、酸化物半導体のキャリア生成メカニズムは、シリコン系半導体材料と大きく異
なり、この酸化物半導体が有する特有の物性がトランジスタの特性、またはトランジスタ
の信頼性に大きく影響する。
とくに、シリコン系半導体材料を半導体薄膜として用いた半導体装置のゲート絶縁膜は
、酸化物半導体を用いた半導体装置に適用するには、当該酸化物半導体との界面特性を十
分に満たす構成ではなかった。そのため、酸化物半導体を用いた半導体装置において、よ
り優れたゲート絶縁膜の開発が望まれている。
このような問題に鑑み、酸化物半導体を用いた半導体装置において、より優れたゲート
絶縁膜を有する半導体装置を提供することを目的の一とする。また、現在実用化されてい
る量産技術からの膜構成、プロセス条件、または生産装置等の変更が少なく、半導体装置
に安定した電気特性を付与し、信頼性の高い半導体装置を提供することを目的の一とする
。また、当該半導体装置の作製方法を提供することを目的の一とする。
酸化物半導体膜を含む半導体装置において、酸化物半導体膜に接する下地膜として、金
属酸化膜を設ける。金属酸化膜は、酸化物半導体膜を構成する元素と同族からなる元素を
含む材料により形成する。金属酸化膜と酸化物半導体膜との界面は、同族からなる元素を
含んだ構成となるため、界面特性が非常に安定である。また、金属酸化膜は、外部からの
水、水素の侵入を抑制することができる。
また、酸化物半導体膜を含む半導体装置において、ボトムゲート構造のトランジスタを
構成すると、酸化物半導体膜の下地膜は、ゲート絶縁膜となる。すなわち、酸化物半導体
膜の下地膜として金属酸化膜を設けることにより、界面特性が非常に安定し、より優れた
ゲート絶縁膜を提供することができる。より詳細には、以下のとおりである。
本発明の一態様は、ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート
絶縁膜上に形成された酸化物半導体膜と、を有し、ゲート絶縁膜は、窒化酸化シリコン膜
と、窒化酸化シリコン膜上に形成された酸化窒化シリコン膜と、酸化窒化シリコン膜上に
形成された金属酸化膜と、を含み、金属酸化膜上に酸化物半導体膜が接して形成されるこ
とを特徴とする半導体装置である。
窒化酸化シリコン膜、酸化窒化シリコン膜、金属酸化膜、酸化物半導体膜の順にゲート
絶縁膜を構成することで、各界面での相性が良く、界面特性が非常に優れた構成となる。
このように窒化酸化シリコン膜から金属酸化膜まで段階的な膜構成とすることで、しきい
値電圧が低く、絶縁耐圧が高く、且つ酸化物半導体膜との界面特性が優れた良質なゲート
絶縁膜を形成することができる。また、窒化酸化シリコン膜、及び酸化窒化シリコン膜は
、従来までのシリコン系半導体材料で用いていた膜構成、プロセス条件、または生産装置
等を利用できるため好ましい。
また、酸化物半導体膜が金属酸化膜上に形成されることによって、当該酸化物半導体膜
の結晶性が向上するため好ましい。例えば、酸化窒化シリコン膜と酸化物半導体膜が、接
してゲート絶縁膜を形成した場合においては、酸化窒化シリコン膜は、酸化物半導体膜と
異種の材料であるため、酸化物半導体膜の界面近傍で結晶化の阻害要因になりえる。一方
、金属酸化膜は、酸化物半導体膜と同族に属する元素であるため、酸化物半導体膜の界面
近傍においても結晶化を阻害しない。
また、上記構成において、酸化物半導体膜上に、さらにソース電極、及びドレイン電極
と、酸化物半導体膜、ソース電極、及びドレイン電極上の保護膜と、を有していてもよい
また、上記構成において、金属酸化膜は、酸化アルミニウム膜であり、酸化アルミニウ
ム膜は、膜密度が3.2g/cm以上、更に好ましくは3.6g/cm以上であると
よい。
金属酸化膜として、酸化アルミニウム膜を用い、該酸化アルミニウム膜の膜密度を上述
した数値とすることで、下方に形成された窒化酸化シリコン膜、または酸化窒化シリコン
膜に含有された水、水素の透過を抑制することができる。すなわち、金属酸化膜は、当該
金属酸化膜上に形成された酸化物半導体膜に下方からの水、水素の侵入を抑制することが
できる。
また、本発明の他の一態様は、ガラス基板上にゲート電極を形成する工程と、ゲート電
極上に窒化酸化シリコン膜を形成する工程と、窒化酸化シリコン膜上に酸化窒化シリコン
膜を形成する工程と、酸化窒化シリコン膜形成後に加熱処理する工程と、酸化窒化シリコ
ン膜上に金属酸化膜を形成する工程と、金属酸化膜上に酸化物半導体膜を形成する工程と
、を有し、窒化酸化シリコン膜と、酸化窒化シリコン膜は、真空中で連続して形成し、金
属酸化膜と、酸化物半導体膜は、真空中で連続して形成することを特徴とする半導体装置
の作製方法である。
窒化酸化シリコン膜と、酸化窒化シリコン膜を真空中で連続して形成することで、界面
に不純物が混入するのを抑制することができる。また、金属酸化膜と、酸化物半導体膜を
真空中で連続して形成することで、界面に不純物が混入するのを抑制し、さらに、酸化物
半導体膜を加熱成膜することで、当該酸化物半導体膜を金属酸化膜との界面より結晶化さ
せることができる。
また、本発明の他の一態様は、ガラス基板上にゲート電極を形成する工程と、ゲート電
極上に窒化酸化シリコン膜を形成する工程と、窒化酸化シリコン膜上に酸化窒化シリコン
膜を形成する工程と、酸化窒化シリコン膜形成後に加熱処理する工程と、酸化窒化シリコ
ン膜上に金属酸化膜を形成する工程と、金属酸化膜上に酸化物半導体膜を形成する工程と
、酸化物半導体膜上にソース電極、及びドレイン電極を形成する工程と、ソース電極、及
びドレイン電極形成後、保護膜を形成する工程と、を有し、窒化酸化シリコン膜と、酸化
窒化シリコン膜は、真空中で連続して形成し、金属酸化膜と、酸化物半導体膜は、真空中
で連続して形成することを特徴とする半導体装置の作製方法である。
また、上記各構成において、窒化酸化シリコン膜は、酸化窒化シリコン膜よりも膜厚が
厚いと、好ましい。
窒化酸化シリコン膜を酸化窒化シリコン膜よりも膜厚を厚くすることで、ゲート電極の
段差部等による凹凸の被覆性を向上させることができる。また、上記構成とすることで、
酸化シリコン膜単層または酸化窒化シリコン膜単層と同等の静電容量を得るのに必要な膜
厚が大きくなり、絶縁耐圧の低下を抑制することができる。
また、上記各構成において、酸化物半導体膜は、インジウム、亜鉛、ガリウム、ジルコ
ニウム、スズ、ガドリニウム、チタン、及びセリウムの酸化物の中から選ばれた、少なく
ともいずれか一種を含む構成が好ましい。特に、インジウム、または亜鉛のいずれか一方
を含む酸化物であると好適である。
また、上記各構成において、金属酸化膜は、アルミニウム、亜鉛、及びガリウムの酸化
物の中から選ばれた、少なくともいずれか一種を含む構成が好ましい。
また、上記各構成において、加熱処理は、窒素雰囲気下、または真空中で200℃以上
450℃以下の温度であると好ましい。なお、本明細書等において、真空中とは、少なく
とも大気圧よりも減圧された状態であり、例えば、1.0×10−1Pa以下とすること
ができる。
酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜を有する半導体装
置を提供することができる。また、現在実用化されている量産技術からの膜構成、プロセ
ス条件、または生産装置等の変更が少なく、半導体装置に安定した電気特性を付与し、信
頼性の高い半導体装置を提供することができる。また、当該半導体装置の作製方法を提供
することができる。
半導体装置の一形態の断面を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態の平面を説明する図。 半導体装置の一形態の断面を説明する図。 半導体装置の一形態の断面を説明する図。 電子機器を説明する図。 実施例1の金属酸化膜の一例を説明する図。 酸化アルミニウム膜の密度測定の結果を示す図。 実施例1の金属酸化膜の一例を説明する図。 SIMS分析の測定結果を示す図。 実施例1の金属酸化膜の一例を説明する図。 TDS分析の測定結果を示す図。 本発明の一態様であるトランジスタの平面、及び断面を示す図。 本発明の一態様であるトランジスタの電気測定結果を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であ
れば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈
されるものではない。
以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用
いる場合がある。なお、図面において示す構成要素、すなわち層や領域等の厚さ、幅、相
対的な位置関係等は、実施の形態において説明する上で明確性のために誇張して示される
場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
また、本明細書等において、窒化酸化シリコン膜とは、窒素と、酸素と、シリコンと、
を成分として含有し、且つ、窒素の含有量が酸素の含有量よりも多い膜である。また、酸
化窒化シリコン膜とは、酸素と、窒素と、シリコンと、を成分として含有し、且つ、酸素
の含有量が窒素の含有量よりも多い膜である。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いること
ができるものとする。
(実施の形態1)
本実施の形態では、半導体装置の一形態を、図1(A)、及び図1(B)を用いて説明
する。本実施の形態では、酸化物半導体膜を有する半導体装置の断面図を示す。
図1(A)に示す半導体装置は、基板102と、基板102上に形成された下地絶縁膜
104と、下地絶縁膜104上に形成されたゲート電極106と、下地絶縁膜104、及
びゲート電極106上に形成された窒化酸化シリコン膜108と、窒化酸化シリコン膜1
08上に形成された酸化窒化シリコン膜110と、酸化窒化シリコン膜110上に形成さ
れた金属酸化膜112と、金属酸化膜112上に形成された酸化物半導体膜114と、を
有する。
また、窒化酸化シリコン膜108と、酸化窒化シリコン膜110と、金属酸化膜112
と、によりゲート絶縁膜130を構成している。
また、酸化窒化シリコン膜110は、窒化酸化シリコン膜108よりも膜厚が薄い。窒
化酸化シリコン膜108は、段差部等において、酸化窒化シリコン膜110よりも被覆性
が良い。すなわち、下方に形成されたゲート電極106の凹凸を段切れなく覆うことがで
きる。また、窒化酸化シリコン膜108は、酸化窒化シリコン膜110よりも誘電率が高
いため、酸化シリコン膜単層または酸化窒化シリコン膜単層と同等の静電容量を得るのに
必要な膜厚を大きくすることができる。すなわち、酸化窒化シリコン膜110よりも、窒
化酸化シリコン膜108を厚く形成することができる。
金属酸化膜112は、酸化物半導体膜114を構成する元素の一つと同族の12族、1
3族元素若しくは13族元素と同様の性質を示す3族元素を含む材料で形成する。例えば
、酸化物半導体膜114がインジウム及び亜鉛の酸化物を含む酸化物半導体材料である場
合、金属酸化膜112は亜鉛と同じ族に属する元素、すなわち12族元素でなる絶縁性の
金属酸化膜、またはインジウムと同じ族に属する元素、すなわち13族元素、若しくは1
3族元素と同様の性質を示す3族元素でなる絶縁性の金属酸化膜を用いることが好ましい
。3族元素としてランタン系の元素、例えばセリウムやガドリニウムを用いると良い。金
属酸化膜112として酸化アルミニウム膜、酸化ガリウム膜、酸化亜鉛膜は好適な一例と
して選択することができる。
また、金属酸化膜112は、特に膜密度が3.2g/cm以上、更に好ましくは3.
6g/cm以上の酸化アルミニウム膜を用いるとよい。金属酸化膜112として、酸化
アルミニウム膜を用い、当該酸化アルミニウム膜の膜密度を上記数値とすることで、外部
からの水分、及び水素の侵入を抑制することができる。
すなわち、本実施の形態においては、金属酸化膜112は、酸化窒化シリコン膜110
の表面に付着した吸着水分、または金属酸化膜112の下方に形成された酸化窒化シリコ
ン膜110、及び窒化酸化シリコン膜108内に含有された水素と、を当該金属酸化膜1
12上に形成された酸化物半導体膜114内への侵入を抑制することができる。
また、窒化酸化シリコン膜108、酸化窒化シリコン膜110、金属酸化膜112、酸
化物半導体膜114の順で構成することで、各界面での相性が良く、界面特性が非常に優
れている。このように窒化酸化シリコン膜108から金属酸化膜112まで段階的な膜構
成とすることで、しきい値電圧が低く、絶縁耐圧が高く、且つ酸化物半導体膜との界面特
性が優れた良質なゲート絶縁膜130を形成することができる。また、窒化酸化シリコン
膜108、及び酸化窒化シリコン膜110は、従来までのシリコン系半導体材料で用いて
いた膜構成、プロセス条件、または生産装置等を利用できるため好ましい。
また、酸化物半導体膜114が金属酸化膜112上に形成されることによって、酸化物
半導体膜114の結晶性が向上するため好ましい。例えば、酸化窒化シリコン膜110と
酸化物半導体膜114が、接してゲート絶縁膜を形成した場合においては、酸化窒化シリ
コン膜110は、酸化物半導体膜114と異種の材料であるため、酸化物半導体膜114
の界面近傍で結晶化の阻害要因になりえる。一方、金属酸化膜112は、酸化物半導体膜
114と同族に属する元素であるため、酸化物半導体膜114の界面近傍においても結晶
化を阻害しない。
次に、図1(B)の半導体装置について説明を行う。
図1(B)に示す半導体装置は、図1(A)に示す半導体装置にソース電極、及びドレ
イン電極を形成し、トランジスタを形成し、当該トランジスタ上に保護膜を形成した構成
となる。
図1(B)に示す半導体装置は、基板102と、基板102上に形成された下地絶縁膜
104と、下地絶縁膜104上に形成されたゲート電極106と、下地絶縁膜104、及
びゲート電極106上に形成された窒化酸化シリコン膜108と、窒化酸化シリコン膜1
08上に形成された酸化窒化シリコン膜110と、酸化窒化シリコン膜110上に形成さ
れた金属酸化膜112と、金属酸化膜112上に形成された酸化物半導体膜114と、金
属酸化膜112、及び酸化物半導体膜114上に形成されたソース電極116と、金属酸
化膜112、及び酸化物半導体膜114上に形成されたドレイン電極118と、酸化物半
導体膜114、ソース電極116、及びドレイン電極118上に形成された保護膜120
と、を有する。
また、窒化酸化シリコン膜108と、酸化窒化シリコン膜110と、金属酸化膜112
と、によりゲート絶縁膜130を構成している。
また、基板102、下地絶縁膜104、ゲート電極106、窒化酸化シリコン膜108
、酸化窒化シリコン膜110、金属酸化膜112、酸化物半導体膜114、ソース電極1
16、及びドレイン電極118により、トランジスタ150が形成されている。
なお、トランジスタ150のゲート絶縁膜130は、図1(A)に示した構成と同様で
あり、先の記載を参酌することで形成できる。
また、ソース電極116、及びドレイン電極118は、トランジスタ150のソース電
極、及びドレイン電極として機能する。本実施の形態においては、ソース電極116、及
びドレイン電極118として、チタンと、アルミニウムと、チタンの積層膜を用いること
ができる。融点の低いアルミニウム膜を、融点の高いチタン膜と、で上下を挟む構成とす
ることで、耐熱性の高いソース電極116、及びドレイン電極118とすることができる
保護膜120は、酸化物半導体膜114に水、水素が侵入しない構成が望ましい。また
、保護膜120は、酸化物半導体膜114に酸素を供給することができると好ましく、例
えば、保護膜120としては、化学量論的組成を超える酸素を含有した酸化シリコン膜等
を用いると好適である。化学量論的組成を超える酸素を含有した酸化シリコン膜により、
酸化物半導体膜114へ酸素を供給可能とし、酸化物半導体膜114の酸素欠損の発生を
防ぐことができる。
以上のように、本実施の形態に示す酸化物半導体を用いた半導体装置において、ゲート
絶縁膜を窒化酸化シリコン膜、酸化窒化シリコン膜、及び金属酸化膜により構成する。ま
た、酸化物半導体膜は、金属酸化膜と接しているため、界面特性が良い。また、金属酸化
膜は、下方からの水、水素等の不純物を酸化物半導体膜に拡散するのを抑制することがで
きる。したがって、酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜
を提供できる。
また、ゲート絶縁膜の構成として、窒化酸化シリコン膜及び酸化窒化シリコン膜を用い
ることにより、現在実用化されている量産技術からの膜構成、プロセス条件、または生産
装置等の変更が少なく、半導体装置に安定した電気特性を付与し、信頼性の高い半導体装
置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態においては、実施の形態1の図1(A)に示した半導体装置、及び図1(
B)に示した半導体装置の作製方法について、図2、及び図3を用いて説明を行う。なお
、図1で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。
まず、基板102上に下地絶縁膜104を形成し、下地絶縁膜104上にゲート電極1
06を形成する(図2(A)参照)。
基板102としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウ
ムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板102は、第8世
代(2160mm×2460mm)、第9世代(2400mm×2800mm、または2
450mm×3050mm)、第10世代(2950mm×3400mm)等のマザーガ
ラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅
に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、60
0℃以下、好ましくは450℃以下、さらに好ましくは350℃以下とすることが望まし
い。
下地絶縁膜104は、PE−CVD法またはスパッタリング法を用いて50nm以上6
00nm以下の膜厚で、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シ
リコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜か
ら選ばれた一層またはこれらの積層膜を用いる。下地絶縁膜104により、基板102側
からの不純物の侵入を抑制することができる。なお、下地絶縁膜104が不要な場合、例
えば、基板102の表面吸着した水分、及び基板102に含有する水分が少ない場合には
、下地絶縁膜104を設けない構成としてもよい。
次に、下地絶縁膜104上に、導電膜を形成した後、フォトリソグラフィ工程、及びエ
ッチング工程によりゲート電極106を形成する(図2(A)参照)。ゲート電極106
は、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミ
ニウム、銅、ネオジム、及びスカンジウム等の金属材料、または、これらを含む合金材料
を用いて、単層、または積層して形成することができる。
次に、下地絶縁膜104、及びゲート電極106上に窒化酸化シリコン膜108、及び
酸化窒化シリコン膜110を形成する(図2(B)参照)。
窒化酸化シリコン膜108と、酸化窒化シリコン膜110は、PE−CVD装置を用い
て、真空中で連続して形成することができる。窒化酸化シリコン膜108と、酸化窒化シ
リコン膜110を真空中で連続して形成することで、界面に不純物が混入するのを抑制す
ることができる。
窒化酸化シリコン膜108、及び酸化窒化シリコン膜110は、例えば、SiH、N
O、NH、N等のガスを用いて形成することができる。また、窒化酸化シリコン膜
108は、酸化窒化シリコン膜110よりも膜厚が厚い方が望ましい。
窒化酸化シリコン膜108を酸化窒化シリコン膜110よりも膜厚を厚くすることで、
ゲート電極106の段差部等による凹凸の被覆性を向上させることができる。また、上記
構成とすることで、酸化シリコン膜単層または酸化窒化シリコン膜単層と同等の静電容量
を得るのに必要な膜厚が、大きくなり、絶縁耐圧の低下を抑制することができる。
次に、窒化酸化シリコン膜108、及び酸化窒化シリコン膜110が形成された基板1
02に対して、加熱処理を行う。
なお、加熱処理としては、電気炉、もしくは抵抗発熱体などの発熱体からの熱伝導また
は熱輻射によって、被処理物を加熱する装置を用いることができる。例えば、GRTA(
Gas Rapid Thermal Anneal)装置、LRTA(Lamp Ra
pid Thermal Anneal)装置等のRTA(Rapid Thermal
Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタル
ハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ
、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱す
る装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温の
ガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反
応しない不活性気体が用いられる。
加熱処理温度は、基板102として、マザーガラスを用いた場合、処理温度が高く、処
理時間が長いと大幅に収縮するため、200℃以上450℃以下、さらに好ましくは、2
50℃以上350℃以下である。
なお、加熱処理を行うことで、窒化酸化シリコン膜108と、酸化窒化シリコン膜11
0膜中の水、水素等の不純物を除去することができる。また、当該加熱処理により、膜中
の欠陥密度を低減することができる。窒化酸化シリコン膜108、及び酸化窒化シリコン
膜110は、ゲート絶縁膜の一部として機能するため、膜中の不純物、または膜中の欠陥
密度が低減することにより、半導体装置の信頼性が向上する。例えば、半導体装置の信頼
性試験の一つである光負バイアスストレス試験における半導体装置の劣化を抑制させるこ
とができる。
また、上記加熱処理は、のちに形成される金属酸化膜112の成膜前処理として、行っ
てもよい。例えば、窒化酸化シリコン膜108、及び酸化窒化シリコン膜110を形成後
、スパッタリング装置の予備加熱室で、真空中で加熱処理を行った後、金属酸化膜112
、及び酸化物半導体膜113を形成してもよい。
また、上記加熱処理は、複数回行ってもよい。例えば、窒化酸化シリコン膜108、及
び酸化窒化シリコン膜110形成後、電気炉等により窒素雰囲気中で加熱処理を行い、そ
の後、スパッタリング装置の予備加熱室で、真空中で加熱処理を行った後、金属酸化膜1
12、及び酸化物半導体膜113を形成してもよい。
次に、酸化窒化シリコン膜110上に、金属酸化膜112、及び酸化物半導体膜113
を形成する(図2(C)参照)。
金属酸化膜112、及び酸化物半導体膜113は、マルチチャンバー構造のスパッタリ
ング装置を用いて、真空中で連続して形成することができる。
なお、金属酸化膜112成膜前に加熱処理を行う場合、マルチチャンバー構造のスパッ
タリング装置を用いることで、加熱処理、金属酸化膜112の成膜、及び酸化物半導体膜
113の成膜を、真空中で連続して行うことができる。
また、金属酸化膜112は、酸化物半導体膜113に接するため、酸化物半導体膜11
3を構成する元素の一つと同族の元素を含む材料で形成することが好ましい。例えば、イ
ンジウム及び亜鉛の酸化物を含む酸化物半導体膜113である場合、亜鉛と同じ族に属す
る元素、すなわち12族元素でなる絶縁性の金属酸化膜、またはインジウムと同じ族に属
する元素、すなわち13族元素、若しくは13族元素と同様の性質を示す3族元素でなる
絶縁性の金属酸化膜112を用いることが好ましい。例えば、酸化物半導体膜113がI
n−Ga−Zn系酸化物膜である場合、金属酸化膜112は、Ga−Zn系酸化物膜とす
ることができる。また、3族元素としてランタン系の元素、例えばセリウムやガドリニウ
ムの酸化膜を用いると良い。金属酸化膜112として酸化アルミニウム膜、酸化ガリウム
膜、酸化亜鉛膜は好適な一例として選択することができる。
金属酸化膜112は、スパッタリング法にて、金属酸化物ターゲット、または金属ター
ゲットを用いて形成することができる。スパッタリング時の雰囲気としては、不活性ガス
雰囲気、酸素ガス雰囲気、不活性ガスと酸素ガスの混合ガス雰囲気等で行うことができる
。また、スパッタリング法には、スパッタリング用電源に高周波電源を用いるRFスパッ
タリング法、直流電源を用いるDCスパッタリング法、交流電源を用いるACスパッタリ
ング法等がある。また、さらにパルス的にバイアスを与えるパルスDCスパッタリング法
もある。金属酸化膜112は、RFスパッタリング法、ACスパッタリング法を用いるこ
とで、緻密な膜が形成できるので好適である。また、金属酸化膜112を形成する際に、
基板を加熱することで、緻密な膜が形成できるので好適である。
また、金属酸化膜112、及び酸化物半導体膜113の形成工程において、金属酸化膜
112、及び酸化物半導体膜113に水素、または水がなるべく含まれないようにするた
めに、金属酸化膜112を形成するための前処理として、スパッタリング装置の予備加熱
室、すなわち真空中で、酸化窒化シリコン膜110が形成された基板102の加熱処理を
行い、基板102、及び酸化窒化シリコン膜110に吸着した水素、水などの不純物を脱
離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好
ましい。
酸化物半導体膜113としては、少なくともインジウム(In)あるいは亜鉛(Zn)
を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物を用いた
トランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加え
てガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn)
を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有すること
が好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ましい
。また、スタビライザーとしてチタン(Ti)を有することが好ましい。また、スタビラ
イザーとしてジルコニウム(Zr)を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム
(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウ
ム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホ
ルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、
ルテチウム(Lu)のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体膜113として、酸化インジウム、酸化スズ、酸化亜鉛、二元系
金属の酸化物であるIn−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Z
n−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、三
元系金属の酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する)、In−A
l−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga
−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−
Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Z
n系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn
系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系
酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸
化物、In−Lu−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系
酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−S
n−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系
酸化物を用いることができる。
なお、ここで、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを主成分と
して有する酸化物という意味であり、InとGaとZnの比率は問わない。また、Inと
GaとZn以外の金属元素が入っていてもよい。
また、酸化物半導体膜113として、InMO(ZnO)(m>0、且つ、mは整
数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoか
ら選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、In
SnO(ZnO)(n>0、且つ、nは整数)で表記される材料を用いてもよい。
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)あるいはIn:
Ga:Zn=2:2:1(=2/5:2/5:1/5)の原子比のIn−Ga−Zn系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1
:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1
/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の
原子比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性(移動度、しきい値、ばらつき等)
に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、
キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等
を適切なものとすることが好ましい。
例えば、In−Sn−Zn系酸化物では比較的容易に高い移動度が得られる。しかしな
がら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を下げることにより移動度を上
げることができる。
なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:c(a+b
+c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+
C=1)の酸化物の組成の近傍であるとは、a、b、cが、(a−A)+(b−B)
+(c−C)≦rを満たすことをいう。rとしては、例えば、0.05とすればよい
。他の酸化物でも同様である。
酸化物半導体膜113は単結晶でも、非単結晶でもよい。後者の場合、アモルファスで
も、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非ア
モルファスでもよい。
アモルファス状態の酸化物半導体膜は、比較的容易に平坦な表面を得ることができるた
め、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較
的高い移動度を得ることができる。
また、結晶性を有する酸化物半導体膜では、よりバルク内欠陥を低減することができ、
表面の平坦性を高めればアモルファス状態の酸化物半導体膜以上の移動度を得ることがで
きる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体膜を形成することが
好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下の
表面上に形成するとよい。
酸化物半導体膜113として、結晶を含み、結晶性を有する酸化物半導体膜(結晶性酸
化物半導体膜)を用いることができる。結晶性酸化物半導体膜における結晶状態は、結晶
軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
例えば、結晶性酸化物半導体膜として、CAAC−OS(C Axis Aligne
d Crystalline Oxide Semiconductor)膜を用いるこ
とができる。
CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS
膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、
当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また
、透過型電子顕微鏡(TEM:Transmission Electron Micr
oscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境
界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダ
リーともいう)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移
動度の低下が抑制される。
CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三
角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状また
は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸
およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、
85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−
5°以上5°以下の範囲も含まれることとする。
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CA
AC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被
形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、C
AAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非
晶質化することもある。
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形
成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。
なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、ま
たは成膜後に加熱処理などの結晶化処理を行うことにより形成される。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
酸化物半導体膜113として、CAAC−OS膜を適用する場合、該CAAC−OS膜
を得る方法としては、三つ挙げられる。一つ目は、成膜温度を100℃以上450℃以下
、更に好ましくは150℃以上400℃以下として酸化物半導体膜の成膜を行い、表面に
概略垂直にc軸配向させる方法である。二つ目は、酸化物半導体膜を薄い膜厚で成膜した
後、200℃以上700℃以下の熱処理を行い、表面に概略垂直にc軸配向させる方法で
ある。三つ目は、一層目として薄い膜厚で成膜した後、200℃以上700℃以下の熱処
理を行い、二層目の成膜を行い、表面に概略垂直にc軸配向させる方法である。
また、CAAC−OS膜は、例えば、多結晶である酸化物半導体スパッタリング用ター
ゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットに
イオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa−b面から劈
開し、a−b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として
剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持し
たまま基板に到達することで、CAAC−OS膜を成膜することができる。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好まし
くは200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、
平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり
、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100
体積%とする。
なお、酸化物半導体膜113として、CAAC−OS膜以外の結晶性を有する酸化物半
導体膜(単結晶または微結晶)を成膜する場合には、成膜温度は特に限定されない。
また、酸化物半導体膜113は、エネルギーギャップが2.8eV乃至3.2eVであ
り、シリコンのエネルギーギャップ1.1eVと比較して大きい。また、酸化物半導体膜
113の真性キャリア密度は、10−9/cmであり、シリコンの真性キャリア密度の
1011/cmと比較して極めて小さい。
酸化物半導体膜113の多数キャリア(電子)は、上述の真性キャリア密度とすること
で、実用的な動作温度で熱的に励起されるキャリアが存在しないため、トランジスタのソ
ースから流れるキャリアのみとすることができる。また、チャネル形成領域を完全空乏化
することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能であ
る。酸化物半導体膜113を用いたトランジスタのオフ電流は、室温において、10yA
/μm以下、85℃〜95℃においても、1zA/μm以下となり、極めて小さい。
また、本実施の形態においては、酸化物半導体膜113の下地膜として金属酸化膜11
2が設けられている。酸化物半導体膜113と同族の金属酸化膜112を設けることによ
り、酸化物半導体膜113の結晶性を高めることができる。特に、酸化物半導体膜113
と金属酸化膜112との界面付近の結晶性を高めることができる。例えば、酸化物半導体
膜113の下地膜が酸化窒化シリコン膜の場合、酸化物半導体膜113と酸化窒化シリコ
ン膜の界面にて結晶性が低下する場合がある。しかし、本実施の形態では、酸化物半導体
膜113の下地膜が金属酸化膜であるため、酸化物半導体膜113の結晶性を向上させる
ことができ、好適である。
また、金属酸化膜112は、特に膜密度が3.2g/cm以上、更に好ましくは3.
6g/cm以上の酸化アルミニウム膜を用いるとよい。金属酸化膜112として、酸化
アルミニウム膜を用い、当該酸化アルミニウム膜の膜密度を上記数値とすることで、外部
からの水、及び水素の侵入を抑制することができる。
すなわち、本実施の形態においては、金属酸化膜112は、酸化窒化シリコン膜110
の表面に付着した吸着水分、または金属酸化膜112の下方に形成された酸化窒化シリコ
ン膜110、及び窒化酸化シリコン膜108内に含有された水素と、を当該金属酸化膜1
12上に形成された酸化物半導体膜114内への侵入を抑制することができる。
酸化物半導体膜113の膜厚は、1nm以上200nm以下(好ましくは15nm以上
30nm以下)とし、スパッタリング法、MBE(Molecular Beam Ep
itaxy)法、CVD法、パルスレーザ堆積法、ALD(Atomic Layer
Deposition)法等を適宜用いることができる。また、酸化物半導体膜113は
、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態
で成膜を行うスパッタ装置を用いて成膜してもよい。
なお、酸化物半導体膜113は、成膜時に酸素が多く含まれるような条件(例えば、酸
素100%の雰囲気下でスパッタリング法により成膜を行うなど)で成膜して、酸素を多
く含む(好ましくは酸化物半導体膜113が結晶状態における化学量論的組成に対し、酸
素の含有量が過剰な領域が含まれている)膜とすることが好ましい。
酸化物半導体膜113をスパッタリング法で作製するためのターゲットとしては、例え
ば、組成として、In:Ga:ZnO=1:1:2[mol比]の金属酸化
物ターゲットを用い、In−Ga−Zn−O膜を成膜する。また、このターゲットの材料
及び組成に限定されず、例えば、In:Ga:ZnO=1:1:1[mol
比]の金属酸化物ターゲットを用いてもよい。
また、酸化物半導体膜113を上述した金属酸化物ターゲットを用いて形成した場合、
ターゲットの組成と、基板上に形成される薄膜の組成と、が異なる場合がある。例えば、
In:Ga:ZnO=1:1:1[mol比]の金属酸化物ターゲットを用
いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜113の組成は、In
:Ga:ZnO=1:1:0.6〜0.8[mol比]となる場合がある。こ
れは、酸化物半導体膜113を成膜中において、ZnOが昇華する、またはIn
Ga、ZnOの各成分のスパッタリングレートが異なるためだと考えられる。
したがって、所望の組成の薄膜を形成したい場合においては、予め金属酸化物ターゲッ
トの組成を調整する必要がある。例えば、薄膜である酸化物半導体膜113の組成を、I
:Ga:ZnO=1:1:1[mol比]とする場合においては、金属酸
化物ターゲットの組成を、In:Ga:ZnO=1:1:1.5[mol比
]とすればよい。すなわち、金属酸化物ターゲットのZnOの含有量を予め多くすればよ
い。ただし、ターゲットの組成は、上記数値に限定されず、成膜条件や、形成される薄膜
の組成により適宜調整することができる。また、金属酸化物ターゲットのZnOの含有量
を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。
また、金属酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以
上99.9%以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜
した酸化物半導体膜113は緻密な膜とすることができる。
酸化物半導体膜113を、成膜する際に用いるスパッタリングガスは水素、水、水酸基
又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
スパッタリング装置の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(H
O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気さ
れるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
また、本実施の形態においては、金属酸化膜112と、酸化物半導体膜113と、を大
気開放せずに連続的に形成することができる。金属酸化膜112と酸化物半導体膜113
とを大気に暴露せずに真空中で連続して形成することにより、金属酸化膜112の表面に
水素や水などの不純物が吸着することを防止することができる。したがって、金属酸化膜
112と酸化物半導体膜113との界面を清浄に保つことができる。
また、酸化物半導体膜113に、過剰な水素(水や水酸基を含む)を除去(脱水化また
は脱水素化)するための加熱処理を行ってもよい。加熱処理の温度は、300℃以上70
0℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行
うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体膜113に対して窒素雰囲気下450℃において1時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas
Rapid Thermal Anneal)装置、LRTA(Lamp Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal Ann
eal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置で
ある。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには
、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない
不活性気体が用いられる。
例えば、加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基板を
入れ、数分間加熱した後、基板を不活性ガス中から出すGRTAを行ってもよい。
その後、酸化物半導体膜113に対して、フォトリソグラフィ工程、及びエッチング工
程を行い、島状の酸化物半導体膜114を形成する(図3(A)参照)。この段階で図1
(A)に示す半導体装置が形成される。
また、窒化酸化シリコン膜108、酸化窒化シリコン膜110、及び金属酸化膜112
により、ゲート絶縁膜130が構成されている。
なお、脱水化又は脱水素化のための加熱処理は、酸化物半導体膜113の形成後、島状
の酸化物半導体膜114の形成後、(後に形成される)ソース電極116、及びドレイン
電極118の形成後であれば、どのタイミングで行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、
水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、または
ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上好まし
くは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.
1ppm以下)とすることが好ましい。
また、加熱処理で酸化物半導体膜114を加熱した後、同じ炉に高純度の酸素ガス、高
純度の一酸化二窒素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー
分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃
)以下、好ましくは1ppm以下、より好ましくは10ppb以下の空気)を導入しても
よい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。
または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、6N以上好ま
しくは7N以上(即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を1ppm以下
、好ましくは0.1ppm以下)とすることが好ましい。酸素ガス又は一酸化二窒素ガス
の作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少し
てしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化
物半導体膜114を高純度化及びI型(真性)化することができる。
次に金属酸化膜112、及び酸化物半導体膜114上に導電膜を形成し、当該導電膜を
フォトリソグラフィ工程、及びエッチング工程を行い、ソース電極116、及びドレイン
電極118を形成し、トランジスタ150を形成する。(図3(B)参照)。
ソース電極116、及びドレイン電極118に用いる導電膜としては、例えば、Al、
Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、または上述した元素
を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等
を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方
にTi、Mo、Wなどの高融点金属膜、またはそれらの金属窒化物膜(窒化チタン膜、窒
化モリブデン膜、窒化タングステン膜)を積層させた構成としても良い。
次に、酸化物半導体膜114、ソース電極116、及びドレイン電極118上に保護膜
120を形成する(図3(C)参照)。
保護膜120としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シ
リコン、酸化ハフニウム、酸化アルミニウム等の無機材料を用いることができる。なお、
これらの材料で形成される絶縁膜を複数積層させてもよい。
また、保護膜120としては、特に化学量論的組成を超える酸素を含有した酸化シリコ
ン膜等を用いると好適である。化学量論的組成を超える酸素を含有した酸化シリコン膜に
より、酸化物半導体膜114へ酸素の供給を可能とし、酸化物半導体膜114の酸素欠損
の発生を防ぐことができる。
なお、保護膜120上にトランジスタ150の凹凸を低減するために、さらに平坦化絶
縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド系樹脂、アクリル樹脂、ベン
ゾシクロブテン系樹脂、等の有機材料を用いることができる。
以上の工程により、図1(B)に示した半導体装置を作製することができる。
以上のように、本実施の形態に示す酸化物半導体を用いた半導体装置において、ゲート
絶縁膜を窒化酸化シリコン膜、酸化窒化シリコン膜、及び金属酸化膜により構成する。ま
た、酸化物半導体膜は、金属酸化膜と接しているため、界面特性が良い。また、金属酸化
膜は、下方からの水、水素等の不純物を酸化物半導体膜に拡散するのを抑制することがで
きる。したがって、酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜
を提供できる。
また、金属酸化膜と、酸化物半導体膜と、を大気に暴露せずに真空中で連続して形成す
ることにより、金属酸化膜と酸化物半導体膜との界面を清浄に保つことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
実施の形態1で例示したトランジスタを用いて表示機能を有する半導体装置(表示装置
ともいう)を作製することができる。また、トランジスタを含む駆動回路の一部または全
体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図4(A)において、第1の基板401上に設けられた画素部402を囲むようにして
、シール材405が設けられ、第2の基板406によって封止されている。図4(A)に
おいては、第1の基板401上のシール材405によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆
動回路404、信号線駆動回路403が実装されている。また別途形成された信号線駆動
回路403と、走査線駆動回路404または画素部402に与えられる各種信号及び電位
は、FPC(Flexible printed circuit)418a、及びFP
C418bから供給されている。
図4(B)、及び図4(C)において、第1の基板401上に設けられた画素部402
と、走査線駆動回路404とを囲むようにして、シール材405が設けられている。また
画素部402と、走査線駆動回路404の上に第2の基板406が設けられている。よっ
て画素部402と、走査線駆動回路404とは、第1の基板401とシール材405と第
2の基板406とによって、表示素子と共に封止されている。図4(B)、及び図4(C
)においては、第1の基板401上のシール材405によって囲まれている領域とは異な
る領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号
線駆動回路403が実装されている。図4(B)、及び図4(C)においては、別途形成
された信号線駆動回路403と、走査線駆動回路404または画素部402に与えられる
各種信号及び電位は、FPC418から供給されている。
また、図4(B)、及び図4(C)においては、信号線駆動回路403を別途形成し、
第1の基板401に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の
一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(C
hip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape
Automated Bonding)方法などを用いることができる。図4(A)は、
COG方法により信号線駆動回路403、走査線駆動回路404を実装する例であり、図
4(B)は、COG方法により信号線駆動回路403を実装する例であり、図4(C)は
、TAB方法により信号線駆動回路403を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むIC等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープも
しくはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板
が設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実
装されたモジュールも全て表示装置に含むものとする。
また、第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有
しており、実施の形態1で例示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子
(発光表示素子ともいう)、を用いることができる。発光素子は、電流または電圧によっ
て輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro
Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的
作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図5、及び図6を用いて説明する。図5、及び図6は、
図4(B)に示す破線Q−Rにおける断面図に相当する。
図5、及び図6に示すように、半導体装置は接続端子電極層415及び端子電極層41
6を有しており、接続端子電極層415及び端子電極層416はFPC418が有する端
子と異方性導電膜419を介して、電気的に接続されている。
接続端子電極層415は、第1の電極層430と同じ導電膜から形成され、端子電極層
416は、トランジスタ410、及びトランジスタ411のソース電極層、及びドレイン
電極層と同じ導電膜で形成されている。
また、第1の基板401上に設けられた画素部402と、走査線駆動回路404は、ト
ランジスタを複数有しており、図5、及び図6では、画素部402に含まれるトランジス
タ410と、走査線駆動回路404に含まれるトランジスタ411とを例示している。図
5では、トランジスタ410、及びトランジスタ411上には保護膜420が設けられ、
図6ではさらに、保護膜424、保護膜421が設けられている。なお、絶縁膜423は
下地膜として機能する下地絶縁膜である。
本実施の形態では、トランジスタ410、トランジスタ411として、実施の形態1で
示したトランジスタを適用することができる。
トランジスタ410、及びトランジスタ411は高純度化し、酸素欠損の形成を抑制し
た酸化物半導体膜を有するトランジスタである。よって、トランジスタ410、及びトラ
ンジスタ411は、電気的特性変動が抑制されており、電気的に安定である。
また、トランジスタ410、及びトランジスタ411は、ゲート絶縁膜が、窒化酸化シ
リコン膜、酸化窒化シリコン膜、及び金属酸化膜により構成されている。また、酸化物半
導体膜は、金属酸化膜と接しているため、界面特性が良い。また、金属酸化膜は、外部か
らの水、水素等の不純物を酸化物半導体膜に拡散するのを抑制することができる。よって
、トランジスタ410、及びトランジスタ411は、電気的特性変動が抑制されており、
電気的に安定である。
このように、図5、及び図6で示す本実施の形態の半導体装置として、トランジスタ4
10、及びトランジスタ411を用いることで信頼性の高い半導体装置を提供することが
できる。
また、本実施の形態では、絶縁膜上において駆動回路用のトランジスタ411の酸化物
半導体膜のチャネル形成領域と重なる位置に導電層が設けられている例である。しかし、
この構成に限定されず、導電層を設けない構成としてもよい。導電層を酸化物半導体膜の
チャネル形成領域と重なる位置に設けることによって、BT試験前後におけるトランジス
タ411のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位
がトランジスタ411のゲート電極層と同じでもよいし、異なっていても良く、第2のゲ
ート電極層として機能させることもできる。また、導電層の電位がGND、0V、或いは
フローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(薄膜トランジス
タを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有
する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電
気的な特性が変動することを防止することができる。なお、当該導電層はトランジスタ4
11と重畳するような広範囲に設けてもよい。これによりさらなる静電遮蔽機能の向上が
見込まれる。
画素部402に設けられたトランジスタ410は表示素子と電気的に接続し、表示パネ
ルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を
用いることができる。
図5に表示素子として液晶素子を用いた液晶表示装置の例を示す。図5において、表示
素子である液晶素子413は、第1の電極層430、第2の電極層431、及び液晶層4
08を含む。なお、液晶層408を挟持するように配向膜として機能する絶縁層432、
絶縁膜433が設けられている。第2の電極層431は第2の基板406側に設けられ、
第1の電極層430と第2の電極層431とは液晶層408を介して積層する構成となっ
ている。
また、スペーサ435は、絶縁膜を選択的にエッチングすることで得られる柱状のスペ
ーサであり、液晶層408の膜厚(セルギャップ)を制御するために設けられている。な
お球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組
成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい
。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によ
って引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や
破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能とな
る。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的
な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いる
トランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的であ
る。
また、液晶材料の固有抵抗は、1×10Ω・cm以上であり、好ましくは1×10
Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明
細書における固有抵抗の値は、20℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の
大きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度且つ酸素欠損の
形成を抑制した酸化物半導体膜を有するトランジスタを用いることにより、各画素におけ
る液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量
を設ければ充分である。
本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する
トランジスタは、オフ状態における電流値(オフ電流値)を低くすることができる。よっ
て、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み
間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため
、消費電力を抑制する効果を奏する。
また、本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を
有するトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能であ
る。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、
画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを
同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等
により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減する
ことができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで
、高画質な画像を提供することができる。
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−
Plane−Switching)モード、FFS(Fringe Field Swi
tching)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated
Birefringence)モード、FLC(Ferroelectric Liqu
id Crystal)モード、AFLC(AntiFerroelectric Li
quid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、MVA(Multi−Domain Vertical Alignment
)モード、PVA(Patterned Vertical Alignment)モー
ド、ASVモードなどを用いることができる。また、VA型の液晶表示装置にも適用する
ことができる。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する
方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に
対して液晶分子が垂直方向を向く方式である。また、画素(ピクセル)をいくつかの領域
(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメ
イン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反
射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(R
は赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す
)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお
、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光
素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材
料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機
EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに
分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明
する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。
そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り
出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側
の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用
することができる。
図6に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子
453は、画素部402に設けられたトランジスタ410と電気的に接続している。なお
発光素子453の構成は、第1の電極層430、電界発光層452、第2の電極層431
の積層構造であるが、示した構成に限定されない。発光素子453から取り出す光の方向
などに合わせて、発光素子453の構成は適宜変えることができる。
隔壁451は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第1の電極層430上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。
電界発光層452は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子453に酸素、水素、水、二酸化炭素等が浸入しないように、第2の電極層4
31及び隔壁451上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒
化酸化シリコン膜、DLC膜等を形成することができる。また、第1の基板401、第2
の基板406、及びシール材405によって封止された空間には充填材454が設けられ
密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護
フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージン
グ(封入)することが好ましい。
充填材454としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル樹脂、ポ
リイミド系樹脂、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)または
EVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を
用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)
、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ
り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、図5、及び図6において、第1の基板401、第2の基板406としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、FRP(Fiberglas
s−Reinforced Plastics)板、PVF(ポリビニルフルオライド)
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
本実施の形態では、保護膜420として酸化シリコン膜を用い、保護膜424として酸
化アルミニウム膜を用いる。保護膜420、保護膜424はスパッタリング法やPE−C
VD法によって形成することができる。
酸化物半導体膜上に保護膜424として設けられた酸化アルミニウム膜は、水素、水な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高い
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素
、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体膜を構成する主成分材
料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、保護膜420として酸化物半導体膜と接して設けられた酸化シリコン膜は、酸素
を酸化物半導体膜へ供給する機能を有する。よって、保護膜420は酸素を多く含む酸化
絶縁膜が好ましい。
トランジスタ410、及びトランジスタ411は、高純度化し、酸素欠損の形成を抑制
した酸化物半導体膜を有する。また、トランジスタ410、及びトランジスタ411は、
ゲート絶縁膜として、窒化酸化シリコン膜、酸化窒化シリコン膜、及び金属酸化膜により
構成されている。このようなゲート絶縁膜の構成とすることで、特性変動が抑制されてお
り、電気的に安定である。
また、平坦化絶縁膜として機能する保護膜421は、アクリル樹脂、ポリイミド系樹脂
、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ樹脂等の、耐熱性を有する有
機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させる
ことで、保護膜421を形成してもよい。
保護膜421の形成法は、特に限定されず、その材料に応じて、スパッタリング法、S
OG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法等)、
印刷法(スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カー
テンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画
素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対し
て透光性とする。
表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、
対向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及
び電極層のパターン構造によって透光性、反射性を選択すればよい。
第1の電極層430、第2の電極層431は、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、ITO、インジウム亜鉛酸化物、酸化ケイ素を
添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いること
ができる。
また、第1の電極層430、第2の電極層431はタングステン(W)、モリブデン(
Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb
)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン
(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又
はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができ
る。
また、第1の電極層430、第2の電極層431として、導電性高分子(導電性ポリマ
ーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては
、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまた
はその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若し
くはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘導
体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態1で示したトランジスタを適用することで、様々な機能を有す
る半導体装置を提供することができる。
(実施の形態4)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョ
ン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともい
う)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について
図7を用いて説明する。
図7(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体300
2、表示部3003、キーボード3004などによって構成されている。上記実施の形態
のいずれかで示した半導体装置を表示部3003に適用することにより、信頼性の高いノ
ート型のパーソナルコンピュータとすることができる。
図7(B)は、携帯情報端末(PDA)であり、本体3021には表示部3023と、
外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用
の付属品としてスタイラス3022がある。上記実施の形態のいずれかで示した半導体装
置を表示部3023に適用することにより、信頼性の高い携帯情報端末(PDA)とする
ことができる。
図7(C)は、電子書籍の一例を示している。例えば、電子書籍は、筐体2701およ
び筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸
部2711により一体とされており、該軸部2711を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組
み込まれている。表示部2705および表示部2707は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば右側の表示部(図7(C)では表示部2705)に文章を表示し、左側の
表示部(図7(C)では表示部2707)に画像を表示することができる。上記実施の形
態のいずれかで示した半導体装置を表示部2705、表示部2707に適用することによ
り、信頼性の高い電子書籍とすることができる。表示部2705として半透過型、又は反
射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太陽
電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしてもよい。
なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点があ
る。
また、図7(C)では、筐体2701に操作部などを備えた例を示している。例えば、
筐体2701において、電源2721、操作キー2723、スピーカー2725などを備
えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成
としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書
籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能
である。
図7(D)は、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成さ
れている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォ
ン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子
2808などを備えている。また、筐体2800には、携帯電話の充電を行う太陽電池セ
ル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体28
01内部に内蔵されている。上記実施の形態のいずれかで示した半導体装置を表示パネル
2802に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル2802はタッチパネルを備えており、図7(D)には映像表示され
ている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能で
ある。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、
図7(D)のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図7(E)は、デジタルビデオカメラであり、本体3051、表示部(A)3057、
接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056な
どによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部(A
)3057、表示部(B)3055に適用することにより、信頼性の高いデジタルビデオ
カメラとすることができる。
図7(F)は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体96
01に表示部9603が組み込まれている。表示部9603により、映像を表示すること
が可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を
示している。上記実施の形態のいずれかで示した半導体装置を表示部9603に適用する
ことにより、信頼性の高いテレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体9601が備える操作スイッチや、別体のリモコン操
作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力す
る情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一
般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通
信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信
者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
本実施例においては、本発明の一態様として、用いることのできる金属酸化膜の一例と
して、酸化アルミニウム膜について評価を行った。図8乃至13を用いて説明を行う。な
お、評価方法としては、X線反射率測定法(XRR:X−Ray Reflectome
try)と、二次イオン質量分析法(SIMS:Secondary Ion Mass
Spectrometry)と、昇温脱離ガス分光法(TDS:Thermal De
sorption Spectrometry)を用いた。
まず、XRR測定による評価を示す。XRR測定で用いたサンプルの構造を図8(A)
、及び図8(B)に示す。
図8(A)、及び図8(B)に示すサンプルは、ガラス基板502上に、金属酸化膜5
12aと、金属酸化膜512bをそれぞれ形成した。
金属酸化膜512aは、スパッタリング装置を用いて酸化アルミニウム膜を形成した。
金属酸化膜512aの形成条件としては、基板温度は室温とし、O=50sccm(O
=100%)、電力6kW(DC−Pulse電源、Pulse=300kHz)、圧
力0.6Pa、膜厚100nmとした。なお、スパッタリングターゲットとしては、金属
アルミニウムターゲットを用いた。
金属酸化膜512bは、スパッタリング装置を用いて酸化アルミニウム膜を形成した。
金属酸化膜512bの形成条件としては、基板温度は150℃とし、O=300scc
m(O=100%)、電力30kW(AC電源)、圧力0.7Pa、膜厚100nmと
した。なお、スパッタリングターゲットとしては、金属アルミニウムターゲットを用いた
図8(A)に示す構造を有するサンプルをサンプル1、図8(B)に示す構造を有する
サンプルをサンプル2とし、XRR測定により、各酸化アルミニウム膜の膜密度を評価し
た。なお、XRR測定は、各サンプルの面内を3点測定した。また、酸化アルミニウム膜
の組成を、理想的な組成であるAl(Z/A=0.4882(Z=原子番号、A=
質量数))として用い、算出した。
測定結果を図9に示す。図9より、サンプル1については、酸化アルミニウム膜の膜密
度が約3.0g/cmであり、サンプル2については、酸化アルミニウム膜の膜密度が
約3.8g/cmであった。
次に、SIMS分析による評価を示す。SIMS分析に用いたサンプルの構造を図10
(A)、及び図10(B)に示す。
図10(A)、及び図10(B)に示す評価用サンプルは、ガラス基板502上に酸化
シリコン膜504a、及び酸化シリコン膜504bをそれぞれ形成し、酸化シリコン膜5
04a、及び酸化シリコン膜504b上に、金属酸化膜513a、及び金属酸化膜513
bをそれぞれ形成した。なお、図10(A)に示す構造を有するサンプルをサンプル3、
図10(B)に示す構造を有するサンプルをサンプル4とした。
酸化シリコン膜504aの形成条件として、スパッタリング法を用い、基板温度200
℃とし、O=300sccm(O=100%)、電力6kW(DC−Pulse電源
、Pulse=300kHz)、圧力0.4Pa、膜厚100nmとした。
酸化シリコン膜504bの形成条件として、スパッタリング法を用い、基板温度200
℃とし、O=300sccm(O=100%)、電力6kW(DC−Pulse電源
、Pulse=300kHz)、圧力0.4Pa、膜厚400nmとした。
金属酸化膜513aは、スパッタリング装置を用いて酸化アルミニウム膜を形成した。
金属酸化膜513aの形成条件としては、基板温度は室温とし、O=50sccm(O
=100%)、電力6kW(DC−Pulse電源、Pulse=300kHz)、圧
力0.6Pa、膜厚50nmとした。なお、スパッタリングターゲットとしては、金属ア
ルミニウムターゲットを用いた。
金属酸化膜513bは、スパッタリング装置を用いて酸化アルミニウム膜を形成した。
金属酸化膜513bの形成条件としては、基板温度は150℃とし、O=300scc
m(O=100%)、電力30kW(AC電源)、圧力0.7Pa、膜厚100nmと
した。なお、スパッタリングターゲットとしては、金属アルミニウムターゲットを用いた
なお、金属酸化膜513a、及び金属酸化膜513bの酸化アルミニウム膜の膜密度は
、それぞれ、3.0g/cm、3.8g/cmとした。
上述したサンプル3、及びサンプル4の構造を表1に示す。
Figure 2018157224
表1に示す、サンプル3、及びサンプル4について、プレッシャークッカー試験(PC
T:Pressure Cooker Test)を行った。本実施例ではPCT試験と
して、温度130℃、湿度85%、HO(水):DO(重水)=3:1(体積比)雰
囲気、2.3気圧(0.23MPa)の条件でサンプル3、及びサンプル4を100時間
保持した。
PCT試験後のサンプル3、及びサンプル4のSIMS分析を行い、膜中の水素(H)
原子、及び重水素(D)原子の濃度測定を行った。サンプル3、及びサンプル4の評価結
果を、それぞれ図11(A)、及び図11(B)に示す。
なお、SIMS分析は、その測定原理上、試料表面近傍や、材質が異なる膜との積層界
面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中におけ
る水素(H)原子、及び重水素(D)原子濃度の厚さ方向の分布を、SIMSで分析する
場合、対象となる膜の存在する範囲において、極端な変動が無く、ほぼ一定の強度が得ら
れる領域における平均値を採用する。
図11(A)より、サンプル3の酸化シリコン膜504aの膜中の水素(H)原子、及
び重水素(D)原子の濃度は、それぞれ、1.4×1021atoms/cm、2.9
×1020atoms/cmであった。
図11(B)より、サンプル4の酸化シリコン膜504bの膜中の水素(H)原子、及
び重水素(D)原子の濃度は、それぞれ、2.2×1019atoms/cm、検出下
限以下であった。なお、本実施例におけるSIMS分析の重水素(D)原子濃度の検出下
限は、1.0×1016atoms/cmである。
なお、本実施例のSIMS分析結果は、すべて酸化シリコン膜の標準試料により定量し
た結果を示している。
図11より、酸化アルミニウム膜の膜密度が約3.0g/cmのサンプル3において
は、水素(H)原子、及び重水素(D)原子が酸化アルミニウム膜を通過し、酸化シリコ
ン膜中に拡散していることがわかる。一方、酸化アルミニウム膜の膜密度が約3.8g/
cmのサンプル4においては、水素(H)原子、及び重水素(D)原子が酸化アルミニ
ウム膜中で拡散を抑制していることがわかる。水素(H)原子、及び重水素(D)原子と
もに、酸化アルミニウム膜の30nm付近で急激に濃度低下が見られることより、サンプ
ル3同様に酸化アルミニウム膜の膜厚が50nmとしても、水素(H)原子、及び重水素
(D)原子を抑制できると示唆している。
以上のように酸化アルミニウム膜の膜密度により水素(H)原子、及び重水素(D)原
子に対し、バリア性が異なることが確認された。
次に、TDS分析による評価を示す。TDS分析に用いたサンプルの構造を図12(A
)、及び図12(B)に示す。
図12(A)に示すサンプルは、ガラス基板502上に、窒化シリコン膜505を形成
した。図12(B)に示すサンプルは、ガラス基板502上に、窒化シリコン膜505を
形成し、窒化シリコン膜505上に金属酸化膜514として酸化アルミニウム膜を形成し
た。
窒化シリコン膜505の成膜条件は、PE−CVD装置を用いて、基板温度220℃、
SiH=270sccm、H=4000sccm、NO=2700sccm、膜厚
100nmとした。
金属酸化膜514は、スパッタリング装置を用い酸化アルミニウム膜を形成した。酸化
アルミニウム膜の成膜条件は、基板温度は150℃とし、O=100sccm(O
100%)、電力30kW(AC電源)、圧力0.7Pa、膜厚100nmとした。
なお、図12(A)に示す構造を有するサンプルをサンプル5、図12(B)に示す構
造を有するサンプルをサンプル6とし、サンプル5、及びサンプル6のTDS分析を行っ
た。なお、TDS分析は、各サンプルを真空容器内で加熱し、昇温中に各サンプルから発
生するガス成分を四重極質量分析計で検出する。検出されるガス成分は、m/z(質量/
電荷)のイオン強度で区別される。なお、本実施例では、m/z=2のイオン強度を水素
(H)、m/z=18のイオン強度を水(HO)として同定した。図13(A)に各
サンプルのm/z=2(H)のTDSスペクトルを、図13(B)にm/z=18(H
O)のTDSスペクトルを、それぞれ示す。なお、図13(A)において、横軸が基板
温度(℃)を、縦軸がm/z=2のイオン強度(任意単位)を、それぞれ表す。また、図
13(B)において、横軸が基板温度(℃)を、縦軸がm/z=18のイオン強度(任意
単位)を、それぞれ表す。
図13(A)より、サンプル5については、350℃付近にピークを有し、水素(H
)の検出が確認される。この検出は、窒化シリコン膜505膜中に含有されたHと考え
られる。一方、サンプル6については、測定範囲内では、概ねフラットな検出分布となっ
ており、顕著な水素(H)の検出は認められない。窒化シリコン膜505膜中に含有さ
れたHは、金属酸化膜514により、外部への放出を抑制した結果であると考えられる
図13(B)より、サンプル5、及びサンプル6ともに、50℃〜100℃付近にH
Oのピークを有するが、このピークは、サンプル表面に付着している吸着水分と考えられ
る。また、サンプル5とサンプル6を比較した場合、サンプル6の方が、サンプル5より
もHOの検出量が少ない。金属酸化膜514を最表面とすることが、表面に付着する吸
着水分が減少する可能性が示唆される。
以上のように、窒化シリコン膜の上方に金属酸化膜を形成することで、窒化シリコン膜
中に水、水素等を含有していても、当該金属酸化膜により、放出を抑制することが確認さ
れた。
本実施例では、本発明の一形態である半導体装置の作製方法により得られた、トランジ
スタの電気特性について説明する。
本実施例におけるトランジスタの構造を図14(A)、及び図14(B)を用いて説明
を行う。なお、図14(A)はトランジスタの平面図を示し、図14(B)は、図14(
A)に示す破線X−Yの断面図に相当する。また、図14(A)において、構成要素の一
部(例えば、ゲート絶縁膜、保護膜など)は、図面の煩雑を避けるために省略している。
図14(A)、及び図14(B)に示すトランジスタ650は、基板602と、下地絶
縁膜604と、ゲート電極606と、窒化酸化シリコン膜608と、酸化窒化シリコン膜
610と、金属酸化膜612と、酸化物半導体膜614と、ソース電極616と、ドレイ
ン電極618と、を有する。また、トランジスタ650を覆うように、保護膜620a、
及び保護膜620bが形成されている。
また、窒化酸化シリコン膜608と、酸化窒化シリコン膜610と、金属酸化膜612
と、によりゲート絶縁膜630を構成している。
図14(B)を用いて、トランジスタ650の作製方法について以下説明を行う。
基板602として0.7mmのガラス基板を用い、基板602上に下地絶縁膜604を
形成した。下地絶縁膜604は、窒化シリコン膜を100nmと、窒化シリコン膜上に酸
化シリコン膜150nmの積層構造とした。
次に、下地絶縁膜604上に導電膜を成膜し、フォトリソグラフィ工程、及びエッチン
グ工程を行い、ゲート電極606を形成した。ゲート電極606としては、スパッタリン
グ装置を用い、タングステン膜を100nmとした。
次に、下地絶縁膜604、及びゲート電極606上に窒化酸化シリコン膜608、及び
酸化窒化シリコン膜610を形成した。窒化酸化シリコン膜608、及び酸化窒化シリコ
ン膜610は、PE−CVD装置を用い、真空中で連続して形成した。なお、窒化酸化シ
リコン膜608の形成条件としては、SiH=270sccm、NH=2700sc
cm、N=4000sccm、NO=500sccm、圧力200Pa、基板温度3
00℃、電力2kW(RF電源(周波数:27MHz))、電極と基板間距離15mm、
膜厚325nmとした。また、酸化窒化シリコン膜610の形成条件としては、SiH
/NO=90/9000sccm、圧力80Pa、基板温度300℃、電力1kW(R
F電源(周波数:27MHz))、電極と基板間距離15mm、膜厚50nmとした。
次に、ベーク炉を用いて窒素雰囲気下、350℃にて1時間の第1の熱処理を行った。
次に、酸化窒化シリコン膜610上に、金属酸化膜612と酸化物半導体膜614を真
空中で連続して形成した。
なお、金属酸化膜612は、スパッタリング装置を用い、酸化アルミニウム膜を成膜し
た。
金属酸化膜612の形成条件としては、基板温度は150℃とし、O=300sccm
(O=100%)、電力30kW(AC電源)、圧力0.7Pa、膜厚50nmとした
。なお、スパッタリングターゲットとしては、金属アルミニウムターゲットを用いた。
なお、金属酸化膜612は、実施例1のサンプル4で示した酸化アルミニウム膜と同様
の膜であり、その膜密度は、3.8g/cmである。
また、酸化物半導体膜614は、スパッタリング装置にて、IGZOターゲット(In
:Ga:ZnO=1:1:2[mol比])を用い、基板温度170℃、圧
力0.6Pa、電力5kW(AC電源)の条件で成膜した。なお、酸化物半導体膜の膜厚
は35nmとした。
次に、酸化物半導体膜にフォトリソグラフィ工程、及びエッチング工程を行い、酸化物
半導体膜を加工し、酸化物半導体膜614を形成した。
次に、ベーク炉を用いて窒素雰囲気下、350℃にて1時間の第2の熱処理を行い、続
けてベーク炉を用いて窒素と酸素雰囲気下、350℃にて1時間の第3の熱処理を行った
次に、金属酸化膜612、及び酸化物半導体膜614上に導電膜を成膜し、フォトリソ
グラフィ工程、及びエッチング工程を行い、ソース電極616、及びドレイン電極618
を形成した。ソース電極616、及びドレイン電極618は、チタン、アルミニウム、チ
タンの3層の積層構造とし、それぞれの膜厚は、100nm、400nm、100nmと
した。
次に、ベーク炉を用いて窒素雰囲気下、300℃にて1時間の第4の熱処理を行い、続
けて保護膜620aを形成した。保護膜620aは、スパッタリング装置を用い、酸化シ
リコン膜を形成した。酸化シリコン膜の形成条件としては、Siターゲットを用い、基板
温度は室温とし、酸素300sccm、圧力0.7Pa、膜厚400nmとした。
次に、保護膜620a上に保護膜620bを形成した。保護膜620bは、スピン塗布
法によりアクリル樹脂を形成し、その膜厚は1.5μmとした。
その後、ベーク炉を用いて窒素雰囲気下、250℃にて1時間の第5の熱処理を行った
以上の工程によりトランジスタ650を形成した。なお、本実施例のトランジスタ65
0は、チャネル長(L)=3μm、チャネル幅(W)=3μmで形成した。
上記により得られた本発明の一態様であるトランジスタ650の電気測定を行った。ト
ランジスタ650の電気測定結果を図15に示す。
なお、図15に示す電気測定結果において、実線は、トランジスタのソース電極とドレ
イン電極間の電圧(Vd)を10Vとし、ゲート電圧(Vg)を−15Vから15Vまで
、0.25V間隔で変化させた際のドレイン電流(Id)−ゲート電圧(Vg)を示して
おり、破線は、トランジスタのソース電極とドレイン電極間の電圧(Vd)を10Vとし
、ゲート電圧(Vg)を−15Vから15Vまで、0.25V間隔で変化させた際の電界
効果移動度(μFE)を示している。
図15より、本実施例のトランジスタ650は、ソース電極とドレイン電極間の電圧(
Vd)を10Vとし、ゲート電圧(Vg)を−15Vから15Vの飽和領域での最大の電
界効果移動度(μFE)は、7.5cm/Vsであった。また、Vg=0Vにて、ノー
マリオフのトランジスタであることが確認された。
上述の通り、本実施例のトランジスタ650は、移動度が高く、ノーマリオフのトラン
ジスタであることがわかった。
本実施例は、他の実施の形態、または他の実施例と適宜組み合わせて実施することがで
きる。
102 基板
104 下地絶縁膜
106 ゲート電極
108 窒化酸化シリコン膜
110 酸化窒化シリコン膜
112 金属酸化膜
113 酸化物半導体膜
114 酸化物半導体膜
116 ソース電極
118 ドレイン電極
120 保護膜
130 ゲート絶縁膜
150 トランジスタ
401 基板
402 画素部
403 信号線駆動回路
404 走査線駆動回路
405 シール材
406 基板
408 液晶層
410 トランジスタ
411 トランジスタ
413 液晶素子
415 接続端子電極層
416 端子電極層
419 異方性導電膜
420 保護膜
421 保護膜
423 絶縁膜
424 保護膜
430 電極層
431 電極層
432 絶縁層
433 絶縁膜
435 スペーサ
451 隔壁
452 電界発光層
453 発光素子
454 充填材
502 ガラス基板
504a 酸化シリコン膜
504b 酸化シリコン膜
505 窒化シリコン膜
512a 金属酸化膜
512b 金属酸化膜
513a 金属酸化膜
513b 金属酸化膜
514 金属酸化膜
602 基板
604 下地絶縁膜
606 ゲート電極
608 窒化酸化シリコン膜
610 酸化窒化シリコン膜
612 金属酸化膜
614 酸化物半導体膜
616 ソース電極
618 ドレイン電極
620a 保護膜
620b 保護膜
630 ゲート絶縁膜
650 トランジスタ
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカー
2800 筐体
2801 筐体
2802 表示パネル
2803 スピーカー
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2810 太陽電池セル
2811 外部メモリスロット
3001 本体
3002 筐体
3003 表示部
3004 キーボード
3021 本体
3022 スタイラス
3023 表示部
3024 操作ボタン
3025 外部インターフェイス
3051 本体
3053 接眼部
3054 操作スイッチ
3056 バッテリー
9601 筐体
9603 表示部
9605 スタンド

Claims (3)

  1. ゲート電極と、
    前記ゲート電極上の酸化窒化シリコン層と、
    前記酸化窒化シリコン層上の酸化アルミニウム層と、
    前記酸化アルミニウム層上の酸化物半導体層と、を有し、
    前記酸化物半導体層は、Inと、Gaと、Znと、を有し、
    前記酸化物半導体層は、結晶性を有する、ことを特徴とする半導体装置。
  2. 請求項1において、
    前記酸化物半導体層は、c軸が前記酸化物半導体層の被形成面の法線ベクトル、または表面の法線ベクトルに平行な方向に揃う、ことを特徴とする半導体装置。
  3. 請求項1または請求項2において、
    前記酸化物半導体層上の酸化シリコン層を有する、ことを特徴とする半導体装置。
JP2018112770A 2011-08-19 2018-06-13 半導体装置 Withdrawn JP2018157224A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011179660 2011-08-19
JP2011179660 2011-08-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017078076A Division JP6356303B2 (ja) 2011-08-19 2017-04-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2018157224A true JP2018157224A (ja) 2018-10-04

Family

ID=47711997

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012177276A Active JP6128775B2 (ja) 2011-08-19 2012-08-09 半導体装置
JP2017078076A Active JP6356303B2 (ja) 2011-08-19 2017-04-11 半導体装置
JP2018112770A Withdrawn JP2018157224A (ja) 2011-08-19 2018-06-13 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012177276A Active JP6128775B2 (ja) 2011-08-19 2012-08-09 半導体装置
JP2017078076A Active JP6356303B2 (ja) 2011-08-19 2017-04-11 半導体装置

Country Status (4)

Country Link
US (1) US9064853B2 (ja)
JP (3) JP6128775B2 (ja)
KR (2) KR20130020877A (ja)
TW (1) TWI541897B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013183001A (ja) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2014165404A (ja) * 2013-02-26 2014-09-08 Toshiba Corp 半導体装置及びその製造方法
KR101446703B1 (ko) * 2013-04-03 2014-10-07 한국화학연구원 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2015109424A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、及び該半導体装置に用いるエッチング溶液
US20150179446A1 (en) * 2013-12-20 2015-06-25 Lg Display Co., Ltd. Methods for Forming Crystalline IGZO Through Processing Condition Optimization
KR101451928B1 (ko) * 2014-04-03 2014-10-23 연세대학교 산학협력단 다층형 금속 산화물 박막을 갖는 반도체 소자 및 박막 트랜지스터, 그리고 그 제조 방법
WO2015189731A1 (en) 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
WO2016067585A1 (ja) * 2014-10-29 2016-05-06 株式会社Joled 薄膜半導体装置、有機el表示装置及び薄膜半導体装置の製造方法
KR20160053001A (ko) 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
US10396210B2 (en) 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
JP7078354B2 (ja) * 2016-05-04 2022-05-31 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP6985812B2 (ja) * 2016-05-04 2021-12-22 株式会社半導体エネルギー研究所 トランジスタの作製方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194201A (ja) * 2000-01-12 2001-07-19 Denso Corp センサ及びその製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2010041686A1 (ja) * 2008-10-08 2010-04-15 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2011155249A (ja) * 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006229185A (ja) 2005-01-19 2006-08-31 Sharp Corp 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100986173B1 (ko) * 2008-05-09 2010-10-07 한국과학기술연구원 박막 트랜지스터
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
WO2010125986A1 (en) * 2009-05-01 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011161875A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
US8803164B2 (en) * 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194201A (ja) * 2000-01-12 2001-07-19 Denso Corp センサ及びその製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2010041686A1 (ja) * 2008-10-08 2010-04-15 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2011155249A (ja) * 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
JP6356303B2 (ja) 2018-07-11
KR20190091433A (ko) 2019-08-06
KR102110716B1 (ko) 2020-05-13
US20130043466A1 (en) 2013-02-21
KR20130020877A (ko) 2013-03-04
JP2017157845A (ja) 2017-09-07
JP6128775B2 (ja) 2017-05-17
US9064853B2 (en) 2015-06-23
JP2013062495A (ja) 2013-04-04
TW201320189A (zh) 2013-05-16
TWI541897B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
JP6356303B2 (ja) 半導体装置
JP2018067721A (ja) 半導体装置
JP6619482B2 (ja) トランジスタ
JP6276819B2 (ja) 半導体装置の作製方法
JP5277354B2 (ja) 半導体装置
KR102055239B1 (ko) 반도체 장치, 반도체 장치를 갖는 표시 장치, 반도체 장치를 갖는 전자 기기, 및 반도체 장치의 제작 방법
JP2019149579A (ja) 半導体装置の作製方法
JP6284973B2 (ja) 半導体装置の作製方法
JP6212583B2 (ja) 半導体装置
JP2017041649A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200401