TWI541897B - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI541897B
TWI541897B TW101129536A TW101129536A TWI541897B TW I541897 B TWI541897 B TW I541897B TW 101129536 A TW101129536 A TW 101129536A TW 101129536 A TW101129536 A TW 101129536A TW I541897 B TWI541897 B TW I541897B
Authority
TW
Taiwan
Prior art keywords
film
oxide
oxide semiconductor
metal oxide
semiconductor device
Prior art date
Application number
TW101129536A
Other languages
English (en)
Other versions
TW201320189A (zh
Inventor
野村昌史
岡崎健一
宮本敏行
羽持貴士
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201320189A publication Critical patent/TW201320189A/zh
Application granted granted Critical
Publication of TWI541897B publication Critical patent/TWI541897B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導體裝置及半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、半導體電路及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。作為其他材料，氧化物半導體受到關注。
例如，已公開了作為用於電晶體的半導體薄膜使用電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(例如，參照專利文獻1)。
另一方面，作為影響到電晶體的性能的膜，除了半導體薄膜以外，還可以舉出閘極絕緣膜。作為閘極絕緣膜被要求的性能，例如可以舉出低的臨界電壓、高的絕緣耐壓、與半導體薄膜之間的良好的介面特性等。當將矽類半導體材料用作半導體薄膜時，使用與矽類半導體材料之間的介面特性良好的氧化矽膜。
另外，已公開了：在將矽類半導體材料用作半導體薄膜的情況下，頂閘極結構的電晶體中，層疊氧化矽膜和氮化矽膜的閘極絕緣膜(例如，參照專利文獻2)。
因為在層疊氮化矽膜和氧化矽膜的閘極絕緣膜中可以將其介電常數高於氧化矽膜的介電常數的氮化矽膜用於閘極絕緣膜的一部分，所以與氧化矽膜單層結構的閘極絕緣膜相比，可以增大獲得同等的靜電電容所需要的厚度。藉由增大閘極絕緣膜的厚度，可以提高閘極絕緣膜的絕緣耐壓。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2006-229185號公報
在進行使用氧化物半導體的半導體裝置的大量生產(以下，簡稱為量產)的情況下，當考慮到開發成本及開發速度時，較佳的是：能夠利用現在被實用化的量產技術的將非晶矽或多晶矽等矽類半導體材料用作半導體薄膜的膜結構、製程條件或生產裝置等。
但是，氧化物半導體的載子產生機制與矽類半導體材料的載子產生機制大不相同，該氧化物半導體特有的物性極大地影響到電晶體的特性或電晶體的可靠性。
尤其是，當將矽類半導體材料用作半導體薄膜的半導體裝置的閘極絕緣膜應用於使用氧化物半導體的半導體裝置時，閘極絕緣膜不充分滿足與該氧化物半導體之間的介面特性。因此，在使用氧化物半導體的半導體裝置中，被希望更優良的閘極絕緣膜的開發。
鑒於上述問題，本發明的一個方式的目的之一是提供一種在使用氧化物半導體的半導體裝置中具有更優良的閘極絕緣膜的半導體裝置。另外，本發明的一個方式的目的之一是提供一種與現在被實用化的量產技術的膜結構、製程條件或生產裝置等之間的差異小，對半導體裝置賦予穩定的電特性，且可靠性高的半導體裝置。此外，本發明的一個方式的目的之一是提供該半導體裝置的製造方法。
在包括氧化物半導體膜的半導體裝置中，作為與氧化物半導體膜接觸的基底膜設置金屬氧化膜。金屬氧化膜使用包含屬於與構成氧化物半導體膜的元素同一族的元素的材料形成。因為金屬氧化膜與氧化物半導體膜之間的介面包含屬於同一族的元素，所以其介面特性非常穩定。另外，金屬氧化膜可以抑制來自外部的水、氫的侵入。
另外，在包括氧化物半導體膜的半導體裝置中，當構成底閘極結構的電晶體時，氧化物半導體膜的基底膜用作閘極絕緣膜。就是說，藉由作為氧化物半導體膜的基底膜設置金屬氧化膜，能夠提供介面特性非常穩定的更優良的閘極絕緣膜。以下示出更詳細的說明。
本發明的一個方式是一種半導體裝置，包括：閘極電極；形成在閘極電極上的閘極絕緣膜；以及設置在閘極絕緣膜上的氧化物半導體膜，其中，閘極絕緣膜包括：氮氧化矽膜；形成在氮氧化矽膜上的氧氮化矽膜；以及形成在 氧氮化矽膜上的金屬氧化膜，並且，以與金屬氧化膜上接觸的方式形成氧化物半導體膜。
藉由按氮氧化矽膜、氧氮化矽膜、金屬氧化膜、氧化物半導體膜的順序層疊而構成閘極絕緣膜，可以實現各介面的搭配良好且介面特性非常優良的結構。如此，藉由採用從氮氧化矽膜到金屬氧化膜的疊層結構，可以形成臨界電壓低，絕緣耐壓高，且與氧化物半導體膜之間的介面特性良好的優質的閘極絕緣膜。另外，氮氧化矽膜及氧氮化矽膜可以利用在習知的矽類半導體材料中使用的膜結構、製程條件或生產裝置，所以是較佳的。
另外，藉由氧化物半導體膜形成在金屬氧化膜上，該氧化物半導體膜的結晶性得到提高，所以是較佳的。例如，當以氧氮化矽膜與氧化物半導體膜接觸的方式形成閘極絕緣膜時，因為氧氮化矽膜是與氧化物半導體膜不同種類的材料，所以有可能成為在與氧化物半導體膜之間的介面附近阻礙結晶化的主要原因。另一方面，因為金屬氧化膜包含屬於與氧化物半導體膜同一族的元素，所以在與氧化物半導體膜之間的介面附近也不阻礙結晶化。
另外，在上述結構中，也可以還具有氧化物半導體膜上的源極電極和汲極電極或氧化物半導體膜、源極電極和汲極電極上的保護膜。
另外，在上述結構中，金屬氧化膜是氧化鋁膜，氧化鋁膜的膜密度較佳為3.2g/cm3以上，更佳地為3.6g/cm3以上。
藉由作為金屬氧化膜使用氧化鋁膜，且將該氧化鋁膜的膜密度設定為上述數值，可以抑制形成於下方的氮氧化矽膜或氧氮化矽膜所包含的水、氫的透過。換言之，金屬氧化膜可以抑制來自下方的水、氫侵入到形成在該金屬氧化膜上的氧化物半導體膜中。
另外，本發明的其他一個方式是一種半導體裝置的製造方法，包括：在玻璃基板上形成閘極電極的製程；在閘極電極上形成氮氧化矽膜的製程；在氮氧化矽膜上形成氧氮化矽膜的製程；在形成氧氮化矽膜之後進行加熱處理的製程；在氧氮化矽膜上形成金屬氧化膜的製程；以及在金屬氧化膜上形成氧化物半導體膜的製程，其中，在真空中連續形成氮氧化矽膜和氧氮化矽膜，並且，在真空中連續形成金屬氧化膜和氧化物半導體膜。
藉由在真空中連續形成氮氧化矽膜和氧氮化矽膜，可以抑制雜質混入到介面。另外，藉由在真空中連續形成金屬氧化膜和氧化物半導體膜，可以抑制雜質混入到介面，並且，藉由進行加熱形成氧化物半導體膜，可以使該氧化物半導體膜從與金屬氧化膜之間的介面結晶化。
另外，本發明的其他一個方式是一種半導體裝置的製造方法，包括：在玻璃基板上形成閘極電極的製程；在閘極電極上形成氮氧化矽膜的製程；在氮氧化矽膜上形成氧氮化矽膜的製程；在形成氧氮化矽膜之後進行加熱處理的製程；在氧氮化矽膜上形成金屬氧化膜的製程；在金屬氧化膜上形成氧化物半導體膜的製程；在氧化物半導體膜上 形成源極電極和汲極電極的製程；以及在形成源極電極和汲極電極之後形成保護膜的製程，其中，在真空中連續形成氮氧化矽膜和氧氮化矽膜，並且，在真空中連續形成金屬氧化膜和氧化物半導體膜。
另外，在上述各結構中，氮氧化矽膜的厚度較佳大於氧氮化矽膜的厚度。
藉由將氮氧化矽膜的厚度設定為大於氧氮化矽膜的厚度，可以提高閘極電極的臺階部等所導致的凹凸的覆蓋性。另外，藉由採用上述結構，獲得與氧化矽膜單層或氧氮化矽膜單層同等的靜電電容所需要的厚度變大，可以抑制絕緣耐壓的降低。
另外，在上述各結構中，氧化物半導體膜較佳為包含選自銦、鋅、鎵、鋯、錫、釓、鈦和鈰的氧化物中的至少一種。尤其較佳為是包含銦和鋅中的一方的氧化物。
此外，在上述各結構中，金屬氧化膜較佳為包含選自鋁、鋅和鎵的氧化物中的至少一種。
另外，在上述各結構中，較佳在氮氛圍下或真空中，以200℃以上且450℃以下的溫度進行加熱處理。注意，在本說明書等中，真空中是指至少比大氣壓減壓的狀態，例如可以是指1.0×10-1Pa以下。
本發明的一個方式能夠提供一種在使用氧化物半導體的半導體裝置中具有更優良的閘極絕緣膜的半導體裝置。另外，能夠提供一種與現在被實用化的量產技術的膜結構、製程條件或生產裝置等之間的差異小，對半導體裝置 賦予穩定的電特性，且可靠性高的半導體裝置。此外，能夠提供該半導體裝置的製造方法。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易理解一個事實就是其方式和詳細內容可以被變換為各種形式。另外，本發明不應該被解釋為僅限於以下所示的實施方式的記載內容。
在以下所說明的實施方式中，有時在不同圖式之間共同使用相同的參考符號來表示相同的部分。另外，在各實施方式的說明中，為了明確起見，有時誇大表示圖式所示的各構成要素，即，層或區域等的厚度、幅度以及相對位置關係等。
此外，在本說明書等中，“電極”或“佈線”不在功能上限定這些構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
另外，在本說明書等中，氮氧化矽膜是指作為成分含有氮、氧和矽且氮含量多於氧含量的膜。此外，氧氮化矽膜是指作為成分含有氧、氮和矽且氧含量多於氮含量的膜。
此外，在採用極性不同的電晶體的情況或在電路工作中電流方向發生變化的情況等下，“源極”和“汲極”的 功能有時互相調換。因此，在本說明書等中，可以互相調換地使用“源極”和“汲極”。
實施方式1
在本實施方式中，參照圖1A及圖1B對半導體裝置的一個方式進行說明。在本實施方式中，示出具有氧化物半導體膜的半導體裝置的剖面圖。
圖1A所示的半導體裝置包括：基板102；形成在基板102上的基底絕緣膜104；形成在基底絕緣膜104上的閘極電極106；形成在基底絕緣膜104和閘極電極106上的氮氧化矽膜108；形成在氮氧化矽膜108上的氧氮化矽膜110；形成在氧氮化矽膜110上的金屬氧化膜112；以及形成在金屬氧化膜112上的氧化物半導體膜114。
另外，由氮氧化矽膜108、氧氮化矽膜110和金屬氧化膜112構成閘極絕緣膜130。
此外，氧氮化矽膜110的厚度小於氮氧化矽膜108的厚度。在臺階部等中，氮氧化矽膜108的覆蓋性比氧氮化矽膜110的覆蓋性良好。就是說，可以以不發生斷開的方式覆蓋形成於下方的閘極電極106的凹凸。另外，因為氮氧化矽膜108的介電常數高於氧氮化矽膜110的介電常數，所以可以增大獲得與氧化矽膜單層或氧氮化矽膜單層同等的靜電電容所需要的厚度。就是說，可以將氮氧化矽膜108的厚度設定為大於氧氮化矽膜110的厚度。
金屬氧化膜112使用包含與構成氧化物半導體膜114 的元素之一同一族的12族、13族元素或呈現與13族元素相同的性質的3族元素的材料形成。例如，當氧化物半導體膜114是包含銦及鋅的氧化物的氧化物半導體材料時，作為金屬氧化膜112，較佳為使用由屬於與鋅同一族的元素，即12族元素構成的絕緣金屬氧化膜或者由屬於與銦同一族的元素，即13族元素或呈現與13族元素相同的性質的3族元素構成的絕緣金屬氧化膜。作為包含在金屬氧化膜112中的3族元素，較佳為使用鑭類元素諸如鈰、釓。作為金屬氧化膜112的較佳的一個例子，可以選擇氧化鋁膜、氧化鎵膜、氧化鋅膜。
另外，尤其是，金屬氧化膜112較佳為使用膜密度為3.2g/cm3以上，更佳地為3.6g/cm3以上的氧化鋁膜。藉由作為金屬氧化膜112使用氧化鋁膜，且將該氧化鋁膜的膜密度設定為上述數值，可以抑制來自外部的水分及氫的侵入。
就是說，在本實施方式中，金屬氧化膜112可以抑制附著到氧氮化矽膜110的表面的吸附水分或包含在形成於金屬氧化膜112的下方的氧氮化矽膜110及氮氧化矽膜108中的氫侵入到形成在該金屬氧化膜112上的氧化物半導體膜114中。
另外，藉由按氮氧化矽膜108、氧氮化矽膜110、金屬氧化膜112、氧化物半導體膜114的順序構成，可以實現各介面的搭配良好且介面特性非常優良的結構。如此，藉由採用從氮氧化矽膜108到金屬氧化膜112的疊層結 構，能夠形成臨界電壓低，絕緣耐壓高，且與氧化物半導體膜之間的介面特性良好的優質的閘極絕緣膜130。另外，氮氧化矽膜108及氧氮化矽膜110可以利用在習知的矽類半導體材料中使用的膜結構、製程條件或生產裝置，所以是較佳的。
另外，藉由氧化物半導體膜114形成在金屬氧化膜112上，氧化物半導體膜114的結晶性得到提高，所以是較佳的。例如，當以氧氮化矽膜110與氧化物半導體膜114接觸的方式形成閘極絕緣膜時，因為氧氮化矽膜110是與氧化物半導體膜114不同種類的材料，所以有可能成為在氧化物半導體膜114的介面附近阻礙結晶化的主要原因。另一方面，因為金屬氧化膜112包含屬於與氧化物半導體膜114同一族的元素，所以在與氧化物半導體膜114之間的介面附近也不阻礙結晶化。
接著，對圖1B所示的半導體裝置進行說明。
圖1B所示的半導體裝置具有在圖1A所示的半導體裝置中形成源極電極及汲極電極，形成電晶體，並且在該電晶體上形成保護膜的結構。
圖1B所示的半導體裝置包括：基板102；形成在基板102上的基底絕緣膜104；形成在基底絕緣膜104上的閘極電極106；形成在基底絕緣膜104和閘極電極106上的氮氧化矽膜108；形成在氮氧化矽膜108上的氧氮化矽膜110；形成在氧氮化矽膜110上的金屬氧化膜112；形成在金屬氧化膜112上的氧化物半導體膜114；形成在金 屬氧化膜112和氧化物半導體膜114上形成的源極電極116；形成在金屬氧化膜112和氧化物半導體膜114上形成的汲極電極118；以及形成在氧化物半導體膜114、源極電極116和汲極電極118上的保護膜120。
另外，由氮氧化矽膜108、氧氮化矽膜110和金屬氧化膜112構成閘極絕緣膜130。
此外，由基板102、基底絕緣膜104、閘極電極106、氮氧化矽膜108、氧氮化矽膜110、金屬氧化膜112、氧化物半導體膜114、源極電極116及汲極電極118形成電晶體150。
另外，電晶體150的閘極絕緣膜130與圖1A所示的結構相同，可以參照上述記載形成。
此外，源極電極116及汲極電極118用作電晶體150的源極電極及汲極電極。在本實施方式中，作為源極電極116及汲極電極118，可以使用鈦、鋁、鈦的疊層膜。藉由採用將熔點低的鋁膜夾在熔點高的鈦膜之間的結構，可以形成耐熱性高的源極電極116及汲極電極118。
保護膜120較佳為具有水、氫不侵入到氧化物半導體膜114中的結構。另外，保護膜120較佳將氧供應到氧化物半導體膜114中，例如，作為保護膜120，較佳為使用包含超過化學計量組成的氧的氧化矽膜等。藉由使用包含超過化學計量組成的氧的氧化矽膜，可以將氧供應到氧化物半導體膜114中，可以防止在氧化物半導體膜114中發生氧缺損。
如上所述，在本實施方式所示的使用氧化物半導體的半導體裝置中，由氮氧化矽膜、氧氮化矽膜及金屬氧化膜構成閘極絕緣膜。另外，因為氧化物半導體膜與金屬氧化膜接觸，所以介面特性良好。此外，金屬氧化膜可以抑制來自下方的水、氫等雜質擴散到氧化物半導體膜中。因此，在使用氧化物半導體的半導體裝置中，能夠提供更優良的閘極絕緣膜。
另外，藉由作為閘極絕緣膜的結構使用氮氧化矽膜及氧氮化矽膜，能夠提供與現在被實用化的量產技術的膜結構、製程條件或生產裝置等之間的差異小，對半導體裝置賦予穩定的電特性，且可靠性高的半導體裝置。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式2
在本實施方式中，參照圖2A至圖3C對實施方式1的圖1A所示的半導體裝置及圖1B所示的半導體裝置的製造方法進行說明。另外，使用與圖1A和圖1B所示的符號相同的符號，而省略其重複說明。
首先，在基板102上形成基底絕緣膜104，在基底絕緣膜104上形成閘極電極106(參照圖2A)。
作為基板102，使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。從量產的觀點來看，作為基板102較佳為使用第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)或第十代 (2950mm×3400mm)等的母體玻璃。因為在處理溫度高且處理時間長的情況下母體玻璃大幅度收縮，所以當使用母體玻璃進行量產時，較佳的是，在600℃以下，較佳為450℃以下，更佳地為350℃以下的溫度下進行製程的加熱處理。
作為基底絕緣膜104，藉由PE-CVD法或濺射法使用厚度為50nm以上且600nm以下的選自氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜中的一層或它們的疊層膜來形成。藉由使用基底絕緣膜104，可以抑制來自基板102一側的雜質的侵入。另外，當不需要使用基底絕緣膜104時，例如，當附著到基板102的表面的水分及基板102所包含的水分少時，也可以採用不設置基底絕緣膜104的結構。
接著，在基底絕緣膜104上形成導電膜之後，藉由光微影製程及蝕刻製程形成閘極電極106(參照圖2A)。閘極電極106可以藉由濺射法等使用鉬、鈦、鉭、鎢、鋁、銅、釹及鈧等金屬材料或包含上述金屬材料的合金材料以單層或疊層形成。
接著，在基底絕緣膜104及閘極電極106上形成氮氧化矽膜108及氧氮化矽膜110(參照圖2B)。
氮氧化矽膜108和氧氮化矽膜110可以使用PE-CVD設備在真空中連續形成。藉由在真空中連續形成氮氧化矽膜108和氧氮化矽膜110，可以抑制雜質混入到介面。
氮氧化矽膜108及氧氮化矽膜110例如可以使用 SiH4、N2O、NH3、N2等的氣體形成。另外，氮氧化矽膜108的厚度較佳大於氧氮化矽膜110的厚度。
藉由將氮氧化矽膜108的厚度設定為大於氧氮化矽膜110的厚度，可以提高閘極電極106的臺階部等所導致的凹凸的覆蓋性。另外，藉由採用上述結構，獲得與氧化矽膜單層或氧氮化矽膜單層同等的靜電電容所需要的厚度變大，可以抑制絕緣耐壓的降低。
接著，對形成有氮氧化矽膜108及氧氮化矽膜110的基板102進行加熱處理。
另外，作為加熱處理，可以使用利用來自電爐或電阻發熱體等發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、高壓汞燈等的燈所發射的光(電磁波)的輻射對被處理物進行加熱的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。作為高溫氣體，使用氬等稀有氣體或氮等即使進行加熱處理也不與被處理物起反應的惰性氣體。
因為當作為基板102使用母板玻璃時，在處理溫度高且處理時間長的情況下母板玻璃大幅度收縮，所以將加熱處理溫度設定為200℃以上且450℃以下，更佳地設定為250℃以上且350℃以下。
另外，藉由進行加熱處理，可以去除氮氧化矽膜108和氧氮化矽膜110中的水、氫等雜質。此外，藉由該加熱處理，可以降低膜中的缺陷密度。因為氮氧化矽膜108及氧氮化矽膜110用作閘極絕緣膜的一部分，所以藉由降低膜中的雜質或膜中的缺陷密度，半導體裝置的可靠性得到提高。例如，可以抑制半導體裝置的可靠性測試之一的光負偏置壓力測試中的半導體裝置的劣化。
另外，也可以作為後面形成的金屬氧化膜112的成膜預處理進行上述加熱處理。例如，也可以在形成氮氧化矽膜108及氧氮化矽膜110之後，在濺射裝置的預熱室中，在真空中進行加熱處理，然後形成金屬氧化膜112及氧化物半導體膜113。
另外，也可以進行多次上述加熱處理。例如，也可以在形成氮氧化矽膜108及氧氮化矽膜110之後，使用電爐等在氮氛圍中進行加熱處理，然後，在濺射裝置的預熱室中，在真空中進行加熱處理，之後形成金屬氧化膜112及氧化物半導體膜113。
接著，在氧氮化矽膜110上形成金屬氧化膜112及氧化物半導體膜113(參照圖2C)。
金屬氧化膜112及氧化物半導體膜113可以藉由使用多室結構的濺射裝置，在真空中連續形成。
另外，在形成金屬氧化膜112之前進行加熱處理時，藉由使用多室結構的濺射裝置，可以在真空中連續進行加熱處理、金屬氧化膜112的成膜及氧化物半導體膜113的 成膜。
此外，因為金屬氧化膜112與氧化物半導體膜113接觸，所以較佳為使用包含與構成氧化物半導體膜113的元素之一同一族的元素的材料形成。例如，當使用包含銦及鋅的氧化物的氧化物半導體膜113時，較佳為使用由屬於與鋅同一族的元素，即12族元素構成的絕緣金屬氧化膜或者由屬於與銦同一族的元素，即13族元素或呈現與13族元素相同的性質的3族元素構成的絕緣金屬氧化膜112。作為包含在金屬氧化膜112中的3族元素，較佳為使用鑭類元素諸如鈰、釓。作為金屬氧化膜112的較佳的一個例子，可以選擇氧化鋁膜、氧化鎵膜、氧化鋅膜。
金屬氧化膜112可以藉由濺射法，使用金屬氧化物靶材或金屬靶材形成。作為進行濺射時的氛圍，可以採用惰性氣體氛圍、氧氣體氛圍、惰性氣體和氧氣體的混合氣體氛圍等。另外，作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、使用直流電源的DC濺射法以及使用交流電源的AC濺射法等。此外，也有以脈衝方式施加偏壓的脈衝DC濺射法。因為藉由利用RF濺射法、AC濺射法可以形成緻密的金屬氧化膜112，所以是較佳的。另外，藉由當形成金屬氧化膜112時對基板進行加熱，可以形成緻密的膜，所以是較佳的。
另外，在金屬氧化膜112及氧化物半導體膜113的形成製程中，為了儘量不使金屬氧化膜112及氧化物半導體膜113包含氫或水，較佳作為用來形成金屬氧化膜112的 預處理，在濺射裝置的預熱室中，即真空中對形成有氧氮化矽膜110的基板102進行加熱處理，來使吸附到基板102及氧氮化矽膜110的氫、水等雜質脫離並進行排氣。另外，設置在預熱室中的排氣單元較佳為低溫泵。
氧化物半導體膜113較佳至少包含銦(In)或鋅(Zn)。尤其是，較佳為包含In和Zn。此外，作為用來減小使用該氧化物的電晶體的電特性的不均勻的穩定劑，較佳除了上述元素以外還具有鎵(Ga)。此外，作為穩定劑較佳為具有錫(Sn)。另外，作為穩定劑較佳為具有鉿(Hf)。此外，作為穩定劑較佳為具有鋁(Al)。另外，作為穩定劑較佳為具有鈦(Ti)。此外，作為穩定劑較佳為具有鋯(Zr)。
另外，作為其他穩定劑，也可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體膜113，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、 In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
此外，在此，例如，In-Ga-Zn類氧化物是指作為主要成分具有In、Ga、Zn的氧化物，對In、Ga、Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體膜113，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
例如，可以使用其原子比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的In-Ga-Zn類氧化物或近於該組成的氧化物。或者，較佳為使用其原子比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或近於該組成的氧化物。
但是，本發明不侷限於此，可以根據所需要的半導體特性(遷移率、閾值、不均勻性等)而使用適當的組成的氧化物。另外，較佳為採用適當的載子濃度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離、密度等，以得到所需要的半導體特性。
例如，使用In-Sn-Zn類氧化物可以較容易獲得較高的遷移率。但是，當使用In-Ga-Zn類氧化物時也可以藉由降低塊內缺陷密度提高遷移率。
另外，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成在原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成的附近是指a、b、c滿足如下算式：(a-A)2+(b-B)2+(c-C)2 r2。r例如可以為0.05。其他氧化物也是同樣的。
氧化物半導體膜113既可以為單晶，又可以為非單晶。在採用後一種的情況下，可以為非晶或多晶。另外，既可以採用在非晶中包括具有結晶性的部分的結構，又可以採用非非晶。
非晶狀態的氧化物半導體膜由於可以比較容易得到平坦的表面，所以可以減少使用該氧化物半導體膜製造電晶體時的介面散亂，可以比較容易得到較高的遷移率。
另外，具有結晶性的氧化物半導體膜可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體膜的遷移率以上的遷移率。為了提高表面的平坦性，較佳在平坦的表面上形成氧化物半導體 膜，明確地說，較佳的是，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下的表面上形成氧化物半導體膜。
作為氧化物半導體膜113，可以使用包括結晶並具有結晶性的氧化物半導體膜(晶體氧化物半導體膜)。晶體氧化物半導體膜中的結晶狀態既可以為結晶軸的方向沒有秩序的狀態，又可以為具有固定的配向性的狀態。
例如，作為晶體氧化物半導體膜，可以使用CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。此外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另 外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載“平行”時，也包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面附近相比，有時在表面附近結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區域中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。
使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，該電晶體的可靠性高。
當作為氧化物半導體膜113使用CAAC-OS膜時，作為得到該CAAC-OS膜的方法，可以舉出三個方法。第一方法是：在將成膜溫度設定為100℃以上且450℃以下， 更佳地為150℃以上且400℃以下的情況下形成氧化物半導體膜，而實現大致垂直於其表面的c軸配向。第二方法是：在形成厚度薄的氧化物半導體膜之後，進行200℃以上且700℃以下的熱處理，而實現大致垂直於其表面的c軸配向。第三方法是：在形成厚度薄的第一層之後，進行200℃以上且700℃以下的熱處理，並形成第二層，而實現大致垂直於其表面的c軸配向。
另外，CAAC-OS膜例如使用作為多晶的氧化物半導體濺射靶材，且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基 板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
另外，當作為氧化物半導體膜113形成CAAC-OS膜以外的具有結晶性的氧化物半導體膜(單晶或微晶)時，對成膜溫度沒有特別的限制。
此外，氧化物半導體膜113的能隙為2.8eV至3.2eV，這大於1.1eV的矽的能隙。另外，氧化物半導體膜113的本質載子密度為10-9/cm3，這比矽的本質載子密度，即1011/cm3極小。
因為藉由將氧化物半導體膜113的本質載子密度設定為上述本質載子密度，以實用的工作溫度熱激發的載子不存在，所以作為氧化物半導體膜113的多數載子(電子)只有從電晶體的源極流過的載子。另外，因為可以使通道形成區完全耗盡化，所以可以使電晶體的截止電流極小。使用氧化物半導體膜113的電晶體的截止電流極小，即在室溫下為10yA/μm以下，在85℃至95℃的溫度下也為1zA/μm以下。
另外，在本實施方式中，作為氧化物半導體膜113的基底膜設置有金屬氧化膜112。藉由設置包含與構成氧化物半導體膜113的元素同一族元素的金屬氧化膜112，可以提高氧化物半導體膜113的結晶性。尤其是，可以提高 氧化物半導體膜113與金屬氧化膜112之間的介面附近的結晶性。例如，當氧化物半導體膜113的基底膜為氧氮化矽膜時，有時在氧化物半導體膜113與氧氮化矽膜之間的介面降低結晶性。但是，在本實施方式中，因為氧化物半導體膜113的基底膜是金屬氧化膜，所以可以提高氧化物半導體膜113的結晶性，因此是較佳的。
另外，尤其是，金屬氧化膜112較佳為使用膜密度為3.2g/cm3以上，更佳地為3.6g/cm3以上的氧化鋁膜。藉由作為金屬氧化膜112使用氧化鋁膜，且將該氧化鋁膜的膜密度設定為上述數值，可以抑制來自外部的水及氫的侵入。
就是說，在本實施方式中，金屬氧化膜112可以抑制附著到氧氮化矽膜110的表面的吸附水分或包含在形成於金屬氧化膜112的下方的氧氮化矽膜110及氮氧化矽膜108中的氫侵入到形成在該金屬氧化膜112上的氧化物半導體膜114中。
將氧化物半導體膜113的厚度設定為1nm以上且200nm以下(較佳為15nm以上且30nm以下)，並且可以適當地使用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。另外，還可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置形成氧化物半導體膜113。
此外，較佳在成膜時包含多量的氧的條件(例如，在氧為100%的氛圍下利用濺射法進行成膜等)下形成氧化物半導體膜113，來使氧化物半導體膜113包含多量的氧(較佳為包括氧含量超過氧化物半導體膜113處於結晶狀態時的化學計量組成的區域)。
作為用來藉由濺射法形成氧化物半導體膜113的靶材，例如使用組成為In2O3：Ga2O3：ZnO=1：1：2[莫耳比]的金屬氧化物靶材，從而形成In-Ga-Zn-O膜。此外，不侷限於上述靶材的材料及組成，例如也可以使用組成為In2O3：Ga2O3：ZnO=1：1：1[莫耳比]的金屬氧化物靶材。
另外，當使用上述金屬氧化物靶材形成氧化物半導體膜113時，有時靶材的組成與形成在基板上的薄膜的組成不同。例如，當使用In2O3：Ga2O3：ZnO=1：1：1[莫耳比]的金屬氧化物靶材時，雖然依賴於成膜條件，但是有時薄膜的氧化物半導體膜113的組成為In2O3：Ga2O3：ZnO=1：1：0.6至0.8[莫耳比]。這認為因為如下緣故：在形成氧化物半導體膜113中ZnO昇華，或者In2O3、Ga2O3、ZnO的各成分的濺射速率不同。
因此，當想形成具有所希望的組成的薄膜時，需要預先調整金屬氧化物靶材的組成。例如，當將薄膜的氧化物半導體膜113的組成設定為In2O3：Ga2O3：ZnO=1：1：1[莫耳比]時，可以將金屬氧化膜靶材的組成設定為In2O3：Ga2O3：ZnO=1：1：1.5[莫耳比]。換言之，可以預先增大金屬氧化物靶材的ZnO的含量。注意，靶材的組成不侷 限於上述數值，可以根據成膜條件或所形成的薄膜的組成適當的調整。另外，藉由增大金屬氧化物靶材的ZnO的含量，所得到的薄膜的結晶性得到提高，所以是較佳的。
此外，金屬氧化物靶材的填充率為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用填充率高的金屬氧化物靶材，可以形成緻密的氧化物半導體膜113。
作為在形成氧化物半導體膜113時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
為了去除濺射裝置的沉積室內的殘留水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用添加有冷阱的渦輪泵。因為在使用低溫泵進行排氣的沉積室中，例如對氫原子、水(H2O)等包含氫原子的化合物(更佳的是，還對包含碳原子的化合物)等進行排氣，所以可以降低在該沉積室中形成的氧化物半導體膜所包含的雜質的濃度。
另外，在本實施方式中，可以以不暴露於大氣的方式連續形成金屬氧化膜112和氧化物半導體膜113。藉由以不暴露於大氣的方式在真空中連續形成金屬氧化膜112和氧化物半導體膜113，可以防止氫、水等雜質附著到金屬氧化膜112的表面。因此，可以保持金屬氧化膜112與氧化物半導體膜113之間的介面的清潔的狀態。
另外，也可以對氧化物半導體膜113進行用來去除過 剩的氫(包含水或羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下或低於基板的應變點的溫度。可以在減壓下或氮氛圍下等進行加熱處理。例如，將基板放在加熱處理裝置之一的電爐中，並且在氮氛圍下以450℃的溫度對氧化物半導體膜113進行1小時的加熱處理。
另外，加熱處理裝置不侷限於電爐，也可以使用利用來自電阻發熱體等發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、高壓汞燈等的燈所發射的光(電磁波)的輻射對被處理物進行加熱的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。作為高溫氣體，使用氬等稀有氣體或氮等即使進行加熱處理也不與被處理物起反應的惰性氣體。
例如，作為加熱處理也可以進行GRTA，其中將基板放在加熱到650℃至700℃的高溫的惰性氣體中，加熱幾分鐘，然後將基板從惰性氣體中取出。
之後，對氧化物半導體膜113進行光微影製程及蝕刻製程，形成島狀氧化物半導體膜114(參照圖3A)。在此步驟中，形成圖1A所示的半導體裝置。
另外，由氮氧化矽膜108、氧氮化矽膜110及金屬氧 化膜112構成閘極絕緣膜130。
另外，只要在形成氧化物半導體膜113之後，在形成島狀氧化物半導體膜114之後或在形成(後面形成的)源極電極116及汲極電極118之後，在任何時序也可以進行用來實現脫水化或脫氫化的加熱處理。
另外，在加熱處理中，氮或諸如氦、氖、氬等稀有氣體較佳不包含水、氫等。或者，較佳將引入到熱處理裝置中的氮或諸如氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
此外，也可以在藉由加熱處理加熱氧化物半導體膜114之後，對相同的爐中引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀進行測量時的水分量為20ppm(換算成露點時為-55℃)以下，較佳為1ppm以下，更佳地為10ppb以下的空氣)。氧氣體或一氧化二氮氣體較佳不包含水、氫等。或者，較佳將引入到熱處理裝置中的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為設定為7N以上(即，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或一氧化二氮氣體的作用供應當進行脫水化或脫氫化處理中的雜質的排除製程時同時減少的構成氧化物半導體的主要成 分材料的氧，可以使氧化物半導體膜114高度純化及I型(本質)化。
接著，在金屬氧化膜112及氧化物半導體膜114上形成導電膜，對該導電膜進行光微影製程及蝕刻製程，形成源極電極116及汲極電極118，形成電晶體150(參照圖3B)。
作為用於源極電極116及汲極電極118的導電膜，例如可以使用包含選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等金屬膜的下側和上側的一者或兩者層疊Ti、Mo、W等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。
接著，在氧化物半導體膜114、源極電極116和汲極電極118上形成保護膜120(參照圖3C)。
作為保護膜120，可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁等無機材料。另外，也可以層疊多個由這些材料形成的絕緣膜。
另外，作為保護膜120，尤其較佳為使用包含超過化學計量組成的氧的氧化矽膜等。藉由使用包含超過化學計量組成的氧的氧化矽膜等，可以將氧供應到氧化物半導體膜114中，可以防止氧化物半導體膜114中的氧缺損的發生。
另外，為了減少電晶體150的凹凸，也可以在保護膜 120上還形成平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺類樹脂、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。
藉由上述製程，可以製造圖1B所示的半導體裝置。
如上所述，在本實施方式所示的使用氧化物半導體的半導體裝置中，由氮氧化矽膜、氧氮化矽膜及金屬氧化膜構成閘極絕緣膜。另外，因為氧化物半導體膜與金屬氧化膜接觸，所以介面特性良好。此外，金屬氧化膜可以抑制來自下方的水、氫等雜質擴散到氧化物半導體膜中。因此，在使用氧化物半導體的半導體裝置中，能夠提供更優良的閘極絕緣膜。
另外，藉由以不暴露於大氣的方式在真空中連續形成金屬氧化膜和氧化物半導體膜，可以保持金屬氧化膜與氧化物半導體膜之間的介面的清潔的狀態。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式3
藉由使用實施方式1所例示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖4A中，以圍繞設置在第一基板401上的像素部402的方式設置密封材料405，使用第二基板406進行密 封。在圖4A中，在第一基板401上的與由密封材料405圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路404、信號線驅動電路403。此外，供應到另行形成的信號線驅動電路403、掃描線驅動電路404或者像素部402的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)418a及FPC418b供應。
在圖4B和圖4C中，以圍繞設置在第一基板401上的像素部402和掃描線驅動電路404的方式設置有密封材料405。此外，在像素部402和掃描線驅動電路404上設置有第二基板406。因此，像素部402、掃描線驅動電路404與顯示元件一起由第一基板401、密封材料405以及第二基板406密封。在圖4B和圖4C中，在第一基板401上的與由密封材料405圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路403。在圖4B和圖4C中，供應到另行形成的信號線驅動電路403、掃描線驅動電路404或者像素部402的各種信號及電位從FPC418供應。
此外，雖然圖4B和圖4C示出另行形成信號線驅動電路403並且將該信號線驅動電路403安裝到第一基板401的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的 限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、打線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖4A是藉由COG方法安裝信號線驅動電路403、掃描線驅動電路404的例子，圖4B是藉由COG方法安裝信號線驅動電路403的例子，而圖4C是藉由TAB方法安裝信號線驅動電路403的例子。
此外，顯示裝置包括顯示元件處於密封狀態的面板和在該面板中安裝有包括控制器的IC等狀態的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC、TAB膠帶或TCP的連接器的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，並且可以應用實施方式1所例示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。
參照圖5至圖6對半導體裝置的一種方式進行說明。 圖5及圖6相當於沿著圖4B所示的虛線Q-R的剖面圖。
如圖5和圖6所示，半導體裝置包括連接端子電極層415及端子電極層416，連接端子電極層415及端子電極層416藉由各向異性導電膜419電連接到FPC418所具有的端子。
連接端子電極層415由與第一電極層430相同的導電膜形成，並且，端子電極層416由與電晶體410和電晶體411的源極電極層及汲極電極層相同的導電膜形成。
此外，設置在第一基板401上的像素部402、掃描線驅動電路404具有多個電晶體，在圖5和圖6中例示像素部402所包括的電晶體410、掃描線驅動電路404所包括的電晶體411。在圖5中，在電晶體410和電晶體411上設置有保護膜420，在圖6中，還設置有保護膜424、保護膜421。另外，絕緣膜423是用作基底膜的基底絕緣膜。
在本實施方式中，作為電晶體410、電晶體411，可以應用實施方式1所示的電晶體。
電晶體410及電晶體411是具有高度純化且抑制了氧缺損的形成的氧化物半導體膜的電晶體。因此，電晶體410及電晶體411的電特性的變動得到抑制，所以在電性上穩定。
另外，在電晶體410及電晶體411中，由氮氧化矽膜、氧氮化矽膜和金屬氧化膜構成閘極絕緣膜。另外，因為氧化物半導體膜與金屬氧化膜接觸，所以介面特性良 好。此外，金屬氧化膜可以抑制來自外部的水、氫等雜質擴散到氧化物半導體膜中。因此，電晶體410及電晶體411的電特性的變動得到抑制，所以在電性上穩定。
由此，藉由作為圖5及圖6所示的本實施方式的半導體裝置使用電晶體410及電晶體411，能夠提供可靠性高的半導體裝置。
此外，在本實施方式中，示出在絕緣膜上的與驅動電路用電晶體411的氧化物半導體膜的通道形成區重疊的位置上設置有導電層的例子。但是，不侷限於此，也可以採用不設置導電層的結構。藉由將導電層設置在與氧化物半導體膜的通道形成區重疊的位置，可以進一步降低BT試驗前後的電晶體411的臨界電壓的變化量。此外，導電層的電位既可以與電晶體411的閘極電極層的電位相同，又可以不同，並且，還可以用作第二閘極電極層。此外，導電層的電位也可以為GND、0V或者浮動狀態。
此外，該導電層還具有遮蔽外部的電場，即不使外部的電場作用到內部(包括薄膜電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。另外，該導電層可以設置在與電晶體411重疊的廣範圍內。由此，可以進一步提高靜電遮蔽功能。
設置在像素部402中的電晶體410電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有 特別的限制，而可以使用各種各樣的顯示元件。
圖5示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖5中，作為顯示元件的液晶元件413包括第一電極層430、第二電極層431以及液晶層408。另外，以夾持液晶層408的方式設置有用作配向膜的絕緣層432、絕緣膜433。第二電極層431設置在第二基板406一側，第一電極層430和第二電極層431夾著液晶層408而層疊。
此外，間隔物435是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層408的厚度(單元間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成均質相之前呈現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有幾wt.%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，並且其具有光學各向同性，所以不需要配向處理且視角依賴性小。另 外，由於不需要設置配向膜，而也不需要摩擦處理，因此可以防止摩擦處理所引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶材料用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳地為1×1012Ω．cm以上。另外，本說明書中的固有電阻值為在20℃的溫度下測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而設定設置在液晶顯示裝置中的儲存電容器的大小使得能夠在規定的期間中保持電荷。可以考慮到電晶體的截止電流等設定儲存電容器的大小。藉由使用具有高度純化且抑制了氧缺損的形成的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容大小的儲存電容器，就足夠了。
在本實施方式中使用的具有高度純化且抑制了氧缺損的形成的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等電信號的保持時間，在電源的導通狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以發揮抑制耗電量的效果。
此外，在本實施方式中使用的具有高度純化且抑制了 氧缺損的形成的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以將像素部的開關電晶體與用於驅動電路部的驅動電晶體形成在同一基板上。也就是說，因為不需要另行使用利用矽晶片等形成的半導體裝置作為驅動電路，所以可以縮減半導體裝置的部件數。另外，藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電 壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層中，以使電流流過。並且，藉由這些載子(電子及 電洞)重新結合，具有發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據元件的結構分成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件具有發光材料顆粒分散在黏合劑中的發光層，其發光機制是利用施體能階和受體能階的施體-受體再結合型發光。薄膜無機EL元件具有發光層插入介電層之間的結構，所述介電層進一步插入電極之間，其發光機制是利用金屬離子的內殼層電子躍遷的局部型發光。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖6示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件453電連接到設置在像素部402中的電晶體410。另外，發光元件453的結構是第一電極層430、電致發光層452和第二電極層431的疊層結構，但是，不侷限於所示的結構。根據從發光元件453取出的光的方向等，可以適當地改變發光元件453的結構。
分隔壁451使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層430上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層452既可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水、二氧化碳等侵入到發光元件453中，也可以在第二電極層431及分隔壁451上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板401、第二基板406以及密封材料405密封的空間中設置有填充材料454並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料454，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺類樹脂、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板、λ/2板)或濾色片等光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射 光而可以降低眩光的處理。
另外，在圖5至圖6中，作為第一基板401、第二基板406，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。另外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為保護膜420使用氧化矽膜，作為保護膜424使用氧化鋁膜。保護膜420、保護膜424可以利用濺射法或PE-CVD法形成。
在氧化物半導體膜上作為保護膜424設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水等雜質及氧這兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及之後成為變動的主要原因的氫、水分等雜質混入到氧化物半導體膜中，並防止從氧化物半導體膜放出作為構成氧化物半導體膜的主要成分材料的氧。
另外，以與氧化物半導體膜接觸的方式設置的用作保護膜420的氧化矽膜具有將氧供應到氧化物半導體膜的功能。因此，保護膜420較佳為包含多量的氧的氧化物絕緣膜。
電晶體410及電晶體411具有高度純化且抑制了氧缺損的形成的氧化物半導體膜。另外，在電晶體410及電晶 體411中，閘極絕緣膜由氮氧化矽膜、氧氮化矽膜和金屬氧化膜構成。藉由採用這種閘極絕緣膜的結構，特性變動被抑制，在電性上穩定。
另外，作為用作平坦化絕緣膜的保護膜421，可以使用丙烯酸樹脂、聚醯亞胺類樹脂、苯並環丁烯類樹脂、聚醯胺類樹脂、環氧樹脂等具有耐熱性的有機材料。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成保護膜421。
對保護膜421的形成方法沒有特別的限制，也可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等來形成保護膜421。
顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此，設置在光透過的像素部中的基板、絕緣膜、導電膜等薄膜都對可見光的波長區域的光具有透光性。
作為對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇透光性、反射性。
作為第一電極層430、第二電極層431，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光 性的導電材料。
此外，第一電極層430、第二電極層431可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
此外，第一電極層430、第二電極層431可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易被靜電等破壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用實施方式1所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
實施方式4
可以將本說明書所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、 移動資訊終端、音頻再生裝置、彈子機等大型遊戲機等。以下，參照圖7A至圖7F對具備在上述實施方式中說明的半導體裝置的電子裝置的例子進行說明。
圖7A示出筆記本型個人電腦，包括主體3001、外殼3002、顯示部3003以及鍵盤3004等。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部3003，可以提供可靠性高的筆記本型個人電腦。
圖7B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備作為用於操作的配件的觸控筆3022。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部3023，可以提供可靠性高的可攜式資訊終端(PDA)。
圖7C示出電子書閱讀器的一個例子。例如，電子書閱讀器由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉操作。藉由採用這種結構，可以進行如紙的書籍那樣的操作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖7C中的顯示部2705)中顯示文章而在左邊的顯示部(圖7C中的顯示部2707)中顯示影像。藉由將上述實施方式 中的任一個所示的半導體裝置應用於顯示部2705和顯示部2707，可以提供可靠性高的電子書閱讀器。當作為顯示部2705使用半透過型(transflective)或反射型液晶顯示裝置時，可以預料電子書閱讀器也在較明亮的情況下被使用，因此也可以設置太陽能電池而進行利用太陽能電池的發電及利用電池的充電。另外，當作為電池使用鋰離子電池時，有可以實現小型化等的優點。
此外，在圖7C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，在與外殼的顯示部相同的面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質插入部等的結構。再者，電子書閱讀器也可以具有電子詞典的功能。
此外，電子書閱讀器也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書伺服器購買所希望的書籍資料等，然後下載的結構。
圖7D示出行動電話，由外殼2800及外殼2801這兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝裝置用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在外殼2801內內置有天線。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示面板 2802，可以提供可靠性高的行動電話。
另外，顯示面板2802具備觸摸屏，圖7D使用虛線示出作為影像被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝裝置用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再現等。再者，外殼2800和外殼2801滑動而可以從如圖7D那樣的展開狀態變成重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC轉接器及各種電纜如USB電纜等連接，而可以進行充電及與個人電腦等的資料通信。另外，藉由將儲存介質插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖7E示出數位攝像機，其包括主體3051、顯示部(A)3057、取景器3053、操作開關3054、顯示部(B)3055以及電池3056等。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部(A)3057及顯示部(B)3055，可以提供可靠性高的數位攝像機。
圖7F示出電視機的一個例子。在電視機中，外殼 9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐外殼9601的結構。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部9603，可以提供可靠性高的電視機。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控器進行電視機的操作。此外，也可以採用在遙控器中設置顯示部的結構，該顯示部顯示從該遙控器輸出的資訊。
另外，電視機採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
實施例1
在本實施例中，作為用於本發明的一個方式的金屬氧化膜的一個例子，對氧化鋁膜進行評價。參照圖8A至圖13B進行說明。另外，作為評價方法，使用X射線反射(XRR：X-Ray reflectometry)、二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)和熱脫附譜分析法(TDS：Thermal Desorption Spectrometry)。
首先，示出藉由XRR測量的評價。圖8A及圖8B示 出在XRR測量中使用的樣本的結構。
圖8A及圖8B所示的樣本是在玻璃基板502上分別形成金屬氧化膜512a和金屬氧化膜512b的。
金屬氧化膜512a使用濺射裝置形成氧化鋁膜。作為金屬氧化膜512a的形成條件，採用如下條件：基板溫度為室溫，O2=50sccm(O2=100%)，功率為6kW(DC-Pulse電源，Pulse=300kHz)，壓力為0.6Pa。另外，厚度為100nm。另外，作為濺射靶材使用金屬鋁靶材。
金屬氧化膜512b使用濺射裝置形成氧化鋁膜。作為金屬氧化膜512b的形成條件，採用如下條件：基板溫度為150℃，O2=300sccm(O2=100%)，功率為30kW(AC電源)，壓力為0.7Pa。另外，厚度為100nm。另外，作為濺射靶材使用金屬鋁靶材。
具有圖8A所示的結構的樣本為樣本1，具有圖8B所示的結構的樣本為樣本2，藉由XRR測量對各氧化鋁膜的膜密度進行評價。另外，在XRR測量中，對各樣本的面內的三個點進行測量。此外，假設氧化鋁膜的組成為理想組成的Al2O3(Z/A=0.4882(Z=原子序數，A=質量數))，而算出膜密度。
圖9示出測量結果。由圖9可知：樣本1的氧化鋁膜的膜密度大約為3.0g/cm3，樣本2的氧化鋁膜的膜密度大約為3.8g/cm3。
下面，示出藉由SIMS分析的評價。圖10A及圖10B示出用於SIMS分析的樣本的結構。
圖10A及圖10B所示的評價用樣本是在玻璃基板502上分別形成氧化矽膜504a及氧化矽膜504b，且在氧化矽膜504a及氧化矽膜504b上分別形成金屬氧化膜513a及金屬氧化膜513b的。另外，具有圖10A所示的結構的樣本為樣本3，具有圖10B所示的結構的樣本為樣本4。
作為氧化矽膜504a的形成條件，採用如下條件：利用濺射法，基板溫度為200℃，O2=300sccm(O2=100%)，功率為6kW(DC-Pulse電源，Pulse=300kHz)，壓力為0.4Pa。另外，厚度為100nm。
作為氧化矽膜504b的形成條件，採用如下條件：利用濺射法，基板溫度為200℃，O2=300sccm(O2=100%)，功率為6kW(DC-Pulse電源，Pulse=300kHz)，壓力為0.4Pa。另外，厚度為400nm。
金屬氧化膜513a使用濺射裝置形成氧化鋁膜。作為金屬氧化膜513a的形成條件，採用如下條件：基板溫度為室溫，O2=50sccm(O2=100%)，功率為6kW(DC-Pulse電源，Pulse=300kHz)，壓力為0.6Pa。另外，厚度為50nm。此外，作為濺射靶材使用金屬鋁靶材。
金屬氧化膜513b使用濺射裝置形成氧化鋁膜。作為金屬氧化膜513b的形成條件，採用如下條件：基板溫度為150℃，O2=300sccm(O2=100%)，功率為30kW(AC電源)，壓力為0.7Pa。另外，厚度為100nm。此外，作為濺射靶材使用金屬鋁靶材。
另外，將金屬氧化膜513a及金屬氧化膜513b的氧化 鋁膜的膜密度分別設定為3.0g/cm3、3.8g/cm3。
表1示出上述樣本3及樣本4的結構。
對表1所示的樣本3及樣本4進行壓力鍋測試(PCT：Pressure Cooker Test)。在本實施例中，作為PCT測試，在溫度為130℃，濕度為85%，氛圍為H2O(水)：D2O(重水)=3：1(體積比)氛圍，氣壓為2.3標準大氣壓(0.23MPa)的條件下保持100小時樣本3及樣本4。
對PCT測試之後的樣本3及樣本4進行SIMS分析，測量膜中的氫(H)原子及氘(D)原子的濃度。圖11A及圖11B分別示出樣本3及樣本4的評價結果。
另外，已知：在SIMS分析中，由於其測量原理而難以獲得樣本表面附近或與材質不同的膜之間的疊層介面附近的準確資料。因此，當使用SIMS來分析膜中的厚度方向上的氫(H)原子及氘(D)原子的濃度分佈時，採用在目標的膜所存在的範圍中沒有值的極端變動且可以獲得大致恆定的強度的區域中的平均值。
由圖11A可知：樣本3的氧化矽膜504a的膜中的氫 (H)原子及氘(D)原子的濃度分別為1.4×1021atoms/cm3、2.9×1020atoms/cm3。
由圖11B可知：樣本4的氧化矽膜504b的膜中的氫(H)原子及氘(D)原子的濃度分別為2.2×1019atoms/cm3，即檢測下限以下。另外，本實施例中的SIMS分析的氘(D)原子濃度的檢測下限為1.0×1016atoms/cm3。
另外，本實施例中的SIMS分析的所有結果示出使用氧化矽膜的標準樣本進行定量的結果。
由圖11A及圖11B可知：在氧化鋁膜的膜密度大約為3.0g/cm3的樣本3中，氫(H)原子及氘(D)原子藉由氧化鋁膜而擴散到氧化矽膜中。另一方面，可知：在氧化鋁膜的膜密度大約為3.8g/cm3的樣本4中，抑制氫(H)原子及氘(D)原子擴散到氧化鋁膜中。由在氧化鋁膜的30nm附近觀察到氫(H)原子及氘(D)原子的兩者的急劇的濃度降低，可知：即使與樣本3相同地氧化鋁膜的厚度為50nm，也可以抑制氫(H)原子及氘(D)原子的擴散。
如上所述，確認到：根據氧化鋁膜的膜密度，對於氫(H)原子及氘(D)原子的阻擋性不同。
下面，示出藉由TDS分析的評價。圖12A及圖12B示出用於TDS分析的樣本的結構。
圖12A所示的樣本是在玻璃基板502上形成氮化矽膜505的。圖12B所示的樣本是在玻璃基板502上形成氮化矽膜505，並在氮化矽膜505上作為金屬氧化膜514形成 氧化鋁膜的。
作為氮化矽膜505的成膜條件，採用如下條件：使用PE-CVD設備，基板溫度為220℃，SiH4=270sccm，H2=4000sccm，N2O=2700sccm。另外，厚度為100nm。
金屬氧化膜514中使用濺射裝置形成氧化鋁膜。作為氧化鋁膜的成膜條件，採用如下條件：基板溫度為150℃，O2=100sccm(O2=100%)，功率為30kW(AC電源)，壓力為0.7Pa。另外，厚度為100nm。
另外，具有圖12A所示的結構的樣本為樣本5，具有圖12B所示的結構的樣本為樣本6，對樣本5及樣本6進行TDS分析。此外，在TDS分析中，在真空容器中對各樣本進行加熱，使用四極質譜計檢測出當升溫時從各樣本產生的氣體成分。檢測出的氣體成分根據m/z(質量/電荷)的離子強度而被區別。另外，在本實施例中，將m/z=2的離子強度認為氫(H2)，將m/z=18的離子強度認為水(H2O)。圖13A示出各樣本的m/z=2(H2)的TDS光譜，圖13B示出m/z=18(H2O)的TDS光譜。另外，在圖13A中，橫軸表示基板溫度(℃)，縱軸表示m/z=2的離子強度(任意單位)。此外，在圖13B中，橫軸表示基板溫度(℃)，縱軸表示m/z=18的離子強度(任意單位)。
由圖13A可知：樣本5在350℃附近具有峰值，確認到氫(H2)的檢測。該氧的檢測可以認為是由於包含在氮化矽膜505的膜中的H2而引起的。另一方面，樣本6在 測量範圍內具有大致平均的檢測分佈，觀察不到顯著的氫(H2)的檢測。可以認為：包含在氮化矽膜505的膜中的H2是由於金屬氧化膜514抑制H2釋放到外部而引起的。
由圖13B可知：樣本5及樣本6都在50℃至100℃附近具有H2O的峰值，該峰值是由於附著到樣本表面的吸附水分而引起的。另外，當對樣本5和樣本6進行比較時，樣本6的H2O檢測量小於樣本5的H2O檢測量。藉由將金屬氧化膜514形成在最表面，可以減少附著到表面的吸附水分。
如上所述，確認到：藉由在氮化矽膜的上方形成金屬氧化膜，即使在氮化矽膜中含有水、氫等，該金屬氧化膜也抑制其釋放。
實施例2
在本實施例中，對藉由本發明的一個方式的半導體裝置的製造方法得到的電晶體的電特性進行說明。
參照圖14A及圖14B對本實施例中的電晶體的結構進行說明。另外，圖14A示出電晶體的平面圖，圖14B相當於沿著圖14A所示的虛線X-Y的剖面圖。此外，在圖14A中，為了避免繁雜而省略構成要素的一部分(例如，閘極絕緣膜、保護膜等)。
圖14A及圖14B所示的電晶體650包括：基板602；基底絕緣膜604；閘極電極606；氮氧化矽膜608；氧氮化矽膜610；金屬氧化膜612；氧化物半導體膜614；源極電 極616；以及汲極電極618。另外，以覆蓋電晶體650的方式形成有保護膜620a及保護膜620b。
另外，由氮氧化矽膜608、氧氮化矽膜610和金屬氧化膜612構成閘極絕緣膜630。
以下，參照圖14B對電晶體650的製造方法進行說明。
作為基板602使用0.7mm的玻璃基板，在基板602上形成基底絕緣膜604。作為基底絕緣膜604，採用100nm的氮化矽膜和氮化矽膜上的150nm的氧化矽膜的疊層結構。
接著，在基底絕緣膜604上形成導電膜，進行光微影製程及蝕刻製程，形成閘極電極606。作為閘極電極606，使用濺射裝置，形成100nm的鎢膜。
接著，在基底絕緣膜604及閘極電極606上形成氮氧化矽膜608及氧氮化矽膜610。氮氧化矽膜608及氧氮化矽膜610使用PE-CVD設備，在真空中連續形成。另外，作為氮氧化矽膜608的形成條件，採用如下條件：SiH4=270sccm，NH3=2700sccm，N2=4000sccm，N2O=500sccm，壓力為200Pa，基板溫度為300℃，功率為2kW(RF電源(頻率：27MHz))，電極與基板之間的距離為15mm。另外，厚度為325nm。此外，作為氧氮化矽膜610的形成條件，採用如下條件：SiH4/N2O=90/9000sccm，壓力為80Pa，基板溫度為300℃，功率為1kW(RF電源(頻率：27MHz))，電極與基板之間的距離為15mm。另外，厚 度為50nm。
接著，使用焙燒爐在氮氛圍下以350℃的溫度進行1小時的第一熱處理。
接著，在氧氮化矽膜610上，在真空中連續形成金屬氧化膜612和氧化物半導體膜614。
另外，金屬氧化膜612使用濺射裝置形成氧化鋁膜。作為金屬氧化膜612的形成條件，採用如下條件：基板溫度為150℃，O2=300sccm(O2=100%)，功率為30kW(AC電源)，壓力為0.7Pa。另外，厚度為50nm。此外，作為濺射靶材使用金屬鋁靶材。
此外，金屬氧化膜612是與實施例1的樣本4所示的氧化鋁膜相同的膜，其膜密度為3.8g/cm3。
另外，氧化物半導體膜614在濺射裝置中，使用IGZO靶材(In2O3：Ga2O3：ZnO=1：1：2[莫耳比])，在基板溫度為170℃，壓力為0.6Pa、功率為5kW(AC電源)的條件下形成。此外，將氧化物半導體膜的厚度設定為35nm。
接著，對氧化物半導體膜進行光微影製程及蝕刻製程，對氧化物半導體膜進行加工，形成氧化物半導體膜614。
下面，使用焙燒爐在氮氛圍下以350℃的溫度進行1小時的第二熱處理，接著，使用焙燒爐在氮和氧氛圍下以350℃的溫度進行1小時的第三熱處理。
接著，在金屬氧化膜612及氧化物半導體膜614上形 成導電膜，進行光微影製程及蝕刻製程，形成源極電極616及汲極電極618。作為源極電極616及汲極電極618採用使用鈦、鋁、鈦的三層的疊層結構，將各層的厚度設定為100nm、400nm、100nm。
下面，使用焙燒爐在氮氛圍下以300℃的溫度進行1小時的第四熱處理，接著形成保護膜620a。保護膜620a使用濺射裝置，形成氧化矽膜。作為氧化矽膜的形成條件，採用如下條件：使用Si靶材，基板溫度為室溫，氧為300sccm，壓力為0.7Pa。另外，厚度為400nm。
接著，在保護膜620a上形成保護膜620b。保護膜620b利用旋塗法形成丙烯酸樹脂，將其厚度設定為1.5μm。
然後，使用焙燒爐在氮氛圍下以250℃的溫度進行1小時的第五熱處理。
藉由上述製程，形成電晶體650。另外，在本實施例的電晶體650中，通道長度(L)=3μm，通道寬度(W)=3μm。
對藉由上述製程得到的本發明的一個方式的電晶體650進行電氣測量。圖15示出電晶體650的電測量結果。
另外，在圖15所示的電測量結果中，實線示出：將電晶體的源極電極與汲極電極之間的電壓(Vd)設定為10V，在-15V至15V的範圍中，按0.25V的間隔改變閘極電壓(Vg)時的汲極電流(Id)-閘極電壓(Vg)，虛線示出：將電晶體的源極電極與汲極電極之間的電壓(Vd) 設定為10V，在-15V至15V的範圍中，按0.25V的間隔改變閘極電壓(Vg)時的場效應遷移率(μFE)。
由圖15可知：在本實施例的電晶體650中，將源極電極與汲極電極之間的電壓(Vd)設定為10V，在閘極電壓(Vg)為-15V至15V的飽和區域中的最大場效應遷移率(μFE)為7.5cm2/Vs。另外，在Vg=0V中，確認到電晶體650是常關閉的電晶體。
如上所述，可知：本實施例的電晶體650是遷移率高且常關閉的電晶體。
本實施例可以與其他實施方式或其他實施例適當地組合而實施。
102‧‧‧基板
104‧‧‧基底絕緣膜
106‧‧‧閘極電極
108‧‧‧氮氧化矽膜
110‧‧‧氧氮化矽膜
112‧‧‧金屬氧化膜
113‧‧‧氧化物半導體膜
114‧‧‧氧化物半導體膜
116‧‧‧源極電極
118‧‧‧汲極電極
120‧‧‧保護膜
130‧‧‧閘極絕緣膜
150‧‧‧電晶體
401‧‧‧基板
402‧‧‧像素部
403‧‧‧信號線驅動電路
404‧‧‧掃描線驅動電路
405‧‧‧密封材料
406‧‧‧基板
408‧‧‧液晶層
410‧‧‧電晶體
411‧‧‧電晶體
413‧‧‧液晶元件
415‧‧‧連接端子電極層
416‧‧‧端子電極層
419‧‧‧各向異性導電膜
420‧‧‧保護膜
421‧‧‧保護膜
423‧‧‧絕緣膜
424‧‧‧保護膜
430‧‧‧電極層
431‧‧‧電極層
432‧‧‧絕緣層
433‧‧‧絕緣膜
435‧‧‧間隔物
451‧‧‧分隔壁
452‧‧‧電致發光層
453‧‧‧發光元件
454‧‧‧填充材料
502‧‧‧玻璃基板
504a‧‧‧氧化矽膜
504b‧‧‧氧化矽膜
505‧‧‧氮化矽膜
512a‧‧‧金屬氧化膜
512b‧‧‧金屬氧化膜
513a‧‧‧金屬氧化膜
513b‧‧‧金屬氧化膜
514‧‧‧金屬氧化膜
602‧‧‧基板
604‧‧‧基底絕緣膜
606‧‧‧閘極電極
608‧‧‧氮氧化矽膜
610‧‧‧氧氮化矽膜
612‧‧‧金屬氧化膜
614‧‧‧氧化物半導體膜
616‧‧‧源極電極
618‧‧‧汲極電極
620a‧‧‧保護膜
620b‧‧‧保護膜
630‧‧‧閘極絕緣膜
650‧‧‧電晶體
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧影像拍攝裝置用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池單元
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸控筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3056‧‧‧電池
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
在圖式中：圖1A和圖1B是說明半導體裝置的一個方式的剖面的圖；圖2A至圖2C是說明半導體裝置的製造方法的一個方式的圖；圖3A至圖3C是說明半導體裝置的製造方法的一個方式的圖；圖4A至圖4C是說明半導體裝置的一個方式的平面的圖；圖5是說明半導體裝置的一個方式的剖面的圖；圖6是說明半導體裝置的一個方式的剖面的圖； 圖7A至圖7F是說明電子裝置的圖；圖8A和圖8B是說明實施例1的金屬氧化膜的一個例子的圖；圖9是示出氧化鋁膜的密度測量的結果的圖；圖10A和圖10B是說明實施例1的金屬氧化膜的一個例子的圖；圖11A和圖11B是示出SIMS分析的測量結果的圖；圖12A和圖12B是說明實施例1的金屬氧化膜的一個例子的圖；圖13A和圖13B是示出TDS分析的測量結果的圖；圖14A和圖14B是示出本發明的一個方式的電晶體的平面及剖面的圖；圖15是示出本發明的一個方式的電晶體的電測量結果的圖。
102‧‧‧基板
104‧‧‧基底絕緣膜
106‧‧‧閘極電極
108‧‧‧氮氧化矽膜
110‧‧‧氧氮化矽膜
112‧‧‧金屬氧化膜
114‧‧‧氧化物半導體膜
116‧‧‧源極電極
118‧‧‧汲極電極
120‧‧‧保護膜
150‧‧‧電晶體

Claims (10)

  1. 一種半導體裝置，包括：閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上並接觸於該閘極絕緣膜的氧化物半導體膜；該氧化物半導體膜上的源極電極和汲極電極；以及該氧化物半導體膜、該源極電極和該汲極電極上並接觸於該氧化物半導體膜、該源極電極和該汲極電極的保護膜，其中，該閘極絕緣膜包括：氮氧化矽膜；該氮氧化矽膜上的氧氮化矽膜；以及該氧氮化矽膜上的金屬氧化膜，其中，該氧化物半導體膜包括c軸配向結晶氧化物半導體，其中該氧化物半導體膜是In-Ga-Zn類氧化物膜，並且該金屬氧化膜是Ga-Zn類氧化物膜。
  2. 根據申請專利範圍第1項之半導體裝置，其中該氮氧化矽膜具有大於該氧氮化矽膜的厚度。
  3. 根據申請專利範圍第1項之半導體裝置，其中該金屬氧化膜具有小於該氮氧化矽膜的厚度。
  4. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜包含銦、鋅、鎵、鋯、錫、釓、鈦和鈰的氧 化物中的至少一種。
  5. 根據申請專利範圍第1項之半導體裝置，其中該閘極絕緣膜的平均面粗糙度為1nm以下。
  6. 一種半導體裝置的製造方法，包括如下步驟：在玻璃基板上形成閘極電極；在該閘極電極上形成氮氧化矽膜；在該氮氧化矽膜上形成氧氮化矽膜；在形成該氧氮化矽膜之後進行加熱處理；在該氧氮化矽膜上形成金屬氧化膜；在該金屬氧化膜上形成氧化物半導體膜，該氧化物半導體膜包括c軸配向結晶氧化物半導體；在該氧化物半導體膜上形成源極電極和汲極電極；以及在形成該源極電極和該汲極電極之後形成保護膜，其中，在真空中連續形成該氮氧化矽膜和該氧氮化矽膜，並且，在真空中連續形成該金屬氧化膜和該氧化物半導體膜，其中該氧化物半導體膜是In-Ga-Zn類氧化物膜，並且該金屬氧化膜是Ga-Zn類氧化物膜。
  7. 根據申請專利範圍第6項之半導體裝置的製造方法，其中該氮氧化矽膜具有大於該氧氮化矽膜的厚度。
  8. 根據申請專利範圍第6項之半導體裝置的製造方法，其中該金屬氧化膜具有小於該氮氧化矽膜的厚度。
  9. 根據申請專利範圍第6項之半導體裝置的製造方法，其中該氧化物半導體膜包含銦、鋅、鎵、鋯、錫、釓、鈦和鈰的氧化物中的至少一種。
  10. 根據申請專利範圍第6項之半導體裝置的製造方法，其中在氮氛圍下或真空中，以200℃以上且450℃以下的溫度進行該加熱處理。
TW101129536A 2011-08-19 2012-08-15 半導體裝置及半導體裝置的製造方法 TWI541897B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011179660 2011-08-19

Publications (2)

Publication Number Publication Date
TW201320189A TW201320189A (zh) 2013-05-16
TWI541897B true TWI541897B (zh) 2016-07-11

Family

ID=47711997

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129536A TWI541897B (zh) 2011-08-19 2012-08-15 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US9064853B2 (zh)
JP (3) JP6128775B2 (zh)
KR (2) KR20130020877A (zh)
TW (1) TWI541897B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013183001A (ja) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2014165404A (ja) * 2013-02-26 2014-09-08 Toshiba Corp 半導体装置及びその製造方法
KR101446703B1 (ko) * 2013-04-03 2014-10-07 한국화학연구원 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
US20150179446A1 (en) * 2013-12-20 2015-06-25 Lg Display Co., Ltd. Methods for Forming Crystalline IGZO Through Processing Condition Optimization
KR101451928B1 (ko) * 2014-04-03 2014-10-23 연세대학교 산학협력단 다층형 금속 산화물 박막을 갖는 반도체 소자 및 박막 트랜지스터, 그리고 그 제조 방법
WO2015189731A1 (en) 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
WO2016067585A1 (ja) * 2014-10-29 2016-05-06 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置及び薄膜半導体装置の製造方法
KR20160053001A (ko) 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
US10396210B2 (en) 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
JP7078354B2 (ja) * 2016-05-04 2022-05-31 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP6985812B2 (ja) * 2016-05-04 2021-12-22 株式会社半導体エネルギー研究所 トランジスタの作製方法

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001194201A (ja) * 2000-01-12 2001-07-19 Denso Corp センサ及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
JP2006229185A (ja) 2005-01-19 2006-08-31 Sharp Corp 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100986173B1 (ko) * 2008-05-09 2010-10-07 한국과학기술연구원 박막 트랜지스터
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
CN102422426B (zh) * 2009-05-01 2016-06-01 株式会社半导体能源研究所 半导体装置的制造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101921619B1 (ko) * 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011161875A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
US8803164B2 (en) * 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device

Also Published As

Publication number Publication date
TW201320189A (zh) 2013-05-16
US9064853B2 (en) 2015-06-23
KR20190091433A (ko) 2019-08-06
US20130043466A1 (en) 2013-02-21
KR102110716B1 (ko) 2020-05-13
JP2017157845A (ja) 2017-09-07
JP2018157224A (ja) 2018-10-04
KR20130020877A (ko) 2013-03-04
JP6356303B2 (ja) 2018-07-11
JP6128775B2 (ja) 2017-05-17
JP2013062495A (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
KR102110716B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7108753B2 (ja) 表示装置
JP6716739B2 (ja) 半導体装置
TWI594425B (zh) 半導體裝置及半導體裝置的製造方法
US9219160B2 (en) Semiconductor device
US9660092B2 (en) Oxide semiconductor thin film transistor including oxygen release layer
JP2024069281A (ja) 発光表示装置
US9755082B2 (en) Semiconductor device including oxide semiconductor with an insulating film including galliium and oxygen