JP2014165404A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014165404A
JP2014165404A JP2013036470A JP2013036470A JP2014165404A JP 2014165404 A JP2014165404 A JP 2014165404A JP 2013036470 A JP2013036470 A JP 2013036470A JP 2013036470 A JP2013036470 A JP 2013036470A JP 2014165404 A JP2014165404 A JP 2014165404A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
electrode
semiconductor film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2013036470A
Other languages
English (en)
Inventor
Satoru Morooka
哲 諸岡
Tatsuya Oguro
達也 大黒
Hisayo Momose
寿代 百瀬
Kazuya Fukase
和也 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013036470A priority Critical patent/JP2014165404A/ja
Priority to US13/926,971 priority patent/US20140239289A1/en
Publication of JP2014165404A publication Critical patent/JP2014165404A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Abstract

【課題】特性を安定化させることができる半導体装置及びその製造方法を提供すること。
【解決手段】実施形態に係る半導体装置は、第１電極と、酸化物半導体膜と、絶縁膜と、第１保護膜と、第２電極と、第３電極と、を備える。前記酸化物半導体膜は、前記第１電極の上に設けられる。前記酸化物半導体膜は、前記第１電極側の第１面と、前記第１面とは反対側の第２面と、を有する。前記絶縁膜は、前記第１電極と前記酸化物半導体膜との間に設けられる。前記第１保護膜は、前記絶縁膜と前記第１面との間に設けられた第１膜と、前記第２面の上に設けられた第２膜と、を有する。前記第１保護膜は、水素を含む物質が前記酸化物半導体膜の外側から内側へ侵入することを抑制する。前記第２電極は、前記酸化物半導体膜と電気的に接続される。前記第３電極は、前記酸化物半導体膜と電気的に接続される。
【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置として、例えば、ＴＦＴ（Thin Film Transistor）は、液晶表示装置や有機ＥＬ（Electro Luminescence）表示装置などの画像表示装置に広く用いられている。近年では、活性層である半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏなどを用いた酸化物半導体を用いた半導体装置が開発されている。酸化物半導体は、低温でも容易に作製され、移動度が１０ｃｍ２／Ｖｓ以上と高いことが知られている。酸化物半導体を用いた半導体装置においては、特性の安定化が重要である。
特開２０１３−００９００３号公報
本発明の実施形態は、特性を安定化させることができる半導体装置及びその製造方法を提供する。
実施形態に係る半導体装置は、第１電極と、酸化物半導体膜と、絶縁膜と、第１保護膜と、第２電極と、第３電極と、を備える。
前記酸化物半導体膜は、前記第１電極の上に設けられる。前記酸化物半導体膜は、前記第１電極側の第１面と、前記第１面とは反対側の第２面と、を有する。
前記絶縁膜は、前記第１電極と前記酸化物半導体膜との間に設けられる。
前記第１保護膜は、前記絶縁膜と前記第１面との間に設けられた第１膜と、前記第２面の上に設けられた第２膜と、を有する。前記第１保護膜は、水素を含む物質が前記酸化物半導体膜の外側から内側へ侵入することを抑制する。
前記第２電極は、前記酸化物半導体膜と電気的に接続される。
前記第３電極は、前記酸化物半導体膜と電気的に接続される。
図１（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置を例示する模式図である。 図２（ａ）〜図２（ｄ）は、半導体装置の製造方法の一例を示す模式的断面図である。 図３（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置を例示する模式図である。 図４（ａ）〜図４（ｄ）は、半導体装置の製造方法の一例を示す模式的断面図である。 図５（ａ）〜図５（ｄ）は、半導体装置の製造方法の一例を示す模式的断面図である。 図６（ａ）〜（ｄ）は、半導体装置の製造方法の他の一例を示す模式的断面図である。 図７（ａ）及び（ｂ）は、第３の実施形態に係る半導体装置を例示する模式図である。 図８（ａ）〜図８（ｄ）は、半導体装置の製造方法の一例を示す模式的断面図である。 図９（ａ）〜図９（ｄ）は、半導体装置の製造方法の一例を示す模式的断面図である。 図１０（ａ）〜図１０（ｃ）は、半導体装置の製造方法の他の一例を示す模式的断面図である。 図１１（ａ）〜図１１（ｃ）は、半導体装置の製造方法の他の一例を示す模式的断面図である。 図１２は、第４の実施形態に係る半導体装置を例示する模式的断面図である。
以下、本発明の実施形態を図に基づき説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１の実施形態）
図１（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置を例示する模式図である。
図１（ａ）には第１の実施形態に係る半導体装置１１０の模式的断面図が表される。図１（ｂ）には第１の実施形態に係る半導体装置１１０の模式的平面図が表される。図１（ａ）に表した模式的断面図は、図１（ｂ）のＡ−Ａ断面図である。
図１（ａ）に表したように、半導体装置１１０は、第１電極１１と、酸化物半導体膜２０と、絶縁膜３０と、第１保護膜４０と、第２電極１２と、第３電極１３と、を備える。半導体装置１１０は、例えばＴＦＴである。第１電極１１は、例えばＴＦＴのゲート電極である。第２電極１２は、例えばＴＦＴのソース電極である。第３電極１３は、例えばＴＦＴのドレイン電極である。酸化物半導体膜２０は、例えばＴＦＴのチャネルが形成される活性層である。絶縁膜３０は、例えばＴＦＴのゲート絶縁膜の一部である。
半導体装置１１０では、第２電極１２及び第３電極１３と、第１電極１１と、の間に酸化物半導体膜２０が設けられる。なお、第１電極１１、第２電極１２及び第３電極１３は、酸化物半導体膜２０の上に並置されていてもよい。
第１電極１１は、絶縁部５に設けられた溝５１の中に埋め込まれている。第１電極１１には、例えば銅（Ｃｕ）が用いられる。第１電極１１は、例えばダマシン法によって形成される。本実施形態では、Ｃｕを用いたダマシン法によって、絶縁部５の溝５１内に第１電極１１が埋め込まれる。図１（ｂ）に表したように、第１電極１１は、例えば島状に設けられる。第１電極１１は、ライン状に設けられていてもよい。
酸化物半導体膜２０は、第１電極１１の上に設けられる。本実施形態において、第１電極１１と酸化物半導体膜２０とを結ぶ方向のＺ方向、Ｚ方向に直交する方向の１つのＸ方向、Ｚ方向及びＸ方向に直交する方向をＹ方向とする。
酸化物半導体膜２０は、第１電極１１側の第１面２０ａと、第１面２０ａとは反対側の第２面２０ｂと、を有する。第１面２０ａは、酸化物半導体膜２０の例えば下面である。第２面２０ｂは、酸化物半導体膜２０の例えば上面である。
酸化物半導体膜２０には、例えばインジウム（Ｉｎ）−ガリウム（Ｇａ）−亜鉛（Ｚｎ）−酸素（Ｏ）が設けられる。酸化物半導体膜２０には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ以外のＩｎやＺｎを含む酸化物、例えばＩｎ−Ｏ膜、Ｚｎ−Ｏ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜等を用いてもよい。酸化物半導体膜２０の厚さは、例えば５ナノメートル（ｎｍ）以上１００ｎｍ以下である。
絶縁膜３０は、第１電極１１と酸化物半導体膜２０との間に設けられる。例えば、絶縁膜３０は、第１電極１１の上に積層される。絶縁膜３０には、例えば窒化シリコン（ＳｉＮ）が用いられる。絶縁膜３０には、ＳｉＮ以外の酸化シリコン（ＳｉＯ２）や酸窒化シリコン（ＳｉＯＮ）、さらにＨｆＯ２やＨｆＳｉＯＮなどを用いてもよい。第１電極１１としてＣｕを用いる場合、絶縁膜３０としてＳｉＮを用いると、Ｃｕの酸化物半導体膜２０への拡散が効果的に抑制される。絶縁膜３０の厚さは、例えば５ｎｍ以上５００ｎｍ以下である。
第１保護膜４０は、第１膜４１と、第２膜４２と、を有する。第１膜４１は、絶縁膜３０と第１面２０ａとの間に設けられる。第１膜４１は、例えば第１面２０ａと接する。第２膜４２は、第２面２０ｂの上に設けられる。第２膜４２は、例えば第２面２０ｂと接する。すなわち、酸化物半導体膜２０は、第１膜４１と第２膜４２との間に設けられる。
第１保護膜４０は、酸化物半導体膜２０の外側から内側へ異物が侵入することを抑制する。異物とは、例えば水素を含む物質である。第１保護膜４０は、例えば酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）及び酸化タンタル（Ｔａ２Ｏ５）の群より選択された１つを含む。第１膜４１の材料は、第２膜４２の材料と同じでも、異なっていてもよい。
第１膜４１は、ゲート絶縁膜の一部である。半導体装置１１０では、第１膜４１及び絶縁膜３０がゲート絶縁膜として用いられる。第１膜４１の厚さは、例えば１０ｎｍ以上１００ｎｍ以下である。第１膜４１は、第１膜４１よりも下方から酸化物半導体膜２０へ物質（例えば、水素を含む物質）が侵入することを抑制するバリア膜として機能する。
第２膜４２の厚さは、例えば１０ｎｍ以上１００ｎｍ以下である。第２膜４２は、第２膜４２の外側から酸化物半導体膜２０へ物質（例えば、水素を含む物質）が侵入することを抑制するバリア膜として機能する。
第２電極１２は、酸化物半導体膜２０と電気的に接続される。第２膜４２の上には層間絶縁膜６０が設けられる。第２電極１２は、層間絶縁膜６０及び第２膜４２に設けられたコンタクトホール６２ｈ内に設けられる。コンタクトホール６２ｈは、層間絶縁膜６０の表面から酸化物半導体膜２０まで達する。第２電極１２は、例えば第１バリア膜（第２保護膜）１２ａと、第１導電部１２ｂと、を有する。第１バリア膜１２ａは、コンタクトホール６２ｈの内壁及びコンタクトホール６２ｈの底に沿って形成される。第１バリア膜１２ａは、コンタクトホール６２ｈの底において酸化物半導体膜２０と接する。第１導電部１２ｂは、第１バリア膜１２ａを介してコンタクトホール６２ｈ内に埋め込まれる。
第１バリア膜１２ａには、例えば窒化タンタル（ＴａＮ）が用いられる。第１導電部１２ｂには、例えばＣｕが用いられる。第１導電部１２ｂは、例えばダマシン法によってコンタクトホール６２ｈ内に形成される。第１バリア膜１２ａは、第１導電部１２ｂの材料（例えば、Ｃｕ）や、第１導電部１２ｂに含まれる物質（例えば、水素を含む物質）が酸化物半導体膜２０へ侵入することを抑制するバリア膜として機能する。
第３電極１３は、酸化物半導体膜２０と電気的に接続される。第３電極１３は、層間絶縁膜６０及び第２膜４２に設けられたコンタクトホール６３ｈ内に設けられる。コンタクトホール６３ｈは、層間絶縁膜６０の上面から酸化物半導体膜２０まで達する。第３電極１３は、例えば第２バリア膜（第２保護膜）１３ａと、第２導電部１３ｂと、を有する。第２バリア膜１３ａは、コンタクトホール６３ｈの内壁及びコンタクトホール６３ｈの底に沿って形成される。コンタクトホール６２ｈの内壁及びコンタクトホール６２ｈの底に沿って形成される。第２バリア膜１３ａは、コンタクトホール６３ｈの底において酸化物半導体膜２０と接する。第２導電部１３ｂは、第２バリア膜１３ａを介してコンタクトホール６３ｈ内に埋め込まれる。
第２バリア膜１３ａには、例えばＴａＮが用いられる。第２導電部１３ｂには、例えばＣｕが用いられる。第２導電部１２ｂは、例えばダマシン法によってコンタクトホール６３ｈ内に形成される。第２バリア膜１３ａは、第２導電部１３ｂの材料（例えば、Ｃｕ）や、第２導電部１３ｂに含まれる物質（例えば、水素を含む物質）が酸化物半導体膜２０へ侵入することを抑制するバリア膜として機能する。
ここで、酸化物半導体膜２０を活性層として用いる場合、酸化物半導体膜２０の外側から内側へ水素等を含む物質が侵入することで、移動度の低下、閾値電圧の低下及びサブスレッショルド特性の劣化が起こる可能性がある。
例えば、第１電極１１としてＣｕを用いた場合、絶縁膜３０としてはＣｕの拡散を防止する観点からＳｉＮを用いることが有効である。ＳｉＮは、一般に低温のプラズマＣＶＤ（Chemical Vapor Deposition）によって成膜される。このため、ＳｉＮの絶縁膜３０は、多量の水素を含みやすい。ＳｉＮの絶縁膜３０に含まれる水素が酸化物半導体膜２０へ拡散すると、先に示したような特性の劣化が起こる可能性がある。
半導体装置１１０では、酸化物半導体膜２０が第１膜４１及び第２膜４２で挟まれているため、酸化物半導体膜２０の外側から内側への水素等を含む物質の侵入が抑制される。これにより、移動度の低下、閾値電圧の低下及びサブスレッショルド特性の劣化が抑制される。
次に、半導体装置１１０の製造方法の一例を説明する。
図２（ａ）〜図２（ｄ）は、半導体装置の製造方法の一例を示す模式的断面図である。
先ず、図２（ａ）に表したように、絶縁部５に第１電極１１を形成する。絶縁部５は、例えば、図示しない基板の上に設けられる。第１電極１１は、例えばダマシン法によって形成される。すなわち、絶縁部５の一部にエッチングを施し、溝５１を形成する。次に、溝５１を埋め込むように、例えばＣｕを絶縁部５の上に形成する。その後、ＣｕをＣＰＭ（Chemical Mechanical Polishing）で削り、溝５１に埋め込まれたＣｕのみを残す。
次に、図２（ｂ）に表したように、第１電極１１及び絶縁部５の上に、絶縁膜３０、第１膜４１、酸化物半導体膜２０、第２膜４２及び層間絶縁膜６０を、この順に積層する。絶縁膜３０には、例えばＳｉＮが用いられる。ＳｉＮによる絶縁膜３０は、例えば低温ＣＶＤによって形成される。絶縁膜３０の厚さは、例えば５ｎｍ以上５００ｎｍ以下、好ましくは３０ｎｍ以上１００ｎｍ以下である。
第１膜４１は、例えばＡｌ２Ｏ３、ＴｉＯ２及びＴａ２Ｏ５の群より選択された１つを含む。第１膜４１は、例えばスパッタ法により成膜される。第１膜４１の厚さは、例えば５ｎｍ以上１００ｎｍ以下である。
酸化物半導体膜２０には、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏが用いられる。酸化物半導体膜２０は、例えばスパッタ法により成膜される。酸化物半導体膜２０の厚さは、例えば５ｎｍ以上５００ｎｍ以下、好ましくは３０ｎｍ以上１００ｎｍ以下である。
第２膜４２は、例えばＡｌ２Ｏ３、ＴｉＯ２及びＴａ２Ｏ５の群より選択された１つを含む。第２膜４２は、例えばスパッタ法により成膜される。第２膜４２の厚さは、例えば５ｎｍ以上１００ｎｍ以下である。
層間絶縁膜６０には、例えばＳｉＯ２が用いられる。層間絶縁膜６０は、例えばＣＶＤによって形成される。層間絶縁膜６０の厚さは、例えば１００ｎｍ以上１０００ｎｍ以下である。
次に、図２（ｃ）に表したように、コンタクトホール６２ｈ及び６３ｈを形成する。コンタクトホール６２ｈ及び６３ｈは、層間絶縁膜６０及び第２膜４２に形成される。コンタクトホール６２ｈ及び６３ｈは、例えばフォトリソグラフィ及びエッチングによって形成される。コンタクトホール６２ｈ及び６３ｈは、層間絶縁膜６０の上面から酸化物半導体膜２０まで達する。
次に、図２（ｄ）に表したように、第２電極１２及び第３電極１３を形成する。先ず、コンタクトホール６２ｈの内壁及び底に第１バリア膜１２ａを形成し、コンタクトホール６３ｈの内壁及び底に第２バリア膜１３ａを形成する。第１バリア膜１２ａ及び第２バリア膜１３ａは、それぞれ酸化物半導体膜２０と接する。第１バリア膜１２ａ及び第２バリア膜１３ａには、例えばＴａＮが用いられる。
次に、コンタクトホール６２ｈ内の第１バリア膜１２ａの上に第１導電部１２ｂを形成し、コンタクトホール６３ｈ内の第２バリア膜１３ａの上に第２導電部１３ｂを形成する。第１導電部１２ｂ及び第２導電部１３ｂには、例えばＣｕが用いられる。第１導電部１２ｂ及び第２導電部１３ｂは、例えばダマシン法によって形成される。すなわち、コンタクトホール６２ｈ及び６３ｈを埋め込むように、例えばＣｕを層間絶縁膜６０の上に形成する。その後、ＣｕをＣＰＭで削り、コンタクトホール６２ｈ及び６３ｈに埋め込まれたＣｕのみを残す。
その後、例えばＳｉ−ＬＳＩがＴＦＴの下層にある場合、水素を用いたシンター処理を行う。以上の工程によって、半導体装置１１０が完成する。
このような半導体装置１１０の製造方法によれば、製造工程中に第１膜４１よりも下層の膜に含まれた物質（水素等を含む物質）の酸化物半導体膜２０への侵入を第１膜４１によって抑制する。また、第２電極１２及び第３電極１３を形成した後にシンター処理を行う場合など、酸化物半導体膜２０の第２面２０ｂ側から内部への物質（水素等を含む物質）の侵入を第２膜４２によって抑制する。これにより、移動度の低下、閾値電圧の低下及びサブスレッショルド特性の劣化を抑制した半導体装置１１０が提供される。
（第２の実施形態）
次に、第２の実施形態について説明する。
図３（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置を例示する模式図である。
図３（ａ）には第２の実施形態に係る半導体装置１１０の模式的断面図が表される。図３（ｂ）には第２の実施形態に係る半導体装置１２０の模式的平面図が表される。図３（ａ）に表した模式的断面図は、図３（ｂ）のＢ−Ｂ断面図である。
図３（ａ）に表したように、半導体装置１２０は、第１電極１１と、酸化物半導体膜２０と、絶縁膜３０と、第１保護膜４０と、第２電極１２と、第３電極１３と、を備える。半導体装置１２０の第１保護膜４０は、酸化物半導体膜２０の周りを覆うように設けられている。
図３（ｂ）に表したように、半導体装置１２０では、酸化物半導体膜２０が島状に設けられる。酸化物半導体膜２０が、第１面２０ａと第２面２０ｂとの間に設けられた第３面２０ｃを有する場合、第１保護膜４０は、第３面２０ｃの上に設けられた第３膜４３をさらに有する。第３面２０ｃは、酸化物半導体膜２０の例えば側面である。第３膜４３は、酸化物半導体膜２０の側面を覆うように設けられる。第３面２０ｃが酸化物半導体膜２０の周りを囲むように設けられている場合、第３膜４３も酸化物半導体膜２０の周りを囲むように設けられる。
第３膜４３は、第１膜４１と第２膜４２との間に設けられる。つまり、第１膜４１は酸化物半導体膜２０の下面（第１面２０ａ）を覆い、第２膜４２は酸化物半導体膜２０の上面（第２面２０ｂ）を覆い、第３膜４３は、酸化物半導体膜２０の側面（第３面２０ｃ）を覆う。
なお、酸化物半導体膜２０の側面（第３面２０ｃ）が明確に現れない場合もある。この場合、第１保護膜４０は、第１膜４１の周縁部を第２膜４２の周縁部と連結させることによって、酸化物半導体膜２０の周りを覆う。
半導体装置１２０では、第１保護膜４０によって酸化物半導体膜２０の周りが覆われているため、酸化物半導体膜２０の周囲から内側への水素等を含む物質の侵入が抑制される。これにより、移動度の低下、閾値電圧の低下及びサブスレッショルド特性の劣化が抑制される。
次に、半導体装置１２０の製造方法の一例を説明する。
図４（ａ）〜図５（ｄ）は、半導体装置の製造方法の一例を示す模式的断面図である。
先ず、図４（ａ）に表したように、絶縁部５に第１電極１１及び第１電極１１と導通する配線１５を形成する。絶縁部５は、例えば、図示しない基板の上に設けられる。第１電極１１及び配線１５は、例えばダマシン法によって形成される。すなわち、絶縁部５の一部にエッチングを施し、溝５１及び５５を形成する。次に、溝５１及び５５を埋め込むように、例えばＣｕを絶縁部５の上に形成する。その後、ＣｕをＣＰＭで削り、溝５１及び５５に埋め込まれたＣｕのみを残す。
次に、図４（ｂ）に表したように、第１電極１１、配線１５及び絶縁部５の上に、絶縁膜３０、第１膜４１及び酸化物半導体膜２０を、この順に積層する。絶縁膜３０、第１膜４１及び酸化物半導体膜２０のそれぞれの材料、製造方法及び厚さは、半導体装置１１０の製造方法と同様である。
次に、図４（ｃ）に表したように、酸化物半導体膜２０の一部及び第１膜４１の一部を除去する。例えば、フォトリソグラフィ及びエッチングによって、酸化物半導体膜２０の一部及び第１膜４１の一部を除去する。このエッチングによって、配線１５上の酸化物半導体膜２０及び第１膜４１が除去される。第１電極１１上の酸化物半導体膜２０及び第１膜４１は残される。これにより、第１電極１１の上に、酸化物半導体膜２０及び第１膜４１のパターン領域ＰＲ１が形成される。パターン領域ＰＲ１は、第１電極１１の上に島状に形成される。このエッチングによって、酸化物半導体膜２０に側面（第３面２０ｃ）が形成される。
次に、図４（ｄ）に表したように、パターン領域ＰＲ１を覆うように、保護膜材料膜４００を形成する。保護膜材料膜４００は、パターン領域ＰＲ１の上、及び絶縁膜３０の上に形成される。保護膜材料膜４００には、例えば第１膜４１の材料と同じ材料が用いられる。
次に、図５（ａ）に表したように、保護膜材料膜４００の一部を除去し、パターン領域ＰＲ１を覆う部分だけ残すようにする。例えば、フォトリソグラフィ及びエッチングによって、酸化物半導体膜２０の第２面２０ｂ上の保護膜材料膜４００及び第３面２０ｃ上の保護膜材料膜４００のみを残すようにする。このエッチングによって酸化物半導体膜２０の第２面２０ｂの上に残された保護膜材料膜４００は第２膜４２になる。また、酸化物半導体膜２０の第３面２０ｃの上に残された保護膜材料膜４００は第３膜４３になる。すなわち、酸化物半導体膜２０の周りを囲む第１保護膜４０が形成される。
なお、図５（ａ）に表した保護膜材料膜４００の一部の除去は、必ずしも行う必要はない。図５（ａ）に表した保護膜材料膜４００の一部の除去を行うと、後に行う配線１６上のコンタクトホール６５ｈの形成の際に保護膜材料膜４００をエッチングする必要がなくなる。したがって、コンタクトホール６５ｈを形成する際のエッチング条件が緩和される。
次に、図５（ｂ）に表したように、絶縁膜３０の上、及び第１保護膜４０の上に層間絶縁膜６０を形成する。層間絶縁膜６０の材料、製造方法及び厚さは、半導体装置１１０の製造方法と同様である。
次に、図５（ｃ）に表したように、コンタクトホール６２ｈ、６３ｈ及び６５ｈを形成する。コンタクトホール６２ｈ及び６３ｈは、層間絶縁膜６０及び第２膜４２に形成される。コンタクトホール６５ｈは、層間絶縁膜６０及び絶縁膜３０に形成される。コンタクトホール６２ｈ、６３ｈ及び６５ｈは、例えばフォトリソグラフィ及びエッチングによって形成される。コンタクトホール６２ｈ及び６３ｈは、層間絶縁膜６０の上面から酸化物半導体膜２０まで達する。コンタクトホール６５ｈは、層間絶縁膜６０の上面から配線１５まで達する。
次に、図５（ｄ）に表したように、第２電極１２、第３電極１３及び配線１６を形成する。先ず、コンタクトホール６２ｈの内壁及び底に第１バリア膜１２ａを形成し、コンタクトホール６３ｈの内壁及び底に第２バリア膜１３ａを形成し、コンタクトホール６５ｈの内壁及び底に第３バリア膜１６ａを形成する。第１バリア膜１２ａ及び第２バリア膜１３ａは、それぞれ酸化物半導体膜２０と接する。第３バリア膜１６ａは、配線１６と接する。第１バリア膜１２ａ、第２バリア膜１３ａ及び第３バリア膜１６ａには、例えばＴａＮが用いられる。
次に、コンタクトホール６２ｈ内の第１バリア膜１２ａの上に第１導電部１２ｂを形成し、コンタクトホール６３ｈ内の第２バリア膜１３ａの上に第２導電部１３ｂを形成し、コンタクトホール６５ｈ内の第３バリア膜１６ａの上に第３導電部１６ｂを形成する。第１導電部１２ｂ、第２導電部１３ｂ及び第３導電部１６ｂには、例えばＣｕが用いられる。第１導電部１２ｂ、第２導電部１３ｂ及び第３導電部１６ｂは、例えばダマシン法によって形成される。すなわち、コンタクトホール６２ｈ、６３ｈ及び６５ｈを埋め込むように、例えばＣｕを層間絶縁膜６０の上に形成する。その後、ＣｕをＣＰＭで削り、コンタクトホール６２ｈ、６３ｈ及び６５ｈに埋め込まれたＣｕのみを残す。
その後、例えばＳｉ−ＬＳＩがＴＦＴの下層にある場合、水素を用いたシンター処理を行う。以上の工程によって、半導体装置１２０が完成する。
このような半導体装置１２０の製造方法によれば、製造工程中に第１膜４１よりも下層の膜に含まれた物質（水素等を含む物質）の酸化物半導体膜２０への侵入を第１膜４１によって抑制する。また、第２電極１２及び第３電極１３を形成した後にシンター処理を行う場合など、酸化物半導体膜２０の第２面２０ｂ側及び第３面２０ｃ側から内部への物質（水素等を含む物質）の侵入を第２膜４２及び第３膜４３によって抑制する。これにより、これにより、移動度の低下、閾値電圧の低下及びサブスレッショルド特性の劣化を抑制した半導体装置１２０が提供される。
次に、半導体装置１２０の製造方法の他の一例を説明する。
図６（ａ）〜（ｄ）は、半導体装置の製造方法の他の一例を示す模式的断面図である。
図６（ａ）〜（ｄ）には、半導体装置１２０の製造方法の一部の工程が表されている。
先ず、図４（ａ）に表した工程と同様に、絶縁部５に第１電極１１及び第１電極１１と導通する配線１５を形成する。次に、図６（ａ）に表したように、第１電極１１、配線１５及び絶縁部５の上に、絶縁膜３０、第１膜４１、酸化物半導体膜２０及び第２膜４２を、この順に積層する。絶縁膜３０、第１膜４１、酸化物半導体膜２０及び第２膜４２のそれぞれの材料、製造方法及び厚さは、半導体装置１１０の製造方法と同様である。
次に、図６（ｂ）に表したように、第２膜４２の一部、酸化物半導体膜２０の一部及び第１膜４１の一部を除去する。例えば、フォトリソグラフィ及びエッチングによって、第２膜４２の一部、酸化物半導体膜２０の一部及び第１膜４１の一部を除去する。このエッチングによって、配線１５上の第２膜４２、酸化物半導体膜２０及び第１膜４１が除去される。第１電極１１上の第２膜４２、酸化物半導体膜２０及び第１膜４１は残される。これにより、第１電極１１の上に、第２膜４２、酸化物半導体膜２０及び第１膜４１のパターン領域ＰＲ２が形成される。パターン領域ＰＲ２は、第１電極１１の上に島状に形成される。このエッチングによって、酸化物半導体膜２０に側面（第３面２０ｃ）が形成される。
次に、図６（ｃ）に表したように、パターン領域ＰＲ２を覆うように、保護膜材料膜４００を形成する。保護膜材料膜４００は、パターン領域ＰＲ２の上（第３面２０ｃの上を含む）、及び絶縁膜３０の上に形成される。保護膜材料膜４００には、例えば第１膜４１の材料と同じ材料が用いられる。
次に、図６（ｄ）に表したように、保護膜材料膜４００をエッチバックする。保護膜材料膜４００は、絶縁膜３０の上に形成された保護膜材料膜４００の厚さ分だけエッチバックされる。このエッチバックでは、異方性エッチングが用いられる。この異方性エッチングのＺ方向のエッチングレートは、Ｘ方向及びＹ方向のエッチングレートよりも高い。このエッチバックによって、絶縁膜３０の上の保護膜材料膜４００及び第２膜４２の上の保護膜材料膜４００は除去される。第３面２０ｃの上に設けられた保護膜材料膜４００は残される。第３面２０ｃの上に残された保護膜材料膜４００は第３膜４３になる。すなわち、酸化物半導体膜２０の周りを囲む第１保護膜４０が形成される。
この後の工程は、図５（ｂ）〜（ｄ）に表した工程と同様である。これにより、半導体装置１２０が完成する。
図６（ａ）〜（ｄ）に表した製造工程を適用することで、酸化物半導体膜２０の周りを囲む第１保護膜４０を形成する際のフォトリソグラフィが１回だけになる。したがって、製造工程が簡素化される。
（第３の実施形態）
次に、第３の実施形態について説明する。
図７（ａ）及び（ｂ）は、第３の実施形態に係る半導体装置を例示する模式図である。
図７（ａ）には第３の実施形態に係る半導体装置１３０の模式的断面図が表される。図７（ｂ）には第３の実施形態に係る半導体装置１３０の模式的平面図が表される。図７（ａ）に表した模式的断面図は、図７（ｂ）のＣ−Ｃ断面図である。
図７（ａ）に表したように、半導体装置１３０は、第１電極１１と、酸化物半導体膜２０と、絶縁膜３０と、第１保護膜４０と、第２電極１２と、第３電極１３と、を備える。半導体装置１３０においては、酸化物半導体膜２０と第２電極１２との間に設けられた第１導電性バリア膜（第１部分）７１と、酸化物半導体膜２０と第３電極１３との間に設けられ例えば第２導電性バリア膜（第２部分）７２と、をさらに備える。第１導電性バリア膜７１及び第２導電性バリア膜７２は、第３保護膜である。
第１導電性バリア膜７１は、例えば酸化物半導体膜２０及び第１バリア膜１２ａのそれぞれと接する。第２導電性バリア膜７２は、例えば酸化物半導体膜２０及び第２バリア膜１３ａのとそれぞれと接する。
第１導電性バリア膜７１及び第２導電性バリア膜７２は、水素を含む物質が酸化物半導体膜２０の外側から内側へ侵入することを抑制する機能を有する。第１導電性バリア膜７１及び第２導電性バリア膜７２には、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴｉＣ、ＴｉＡｌＮ、Ｚｒ及びＮｂよりなる群から選択された１つを含む材料が用いられる。第１導電性バリア膜７１及び第２導電性バリア膜７２は、上記材料を用いた単層構造であっても、複数の材料を積層した積層構造であってもよい。
半導体装置１３０では、第１導電性バリア膜７１及び第２導電性バリア膜７２が設けられているため、これらの膜が設けられていない場合に比べて水素等を含む物質の酸化物半導体膜２０への侵入が効果的に抑制される。
ここで、第１バリア膜１２ａ及び第２バリア膜１３ａの厚さを厚くすれば、Ｃｕの拡散防止とともに水素等を含む物質の酸化物半導体膜２０への侵入の抑制効果は高まる。しかし、第１バリア膜１２ａ及び第２バリア膜１３ａの厚さが厚くなると、第１導電部１２ｂ及び第２導電部１３ｂの厚さが薄くなり、配線抵抗の増大を招く可能性がある。
半導体装置１３０のように第１導電性バリア膜７１及び第２導電性バリア膜７２を設けることで、第１バリア膜１２ａ及び第２バリア膜１３ａの厚さを厚くしなくても水素等を含む物質の酸化物半導体膜２０への拡散が抑制される。したがって、第１導電部１２ｂ及び第２導電部１３ｂの厚さを薄くしなくて済み、配線抵抗の増大は発生しない。
次に、半導体装置１３０の製造方法の一例を説明する。
図８（ａ）〜図９（ｄ）は、半導体装置の製造方法の一例を示す模式的断面図である。
先ず、図８（ａ）に表したように、絶縁部５に第１電極１１及び第１電極１１と導通する配線１５を形成する。絶縁部５は、例えば、図示しない基板の上に設けられる。第１電極１１及び配線１５は、例えばダマシン法によって形成される。すなわち、絶縁部５の一部にエッチングを施し、溝５１及び５５を形成する。次に、溝５１及び５５を埋め込むように、例えばＣｕを絶縁部５の上に形成する。その後、ＣｕをＣＰＭで削り、溝５１及び５５に埋め込まれたＣｕのみを残す。
次に、図８（ｂ）に表したように、酸化物半導体膜２０の一部及び第１膜４１の一部を除去する。例えば、フォトリソグラフィ及びエッチングによって、酸化物半導体膜２０の一部及び第１膜４１の一部を除去する。このエッチングによって、配線１５上の酸化物半導体膜２０及び第１膜４１が除去される。第１電極１１上の酸化物半導体膜２０及び第１膜４１は残される。これにより、第１電極１１の上に、酸化物半導体膜２０及び第１膜４１のパターン領域ＰＲ１が形成される。パターン領域ＰＲ１は、第１電極１１の上に島状に形成される。このエッチングによって、酸化物半導体膜２０に側面（第３面２０ｃ）が形成される。
次に、パターン領域ＰＲ１を覆うように、導電性材料膜７００を形成する。導電性材料膜７００は、パターン領域ＰＲ１の上、及び絶縁膜３０の上に形成される。導電性材料膜７００には、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴｉＣ、ＴｉＡｌＮ、Ｚｒ及びＮｂよりなる群から選択された１つを含む材料が用いられる。導電性材料膜７００は、例えばスパッタ法により成膜される。導電性材料膜７００の厚さは、例えば１ｎｍ以上１０ｎｍ以下である。導電性材料膜７００は、上記材料を用いた単層構造であっても、複数の材料を積層した積層構造であってもよい。
次に、図８（ｃ）に表したように、導電性材料膜７００の一部を除去する。例えば、フォトリソグラフィ及びエッチングによって、導電性材料膜７００の一部を除去する。このエッチングによって、酸化物半導体膜２０の上に島状に導電性材料膜７００が残される。残された導電性材料膜７００は、第１導電性バリア膜７１及び第２導電性バリア膜７２である。
次に、図８（ｄ）に表したように、パターン領域ＰＲ１、第１導電性バリア膜７１及び第２導電性バリア膜７２を覆うように、保護膜材料膜４００を形成する。保護膜材料膜４００は、パターン領域ＰＲ１の上、第１導電性バリア膜７１の上、第２導電性バリア膜７２の上、及び絶縁膜３０の上に形成される。保護膜材料膜４００には、例えば第１膜４１の材料と同じ材料が用いられる。
次に、図９（ａ）に表したように、保護膜材料膜４００の一部を除去し、パターン領域ＰＲ１を覆う部分だけ残すようにする。例えば、フォトリソグラフィ及びエッチングによって、酸化物半導体膜２０の第２面２０ｂ上の保護膜材料膜４００及び第３面２０ｃ上の保護膜材料膜４００のみを残すようにする。このエッチングによって酸化物半導体膜２０の第２面２０ｂの上に残された保護膜材料膜４００は第２膜４２になる。また、酸化物半導体膜２０の第３面２０ｃの上に残された保護膜材料膜４００は第３膜４３になる。すなわち、酸化物半導体膜２０の周りを囲む第１保護膜４０が形成される。
なお、図９（ａ）に表した保護膜材料膜４００の一部の除去は、必ずしも行う必要はない。図９（ａ）に表した保護膜材料膜４００の一部の除去を行うと、後に行う配線１６上のコンタクトホール６５ｈの形成の際に保護膜材料膜４００をエッチングする必要がなくなる。したがって、コンタクトホール６５ｈを形成する際のエッチング条件が緩和される。
次に、図９（ｂ）に表したように、絶縁膜３０の上、及び第１保護膜４０の上に層間絶縁膜６０を形成する。層間絶縁膜６０の材料、製造方法及び厚さは、半導体装置１１０の製造方法と同様である。
次に、図９（ｃ）に表したように、コンタクトホール６２ｈ、６３ｈ及び６５ｈを形成する。コンタクトホール６２ｈ及び６３ｈは、層間絶縁膜６０及び第２膜４２に形成される。コンタクトホール６５ｈは、層間絶縁膜６０及び絶縁膜３０に形成される。コンタクトホール６２ｈ、６３ｈ及び６５ｈは、例えばフォトリソグラフィ及びエッチングによって形成される。コンタクトホール６２ｈは、層間絶縁膜６０の上面から第１導電性バリア膜７１まで達する。コンタクトホール６３ｈは、層間絶縁膜６０の上面から第２導電性バリア膜７２まで達する。コンタクトホール６５ｈは、層間絶縁膜６０の上面から配線１５まで達する。
次に、図９（ｄ）に表したように、第２電極１２、第３電極１３及び配線１６を形成する。先ず、コンタクトホール６２ｈの内壁及び底に第１バリア膜１２ａを形成し、コンタクトホール６３ｈの内壁及び底に第２バリア膜１３ａを形成し、コンタクトホール６５ｈの内壁及び底に第３バリア膜１６ａを形成する。第１バリア膜１２ａは第１導電性バリア膜７１と接する。第２バリア膜１３ａは第２導電性バリア膜７２と接する。第３バリア膜１６ａは、配線１６と接する。第１バリア膜１２ａ、第２バリア膜１３ａ及び第３バリア膜１６ａには、例えばＴａＮが用いられる。
次に、コンタクトホール６２ｈ内の第１バリア膜１２ａの上に第１導電部１２ｂを形成し、コンタクトホール６３ｈ内の第２バリア膜１３ａの上に第２導電部１３ｂを形成し、コンタクトホール６５ｈ内の第３バリア膜１６ａの上に第３導電部１６ｂを形成する。第１導電部１２ｂ、第２導電部１３ｂ及び第３導電部１６ｂには、例えばＣｕが用いられる。第１導電部１２ｂ、第２導電部１３ｂ及び第３導電部１６ｂは、例えばダマシン法によって形成される。すなわち、コンタクトホール６２ｈ、６３ｈ及び６５ｈを埋め込むように、例えばＣｕを層間絶縁膜６０の上に形成する。その後、ＣｕをＣＰＭで削り、コンタクトホール６２ｈ、６３ｈ及び６５ｈに埋め込まれたＣｕのみを残す。
その後、例えばＳｉ−ＬＳＩがＴＦＴの下層にある場合、水素を用いたシンター処理を行う。以上の工程によって、半導体装置１３０が完成する。
このような半導体装置１３０の製造方法によれば、製造工程中に第１電極１１に含まれた物質（水素等を含む物質）の酸化物半導体膜２０への侵入を第１膜４１によって抑制する。また、第２電極１２及び第３電極１３を形成する際のシンター処理を行う場合など、酸化物半導体膜２０の第２面２０ｂ側及び第３面２０ｃ側から内部への物質（水素等を含む物質）の侵入を第２膜４２及び第３膜４３によって抑制する。さらに、第２電極１２及び第３電極１３から酸化物半導体膜２０への物質（Ｃｕ等の電極材料や水素等を含む物質）の侵入を第１導電性バリア膜７１及び第２導電性バリア膜７２によって効果的に抑制する。これにより、これにより、移動度の低下、閾値電圧の低下及びサブスレッショルド特性の劣化を抑制した半導体装置１３０が提供される。
次に、半導体装置１３０の製造方法の他の一例を説明する。
図１０（ａ）〜図１１（ｃ）は、半導体装置の製造方法の他の一例を示す模式的断面図である。
図１０（ａ）〜図１１（ｃ）には、半導体装置１３０の製造方法の一部の工程が表されている。
先ず、図１０（ａ）に表したように、絶縁部５に第１電極１１及び第１電極１１と導通する配線１５を形成する。次に、第１電極１１、配線１５及び絶縁部５の上に、絶縁膜３０、第１膜４１、酸化物半導体膜２０及び導電性材料膜７００を、この順に積層する。絶縁膜３０、第１膜４１、酸化物半導体膜２０及び第２膜４２のそれぞれの材料、製造方法及び厚さは、図８（ａ）及び（ｂ）に表した製造方法と同様である。
次に、図１０（ｂ）に表したように、導電性材料膜７００の一部を除去する。例えば、フォトリソグラフィ及びエッチングによって、導電性材料膜７００の一部を除去する。このエッチングによって、酸化物半導体膜２０の上に島状に導電性材料膜７００が残される。残された導電性材料膜７００は、第１導電性バリア膜７１及び第２導電性バリア膜７２である。
次に、図１０（ｃ）に表したように、酸化物半導体膜２０、第１導電性バリア膜７１及び第２導電性バリア膜７２の上に第１保護膜材料膜４０１を形成する。第１保護膜材料膜４０１には、例えば第１膜４１の材料と同じ材料が用いられる。
次に、図１１（ａ）に表したように、第１保護膜材料膜４０１の一部、酸化物半導体膜２０の一部及び第１膜４１の一部を除去する。例えば、フォトリソグラフィ及びエッチングによって、第１保護膜材料膜４０１の一部、酸化物半導体膜２０の一部及び第１膜４１の一部を除去する。このエッチングによって、配線１５上の第１保護膜材料膜４０１、酸化物半導体膜２０及び第１膜４１が除去される。第１電極１１上の第１保護膜材料膜４０１、酸化物半導体膜２０及び第１膜４１は残される。これにより、第１電極１１の上に、第２膜４２、第１導電性バリア膜７１、第２導電性バリア膜７２、酸化物半導体膜２０、及び第１膜４１のパターン領域ＰＲ３が形成される。パターン領域ＰＲ３は、第１電極１１の上に島状に形成される。このエッチングによって、酸化物半導体膜２０に側面（第３面２０ｃ）が形成される。
次に、図１１（ｂ）に表したように、パターン領域ＰＲ３を覆うように、第２保護膜材料膜４０２を形成する。第２保護膜材料膜４０２は、パターン領域ＰＲ３の上（第３面２０ｃの上を含む）、及び絶縁膜３０の上に形成される。第２保護膜材料膜４０２には、例えば第１膜４１の材料と同じ材料が用いられる。
次に、図１１（ｃ）に表したように、第２保護膜材料膜４０２をエッチバックする。第１保護膜材料膜４０２は、絶縁膜３０の上に形成された第２保護膜材料膜４０２の厚さ分だけエッチバックされる。このエッチバックでは、異方性エッチングが用いられる。この異方性エッチングのＺ方向のエッチングレートは、Ｘ方向及びＹ方向のエッチングレートよりも高い。このエッチバックによって、絶縁膜３０の上の第２保護膜材料膜４０２及び第２膜４２の上の第２保護膜材料膜４０２は除去される。第３面２０ｃの上に設けられた第２保護膜材料膜４０２は残される。第３面２０ｃの上に残された第２保護膜材料膜４０２は第３膜４３になる。すなわち、酸化物半導体膜２０の周りを囲む第１保護膜４０が形成される。
この後の工程は、図９（ｃ）〜（ｄ）に表した工程と同様である。これにより、半導体装置１３０が完成する。
図１０（ａ）〜図１１（ｃ）に表した製造工程を適用することで、酸化物半導体膜２０の周りを囲む第１保護膜４０を形成する際のフォトリソグラフィが１回だけになる。したがって、製造工程が簡素化される。
（第４の実施形態）
次に、第４の実施形態について説明する。
図１２は、第４の実施形態に係る半導体装置を例示する模式的断面図である。
図１２に表したように、第４の実施形態に係る半導体装置２００は、第１電極１１と、酸化物半導体膜２０と、絶縁膜３０と、第１保護膜４０と、を備える。半導体装置２００は、ＭＩＳ（Metal Insulator Semiconductor）構造を備えた装置（例えば、ＭＩＳキャパシタ、ＭＩＳダイオード）である。
第１電極１１は、例えば絶縁部５の上に設けられる。第１電極１１は、絶縁部５に設けられた溝内に埋め込まれていてもよい。第１電極１１には、例えばＣｕが用いられる。
酸化物半導体膜２０は、第１電極１１の上に設けられる。酸化物半導体膜２０は、第１電極１１側の第１面２０ａと、第１面２０ａとは反対側の第２面２０ｂと、を有する。酸化物半導体膜２０には、例えばＩｎ−Ｇａ−Ｚｎ−Ｏが設けられる。酸化物半導体膜２０には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ以外のＩｎやＺｎを含む酸化物、例えばＩｎ−Ｏ膜、Ｚｎ−Ｏ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜等を用いてもよい。
絶縁膜３０は、第１電極１１と酸化物半導体膜２０との間に設けられる。例えば、絶縁膜３０は、第１電極１１の上に積層される。絶縁膜３０には、例えばＳｉＮが用いられる。絶縁膜３０には、ＳｉＮ以外のＳｉＯ２やＳｉＯＮなどを用いてもよい。第１電極１１としてＣｕを用いる場合、絶縁膜３０としてＳｉＮを用いると、Ｃｕの酸化物半導体膜２０への拡散が効果的に抑制される。
第１保護膜４０は、第１膜４１と、第２膜４２と、を有する。第１膜４１は、絶縁膜３０と第１面２０ａとの間に設けられる。第１膜４１は、例えば第１面２０ａと接する。第２膜４２は、第２面２０ｂの上に設けられる。第２膜４２は、例えば第２面２０ｂと接する。すなわち、酸化物半導体膜２０は、第１膜４１と第２膜４２との間に設けられる。
第１保護膜４０は、酸化物半導体膜２０の外側から内側へ異物が侵入することを抑制する。異物とは、例えば水素を含む物質である。第１保護膜４０は、例えばＡｌ２Ｏ３、ＴｉＯ２及びＴａ２Ｏ５の群より選択された１つを含む。第１膜４１の材料は、第２膜４２の材料と同じでも、異なっていてもよい。
半導体装置２００において、ＭＩＳ構造のＩ（Insulator）層は、絶縁膜３０及び第１膜４１を含む。第１膜４１は、第１膜４１よりも下層の膜に含まれる物質（例えば、水素を含む物質）が酸化物半導体膜２０へ侵入することを抑制するバリア膜として機能する。第２膜４２は、第２膜４２の外側から酸化物半導体膜２０へ物質（例えば、水素を含む物質）が侵入することを抑制するバリア膜として機能する。
半導体装置２００では、酸化物半導体膜２０が第１膜４１及び第２膜４２で挟まれているため、酸化物半導体膜２０の外側から内側への水素等を含む物質の侵入が抑制される。これにより、特性の劣化が抑制される。
以上説明したように、実施形態に係る半導体装置及びその製造方法によれば、特性を安定化させることができる。
なお、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、上記の実施形態では、半導体装置１１０、１２０及び１３０としてＴＦＴを例に説明したが、ＴＦＴ以外のトランジスタであってもよい。また、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５…絶縁部、１１…第１電極、１２…第２電極、１２ａ…第１バリア膜、１２ｂ…第１導電部、１３…第３電極、１３ａ…第２バリア膜、１３ｂ…第２導電部、１５…配線、１６…配線、１６ａ…第３バリア膜、１６ｂ…第３導電部、２０…酸化物半導体膜、２０ａ…第１面、２０ｂ…第２面、２０ｃ…第３面、３０…絶縁膜、４０…第１保護膜、４１…第１膜、４２…第２膜、４３…第３膜、６２ｈ，６３ｈ，６５ｈ…コンタクトホール、７１…第１導電性バリア膜、７２…第２導電性バリア膜、１１０，１２０，１３０，２００…半導体装置、ＰＲ１，ＰＲ２，ＰＲ３…パターン領域

Claims (9)

  1. Ｃｕを含む第１電極と、
    前記第１電極の上に設けられ、前記第１電極側の第１面と、前記第１面とは反対側の第２面と、を有し、Ｉｎ−Ｏ及びＺｎ−Ｏの少なくともいずれかを含む酸化物半導体膜と、
    前記第１電極と前記酸化物半導体膜との間に設けられた絶縁膜と、
    前記絶縁膜と前記第１面との間に設けられた第１膜と、前記第２面の上に設けられた第２膜と、を有し、前記酸化物半導体膜の周りを覆うように設けられ、水素を含む物質が前記酸化物半導体膜の外側から内側へ侵入することを抑制する絶縁性の酸化膜である第１保護膜と、
    前記酸化物半導体膜と電気的に接続された第２電極と、
    前記酸化物半導体膜と電気的に接続された第３電極と、
    前記酸化物半導体膜と前記第２電極との間、及び前記酸化物半導体膜と前記第３電極との間に設けられ、水素を含む物質が前記酸化物半導体膜の外側から内側へ侵入することを抑制する第２保護膜と、
    を備えた半導体装置。
  2. 第１電極と、
    前記第１電極の上に設けられ、前記第１電極側の第１面と、前記第１面とは反対側の第２面と、を有する酸化物半導体膜と、
    前記第１電極と前記酸化物半導体膜との間に設けられた絶縁膜と、
    前記絶縁膜と前記第１面との間に設けられた第１膜と、前記第２面の上に設けられた第２膜と、を有し、水素を含む物質が前記酸化物半導体膜の外側から内側へ侵入することを抑制する第１保護膜と、
    前記酸化物半導体膜と電気的に接続された第２電極と、
    前記酸化物半導体膜と電気的に接続された第３電極と、
    を備えた半導体装置。
  3. 前記第１保護膜は、前記酸化物半導体膜の周りを覆うように設けられた請求項２記載の半導体装置。
  4. 前記酸化物半導体膜は、前記第１面と前記第２面との間に設けられた第３面をさらに有し、
    前記第１保護膜は、前記第３面の上に設けられ前記第１膜と前記第２膜との間に設けられた第３膜をさらに有する請求項２または３に記載の半導体装置。
  5. 前記第１保護膜は、絶縁性の酸化物である請求項２〜４のいずれか１つに記載の半導体装置。
  6. 前記第１保護膜は、Ａｌ２Ｏ３、ＴｉＯ２及びＴａ２Ｏ５の群より選択された１つを含む請求項５記載の半導体装置。
  7. 前記酸化物半導体膜と前記第２電極との間、及び前記酸化物半導体膜と前記第３電極との間に設けられ、水素を含む物質が前記酸化物半導体膜の外側から内側へ侵入することを抑制する第２保護膜をさらに備えた請求項２〜６のいずれか１つに記載の半導体装置。
  8. 前記酸化物半導体は、Ｉｎ−Ｏ及びＺｎ−Ｏの少なくともいずれかを含む請求項２〜７のいずれか１つに記載の半導体装置。
  9. 絶縁部の上に第１電極を形成する工程と、
    前記第１電極の上に、絶縁膜、第１膜及び酸化物半導体膜をこの順に形成する工程と、
    前記酸化物半導体膜及び前記第１膜を選択的に除去する工程と、
    前記酸化物半導体膜の上に第２膜を形成する工程と、
    前記第２膜の一部に前記酸化物半導体膜に達する第１コンタクトホール及び第２コンタクトホールを形成する工程と、
    前記第１コンタクトホール内に前記酸化物半導体膜と電気的に接続される第２電極を形成し、前記第２コンタクトホール内に前記酸化物半導体膜と電気的に接続される第３電極を形成する工程と、
    を備え、
    前記第１膜及び前記第２膜は、水素を含む物質が前記酸化物半導体膜の外側から内側へ侵入することを抑制する膜である半導体装置の製造方法。
JP2013036470A 2013-02-26 2013-02-26 半導体装置及びその製造方法 Abandoned JP2014165404A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013036470A JP2014165404A (ja) 2013-02-26 2013-02-26 半導体装置及びその製造方法
US13/926,971 US20140239289A1 (en) 2013-02-26 2013-06-25 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013036470A JP2014165404A (ja) 2013-02-26 2013-02-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014165404A true JP2014165404A (ja) 2014-09-08

Family

ID=51387229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013036470A Abandoned JP2014165404A (ja) 2013-02-26 2013-02-26 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20140239289A1 (ja)
JP (1) JP2014165404A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072498A (ja) * 2014-09-30 2016-05-09 株式会社東芝 半導体装置
JP2017085099A (ja) * 2015-10-29 2017-05-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746455B (zh) * 2016-08-08 2021-11-21 聯華電子股份有限公司 電容元件及其製作方法
US20220336679A1 (en) * 2021-04-19 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with barrier and method for manufacturing the same
US11791420B2 (en) 2021-04-19 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for manufacturing the same
US11869975B2 (en) 2021-04-19 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-film transistors and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644163B2 (en) * 2008-08-27 2020-05-05 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
US8617943B2 (en) * 2008-09-18 2013-12-31 Panasonic Corporation Method for making a semiconductor device on a flexible substrate
KR101594471B1 (ko) * 2009-02-10 2016-02-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072498A (ja) * 2014-09-30 2016-05-09 株式会社東芝 半導体装置
JP2017085099A (ja) * 2015-10-29 2017-05-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US11101293B2 (en) 2015-10-29 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US11776966B2 (en) 2015-10-29 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Also Published As

Publication number Publication date
US20140239289A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
JP5015470B2 (ja) 薄膜トランジスタ及びその製法
JP5154951B2 (ja) 半導体装置及び表示装置
JP5362613B2 (ja) 有機電界発光表示装置の製造方法
JP2014165404A (ja) 半導体装置及びその製造方法
JP6539873B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置
JP2007220818A (ja) 薄膜トランジスタ及びその製法
JP2017085079A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2007220819A (ja) 薄膜トランジスタ及びその製法
US20160093742A1 (en) Semiconductor device
JP2015038925A (ja) 半導体装置
US10847594B2 (en) Organic light emitting display device
JP5032634B2 (ja) 有機発光表示装置及びその製造方法
JP2015162633A (ja) 半導体装置
KR102414598B1 (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
US9263593B2 (en) Semiconductor device
JP2015198223A (ja) 表示装置およびその製造方法
KR102172972B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP5775712B2 (ja) 表示装置
JP6106024B2 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2014170841A (ja) 半導体装置及びその製造方法
EP3012867B1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US9502573B2 (en) Pixel structure and method of manufacturing a pixel structure
CN107004603B (zh) 半导体装置及其制造方法
TWI590426B (zh) 光感測陣列之光感測單元的製造方法及其結構
US10446689B1 (en) Manufacturing method of oxide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20150312